WO2002031868A1 - Procede d'alignement de plaquettes empilees - Google Patents

Procede d'alignement de plaquettes empilees Download PDF

Info

Publication number
WO2002031868A1
WO2002031868A1 PCT/JP2001/008799 JP0108799W WO0231868A1 WO 2002031868 A1 WO2002031868 A1 WO 2002031868A1 JP 0108799 W JP0108799 W JP 0108799W WO 0231868 A1 WO0231868 A1 WO 0231868A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
wafers
recognition
alignment
recognition mark
Prior art date
Application number
PCT/JP2001/008799
Other languages
English (en)
French (fr)
Inventor
Akira Yamauchi
Original Assignee
Toray Engineering Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co., Ltd. filed Critical Toray Engineering Co., Ltd.
Priority to KR1020037004979A priority Critical patent/KR100771362B1/ko
Priority to US10/381,740 priority patent/US20040023466A1/en
Publication of WO2002031868A1 publication Critical patent/WO2002031868A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • TECHNICAL FIELD-The present invention relates to an alignment method for aligning adjacent wafers when three or more wafers are sequentially stacked.
  • a mounting device that joins wafers, an aligner that positions wafers for processing and mounting chips and other members on wafers, or an exposure that exposes wafers to predetermined exposure
  • it is sometimes required to sequentially stack a plurality of wafers, particularly three or more wafers, to form a compact laminated body of a plurality of wafers.
  • the wafers to be stacked must be accurately aligned with the underlying wafer.
  • a recognition mark for alignment is attached to each wafer, and the recognition marks of both wafers are aligned with each other to obtain an alignment with a desired accuracy. I'm trying to do it.
  • An object of the present invention is to provide a method for aligning a laminated wafer, which enables multilayer stacking of wafers and can easily perform the stacking with a high-precision alignment.
  • a method for aligning a single-layer wafer according to the present invention is as follows.
  • a recognition mark for alignment is attached to each wafer, and all adjacent wafers are aligned at 1 ::.
  • the position of the recognition mark is sequentially shifted in the circumferential direction of the wafer, and each wafer is stacked. .
  • each of the wafers from the second layer to one layer before the final layer is provided with a recognition mark for positioning with the lower wafer and a wafer with respect to the recognition mark.
  • a recognition mark for alignment with the upper layer wafer is attached.
  • one of the recognition marks that are offset from each other in the circumferential direction is used for positioning with the lower wafer, and the other recognition mark is used for positioning with the upper wafer.
  • the positions where these recognition marks are provided on each wafer are not particularly limited, but if they are provided on the frame of each wafer, the area for the recognition marks can be set to a minimum.
  • the recognition mark attached to each wafer is a recognition mark attached at a position substantially opposed in the circumferential direction. That is, at least two recognition marks provided at positions substantially opposed in the circumferential direction align with the lower wafer or the upper wafer to adjust the angle of rotation of the wafer in the rotation direction. Can be performed at the same time, and higher precision alignment becomes possible.
  • the means for reading the recognition mark is not particularly limited, but in the case of a thin wafer, it is possible for the measurement wave to pass through the stacked body of the wafer. If the recognition mark is read using a measurement wave transmitted through such a wafer, it is possible to read all of the recognition marks required for alignment from one direction below or from above. Efficient stacking and reading operations can be achieved by avoiding interference between operations and reading operations.
  • the position of the recognition mark is shifted in the circumferential direction of the wafer one by one for each layer of the wafer that is sequentially stacked, so that the adjacent wafers are aligned.
  • the positions of the recognition marks used for positioning do not overlap again, and the recognition marks to be read each time are powerful, accurate and accurate! Easy and easy to read. As a result, * This makes it possible to easily stack the layers in a desired form with high precision.
  • at least each wafer from the second layer to one layer before the final layer is provided with a recognition mark for positioning with the lower wafer and a recognition mark for positioning with the upper wafer.
  • these recognition marks need only be placed at positions shifted by an appropriate predetermined amount in the circumferential direction of the wafer, so that they are substantially operated compared to the usual method of attaching recognition marks. There is no large amount. Furthermore, if these recognition marks are shifted in the circumferential direction at the frame portion of each wafer, the function area of each wafer is not affected at all, and the area for the recognition mark is reduced. It can be kept to the minimum necessary. ,
  • FIG. 1 is a schematic configuration diagram of a mounting device for performing an alignment method according to an embodiment of the present invention.
  • FIG. 2 is a perspective view of a plurality of wafers showing an example of an alignment method in the apparatus of FIG.
  • FIG. 3 is a schematic plan view of each wafer showing a more specific method of the alignment of FIG.
  • 4A to 4C are plan views showing examples of the shape of the recognition mark.
  • FIG. 1 shows a schematic configuration of a mounting apparatus for bonding wafers for performing a method for aligning a laminated wafer according to an embodiment of the present invention
  • FIG. It shows how it goes.
  • 1 indicates the entire mounting apparatus, and 2a and 2b indicate wafers to be stacked and bonded to each other.
  • 2a and 2b indicate wafers to be stacked and bonded to each other.
  • FIG. 1 only two wafers 2a, 2b are shown, but in reality, as shown in FIG. 2, three or more wafers 2a, 2b, 2c. Layered sequentially.
  • the upper wafer 2b to be layered in FIG. 1 is held on the head 3 by, for example, an electrostatic chuck or the like, and the head 3 descends in the Z direction in the downward direction. It is supposed to be.
  • Lower webber 2a is stage 4 Is held.
  • the stage 4 can be adjusted in the X and Y directions (horizontal direction) and the 0 direction (rotation direction), whereby the upper wafer 2b and the lower wafer 2a can be adjusted. Can be aligned with the In this embodiment, when the wafers 1 are sequentially stacked, the position is adjusted in the X, Y, and 0 directions on the lower stage 4 side, or on the upper head 3 side. Position adjustment may be performed similarly in both cases.
  • the alignment is performed by reading the recognition marks attached to each wafer by the recognition means and aligning the positions of the recognition marks on adjacent wafers.
  • an infrared camera 5 provided below the stage 4 made of a transparent body is provided as recognition means, and measurement light from a light guide 6 provided on the head 3 side is used. Reading is performed via a prism device 7. If the wafer is relatively thin and can transmit the measurement wave, it is possible to read all the recognition marks necessary for alignment from one direction (from below) in this way.
  • other recognition means for example, a visible light force camera (for example, a two-field camera) can be provided between the upper and lower wafers so that the upper and lower recognition marks can be read.
  • any means can be used as long as it can transmit the wafer such as X-rays, electromagnetic waves, and sound waves and can confirm the recognition mark of the wafer. Is also good.
  • FIG. 2 shows an example in which four wafers 2a, 2b, 2c and 2d are stacked.
  • the recognition marks 1 1 (recognition marks of the first wafer 1a) and the recognition marks attached to the respective wafers 2a to 2d 1 2 a, 1 2 b (recognition mark for wafer 2 b in second layer), recognition marks 13 a, i 3 b (recognition mark for wafer 1 c one layer before the last layer)
  • the recognition marks 14 are aligned.
  • each of these recognition marks is attached to a part (peripheral part) of each wafer.
  • ⁇ i while aligning wafer 1 2a with wafer 1 2b /:
  • the recognition mark 11 of the wafer 2a is aligned with the recognition mark i 2a of the wafer 2b.
  • the recognition mark 12b of the wafer 2b and the recognition mark 13a of the wafer 2c are aligned.
  • the wafer 2 b and the wafer 2 c are provided with the recognition marks 12 a and 13 a for alignment with the lower wafers 2 a and 2 b and the upper wafer 1 c and 2 c.
  • Recognition marks 12b and 13b for alignment with d are provided at positions shifted from each other in the circumferential direction, and as described above, the recognition marks of the one-layer wafer that are in contact with each other are respectively circumferentially aligned. It is aligned at a position shifted in the direction. Therefore, the positions of the recognition marks used for alignment do not overlap, and the recognition marks to be read can be read accurately and accurately for each lamination, and high-precision alignment becomes possible. As a result, high-precision alignment and lamination of a large number of wafers is possible, which has been difficult to stack with high precision in the past.
  • the recognition mark of each wafer is provided at a position substantially opposed in the circumferential direction, for example, as shown in FIG. In this way, the alignment in the rotation direction of the wafer can be performed at the same time, so that a more accurate alignment can be achieved.c Also, as shown in FIGS.
  • the identification mark By providing the identification mark in the frame portion, it is possible to attach a recognition mark with a minimum necessary area to an area other than the existing functional area without providing a special area on the wafer.
  • the recognition marks are, as shown in Fig. 4A, a cross-shaped recognition mark 2 1. and four recognition marks arranged so as to surround it from the four corners.
  • a recognition mark 22 composed of small blocks is formed, and the recognition means reads that both recognition marks 21 and 22 are aligned as shown in FIG. Accuracy can be ensured.
  • the shape of the recognition mark can be set freely according to ⁇ ; For example, as shown in Fig. 4 ⁇ , one of the recognition marks 23 has a square shape with a large
  • the recognition mark 25 can also be used.
  • a mark shape other than the shapes shown in FIGS. 4A and 4B may be used.
  • the method for aligning a laminated wafer according to the present invention includes, in addition to the mounting device for bonding the wafers described above, an aligner for simply stacking the wafers in a predetermined alignment state, or a predetermined exposure for each wafer. After that, the next wafer is sequentially stacked on top of it, and it can also be applied to a type of exposure system that performs the same or different exposure on the stacked wafers as necessary. In.
  • the method for aligning a laminated wafer according to the present invention can be applied to any alignment in which three or more wafers are sequentially stacked.
  • the method is suitable for the alignment between wafers in an exposure apparatus or the like that sequentially stacks and exposes wafers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

明 糸田 ¾
積層ウェハ一のァライメ ン 卜方法
技 術 分 野- 本発明は、 3枚以上のウェハ—を順次積層していく場合の隣接ウェハー同士の 位置合わせのためのァライメン卜方法に関する。
背 景 技 術
たとえば、 ウェハー同士を接合する実装装置や、 ウェハーに加工を施したりチ ップやその他の部材を実装するためにウェハーを所定位置に位置決めするァライ ナー、 あるいは、 ウェハー上に所定の露光を施す露光装置等においては、 複数枚、 とくに 3枚以上のウェハーを順次積層して、 複数枚のウェハーのコンパク 卜な積 層体を形成することが要求されることがある。
このような要求を満たすためには、 積層されていく ウェハーが、 その下層のゥ ェハーに対し、 精度良く位置合わせされなければならない。 従来、 たとえば 2枚 のウェハーを互いに位置合わせするために、 各ウェハーにァライメ ント用の認識 マークを付しておき、 両ウェハーの認識マーク同士を位置合わせして、 所望の精 度のァライメ ントを行うようにしている。
ところが、 このような方法を、 3枚以上のウェハ一の積層にそのまま用いると- 隣接ウェハーの認識マーク同士を位置合わせした後、 その認識マークの上に、 さ らに次に積層されるウェハーの認識マークが位置することになるので、 各認識マ ークが多重に重なることになる。 このような状態では、 読み取るべき認識マーク を正確に読み取ることが困難になり、 高精度のァライメ ントを行うことが難しく なる。 そのため、 現実には、 このような方法で多層のウェハーの積層は行われて いない。
発 明 の 開 示
そこで本発明の目的は、 ウェハーの多層積層を可能とし、 かつ、 それを高精度 のァライメ ン 卜でもつて容易に行うことができる、 積層ウェハーのァライメ ン ト 方法を提供することにある。
上記目的を達成するために、 木発明に係る穑層ウェハ一のァライメ ン卜方法は. 各ウェハ一に位 合わせのための認識マークを付し、 隣接ウェハ一同： 1:：を位 ©合 わせしながら 3枚以上のウェハーを順次積層するに際し、 認識マークの位置を、 ウェハーの周方向に順次ずらしながら各ウェハーを積層していく ことを特徴とす る方法からなる。 .
この積層ウェハ一のァライメント方法においては、 たとえば、 少なく とも 2層 目から最終層の 1層前までの各ウェハーに、 下層のウェハーとの位置合わせ用認 識マークと、 該認識マークに対しウェハーの周方向にずれた位置の、 上層のゥェ ハーとの位置合わせ用認識マークとが付されている。 つまり、 周方向に互いにず れた位置に付された認識マークのうち一方の認識マークを下層のウェハーとの位 置合わせ用に使用し、 他方の認識マークを上層のウェハーと ©位置合わせ用に使 用するのである。 各ウェハ一においてこれらの認識マークを付す位置はとくに限 定されないが、 各ウェハーの額縁に付しておけば、 認識マーク用の面積を最小に 設定できる。
また、 各ウェハーに付される認識マークとしては、 周方向において実質的に対 向する位置に付された認識マークとすることが好ましい。 すなわち、 周方向にお いて実質的に対向する位置に付された少なく とも 2つの認識マ一クにより、 下層 のウェハーあるいは上層のウェハーと位置合わせすることにより、 ウェハ一の回 転方向の角度合わせも同時に行うことができるようになり、 より高精度のァライ メ ン卜が可能になる。
認識マークを読み取る手段としてはとくに限定されないが、 薄いウェハ一の場 合には、 測定波がウェハ一の積層体を透過することが可能である。 このようなゥ ェハーを透過する測定波により認識マークを読み取るようにすれば、 下方あるい は上方の一方向から、 位置合わせのために必要な認識マークのすべてを読み取る ことも可能になり、 積層操作と読み取り操作との干渉を回避して、 効率のよい積 層操作および読み取り操作を達成できる。
上記のような本発明に係る穡層ウェハーのァライメ ント方法においては、 順次 穑層していく ウェハーの各層毎に、 認識マークの位置をウェハ一の周方向にずら していくので、 隣接ウェハーの位置合わせに用いられる認識マークの位置が多重 に重なることはなくなり、 嵇靥毎に、 読み取られるべき認識マ一ク力く、 正確にか つお ί度！ ¾く、 しかも容易に読み取られる。 その結 *、 複数枚のウェハ一を、 髙牿 度でァラィメン トでき、 所望の形態に高精度で容易に積層できるようになる。 また、 少なく とも 2層目から最終層の 1層前までの各ウェハ一には、 下層のゥ ェハーとの位置合わせ用認識マークと、 上層のウェハーとの位置合わせ用認識マ ークとが付されることになるが、 これらの認識マークは、 単にウェハーの周方向 に適切な所定量だけずれた位置に付されればよいので、 通常の認識マークの付し 方に比べ、 実質的に操作量の增大はない。 さらに、 これらの認識マークを各ゥェ ハーの額縁部において周方向にずらして付すようにすれば、 各ウェハーの機能領 域に何ら影響を及ぼすことなく、 かつ、 認識マ一ク用の面積を必要最小限に抑え ることができる。 ，
図 面 の 簡 単 な 説 明
図 1は、 本発明の一実施態様に係るァライメント方法を実施するための実装装 置の概略構成図である。
図 2は、 図 1の装置におけるァライメント方法の一例を示す複数枚のウェハー の斜視図である。
図 3は、 図 2のァライメ ントのより具体的な方法を示す各ウェハ一の概略平面 図である。
図 4 A〜図 4 Cは、 認識マークの形状例を示す平面図である。
発 明 を 実施す る た め の最良の形態
以下に、 本発明の望ましい実施の形態を、 図面を参照しながら説明する。 図 1は、 本発明の一実施態様に係る積層ウェハーのァライメ ント方法を実施す るための、 ウェハー同士を接合する実装装置の概略構成を示しており、 図 2は、 ウェハーを順次積層していく様子を示している。
図 1において、 1は実装装置全体を示しており、 2 a、 2 bは、 互いに積層、 接合されるウェハ一を示している。 図 1においては、 2枚のウェハ一 2 a、 2 b のみを示しているが、 実際には、 図 2に示すように、 3枚以上のウェハー 2 a、 2 b、 2 c · . ·が順次積層されていく。
本実施態様では、 図 1における穑層される上側ウェハー 2 bは、 たとえば静電 チヤ ック等によりへツ ド 3に保持され、 へッ ド 3は Z方向 にヒ下方向） に界降さ れるようになっている。 下側ウェバー 2 aは、 ¾ϊト ' チャ ック によりステージ 4 に保持される。 このステージ 4は、 本実施態様では、 X 、 Y方向 （水平方向） と 0方向 （回転方向） に位置調整できるようになつており、 それによつて上側ゥェ ハー 2 bと下側ウェハー 2 aとの位置合わせを行うことができるようになつてい る。 本実施態様では、 ウェハ一を順次積層していくに際し、 下部側のステージ 4 側で X、 Y 、 0方向に位置調整するようになっているが、 上部へッ ド 3側で、 あ るいは双方で同様に位置調整するようにしてもよい。
位置合わせは、 各ウェハーに付された認識マークを認識手段によって読み取り、 隣接するウェハーの認識マーク同士の位置を合わせることにより行われる。 本実 施態様では、 認識手段としては、 透明体からなるステージ 4 下方に設けられた 赤外線カメラ 5が設けられており、 へッ ド 3側に設けられたライ トガイ ド 6から の測定光を、 プリズム装置 7を介して読み取るようになつている。 ウェハーが比 較的薄く、 測定波を透過可能である場合、 このように一方向から （下方から） 、 位置合わせに必要な認識マークの全てを読み取ることが可能である。 ただし、 他 の認識手段、 たとえば、 上下のウェハー間に可視光力メラ （たとえば 2視野カメ ラ） を進退可能に設けて、 上下の認識マークを読み取ることも可能である。
また、 上記実施態様の応用形態として、 赤外線カメラ以外に、 たとえば X線、 電磁波、 音波などウェハーを透過し、 ウェハーの認識マークを確認できる手段で あれば、 どのような手段を用いる形態であつてもよい。
上記のような実装装置 1において、 本発明に係るァライメントは、 基本的には 図 2に示すように行われる。 図 2は、 4枚のウェハー 2 a 、 2 b 、 2 c 、 2 dを 積層する場合の例を示している。 各ウェハー 2 a 〜 2 dを順次積層していくに際 し、 各ウェハ一 2 a 〜 2 dに付されている認識マーク 1 1 ( 1層目のウェハ一 2 aの認識マーク） 、 認識マーク 1 2 a 、 1 2 b ( 2層目のウェハー 2 bの認識マ ーク） 、 認識マーク 1 3 a 、 i 3 b (最終層から 1層前のウェハ一 2 cの認識マ —ク） 、 認識マーク 1 4 (最終層のウェハー 2 dの認識マーク） を、 順次ウェハ —の周方向にずらしながら、 瞵接するウェハ一の認識マーク同士を位置合わせし ていく。 これら各認識マ一クは、 本実施態様では各ウェハーの额緣部 （周緣部） に付されている。
より具体的には、 ウェハ一 2 aにウェハ一 2 bを /: |'! 合わせしながら ί iして いく ときには、 ウェハ一 2 aの認識マ一ク 1 1とウェハー 2 bの認識マーク i 2 aの位置合わせを行う。 ウェハー 2 b上にさらにウェハー 2 cを積層していく と きには、 ウェハー 2 bの認識マーク 1 2 bとウェハー 2 cの認識マーク 1 3 aの 位置合わせを行う。 ウェハー 2 c上にさらにウェハー 2 dを積層していく ときに は、 ウェハー 2 cの認識マーク 1 3 bとウェハー 2 dの認識マーク 1 4の位置合 わせを う。
このように、 本実施態様ではウェハー 2 bとウェハー 2 cに、 下層のウェハー 2 a、 2 bとの位置合わせ用の認識マーク 1 2 a、 1 3 aと、 上層のウェハ一 2 c、 2 dとの位置合わせ用の認識マーク 1 2 b、 1 3 bが、 周方向に互いにずれ た位置に付されており、 上述の如く、 互いに瞵接する穑層ウェハ一の認識マーク 同士が、 それぞれ周方向にずれた位置で位置合わせされる。 したがって、 位置合 わせに用いられる認識マークの位置が、 多重に重なることはなく、 積層毎に、 読 み取られるべき認識マークが精度良く正確に読み取られ、 高精度のァライメ ント が可能になる。 その結果、 従来高精度での積層が難しかった、 多数枚のウェハー の高精度でのァライメ ント、 積層が可能になる。
上記のような積層ウェハーのァライメントにおいては、 各ウェハ一の認識マ一 クは、 たとえば図 3に示すように、 周方向において実質的に対向する位置に付さ れていることが好ましい。 このようにすれば、 ウェハーの回転方向における角度 合わせも同時に行うことができるから、 より高精度のァライメ ン卜が可能になる c また、 図 2や図 3に示すように、 各認識マークをウェハーの額縁部に設けるよ うにすれば、 ウェハー上に特別な領域を設けなくても、 既存の機能領域以外の領 域に、 必要最小限の面積をもって認識マークを付すことができる。
また、 図 3に示した例では、 認識マークは、 図 4 Aに示すように、 十字形の認 識マーク 2 1.と、 それを 4隅から取り囲むことが可能なように配置された 4つの 小ブロックからなる認識マ一ク 2 2とから形成されており、 両認識マ一ク 2 1、 2 2が図 4 Aのように位置合わせされたことを認識手段で読み取って、 ァライメ ン卜の精度を確保できるようになつている。
認識マークの形状は、 类; 5的に Hi由に設定できる。 たとえば図 4 βに示すよう に、 一方の認識マーク 2 3を、 ' | '拔きの大きな正方形の形状とし、 他ノ ίの認識マ —ク 2 4を、 認識マーク 2 3中に入る小さな正方形のマ一クとすることができる c あるいは図 4 Cに示すように、 中抜きの大きな正方形の認識マーク 2 3中に入る マークを円形の認識マーク 2 5とすることもできる。 勿論、 図 4 A〜図 4 Bに示 した形状以外のマーク形状であつてもよい。
なお、 本発明に係る積層ウェハーのァライメ ント方法は、 上記ウェハー同士を 接合する実装装置の他、 単に各ウェハーを所定の位置合わせ状態で積層していく ァライナー、 あるいは、 各ウェハーに所定の露光を施した後、 その上に次のゥェ ハーを順次積層していき、 積層されたウェハーにも必要に応じて同一の、 あるい は別の露光を施していくタイプの露光装置にも適用可能であ 。
產 業 上 の 利 用 可 能 性
本発明に係る積層ウェハーのァライメ ント方法は、 3枚以上のウェハーを順次 積層するあらゆるァライメ ン トに適用でき、 とくに、 ウェハー同士を接合する実 装装置、 ウェハーを順次積層していくァライナー、 さらには、 ウェハーを順次積 層するとともに露光を施していく露光装置等におけるウェハー同士のァライメン トに好適である。

Claims

言啬 求 の 範 蹈
1 . 各ウェハーに位置合わせのための認識マークを付し、 隣接ウェハー同士を位 置合わせしながら 3枚以上のウェハーを順次積層するに際し、 認識マークの位置 を、 ウェハーの周方向に順次ずらしながら各ウェハーを積層していく ことを特徴 とする積層ウェハーのァライメ ント方法。
2 . 少なく とも 2層目から最終層の 1層前までの各ウェハ一に、 下層のウェハー との位置合わせ用認識マークと、 該認識マークに対しウェハーの周方向にずれた 位置の、 上層のウェハーとの位置合わせ用認識マークとが付されている、 請求項 1の積層ウェハーのァラィメ ン ト方法。
3 . 各ウェハーに、 周方向において実質的に対向する位置に認識マークが付され ている、 請求項 1の積層ウェハーのァライメ ン ト方法。
4 . 認識マークを、 ウェハ一を透過する測定波により読み取る、 請求項 1の積層 ウェハーのァラィメ ン ト方法。
PCT/JP2001/008799 2000-10-10 2001-10-05 Procede d'alignement de plaquettes empilees WO2002031868A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020037004979A KR100771362B1 (ko) 2000-10-10 2001-10-05 적층 웨이퍼의 얼라인먼트 방법
US10/381,740 US20040023466A1 (en) 2000-10-10 2001-10-05 Stacked wafer aligment method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-309670 2000-10-10
JP2000309670A JP4618859B2 (ja) 2000-10-10 2000-10-10 積層ウエハーのアライメント方法

Publications (1)

Publication Number Publication Date
WO2002031868A1 true WO2002031868A1 (fr) 2002-04-18

Family

ID=18789787

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/008799 WO2002031868A1 (fr) 2000-10-10 2001-10-05 Procede d'alignement de plaquettes empilees

Country Status (5)

Country Link
US (1) US20040023466A1 (ja)
JP (1) JP4618859B2 (ja)
KR (1) KR100771362B1 (ja)
TW (1) TW522541B (ja)
WO (1) WO2002031868A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475716B1 (ko) * 2002-08-13 2005-03-10 매그나칩 반도체 유한회사 복합 반도체 장치의 멀티 반도체 기판의 적층 구조 및 그방법
CN106024756A (zh) * 2016-05-16 2016-10-12 上海华力微电子有限公司 一种3d集成电路结构及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10311855B4 (de) * 2003-03-17 2005-04-28 Infineon Technologies Ag Anordnung zum Übertragen von Informationen/Strukturen auf Wafer unter Verwendung eines Stempels
KR101359514B1 (ko) * 2004-01-07 2014-02-10 가부시키가이샤 니콘 적층 장치 및 집적 회로 소자의 적층 방법
US7442476B2 (en) 2004-12-27 2008-10-28 Asml Netherlands B.V. Method and system for 3D alignment in wafer scale integration
US8187897B2 (en) 2008-08-19 2012-05-29 International Business Machines Corporation Fabricating product chips and die with a feature pattern that contains information relating to the product chip
DE102010048043A1 (de) 2010-10-15 2012-04-19 Ev Group Gmbh Vorrichtung und Verfahren zur Prozessierung von Wafern
US8489225B2 (en) * 2011-03-08 2013-07-16 International Business Machines Corporation Wafer alignment system with optical coherence tomography
KR101285934B1 (ko) * 2011-05-20 2013-07-12 주식회사 케이씨텍 웨이퍼 및 그의 제조 방법
JP5557352B2 (ja) * 2012-04-20 2014-07-23 Ｎｅｃエンジニアリング株式会社 シート切断装置、チップ製造装置、シート切断方法、チップ製造方法及びシート切断プログラム
KR102107575B1 (ko) * 2012-05-17 2020-05-08 헵타곤 마이크로 옵틱스 피티이. 리미티드 웨이퍼 스택 조립
KR101394312B1 (ko) * 2012-11-07 2014-05-13 주식회사 신성에프에이 웨이퍼 정렬장치
CN104249992B (zh) * 2013-06-28 2016-08-10 上海华虹宏力半导体制造有限公司 晶片与晶片之间的对准方法
JP2015018920A (ja) * 2013-07-10 2015-01-29 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP6305887B2 (ja) 2014-09-16 2018-04-04 東芝メモリ株式会社 半導体装置の製造方法及び半導体製造装置
JP6740628B2 (ja) * 2016-02-12 2020-08-19 凸版印刷株式会社 固体撮像素子及びその製造方法
JP6814174B2 (ja) * 2018-04-03 2021-01-13 キヤノン株式会社 露光装置、物品の製造方法、マーク形成装置及びマーク形成方法
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271176A (ja) * 1986-12-27 1988-11-09 Narumi China Corp 配線パタ−ンの位置合せ方法
JPH0917831A (ja) * 1995-04-26 1997-01-17 Nec Corp ウエハプロービング装置
EP0921555A2 (en) * 1997-12-04 1999-06-09 Nec Corporation A method of implementing electron beam lithography using uniquely positioned alignment marks and a wafer with such alignment marks
JPH11297617A (ja) * 1998-04-13 1999-10-29 Canon Inc アライメントマーク付き基板およびデバイス製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355976B1 (en) * 1992-05-14 2002-03-12 Reveo, Inc Three-dimensional packaging technology for multi-layered integrated circuits
MY114888A (en) * 1994-08-22 2003-02-28 Ibm Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips
JP2998673B2 (ja) * 1997-01-20 2000-01-11 日本電気株式会社 ウェハ、該ウェハの位置合わせ方法および装置
JPH11251232A (ja) * 1998-03-02 1999-09-17 Nikon Corp 基板および露光装置および素子製造方法
US6269322B1 (en) * 1999-03-11 2001-07-31 Advanced Micro Devices, Inc. System and method for wafer alignment which mitigates effects of reticle rotation and magnification on overlay

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271176A (ja) * 1986-12-27 1988-11-09 Narumi China Corp 配線パタ−ンの位置合せ方法
JPH0917831A (ja) * 1995-04-26 1997-01-17 Nec Corp ウエハプロービング装置
EP0921555A2 (en) * 1997-12-04 1999-06-09 Nec Corporation A method of implementing electron beam lithography using uniquely positioned alignment marks and a wafer with such alignment marks
JPH11297617A (ja) * 1998-04-13 1999-10-29 Canon Inc アライメントマーク付き基板およびデバイス製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475716B1 (ko) * 2002-08-13 2005-03-10 매그나칩 반도체 유한회사 복합 반도체 장치의 멀티 반도체 기판의 적층 구조 및 그방법
CN106024756A (zh) * 2016-05-16 2016-10-12 上海华力微电子有限公司 一种3d集成电路结构及其制造方法
CN106024756B (zh) * 2016-05-16 2018-06-22 上海华力微电子有限公司 一种3d集成电路结构及其制造方法

Also Published As

Publication number Publication date
US20040023466A1 (en) 2004-02-05
KR20030036901A (ko) 2003-05-09
KR100771362B1 (ko) 2007-10-30
JP2002118052A (ja) 2002-04-19
TW522541B (en) 2003-03-01
JP4618859B2 (ja) 2011-01-26

Similar Documents

Publication Publication Date Title
WO2002031868A1 (fr) Procede d'alignement de plaquettes empilees
KR100538158B1 (ko) 웨이퍼 레벨 적층 칩 접착 방법
JP2010050453A (ja) 積層チップパッケージおよびその製造方法
JP2005251972A (ja) ウェハ重ね合わせ方法及びウェハ重ね合わせ装置
US6476499B1 (en) Semiconductor chip, chip-on-chip structure device and assembling method thereof
JPH0567696A (ja) 多層マイクロエレクトロニクス回路パツケージを形成する方法及びそのための光学的位置合せ装置
JPH11345866A (ja) 半導体デバイスおよび位置合せの方法
TW200941630A (en) An apparatus for alignment of a planar body, an apparatus for manufacuturing, a method for alignment of a planar body, and a method for manufacturing
KR102207674B1 (ko) 3차원 실장 방법 및 3차원 실장 장치
JPH05160340A (ja) 三次元ｌｓｉ積層装置
US20060139643A1 (en) Alignment method of using alignment marks on wafer edge
JP2009076496A (ja) 半導体装置の製造方法
WO2011087003A1 (ja) ３次元実装方法および装置
JP7147778B2 (ja) 積層基板の製造方法、および製造装置
KR100721166B1 (ko) 세라믹 그린시트 자동 적층 방법 및 그 장치
JP2005026346A (ja) 半導体チップの積層方法
JP2001251129A (ja) アンテナシートおよび非接触式データキャリア
CN107613669A (zh) 一种多层陶瓷片叠片对准装置及其工作方法
JP2002521844A5 (ja)
JP2000228487A (ja) チップオンチップの半導体チップ
JP5656609B2 (ja) 治具プレートを使用した半導体デバイスチップの積層方法
JPS5847704Y2 (ja) 半導体装置用容器
JPH03240503A (ja) グリーンシート積層方法
JP7253402B2 (ja) 積層型半導体集積回路およびその製造方法
JPH01201948A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10381740

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020037004979

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020037004979

Country of ref document: KR

122 Ep: pct application non-entry in european phase