JPH11297617A - アライメントマーク付き基板およびデバイス製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ウエハの絶縁膜や金属膜を研磨することでア
ライメントマークが認識不能になるのを防ぐ。 【解決手段】 ウエハＷの基体であるＳｉ基板１は、ス
クライブライン上にアライメントマーク２を形成する第
１の凸部１２ａを有し、その両側にアライメントマーク
２より高く突出する第２の凸部１２ｂからなるダミーパ
ターン３を設ける。絶縁膜４や金属膜５を積層したうえ
でその表面を研磨するときに、ダミーパターン３が盾と
なって、アライメントマーク２上の金属膜５の凸部５ａ
が平坦化するのを防ぐことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプロセッ
サ、ダイナミックランダムアクセスメモリ、論理ＩＣ等
の集積回路を有するデバイスを製造するためのアライメ
ントマーク付き基板およびデバイス製造方法に関するも
のである。

【０００２】

【従来の技術】半導体デバイス等を製造するためのウエ
ハ等基板は、集積回路を転写、焼き付けする露光装置の
オートアライメント機構によるアライメント（位置合わ
せ）のためのアライメントマークを必要とする。

【０００３】アライメントマークは、各素子（ＩＣチッ
プ等）を形成する露光画角の間のスクライブラインや、
基板の側縁等に配設されるもので、通常は、基体である
石英基板等の表面に突出する凸部として形成され、その
凹凸形状をオートアライメント機構によって認識するこ
とで、マスクやレチクルとの位置合わせが行なわれる。

【０００４】図１０は、一従来例によるウエハのアライ
メントマークを説明するもので、（ａ）に示すように、
Ｓｉ基板１０１を基体とし、図示しない露光画角内にト
ランジスタ等の半導体素子が形成されており、互いに隣
接する露光画角の間のスクライブライン等の表面にアラ
イメントマーク１０２が突出している。このように半導
体素子とアライメントマーク１０２が形成されたウエハ
表面全体を層間絶縁膜となる酸化シリコン膜１０３によ
って覆い、その上に金属膜１０４を被着させ、公知のフ
ォトリソグラフィ工程によってパターニングする。

【０００５】アライメントマーク１０２を含むウエハ表
面全体を酸化シリコン膜１０３によって覆っても、アラ
イメントマーク１０２上の酸化シリコン膜１０３にはア
ライメントマーク１０２に従って凸部１０３ａが生じて
おり、この上に金属膜１０４を形成してもやはりその表
面には、アライメントマーク１０２に倣った凸部１０４
ａが生じる。この凸部１０４ａを利用して、露光装置の
オートアライメント機構によるレチクル（光学マスク）
等とウエハとの位置合わせが行なわれる。

【０００６】

【発明が解決しようとする課題】しかしながら、図１０
の（ｂ）に示すように、酸化シリコン膜１０３の表面を
研磨する工程を付加する場合には、図１０の（ｃ）に示
すようにアライメントマーク１０２上の金属膜１０４の
表面が平坦になるので、アライメントマーク１０２の認
識ができなくなるおそれがある。そうすると、フォトリ
ソグラフィ工程におけるマスク合わせが困難になるとい
う問題が生じる。

【０００７】酸化シリコン膜１０３を研磨する替わり
に、その上の金属膜１０４を研磨する場合もあるが、ア
ライメントマーク１０２が認識できなくなる点は同様で
ある。

【０００８】現在用いられている化学機械研磨装置（Ｃ
ＭＰ装置）では、酸化シリコン膜の研磨を行なってはい
るが、実際には、多少の凹凸が残るものであったため、
アライメントマークの検出精度を高めればアライメント
マークは認識できていた。

【０００９】しかし、研磨技術の向上によってより高精
度に平坦化できるようになると、このアライメントマー
クの問題は根本的に解決しなければならなくなる。

【００１０】特に、金属膜の表面を研磨して平坦化する
場合は、従来の方法は採用できない。

【００１１】本発明は上記従来の技術の有する未解決の
課題に鑑みてなされたものであり、Ｓｉ基板等の基体表
面に積層された絶縁膜や金属膜を研磨しても、アライメ
ントマークの凹凸形状を充分に認識できるアライメント
マーク付き基板およびデバイス製造方法を提供すること
を目的とするものである。

【００１２】

【課題を解決するための手段】上記の目的を達成するた
め本発明のアライメントマーク付き基板は、デバイス素
子が形成されたデバイス形成部を有する基体と、該基体
の表面に突出する第１の凸部からなるアライメントマー
クと、該アライメントマークの近傍においてこれより所
定量だけ高く突出する第２の凸部からなるダミーパター
ンを備えていることを特徴とする。

【００１３】ダミーパターンが、アライメントマークの
周囲をかこむように配設されているとよい。

【００１４】本発明のデバイス製造方法は、上記のアラ
イメントマーク付き基板の表面に絶縁膜を被着させてこ
れを研磨し、その上に金属膜を積層する工程と、積層さ
れた金属膜をパターニングするフォトリソグラフィ工程
を有し、該フォトリソグラフィ工程における原版との位
置合わせに前記アライメントマーク付き基板のアライメ
ントマークを利用することを特徴とする。

【００１５】また、上記のアライメントマーク付き基板
の表面に絶縁膜と金属膜を積層し、該金属膜を研磨する
工程と、研磨された金属膜をパターニングするフォトリ
ソグラフィ工程を有し、該フォトリソグラフィ工程にお
ける原版との位置合わせに前記アライメントマーク付き
基板のアライメントマークを利用することを特徴とする
デバイス製造方法でもよい。

【００１６】

【作用】基体に設けられた第１の凸部からなるアライメ
ントマークの近傍に、これより高く突出する第２の凸部
からなるダミーパターンを設けておけば、基体に積層さ
れた絶縁膜や金属膜を研磨するときにダミーパターンが
盾となり、アライメントマークの凹凸形状が平坦化され
るのを防ぐことができる。

【００１７】絶縁膜や金属膜を研磨してもアライメント
マークの凹凸形状が残っており、金属膜をパターニング
するフォトリソグラフィ工程において露光装置のオート
アライメント機構による認識が充分に可能である。

【００１８】アライメントマークの近傍に第２の凸部を
設けておくだけで、研磨によってアライメントマークが
消滅するのを回避できるため、露光装置のマスク等原版
に対するアライメントの精度が劣化することなく、高精
細化された集積回路を安価に製作することができる。

【００１９】絶縁膜や金属膜を研磨する工程を含むデバ
イス製造方法において、デバイス製品の高品質化と低価
格化に貢献できる。

【００２０】

【発明の実施の形態】本発明の実施の形態を図面に基づ
いて説明する。

【００２１】図１は一実施の形態によるアライメントマ
ーク付き基板Ｗを示すもので、これは、Ｓｉ基板１を基
体とし、ＩＣチップ（ダイ）となる各露光画角（デバイ
ス形成部）１０内にトランジスタ等のデバイス素子であ
る半導体素子１１が形成されたウエハである（図２参
照）。露光画角１０の間のスクライブライン１２上に
は、アライメントマーク２となる第１の凸部１２ａと、
アライメントマーク２より所定量Δｈだけ高く突出する
一対の第２の凸部１２ｂからなるダミーパターン３が設
けられている。

【００２２】ダミーパターン３を構成する一対の凸部１
２ｂは、アライメントマーク２の両側に近接して配設さ
れる。

【００２３】Ｓｉ基板１の表面上にはアライメントマー
ク２とダミーパターン３とを覆うようにして絶縁膜４が
設けられている。

【００２４】絶縁膜４の上には、その全面を覆うように
金属膜５が設けられており、該金属膜５は一部を除いて
絶縁膜４によってＳｉ基板１の表面と電気的に絶縁され
ている。

【００２５】この金属膜５の表面を研磨パッド２１と研
磨粒子２０ａ入りの研磨剤２０を用いて研磨する。

【００２６】アライメントマーク２上の金属膜５の凸部
５ａは、その両側にダミーパターン３上のダミー凸部５
ｂがあるために、これが盾になり、少なくともダミー凸
部５ｂの高さが、アライメントマーク２上の凸部５ａと
同じ高さに研磨されるまで、ほとんど研磨されない。

【００２７】このような研磨工程ののちに、金属膜５上
にフォトレジストを塗布し、プリベークし、露光装置で
レチクルパターンを焼き付けるフォトリソグラフィによ
るパターニングの工程がある。

【００２８】このとき、露光装置のオートアライメント
機構によるレチクル等原版とウエハＷの位置合わせ（ア
ライメント）が行なわれるが、上記のように、アライメ
ントマーク２上の金属膜５には凸部５ａが突出している
ため、その凹凸形状をオートアライメント機構によって
検知することで、アライメントマーク２を認識すること
ができる。

【００２９】露光装置によってレチクルのパターンが焼
き付けられたフォトレジストは現像、ポストベークされ
てフォトレジストパターン（エッチング用マスク）とな
る。このフォトレジストパターンをマスクとして下地の
金属膜５をエッチングすることにより金属配線パターン
（集積回路）が形成される。

【００３０】図２に示すように、アライメントマーク２
は、Ｓｉ基板１の側縁にも配設される。

【００３１】なお、スクライブライン１２はＩＣチップ
（ダイ）となる露光画角１０の間の部分であるが、全て
のスクライブライン１２にアライメントマーク２を配す
る必要はなく、特定のＩＣチップＡの両側のスクライブ
ライン１２にのみ配することもできる。

【００３２】アライメントマーク２の平面的形状は図３
の（ａ）に示すようなＶ字のパターンであり、ダミーパ
ターン３はＶ字パターンの外側にこれに沿って配設され
る。同図において示す寸法１₁ は２３０μｍ、１₂ は２
４０μｍ、１₃ は２３０μｍである。

【００３３】図３の（ｂ）は第１の変形例を示すもの
で、十字形のアライメントマーク２ａの周囲をかこむよ
うに上下左右の４箇所にダミーパターン３ａが設けられ
ている。

【００３４】図３の（ｃ）は、第２の変形例を示すもの
で、アライメントマーク２ｂの巾より充分大きな巾をも
つダミーパターン３ｂがアライメントマーク２ｂの両側
と中央の３箇所に配設されている。

【００３５】ダミーパターンの突出高さは、アライメン
トマークの突出高さの１．２〜５．０倍、より好ましく
は１．２〜３．０倍、最適には１．５〜２．０倍であ
る。

【００３６】また、金属膜を設けるまえに絶縁膜を研磨
する方法を採用してもよい。この場合は、ダミーパター
ンの突出高さが１．２〜２．０倍が望ましい。さらに、
絶縁膜に加えて、金属膜も研磨する場合は、ダミーパタ
ーンの突出高さを１．５〜３．０倍程度にするとよい。

【００３７】アライメントマークとダミーパターンの間
隔は、アライメントマークの巾の２倍以上で５００μｍ
以下が望ましい。

【００３８】アライメントマークはＳｉ基板上にエッチ
ング等の公知の加工方法によって凸状に形成したもの、
あるいは、Ｓｉ基板上にポリシリコン等を堆積したのち
にこれをパターニングして形成してもよい。

【００３９】ダミーパターンもアライメントマークと同
じ方法で形成できるが、好ましくは、アライメントマー
クをＳｉ基板の表面に作成し、その表面を酸化して薄い
絶縁膜を形成したのち、ポリシリコンを堆積し、これを
パターニングしたものをダミーパターンとして用いるの
が望ましい。

【００４０】図４は本発明のデバイス製造方法に用いら
れる全面研磨用のＣＭＰ装置（化学機械研磨装置）の模
式図である。３０はウエハホルダー３１を支持するとと
もにウエハホルダー３１を回転させるモータを有する支
持基台、ヘッド３２はその下面に研磨パッド２１が貼ら
れた回転可能な研磨工具としての研磨ヘッドであり、内
部には研磨剤２０を供給するための供給路３３と供給口
３４が設けられている。

【００４１】研磨パッド２１の下面（研磨面）をウエハ
Ｗの金属膜５の表面（被研磨面）に押し付け、研磨パッ
ド２１とともにヘッド３２を回転させつつ、ウエハＷの
表面に沿ってヘッド３２を往復動させる。研磨剤２０を
供給路３３、供給口３４を介してウエハＷの表面と研磨
パッド２１の下面の間に供給すれば、金属膜５の表面が
研磨される。

【００４２】こうして、絶縁膜または金属膜全面を平坦
に研磨できる。

【００４３】図５は、全面研磨用のＣＭＰ装置と部分研
磨用のＣＭＰ装置とを組み合わせたクリーンルーム内に
配置可能なＣＭＰシステムを示す図である。

【００４４】このシステムは、４つのチャンバ５１，５
２，５３，５４が開閉手段としての連通ゲート５６，５
７，５８を介して連通可能に接続されている。

【００４５】複数のウエハＷを収容するカセットが配さ
れる搬入チャンバ５１は入口ゲート５５と連通ゲート５
６と隔壁により外部と雰囲気が隔てられている。

【００４６】全面研磨チャンバ５２は、内部に図４に示
したような装置が配されており、連通ゲート５６，５７
と隔壁により外部と雰囲気が隔てられている。

【００４７】部分研磨チャンバ５３は、内部に部分研磨
用の小径研磨工具６１とウエハホルダー６２と支持基台
６３とを有しており、連通ゲート５７，５８と隔壁によ
り外部と雰囲気が隔てられている。

【００４８】搬出チャンバ５４は、内部にカセットが配
され、その中に処理済のウエハＷが収容されるようにな
っている。

【００４９】この搬出チャンバ５４も出口ゲート５９と
連通ゲート５８と隔壁により外部と隔てられている。

【００５０】各チャンバ５１，５２，５３，５４には、
クリーンエア供給部７０と連通する供給管７１と、排気
ポンプＰとが接続されており、各チャンバ５１〜５４内
の圧力を所定の圧力値に保つことができる。

【００５１】まず、搬入チャンバ５１の圧力を外部雰囲
気より低い圧力にして入口ゲート５５を開ける。ウエハ
Ｗを多数収容したカセットをチャンバ５１内に配する。
入口ゲート５５を閉める。

【００５２】全面研磨チャンバ５２内をチャンバ５１の
内圧より低い圧力にして、連通ゲート５６を開ける。不
図示の搬送手段によりウエハＷを一枚ウエハホルダー６
２上に配置する。

【００５３】連通ゲート５６を閉めて、回転するヘッド
３２をウエハＷの表面の金属膜に押し付けて研磨を行な
う。このとき、アライメントマーク付近の凹凸があまり
平坦にならないように粗研磨する。

【００５４】研磨終了後、連通ゲート５７を開けて、全
面研磨されたウエハＷをチャンバ５３内のウエハホルダ
ー６２上に配置する。ウエハＷのオリエンテーションフ
ラットまたは位置合わせマークを基準にして位置決めを
行ない、スクライブライン上のアライメントマークに対
応した位置を避けて部分研磨用の小径研磨工具６１を移
動させる。小径研磨工具６１を自転および公転させつつ
ウエハＷに押し付け、アライメントマーク上の金属膜以
外のＩＣチップ上の金属膜を部分的に研磨してより一層
平坦にする。

【００５５】チャンバ５３内の圧力が、搬出チャンバ５
４内の圧力より低くなるように圧力制御し、連通ゲート
５８を開けてウエハＷを搬出チャンバ５４内のカセット
内に配する。

【００５６】連通ゲート５８を閉め、出口ゲート５９を
開けてカセットといっしょにウエハＷをとり出す。この
時チャンバ５４の圧力は外部（例えばクリーンルーム
内）の圧力より低くしておくとよい。

【００５７】上述したシステムを変更して、入口ゲート
５５、出口ゲート５９、連通ゲート５６，５７，５８を
省略し、隔壁に設けたスリット状の開口を通してウエハ
Ｗを搬送してもよい。この場合は、システム外部より搬
入、搬出チャンバ５１，５４の内部圧力を低く保持し、
さらには研磨チャンバ５２，５３の内部圧力を搬入出チ
ャンバ５１，５４の内部圧力より若干低く保持すること
が望ましい。

【００５８】また、連通ゲート５７を省いて、２つの研
磨チャンバ５２，５３を共通の空間としてもよい。

【００５９】上述した圧力設定は、システム内で発生し
たスラリー、研磨くず等の異物が外部に流出することを
妨げる効果がある。さらに部分研磨チャンバでは、アラ
イメントマーク上のみの研磨だけではなく、全面研磨の
不均一性を解消すべく所定のＩＣチップ上の金属膜を選
択的に部分研磨することもできる。つまり、全面研磨
後、ウエハの研磨された表面形状を測定し、望ましくな
い凸部が残っている場合に、その凸部を部分研磨して仕
上げる。

【００６０】本発明によるアライメントマーク付き基板
の基体としては、Ｓｉ，Ｇｅ，ＧａＡｓ，ＩｎＰ等を基
板材料とする半導体ウエハ、薄膜半導体層を有するＳＯ
Ｉウエハやガラス基板が挙げられる。

【００６１】研磨できる金属膜としては、Ａｌ，Ａｌ−
Ｓｉ−Ｃｕ，Ａｌ−Ｓｉ−Ｔｉ，Ａｌ−Ｃｕ，Ａｌ−Ｓ
ｉ，Ｃｕ，Ａｕ，Ｗ等の金属が挙げられる。

【００６２】研磨剤としては、粒径０．００１μｍ〜１
μｍより好ましくは０．０１μｍ〜０．１μｍの、シリ
カ、アルミナ、セリア等の粒子やＰＭＭＡ（ポリメチル
メタクリレート）等の有機高分子化合物の粒子を純水ま
たはＮＨ₃ やＫＯＨやＨ₂ Ｏ₂ 、ピペラジン（Ｃ₄ Ｈ₁₀
Ｎ₂ ）等によりＰＨが調整された研磨液に分散させたも
のが用いられる。

【００６３】また、より平坦な配線部を形成するために
は、金属膜の下地となる絶縁膜をＣＭＰで平坦化するこ
とが望ましい。

【００６４】次に、図６および図７に基づいて本発明に
よるデバイス製造方法の一実施例を説明する。

【００６５】まず、図６の（ａ）に示すように、Ｓｉ基
板１と同様のＳｉ基板９１を用意し、アライメントマー
クを形成すべき箇所をフォトレジストでマスクしてＳｉ
基板９１をエッチングすることによりアライメントマー
ク９２を形成する。このとき、同時にアライメントマー
ク９２の両側にダミーパターン９３の基部となる凸部９
３ａを形成する。

【００６６】次に図６の（ｂ）に示すように、素子分離
領域９４を選択酸化により形成するとともにゲート酸化
膜９５を形成する。ゲート酸化膜９５の上にポリシリコ
ン膜を形成し、ゲート電極９５ａとダミーパターン９３
の上部となる部分９５ｂを除いてエッチングにより除去
する。

【００６７】図６の（ｃ）に示すように、イオン注入に
より低不純物濃度のソース・ドレイン領域９６ａを形成
したのち、酸化、エッチバックによりゲート電極の側面
にサイドウォール９６ｂを形成する。イオン注入と熱処
理により高不純物濃度のソース・ドレイン領域９７を形
成する。次に、ＴＥＯＳ（テトラエトキシシラン）とオ
ゾンおよび酸素とを原料ガスとした熱ＣＶＤ法により絶
縁膜である酸化シリコン膜９８を形成する。このＣＶＤ
法は段差被覆性にすぐれているので、凹凸が強調され
る。

【００６８】２次粒子の径が３０ｎｍ〜２５０ｎｍのシ
リカ粒子をＫＯＨ水溶液に分散させた研磨液と、ポリウ
レタン製の研磨パッドを用いて、全面研磨チャンバで全
体を研磨する。次に部分研磨チャンバにてアライメント
マーク９２の付近を除く、特に集積回路チップ部分をよ
り一層平坦に研磨する。このとき、図７の（ｄ）に示す
ように、アライメントマーク９２上の酸化シリコン膜９
８表面には凸部９８ａが残る。酸化シリコン膜９８にコ
ンタクトホールを形成し、ＷＦ₆ とＳｉＨ₄ またはＨ₂
とを用いてタングステン９８ｂをコンタクトホール内に
堆積させる。コンタクトホールから突出したタングステ
ンをエッチングにより除去したのち、シリコンと銅を含
む金属膜であるアルミニウム膜９９をスパッタリングに
より形成する。アルミニウム膜９９には、アライメント
マーク９２上に凹凸９９ａが転写形成されているので、
その凹凸形状からアライメントマーク９２を認識し、ア
ルミニウム膜９９を以下のフォトリソグラフィ工程によ
ってパターニングできる。

【００６９】アルミニウム膜９９の表面を洗浄し、乾燥
させ、フォトレジストをコートし、ベーキングする。Ｋ
ｒＦエキシマレーザー露光装置にウエハをセットし、ア
ルミニウム膜９９の凹凸９９ａによってアライメントマ
ーク９２を認識し、原版であるレチクルのアライメント
マーク（不図示）とマッチングをとりレチクルの位置合
わせを行なう。レチクルパターンを通してフォトレジス
トを露光する。その後、現像を行ない配線パターンとな
るフォトレジストパターンを形成する。このフォトレジ
ストパターンをマスクにして、アルミニウム膜９９をエ
ッチングすればソース・ドレイン配線を含む金属配線パ
ターンを得ることができる。

【００７０】次に上記説明したデバイス製造方法を用い
て半導体製品を製造する工程全体を説明する。図８は半
導体デバイス（ＩＣやＬＳＩ等の半導体チップ、あるい
は液晶パネルやＣＣＤ等）の製造フローを示す。ステッ
プ１（回路設計）では半導体デバイスの回路設計を行な
う。ステップ２（マスク製作）では設計した回路パター
ンを形成したマスクを製作する。ステップ３（ウエハ製
造）ではシリコン等の材料を用いてアライメントマーク
付き基板であるウエハを製造する。ステップ４（ウエハ
プロセス）は前工程と呼ばれ、上記用意したマスクとウ
エハを用いて、フォトリソグラフィ技術によってウエハ
上に集積回路を形成する。ステップ５（組立）は後工程
と呼ばれ、ステップ４によって作製されたウエハを用い
て半導体チップ化する工程であり、アッセンブリ工程
（ダイシング、ボンディング）、パッケージング工程
（チップ封入）等の工程を含む。ステップ６（検査）で
はステップ５で作製された半導体デバイスの動作確認テ
スト、耐久性テスト等の検査を行なう。こうした工程を
経て半導体デバイスが完成し、これが出荷（ステップ
７）される。

【００７１】図９は前述のウエハプロセスのフローを示
す。ステップ１１（酸化）ではアライメントマーク付き
基板であるウエハの表面を酸化させる。ステップ１２
（ＣＶＤ）ではウエハ表面に絶縁膜を形成する。ステッ
プ１３（電極形成）ではウエハ上に金属膜を蒸着によっ
て形成する。ステップ１４（イオン打込み）ではウエハ
にイオンを打ち込む。ステップ１５（レジスト処理）で
はウエハに（フォトレジスト）を塗布する。ステップ１
６（露光）では露光装置によってマスクの回路パターン
をウエハに焼付露光する。ステップ１７（現像）では露
光したウエハを現像する。ステップ１８（エッチング）
では現像したフォトレジスト像以外の部分を削り取る。
ステップ１９（レジスト剥離）ではエッチングが済んで
不要となったフォトレジストを取り除く。これらのステ
ップを繰り返し行なうことによって、ウエハ上に多重に
回路パターンが形成される。本実施例の製造方法を用い
れば、従来は製造が難しかった高集積度の半導体デバイ
スを製造することができる。

【００７２】

【発明の効果】本発明は上述のように構成されているの
で、以下に記載するような効果を奏する。

【００７３】Ｓｉ基板等の基体表面に積層された絶縁膜
や金属膜を研磨する工程において、アライメントマーク
の凹凸形状が消滅するのを防ぐことができる。

【００７４】研磨後の絶縁膜や金属膜の上から露光装置
のオートアライメント機構によってアライメントマーク
を充分に認識できるため、フォトリソグラフィ工程によ
る金属膜のパターニングを高精度で行ない、集積回路の
高精細化等を促進できる。

【００７５】これによって、絶縁膜や金属膜を研磨する
工程を含むデバイス製造プロセスを大きく改善できる。

【図面の簡単な説明】

【図１】一実施の形態によるアライメントマーク付き基
板であるウエハを示す断面図である。

【図２】図１のウエハを示す平面図である。

【図３】アライメントマークの形状を説明するものであ
る。

【図４】ウエハを研磨する研磨装置を示す図である。

【図５】ウエハを研磨するシステムを示す模式図であ
る。

【図６】デバイス製造方法の前半の工程を示すものであ
る。

【図７】デバイス製造方法の後半の工程を示すものであ
る。

【図８】半導体製品の製造方法を説明するフローチャー
トである。

【図９】ウエハプロセスを示すフローチャートである。

【図１０】一従来例によるアライメントマーク付き基板
を説明する図である。

【符号の説明】

１，９１ Ｓｉ基板 ２，２ａ，２ｂ，９２ アライメントマーク ３，３ａ，３ｂ，９３ ダミーパターン ４ 絶縁膜 ５ 金属膜 １０ 露光画角 １１ 半導体素子 １２ スクライブライン ２０ 研磨剤 ２１ 研磨パッド

Claims (4)

【特許請求の範囲】
1. 【請求項１】 デバイス素子が形成されたデバイス形成
   部を有する基体と、該基体の表面に突出する第１の凸部
   からなるアライメントマークと、該アライメントマーク
   の近傍においてこれより所定量だけ高く突出する第２の
   凸部からなるダミーパターンを備えていることを特徴と
   するアライメントマーク付き基板。
2. 【請求項２】 ダミーパターンが、アライメントマーク
   の周囲をかこむように配設されていることを特徴とする
   請求項１記載のアライメントマーク付き基板。
3. 【請求項３】 請求項１または２記載のアライメントマ
   ーク付き基板の表面に絶縁膜を被着させてこれを研磨
   し、その上に金属膜を積層する工程と、積層された金属
   膜をパターニングするフォトリソグラフィ工程を有し、
   該フォトリソグラフィ工程における原版との位置合わせ
   に前記アライメントマーク付き基板のアライメントマー
   クを利用することを特徴とするデバイス製造方法。
4. 【請求項４】 請求項１または２記載のアライメントマ
   ーク付き基板の表面に絶縁膜と金属膜を積層し、該金属
   膜を研磨する工程と、研磨された金属膜をパターニング
   するフォトリソグラフィ工程を有し、該フォトリソグラ
   フィ工程における原版との位置合わせに前記アライメン
   トマーク付き基板のアライメントマークを利用すること
   を特徴とするデバイス製造方法。