JP2002521844A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2002521844A5 JP2002521844A5 JP2000562952A JP2000562952A JP2002521844A5 JP 2002521844 A5 JP2002521844 A5 JP 2002521844A5 JP 2000562952 A JP2000562952 A JP 2000562952A JP 2000562952 A JP2000562952 A JP 2000562952A JP 2002521844 A5 JP2002521844 A5 JP 2002521844A5
- Authority
- JP
- Japan
- Prior art keywords
- wafers
- thinned
- radiation
- wafer
- edge portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 235000012431 wafers Nutrition 0.000 description 43
- 230000001070 adhesive Effects 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 8
- 230000005670 electromagnetic radiation Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Description
【特許請求の範囲】
【請求項1】
モジュール・サブアセンブリであって、
平坦な表面と電磁放射に透過的な少なくとも1つのエッジ部分とを有する要素と、
前記平坦な表面と並置して配置され前記少なくとも1つのエッジ部分から離間している複数の能動回路デバイスと、
前記複数の能動回路デバイスの一部から伸長し、前記少なくとも1つのエッジ部分の外側のエッジで終端している符号化手段と、
を含むことを特徴とするモジュール・サブアセンブリ。
【請求項2】
三次元モジュール・アセンブリであって、
平坦な表面と電磁放射に透過的な少なくとも1つのエッジ部分とを有する複数の要素を備えており、
前記複数の要素と前記エッジ部分とは、一致して(in registry)スタック状に配置され、前記複数の要素は、それぞれが、前記平坦な表面と並置し前記少なくとも1つのエッジ部分から離間して配置されている複数の能動回路デバイスを有しており、更に、
前記複数の能動回路デバイスの一部から伸長し前記複数の要素のそれぞれの少なくとも1つのエッジ部分の外側エッジで終端する符号化手段を備えていることを特徴とする三次元モジュール・アセンブリ。
【請求項3】
大型のファイロリーフ(fillo-leaf)回路層技術モジュールを形成する方法であって、
(a)それぞれの中に複数の要素が配置された複数のウエハを作成するステップであって、それぞれの要素は平坦な表面と複数の情報伝送線路とを有しており、前記平坦な表面はこの表面と並置された複数の能動回路デバイスを備えており、前記複数の情報伝送線路は前記要素のエッジから前記表面の上を前記複数の能動回路デバイスの少なくとも一部まで伸長している、ステップと、
(c)電磁放射に透過的なウィンドウを、前記要素のそれぞれのエッジ部分に画定するステップと、
(d)前記ウエハの1つを共通の固定された基準に対してアライメントをとるステップと、
(e)放射硬化性材料を、前記ウエハの1つの上と前記ウエハの前記1つの前記ウィンドウの上とに導くステップと、
(f)前記ウエハの別の1つを前記基準に対してアライメントをとり、前記硬化性材料と前記ウエハの前記1つとの上にそれをスタックするステップと、
(g)電磁放射を前記別の1つのウエハの前記ウィンドウを通過して投射させて、前記別の1つのウエハの前記ウィンドウと一致した前記硬化可能な材料を硬化させるステップと、
(h)以上のステップをn回反復して、前記要素の前記エッジ部分にボンディングされたn個の前記ウエハからなるスタックを形成するステップと、
を含むことを特徴とする方法。
【請求項4】
三次元的なパッケージング方法であって、
(a)集積回路の複数の層を相互にスタックするステップと、
(b)集積回路の複数の層をその一端に沿って拘束して大型のファイロリーフ回路層モジュールを形成するステップと、
を含むことを特徴とする方法。
【請求項5】
多層集積回路(IC)のための三次元パッケージであって、
その上に論理回路又はメモリ・アレイの形態の集積回路が配置されている、複数の可撓的又は硬質の半導体IC層と、
最小の数のワイヤリング・ラインを用いて前記複数のIC回路層の選択された1つをアドレシングするICチップ選択手段と、
を備えていることを特徴とする三次元パッケージ。
【請求項6】
多層集積回路(IC)のための三次元パッケージを製造する方法であって、
(a)それぞれの上に集積回路(IC)が形成されている複数の半導体ウエハを作成するステップであって、前記ICは、それぞれが、すべての接続をそれに沿って終端させることができるエッジ領域と接着剤硬化性の放射が通過することができる放射透過性の領域とを有している、ステップと、
(b)前記ウエハのそれぞれが20ミクロン以下の厚さの回路層部分を有するまで前記ウエハを薄くするステップと、
(c)放射によって硬化可能な接着剤を前記薄くされたウエハに適用するステップと、
(d)前記薄くされたウエハのアライメントをとるステップと、
(e)前記薄くされたウエハをスタックするステップと、
(f)前記放射透過性の領域を通過して接着剤硬化性の放射を伝送し、前記適用された接着剤硬化性の放射を硬化させ、前記薄くされたウエハを前記放射透過性の領域に沿ってだけボンディングするステップと、
を含むことを特徴とする方法。
【請求項7】
多層ICパッケージであって、
相互にスタックされ共通のエッジ表面に沿ってボンディングされた複数のIC層と、
最小数の相互接続ラインを用い、最短の伝搬遅延で前記ICのそれぞれをアドレシングする手段と、
を備えていることを特徴とする多層ICパッケージ。
【請求項8】
複数の薄くされたウエハを処理し、スタックし、アライメントをとるマシンであって、前記薄くされたウエハは、それぞれが、その上に複数の集積回路(IC)が形成されており、前記ICチップは、それぞれが、放射透過性のエッジ部分を有している、マシンにおいて、
前記薄くされたウエハの供給源から薄くされたウエハを1枚取得する手段と、
前記取得された薄くされたウエハを、所定の数のステーションの任意の1つの上の任意の(x,y)位置まで移動させる手段と、
放射硬化性の接着剤を前記取得された薄くされたウエハの底部表面の上に適用する手段と、
ボンディングされるウエハのスタック上に配置された薄くされたウエハの上に予め形成されたアライメント・マークを用いて、前記取得された薄くされたウエハのアライメントをとる手段であって、前記アライメントは、共通の基準システムを基準とすることにより、アライメント・エラーを回避している、手段と、
前記アライメントがとられた薄くされたウエハのスタックを通過して放射を伝達させ、前記薄くされたウエハの、前記ICチップと関連する前記放射透過性のエッジ部分と空間的に一致する領域に適用された放射硬化性の接着剤を硬化させる手段と、
を備えていることを特徴とするマシン。
【請求項9】
複数の薄くされたウエハを処理し、スタックし、アライメントをとる方法であって、前記薄くされたウエハは、それぞれが、その上に複数の集積回路(IC)が形成されており、前記ICチップは、それぞれが、放射透過性のエッジ部分を有している、方法において、
(a)前記薄くされたウエハの供給源から薄くされたウエハを1枚取得するステップと、
(b)前記取得された薄くされたウエハを、所定の数のステーションの任意の1つの上の任意の(x,y)位置まで移動させるステップと、
(c)放射硬化性の接着剤を前記取得された薄くされたウエハの底部表面の上に適用するステップと、
(d)ボンディングされる薄くされたウエハのスタック上に配置された薄くされたウエハの上に予め形成されたアライメント・マークを用いて、前記取得された薄くされたウエハのアライメントをとるステップであって、前記アライメントは、共通の基準システムを基準とすることにより、アライメント・エラーを回避している、ステップと、
(e)前記アライメントがとられた薄くされたウエハのスタックを通過して放射を伝達させ、前記薄くされたウエハの、前記スタックにおける前記薄くされたウエハ上の前記ICチップと関連する前記放射透過性のエッジ部分と空間的に一致する領域に適用された放射硬化性の接着剤を硬化させるステップと、
を含むことを特徴とするマシン。
【請求項10】
モジュール・サブアセンブリであって、
平坦な表面と電磁放射に透過的な少なくとも1つのエッジ部分とを有する要素と、
前記平坦な表面と並置して配置され前記少なくとも1つのエッジ部分から離間している複数の能動回路デバイスと、
を備えていることを特徴とするモジュール・サブアセンブリ。
【請求項11】
請求項10記載のモジュール・サブアセンブリにおいて、
前記複数の能動回路デバイスの一部から伸長し、前記少なくとも1つのエッジ部分の外側のエッジで終端している符号化手段を更に備えていることを特徴とするモジュール・サブアセンブリ。
【請求項1】
モジュール・サブアセンブリであって、
平坦な表面と電磁放射に透過的な少なくとも1つのエッジ部分とを有する要素と、
前記平坦な表面と並置して配置され前記少なくとも1つのエッジ部分から離間している複数の能動回路デバイスと、
前記複数の能動回路デバイスの一部から伸長し、前記少なくとも1つのエッジ部分の外側のエッジで終端している符号化手段と、
を含むことを特徴とするモジュール・サブアセンブリ。
【請求項2】
三次元モジュール・アセンブリであって、
平坦な表面と電磁放射に透過的な少なくとも1つのエッジ部分とを有する複数の要素を備えており、
前記複数の要素と前記エッジ部分とは、一致して(in registry)スタック状に配置され、前記複数の要素は、それぞれが、前記平坦な表面と並置し前記少なくとも1つのエッジ部分から離間して配置されている複数の能動回路デバイスを有しており、更に、
前記複数の能動回路デバイスの一部から伸長し前記複数の要素のそれぞれの少なくとも1つのエッジ部分の外側エッジで終端する符号化手段を備えていることを特徴とする三次元モジュール・アセンブリ。
【請求項3】
大型のファイロリーフ(fillo-leaf)回路層技術モジュールを形成する方法であって、
(a)それぞれの中に複数の要素が配置された複数のウエハを作成するステップであって、それぞれの要素は平坦な表面と複数の情報伝送線路とを有しており、前記平坦な表面はこの表面と並置された複数の能動回路デバイスを備えており、前記複数の情報伝送線路は前記要素のエッジから前記表面の上を前記複数の能動回路デバイスの少なくとも一部まで伸長している、ステップと、
(c)電磁放射に透過的なウィンドウを、前記要素のそれぞれのエッジ部分に画定するステップと、
(d)前記ウエハの1つを共通の固定された基準に対してアライメントをとるステップと、
(e)放射硬化性材料を、前記ウエハの1つの上と前記ウエハの前記1つの前記ウィンドウの上とに導くステップと、
(f)前記ウエハの別の1つを前記基準に対してアライメントをとり、前記硬化性材料と前記ウエハの前記1つとの上にそれをスタックするステップと、
(g)電磁放射を前記別の1つのウエハの前記ウィンドウを通過して投射させて、前記別の1つのウエハの前記ウィンドウと一致した前記硬化可能な材料を硬化させるステップと、
(h)以上のステップをn回反復して、前記要素の前記エッジ部分にボンディングされたn個の前記ウエハからなるスタックを形成するステップと、
を含むことを特徴とする方法。
【請求項4】
三次元的なパッケージング方法であって、
(a)集積回路の複数の層を相互にスタックするステップと、
(b)集積回路の複数の層をその一端に沿って拘束して大型のファイロリーフ回路層モジュールを形成するステップと、
を含むことを特徴とする方法。
【請求項5】
多層集積回路(IC)のための三次元パッケージであって、
その上に論理回路又はメモリ・アレイの形態の集積回路が配置されている、複数の可撓的又は硬質の半導体IC層と、
最小の数のワイヤリング・ラインを用いて前記複数のIC回路層の選択された1つをアドレシングするICチップ選択手段と、
を備えていることを特徴とする三次元パッケージ。
【請求項6】
多層集積回路(IC)のための三次元パッケージを製造する方法であって、
(a)それぞれの上に集積回路(IC)が形成されている複数の半導体ウエハを作成するステップであって、前記ICは、それぞれが、すべての接続をそれに沿って終端させることができるエッジ領域と接着剤硬化性の放射が通過することができる放射透過性の領域とを有している、ステップと、
(b)前記ウエハのそれぞれが20ミクロン以下の厚さの回路層部分を有するまで前記ウエハを薄くするステップと、
(c)放射によって硬化可能な接着剤を前記薄くされたウエハに適用するステップと、
(d)前記薄くされたウエハのアライメントをとるステップと、
(e)前記薄くされたウエハをスタックするステップと、
(f)前記放射透過性の領域を通過して接着剤硬化性の放射を伝送し、前記適用された接着剤硬化性の放射を硬化させ、前記薄くされたウエハを前記放射透過性の領域に沿ってだけボンディングするステップと、
を含むことを特徴とする方法。
【請求項7】
多層ICパッケージであって、
相互にスタックされ共通のエッジ表面に沿ってボンディングされた複数のIC層と、
最小数の相互接続ラインを用い、最短の伝搬遅延で前記ICのそれぞれをアドレシングする手段と、
を備えていることを特徴とする多層ICパッケージ。
【請求項8】
複数の薄くされたウエハを処理し、スタックし、アライメントをとるマシンであって、前記薄くされたウエハは、それぞれが、その上に複数の集積回路(IC)が形成されており、前記ICチップは、それぞれが、放射透過性のエッジ部分を有している、マシンにおいて、
前記薄くされたウエハの供給源から薄くされたウエハを1枚取得する手段と、
前記取得された薄くされたウエハを、所定の数のステーションの任意の1つの上の任意の(x,y)位置まで移動させる手段と、
放射硬化性の接着剤を前記取得された薄くされたウエハの底部表面の上に適用する手段と、
ボンディングされるウエハのスタック上に配置された薄くされたウエハの上に予め形成されたアライメント・マークを用いて、前記取得された薄くされたウエハのアライメントをとる手段であって、前記アライメントは、共通の基準システムを基準とすることにより、アライメント・エラーを回避している、手段と、
前記アライメントがとられた薄くされたウエハのスタックを通過して放射を伝達させ、前記薄くされたウエハの、前記ICチップと関連する前記放射透過性のエッジ部分と空間的に一致する領域に適用された放射硬化性の接着剤を硬化させる手段と、
を備えていることを特徴とするマシン。
【請求項9】
複数の薄くされたウエハを処理し、スタックし、アライメントをとる方法であって、前記薄くされたウエハは、それぞれが、その上に複数の集積回路(IC)が形成されており、前記ICチップは、それぞれが、放射透過性のエッジ部分を有している、方法において、
(a)前記薄くされたウエハの供給源から薄くされたウエハを1枚取得するステップと、
(b)前記取得された薄くされたウエハを、所定の数のステーションの任意の1つの上の任意の(x,y)位置まで移動させるステップと、
(c)放射硬化性の接着剤を前記取得された薄くされたウエハの底部表面の上に適用するステップと、
(d)ボンディングされる薄くされたウエハのスタック上に配置された薄くされたウエハの上に予め形成されたアライメント・マークを用いて、前記取得された薄くされたウエハのアライメントをとるステップであって、前記アライメントは、共通の基準システムを基準とすることにより、アライメント・エラーを回避している、ステップと、
(e)前記アライメントがとられた薄くされたウエハのスタックを通過して放射を伝達させ、前記薄くされたウエハの、前記スタックにおける前記薄くされたウエハ上の前記ICチップと関連する前記放射透過性のエッジ部分と空間的に一致する領域に適用された放射硬化性の接着剤を硬化させるステップと、
を含むことを特徴とするマシン。
【請求項10】
モジュール・サブアセンブリであって、
平坦な表面と電磁放射に透過的な少なくとも1つのエッジ部分とを有する要素と、
前記平坦な表面と並置して配置され前記少なくとも1つのエッジ部分から離間している複数の能動回路デバイスと、
を備えていることを特徴とするモジュール・サブアセンブリ。
【請求項11】
請求項10記載のモジュール・サブアセンブリにおいて、
前記複数の能動回路デバイスの一部から伸長し、前記少なくとも1つのエッジ部分の外側のエッジで終端している符号化手段を更に備えていることを特徴とするモジュール・サブアセンブリ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US1998/015477 WO2000007240A1 (en) | 1998-07-27 | 1998-07-27 | Three-dimensional packaging technology for multi-layered integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002521844A JP2002521844A (ja) | 2002-07-16 |
JP2002521844A5 true JP2002521844A5 (ja) | 2006-01-05 |
Family
ID=22267555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000562952A Pending JP2002521844A (ja) | 1998-07-27 | 1998-07-27 | 多層集積回路のための三次元パッケージング技術 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP1135802A4 (ja) |
JP (1) | JP2002521844A (ja) |
KR (1) | KR20010106420A (ja) |
AU (1) | AU8592098A (ja) |
CA (1) | CA2338335A1 (ja) |
WO (1) | WO2000007240A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7968374B2 (en) * | 2009-02-06 | 2011-06-28 | Headway Technologies, Inc. | Layered chip package with wiring on the side surfaces |
US7915083B1 (en) * | 2009-10-28 | 2011-03-29 | Headway Technologies, Inc. | Method of manufacturing layered chip package |
US8421243B2 (en) * | 2010-06-24 | 2013-04-16 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
US8203216B2 (en) * | 2010-07-13 | 2012-06-19 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
US9716081B2 (en) | 2012-05-17 | 2017-07-25 | Heptagon Micro Optics Pte. Ltd. | Assembly of wafer stacks |
MY171261A (en) | 2014-02-19 | 2019-10-07 | Carsem M Sdn Bhd | Stacked electronic packages |
US20220310450A1 (en) | 2019-10-09 | 2022-09-29 | Ultramemory Inc. | Stacked semiconductor, wafer stack, method of manufacturing stacked semiconductor, assistance device, and program |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3648131A (en) * | 1969-11-07 | 1972-03-07 | Ibm | Hourglass-shaped conductive connection through semiconductor structures |
JPS61288455A (ja) * | 1985-06-17 | 1986-12-18 | Fujitsu Ltd | 多層半導体装置の製造方法 |
US5031072A (en) * | 1986-08-01 | 1991-07-09 | Texas Instruments Incorporated | Baseboard for orthogonal chip mount |
US4953005A (en) * | 1987-04-17 | 1990-08-28 | Xoc Devices, Inc. | Packaging system for stacking integrated circuits |
US5138438A (en) * | 1987-06-24 | 1992-08-11 | Akita Electronics Co. Ltd. | Lead connections means for stacked tab packaged IC chips |
US4983533A (en) * | 1987-10-28 | 1991-01-08 | Irvine Sensors Corporation | High-density electronic modules - process and product |
US5266833A (en) * | 1992-03-30 | 1993-11-30 | Capps David F | Integrated circuit bus structure |
CA2118994A1 (en) * | 1993-06-21 | 1994-12-22 | Claude L. Bertin | Polyimide-insulated cube package of stacked semiconductor device chips |
JPH07168036A (ja) * | 1993-12-16 | 1995-07-04 | Sony Corp | 薄膜光導波路装置及びその製法 |
US5502333A (en) * | 1994-03-30 | 1996-03-26 | International Business Machines Corporation | Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit |
US5698895A (en) * | 1994-06-23 | 1997-12-16 | Cubic Memory, Inc. | Silicon segment programming method and apparatus |
-
1998
- 1998-07-27 JP JP2000562952A patent/JP2002521844A/ja active Pending
- 1998-07-27 EP EP98937138A patent/EP1135802A4/en not_active Withdrawn
- 1998-07-27 KR KR1020017001145A patent/KR20010106420A/ko active IP Right Grant
- 1998-07-27 AU AU85920/98A patent/AU8592098A/en not_active Abandoned
- 1998-07-27 CA CA002338335A patent/CA2338335A1/en not_active Abandoned
- 1998-07-27 WO PCT/US1998/015477 patent/WO2000007240A1/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100886717B1 (ko) | 적층 반도체 패키지 및 이의 제조 방법 | |
US7528494B2 (en) | Accessible chip stack and process of manufacturing thereof | |
US7245021B2 (en) | Micropede stacked die component assembly | |
US7807507B2 (en) | Backgrinding-underfill film, method of forming the same, semiconductor package using the backgrinding-underfill film, and method of forming the semiconductor package | |
JP2786597B2 (ja) | 積層型半導体チップ構造および製法 | |
JP5161732B2 (ja) | 半導体装置の製造方法 | |
CN103077933B (zh) | 三维的芯片到晶圆级集成 | |
US7883993B2 (en) | Semiconductor device with semiconductor chip and rewiring layer and method for producing the same | |
US6882054B2 (en) | Semiconductor device and method of manufacturing the same | |
KR101348748B1 (ko) | 재배선 기판을 이용한 반도체 패키지 제조방법 | |
JP7371882B2 (ja) | 電子回路装置および電子回路装置の製造方法 | |
US20030227095A1 (en) | Semiconductor device and manufacturing method thereof | |
KR102506698B1 (ko) | 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법 | |
CN106169466A (zh) | 半导体封装组件及其制造方法 | |
CN105304613A (zh) | 半导体器件和方法 | |
KR20020053739A (ko) | 집적 전자 장치 및 집적 방법 | |
CN107204333B (zh) | 一种柔性基板封装结构的封装方法 | |
US6894380B2 (en) | Packaged stacked semiconductor die and method of preparing same | |
TWI684222B (zh) | 半導體裝置之製造方法 | |
CN103681458A (zh) | 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法 | |
JP2002521844A5 (ja) | ||
TWI777337B (zh) | 半導體裝置及半導體裝置的製造方法 | |
TWI750439B (zh) | 半導體裝置及其製造方法 | |
US9324686B2 (en) | Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same | |
TW201401481A (zh) | 斜坡晶粒堆疊 |