KR20030036901A - 적층 웨이퍼의 얼라인먼트 방법 - Google Patents

적층 웨이퍼의 얼라인먼트 방법 Download PDF

Info

Publication number
KR20030036901A
KR20030036901A KR10-2003-7004979A KR20037004979A KR20030036901A KR 20030036901 A KR20030036901 A KR 20030036901A KR 20037004979 A KR20037004979 A KR 20037004979A KR 20030036901 A KR20030036901 A KR 20030036901A
Authority
KR
South Korea
Prior art keywords
wafer
wafers
alignment
recognition
recognition mark
Prior art date
Application number
KR10-2003-7004979A
Other languages
English (en)
Other versions
KR100771362B1 (ko
Inventor
야마우찌아끼라
Original Assignee
토레이 엔지니어링 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레이 엔지니어링 컴퍼니, 리미티드 filed Critical 토레이 엔지니어링 컴퍼니, 리미티드
Publication of KR20030036901A publication Critical patent/KR20030036901A/ko
Application granted granted Critical
Publication of KR100771362B1 publication Critical patent/KR100771362B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 각 웨이퍼에 위치 맞춤을 위한 인식 마크를 부여하고, 인접 웨이퍼끼리를 위치 맞춤하면서 3매 이상의 웨이퍼를 차례로 적층할 때, 인식 마크의 위치를 웨이퍼의 주위 방향으로 차례로 옮기면서 각 웨이퍼를 적층해 가는 적층 웨이퍼의 얼라인먼트 방법에 관한 것이다. 이 방법에 의해, 웨이퍼의 다층 적층을 가능하게 하고, 또한 그 적층을 고정밀도의 얼라인먼트로 용이하게 행할 수 있다.

Description

적층 웨이퍼의 얼라인먼트 방법 {STACKED WAFER ALIGNMENT METHOD}
예를 들어, 웨이퍼끼리를 접합하는 실장 장치나, 웨이퍼에 가공을 실시하거나 칩이나 그 밖의 부재를 실장하기 위해 웨이퍼를 소정 위치에 위치 결정하는 얼라이너, 혹은 웨이퍼 상에 소정의 노광을 실시하는 노광 장치 등에 있어서는 복수매, 특히 3매 이상의 웨이퍼를 차례로 적층하여 복수매 웨이퍼의 조밀한 적층체를 형성하는 것이 요구되는 경우가 있다.
이러한 요구를 충족시키기 위해서는, 적층되어 가는 웨이퍼가 그 하층의 웨이퍼에 대해 정밀도 좋게 위치 맞춤되어야만 한다. 종래, 예를 들어 2매의 웨이퍼를 서로 위치 맞춤하기 위해, 각 웨이퍼에 얼라인먼트용 인식 마크를 부여해 두고, 양 웨이퍼의 인식 마크끼리를 위치 맞춤하여 원하는 정밀도의 얼라인먼트를 행하도록 하고 있다.
그런데, 이러한 방법을 3매 이상의 웨이퍼의 적층에 그대로 이용하면, 인접 웨이퍼의 인식 마크끼리를 위치 맞춤한 후, 그 인식 마크 위에 또한 다음에 적층되는 웨이퍼의 인식 마크가 위치하게 되므로, 각 인식 마크가 여러 겹으로 겹치게 된다. 이러한 상태에서는 판독해야 할 인식 마크를 정확히 판독하는 것이 곤란해져, 고정밀도의 얼라인먼트를 행하는 것이 어려워진다. 그로 인해, 현실적으로는 이러한 방법으로 다층의 웨이퍼 적층은 행해지고 있지 않다.
본 발명은 3매 이상의 웨이퍼를 차례로 적층해 가는 경우의 인접 웨이퍼끼리의 위치 맞춤을 위한 얼라인먼트 방법에 관한 것이다.
도1은 본 발명의 일실시 태양에 관한 얼라인먼트 방법을 실시하기 위한 실장 장치의 개략 구성도이다.
도2는 도1의 장치에 있어서의 얼라인먼트 방법의 일예를 도시한 복수매의 웨이퍼 사시도이다.
도3은 도2의 얼라인먼트의 보다 구체적인 방법을 도시한 각 웨이퍼의 개략 평면도이다.
도4a 내지 도4c는 인식 마크의 실시예를 도시한 평면도이다.
그래서 본 발명의 목적은, 웨이퍼의 다층 적층을 가능하게 하고, 또한 그것을 고정밀도의 얼라인먼트로 더욱 용이하게 행할 수 있는, 적층 웨이퍼의 얼라인먼트 방법을 제공하는 데 있다.
상기 목적을 달성하기 위해, 본 발명에 관한 적층 웨이퍼의 얼라인먼트 방법은, 각 웨이퍼에 위치 맞춤을 위한 인식 마크를 부여하고, 인접 웨이퍼끼리를 위치 맞춤하면서 3매 이상의 웨이퍼를 차례로 적층할 때, 인식 마크의 위치를 웨이퍼의 주위 방향으로 차례로 옮기면서 각 웨이퍼를 적층해 가는 것을 특징으로 하는 방법으로 이루어진다.
이 적층 웨이퍼의 얼라인먼트 방법에 있어서는, 예를 들어 적어도 2층째로부터 최종층인 1층 전까지의 각 웨이퍼에, 하층 웨이퍼와의 위치 맞춤용 인식 마크와, 상기 인식 마크에 대해 웨이퍼의 주위 방향으로 어긋난 위치의 상층 웨이퍼와의 위치 맞춤용 인식 마크가 부여되어 있다. 즉, 주위 방향으로 서로 어긋난 위치에 부여된 인식 마크 중 한 쪽의 인식 마크를 하층 웨이퍼와의 위치 맞춤용으로 사용하고, 다른 쪽의 인식 마크를 상층 웨이퍼와의 위치 맞춤용으로 사용하는 것이다. 각 웨이퍼에 있어서 이들의 인식 마크를 부여하는 위치는 특별히 한정되지 않지만, 각 웨이퍼의 액자에 부여해 두면 인식 마크용의 면적을 최소로 설정할 수있다.
또한, 각 웨이퍼에 부여되는 인식 마크로서는 주위 방향에 있어서 실질적으로 대향하는 위치에 부여된 인식 마크로 하는 것이 바람직하다. 즉, 주위 방향에 있어서 실질적으로 대향하는 위치에 부여된 적어도 2개의 인식 마크에 의해, 하층 웨이퍼 혹은 상층 웨이퍼와 위치 맞춤함으로써, 웨이퍼의 회전 방향의 각도 맞춤도 동시에 행할 수 있게 되어, 보다 고정밀도의 얼라인먼트가 가능해진다.
인식 마크를 판독하는 수단으로서는 특별히 한정되지 않지만, 얇은 웨이퍼의 경우에는, 측정파가 웨이퍼의 적층체를 투과하는 것이 가능하다. 이러한 웨이퍼를 투과하는 측정파에 의해 인식 마크를 판독하도록 하면, 하방 혹은 상방 중 한 쪽 방향으로부터 위치 맞춤을 위해 필요한 인식 마크의 전부를 판독하는 것도 가능해져, 적층 조작과 판독 조작과의 간섭을 회피하여 효율적인 적층 조작 및 판독 조작을 달성할 수 있다.
상기와 같은 본 발명에 관한 적층 웨이퍼의 얼라인먼트 방법에 있어서는, 차례로 적층해 가는 웨이퍼의 각 층마다 인식 마크의 위치를 웨이퍼의 주위 방향으로 옮겨 가므로, 인접 웨이퍼의 위치 맞춤에 이용되는 인식 마크의 위치가 여러 겹으로 겹치는 일은 없어지며, 적층마다 판독되어야 할 인식 마크가 정확하면서, 또한 정밀도 좋게 게다가 용이하게 판독된다. 그 결과, 복수매의 웨이퍼를 고정밀도로 얼라인먼트할 수 있어, 원하는 형태로 고정밀도로 용이하게 적층할 수 있게 된다.
또한, 적어도 2층째로부터 최종층의 1층 전까지의 각 웨이퍼에는 하층의 웨이퍼와의 위치 맞춤용 인식 마크와, 상층 웨이퍼와의 위치 맞춤용 인식 마크가 부여되게 되지만, 이들의 인식 마크는 단순히 웨이퍼의 주위 방향으로 적절한 소정량 만큼 어긋난 위치에 부여되면 되므로, 통상의 인식 마크 부여 방법과 비교하여 실질적으로 조작량의 증대는 없다. 또한, 이들의 인식 마크를 각 웨이퍼의 액자부에 있어서 주위 방향으로 옮겨 부여하도록 하면, 각 웨이퍼의 기능 영역에 아무런 영향을 미치게 하는 일 없이, 또한 인식 마크용의 면적을 필요 최소한으로 억제할 수 있다.
이하에, 본 발명의 바람직한 실시 형태를 도면을 참조하면서 설명한다.
도1은 본 발명의 일실시 태양에 관한 적층 웨이퍼의 얼라인먼트 방법을 실시하기 위한 웨이퍼끼리를 접합하는 실장 장치의 개략 구성을 도시하고 있고, 도2는 웨이퍼를 차례로 적층해 가는 모습을 도시하고 있다.
도1에 있어서, 부호 1은 실장 장치 전체를 도시하고 있고, 부호 2a 및 2b는서로 적층 및 접합되는 웨이퍼를 도시하고 있다. 도1에 있어서는 2매의 웨이퍼(2a, 2b)만을 도시하고 있지만, 실제로는 도2에 도시한 바와 같이, 3매 이상의 웨이퍼(2a, 2b, 2c …)가 차례로 적층되어 간다.
본 실시 태양에서는, 도1에 있어서의 적층되는 상측 웨이퍼(2b)는, 예를 들어 정전 척 등에 의해 헤드(3)에 보유 지지되고, 헤드(3)는 Z 방향(상하 방향)으로 승강되도록 되어 있다. 하측 웨이퍼(2a)는 정전 척 등에 의해 스테이지(4)에 보유 지지된다. 이 스테이지(4)는, 본 실시 태양에서는 X, Y 방향(수평 방향)과 θ방향(회전 방향)으로 위치 조정할 수 있도록 되어 있고, 그에 의해 상측 웨이퍼(2b)와 하측 웨이퍼(2a)의 위치 맞춤을 행할 수 있도록 되어 있다. 본 실시 태양에서는 웨이퍼를 차례로 적층해 갈 때, 하부측의 스테이지(4)측에서 X, Y, θ방향으로 위치 조정하도록 되어 있지만, 상부 헤드(3)측에서 혹은 쌍방에서 마찬가지로 위치 조정하도록 해도 좋다.
위치 맞춤은, 각 웨이퍼에 부여된 인식 마크를 인식 수단에 의해 판독하고 인접하는 웨이퍼의 인식 마크끼리의 위치를 맞춤으로써 행해진다. 본 실시 태양에서는, 인식 수단으로서는 투명체로 이루어지는 스테이지(4)의 하방에 설치된 적외선카메라(5)가 설치되어 있고, 헤드(3)측에 설치된 라이트 가이드(6)로부터의 측정광을 프리즘 장치(7)를 거쳐서 판독하도록 되어 있다. 웨이퍼가 비교적 얇고 측정파를 투과 가능한 경우, 이와 같이 일방향으로부터(하방으로부터) 위치 맞춤에 필요한 인식 마크의 전부를 판독하는 것이 가능하다. 단, 다른 인식 수단, 예를 들어 상하의 웨이퍼 사이에 가시광 카메라(예를 들어 2 시야 카메라)를 진퇴 가능하게 설치하여 상하의 인식 마크를 판독하는 것도 가능하다.
또한, 상기 실시 태양의 응용 형태로서 적외선 카메라 이외에, 예를 들어 X선, 전자파, 음파 등 웨이퍼를 투과하여 웨이퍼의 인식 마크를 확인할 수 있는 수단이라면 어떠한 수단을 이용하는 형태라도 좋다.
상기와 같은 실장 장치(1)에 있어서, 본 발명에 관한 얼라인먼트는 기본적으로는 도2에 도시한 바와 같이 행해진다. 도2는 4매의 웨이퍼(2a, 2b, 2c, 2d)를 적층하는 경우의 예를 도시하고 있다. 각 웨이퍼(2a 내지 2d)를 차례로 적층해 갈 때, 각 웨이퍼(2a 내지 2d)에 부여되어 있는 인식 마크(11)[1층째의 웨이퍼(2a)의 인식 마크], 인식 마크(12a, 12b)[2층째의 웨이퍼(2b)의 인식 마크], 인식 마크(13a, 13b)[최종층으로부터 1층 전의 웨이퍼(2c)의 인식 마크], 인식 마크(14)[최종층의 웨이퍼(2d)의 인식 마크]를 차례로 웨이퍼의 주위 방향으로 옮기면서 인접하는 웨이퍼의 인식 마크끼리를 위치 맞춤해 간다. 이들 각 인식 마크는 본 실시 태양에서는 각 웨이퍼의 액자부(주연부)에 부여되어 있다.
보다 구체적으로는, 웨이퍼(2a)에 웨이퍼(2b)를 위치 맞춤하면서 적층해 갈 때에는 웨이퍼(2a)의 인식 마크(11)와 웨이퍼(2b)의 인식 마크(12a)의 위치 맞춤을 행한다. 웨이퍼(2b) 상에 또한 웨이퍼(2c)를 적층해 갈 때에는, 웨이퍼(2b)의 인식 마크(12b)와 웨이퍼(2c)의 인식 마크(13a)의 위치 맞춤을 행한다. 웨이퍼(2c) 상에 또한 웨이퍼(2d)를 적층해 갈 때에는, 웨이퍼(2c)의 인식 마크(13b)와 웨이퍼(2d)의 인식 마크(14)의 위치 맞춤을 행한다.
이와 같이, 본 실시 태양에서는 웨이퍼(2b)와 웨이퍼(2c)에, 하층웨이퍼(2a, 2b)와의 위치 맞춤용 인식 마크(12a, 13a)와, 상층 웨이퍼(2c, 2d)와의 위치 맞춤용 인식 마크(12b, 13b)가 주위 방향으로 서로 어긋난 위치에 부여되어 있고, 상술한 바와 같이 서로 인접하는 적층 웨이퍼의 인식 마크끼리가 각각 주위 방향으로 어긋난 위치에서 위치 맞춤된다. 따라서, 위치 맞춤에 이용되는 인식 마크의 위치가 여러 겹으로 겹치는 일은 없으며, 적층마다 판독되어야 할 인식 마크가 정밀도 좋고 정확하게 판독되어, 고정밀도의 얼라인먼트가 가능해진다. 그 결과, 종래 고정밀도에서의 적층이 어려웠던 다수매 웨이퍼의 고정밀도에서의 얼라인먼트, 적층이 가능해진다.
상기와 같은 적층 웨이퍼의 얼라인먼트에 있어서는, 각 웨이퍼의 인식 마크는, 예를 들어 도3에 도시한 바와 같이 주위 방향에 있어서 실질적으로 대향하는 위치에 부여되어 있는 것이 바람직하다. 이와 같이 하면, 웨이퍼의 회전 방향에 있어서의 각도 맞춤도 동시에 행할 수 있으므로, 보다 고정밀도의 얼라인먼트가 가능해진다.
또한, 도2나 도3에 도시한 바와 같이 각 인식 마크를 웨이퍼의 액자부에 설치하도록 하면, 웨이퍼 상에 특별한 영역을 마련하지 않아도 기존의 기능 영역 이외의 영역에, 필요 최소한의 면적을 갖고 인식 마크를 부여할 수 있다.
또한, 도3에 도시한 예에서는, 인식 마크는 도4a에 도시한 바와 같이, 열십자(十)형의 인식 마크(21)와, 그것을 4 구석으로부터 둘러싸는 것이 가능하도록 배치된 4개의 소블럭으로 이루어지는 인식 마크(22)로 형성되어 있고, 양 인식 마크(21, 22)가 도4a와 같이 위치 맞춤된 것을 인식 수단으로 판독하여, 얼라인먼트의 정밀도를 확보할 수 있도록 되어 있다.
인식 마크의 형상은 실질적으로 자유롭게 설정할 수 있다. 예를 들어 도4b에 도시한 바와 같이, 한 쪽의 인식 마크(23)를 속이 빈 큰 정사각형의 형상으로 하고, 다른 쪽의 인식 마크(24)를 인식 마크(23) 안에 들어가는 작은 정사각형의 마크로 할 수 있다. 혹은 도4c에 도시한 바와 같이, 속이 빈 큰 정사각형의 인식 마크(23) 안에 들어가는 마크를 원형의 인식 마크(25)로 할 수도 있다. 물론, 도4a 내지 도4b에 도시한 형상 이외의 마크 형상이라도 좋다.
또, 본 발명에 관한 적층 웨이퍼의 얼라인먼트 방법은, 상기 웨이퍼끼리를 접합하는 실장 장치 외에, 단순히 각 웨이퍼를 소정의 위치 맞춤 상태로 적층해 가는 얼라이너, 혹은 각 웨이퍼에 소정의 노광을 실시한 후, 그 위에 다음의 웨이퍼를 차례로 적층해 가고, 적층된 웨이퍼에도 필요에 따라서 동일한, 혹은 별도의 노광을 실시해 가는 타입의 노광 장치에도 적용 가능하다.
본 발명에 관한 적층 웨이퍼의 얼라인먼트 방법은, 3매 이상의 웨이퍼를 차례로 적층하는 모든 얼라인먼트에 적용할 수 있고, 특히 웨이퍼끼리를 접합하는 실장 장치 및 웨이퍼를 차례로 적층해 가는 얼라이너, 또는 웨이퍼를 차례로 적층하는 동시에 노광을 실시해 가는 노광 장치 등에 있어서의 웨이퍼끼리의 얼라인먼트에 적합하다.

Claims (4)

  1. 각 웨이퍼에 위치 맞춤을 위한 인식 마크를 부여하고, 인접 웨이퍼끼리를 위치 맞춤하면서 3매 이상의 웨이퍼를 차례로 적층할 때, 인식 마크의 위치를 웨이퍼의 주위 방향으로 차례로 옮기면서 각 웨이퍼를 적층해 가는 것을 특징으로 하는 적층 웨이퍼의 얼라인먼트 방법.
  2. 제1항에 있어서, 적어도 2층째로부터 최종층의 1층 전까지의 각 웨이퍼에, 하층 웨이퍼와의 위치 맞춤용 인식 마크와 상기 인식 마크에 대해 웨이퍼의 주위 방향으로 어긋난 위치의 상층 웨이퍼와의 위치 맞춤용 인식 마크가 부여되어 있는 것을 특징으로 하는 적층 웨이퍼의 얼라인먼트 방법.
  3. 제1항에 있어서, 각 웨이퍼에, 주위 방향에 있어서 실질적으로 대향하는 위치에 인식 마크가 부여되어 있는 것을 특징으로 하는 적층 웨이퍼의 얼라인먼트 방법.
  4. 제1항에 있어서, 인식 마크를, 웨이퍼를 투과하는 측정파에 의해 판독하는 것을 특징으로 하는 적층 웨이퍼의 얼라인먼트 방법.
KR1020037004979A 2000-10-10 2001-10-05 적층 웨이퍼의 얼라인먼트 방법 KR100771362B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00309670 2000-10-10
JP2000309670A JP4618859B2 (ja) 2000-10-10 2000-10-10 積層ウエハーのアライメント方法
PCT/JP2001/008799 WO2002031868A1 (fr) 2000-10-10 2001-10-05 Procede d'alignement de plaquettes empilees

Publications (2)

Publication Number Publication Date
KR20030036901A true KR20030036901A (ko) 2003-05-09
KR100771362B1 KR100771362B1 (ko) 2007-10-30

Family

ID=18789787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037004979A KR100771362B1 (ko) 2000-10-10 2001-10-05 적층 웨이퍼의 얼라인먼트 방법

Country Status (5)

Country Link
US (1) US20040023466A1 (ko)
JP (1) JP4618859B2 (ko)
KR (1) KR100771362B1 (ko)
TW (1) TW522541B (ko)
WO (1) WO2002031868A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475716B1 (ko) * 2002-08-13 2005-03-10 매그나칩 반도체 유한회사 복합 반도체 장치의 멀티 반도체 기판의 적층 구조 및 그방법
KR101285934B1 (ko) * 2011-05-20 2013-07-12 주식회사 케이씨텍 웨이퍼 및 그의 제조 방법
KR101394312B1 (ko) * 2012-11-07 2014-05-13 주식회사 신성에프에이 웨이퍼 정렬장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10311855B4 (de) * 2003-03-17 2005-04-28 Infineon Technologies Ag Anordnung zum Übertragen von Informationen/Strukturen auf Wafer unter Verwendung eines Stempels
EP2221866B1 (en) * 2004-01-07 2020-08-12 Nikon Corporation Stacking apparatus and method for stacking integrated circuit elements
US7442476B2 (en) 2004-12-27 2008-10-28 Asml Netherlands B.V. Method and system for 3D alignment in wafer scale integration
US8187897B2 (en) 2008-08-19 2012-05-29 International Business Machines Corporation Fabricating product chips and die with a feature pattern that contains information relating to the product chip
DE102010048043A1 (de) 2010-10-15 2012-04-19 Ev Group Gmbh Vorrichtung und Verfahren zur Prozessierung von Wafern
US8489225B2 (en) * 2011-03-08 2013-07-16 International Business Machines Corporation Wafer alignment system with optical coherence tomography
JP5557352B2 (ja) * 2012-04-20 2014-07-23 Ｎｅｃエンジニアリング株式会社 シート切断装置、チップ製造装置、シート切断方法、チップ製造方法及びシート切断プログラム
KR102107575B1 (ko) * 2012-05-17 2020-05-08 헵타곤 마이크로 옵틱스 피티이. 리미티드 웨이퍼 스택 조립
CN104249992B (zh) * 2013-06-28 2016-08-10 上海华虹宏力半导体制造有限公司 晶片与晶片之间的对准方法
JP2015018920A (ja) * 2013-07-10 2015-01-29 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP6305887B2 (ja) 2014-09-16 2018-04-04 東芝メモリ株式会社 半導体装置の製造方法及び半導体製造装置
JP6740628B2 (ja) * 2016-02-12 2020-08-19 凸版印刷株式会社 固体撮像素子及びその製造方法
CN106024756B (zh) * 2016-05-16 2018-06-22 上海华力微电子有限公司 一种3d集成电路结构及其制造方法
JP6814174B2 (ja) * 2018-04-03 2021-01-13 キヤノン株式会社 露光装置、物品の製造方法、マーク形成装置及びマーク形成方法
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271176A (ja) * 1986-12-27 1988-11-09 Narumi China Corp 配線パタ−ンの位置合せ方法
US6355976B1 (en) * 1992-05-14 2002-03-12 Reveo, Inc Three-dimensional packaging technology for multi-layered integrated circuits
MY114888A (en) * 1994-08-22 2003-02-28 Ibm Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips
JP2737744B2 (ja) * 1995-04-26 1998-04-08 日本電気株式会社 ウエハプロービング装置
JP2998673B2 (ja) * 1997-01-20 2000-01-11 日本電気株式会社 ウェハ、該ウェハの位置合わせ方法および装置
JP3169068B2 (ja) * 1997-12-04 2001-05-21 日本電気株式会社 電子線露光方法及び半導体ウエハ
JPH11251232A (ja) * 1998-03-02 1999-09-17 Nikon Corp 基板および露光装置および素子製造方法
JPH11297617A (ja) * 1998-04-13 1999-10-29 Canon Inc アライメントマーク付き基板およびデバイス製造方法
US6269322B1 (en) * 1999-03-11 2001-07-31 Advanced Micro Devices, Inc. System and method for wafer alignment which mitigates effects of reticle rotation and magnification on overlay

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475716B1 (ko) * 2002-08-13 2005-03-10 매그나칩 반도체 유한회사 복합 반도체 장치의 멀티 반도체 기판의 적층 구조 및 그방법
KR101285934B1 (ko) * 2011-05-20 2013-07-12 주식회사 케이씨텍 웨이퍼 및 그의 제조 방법
KR101394312B1 (ko) * 2012-11-07 2014-05-13 주식회사 신성에프에이 웨이퍼 정렬장치

Also Published As

Publication number Publication date
JP4618859B2 (ja) 2011-01-26
JP2002118052A (ja) 2002-04-19
TW522541B (en) 2003-03-01
WO2002031868A1 (fr) 2002-04-18
KR100771362B1 (ko) 2007-10-30
US20040023466A1 (en) 2004-02-05

Similar Documents

Publication Publication Date Title
KR100771362B1 (ko) 적층 웨이퍼의 얼라인먼트 방법
US5403684A (en) PCB tooling apparatus and method for forming patterns in registration on both sides of a substrate
US6494122B2 (en) Alignment method and apparatus for aligning cutting blade
JP2010050453A (ja) 積層チップパッケージおよびその製造方法
JP2007048835A (ja) レーザ加工装置及びそれを用いた太陽電池基板のパターニング方法
JPH05160340A (ja) 三次元ｌｓｉ積層装置
JP2007173375A (ja) 複合実装デバイス及びその製造方法
KR20180031692A (ko) 서브미크론 웨이퍼 정렬
TWI506717B (zh) 三維安裝方法及裝置
US20220120976A1 (en) System, Device and Method for Aligning and Attaching Optical Fibers
JPH08335592A (ja) 整合位置で構成要素を構造体に取付ける方法および構造体
WO2023065410A1 (zh) 半导体结构的键合方法和半导体设备
JP2002314040A (ja) 積層型半導体装置
US6023336A (en) Technique for automated alignment of semiconductor chips
JPS59134825A (ja) 半導体装置およびそのための半導体ウエ−ハ
CN114501859B (zh) 一种印刷线路板的制造方法及系统
JPH0555111A (ja) 半導体装置の製造方法
CA2680247C (en) Integrated circuit package, notably for image sensor, and method of positioning
JP2977471B2 (ja) ウエハのアラインメントマークの配置方法
JP2650511B2 (ja) シート材の断裁装置及びシート材の位置合わせ方法
JP2001077337A (ja) Ｃｃｄパッケージ
JP4288974B2 (ja) セラミックグリーンシート積層体の切断方法
JPH0778029A (ja) パネル位置合わせ装置
JP2000161913A (ja) 複数の物体を相互に位置合わせする方法及び装置
JPH03240501A (ja) グリーンシート積層方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee