JP2002118052A - 積層ウエハーのアライメント方法 - Google Patents

積層ウエハーのアライメント方法

Info

Publication number
JP2002118052A
JP2002118052A JP2000309670A JP2000309670A JP2002118052A JP 2002118052 A JP2002118052 A JP 2002118052A JP 2000309670 A JP2000309670 A JP 2000309670A JP 2000309670 A JP2000309670 A JP 2000309670A JP 2002118052 A JP2002118052 A JP 2002118052A
Authority
JP
Japan
Prior art keywords
wafer
wafers
alignment
recognition
recognition mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000309670A
Other languages
English (en)
Other versions
JP4618859B2 (ja
Inventor
Akira Yamauchi
朗 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2000309670A priority Critical patent/JP4618859B2/ja
Priority to KR1020037004979A priority patent/KR100771362B1/ko
Priority to PCT/JP2001/008799 priority patent/WO2002031868A1/ja
Priority to US10/381,740 priority patent/US20040023466A1/en
Priority to TW090124923A priority patent/TW522541B/zh
Publication of JP2002118052A publication Critical patent/JP2002118052A/ja
Application granted granted Critical
Publication of JP4618859B2 publication Critical patent/JP4618859B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 ウエハーの多層積層を可能とし、かつ、それ
を高精度のアライメントでもって容易に行うことができ
る、積層ウエハーのアライメント方法を提供する。 【解決手段】 各ウエハーに位置合わせのための認識マ
ークを付し、隣接ウエハー同士を位置合わせしながら３
枚以上のウエハーを順次積層するに際し、認識マークの
位置を、ウエハーの周方向に順次ずらしながら各ウエハ
ーを積層していくことを特徴とする積層ウエハーのアラ
イメント方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、３枚以上のウエハ
ーを順次積層していく場合の隣接ウエハー同士の位置合
わせのためのアライメント方法に関する。
【０００２】
【従来の技術】たとえば、ウエハー同士を接合する実装
装置や、ウエハーに加工を施したりチップやその他の部
材を実装するためにウエハーを所定位置に位置決めする
アライナー、あるいは、ウエハー上に所定の露光を施す
露光装置等においては、複数枚、とくに３枚以上のウエ
ハーを順次積層して、複数枚のウエハーのコンパクトな
積層体を形成することが要求されることがある。
【０００３】このような要求を満たすためには、積層さ
れていくウエハーが、その下層のウエハーに対し、精度
良く位置合わせされなければならない。従来、たとえば
２枚のウエハーを互いに位置合わせするために、各ウエ
ハーにアライメント用の認識マークを付しておき、両ウ
エハーの認識マーク同士を位置合わせして、所望の精度
のアライメントを行うようにしている。
【０００４】ところが、このような方法を、３枚以上の
ウエハーの積層にそのまま用いると、隣接ウエハーの認
識マーク同士を位置合わせした後、その認識マークの上
に、さらに次に積層されるウエハーの認識マークが位置
することになるので、各認識マークが多重に重なって、
そのときに読み取るべき認識マークを正確に読み取るこ
とが困難になり、高精度のアライメントを行うことが難
しくなる。そのため、現実には、このような方法で多層
のウエハーの積層は行われていない。
【０００５】
【発明が解決しようとする課題】本発明の課題は、ウエ
ハーの多層積層を可能とし、かつ、それを高精度のアラ
イメントでもって容易に行うことができる、積層ウエハ
ーのアライメント方法を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る積層ウエハーのアライメント方法は、
各ウエハーに位置合わせのための認識マークを付し、隣
接ウエハー同士を位置合わせしながら３枚以上のウエハ
ーを順次積層するに際し、認識マークの位置を、ウエハ
ーの周方向に順次ずらしながら各ウエハーを積層してい
くことを特徴とする方法からなる。
【０００７】この積層ウエハーのアライメント方法にお
いては、たとえば、少なくとも２層目から最終層の１層
前までの各ウエハーに、下層のウエハーとの位置合わせ
用認識マークと、該認識マークに対しウエハーの周方向
にずれた位置の、上層のウエハーとの位置合わせ用認識
マークとが付されている。つまり、周方向に互いにずれ
た位置に付された認識マークのうち一方の認識マークを
下層のウエハーとの位置合わせ用に使用し、他方の認識
マークを上層のウエハーとの位置合わせ用に使用するの
である。各ウエハーにおいてこれらの認識マークを付す
位置はとくに限定されないが、各ウエハーの額縁に付し
ておけば、認識マーク用の面積を最小に設定できる。
【０００８】また、各ウエハーに付される認識マークと
しては、周方向において実質的に対向する位置に付され
た認識マークとすることが好ましい。すなわち、周方向
において実質的に対向する位置に付された少なくとも２
つの認識マークにより、下層のウエハーあるいは上層の
ウエハーと位置合わせすることにより、ウエハーの回転
方向の角度合わせも同時に行うことができるようにな
り、より高精度のアライメントが可能になる。
【０００９】認識マークを読み取る手段としてはとくに
限定されないが、薄いウエハーの場合には、測定波がウ
エハーの積層体を透過することが可能である。このよう
なウエハーを透過する測定波により認識マークを読み取
るようにすれば、下方あるいは上方の一方向から、位置
合わせのために必要な認識マークのすべてを読み取るこ
とも可能になり、積層操作と読み取り操作との干渉を回
避して、効率のよい積層操作および読み取り操作を達成
できる。
【００１０】上記のような本発明に係る積層ウエハーの
アライメント方法においては、順次積層していくウエハ
ーの各層毎に、認識マークの位置をウエハーの周方向に
ずらしていくので、隣接ウエハーの位置合わせに用いら
れる認識マークの位置が多重に重なることはなくなり、
積層毎に、読み取られるべき認識マークが、正確にかつ
精度良く、しかも容易に読み取られる。その結果、複数
枚のウエハーを、高精度で容易に積層できるようにな
る。
【００１１】また、少なくとも２層目から最終層の１層
前までの各ウエハーには、下層のウエハーとの位置合わ
せ用認識マークと、上層のウエハーとの位置合わせ用認
識マークとが付されることになるが、これらの認識マー
クは、単にウエハーの周方向に適切な所定量だけずれた
位置に付されればよいので、通常の認識マークの付し方
に比べ、実質的に操作量の増大はない。さらに、これら
の認識マークを各ウエハーの額縁部において周方向にず
らして付すようにすれば、各ウエハーの機能領域に何ら
影響を及ぼすことなく、かつ、認識マーク用の面積を必
要最小限に抑えることができる。
【００１２】
【発明の実施の形態】以下に、本発明の望ましい実施の
形態を図面を参照して説明する。
【００１３】図１は、本発明の一実施態様に係る積層ウ
エハーのアライメント方法を実施するための、ウエハー
同士を接合する実装装置の概略構成を示しており、図２
は、ウエハーを順次積層していく様子を示している。
【００１４】図１において、１は実装装置全体を示して
おり、２ａ、２ｂは、互いに積層、接合されるウエハー
を示している。図１においては、２枚のウエハー２ａ、
２ｂのみを示しているが、実際には、図２に示すよう
に、３枚以上のウエハー２ａ、２ｂ、２ｃ・・・が順次
積層されていく。
【００１５】本実施態様では、図１における積層される
上側ウエハー２ｂは、たとえば静電チャック等によりヘ
ッド３に保持され、ヘッド３はＺ方向（上下方向）に昇
降されるようになっている。下側ウエハー２ａは、静電
チャック等によりステージ４に保持される。このステー
ジ４は、本実施態様では、Ｘ、Ｙ方向（水平方向）とθ
方向（回転方向）に位置調整できるようになっており、
それによって上側ウエハー２ｂと下側ウエハー２ａとの
位置合わせを行うことができるようになっている。本実
施態様では、ウエハーを順次積層していくに際し、下部
側のステージ４側でＸ、Ｙ、θ方向に位置調整するよう
になっているが、上部ヘッド３側で、あるいは双方で同
様に位置調整するようにしてもよい。
【００１６】位置合わせは、各ウエハーに付された認識
マークを認識手段によって読み取り、隣接するウエハー
の認識マーク同士の位置を合わせることにより行われ
る。本実施態様では、認識手段としては、透明体からな
るステージ４の下方に設けられた赤外線カメラ５が設け
られており、ヘッド３側に設けられたライトガイド６か
らの測定光を、プリズム装置７を介して読み取るように
なっている。ウエハーが比較的薄く、測定波を透過可能
である場合、このように一方向から（下方から）、位置
合わせに必要な認識マークの全てを読み取ることが可能
である。ただし、他の認識手段、たとえば、上下のウエ
ハー間に可視光カメラ（たとえば２視野カメラ）を進退
可能に設けて、上下の認識マークを読み取ることも可能
である。
【００１７】上記のような実装装置１において、本発明
に係るアライメントは、基本的には図２に示すように行
われる。図２は、４枚のウエハー２ａ、２ｂ、２ｃ、２
ｄを積層する場合の例を示している。各ウエハー２ａ〜
２ｄを順次積層していくに際し、各ウエハー２ａ〜２ｄ
に付されている認識マーク１１（１層目のウエハー２ａ
の認識マーク）、１２ａ、１２ｂ（２層目のウエハー２
ｂの認識マーク）、１３ａ、１３ｂ（最終層から１層前
のウエハー２ｃの認識マーク）、１４（最終層のウエハ
ー２ｄの認識マーク）を、順次ウエハーの周方向にずら
しながら、隣接するウエハーの認識マーク同士を位置合
わせしていく。これら各認識マークは、本実施態様では
各ウエハーの額縁部（周縁部）に付されている。
【００１８】より具体的には、ウエハー２ａにウエハー
２ｂを位置合わせしながら積層していくときには、ウエ
ハー２ａの認識マーク１１とウエハー２ｂの認識マーク
１２ａの位置合わせを行う。ウエハー２ｂ上にさらにウ
エハー２ｃを積層していくときには、ウエハー２ｂの認
識マーク１２ｂとウエハー２ｃの認識マーク１３ａの位
置合わせを行う。ウエハー２ｃ上にさらにウエハー２ｄ
を積層していくときには、ウエハー２ｃの認識マーク１
３ｂとウエハー２ｄの認識マーク１４の位置合わせを行
う。
【００１９】このように、本実施態様ではウエハー２ｂ
とウエハー２ｃに、下層のウエハー２ａ、２ｂとの位置
合わせ用の認識マーク１２ａ、１３ａと、上層のウエハ
ー２ｃ、２ｄとの位置合わせ用の認識マーク１２ｂ、１
３ｂが、周方向に互いにずれた位置に付されており、上
述の如く、互いに隣接する積層ウエハーの認識マーク同
士が、それぞれ周方向にずれた位置で位置合わせされ
る。したがって、位置合わせに用いられる認識マークの
位置が、多重に重なることはなく、積層毎に、読み取ら
れるべき認識マークが精度良く正確に読み取られ、高精
度のアライメントが可能になる。その結果、従来高精度
での積層が難しかった、多数枚のウエハーの高精度での
アライメント、積層が可能になる。
【００２０】上記のような積層ウエハーのアライメント
においては、各ウエハーの認識マークは、たとえば図３
に示すように、周方向において実質的に対向する位置に
付されていることが好ましい。このようにすれば、ウエ
ハーの回転方向における角度合わせも同時に行うことが
できるから、より高精度のアライメントが可能になる。
【００２１】また、図２や図３に示すように、各認識マ
ークをウエハーの額縁部に設けるようにすれば、ウエハ
ー上に特別な領域を設けなくても、既存の機能領域以外
の領域に、必要最小限の面積をもって認識マークを付す
ことができる。
【００２２】また、図３に示した例では、認識マーク
は、図４の（Ａ）に示すように、十字形の認識マーク２
１と、それを４隅から取り囲むことが可能なように配置
された４つの小ブロックからなる認識マーク２２とから
形成されており、両認識マーク２１、２２が図４の
（Ａ）のように位置合わせされたことを認識手段で読み
取って、アライメントの精度を確保できるようになって
いる。
【００２３】認識マークの形状は、実質的に自由に設定
できる。たとえば図４の（Ｂ）に示すように、一方の認
識マーク２３を、中抜きの大きな正方形の形状とし、他
方の認識マーク２４を、認識マーク２３中に入る小さな
正方形のマークとしたり、あるいは図４の（Ｃ）に示す
ように、円形の認識マーク２５としたりすることもでき
る。
【００２４】なお、本発明に係る積層ウエハーのアライ
メント方法は、上記ウエハー同士を接合する実装装置の
他、単に各ウエハーを所定の位置合わせ状態で積層して
いくアライナー、あるいは、各ウエハーに所定の露光を
施した後、その上に次のウエハーを順次積層していき、
積層されたウエハーにも必要に応じて同一の、あるいは
別の露光を施していくタイプの露光装置にも適用可能で
ある。
【００２５】
【発明の効果】以上説明したように、本発明に係る積層
ウエハーのアライメント方法によれば、順次積層されて
いくウエハーの隣接ウエハーの位置合わせ用認識マーク
の位置を、積層毎にウエハーの周方向にずらしていくよ
うにしたので、読み取られるべき認識マークが多重に重
なることがなくなり、該認識マークを正確にかつ容易に
読み取って、高精度のアライメントを行うことができ
る。その結果、複数枚のウエハーを高精度で容易に積層
できるようになる。
【図面の簡単な説明】
【図１】本発明の一実施態様に係るアライメント方法を
実施するための実装装置の概略構成図である。
【図２】図１の装置におけるアライメント方法の一例を
示す複数枚のウエハーの斜視図である。
【図３】図２のアライメントのより具体的な方法を示す
各ウエハーの概略平面図である。
【図４】認識マークの各形状例を示す平面図である。
【符号の説明】
１ 実装装置 ２ａ、２ｂ、２ｃ、２ｄ ウエハー ３ ヘッド ４ ステージ ５ 認識手段としての赤外線カメラ ６ ライトガイド ７ プリズム装置 １１、１２ａ、１２ｂ、１３ａ、１３ｂ、１４ 認識マ
ーク ２１、２２、２３、２４、２５ 認識マーク
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 各ウエハーに位置合わせのための認識マ
    ークを付し、隣接ウエハー同士を位置合わせしながら３
    枚以上のウエハーを順次積層するに際し、認識マークの
    位置を、ウエハーの周方向に順次ずらしながら各ウエハ
    ーを積層していくことを特徴とする積層ウエハーのアラ
    イメント方法。
  2. 【請求項２】 少なくとも２層目から最終層の１層前ま
    での各ウエハーに、下層のウエハーとの位置合わせ用認
    識マークと、該認識マークに対しウエハーの周方向にず
    れた位置の、上層のウエハーとの位置合わせ用認識マー
    クとが付されている、請求項１の積層ウエハーのアライ
    メント方法。
  3. 【請求項３】 各ウエハーに、周方向において実質的に
    対向する位置に認識マークが付されている、請求項１ま
    たは２の積層ウエハーのアライメント方法。
  4. 【請求項４】 認識マークを、ウエハーを透過する測定
    波により読み取る、請求項１ないし３のいずれかに記載
    の積層ウエハーのアライメント方法。
JP2000309670A 2000-10-10 2000-10-10 積層ウエハーのアライメント方法 Expired - Fee Related JP4618859B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000309670A JP4618859B2 (ja) 2000-10-10 2000-10-10 積層ウエハーのアライメント方法
KR1020037004979A KR100771362B1 (ko) 2000-10-10 2001-10-05 적층 웨이퍼의 얼라인먼트 방법
PCT/JP2001/008799 WO2002031868A1 (fr) 2000-10-10 2001-10-05 Procede d'alignement de plaquettes empilees
US10/381,740 US20040023466A1 (en) 2000-10-10 2001-10-05 Stacked wafer aligment method
TW090124923A TW522541B (en) 2000-10-10 2001-10-09 Alignment method of laminated wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000309670A JP4618859B2 (ja) 2000-10-10 2000-10-10 積層ウエハーのアライメント方法

Publications (2)

Publication Number Publication Date
JP2002118052A true JP2002118052A (ja) 2002-04-19
JP4618859B2 JP4618859B2 (ja) 2011-01-26

Family

ID=18789787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000309670A Expired - Fee Related JP4618859B2 (ja) 2000-10-10 2000-10-10 積層ウエハーのアライメント方法

Country Status (5)

Country Link
US (1) US20040023466A1 (ja)
JP (1) JP4618859B2 (ja)
KR (1) KR100771362B1 (ja)
TW (1) TW522541B (ja)
WO (1) WO2002031868A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7562686B2 (en) 2004-12-27 2009-07-21 Asml Netherlands B.V. Method and system for 3D alignment in wafer scale integration
JP2010135837A (ja) * 2004-01-07 2010-06-17 Nikon Corp 積層装置及び集積回路素子の積層方法
JP2013225562A (ja) * 2012-04-20 2013-10-31 Nec Engineering Ltd シート切断装置、チップ製造装置、シート切断方法、チップ製造方法及びシート切断プログラム
JP2015018920A (ja) * 2013-07-10 2015-01-29 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP2015519751A (ja) * 2012-05-17 2015-07-09 ヘプタゴン・マイクロ・オプティクス・プライベート・リミテッドＨｅｐｔａｇｏｎ Ｍｉｃｒｏ Ｏｐｔｉｃｓ Ｐｔｅ． Ｌｔｄ． ウエハスタックの組立
JP2017143211A (ja) * 2016-02-12 2017-08-17 凸版印刷株式会社 固体撮像素子及びその製造方法
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475716B1 (ko) * 2002-08-13 2005-03-10 매그나칩 반도체 유한회사 복합 반도체 장치의 멀티 반도체 기판의 적층 구조 및 그방법
DE10311855B4 (de) * 2003-03-17 2005-04-28 Infineon Technologies Ag Anordnung zum Übertragen von Informationen/Strukturen auf Wafer unter Verwendung eines Stempels
US8187897B2 (en) 2008-08-19 2012-05-29 International Business Machines Corporation Fabricating product chips and die with a feature pattern that contains information relating to the product chip
DE102010048043A1 (de) 2010-10-15 2012-04-19 Ev Group Gmbh Vorrichtung und Verfahren zur Prozessierung von Wafern
US8489225B2 (en) * 2011-03-08 2013-07-16 International Business Machines Corporation Wafer alignment system with optical coherence tomography
KR101285934B1 (ko) * 2011-05-20 2013-07-12 주식회사 케이씨텍 웨이퍼 및 그의 제조 방법
KR101394312B1 (ko) * 2012-11-07 2014-05-13 주식회사 신성에프에이 웨이퍼 정렬장치
CN104249992B (zh) * 2013-06-28 2016-08-10 上海华虹宏力半导体制造有限公司 晶片与晶片之间的对准方法
JP6305887B2 (ja) 2014-09-16 2018-04-04 東芝メモリ株式会社 半導体装置の製造方法及び半導体製造装置
CN106024756B (zh) * 2016-05-16 2018-06-22 上海华力微电子有限公司 一种3d集成电路结构及其制造方法
JP6814174B2 (ja) 2018-04-03 2021-01-13 キヤノン株式会社 露光装置、物品の製造方法、マーク形成装置及びマーク形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271176A (ja) * 1986-12-27 1988-11-09 Narumi China Corp 配線パタ−ンの位置合せ方法
JPH0917831A (ja) * 1995-04-26 1997-01-17 Nec Corp ウエハプロービング装置
US5656553A (en) * 1994-08-22 1997-08-12 International Business Machines Corporation Method for forming a monolithic electronic module by dicing wafer stacks
JPH10209003A (ja) * 1997-01-20 1998-08-07 Nec Corp ウェハ、該ウェハの位置合わせ方法および装置
JPH11251232A (ja) * 1998-03-02 1999-09-17 Nikon Corp 基板および露光装置および素子製造方法
WO2000054108A1 (en) * 1999-03-11 2000-09-14 Advanced Micro Devices, Inc. Reduction of the effects of magnification errors and reticle rotation errors on overlay errors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355976B1 (en) * 1992-05-14 2002-03-12 Reveo, Inc Three-dimensional packaging technology for multi-layered integrated circuits
JP3169068B2 (ja) * 1997-12-04 2001-05-21 日本電気株式会社 電子線露光方法及び半導体ウエハ
JPH11297617A (ja) * 1998-04-13 1999-10-29 Canon Inc アライメントマーク付き基板およびデバイス製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271176A (ja) * 1986-12-27 1988-11-09 Narumi China Corp 配線パタ−ンの位置合せ方法
US5656553A (en) * 1994-08-22 1997-08-12 International Business Machines Corporation Method for forming a monolithic electronic module by dicing wafer stacks
JPH0917831A (ja) * 1995-04-26 1997-01-17 Nec Corp ウエハプロービング装置
JPH10209003A (ja) * 1997-01-20 1998-08-07 Nec Corp ウェハ、該ウェハの位置合わせ方法および装置
JPH11251232A (ja) * 1998-03-02 1999-09-17 Nikon Corp 基板および露光装置および素子製造方法
WO2000054108A1 (en) * 1999-03-11 2000-09-14 Advanced Micro Devices, Inc. Reduction of the effects of magnification errors and reticle rotation errors on overlay errors

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135837A (ja) * 2004-01-07 2010-06-17 Nikon Corp 積層装置及び集積回路素子の積層方法
US7562686B2 (en) 2004-12-27 2009-07-21 Asml Netherlands B.V. Method and system for 3D alignment in wafer scale integration
JP2013225562A (ja) * 2012-04-20 2013-10-31 Nec Engineering Ltd シート切断装置、チップ製造装置、シート切断方法、チップ製造方法及びシート切断プログラム
JP2015519751A (ja) * 2012-05-17 2015-07-09 ヘプタゴン・マイクロ・オプティクス・プライベート・リミテッドＨｅｐｔａｇｏｎ Ｍｉｃｒｏ Ｏｐｔｉｃｓ Ｐｔｅ． Ｌｔｄ． ウエハスタックの組立
JP2015018920A (ja) * 2013-07-10 2015-01-29 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP2017143211A (ja) * 2016-02-12 2017-08-17 凸版印刷株式会社 固体撮像素子及びその製造方法
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool

Also Published As

Publication number Publication date
JP4618859B2 (ja) 2011-01-26
WO2002031868A1 (fr) 2002-04-18
KR20030036901A (ko) 2003-05-09
TW522541B (en) 2003-03-01
US20040023466A1 (en) 2004-02-05
KR100771362B1 (ko) 2007-10-30

Similar Documents

Publication Publication Date Title
JP4618859B2 (ja) 積層ウエハーのアライメント方法
US6494122B2 (en) Alignment method and apparatus for aligning cutting blade
JP2010050453A (ja) 積層チップパッケージおよびその製造方法
JP2010183058A (ja) 積層チップパッケージおよびその製造方法
US6476499B1 (en) Semiconductor chip, chip-on-chip structure device and assembling method thereof
JPH11345866A (ja) 半導体デバイスおよび位置合せの方法
TWI603424B (zh) Plate with alignment mark
WO2019012499A1 (en) METHOD FOR ALIGNING PHOTOLITHOGRAPHIC MASKS AND CORRESPONDING METHOD FOR MANUFACTURING INTEGRATED CIRCUITS IN A SEMICONDUCTOR MATERIAL WAFER
KR20190068467A (ko) 전자 부품 실장 장치 및 전자 부품 실장 방법
JP5984394B2 (ja) ３次元実装方法および装置
TWI801437B (zh) 積層基板之製造方法、積層基板之製造裝置、及記錄有積層基板之製造程序之電腦可讀取媒介
JP3948551B2 (ja) 実装方法および実装装置
CN105182681B (zh) 一种掩模板及在同一硅片上加工多种深度结构的方法
JP4262171B2 (ja) 半導体チップの実装装置及び実装方法
JPH06283663A (ja) 半導体チップどうしを整合するための方法
US11031367B2 (en) Bond head assemblies including reflective optical elements, related bonding machines, and related methods
WO2019188518A1 (ja) レーザー加工装置、およびレーザー加工方法
JPS59134825A (ja) 半導体装置およびそのための半導体ウエ−ハ
JPH0316198A (ja) 多層セラミック基板積層装置及び多層セラミック基板の積層位置合わせ方法
JP2000228487A (ja) チップオンチップの半導体チップ
JP5656609B2 (ja) 治具プレートを使用した半導体デバイスチップの積層方法
JPH0555111A (ja) 半導体装置の製造方法
CN111048459B (zh) 对准晶片的方法、接合晶片的方法以及对准晶片的装置
JPH01201948A (ja) 半導体装置の製造方法
JPS6345818A (ja) 半導体製造装置の位置合わせ方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees