JPH0567696A - 多層マイクロエレクトロニクス回路パツケージを形成する方法及びそのための光学的位置合せ装置 - Google Patents

多層マイクロエレクトロニクス回路パツケージを形成する方法及びそのための光学的位置合せ装置

Info

Publication number
JPH0567696A
JPH0567696A JP3230459A JP23045991A JPH0567696A JP H0567696 A JPH0567696 A JP H0567696A JP 3230459 A JP3230459 A JP 3230459A JP 23045991 A JP23045991 A JP 23045991A JP H0567696 A JPH0567696 A JP H0567696A
Authority
JP
Japan
Prior art keywords
layer
optical system
layers
feature
subsequent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3230459A
Other languages
English (en)
Inventor
Perminder S Bindra
パーミンダー・シン・ビンドラ
Peter J Lueck
ペーター・ユエゲン・ルエツク
Eberhard H Naegele
エーバーハルト・ハンス・ナーゲレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0567696A publication Critical patent/JPH0567696A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53087—Means to assemble or disassemble with signal, scale, illuminator, or optical viewer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53087—Means to assemble or disassemble with signal, scale, illuminator, or optical viewer
    • Y10T29/53091—Means to assemble or disassemble with signal, scale, illuminator, or optical viewer for work-holder for assembly or disassembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 多層電子回路パッケージを、位置合せ穴及び
位置合せピンを使用することなく、しかも累積誤差を生
じることなく、高精度で積層形成する。 【構成】 パッケージ１１の第１層５１を、光学系２０
１に近接した位置へ供給し、その第１層の表面の特徴部
のうちの選択した特徴部６１を撮像する。撮像した選択
特徴部に関する照準マーク７１をその光学系で発生して
記憶しておく。この後、パッケージの後続層５３を、光
学系に近接した位置へ供給し、その後続層の表面の選択
特徴部を撮像する。撮像した後続層の選択特徴部の像
と、記憶しておいた照準マークとが一致するように、そ
の後続層の位置調節を行なう。この位置合せができたな
らばその後続層を先行層の上に重ねて載置する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば多層セラミック
製パッケージや多層強化ポリマー製パッケージ等をはじ
めとする、多層電子回路パッケージに関するものであ
り、より詳しくは、プログラムした内部バイア並びに内
部信号平面から成る複雑な回路網を備えていることを特
徴とする、多層マイクロエレクトロニクス用パッケージ
に関するものである。この種の多層構造は、層どうしの
間の精密な位置合せを必要とし、また、その位置合せの
良し悪しが、歩留りの向上に対する非常に厳しい制約と
なっている。本発明は特に、多層パッケージの個々の層
の間の光学的位置合せと、それらの層の積層成形に先立
って行なう、それらの層どうしの間の光学的位置揃えと
に関するものである。本発明の方法によれば、位置合せ
穴の穴あけ加工も、また、そこに挿入する位置合せピン
も不要にすることができる。
【０００２】
【従来の技術】電子回路のパッケージ（即ち実装形態）
の構造及び製造方法について、概括的に説明している文
献としては、例えば、ドナルド・Ｐ・セラフィン、ロナ
ルド・ラスキー、及びチェ・ヨ・リー（Donald P. Sera
phim, Ronald Lasky, and Che-Yo Li ）による共著「電
子回路実装法の基礎（Principles of Electronic Packa
ging）」（McGraw-Hill Book Company, New York, New
York,(1988)や、ラオ・Ｒ・テュマラ及びユージン・Ｊ
・リマスゼウスキー（Rao R. Tummala and Eugene J. R
ymaszewski）による共著「マイクロエレクトロニクス実
装法ハンドブック（Microelectronic Packaging Handbo
ok）」（Van Nostrand Reinhold, New York, New York
(1988)」等を挙げることができる。尚、これら２件の文
献はこの言及をもって本開示に包含するものとする。
【０００３】これらの、セラフィンらの文献、並びにテ
ュマラらの文献に記載されているように、１つの電子回
路は、個々の電子回路部品を多数含んでおり、具体的に
例を挙げるならば、数千個、或いは数百万個にも及ぶ個
々の抵抗器、キャパシタ、インダクタ、ダイオード、そ
れにトランジスタ等を含んでいることもある。これらの
個々の回路部品が相互に連結されることによって、夫々
の回路が形成されており、そして更に、それら個々の回
路が相互に連結されることによって、機能ユニットが形
成されている。電源の供給並びに信号の供給も、この相
互連結を介して行なわれている。個々の機能ユニット
は、そのユニットを支持する機械的な支持構造を必要と
し、また、そのユニットを防護する防護構造を必要とす
る。電子回路は、それが機能するためには電気エネルギ
を必要とし、更には、機能し続けるためには熱エネルギ
を除去することを必要とする。それゆえ、マイクロエレ
クトロニクスの実装形態として、例えば、チップ、モジ
ュール、回路カード、それに回路板等々の実装形態が、
回路部品ないし回路を、防護し、収容し、冷却し、それ
に相互連結するために使用されている。
【０００４】単一形集積回路の内部においては、回路部
品どうし、ないしは回路どうしの間の相互接続、放熱、
それに機械的な防護は、その集積回路のチップによって
行なわれている。それゆえ、この種のチップのことを
「第０レベル」の実装形態と呼んでおり、一方、モジュ
ールの内部に収容したチップは、第１段階の実装形態と
呼んでいる。実際には、少なくとも１つの、更に上位の
レベルの実装形態が存在している。先ず、第２レベルの
実装形態というものがあり、これは回路カードである。
回路カードは、少なくとも４つの機能を果たすことがで
きる。第１には、所望の機能を実行するために必要な合
計回路数ないしビット数が、第１レベルの実装形態であ
るチップのビット数を超えている場合に、この回路カー
ドが使用される。第２には、第２レベルの実装形態であ
る回路カードは、第１レベルの実装形態であるチップ即
ちモジュールの中には、容易に集積させることのできな
い種類の部品に対し、その搭載場所を提供するものであ
る。その種の部品に該当するものとしては、キャパシ
タ、精密抵抗器、インダクタ、エレクトロメカニカル・
スイッチ、光カプラ、等々が挙げられる。第３には、回
路カードは、その他の回路要素との間の信号の相互接続
の機能を提供する。そして第４には、この第２レベルの
実装形態は、温度管理の機能、即ち放熱の機能を提供す
るものである。
【０００５】殆どの用途においては、第３レベルの実装
形態が採用されており、特にパーソナル・コンピュー
タ、高性能ワークステーション、中型コンピュータ、そ
れにメイン・フレーム・コンピュータ等の用途において
は、これが採用されている。この第３レベルの実装形態
とは、ボード（回路板）のレベルにおける実装である。
ボードには、複数枚のカードを接続可能にするコネクタ
や、それらカードの間のコミュニケーションのための回
路形成用の配線パタン、外部とのコミュニケーションの
機能を提供するＩ／Ｏデバイス、等々が含まれており、
また、しばしば、精緻な温度管理システムも含まれてい
る。多くのカードないしボードが、多層パッケージとし
て構成されており、特に、Ｉ／Ｏリードの本数が多く、
配線密度も高いカード並びにボードが、多層パッケージ
とされている。多層パッケージは、複数の信号平面を有
しており、そのうちの少なくとも１面を電源平面とし、
また、別の少なくとも１面をグランド平面として使用し
ている。
【０００６】多層パッケージの構成単位となっているの
は「コア」である。このコアは、セラミックないし「プ
リプレグ」を、銅箔のシートの間に挟んで構成した複合
構造体である。「プリプレグ」を形成するには、例えば
グラス・ファイバやポリテトラフルオロエチレン・ファ
イバ等のファイバに、例えばエポキシ樹脂やポリイミド
樹脂等の樹脂を含浸させ、溶剤を蒸発させ、そしてその
樹脂を部分的に硬化させて「Ｂ段階」にするという方法
を用いる。更に「コア」を形成するためには、この「プ
リプラグ」を数枚重ねとしたものを、処理を施した２枚
の銅箔シートの間に挟み、それらを積層成形（貼り合わ
せ接着）する。この積層成形は、高温高圧下で樹脂を融
合及び硬化させることによって行なう。こうして形成し
たコアに対して「配線パタン形成」を施す。これは、銅
箔に写真的処理を施すことによって行なう。もし「サブ
トラクティブ」方式の配線パタン形成方法を採用するの
であれば、先ず「コア」に穴あけを行ない（これによっ
てバイアホール及びスルーホールを形成する）、続いて
シーディングを施し、その後にメッキを施す。更に、表
面にレジストを塗布し、露光及び現像を行なう。被覆さ
れていない部分の銅をエッチングによって除去すると、
その後に、配線パタンが残る。「アディティブ」方式の
配線パタン形成方法は、特に導体幅が細く、配線密度が
高密度である場合に適した方法であり、この方法におい
ては、先ず、コアに穴あけを行ない、続いて銅箔をエッ
チングによって除去してしまう。その後に、裸になった
絶縁体層にフォトレジストを塗布し、回路配線としては
不要な部分を露光し、現像する。この現像のプロセス
は、露光されなかった部分のレジストが除去されるよう
にしたものであり、その部分が除去された後には、その
レジスト層に、通路状の開放部分が形成されることにな
る。その通路状の開放部分に、銅の配線パタンをメッキ
によって形成するようにし、その際には、例えば、無電
解銅メッキ法等を利用する。
【０００７】多層マイクロエレクトロニクス用パッケー
ジは、絶縁体の層と配線パタンの層とを交互に重ね合わ
せたものであり、しかもそれらの層を多数含んでいる。
更に詳しく説明すると、この種のパッケージ即ち複合プ
リント回路実装板を製造するには、複数枚のコア（それ
らコアには、信号コア、信号／信号コア、電源コア、電
源／電源コア、それに、信号／電源コア、等の種類があ
る）と、補助的なプリプレグのシートとを、交互に重ね
合せたものに、更に表面用の配線パタンの層を重ね合せ
るという方法を用いる。ただし、この製造手順のいたる
ところで、個々の「コア」に対して、位置揃え、画像投
影、エッチング、穴あけ、再度の位置揃え、他の層との
間の位置合せ、そして最終的な他の層との間の積層成形
の処理を行なわねばならない。そして、それらの穴あ
け、写真的処理、メッキ処理、及び位置合せ／位置揃え
処理の全てを、正常に、仕様の範囲内で、しかも多数回
に亙って反復実行し、尚その上に、積層成形までを完了
した後になって、ようやく、１つの多層複合構造体が最
終的に得られるのである。
【０００８】回路の高密度化、層数の増大、回路の配線
幅の微細化、絶縁層の薄層化、回路形成配線層の薄層
化、並びに、スルーホール及びバイアホールの小径化が
要望されているため、これらの、最初の位置揃え、画像
投影、エッチング、穴あけ、再度の位置揃え、そして位
置合せからなる一連の処理の反復実行と、それに積層成
形処理とは、正常に、且つ良好に行なわれることが必要
とされている。しかも、これらの必要事項は、とりもな
おさず、特徴部の生成の際の位置揃え、並びに積層成形
処理における位置合せ及び位置揃えを、高精度で行なう
ということが必要とされていることに他ならない。特徴
部の生成段階における位置揃えであれ、或いは積層成形
段階における位置揃えであれ、その位置揃えの精度が悪
いと、それによって、それに続く処理手順（例えば重ね
合わせ等）と、更にその後の積層成形処理ないし位置揃
えにおいて許されるはずの許容量が、その最初の位置揃
えの精度の悪さによって、使い果たされてしまうことに
なる。
【０００９】多層プリント回路板の、複数の層の間の位
置合せのための方法の１つに、それらの層の周辺部分
に、いわゆる「位置合せ穴」を形成して、それを利用す
るようにした方法がある。この方法では、先ず、位置合
せ穴の位置決め及び穴あけを行ない、これは、バイアホ
ールないしスルーホールの位置決め及び穴あけのプロセ
スの一部として、その同じプロセスにおいて同時に行な
う。そして、次に、その位置合せ穴を、位置合せピンに
対して位置合せする。この種の位置合せ穴と位置合せピ
ンとを利用した位置揃え方法の具体例としては、最近の
ものでは、例えば以下に挙げる特許公報ないし論文に記
載されているものがある。米国特許第４８２９３７５号
（Donald Alzmann, Michael Angelo, Paul Waldner, an
d Arthur Brady、「プリント回路板積層体の穴あけのた
めの方法、そのための装置、及びその製品」"METHOD FO
R PUNCHING INPRINTED CIRCUIT BOARD LAMINATES AND R
ELATED APPARATUS AND ARTICLES OF MANUFACTURE"）。
米国特許第４５６８９７１号（Donald Alzmann, Michae
l Angelo, and PaulWaldner、「複合回路板の製造に使
用し得るように材料シートに位置合せ穴を形成する際に
高精度で連続的にそのシートを位置決めするための方法
及び装置」 "MEHOD AND APPARATUS FOR SUCCESSIVELY P
OSITIONING SHEETS OF MATERIAL WITH PRECISION FOR P
UNCHING ALIGNING HOOES IN THE SHEETS ENABLING THE
SHEETS TO BE USED IN THE MANUFACTURE OF COMPOSITE
CIRCUIT BOARDS"）。米国特許第４４８１５３３号（Don
ald Alzmann,Michael Angelo, and Paul Waldner、「複
合回路板の製造に使用し得るように材料シートに位置合
せ穴を形成する際に高精度で連続的にそのシートを位置
決めするための方法及び装置」 "METHOD AND APPARATUS
FOR SUCCESSIVELY POSITIONING SHEETS OF MATERIAL W
ITH PRECISION FOR PUNCHING ALIGNING HOOES IN THE SHEET
S ENABLING THE SHEETS TO BE USED IN THE MANUFACTURE OF COMPOSITE CIRCUIT
BOARDS"）。Ｍ・アンジェロ（M. Angelo ）による論文
「多層位置揃えのための機械利用−その全範囲」（"Mul
tilayer Registration Tooling - The Full Spectrum",
Printed Circuit Fabrication, 10, (7), pp. 24-25,
27-30, 1nd 33-34 (July 1987)。
【００１０】これらの文献中に記載されているように、
多層モジュール内の層の位置揃えのために、その層に、
複数の「位置合せ穴」を穿設するということが行なわれ
ている。それらの「位置合せ穴」を穿設したならば、第
１番目の層に穿設した複数の「位置合せ穴」の各々に
「位置合せピン」を挿入し、しかも挿入したピンがその
位置合せ穴から外へ延出しているようにしておく。そし
て、このようにした「位置合せピン」を、フォトマスク
のアートワークと後続の層との両方の位置合せに利用す
るようにしている。上掲の米国特許第４８２９３７５
号、同第４５６８９７１号、及び同第４４８１５３３号
には、「位置合せ穴」を含めた様々な穴の位置決めのた
めの、種々の位置決め手段が記載されている。先ず、米
国特許第４４８１５３３号（Donald Alzmann, Michael
Angelo, and Paul Waldner、「複合回路板の製造に使用
し得るように材料シートに位置合せ穴を形成する際に高
精度で連続的にそのシートを位置決めするための方法及
び装置」 "METHODAND APPARATUS FOR SUCCESSIVELY POS
ITIONING SHEETS OF MATERIAL WITH PRECISION FOR PUN
CHING ALIGNING HOOES IN THE SHEETS ENABLING THE SHEETS TO BE USED IN TH
E MANUFACTURE OF COMPOSITE CIRCUIT BOARDS"）には、
多層プリント回路板を構成する夫々の層の表面の精密な
位置に、加工処理を施すための装置であって、撮像シス
テムを備えた装置が記載されている。それらの個々の層
を、然るべき位置に保持して、それらを撮像システムに
よって撮像することによって、それらの層の表面の基準
マークを検出するようにしている。その撮像システムは
更に、アルゴリズムによって基準マークに関連付けたイ
ンデクス・マークを発生するための手段を含んでいる。
そして、そのインデクス・マークを利用して、シートの
加工処理を実行する工具の位置決めを行なっている。そ
の加工処理には穴あけも含まれており、例えば「位置合
せ穴」の形成も含まれている。
【００１１】米国特許第４５６８９７１号（Donald Alz
mann, Michael Angelo, and Paul Waldner、「複合回路
板の製造に使用し得るように材料シートに位置合せ穴を
形成する際に高精度で連続的にそのシートを位置決めす
るための方法及び装置」 "METHOD AND APPARATUS FOR S
UCCESSIVELY POSITIONING SHEETS OF MATERIAL WITH PRECISION FOR PUNCHING ALIGNING HOOES IN THE SHEET
S ENABLING THE SHEETS TO BE USED IN THE MANUFACTURE OF COMPOSITE CIRCUIT
BOARDS"）には、多層プリント回路板の個々の層に穴を
形成するための方法及び装置が詳細に記載されている。
この米国特許に記載されている方法は、層を調節移動す
ることによって、基準シートの表面の基準マークが、撮
像システムの中のインデクス・マークと、一致して重な
るようにするというものである。そして、それら双方の
マークが一致したならば、基準シートを除去し、その基
準シートの代わりに、穴を穿設しようとしているシート
を差し替えるようにしている。
【００１２】米国特許第４８２９３７５号（Donald Alz
mann, Michael Angelo, Paul Waldner, and Arthur Bra
dy、「プリント回路板積層体の穴あけのための方法、そ
のための装置、及びその製品」"METHOD FOR PUNCHING I
N PRINTED CIRCUIT BOARD LAMINATES AND RELATED APPA
RATUS AND ARTICLES OF MANUFACTURE"）には、基板を加
工処理する工具の位置決め及び使用の方法であって、光
学的な一致を利用した方法が記載されている。即ち、こ
の米国特許に記載されている方法では、先ず基板上に、
パタンと照準マークとを形成し、その際に、それらパタ
ンと照準マークとが、所定の相対的位置関係にあるよう
に形成する。続いて、その基板を担持機構の上に載置
し、その照準マークの位置を、撮像システムによって判
定する。更にこの撮像システムは、工具に関する位置基
準と、照準マークの基準の位置と、誤差信号とを発生す
る。この誤差信号に従って、照準マークを、即ち基板を
移動させて、その基板を位置基準に対して関係付け、そ
れによって、その基板が工具に対して所定の位置関係に
なるようにする。基板が工具に対して所定の位置関係に
なったならば、そのとき工具は適切な位置にあり、それ
ゆえ、その工具で基板に対し、例えば穴あけ等の加工処
理を実行する。開示によれば、その工具は、加工線に沿
って基板に連続して穴を穿って行くようにしたものであ
る。この連続する穴からなる加工線を、続く後の製造段
階（記載によれば、例えば、積層成形、あけ等の段階）
において利用することによって、層どうしの間の位置揃
えや、画像と穴あけ工具との間の位置揃えが達成できる
ようになっている。ただし、以上の文献に記載されてい
る方法では、多層パッケージの１枚のシートを、その多
層パッケージの別のシートとの間で位置揃えをするため
には、尚、位置合せ穴と位置合せピンとを必要としてい
ることに注意されたい。
【００１３】層に対する加工処理をするための光学的シ
ステムを開示している米国特許が、他にも幾つか存在し
ている。例えば、Ａ・シュミットらの米国特許第４２０
３１３２号（A. Schmitt, K. Schafer, and D. Utz、
「位置合せ方法」 "METHOD OFALIGNMENT"）には、位置
合せすべき２つの部品の、その各部品の表面の少なくと
も２箇所ずつの点を撮像して、それら部品どうしの間の
位置合せをする方法が記載されている。撮像した夫々の
点において、ずれの大きさは、２つの部品を最初に位置
決めする際のずれの許容距離より小さくなるようにして
ある。そして、それらの点を所定の位置へ移動させるこ
とによって、２つの部品の間の位置合せを行なうように
している。Ｊ・レベらの米国特許第４４０４７４１号
（J. Lebet, L. Peterle, and F.Matthey-Doret 、「部
品とその部品を搭載する基板とを位置合せするための装
置」"DEVICE FOR ALIGNMENT OF A PART AND A SUBSTRAT
E FOR CARRYING THE PART"）には、部品と基板との間の
位置合せを、それら２つの物体の表面の特徴部を直接光
学的に観察することによって行なうようにした、機械的
構成のアセンブリ・ステーションが記載されている。
【００１４】Ｙ・シマらの米国特許第４４９４１３９号
（Y. Shima, S. Kashioka, T. Uno,and K.Suzuki 、
「自動組立システム」 "AUTOMATIC ASSEMBLY SYSTEM"）
には、部品と基板との間の位置合せを、それら２つの物
体の表面の特徴部を直接光学的に観察することによって
行なうようにした、更に別の種類の、機械的構成のアセ
ンブリ・ステーションが記載されており、このアセンブ
リ・ステーションは、物体の特徴部どうしの間のずれの
大きさに基づいて、誤差関数を発生するようにしたもの
である。タニガワの米国特許第４６５５６００号（Tani
gawa、「位置合せ方法」"ALIGNMENT METHOD"）には、位
置合せすべき物体の表面にＶ字形マークを形成するよう
にした位置合せ方法が記載されている。直線形状の基準
マークを使用して、そのＶ字形マークの位置を判定し、
それによって、物体の位置合せのための誤差信号を発生
するようにしている。
【００１５】Ｍ・レインらの米国特許第４６６３６５８
号（M. Lanne, G. Pons, J. Petit,and F. Pauly、「画
像の重ね合せを利用したワークピースの位置決め作業を
補助するための方法及び装置」 "PROCESS AND DEVICE F
OR ASSISTING THE POSITIONING OF WORKPIECES BY SUPE
RPOSITIONING OF IMAGES" ）には、ワークピースの画像
を、テスト・パタンと共に、撮像システムのスクリーン
上に表示するようにした、位置決め方法及び装置が記載
されている。このＭ・レインらの米国特許では、ワーク
ピースの表面に、テスト・パタンの画像を投影するよう
にしている。そして、ワークピースを移動させて、この
仮想のテスト・パタンを、ワークピースの表面の実在の
テスト・パタンに一致させるようにしている。Ａ・サセ
らの、米国特許第４６８０６２７号（A. Sase, T. Naga
ta, M. Fukunaga, and Y. Satomi、「プリント回路板上
のパタンの検査装置」 "APPARATUSFOR CHECKING PATTER
NS ON PRINTED CIRCUIT BOARDS"）には、複数のワーク
ピースの表面の夫々の位置合せマークを、互いに一致さ
せるようにした位置合せシステムが記載されている。Ｈ
・ヤギらの、米国特許第４７３１９２３号（H. Yagi,
S. Tando, and T. Nakamura、「プリント回路板に回路
部品を搭載するための装着装置及び方法」 "APPARATUS
AND METHOD FOR MOUNTING CIUCUIT ELEMENT OF PRINTED
CIRCUIT BOARD" ）には、複数のワークピースの夫々の
特徴部を、相互に位置合せするようにした位置合せシス
テムが記載されている。
【００１６】
【発明が解決しようとする課題】以上に列挙した諸々の
米国特許に記載されているのは、いずれも、ある１つの
ワークピースの表面の特徴部を利用して、そのワークピ
ースを、他のワークピースに対して位置合せするという
ものである。しかしながら、多層マイクロエレクトロニ
クス用パッケージにおける連続した何枚もの層を、位置
揃え及び位置合せする場合には、このように、隣り合っ
た層どうしを、それらの層の特徴部の位置合せをするこ
とによって、次々と位置揃えをして行くという方法を用
いると、その位置合せ誤差が累積するため、各々の層に
おける個々の誤差の統計的合計値の大きさの誤差が生じ
てしまう。そしてその結果、位置合せというものが、歩
留りに対する大きな制約となる。
【００１７】本発明の主たる目的は、多層マイクロエレ
クトロニクス用パッケージの複数枚のコアの積層成形の
ための、再現的手法による位置揃え方法を提供すること
にある。本発明の更なる目的は、互いに嵌合させるピン
及び穴を使用せずに、積層成形のための位置揃えを行な
うことのできる位置揃え方法を提供することにある。本
発明の更なる目的は、積層成形の際の位置揃えのため
の、光学的方法を提供することにある。
【００１８】
【発明の概要】以下に説明する光学的方式の位置揃え位
置合せ方法によって、従来技術に係る前述の欠点が克服
され、また、本発明の以上の目的が達成される。即ち、
本発明の以上の目的は、本発明の光学的一致方式によっ
て達成されており、この光学的一致方式は、(1) 位置合
せ穴及び位置合せピンの使用と、(2) 連続する層の夫々
の表面の個々の特徴部の使用とを、不要にするものであ
る。また本発明は、多層マイクロエレクトロニクス回路
パッケージの形成方法を含んでいる。この形成方法は、
ある層の表面の特徴部と、以前の層の表面の特徴部から
導出した記憶してある光学的照準マークとを一致させる
という方式を利用したものである。
【００１９】本発明の方法を実施する際には、先ず、パ
ッケージの第１層を、アセンブリ・ステーションの中に
載置する。この第１層は表面特徴部を備えており、その
表面特徴部は、例えば、スルーホール、バイア、回路形
成用配線パタン、位置合せ用基準部分、それらの組合
せ、それらのパタン、等々である。これらの特徴部を、
光学的処理における特徴的指標として使用して、そのパ
ッケージの後続の層の位置合せを行なう。本発明の方法
を実施するには、それら表面特徴部のうちの特定の特徴
部が、光学系に近接した位置にくるようにする。この光
学系は、それら表面特徴部を撮像するように構成したも
のである。この光学系即ち撮像システムは、層の表面に
存在している表面特徴部のうちの選択された特徴部を撮
像し、そして照準マークを発生する。この照準マーク
は、幾何学的な形状ないしパタンのものとすることがで
き、この照準マークを使用して、少なくとも１枚の後続
の層の位置調節を行なう。即ち、その後続層に対して
は、その後続層の表面の選択した特徴が、光学系が発生
した照準マークと一致するように、位置調節を施す。そ
して、それらが一致したならば、この後続層を、先行す
る層の上に重ねて載置する。
【００２０】
【実施例】図１は、多層マルチチップ・モジュール１
を、部分的に破断した斜視図で示したものである。デバ
イス並びに集積回路の製造において、超小型化が行なわ
れるようになったことから、単一の集積回路チップ３１
ａ、３１ｂの中に、極めて多数のデバイスが集積される
ようになっている。レントの法則によって予期されてい
たように、実装すべき、チップのＩ／Ｏ３３ａ、３３ｂ
の数も、それに応じて増大している。これらチップ３１
ａ、３１ｂは、そのチップ１個あたりのＩ／Ｏ３３ａ、
３３ｂの数が多いため、これらチップ３１ａ、３１ｂを
従来の伝統的な階層方式で実装したならば、マシン性能
が損なわれるおそれがある。この問題に対する１つの解
決法が、マルチチップ・モジュールを採用することであ
る。
【００２１】マルチチップ・モジュール１は、高密度の
多層パッケージ１１を含んでいる。接続配線長を可及的
に短縮するためには、このパッケージ１１を、集積回路
チップ３１ａ、３１ｂそれ自体と同程度に高度に集積化
したものにする必要がある。また、このマルチチップ・
モジュール１は更に、実装階層のレベルのうちの１つの
レベルを省略することのできるものとしてある。ただし
そのためには、このパッケージ１１の最上層１３が、チ
ップ３１ａ、３１ｂそれ自体のＩ／Ｏ３３ａ、３３ｂの
フットプリントに、適合するものとなっていなければな
らない。チップ３１ａ、３１ｂがＣＭＯＳないしはｂｉ
ＭＯＳのチップである場合には、Ｉ／Ｏ３３ａ、３３ｂ
のフットプリントを形成するパッドは、その大きさが１
００マイクロメートル程度、また、そのセンタ間ピッチ
が２５０マイクロメートル程度になる。このように、チ
ップ３１ａ、３１ｂがＣＭＯＳないしはｂｉＭＯＳのチ
ップである場合には、そのパッドのセンタ間ピッチが２
５０マイクロメートル程度であるため、パッケージ１１
の処理を、並行処理で行なうことが必要になる。即ち、
複数の平面５１の位置揃え処理と積層成形処理とを、同
時並行的に進めて行くことが必要になる。
【００２２】添付図面は、本発明の方法と、本発明を実
施する際に効果的に使用することのできる装置とを図示
したものである。特に図２のフローチャートは、多層マ
イクロエレクトロニクス回路パッケージを形成するため
の、本発明の方法を記したものである。図２に示すよう
に、本発明を実施する際の、最初のステップは、このパ
ッケージ１１の複数の層のうちの第１番目の層である第
１層５１を、精密アセンブリ・ステーション１０１の中
の、撮像システムである光学系２０１に近接した位置に
おいて、位置合せするステップである。この層５１は、
その表面に特徴部６１を備えており、その特徴部は、例
えば、回路形成用配線パタン、スルーホール、バイア、
ないしは、位置合せのために特に設けた特徴部分、等々
である。この種の特徴部６１を、光学系２０１に近接し
た位置へ移動させる。光学系２０１は、層５１の表面６
０を、そして特にその表面の特徴部６１を撮像するよう
に構成したものである。
【００２３】以上の動作を、更に、図３及び図４の精密
アセンブリ・ステーションを参照して説明すると、先
ず、多層パッケージ１１の第１層５１を、精密アセンブ
リ・ステーション１０１の搬送板１１１の上に載置し、
そしてこの第１層５１の予備的位置合せを行なう。次
に、搬送板１１１をレール１１２に沿って摺動させ、こ
の精密アセンブリ・ステーション１０１の中に備えた上
部真空チャック手段１２１の真下の位置へ移動させる。
続いて、上部真空チャック手段１２１によって、この第
１層５１を、搬送板１１１から取り上げる。そして、搬
送板１１１を移動させて、例えば、その最初の位置１１
１ａへ戻す。
【００２４】このようにして、第１層５１の位置付けが
完了したならば、光学系２０１によって、この第１層５
１の表面６０上に存在している特徴部のうちの選択した
特徴部である、複数の選択特徴部６１を撮像し、そして
更に、この光学系２０１によって、それら選択特徴部６
１に沿わせて、照準マーク７１を発生させる。この場合
の照準マーク７１は、円形マークとしても良く、また、
楕円形、正方形、長方形、十字線、目盛線、等々の形態
のマークとしても良い。更に詳しく説明すると、光学系
２０１を、この層５１の上方において調節移動させ、こ
の層５１の選択特徴部６１に合焦させる。そして、その
選択特徴部６１を、この光学系２０１の画像手段２０３
上に表示させ、即ちディスプレイ上に表示させる。この
画像手段２０３は、照準マーク７１を、選択特徴部６１
の周囲に位置する複数の十字線から成る矩形領域表示マ
ーク７１として発生するものとしてある。画像手段２０
３に照準マーク７１を発生させた後には、上部真空チャ
ック手段１２１を作動させて、層５１を下降させ、下部
真空チャック手段１２３へ受け渡す。受渡しが済んだな
らば、上部真空チャック手段１２１をその最初の位置へ
戻しておく。
【００２５】次に、上で発生させた照準マーク７１を用
いて、パッケージ１１の複数の層のうちの、続く次の層
である後続層５３の位置調節を行なう。即ち、この回路
パッケージ１１の後続層５３を、光学系２０１に近接し
た位置に一旦位置付け、その後に、この後続層５３の選
択特徴部６１が、光学系２０１によって発生させた照準
マーク７１と一致するまで、この後続層５３を例えばＸ
方向、Ｙ方向、ないしはΦ方向（回転方向）へ移動させ
る。この後続層５３を、平行移動方向及び回転移動方向
に位置調節して、適切に位置合せしたならば、この後続
層５３を先行層５１の上に重ねて載置し、またその際
に、例えば仮止用の粘着剤等を、これらの層５１と層５
３との間に塗布しておくようにする。更に詳しく説明す
ると、第２番目の層、即ち後続層５３を、搬送板手段１
１１によって、上部真空チャック手段１２１の真下へ摺
動移動させ、それをこの上部真空チャック手段１２１に
よって取り上げる。後続層５３を取り上げたならば、搬
送手段１１１は、その位置から後退させて除去する。こ
の後続層、即ち第２番目の層５３は、上部真空チャック
手段１２１によって、平行移動自在且つ回転自在なテー
ブル手段１１３に取り付ける。この、平行移動自在で
（即ちＸ軸方向及びＹ軸方向への平行移動）、且つ回転
自在な（即ちΦ方向移動）テーブルを、ここでは、Ｘ−
Ｙ−Φテーブル手段と呼ぶことにする。このＸ−Ｙ−Φ
テーブル手段１１３を移動させることにより、即ち、平
行移動及び回転移動させることによって、後続層５３の
上の選択特徴部６１を、撮像システム２０３が発生した
照準マーク７１と位置が一致するようにする。また一
方、先に重ねて載置した層５１の上面には、例えばポリ
マー粘着剤等の粘着剤の薄い層を塗布するようにしてい
る。そして上部真空チャック手段１２１を下降させるこ
とによって、先に重ねて載置した層５１の上に、後続層
５３を、それらの間に粘着剤を介して、重ねて載置する
ようにしている。尚、以上のプロセスは、この多層電子
回路パッケージを構成する全ての層について、その位置
合せ及び位置揃えが完了するまで、反復して実行する。
上述の第１層５１や後続層５３等の層は、実際には、例
えば信号用配線パタンや、電源用配線パタン、或いはそ
れら両方の配線パタン等の、回路形成用配線パタンを、
２枚の絶縁体層の間に挟み込んだ構造の、下位複合構成
体である場合もある。また、絶縁体には、例えば有機材
料絶縁体、強化有機材料絶縁体、或いはセラミック等が
使用される。
【００２６】図３及び図４は、以上に説明した本発明の
方法を実施する上で効果的に使用することのできる精密
アセンブリ・ステーション１０１を、特に詳細に示した
ものであり、また、図７は、光学系２０１及び撮像シス
テム２０３と組合せた統合システムの一部分としての、
その精密アセンブリ・ステーション１０１を示したもの
である。これらの図において、精密アセンブリ・ステー
ション１０１は、重量を有する底板１０３の上に構成さ
れており、この底板１０３の上面には、下部真空チャッ
ク手段１２３を取り付けてある。また、この底板１０３
は、天板１２５及び支持柱１２７と共に構成した剛構造
体の一部を成している。天板１２５からは、上下移動自
在としたプーリ・ブロック１２９を吊下してあり、この
プーリ・ブロック１２９に、上部真空チャック手段１２
１とテーブル１１３とを配設してある。既に述べたよう
に、テーブル１１３は、Ｘ軸方向及びＹ軸方向の平行移
動と、Φ軸周りの回転移動が可能なように構成してあ
る。
【００２７】更に、これらの、テーブル１１３及び上部
真空チャック手段１２１と共に、光学系２０１も配設し
てある。この光学系２０１は、撮像システム２０３を含
んでおり、この撮像システム２０３は、夫々に対物レン
ズ２０５ａ、２０５ｂを備えた少なくとも２台のカメラ
２０４ａ、２０４ｂを備えたものである。対物レンズ２
０５ａ、２０５ｂは、開口部２０６ａ、２０６ｂを通し
て、第１層５１や後続層５３等の、上部真空チャック手
段１２１に保持されている層の像を撮像するためのもの
であり、Ｘ軸方向の移動、Ｙ軸方向の移動、及びΦ軸の
周りの回転が可能なように構成してある。
【００２８】図５は、多層パッケージ１１の個々の層５
１を示したものである。層５１は、活動領域６０を有し
ており、活動領域とは、配線パタンを形成してある領域
のことである。この活動領域６０の外側には、従来の一
般的な位置合せ穴６３と、光学的位置合せマーク６５と
を図示してある。前者の位置合せ穴６３は従来技術を示
したものであり、後者の光学位置合せマーク６５は本発
明に係るものである。特に記しておくと、従来技術を示
した位置合せ穴は、その形状を楕円形とすることによっ
て、加工処理工程中に、変形させたり広げたりできるよ
うにしてあり、そのために、位置揃えの精度が低下して
いる。
【００２９】第６図は、本発明の光学位置合せマーク、
即ち、光学重ね合せ特徴部６５を詳細に示したものであ
る。この図に示したように、光学重ね合せ特徴部６５は
円形のマークとしても良い。また、別の形態として、こ
の光学重ね合せ特徴部６５を楕円形、三角形、正方形、
長方形、或いは、５角形以上の多角形としても良い。更
には、この光学重ね合せ特徴部６５を、十字線や、目盛
線としても良い。
【００３０】図７は、層５１ないし５３と、精密アセン
ブリ・ステーション１０１と、撮像システム２０３を含
めた光学システム２０１とを、統合したシステムを示し
た図である。また、図７は、この位置揃えシステムの一
部を模式的に表わしたものであり、図３及び図４に示し
た精密重ね合せアセンブリ・ステーション１０１の正面
図と、撮像システム２０３を含めた光学系２０１と、図
６に示した、光学重ね合せ特徴部６５の像とを含んでお
り、特に、光学重ね合せ特徴部６５の像は、光学的にス
ーパーインポーズした照準マーク７１が、その像に一致
した状態にあるところを示したものである。
【００３１】本発明の特に好適な一実施例によれば、先
ず第１層５１を、搬送板手段１１１の上に載置して精密
アセンブリ・ステーション１０１の中へ搬入する。この
搬送板手段１１１は、その層５１を平坦な状態に維持す
ることができるように、磁化しておいても良い。第１層
を搬入した後には、続いて、個々の層５３を次々と上部
真空チャック手段１２１へ受け渡すようにし、その際に
は、プーリ・ブロック１２９ないしはその他の昇降手段
を使用する。また、１枚の層５３を上部真空チャック手
段１２１へ受け渡すたびに、搬送板手段１１１を、この
精密アセンブリ・ステーション１０１から外へ引き出し
て除去するようにしている。
【００３２】撮像システム２０３は、２台以上のカメラ
２０４ａ、２０４ｂを備えたシステムであり、この撮像
システム２０３を、層５１ないし５３の上方において、
また特に、その層５１ないし５３の物理的な特徴部であ
る重ね合せ特徴部６１の上方において、調節移動するよ
うにする。そして、カメラ２０４ａ、２０４ｂを、物理
的な特徴部である重ね合せ特徴部６１の、その個々の特
徴部６１に合焦させた上、光学系２０３によって、適当
な照準マーク７１を発生させ、この際に、その照準マー
ク７１が、表面特徴部である重ね合せ特徴部６１のうち
の、選択した特徴部６１に一致するように、或いはその
選択した特徴部６１の周囲に位置するように、その照準
マーク７１を発生させるようにする。照準マーク７１を
発生させたならば、上部真空チャック手段１２１を下降
させて、層５１ないし５３を下部真空チャック手段１２
３へ受け渡す。
【００３３】続いて、後続層５３を取り上げて、プーリ
・ブロック１２９ないしはその他の昇降手段を用いて、
上部真空チャック手段１２１へ受け渡すようにする。後
続層５３を上部真空チャック手段１２１へ受け渡したな
らば、搬送板手段１１１を、精密アセンブリ・ステーシ
ョン１０１の外へ、再び引き出しておく。既述の如く２
台以上のカメラ２０４ａ、２０４ｂを備えた撮像システ
ム２０３を、その層の上方において再び調節移動させ、
ただし、今回行なうのは、後続層５３の上方での調節移
動であり、そして再び重ね合せ特徴部６１を撮像する。
更に、この後続層５３を調節移動させ、即ち、Ｘ方向な
いしＹ方向へ平行移動させると共に、Φ軸の周りに回転
移動させて、以前の層５１に関して先に光学システム２
０３に発生させた照準マーク７１が、この後続層５３の
表面の重ね合せ特徴部６１に対して一致するように、な
いしは、その照準マーク７１が、この重ね合せ特徴部６
１の周囲に位置するようにする。
【００３４】先に重ね合せて載置した、先行する層５１
の上には、不図示の少量の粘着剤を塗布しておく。この
粘着剤は、積み重ねてから積層成形を行なうまでの間
に、ずれが生じるのを防止するためのものである。全て
の層の位置合せと積み重ねとが完了したならば、こうし
て形成した複合構造体を、不図示の積層成形プレス機へ
搬送して、接合接着処理を施す。本発明の方法によれ
ば、±５マイクロメートル以内の精度での一致を得るこ
とができる。
【００３５】以上に本発明を具体的な実施例に則して説
明してきたが、本発明は説明した実施例に限定されるも
のではない。
【図面の簡単な説明】
【図１】多層マルチチップ・モジュールの、一部を破断
して示した斜視図である。
【図２】本発明の１つの方法のフローチャートである。
【図３】本発明の方法を実施する上で効果的に使用する
ことのできる、精密重ね合せアセンブリ・ステーション
の正面図である。
【図４】図３の精密重ね合せアセンブリ・ステーション
の側面図である。
【図５】本発明の光学重ね合せ特徴部と、ピン方式の重
ね合せ特徴部とを示した、多層パッケージの１枚の層の
平面図である。
【図６】図５に示した光学重ね合せ特徴部の詳細図であ
り、光学系が発生した照準マークが、その特徴部に一致
した状態にあるところを示した図である。
【図７】位置揃えシステムの、一部を模式図で表わした
図であって、図３及び図４に示した精密重ね合せアセン
ブリ・ステーションの正面図と、図５に示した層の正面
図と、撮像システムと、図６に示した光学的重ね合せ特
徴部の画像とを含んでおり、更にその特徴部の画像に
は、光学的にスーパーインポーズした、その特徴部に一
致した状態にある照準マークを描き加えてある。
【符号の説明】
１ 多層マルチチップ・モジュール １１ 多層パッケージ ３１ａ、３１ｂ 集積回路チップ ５１ 第１層 ５３ 後続層 ６１ 特徴部 ７１ 照準マーク １０１ 精密アセンブリ・ステーション １１１ 搬送板手段 １１３ Ｘ−Ｙ−Φテーブル手段 １２１ 上部真空チャック手段 １２３ 下部真空チャック手段 ２０１ 光学系 ２０３ 撮像システム ２０４ａ、２０４ｂ カメラ
フロントページの続き (72)発明者 ペーター・ユエゲン・ルエツク ドイツ連邦共和国07250 レオンベルク、 ヘツケヴエーク 40−４番地 (72)発明者 エーバーハルト・ハンス・ナーゲレ アメリカ合衆国13790、ニユーヨーク州 ジヨンソン・シテイー、レイノルズ・ロー ド（番地なし）、インデイアン・リツジ・ アパートメント ジー204

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 多層マイクロエレクトロニクス回路パッ
    ケージを形成する方法において、 該回路パッケージの、表面上に特徴部を有する複数の層
    のうちの第１層を、それら複数の層の表面を撮像するよ
    うに構成した光学系に近接した位置へ供給するステップ
    と、 前記第１層の表面上の特徴部を前記光学系によって撮像
    するステップと、 前記特徴部のうちの選択した特徴部に関する照準マーク
    を前記光学系によって発生するステップと、 該回路パッケージの前記複数の層のうちの、後に続く層
    である後続層を、前記光学系に近接した位置へ供給する
    ステップと、 前記後続層を調節移動し、該後続層の特徴部のうちの選
    択した特徴部を、前記光学系によって発生した前記照準
    マークと一致させるようにするステップと、 前記後続層を前記第１層の上に重ねて載置するステップ
    と、 を含んでいる方法。
  2. 【請求項２】 前記光学系によって幾何学的形状の照準
    マークを発生するステップを含んでいることを特徴とす
    る請求項１の方法。
  3. 【請求項３】 前記光学系によって楕円形の照準マーク
    を発生するステップを含んでいることを特徴とする請求
    項２の方法。
  4. 【請求項４】 前記光学系によって十字線で表わす矩形
    領域表示を発生するステップを含んでいることを特徴と
    する請求項２の方法。
  5. 【請求項５】 前記光学系によって照準パタンを発生す
    るステップを含んでいることを特徴とする請求項１の方
    法。
  6. 【請求項６】 前記層の表面上の前記特徴部を、円形、
    楕円形、多角形、十字線、及び目盛線のうちから選択す
    ることを特徴とする請求項１の方法。
  7. 【請求項７】 少なくとも１台のカメラを備えた光学系
    によって前記特徴部を撮像するステップを含んでいるこ
    とを特徴とする請求項１の方法。
  8. 【請求項８】 少なくとも２台のカメラを備えた光学系
    によって前記特徴部を撮像するステップを含んでいるこ
    とを特徴とする請求項７の方法。
  9. 【請求項９】 前記層どうしを±５マイクロメートルの
    以内の精度で互いに位置合せするステップを含んでいる
    ことを特徴とする請求項１の方法。
  10. 【請求項１０】 前記第１層を搬送板手段の上に載置す
    るステップと、該搬送板手段を摺動させて前記光学系の
    下へ移動させるステップとを含んでいることを特徴とす
    る請求項１の方法。
  11. 【請求項１１】 前記第１層を上部真空チャック手段に
    よって取り上げる、第１層取上げステップを含んでいる
    ことを特徴とする請求項１の方法。
  12. 【請求項１２】 前記第１層取上げステップに続く、前
    記搬送板手段を除去するステップを含んでいることを特
    徴とする請求項１１の方法。
  13. 【請求項１３】 前記第１層取上げステップに続く、前
    記光学系を、前記層の重ね合せ特徴部である前記特徴部
    の上方において、調節移動するステップと、前記層をク
    ランプするステップとを含んでいることを特徴とする請
    求項１１の方法。
  14. 【請求項１４】 前記層の前記特徴部をディスプレイ上
    に表示するステップを含んでいることを特徴とする請求
    項１３の方法。
  15. 【請求項１５】 前記上部真空チャック手段を下降させ
    て前記第１層を下部真空チャック手段へ受け渡す、第１
    層受渡しステップを含んでいることを特徴とする請求項
    １３の方法。
  16. 【請求項１６】 前記第１層受渡しステップに続く、前
    記上部真空チャック手段をその最初の位置へ戻すステッ
    プを含んでいることを特徴とする請求項１５の方法。
  17. 【請求項１７】 後に続く層である後続層を、前記搬送
    板手段の上に載置するステップと、該搬送板手段と該後
    続層とを摺動させて前記光学系の下へ移動させるステッ
    プとを含んでいることを特徴とする請求項１５の方法。
  18. 【請求項１８】 前記後続層を前記上部真空チャック手
    段によって取り上げる、後続層取上げステップを含んで
    いることを特徴とする請求項１の方法。
  19. 【請求項１９】 前記後続層取上げステップに続く、前
    記搬送板手段を除去するステップを含んでいることを特
    徴とする請求項１８の方法。
  20. 【請求項２０】 前記後続層取上げステップに続く位置
    合せステップであって、前記後続層を調節移動して、該
    後続層の前記重ね合せ特徴部を、前記第１層の前記特徴
    部に基づいて発生した前記照準マークに対して位置合せ
    する、前記位置合せステップを含んでいることを特徴と
    する請求項１８の方法。
  21. 【請求項２１】 前記位置合せステップに続く、前記層
    どうしを互いに粘着させるステップを含んでいることを
    特徴とする請求項２０の方法。
  22. 【請求項２２】 多層マイクロエレクトロニクス回路パ
    ッケージを形成する方法において、 該回路パッケージの、表面上に特徴部を有する複数の層
    のうちの第１層を、搬送板手段上へ供給するステップ
    と、 前記搬送板手段上の前記第１層を、該回路パッケージの
    層の表面を撮像するように構成した光学系に近接した位
    置へ移動させ、且つ、上部真空チャック手段によって該
    第１層を取り上げて、該第１層を前記光学系に更に近接
    した位置へ移動させるステップと、 前記第１層の表面上の前記特徴部に対して前記光学系を
    位置決めし、且つ、その特徴部のうちの選択した特徴部
    を前記光学系によって撮像するステップと、 前記選択した特徴部に関する照準マークを前記光学系に
    よって発生するステップと、 前記上部真空チャック手段を下降させ、撮像済の前記層
    を下部真空チャック手段へ受け渡すステップと、 該回路パッケージの前記複数の層のうちの、後に続く層
    である後続層を、前記搬送板手段の上に載置し、該搬送
    板手段を前記光学系に近接した位置へ移動させるステッ
    プと、 前記後続層を調節移動して、該後続層の選択した特徴部
    が、前記光学系によって発生した前記照準マークと一致
    するようにするステップと、 前記上部真空チャック手段を下降させて、前記後続層を
    前記第１層の上に±５マイクロメートル以内の位置合せ
    精度で重ね合せて載置するステップと、 を含んでいる方法。
  23. 【請求項２３】 多層マイクロエレクトロニクス回路パ
    ッケージの複数の層を、互いに位置合せし且つ積層成形
    するための光学的位置合せ装置において、 多層マイクロエレクトロニクス回路パッケージの個々の
    層を搬送する、搬送板手段と、 光学系手段であって、(i) 個々の層の特徴部のうちの選
    択された特徴部である選択特徴部を撮像し、(ii)前記選
    択特徴部に関する照準マークを発生し、且つ、(iii) 前
    記多層マイクロエレクトロニクス回路パッケージの複数
    の層のうちの後に続く層である後続層の選択特徴部の上
    に、前記発生した照準マークをスーパーインポーズす
    る、前記光学系手段と、 前記搬送板手段上の前記層を、前記光学系手段に近接し
    た位置へ移動させる手段と、 前記複数の層のうちの第１層を取り上げて、該第１層を
    前記光学系手段に更に近接した位置へ移動させる手段
    と、 前記第１層の表面上の特徴部に対して前記光学系手段を
    位置決めし、それによって、該光学系手段が該第１層の
    選択特徴部を撮像し得るようにする手段と、 撮像済の層を下降させて、その層を下部保持手段へ受け
    渡すステップと、 前記複数の層のうちの後に続く層である後続層を調節移
    動して、該後続層の選択特徴部が、前記光学系手段が発
    生した前記照準マークと一致するようにする手段と、 前記後続層を下降させて、該後続層を、前記第１層の上
    に重ね合せて載置する手段と、 を備えたことを特徴とする光学的位置合せ装置。
  24. 【請求項２４】 前記第１層を取り上げて該第１層を前
    記光学系手段に更に近接した位置へ移動させる前記手段
    を、真空チャック手段としたことを特徴とする請求項２
    ３の光学的位置合せ装置。
  25. 【請求項２５】 前記下部保持手段を、真空チャック手
    段としたことを特徴とする請求項２３の光学的位置合せ
    装置。
JP3230459A 1990-10-23 1991-09-10 多層マイクロエレクトロニクス回路パツケージを形成する方法及びそのための光学的位置合せ装置 Pending JPH0567696A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/602,554 US5048178A (en) 1990-10-23 1990-10-23 Alignment--registration tool for fabricating multi-layer electronic packages
US602554 1996-02-20

Publications (1)

Publication Number Publication Date
JPH0567696A true JPH0567696A (ja) 1993-03-19

Family

ID=24411817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3230459A Pending JPH0567696A (ja) 1990-10-23 1991-09-10 多層マイクロエレクトロニクス回路パツケージを形成する方法及びそのための光学的位置合せ装置

Country Status (2)

Country Link
US (1) US5048178A (ja)
JP (1) JPH0567696A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998033366A1 (fr) * 1997-01-29 1998-07-30 Kabushiki Kaisha Toshiba Procede et dispositif permettant de fabriquer un tableau de connexions multicouches et un tableau de connexions approprie
US6353189B1 (en) 1997-04-16 2002-03-05 Kabushiki Kaisha Toshiba Wiring board, wiring board fabrication method, and semiconductor package
US6705003B2 (en) 2000-06-22 2004-03-16 Kabushiki Kaisha Toshiba Printed wiring board with plurality of interconnect patterns and conductor bumps
US6861282B2 (en) 2001-04-13 2005-03-01 Yamaha Corporation Semiconductor package and semiconductor package mounting method
KR100914446B1 (ko) * 2008-12-24 2009-08-28 주식회사 이큐스팜 다층기판 자동정렬기구 및 이를 구비한 다층기판 가접합장치

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2547895B2 (ja) * 1990-03-20 1996-10-23 シャープ株式会社 半導体装置の実装方法
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
DE4108780C2 (de) * 1991-03-18 1994-12-15 D Andres Malfaz Prieto Vorrichtung zum Zusammenlegen von dünnen Trägermaterialien
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5313366A (en) * 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
US5418689A (en) * 1993-02-01 1995-05-23 International Business Machines Corporation Printed circuit board or card for direct chip attachment and fabrication thereof
ES2119942T3 (es) * 1993-12-02 1998-10-16 Heraeus Gmbh W C Procedimiento y dispositivo para la elaboracion de un compuesto de laminas.
US5548486A (en) * 1994-01-21 1996-08-20 International Business Machines Corporation Pinned module
US5446960A (en) * 1994-02-15 1995-09-05 International Business Machines Corporation Alignment apparatus and method for placing modules on a circuit board
US5543586A (en) * 1994-03-11 1996-08-06 The Panda Project Apparatus having inner layers supporting surface-mount components
TW276356B (ja) * 1994-06-24 1996-05-21 Ibm
US5637177A (en) * 1994-12-07 1997-06-10 Van Os Enterprises Laminating apparatus having a reciprocating press roller
DE69603844T2 (de) * 1995-03-30 2000-04-20 Ceraprint Enter Vorrichtung zur herstellung von mehrschichtschaltungen
US5937515A (en) * 1995-04-25 1999-08-17 Johnson; Morgan T. Reconfigurable circuit fabrication method
US5878483A (en) * 1995-06-01 1999-03-09 International Business Machines Corporation Hammer for forming bulges in an array of compliant pin blanks
JP3756580B2 (ja) * 1995-11-07 2006-03-15 セイコープレシジョン株式会社 多層基板の製造方法及びその製造装置
JPH1051198A (ja) * 1996-05-08 1998-02-20 Tenryu Technic:Kk 電子部品実装方法
US5807455A (en) * 1996-07-23 1998-09-15 International Business Machines Corporation System and method for uniform product compressibility in a high throughput uniaxial lamination press
US5776286A (en) * 1997-01-29 1998-07-07 Motorola, Inc. Hologram manufacturing process and method for efficiently providing a multi-holographic optical element substrate unit
US6410360B1 (en) * 1999-01-26 2002-06-25 Teledyne Industries, Inc. Laminate-based apparatus and method of fabrication
US6552790B1 (en) 2001-02-20 2003-04-22 Advanced Micro Devices, Inc. System and method for facilitating wafer alignment by mitigating effects of reticle rotation on overlay
EP1220590A1 (en) * 2000-12-22 2002-07-03 TAPEMATIC S.p.A. A process for making multilayered cards for printed circuits
US7433509B1 (en) 2001-10-09 2008-10-07 Nanometrics Incorporated Method for automatic de-skewing of multiple layer wafer for improved pattern recognition
US7637008B2 (en) * 2002-12-18 2009-12-29 Intel Corporation Methods for manufacturing imprinted substrates
US7371975B2 (en) * 2002-12-18 2008-05-13 Intel Corporation Electronic packages and components thereof formed by substrate-imprinting
US20040126547A1 (en) * 2002-12-31 2004-07-01 Coomer Boyd L. Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
US8594983B2 (en) 2006-03-20 2013-11-26 Duetto Integrated Systems, Inc. System for manufacturing laminated circuit boards
US11229126B2 (en) 2006-03-20 2022-01-18 Duetto Integrated Systems, Inc. System and method for manufacturing flexible laminated circuit boards
WO2014127377A1 (en) * 2013-02-16 2014-08-21 Duetto Integrated Systems, Inc. Improved system and method for manufacturing flexible laminated circuit boards
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US9209059B2 (en) 2009-12-17 2015-12-08 Cooledge Lighting, Inc. Method and eletrostatic transfer stamp for transferring semiconductor dice using electrostatic transfer printing techniques
CN102139445A (zh) * 2010-01-28 2011-08-03 鸿富锦精密工业（深圳）有限公司 电子装置拆装治具、治具组合及电子装置拆卸方法
US8544165B2 (en) * 2010-03-29 2013-10-01 Hong Kong Applied Science & Technology Research Institute Co., Ltd. Apparatus for aligning electronic components
CN102291949B (zh) * 2010-06-18 2013-08-28 富葵精密组件(深圳)有限公司 多层电路板制作方法
CN113490348B (zh) * 2021-07-17 2022-08-30 江苏本川智能电路科技股份有限公司 一种多层板层压设备及其加工方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213996A (ja) * 1987-03-03 1988-09-06 富士通株式会社 プリント板積層用位置合わせ装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2917472C2 (de) * 1979-04-30 1986-10-16 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Unverstiftet verpreßte Mehrlagenleiterplatte und Verfahren zu deren Herstellung
US4463673A (en) * 1981-09-08 1984-08-07 Michael Moore Method and apparatus for registration of planar members and the like through the employment of an intermediate alignment sheet
SU1066052A1 (ru) * 1982-05-06 1984-01-07 Предприятие П/Я А-1001 Устройство дл пробивки базовых отверстий
US4536239A (en) * 1983-07-18 1985-08-20 Nicolet Instrument Corporation Multi-layer circuit board inspection system
US4914829A (en) * 1988-12-16 1990-04-10 Ag Communication Systems Corporation Image alignment indicators
US4980971A (en) * 1989-12-14 1991-01-01 At&T Bell Laboratories Method and apparatus for chip placement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213996A (ja) * 1987-03-03 1988-09-06 富士通株式会社 プリント板積層用位置合わせ装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998033366A1 (fr) * 1997-01-29 1998-07-30 Kabushiki Kaisha Toshiba Procede et dispositif permettant de fabriquer un tableau de connexions multicouches et un tableau de connexions approprie
US6237218B1 (en) 1997-01-29 2001-05-29 Kabushiki Kaisha Toshiba Method and apparatus for manufacturing multilayered wiring board and multi-layered wiring board
US6353189B1 (en) 1997-04-16 2002-03-05 Kabushiki Kaisha Toshiba Wiring board, wiring board fabrication method, and semiconductor package
US6705003B2 (en) 2000-06-22 2004-03-16 Kabushiki Kaisha Toshiba Printed wiring board with plurality of interconnect patterns and conductor bumps
US6861282B2 (en) 2001-04-13 2005-03-01 Yamaha Corporation Semiconductor package and semiconductor package mounting method
US6979910B2 (en) 2001-04-13 2005-12-27 Yamaha Corporation Semiconductor package and semiconductor package mounting method
US7541294B2 (en) 2001-04-13 2009-06-02 Yamaha Corporation Semiconductor package and semiconductor package mounting method
KR100914446B1 (ko) * 2008-12-24 2009-08-28 주식회사 이큐스팜 다층기판 자동정렬기구 및 이를 구비한 다층기판 가접합장치

Also Published As

Publication number Publication date
US5048178A (en) 1991-09-17

Similar Documents

Publication Publication Date Title
JPH0567696A (ja) 多層マイクロエレクトロニクス回路パツケージを形成する方法及びそのための光学的位置合せ装置
KR100700922B1 (ko) 수동 소자를 내장한 기판 및 그 제조 방법
US8535547B2 (en) Printed circuit board manufacturing system and manufacturing method thereof
US5401909A (en) Printed circuit board with locally enhanced wiring density
US20090098478A1 (en) Method of manufacturing multi-layer circuit board
JP6763118B2 (ja) 物理的アラインメントマークと仮想的アラインメントマークによるアラインメント
JP4484430B2 (ja) 半導体チップの３次元表面実装アレイを有する回路基板を製造する方法
US20080305576A1 (en) Method of reducing warpage in semiconductor molded panel
Joo et al. Advanced package prototyping using nano-particle silver printed interconnects
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
US6582616B2 (en) Method for preparing ball grid array board
US20090090004A1 (en) Method for manufacturing printed wiring board
US20080305306A1 (en) Semiconductor molded panel having reduced warpage
US10504850B2 (en) Semiconductor processing method
US20030133116A1 (en) Apparatus and method for die placement using transparent plate with fiducials
US20210174494A1 (en) Compensating Misalignment of Component Carrier Feature by Modifying Target Design Concerning Correlated Component Carrier Feature
CN216313769U (zh) 用于对部件承载件结构进行操纵的装置以及布置结构
JP3234418U (ja) コンポーネントキャリア構造の制限された非線形変形補償での位置合わせ
KR20140035622A (ko) 다층 구조의 인쇄회로기판 및 그 제조방법
JP2002335062A (ja) プリント配線板の製造方法
CN215985776U (zh) 操纵装置和布置结构
Jung et al. Chip-in-polymer: Volumetric packaging solution using PCB technology
JP2004319607A (ja) 多層配線回路基板とその製造方法
US20230238358A1 (en) Stacking of integrated circuit dies
JP2004327609A (ja) パターンフィルムの位置合わせ方法およびプリント配線基板の製造方法