WO1999022411A1 - Silicon based conductive material and process for production thereof - Google Patents

Silicon based conductive material and process for production thereof Download PDF

Info

Publication number
WO1999022411A1
WO1999022411A1 PCT/JP1998/003642 JP9803642W WO9922411A1 WO 1999022411 A1 WO1999022411 A1 WO 1999022411A1 JP 9803642 W JP9803642 W JP 9803642W WO 9922411 A1 WO9922411 A1 WO 9922411A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon
conductive material
based conductive
elements
dispersed
Prior art date
Application number
PCT/JP1998/003642
Other languages
English (en)
French (fr)
Inventor
Osamu Yamashita
Nobuhiro Sadatomi
Tsunekazu Saigou
Shunichi Haruyama
Original Assignee
Sumitomo Special Metals Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Special Metals Co., Ltd. filed Critical Sumitomo Special Metals Co., Ltd.
Priority to US09/529,955 priority Critical patent/US6506321B1/en
Priority to AU86497/98A priority patent/AU8649798A/en
Priority to CA002307231A priority patent/CA2307231C/en
Priority to EP98937838A priority patent/EP1039557A4/en
Publication of WO1999022411A1 publication Critical patent/WO1999022411A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/04—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of carbon-silicon compounds, carbon or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/852—Thermoelectric active materials comprising inorganic compositions comprising tellurium, selenium or sulfur
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/855—Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Definitions

  • Silicon-based conductive material and method of manufacturing the same
  • the present invention relates to a novel silicon-based conductive material in which various elements are contained in silicon in a relatively large amount. P, B, A1, etc. are implanted into a silicon substrate with an ion beam and patterned to achieve required conduction. By realizing it, it is possible to reduce the size and productivity of substrates and chips, and to process silicon-based conductive materials into plates and rods and use them for connection terminals and contacts, or to make them finer and finer in resin or glass.
  • the present invention relates to a novel silicon-based conductive material that can be applied to any application requiring conductivity, such as dispersing it into a conductive sheet material. Background art
  • the use of conductive wires such as wiring for semiconductor devices, various types of electronic and electrical equipment, etc. has characteristics such as low electrical resistance, excellent corrosion resistance and mechanical properties, and easy connection.
  • Demanded, Cu-based alloys, Cu-based alloys, A1-based alloys, and various alloys have been widely used, including Cu and A1.
  • Lead frame materials for conductive plates and strips represented by semiconductor lead frame materials employ various alloying strengths depending on the package material, and include Fe-Ni, Cu-Fe, Cu-Sn, Cu -Zr or the like is used.
  • alloy materials such as Cu-based, carbon-based, silver-based, gold-based, and platinum group-based are used as contact materials that require conductivity, arc resistance, and wear resistance.
  • Conductive plastics which are used to prevent static electricity by imparting conductivity to plastics as insulators, can be made conductive by mixing carbon black, carbon fiber, metal powder, or fiber into the resin. Has been taken.
  • resistors, capacitors, diodes, and transistors have been integrated into chips to increase packaging density and reduce size and weight.
  • chip-in-chip technology high-density mounting has become possible, and so-called printed wiring has also been increased in density.
  • copper foil of 20 ⁇ or less has been used, and wire bonding has also become ultra-fine.
  • a multilayer thin film circuit in which a conductive thin film having a line width of 3 ⁇ or less and a film thickness of ⁇ . ⁇ or less is formed, and through-holes in the interlayer insulating film are used. This is to realize two-dimensional wiring.
  • IAl film is used as a thin film for conduction, and Cu film is being put to practical use for CPU.
  • Metals and alloys are used for conductive wires such as wiring for semiconductor devices and various electronic and electrical devices.However, except for multilayer thin film circuits, they are used as plates, strips, and wires so that they can be connected to mounting substrates and semiconductor chips. Since it is used, it is an obstacle to miniaturization, miniaturization and high density.
  • the inventors can reduce the number of components by making devices and other devices thinner and smaller if necessary conductivity can be secured without using conductive wires on a chip such as a general silicon substrate as a substrate for semiconductor devices. In addition to realizing the above, we thought that various devices could be mounted smaller on a single board.
  • silicon typically electrical resistivity p at normal temperature 10- 2 ⁇ 10 9 ( ⁇ ⁇ ⁇ ) is to be in contact Li, silicon has electrical resistivity ⁇ in semiconductor Daiyamondo structure 2.3 ⁇ 10 5 ( ⁇ ⁇ ⁇ ⁇
  • ⁇ or ⁇ ⁇ ⁇ as an impurity it can be made into a ⁇ -type semiconductor or a ⁇ -type semiconductor, and the current temperature can be controlled as a semiconductor over a wide operating temperature range. I have.
  • the amount of impurity doping into silicon performed by this ⁇ control is only about 1/10000, but it is known that ⁇ control cannot be performed with more doping.
  • the present invention a material mainly composed of semiconductor Si, easily manufactured, handling simple, electrical resistivity at room temperature which has not been conventionally realized 10- 3 ( ⁇ ⁇ ⁇ ) or less, still more as a conductor general 10- 6 ( ⁇ ⁇ ⁇ ) can realize the following electrical resistivity, or arranged in a predetermined pattern on a semiconductor Si substrate, a substrate, bars, wires of, of course, be fine particles al It is intended to provide a silicon-based conductive material that can be applied to conductive sheet materials by being converted into a resin or glass and dispersed in a resin or glass, and can be applied to any application that requires conduction.
  • a material mainly composed of semiconductor Si provides electrical resistivity at normal temperature, which has not been conventionally realized 10- 3 ( ⁇ ⁇ ⁇ ) below, or even 10- 6 ( ⁇ ⁇ ⁇ ) below
  • 10- 3 ⁇ ⁇ ⁇
  • 10- 6 ⁇ ⁇ ⁇
  • the inventors have found that when the carrier has a certain concentration, the carrier or electron correlating force acts between the carrier or the electron, and conversely, the carrier is localized in the semiconductor and the carrier is carried out. I thought that the energy state density of the material might not be high, that is, it would cause Anderson-localization (PWAnderson: Phys. Rev., 102 (1958) 1008). In other words, even if the carrier concentration is increased to a certain density, the electric resistance continues to decrease, but the Seebeck coefficient increases sharply at a certain carrier concentration, resulting in a dramatic increase in the figure of merit. I thought it might be.
  • thermoelectric conversion material By adding a Group 3 element or a Group 5 element to Si alone based on the above-mentioned hypothesis, the inventors have found that compared to conventionally known Si-Ge-based and Fe-Si-based thermoelectric conversion materials, It was found that the stress coefficient was equal to or higher, or extremely high at a given carrier concentration, and the validity of the above hypothesis was confirmed by various experiments described later without impairing the essential advantages of Si alone. In addition, they found out the desirable composition and structure of the thermoelectric conversion material.
  • the present inventors have found new Si-based thermoelectric conversion materials.
  • an Si-based material was prepared by adding an element for forming a type semiconductor.As a result, the carrier concentration was reduced by adding the various additional elements described above. It is possible to lower the electrical resistance by adjusting it. For example, if the content of Zn, B, P, Al, Ga, Nd, Y, etc.
  • the electrical resistivity p becomes 1 X 10- 3 becomes ( ⁇ . ⁇ /) following the P-type semiconductor, the more is contained 1 atom ⁇ 3 ⁇ 4 above, 1 ⁇ 10- 6 ( ⁇ ⁇ ⁇ ) below, in a preferred example ⁇ ⁇ ⁇ - 7 ( ⁇ ⁇ ⁇ ) or less.
  • the additive element is known as an additive element for forming Si into a ⁇ -type semiconductor.
  • transition metal element (Be, Mg, Ca, Sr, Ba, Zn, Cd, Hg, B, Al, Ga, In, Tl), each group of transition metal elements Mi (Mi; Y, Mo, Zr)
  • Additive element B (N, P, As, Sb, Bi, 0, S, Se, Te), known as an additive element for forming an N-type semiconductor, transition metal element
  • M2 M2 (M2; Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Nb, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Os, Ir, Pt, Au, where Fe is 10 Atomic% or less), rare earth elements
  • RE RE; La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Yb, and Lu
  • the inventors have found that the composition and texture that are desirable as a thermoelectric conversion material previously found can also exhibit good characteristics as a conductive material.
  • the optimum addition amount differs depending on the selected element, and this range tends to further change when compounding, the selected element metallized or scope not compounding and Li by the be produced by the production method, any electrical resistivity regardless tissue state p or 10- 7 ( ⁇ ⁇ ⁇ ) class of conductive material in amount corresponding to
  • the present inventors have found that it is possible to freely provide conductive lines on a Si substrate by using ion implantation, and have completed the present invention.
  • the present inventors have doped Si with various elements to reduce the carrier concentration.
  • Group 3 such as B, Al, Ga, In, and Tl
  • Group 5 such as N, P, As, Sb, Bi, or Be
  • Mg, Ca, Sr, 2 group such Ba, Zn, Cd
  • 2 B group such Hg, 0, S, Se, Te
  • Al 4 Si, B 4 Si, Mg 2 Si, Ba 2 Si by dissolving with a SiP, Si0 2, SiS 2, Si compound such as Si 3 N 4, and found that can be controlled accurately Kiyariya concentration by Yori uniform.
  • 3N-purity raw materials could be used satisfactorily.
  • the inventors conducted various studies with the aim of further reducing the specific resistance of silicon-based conductive materials, and found that a fine semiconductor crystal grain phase and a discontinuous metal conductive grain boundary phase were created in the semiconductor bulk. It is assumed that the above problem can be solved.
  • the metal conductive grain boundary phase is a metal phase or a metalloid phase having a Mott transition having a carrier concentration of 10i 8 (M / m 3 ) or more.
  • the present inventors have found that, in the powder metallurgy method, since a large amount of additional elements remain in the semiconductor crystal particles after sintering, the semiconductor phase and the metal conductive grain boundary phase become unclear, and the electric resistance of the semiconductor phase Considering that the rate would decrease, we examined to make it possible to clearly separate the semiconductor crystal grain phase and the metal conductive grain boundary phase by the arc melting method.
  • the inventors added Group 2 and Group 3 elements to P-type semiconductors, and added Group 5 and Group 6 elements to N-type semiconductors to Si alone. After that, immediately after each arc melting in an argon atmosphere, for example, a material having a fine crystal grain size with an average crystal grain size of 0.1 ⁇ to 5 ⁇ was prepared by cooling rapidly from above, holding with a metal, and producing these materials. As a result of examining the electric resistance, when the total amount of the various elements added to the simple substance of Si is less than 0.001 atomic%, the added elements hardly precipitate at the crystal grain boundaries in the bulk of the Si semiconductor, so that the electric resistivity is high.
  • the present invention relates to a method of manufacturing a semiconductor device comprising: adding at least one element of other elements to Si in an amount of 0.001 atomic% or more, for example, 0.1 atomic% to 25 atomic%;
  • the content is 0.5 atomic% to 20 atomic%, depending on the kind of element selected from the additive element group for forming the P-type semiconductor or the N-type semiconductor described above, or in the case of compounding.
  • the silicon-based conductive material according to the present invention is rapidly cooled by various methods after dissolution, and is composed of a semiconductor crystal particle phase and a metal or metalloid conductor crystal grain boundary phase dispersed in a bulk. Has obtained conductive properties.
  • the silicon-based conductive material according to the present invention has excellent conductive characteristics because atoms of other elements are substantially dispersed between lattices of Si by an ion implantation method or the like. Description of the drawings
  • FIG. 1A is a schematic diagram showing a crystal structure in a silicon-based conductive material according to the present invention that has been quenched after arc melting
  • FIG. 1B is a schematic diagram showing a crystal structure in a semiconductor that has not been quenched after arc melting.
  • Fig. 2 is a cross-sectional EPMA analysis photograph (100x magnification) showing the crystal structure in the material that was not quenched after arc melting.
  • Fig. 2A shows no addition
  • Fig. 2B P-type semiconductor added with 1.0 wt% iAl
  • Figure 2C P-type semiconductor with 3.0 wt% iAl added.
  • Fig. 3 is a cross-sectional EPMA analysis photograph (100x magnification) showing the crystal structure in the silicon-based conductive material according to the present invention that was quenched after the arc melting, and Fig. 3A was not added and Fig. 3B (iAl was added at 1.0 wt%).
  • Figure 3C P-type semiconductor with 3.0 wt% iAl added.
  • Figure 4 is a cross-sectional EPMA analysis photographic image (100x magnification) showing the crystal structure in the material that was not quenched after arc melting.
  • Figure 4A shows no addition
  • Figure 4B shows an N-type semiconductor containing 1.0 wt% of P added.
  • FIG. 4C shows an N-type semiconductor to which 3.0 wt% of P is added.
  • Fig. 5 is a cross-sectional EPMA analysis photograph (100x magnification) showing the crystal structure in the silicon-based conductive material according to the present invention, which was quenched after the arc melting, and Fig. 5A shows no addition, and Fig. 5B shows the addition of 1.0wt% P. the N-type semiconductor, Figure 5C shows the 3.0 W t% »the added N-type semiconductor to P.
  • FIG. 6 is an explanatory view showing an example of a rapid cooling method for arc melting.
  • the element to be added may be any of the above-described elements for converting Si into a P-type semiconductor or an N-type semiconductor, or may be other elements, and is not particularly limited.
  • the element whose ionic radius is relatively close to that of Si is preferred, and the added amount of single element or various elements to Si alone is less than 0.001 atomic%.
  • the additive element hardly precipitates at the crystal grain boundaries in the Si semiconductor bulk, and the electrical resistivity does not decrease.
  • the desired electrical resistivity may not be obtained at about 0.001 at% or more, preferably at least 0.1 at%, more preferably at least 0.5 at%, and preferably at least 1 at%.
  • the upper limit of the amount of the element to be added is not particularly limited. However, an element capable of producing a fine semiconductor crystal grain phase and a discontinuous metal conductive grain boundary phase in a semiconductor bulk is used. There are various cases regarding the optimum amount of addition, or the combination element and the amount of addition.If the amount is too large, the addition element is not partially replaced with Si atoms in the crystal, and another crystal phase is precipitated.
  • the resistance cannot be reduced, so it is necessary to select an appropriate value for the purpose of reducing the resistance.
  • the amount of addition may be different from that in the case of single addition, and it is necessary to select an appropriate amount for the purpose of reducing the resistance value.
  • each group of transition metal elements ⁇ ⁇ ⁇ ⁇ , ⁇ , ⁇ , Si is ⁇ type Additive elements for forming semiconductors, Additive elements
  • M2 (M 2 ; Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Nb, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Os, Ir, Pt, Au, where Fe is 10 atomic% or less), rare earth element
  • Each group of RE (RE; La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Yb, Lu) is available. It is possible to reduce the electric resistivity by selecting the elements and adjusting the amount of addition so that one concentration is within a certain range of 10i7 to i02i (M / m3).
  • the additional elements for forming the P-type semiconductor and the additional elements for forming the N-type semiconductor are determined. It is preferable to control the content to be in the range of 10 17 to 10 2 l (M / m 3 ) by containing 10 atoms ⁇ 3 ⁇ 4 or less and 20 atom% or less in total.
  • the carrier concentration 10 2 l (M / m 3 ) or more by adjusting the selection of the elements and the addition amount thereof, and the selection can be made according to the desired electric resistivity.
  • the carrier concentration can be controlled more uniformly and more accurately, and as a result of studying the possibility of using a Si material with a lower purity, it can be used satisfactorily even with a 3N-purity material.
  • the thermal conductivity as well as the electrical resistivity can be controlled by adjusting the selection of the elements and the amount of the elements added. For example, at least one of each of the group 3 element and the group 5 element is added to Si.
  • the carrier concentration to 10 l 9 to 10 2 l (M / m 3 )
  • the crystal structure can be disturbed without changing the carrier concentration in Si, and the thermal conductivity can be 30 to 90.
  • % And can be reduced to 150W / m'K or less at room temperature.
  • a P-type semiconductor is obtained when the Group 3 element is contained 0.3 to 5 atom% more than the Group 5 element, and when the Group 5 element is contained 0.3 to 5 atom% more than the Group 3 element, N is obtained.
  • type semiconductors is obtained, the Si, the addition of group 3-5 compound semiconductor or II-VI compound semiconductor was added further group III element or at least one group V element, 101 a Kiyariya concentration 9 ⁇
  • L0 2 l (M / m 3 ) the crystal structure can be disturbed without changing the carrier concentration in Si, and the thermal conductivity can be reduced to 150 W / m'K or less at room temperature. can do.
  • Si contains 0.1 to 5 atomic% of Ge, C, and Sn group 4 elements, and by substituting some of the elements of Si with group 4 elements with different atomic amounts, the phonon in the crystal is reduced. Scattering increases, and the thermal conductivity of the semiconductor can be reduced by 20 to 90%, and can be reduced to 150 W / mK or less at room temperature.
  • the amounts of the main added elements and the electrical resistivity are shown below.
  • the compound of the additive element and Si is desirably a relatively stable compound, and its manufacturing method varies depending on the compound.
  • the compound that can be prepared by arc melting, high frequency melting, etc. has a higher melting point, Less scattering at the time is desirable.
  • an additive element for forming a P-type or N-type semiconductor is dissolved alone or in a compound so as to contain a required amount in Si and quenched with a chiller or melted with a rotating roll.
  • the conductor crystal grain boundary of the semiconductor crystal particle phase and the metal or metalloid dispersed in the bulk A silicon-based conductive material composed of a phase can be obtained.
  • the silicon-based conductive material of the present invention mainly composed of Si is a material applicable to any use requiring conductivity, and its average crystal grain size is not particularly limited. However, for example, by setting the average crystal grain size to 0.1 ⁇ to 5 ⁇ , the crystal grain size becomes fine, and since the metal grain boundary phase exists in a dispersed state, this dispersed metal The carrier of electrons and holes can move by hobbing the grain boundary phase to lower the electrical resistivity.
  • any known method can be adopted as the quenching method.
  • the melting crucible 3 immediately after the arc melting, as shown in Fig. 6, the melting crucible 3 is provided with a cooling water pipe 4 in the thick part so as to be water-coolable, and the molten ingot 5 in the melting crucible 3 has good thermal conductivity.
  • the crystal size of the molten ingot 5 is reduced by rapid cooling while holding the mixture in a sandwich shape with a metal chill 6 and a water-cooled melting crucible 3. That is, as shown in FIG. 1A, when the crystal is refined by quenching and the metal or metalloid grain boundary phase is dispersed, the electric resistivity decreases.
  • quenching is not performed after arc melting, as shown in Fig.
  • the crystal grain 1 becomes large in size, and the metal or metalloid crystal grain boundary phase 2 is partially connected to generate a temperature gradient. Since the carriers in the grain boundary phase 2 move so as to cancel the thermoelectromotive force of the semiconductor phase, the electrical resistivity is significantly reduced.
  • FIGs 2 and 3 are cross-sectional XMA analysis photographs (100x magnification) showing the crystal structure in the semiconductor.
  • Each figure A shows no addition, and each figure B shows a P-type semiconductor with 1.0 wt% iAl added.
  • Figure C shows a P-type semiconductor to which 3.0 wt% of A1 was added, and Figure 2 shows no quenching after arc melting, and Figure 3 shows quenching after arc melting.
  • Fig.1A which schematically shows the crystal structure in the semiconductor. I understand well.
  • Figs. 4 and 5 are cross-sectional XMA analysis photographs (magnification: 100x).
  • Each figure A shows no addition
  • each figure B shows an N-type semiconductor to which 1.0 wt% of P was added
  • each figure C shows a P
  • Fig. 4 shows an N-type semiconductor doped with 3.0 ⁇ 1%, without quenching after arc melting
  • Fig. 5 with quenching after arc melting. That is, when the required additive element is added and the arc is melted and then rapidly cooled, a diagram schematically showing the crystal structure in the semiconductor is obtained. As can be seen from FIG. 1A, the crystal is refined and the metal or metalloid grain boundary phase is dispersed.
  • any known method can be adopted as long as the required average crystal grain size can be controlled.However, even if the molten ingot is rolled and cooled, the molten The hot water may be cooled in a plate shape with twin rolls, and then super-quenched into a thin plate or ribbon shape with twin rolls to make most or all amorphous, and then the average crystal grain size is in the above range. It is also possible to adopt a method in which conditions are appropriately selected and heat treatment is performed.
  • a semiconductor material such as an ingot, a ribbon, and a flake obtained by dissolving an additive element for forming a P-type or N-type semiconductor into a Si alone or in a composite so as to contain a required amount thereof, and cooling it.
  • the crushed powder is finely crystallized by a mechanical alloying method, and then processed by a low-temperature hot press method to have a porous conductivity of 5 to 40%. It can be a material. Also in this case, even when the average grain size force was reduced to 0.1 to 5.0 ⁇ and the crystal grain size was reduced, the electrical resistance did not change significantly, but the electrical resistance decreased outside this range.
  • the conductive material of the present invention mainly has a fine crystal grain size and a dispersed metal grain boundary phase, the dispersed metal grain boundary phase is hopped to generate electrons and holes.
  • the carrier moves and reduces the electrical resistivity.
  • the silicon-based conductive material according to the present invention is characterized by comprising a semiconductor crystal grain phase and a metal or metalloid conductor crystal grain boundary phase dispersed in a bulk.
  • the ion implantation method can implant P or B with an extremely fine pattern using an ion beam, as in the fabrication of integrated circuits such as CPUs today. Any known apparatus can be applied as long as the injection can be performed with an accuracy according to the above conditions.
  • the structure is such that the Si substrate can be cooled and the temperature can be maintained as low as possible.
  • the silicon-based conductive material according to the present invention can be used in any form, such as a plate, a rod, a sphere, a ribbon, and fine particles, depending on the application requiring conductivity.
  • P or B is implanted and patterned into the above silicon substrate by ion beam, which is itself a use form.
  • the additive element is contained only in required portions requiring conductivity.
  • a conductive connection part between the silicon-based conductive materials It is also possible to form a conductive connection part between the silicon-based conductive materials. Further, for example, a conductive material in which single-crystal or polycrystalline Si substrates are connected to each other by asperity fitting at the end surface of another substrate. It can take a wide variety of forms.
  • the silicon-based conductive material according to the present invention is formed into fine particles and dispersed in a metal or alloy bulk or powder, dispersed in various resin materials, dispersed in ceramics or a vitreous base material, and Can be dispersed as a plate, rod, wire, or conductive component in the required shape by dispersing it in a mixed material selected from metal or alloy bulk or powder, resin material, ceramic or glassy base material. A shaped conductive material is obtained. Further, the silicon-based conductive material according to the present invention is formed into fine particles and a paste is prepared by dispersing the fine particles in a mixed material selected from bulk or powder of metal or alloy, resin material, ceramics or glassy base material. It can be made into a silicon-based conductive material that can be easily molded by applying and patterning it to the required surface that requires its properties and solidifying it.
  • the novel silicon-based conductive material according to the present invention achieves the required conduction by injecting and patterning P and B into a silicon substrate with an ion beam, thereby improving the miniaturization and productivity of substrates and chips.
  • any material that requires conductivity such as processing silicon-based conductive materials into plates or rods and using them for connection terminals and contacts, or dispersing them into fine particles and dispersing them in resin or glass to form conductive sheet materials. Applicable to the application.
  • a Si-based material that is a material to be formed on the glass substrate This ensures continuity, facilitates remounting, and enables integration of the display with the system.
  • the present invention provides, as shown in the above example, implantation and ion-turning into a single-crystal Si substrate or a polycrystalline Si substrate with an ion beam so as to become the Si-based material of the present invention.
  • injection and film formation in two dimensions, and film formation in the thickness direction of the substrate by known vapor phase growth methods such as a sputtering method, an ion sputtering method, and an ion plating method, etc.
  • known means for manufacturing an integrated circuit or the like can be appropriately selected and used, such as a three-dimensionally arranged paste, a paste, or a granular Si-based material.
  • the conductive material of the present invention To prepare the conductive material of the present invention, high-purity Si (lON) and a Group 3 element were blended as shown in Table 1, and then arc-melted in an Ar gas atmosphere. The obtained button-shaped ingot was cut into a shape of 5 ⁇ 5 ⁇ 5 mm, 10 ⁇ 10 ⁇ 2 mm, and a diameter of 10 ⁇ 2 mm, and the carrier concentration, electrical resistivity and thermal conductivity of each were measured.
  • the electrical resistivity was determined by measuring the electrical resistance at the same time as the carrier concentration by the four-terminal method. Furthermore, the thermal conductivity was measured at 200 ° C by the laser flash method. Table 1 shows the measurement results.
  • the Si and polycrystalline Ge (4N) were set at a ratio of 4: 1 in atomic ratio, and ⁇ ⁇ .19, 20 and 40, in Tables 3 and 4 were used. After weighing the elements shown in 41 at a predetermined ratio, they were arc-melted in an Ar gas atmosphere. The measurement sample after melting was processed into the same shape as in Examples 3 and 4, and the measurement conditions were the same as in Examples 3 and 4.
  • the obtained button-shaped ingot was cut into a shape of 5X5X5mm, 10X10X2mm, 10 ⁇ 2 ⁇ , and the carrier concentration, electrical resistivity and thermal conductivity of each were measured. Table 5-2 shows the measurement results.
  • the resulting button-shaped ingot was cut into a shape of 5 ⁇ 5 ⁇ 5 mm, 10 ⁇ 10 ⁇ 2 mm, and 10 ⁇ 2 ⁇ , and the carrier concentration, electrical resistivity and thermal conductivity of each were measured. Table 6-2 shows the measurement results.
  • the ratio of Si and polycrystalline Ge (4N) was set at a ratio of 4: 1 in raw material ratio, and No. 29, Table 14-1 and Table 15-1 After weighing the elements 30 and 59, 60 at a predetermined ratio, they were arc-melted in an Ar gas atmosphere. The measurement sample after dissolution was processed into the same shape as in Example 12, and the measurement conditions were the same as in Example 1.
  • high-purity single-crystal Si (lON) and the elements shown in Table 14-1 and Table 14-2 are weighed at a predetermined ratio, and then, in an Ar gas atmosphere, the Immediately after dissolution, the sample was cooled from the top, suppressed with gold, and rapidly cooled to prepare a sample.
  • a comparative sample was prepared by heat-treating a normally arc-melted sample at about 1000 ° C to grow grains.
  • the shape of the arc melting crucible is
  • the chiller is made of copper and has a dimension just inside this crucible, but it is processed to a thickness of 50 mm to increase the heat capacity to increase cooling efficiency. did.
  • the dimensions of the resulting button-shaped ingot were 40 mm X 4 mm in outer diameter. This ingot was cut into a shape of 5X5X3mm, 10X10X2mm and outer diameter 10X2mm, and the carrier concentration, electrical resistivity and thermal conductivity were measured respectively. The measurement results are shown in Table 14-1 and Table 14-2.
  • the average crystal grain size was measured by polishing a sample and then chemically etching it. Normally, the average crystal grain size of the arc-melted sample was about 10 to 20 ⁇ .
  • the quenched sample shows that the added elements are dispersed along the grain boundaries, but the However, the two samples were almost continuously scattered in a band along the grain boundary.
  • the ingot was cut into a shape of 5 ⁇ 5 ⁇ 3 mm, 10 ⁇ 10 ⁇ 2 mm, and an outer diameter of 10 ⁇ 2 mm, and the carrier concentration, electric resistivity and thermal conductivity were measured, respectively.
  • the measurement results are shown in Table 15-1 and Table 15-2.
  • the average crystal grain size was measured by polishing a sample and then chemically etching it. Usually, the average crystal grain size of the arc-melted sample was about 10 to 20 ⁇ .
  • the quenched sample shows that the added elements are dispersed along the grain boundaries, The two samples were almost continuously scattered in a band along the grain boundary.
  • the obtained sintered body was cut into a shape of 5 ⁇ 5 ⁇ 5 mm, 10 ⁇ 10 ⁇ 2 mm, and an outer diameter of 10 ⁇ 2 mm, and the carrier concentration, electric resistivity, and thermal conductivity were measured, respectively.
  • the measurement results are shown in Table 16-1, Table 16-2, and Table 16-3.
  • a silicon-based conductive material a high-purity single-crystal Si (lON) substrate is exposed to 3 atomic% of B in a given width and depth using an ion beam device over a given width and depth. After de one-flop so that, as a result of measuring electric resistance of the portion that the doped, 10- 5 ( ⁇ ⁇ ⁇ ) shows the electrical resistivity of the class, the conductive containing ⁇ by melting the previous 3 atomic% It has been found that the material exhibits properties equivalent to those of the material. Industrial applicability
  • the silicon-based conductive material according to the present invention is obtained by adding necessary various elements, transition metal elements and rare earth elements to Si having a diamond-type crystal structure, and appropriately selecting and adjusting the types and amounts of the added elements. It is possible to reduce the electric resistance, and furthermore, to make the average crystal grain size of the semiconductor finer by quenching and to disperse the grain boundary phase showing metal or metalloid conduction. But
  • the application and use form of the silicon-based conductive material according to the present invention can be applied to any use requiring conductivity, and can take any form such as a plate, a rod, a sphere, and a fine particle according to the use.
  • the silicon-based conductive material according to the present invention can be applied to any use requiring conductivity, and can take any form such as a plate, a rod, a sphere, and a fine particle according to the use.
  • they can be formed into plates, rods, wires, or conductive parts of the required shape, as well as film formation and patterning by the vapor phase growth method, and ⁇ and ⁇ on silicon substrates.
  • the conduction path can be freely formed by injection and patterning with an on-beam.

Landscapes

  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Silicon Compounds (AREA)
  • Conductive Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Glass Compositions (AREA)

Description

シリコン系導電材料とその製造方法
技術分野
この発明は、 シリコンに種々の元素を比較的多量に含有させた新規なシリコ ン系導電材料に係り、 シリコン基板に P、 B、 A1などをイオンビームで注入、 パターンニングして所要の導通を実現することで、 基板ゃチップ等の小型化と 生産性を向上させたり、 シリコン系導電材料を板や棒材に加工して接続端子、 接点等に利用でき、 あるいは微粒子化して樹脂やガラス内に分散させて導電 シート材にするなど、 導電性を必要とするあらゆる用途に適用可能な新規なシ リコン系導電材料に関する。 背景技術
導電材料としては、 半導体デバイスや各種電子，電気機器の配線等の導電線 材の用途には、 電気抵抗の小さいこと、 耐食性や機械的性質に優れ、 接続性が 容易なこと、 等の特性が要求され、 Cuや A1を初め、 Cu系合金、 A1系合金、 種々の合金が多用されてきた。
半導体リ一ドフレーム材に代表される導電板、 条材料のリ一ドフレーム材 は、 パッケージ材料に応じて種々合金力採用され、 Fe-Ni系、 Cu-Fe系、 Cu- Sn系、 Cu-Zr系等が使用されている。
導電性、 耐アーク性、 耐摩耗性が要求される接点材料として、 Cu系、 炭素 系、 銀系、 金系、 白金族系等の種々の合金材料が使用されている。
絶縁体であるプラスチックに導電性を持たせて静電防止のため利用されてい る導電プラスチックは、 その導電化の方法として、 樹脂にカーボンブラック、 力―ボン繊維、 金属粉末や繊維を混入する方法が取られている。
今日の各種電子.電気機器は、 抵抗器、 コンデンサ、 ダイオード、 トランジ スタをチップ化して実装密度を向上させて、 小型軽量化を図ってきたが、 さら にチップ.イン.チップ技術力進み、 高密度実装が可能になり、 いわゆるプリン ト配線も高密度化され、 例えば、 20μιη以下の銅箔が使用されたり、 ワイヤー ボンディングも極細線化されてきた。
チップ.イン.チップをさらに進めるために、 多層薄膜回路が提案されてお り、 線幅 3μπι以下、 膜厚 Ο.ΐμπι以下の導通用薄膜を成膜し、 層間の絶縁膜のス ルーホールによって 3次元配線を実現するものである。 導通用薄膜として (iAl 膜が用いられ、 CPU用としては Cu膜の実用化が進められている。
半導体デバイスゃ各種電子 ·電気機器の配線等の導電線材には、 金属や合金 が用いられているが、 多層薄膜回路以外では実装用基板や半導体チップに接続 できるように板材、 条材、 線材として用いられるため、 小型軽量化あるいは高 細密化や高密度化の障害となっている。
発明者らは、 半導体デバイス用基板として一般的なシリコン基板など、 チッ プ上で導電ワイヤ一等を用いることなく、 所要の導電を確保できれば、 デバイ スなどをより薄く小さくでき、 部品点数の削減を実現できる他、 一枚の基板に 種々のデバイスをより小さく実装できると考えた。
半導体は、 一般に常温で電気抵抗率 pが 10-2~109(Ω·πι)であるとされてお リ、 シリコンはダイャモンド構造の半導体で電気抵抗率 ρが 2.3Χ 105(Ω·πι)であ るが、 不純物として Βや Ρを添加することにより、 Ρ型半導体、 Ν型半導体とな すことができ、 使用温度範囲が広く半導体として電流制御できるため、 今日、 デバイスとして多用されている。 この ρη制御カ行われるシリコンへの不純物の ド一プ量は僅か 1万分の 1程度であるが、 これ以上のドープは ρη制御が不能と なることが知られている。
一方、 Siに多量の不純物を導入すると金属化することが知られており、 1981 年 12月 14日付けの" PHYSICAL REVIEW LETTERS"の 1758~1761頁、
T.F.Rosembaum, R.F.Milliganらの 「 Low-Temperature Magnetoresistance of a Disordered Metal (不規則金属の極低温磁気抵抗効果)」 には、 金属 Si'Pの lOOmKにおける磁気抵抗効果の研究が報告され、 3mKの温度での臨界密度が nc = 3.74X 10l8cmA 電気抵抗率 カ¾ズ10-2(0-111)であると報告されている。 また、 近年、 MOS FETの製造に際して、 素子内の抵抗を下げるために、 ソースドレインの拡散層表面とゲート電極上にシリサイド層を形成するサリサ イド技術が開発され、 TiSi2、 NiSi、 CoSi2等の材料が検討されている。
上述のシリコン半導体自体、 金属 Si.P、 シリサイドの電気抵抗率 pはいずれ もが、 10-2(Ω·πι)の半導体の域を出ず、 いわゆる導通を取るための導体にはな リ得なかった。
し力、し、 上述のごとく、 例えば一枚のガラス基板に多結晶 Si-TFTを形成 し、 その周囲の基板上にマイクロプロセッサーなどの各種デバイスを形成でき れば、 システムの一体化が可能になるが、 ガラス基板に成膜する素材自体、 特 に金属以外の Si系材料で導通を確保できれば、 より実装が容易になると考えら れる。 発明の開示
この発明は、 半導体 Siを主体とする材料で、 容易に製造でき、 取扱いが簡単 で、 従来実現されていなかった常温時の電気抵抗率が 10-3(Ω·πι)以下、 さらに は導体として一般的な 10-6(Ω·πι)以下の電気抵抗率を実現でき、 半導体 Si基板 内に所要のパターンで配設したり、 基板、 棒材、 線材化はもちろんのこと、 さ らに微粒子化して樹脂やガラス内に分散させて導電シート材にも適用可能で、 導通が要求されるあらゆる用途に適用可能なシリコン系導電材料の提供を目的 としている。
発明者らは、 半導体 Siを主体とする材料で、 従来実現されていなかった常温 時の電気抵抗率が 10-3(Ω·πι)以下、 あるいはさらに 10-6(Ω·πι)以下を実現できる 材料を目的に種々検討するに際し、 従来、 Si単体に各種不純物元素を添加する と、 その量の増加とともにエネルギー状態密度は低下し、 ゼ一ベック係数も単 調に減少すると考えられていた、 すなわち、 キヤリヤー濃度の増加とともにバ ンドギヤップ中の不純物レベルのバンド幅が増加するために、 結果的にエネル ギー状態密度が下がってゼーベック係数が低下すると考えられていたこと (A.F.Joffe: Semiconductor Thermoelements and Thermoelectric Cooling (infoserch, London, 1957)に着目し、 検討を加えた。
そこで発明者らは、 キヤリヤーがある所定の濃度になれば、 キヤリャ一であ る電子あるいは正孔の間に電子相関または正孔相関力働き、 逆にキヤリャ一が 半導体中で局在化してキヤリヤーのエネルギー状態密度は高くなるのではない 、 すなわち、 ァンダ一ソン局在 (P.W.Anderson： Phys. Rev., 102(1958)1008) を起こすのではないかと考えた。 つまりキヤリャ一濃度をある所定の密度まで 増加させても電気抵抗は低下し続ける 、 ゼ一ベック係数はあるキヤリャ一濃 度で急激に増加して、 結果的に性能指数力飛躍的に増大するのではないかと考 えた。
発明者らは、 上記の仮説に基づき Si単体に 3族元素や 5族元素を添加すること により、 従来から知られる Si-Ge系、 Fe-Si系の熱電変換材料に比べ、 ゼ一べッ ク係数が同等以上、 あるいは所定のキヤリャ一濃度で極めて高くなることを知 見し、 Si単体が有する本質的な長所を損ねることなく、 上記の仮説の妥当性を 後述の種々の実験によって確認し、 さらに熱電変換材料として望ましい組成や 組織を知見した。
また、 発明者らは、 前記仮説に基づき新規な Si系熱電変換材料の知見ととも に、 Siに 3族元素や 5族元素以外の元素で、 種々 P型半導体となすための元素、 また N型半導体となすための元素を添加して Si系材料を作製し、 その元素添カロ 量とキヤリヤー濃度、 電気抵抗の関係を調査検討した結果、 上記の種々の添加 元素を添加してキヤリヤー濃度を調整することによリ電気抵抗を下げることが 可能で、 例えば、 Zn、 B、 P、 Al、 Ga、 Nd、 Yなどを 0.001原子％以上含有さ せると、 電気抵抗率 pが 1 X 10-3(Ω.πι/)以下の P型半導体となり、 さらには 1原子 <¾以上含有させると、 1Χ 10-6(Ω·πι)以下、 好適な例では ΐ Χ ΐΟ-7(Ω·ιη)以下の導電材料となることを知 見した。
さらに発明者らは、 添加元素としては、 Siを Ρ型半導体となすための添加元 素として知られている、 添加元素
A(Be，Mg,Ca，Sr，Ba，Zn，Cd，Hg，B,Al，Ga,In，Tl)、 遷移金属元素 Mi(Mi;Y，Mo，Zr) の各群であり、 Siを N型半導体となすための添加元素として知られている、 添 加元素 B(N,P，As,Sb，Bi,0,S,Se，Te)、 遷移金属元素
M2(M2;Ti,V,Cr，Mn，Fe，Co，Ni，Cu，Nb，Ru，Rh，Pd，Ag，Hf,Ta，W，Re，Os,Ir，Pt，Au、 但し Feは 10原子％以下)、 希土類元素
RE(RE;La，Ce,Pr，Nd，Pm，Sm，Eu，Gd,Tb，Dy，Ho，Er，Yb，Lu)の各群があり、 これ らの元素の単独又は複合添加化が特に有効で、 さらには上記以外のいずれの元 素であっても、 同様に導電材料となることを知見した。
また、 発明者らは、 先に知見した熱電変換材料として望ましい組成や組織状 態は、 導電材料としても良好な特性を発揮できることを知見し、 さらに検討を 加えた結果、 電気抵抗率 pの低減を目的とすると、 Siへの添加元素には適用外 の元素はなく、 また選択した元素に応じて最適添加量が異なり、 複合する場合 はさらにこの範囲が変化する傾向にあること、 選択した元素に応じた添加量で 金属化あるいは化合物化させない範囲並びに製造方法にて製造することによ リ、 組織状態にかかわらず任意の電気抵抗率 pあるいは 10-7(Ω·πι)クラスの導電 性材料が得られること、 特にイオン注入法を用レ、て Si基板に自由に導電ライン を設けることが可能であることを知見し、 この発明を完成した。
一方、 発明者らは、 Siに種々の元素をドープし、 キヤリヤー濃度を
10n~102l(M/m3)にした比抵抗の小さなシリコン系導電材料を得るために、 で きる限り添加元素の添加量が所定の成分になるように元素の添加方法を種々検 討した結果、 予め予定添加元素と Siの化合物を作製して、 化合物の形で Si単体 に添加して溶解することにより、 添加化合物の融点を Siの融点に近づけて成分 ずれを少なくできることを知見した。
すなわち、 Si半導体中のキヤリヤー濃度を制御する際の添加元素として、 例 えば、 B、 Al、 Ga、 In, Tl等の 3族、 N、 P、 As、 Sb、 Bi等の 5族、 あるいは Be、 Mg、 Ca、 Sr、 Ba等の 2族、 Zn、 Cd、 Hg等の 2B族、 0、 S、 Se、 Te、 Po 等の 6族の元素をドープするに際し、 Al4Si、 B4Si、 Mg2Si, Ba2Si、 SiP、 Si02、 SiS2、 Si3N4などの Si系化合物を用いて溶解することにより、 ょリ均一 により精度よくキヤリヤー濃度が制御できることを知見し、 さらに純度の低い Si原料の使用可否を検討した結果、 純度 3Nの原料でも十分使用できることを 知見した。
さらに発明者らは、 シリコン系導電材料の比抵抗をさらに低減することを目 的に種々検討した結果、 半導体バルク中に微細な半導体結晶粒子相と不連続的 な金属伝導粒界相を作り出すことで前記問題を解決できると想定した。 ここ で、 この金属伝導粒界相とは 10i8(M/m3)以上のキヤリャ一濃度を有する Mott 転移を起こした金属相あるいは半金属相のことである。
そこで、 発明者らは、 粉末冶金的手法では焼結後に半導体結晶粒子中に添加 元素が大量に残存するために、 半導体相と金属伝導粒界相が不明確になり、 半 導体相の電気抵抗率が低下してしまうと考え、 アーク溶解法により半導体結晶 粒子相と金属伝導粒界相が明確に分離できるように検討した。
発明者らは、 Si半導体の電気抵抗率を下げるために、 P型半導体は Si単体に 2 族、 3族元素を添加し、 また N型半導体は Si単体に 5族、 6族元素を添加した 後、 それぞれアルゴン雰囲気中でアーク溶解した直後に、 例えば上から冷し金 で押さえて急冷して、 平均結晶粒径が 0.1μπι~5μιηの微細な結晶粒径を有する 材料を作製し、 これらの電気抵抗を調べた結果、 Si単体への各種元素の合計添 加量が 0.001原子％未満では Si半導体バルク中の結晶粒界には添加元素はほと んど析出しないので、 電気抵抗率は高いが、 それが 0.001原子％を超えると結 晶粒界に添加元素が一部析出し始めて電気抵抗率が低下し、 さらに 1.0原子％ を超えるとその析出効果により電気抵抗率が著しく低下することを知見した。 すなわち、 この発明は、 Siに、 少なくとも他元素の 1種を 0.001原子％以上、 例えば 0.1原子％~25原子％、 あるいは選択した元素の種類あるいは複合する場 合に応じて 25原子％以上、 同様に前述した P型半導体または N型半導体となす ための添加元素グループより選択した元素の種類あるいは複合する場合に応じ て好ましくは 0.5原子％~20原子 ¾>含有し、 電気抵抗率 p力 ¾ Χ 10-3(Ω·πι)以下、 好適例では 1 X 10-6(Ω.πι)以下の特性が得られるシリコン系導電材料である。 この発明によるシリコン系導電材料は、 溶解後に種々の方法で急冷すること によリ、 半導体結晶粒子相とバルク中で分散する金属又は半金属の伝導体結晶 粒界相とからなリ、 良好な導電特性を得ている。
また、 この発明によるシリコン系導電材料は、 イオン注入法などによって、 他元素原子が Siの格子間にほぼ分散したことにより、 良好な導電特性を得てい る。 図面の説明
図 1Aはアーク溶解後急冷したこの発明によるシリコン系導電材料中の結晶 組織を示す模式図、 図 1Bはアーク溶解後急冷しなかった半導体中の結晶組織 を示す模式図である。
図 2はアーク溶解後急冷しなかった材料中の結晶組織を示す断面 EPMA分析 写真図 (倍率 100倍)であり、 図 2Aは無添加、 図 2B(iAlを 1.0wt%添加した P型半 導体、 図 2C(iAlを 3.0wt%添加した P型半導体を示す。
図 3はアーク溶解後急冷したこの発明によるシリコン系導電材料中の結晶組 織を示す断面 EPMA分析写真図 (倍率 100倍)であり、 図 3Aは無添加、 図 3B(iAl を 1.0wt%添加した P型半導体、 図 3C(iAlを 3.0wt%添加した P型半導体を示 す。 図 4はアーク溶解後急冷しなかつた材料中の結晶組織を示す断面 EPMA分析 写真図 (倍率 100倍)であり、 図 4Aは無添加、 図 4Bは Pを 1.0wt%添加した N型半 導体、 図 4Cは Pを 3.0wt%添加した N型半導体を示す。
図 5はアーク溶解後急冷したこの発明によるシリコン系導電材料中の結晶組 織を示す断面 EPMA分析写真図 (倍率 100倍)であり、 図 5Aは無添加、 図 5Bは P を 1.0wt%添加した N型半導体、 図 5Cは Pを 3.0Wt%»添加した N型半導体を示 す。
図 6はアーク溶解の急冷方法の一例を示す説明図である。 発明を実施するための最良の形態
この発明において、 添加する元素は、 前述した Siを P型半導体、 N型半導体 にするためのいずれの元素も、 あるいはそれ以外の元素であってもよく、 特に 限定はしないが、 あまリイオン半径の異なる元素を添加すると、 ほとんどが粒 界相に析出してしまうので、 イオン半径は Siのそれに比較的近い元素が好まし く、 Si単体への単独あるいは各種元素の合計添加量が 0.001原子％未満では、 Si半導体バルク中の結晶粒界には添加元素はほとんど析出せず、 電気抵抗率は 低下しないため、 0.001原子％以上添加する。 但し、 添加元素によっては、 0.001原子％»程度では所望の十分な電気抵抗率が得られない場合もあり、 好ま しくは、 0.1原子％以上、 さらに 0.5原子％以上、 望ましく 1原子％以上である。 この発明において、 添加する元素の添加量の上限は特に限定しないが、 半導 体バルク中に微細な半導体結晶粒子相と不連続的な金属伝導粒界相を作リ出す ことが可能な元素とその最適添加量、 あるいは組合せ元素とその添加量につい ては種々のケースがあり、 また添加量が多すぎると添加元素が Si原子と結晶中 で一部置換されずに、 別の結晶相を析出して抵抗値が低減できないため、 抵抗 値の低減を目的に適宜選定する必要がある。 特に、 複合して添加する場合は、 好ましレ、添加量が単独添加の場合と異なる添加量となる場合があリ、 抵抗値の 低減を目的に適宜選定する必要がある。
例えば、 Siを P型半導体となすための添加元素として、 添加元素
A(Be，Mg，Ca，Sr,Ba，Zn，Cd，Hg，B,Al，Ga，In，Tl)、 遷移金属元素 Μ^Μ Υ,Μο,Ζι の各群であり、 Siを Ν型半導体となすための添加元素、 添加元素
B(N，P，As,Sb，Bi，0,S，Se,Te)、 遷移金属元素
M2(M2;Ti,V，Cr,Mn，Fe,Co，Ni，Cu，Nb,Ru,Rh,Pd，Ag，Hf，Ta,W，Re，Os，Ir，Pt，Au、 但し Feは 10原子％以下)、 希土類元素
RE(RE;La，Ce,Pr，Nd,Pm，Sm,Eu，Gd,Tb，Dy,Ho，Er，Yb，Lu)の各群があリ、 これ らの単独あるいはそれらの複合添加によってキヤリャ一濃度をある範囲、 10i7~i02i(M/m3)となるように元素の選定とその添加量を調整して、 電気抵抗 率の低下を図ることが可能である。
上述の元素の選定とその添加量の選定にてキャリヤー濃度を制御して電気抵 抗率の低下を図る場合、 P型半導体となすための添加元素と N型半導体となす ための添加元素とをそれぞれ 10原子 <¾以下、 総量で 20原子％以下含有させて、 10l7〜102l(M/m3)の範囲に制御することが好ましい。
また、 元素の選定とその添加量を調整してキヤリャ一濃度を 102l(M/m3)以 上にすることも可能であり、 目的とする電気抵抗率に応じて選定できる。 また、 この発明において、 Siに P型又 ¾Ν型半導体となすための種々の元素 をドープし、 キヤリヤー濃度を 1017〜： L02l(M/m3)に調整するため、 例えば、 8,八1，0，111，1!等の3族,：^ , 3，813，81等の5族、 あるいは Be,Mg，Ca，Sr，Ba等の 2 族 ,Zn，Cd，Hg等の 2B族， 0，S，Se，Te，Po等の 6族の元素をド一プするに際し、 Al4Si、 B4Si、 Mg2Si、 Ba2Si、 SiP、 Si02、 SiS2、 Si3N4などの Si系化合物を 用いて溶解することにより、 より均一により精度よくキヤリヤー濃度が制御で きる、 さらに純度の低い Si原料の使用可否を検討した結果、 純度 3Nの原料で も十分使用できる。 さらに、 この発明において、 元素の選定とその添加量を調整して電気抵抗率 とともに熱伝導率も制御でき、 例えば、 Siに、 3族元素と 5族元素の各々を少な くとも 1種ずつ添加して、 キヤリヤー濃度を 10l9〜102l(M/m3)に制御すること により、 Si中のキヤリヤー濃度を変えずに結晶構造を乱してやることが可能 で、 熱伝導率を 30~90%低下させ、 室温で 150W/m'K以下にすることができ る。
又、 上記の例では 3族元素を 5族元素よリ 0.3~ 5原子％多く含有させると P型 半導体が得られ、 5族元素を 3族元素よリ 0.3~5原子％多く含有させると N型半 導体が得られ、 Siに、 3-5族化合物半導体あるいは 2-6族化合物半導体を添加し て、 さらに 3族元素または 5族元素の少なくとも 1種を添加し、 キヤリヤー濃度 を 1019〜： L02l(M/m3)に制御することによリ、 Si中のキヤリヤー濃度を変えずに 結晶構造を乱してやることが可能で、 熱伝導率が室温で 150W/m'K以下にする ことができる。
さらに、 Siに Ge，C，Snの 4族元素を 0.1~5原子％含有し、 Siの元素の一部を原 子量の異なる 4族元素に置換させてやることにより、 結晶中のフオノンの散乱 が大きくなり、 半導体の熱伝導率を 20~90%低下させ、 室温で 150W/m-K以下 にすることが可能である。
この発明において、 主な添加元素の添加量と電気抵抗率を以下に示す。
Zn7.0at% 4.4 X 10-7Q-m(25°C)
A17.0at% 3.6X lO-7Q-m(25°C)
A18.0at ,Y3.0at% 7.60Χ 10-7Ω·ΠΙ(25ΟΟ
A18.0at%,Zr3.0at% 7.60X lO-7Q-m(25°C)
Ndl5.0at% 8.3 Χ 10-7Ω·ΠΙ(250Ο
Bi6.0at%,Ti6.0at 8.2 Χ 10-7Ω·ΠΙ(25°Ο
P15.0at 9.40 Χ 10-7Ω·ΠΙ(25ΟΟ)
Gs8.0at ,Zr3.0at% 9.60Χ 10-7Ω·ΠΙ(25ΟΟ Bi6.0at ,Ni6.0at% l.lXlO-6Q'm(25°C)
P10.0at% l.lX10-6Q-m(25°C)
A14.0at ,Y2.0at l.lXlO-6Q-m(25°C)
As3.0at% 1.2XlO-6Q-m(25°C)
Bil5.0at% 1.2Χ10-6Ω·πι(25οΟ
Znl.0at%,Cdl.0at% 1.2X10-6Q-m(25°C)
A13.0at%,Zr2.0at% 1.3Χ10-6Ω·πι(25οΟ
Fel5.0at% 1.5Χ10-6Ω·ιη(25οΟ
B8.0at%,P2.0at% 2.4Χΐ0-6Ω·ιη(25οΟ
参考に主な導体の電気抵抗率を示すと、 銅は 1.72Χ10-8Ω·ΠΙ、 アルミニウム 2.75X10-8Q-m, 鉄 9.8Χ10-8Ω·ΠΙ、 錫 1.14XlO-7Q'm、 鉛 2.19X 10-7Ω·πιであ る。
この発明において、 添加元素と Siとの化合物は、 比較的安定な化合物が望ま しく、 その製造方法は化合物によって異なるが、 アーク溶解、 高周波溶解等で 作製できる化合物の方が融点が高いため、 溶解時の飛散が少なく望ましい。 この発明において、 Siに、 P型又は N型半導体となすための添加元素を単独 又は複合にて所要量含有するように溶解し、 冷し金で急冷したり、 あるいは回 転ロールにて溶融物を超急冷して大半あるいは全てをアモルファス状にした後 熱処理するなど、 種々の方法で溶融物を急冷することにより、 半導体結晶粒子 相とバルク中で分散する金属又は半金属の伝導体結晶粒界相とからなるシリコ ン系導電材料を得ることができる。
Siを主体とするこの発明のシリコン系導電材料は、 導電性を必要とするあら ゆる用途に適用可能な材料であって、 その平均結晶粒径は特に限定しない。 し かし、 例えば、 平均結晶粒径を 0.1μπι~5μιηとすることにより、 その結晶粒径 が微細になり、 また金属粒界相が分散して存在するために、 この分散した金属 粒界相をホッビングして電子や正孔のキヤリヤーは移動して電気抵抗率を低下 させることが可能である。
この発明において、 急冷方法は公知のいずれの方法も採用することができ る。 例えばアーク溶解直後に、 図 6に示すように、 溶解ルツボ 3は肉厚部に冷却 水管 4を配置して水冷可能にしてあり、 この溶解ルツボ 3内の溶融インゴット 5 を熱伝導率の良好な金属の冷し金 6と水冷している溶解ルツボ 3でサンドィツチ 状に抑えて急冷することにより、 溶融インゴット 5の結晶粒径が微細になる。 すなわち、 図 1Aに示すごとく、 急冷により結晶が微細化されて金属あるい は半金属粒界相が分散すると、 電気抵抗率が低下する。 しかしながらアーク溶 解後急冷しなかった場合は、 図 1Bに示すごとく、 結晶粒子 1の粒径が大きくな リ、 金属あるいは半金属結晶粒界相 2が部分的に繋がって温度勾配によリ発生 した半導体相の熱起電力を打ち消すように粒界相 2中のキヤリヤーが移動する ために、 電気抵抗率は著しく低下する。
図 2及び図 3は、 半導体中の結晶組織を示す断面 XMA分析写真図 (倍率 100倍） であり、 各図 Aは無添加、 各図 B(iAlを 1.0wt%添加した P型半導体、 各図 Cは A1を 3.0wt%添加した P型半導体を示すもので、 図 2はいずれもアーク溶解後急 冷を行っておらず、 図 3はアーク溶解後急冷を施したものである。 すなわち、 所要の添加元素を添加してアーク溶解後急冷すると、 この半導体中の結晶組織 を模式的に示す図 1Aのごとく、 結晶が微細化されて金属あるいは半金属粒界 相が分散していることが良く分かる。
また、 図 4及び図 5も同様に断面 XMA分析写真図 (倍率 100倍)で、 各図 Aは無 添加、 各図 Bは Pを 1.0wt%添加した N型半導体、 各図 Cは Pを 3.0^1%添加した N型半導体を示すもので、 図 4はいずれもアーク溶解後急冷を行っておらず、 図 5はアーク溶解後急冷を施したものである。 すなわち、 所要の添加元素を添 加してアーク溶解後急冷すると、 この半導体中の結晶組織を模式的に示す図 1Aのごとく、 結晶が微細化されて金属あるいは半金属粒界相が分散している ことが良く分かる。
なお、 高温の Si系溶融物の急冷方法としては、 所要の平均結晶粒径に制御で きるのであれば公知のいずれの方法も採用できるが、 溶融インゴットを圧延冷 却しても、 また溶融した湯を双ロールで板状に冷却しても良く、 さらに双口一 ルで薄板状、 リボン状に超急冷して大半あるいは全部をアモルファスにした 後、 平均結晶粒径が上記範囲となるように条件を適宜選定して熱処理する方法 も採用できる。
また、 この発明において、 Siに、 P型又は N型半導体となすための添加元素 を単独又は複合にて所要量含有するように溶解し、 冷却して得たインゴット、 リボン、 フレークなどの半導体材料を所要粒径の粉砕粉となし、 粉砕粉をメカ 二カルァロイング法により微細結晶化した後、 低温ホットプレス法にて処理す ることにより、 気孔率を 5〜40%のポ一ラスな導電性材料とすることが可能で ある。 この場合も平均結晶粒径力 0.1~5.0μπιと結晶粒径を小さくした場合も、 電気抵抗は大きな変化はなかったが、 この範囲を外れると低下する。
要するに、 所要組成に溶解後、 冷し金で急冷したり、 あるいは回転ロールに て溶融物を超急冷して大半あるいは全てをアモルファス状にした後熱処理する など、 溶融物を急冷することにより、 Siを主体とするこの発明の導電材料は、 その結晶粒径が微細になり、 また金属粒界相が分散して存在するために、 この 分散した金属粒界相をホッピングして電子や正孔のキャリヤーは移動して電気 抵抗率を低下させる。
なお、 添加元素の種類とその組合せによっては、 溶解後に急冷する方法を取 らずとも、 溶解した溶融物を通常に冷却した後、 熱処理して粒成長させる方法 で、 半導体結晶粒子相とバルク中で分散する金属又は半金属の伝導体結晶粒界 相とからなる組織が得られる場合がある。 しかし、 溶解後に急冷する方法がよ リ容易に前記組織が得られる。 この発明によるシリコン系導電材料は、 半導体結晶粒子相とバルク中で分散 する金属又は半金属の伝導体結晶粒界相とからなることを特徴とするが、 さら にイオン注入法などによリ、 他元素原子が Siの格子間にほぼ分散したような状 態を実現すると、 導電材料化することが可能である。
イオン注入法は、 今日では CPU等の集積回路の作製のごとく、 極めて微細 なパターンで Pや Bをイオンビームで注入することが可能であるが、 高精度で なくとも導電性を必要とする用途に応じた精度で注入できれば公知のいずれの 装置も適用可能であリ、 好ましくは Si基板を冷却してできるだけ低温保持可能 な構成がよい。
この発明によるシリコン系導電材料の使用形態は、 導電性を必要とする用途 に応じて板状、 棒状、 球体、 リボン、 微粒子などあらゆる形態を取り得るもの で、 例えば、 所要の元素とともに溶融した原料から板材、 棒材、 線材、 あるい は所要形状の導電部品として成形するほか、 上記のシリコン基板に Pや Bをィ オンビームで注入、 パターンニングしたそれ自体が使用形態であり、 換言する と単結晶または多結晶 Si基板で、 導電性を要する所要箇所にのみ添加元素が含 有された状態である。
また、 このシリコン系導電材料同士で導電性接続部品を形成することも可能 で、 さらに、 例えば単結晶または多結晶 Si基板同士で他基板端面で凹凸嵌合さ せて接続した導電材料とするなど、 多種多様の形態を取り得る。
この発明によるシリコン系導電材料を微粒子化して、 金属または合金のバル クあるいは粉末中に分散させたり、 種々の樹脂材料内に分散させたり、 セラ ミックスあるいはガラス質基材内に分散させたり、 さらには、 金属または合金 のバルクあるいは粉末、 樹脂材料、 セラミックスあるいはガラス質基材から選 択される混合材料内に分散させることによリ、 板材、 棒材、 線材、 あるいは所 要形状の導電部品として成形した導電材料が得られる。 またさらに、 この発明によるシリコン系導電材料を微粒子化して金属または 合金のバルクあるいは粉末、 樹脂材料、 セラミックスあるいはガラス質基材か ら選択される混合材料内に分散させたペーストを作製し、 例えば導電性を必要 とする所要面に塗布、 パターンニングして成形固化する方法にて、 容易に成形 可能なシリコン系導電材料となすことができる。
この発明による新規なシリコン系導電材料は、 シリコン基板に Pや Bをィォ ンビームで注入、 パターンニングして所要の導通を実現することで、 基板や チップ等の小型化と生産性を向上させたり、 シリコン系導電材料を板や棒材に 加工して接続端子、 接点等に利用でき、 あるいは微粒子化して樹脂やガラス内 に分散させて導電シート材にするなど、 導電性を必要とするあらゆる用途に適 用可能である。
従って、 例えば一枚のガラス基板に多結晶 Si-TFTを形成し、 その周囲の基 板上にマイクロプロセッサ一などの各種デバィスを形成するに際し、 ガラス基 板に成膜する素材である Si系材料で導通を確保でき、 よリ実装が容易になり、 ディスプレイとシステムの一体化が可能となる。
要するに、 この発明は、 上記の例に示すごとく単結晶 Si基板や多結晶 Si基板 の Si基板自体に、 この発明の Si系材料となるようにイオンビームで注入、 ノ^ ターンニングするほか、 蒸着法、 イオンスパッタリング法、 イオンプレーティ ング法等の公知の気相成長法により、 種々パターンに成膜、 配線したり、 2次 元に注入、 成膜することのみならず、 基板厚み方向など 3次元に配置したリ、 ペーストゃ粒状の Si系材料を配置するなど、 公知の集積回路などの製造手段な どを適宜選定利用できる利点がある。 実 施 例
実施例 1
この発明の導電材料を作製するために、 高純度 Si(lON)と 3族元素を表 1に示 すように配合した後、 Arガス雰囲気中でアーク溶解した。 得られたボタン状 のインゴットを 5X 5 X 5mm、 10 X 10 X 2mm, 径 10 X 2mmの形状に切断加工 して、 それぞれのキヤリヤー濃度、 電気抵抗率、 熱伝導率を測定した。
また、 電気抵抗率は、 キヤリヤー濃度と同時に電気抵抗を四端子法により測 定して電気抵抗率を求めた。 さらに、 熱伝導率はレーザーフラッシュ法により 200°Cで測定を行った。 それらの測定結果を表 1に示す。
実施例 2
N型の Si熱電半導体を作製するために、 高純度 Si(lON)と 5族元素を表 2に示 すように配合した後、 Arガス雰囲気中でアーク溶解した。 得られたボタン状 のインゴットを 5 X 5X 5mm、 10 X 10 X 2mm, 径 10X2mmの形状に切断加工 して、 それぞれのキヤリヤー濃度、 電気抵抗率、 熱伝導率を測定した。 それら の測定結果を表 2に示す。
Figure imgf000019_0001
Figure imgf000020_0001
実施例 3
シリコン系導電材料を作製するため、 高純度単結晶 Si(lON)と表 3に示すよう な元素を所定の割合で抨量した後、 Arガス雰囲気中でアーク溶解した。 得ら れたボタン状のインゴットを 5X5X5mm、 10X lOX2mm、 外径 10X2mmの 形状に切断加工して、 それぞれのキヤリャ一濃度、 電気抵抗率、 熱伝導率を測 定した。 それらの測定結果を表 3に示す。
実施例 4
シリコン系導電材料を作製するため、 高純度単結晶 Si(lON)と表 4に示すよう な元素を所定の割合で秤量した後、 Arガス雰囲気中でアーク溶解した。 得ら れたボタン状のインゴットを 5X5X5mm、 10 X 10 X 2mm, 外径 10X2mmの 形状に切断加工して、 それぞれのキヤリャ一濃度、 電気抵抗率、 熱伝導率を測 定した。 それらの測定結果を表 4に示す。 なお、 N、 0元素の添加は、 Si3N4、 Si02をアーク溶解前に添加することにより行った。
実施例 3a,4a
N型と P型 Si-Ge半導体を作製するために、 該 Si、 多結晶 Ge(4N)を原子比で 4:1の割合にして、 表 3、 表 4の Νο.19，20及び 40,41に示す元素を所定の割合で秤 量した後、 Arガス雰囲気中でアーク溶解した。 溶解後の測定試料は実施例 3，4 と同一形状に加工し、 またその測定条件も実施例 3,4と同一である。
Figure imgf000022_0001
Figure imgf000023_0001
実施例 5
シリコン系導電材料を作製するために、 高純度 Si(lON)と 3族と 5族の添加元 素を表 5-1に示すように配合した後、 Arガス雰囲気中でアーク溶解した。 また 添加量は、 P型のキヤリヤー濃度が 10l9~1020(M/m3)になるよう P型の元素が 少し多くなるよう配合し、 溶解した。
得られたボタン状のインゴットを 5X 5X 5mm、 10 X 10 X 2mm, 10φΧ2ιηιη の形状に切断加工し、 それぞれのキヤリャ一濃度、 電気抵抗率、 熱伝導率を測 定した。 それらの測定結果を表 5-2に示す。
実施例 6
シリコン系導電材料を作製するために、 高純度 Si(lON)と 3族と 5族の添加元 素を表 6-1に示すように配合した後、 Arガス雰囲気中でアーク溶解した。 また 添加量は、 N型のキヤリヤー濃度が 1019~1020(M/m3)になるよう N型の元素が 少し多くなるよう配合し、 溶解した。
得られたボタン状のインゴットを 5 X5X 5mm、 10X lOX2mm、 10φΧ2πιιη の形状に切断加工し、 それぞれのキヤリャ一濃度、 電気抵抗率、 熱伝導率を測 定した。 それらの測定結果を表 6-2に示す。
実施例 7
シリコン系導電材料を作製するために、 2-6化合物半導体または 3-5化合物半 導体並びに高純度 Si(lON)と 3族または 5族の添加元素とを表 7-1に示すように配 含した後、 Arガス雰囲気中でアーク溶解した。 また 3，5族元素の添加量は、 P、 N型のキヤリャ一濃度が 10l9~l020(M/m3)になるよう配合し、 溶解した。 得られたボタン状のインゴットを 5X 5X 5mm、 10 X 10 X 2mm, 10φΧ2πιπι の形状に切断加工し、 それぞれのキヤリャ一濃度、 電気抵抗率、 熱伝導率を測 定した。 それらの測定結果を表 7-2に示す。
Figure imgf000025_0001
Figure imgf000026_0001
Figure imgf000027_0001
Figure imgf000028_0001
表 7-]
Figure imgf000029_0001
Figure imgf000030_0001
実施例 8
シリコン系導電材料を作製するために、 高純度 Si(lON)と 3族元素、 4族元素 を表 8-1に示すように配合した後、 Arガス雰囲気中でアーク溶解した。 得られ たボタン状のインゴットを 5X5X5mm、 10XlOX2mm、 10 X2mmの形状に 切断加工し、 それぞれのキヤリヤー濃度、 電気抵抗率、 熱伝導率を測定した。 それらの測定結果を表 8-2に示す。
実施例 9
シリコン系導電材料を作製するために、 高純度 Si(lON)と 5族元素、 4族元素 を表 9-1に示すように配含した後、 Arガス雰囲気中でアーク溶解した。 得られ たボタン状のインゴットを 5X5X5nmi、 10 X 10 X 2mm, 10φΧ2ππηの形状に 切断加工し、 それぞれのキヤリヤー濃度、 電気抵抗率、 熱伝導率を測定した。 それらの測定結果を表 8-2に示す。
No. 母体 添カロ元素 添加元素 元素名 元素名
(at%) (at%)
1 Si C 0.05 B 1.0
2 Si C 3.0 B 1.0
3 Si C 5.0 B 1.0
4 Si Ge 0.05 B 1.0
5 Si Ge 3.0 B 1.0
6 Si Ge 5.0 B 1.0
7 Si Sn 0.05 Al 1.0
8 Si Sn 3.0 Al 1.0
9 Si Sn 5.0 Al 1.0
10 Si B 3.0
11 Si Ga 3.0
12 Si-Ge Ge 20.0 B 3.0
13 Si-Ge Ge 20.0 Ga 3.0
6 OM/6 ld Z3s/8fcvl〕6
—1
Figure imgf000033_0001
表 9-1
No. 母体 添加元素 添加元素 添加量 添加量 元素名 元素名
(at ) (at )
21 Si C 0.05 P 1.0
22 Si c 3.0 P 1.0
23 Si c 5.0 P 1.0
24 Si Ge 0.05 Sb 1.0
25 Si Ge 3.0 Sb 1.0 β Oi
Ol Ge 5.0 Sb 1.0
27 Si Sn 0.05 P 1.0
28 Si Sn 3.0 P 1.0
29 Si Sn 5.0 P 1.0
30 Si P 3.0
31 Si Bi 3.0
32 Si-Ge Ge 20.0 P 3.0
33 Si-Ge Ge 20.0 Ga 3.0
Figure imgf000035_0001
εε
ひ 9eO/86Jf/丄 3d li /66 Ο 実施例 10
P型 Si半導体を作製するため、 高純度単結晶 Si(lON)と表 10に示すような元 素を所定の割合で抨量した後、 Arガス雰囲気中でアーク溶解した。 得られた ボタン状のインゴットを 5X 5X 5mm、 10 X 10 X 2mm, 径 10X2mmの形状に 切断加工して、 それぞれキヤリヤー濃度、 電気抵抗率、 熱伝導率を測定した。 それらの測定結果を表 10に示す。
実施例 11
N型 Si半導体を作製するため、 高純度単結晶 Si(lON)と表 11-1に示すような 元素を所定の割合で枰量した後、 Arガス雰囲気中でアーク溶解した。 得られ たボタン状のインゴットを 5X 5X5mm、 10 X 10 X 2mm, 径 10X2mmの形状 に切断加工して、 それぞれキヤリヤー濃度、 電気抵抗率、 熱伝導率を測定し た。 それらの測定結果を表 11-1、 表 11-2に示す。
Figure imgf000037_0001
表 11-
No 母体 添加元素、 添加量キヤリャ一濃度 特 性 脚口 御ff^ ΐΠ口重 電気抵抗率 熱伝導率 ノ Li:*f¾ CM/m3) p(i2'mリ ii(W/m )
14 Si Nd 0,10 1.8X1019 3.5X10-4 112
15 Si Nd 0.50 7.5X1018 3.2X10-5 98
16 Si Nd 1.0 1.2X1020 1.7X10-5 72
17 Si Nd 5.0 5.3X1020 6.0X10-6 48 施 18 Si Nd 10.0 1.3X1021 3.0X10-6 35
19 Si Nd 15.0 2.8X1021 8.3 10-7 25
20 Si Fe 0.10 1.3X1019 4.3X10-4 134 例 21 Si Fe 0.50 3.4X1019 2.1X10-5 105
22 Si Fe 3.0 1.8X1020 6.2X10-6 74
23 Si Fe 10.0 8.3X1020 3.4X10-6 55
11 24 Si Fe 15.0 1.7X1021 1.5X10-6 42
25 Si La 3.0 3.4X1020 6.8X10-6 54
26 Si Ce 3.0 3.1X1020 6.4X10-6 54
27 Si Pr 3.0 3.5X1020 6.5X10-6 52
28 Si Sm 3.0 2.5X1020 6.6X10-6 52
29 Si Dy 3.0 3.7X1020 6.2X10-6 51
30 Si Ti 3.0 3.2X1020 3.2X10-6 83
31 Si V 3.0 3.6X1020 7.7X10-6 80
32 Si Cr 3.0 1.8X1020 8.4X10-6 77
33 Si Mn 3.0 1.4X1020 8.7X10-6 76 表 11-2
ΓΜΟ 添加元素、 添加量 キヤリャ一 熱 電 特 性 濃度
添力 Πΐϊ1泰 添加量 電気抵抗率 熱伝導率
(at%) (M/m3) ρ(Ω·πι) 顯 /mK)
34 Si _
し 0 1.6X1020 3.4X10-6 74
35 Si I I 1.3X1020 6.9X10-6 72
36 Si Cu 3.0 1.4X1020 7.3X10-6 71
37 Si J b 2.6X1020 3.7X10-O 63 実 38 Si A o.U 2.8X1020 6.0X10-6 60
39 Si Ce 1.0 3.3X1020 5.9X10-6 58 施 Nd 2.0
40 Si Dy 1.0 3.1X1020 6.7X10-6 58
1グ u Zr 2.0
Nd 1.0
11 41 Si Nb 2.0 2.2X1020 5.6X10-6 63
Fe 1.0
La 1.0
42 Si Dy 2.0 2.6X1020 6.9X10-6 56
Nb 1.0
La 1.0
43 Si Fe 2.0 1.8X1020 9.2X10-6 60
Ni 1.0
実施例 12
P型半導体を作製するため、 高純度単結晶 Si(lON)と表 12-1に示す添加元素 を所定の配合で秤量した後、 Arガス雰囲気中でアーク溶解した。 得られたボ タン状のインゴットを 5 X 5X 5mm、 10 X 10 X 2mm, 径 10X2mmの形状に切 断加工し、 それぞれキヤリヤー濃度、 電気抵抗率、 熱伝導率を測定した。 それ らの測定結果を表 12-1、 表 12-2に示す。
実施例 13
N型半導体を作製するため、 高純度単結晶 Si(lON)と表 13-1に示す添加元素 を所定の配合で秤量した後、 Arガス雰囲気中でアーク溶解した。 得られたボ タン状のインゴットを 5X 5X5mm、 10 x 10 x2mm, 径 10X2mmの形状に切 断加工し、 それぞれキヤリヤー濃度、 電気抵抗率、 熱伝導率を測定した。 それ らの測定結果を表 13-1、 表 13-2に示す。 なお、 N，0元素の添加は、 Si3N4,Si02 をアーク溶解時に添加することにより行った。
実施例 12a，13a
N型と P型 Si-Ge半導体を作製するために、 該 Si，多結晶 Ge(4N)を原料比で 4: 1 の割合にして、 表 14-1、 表 15-1の No.29,30および 59,60に示す元素を所定の割 合で秤量した後、 Arガス雰囲気中でアーク溶解した。 溶解後の測定試料は実 施例 12と同一形状に加工し、 またその測定条件も実施例 1と同一である。
表 12-]
Figure imgf000041_0001
Figure imgf000042_0001
z-zx
o ひ 9εθ/86<ΙΓ/丄:) d 表 13-
Figure imgf000043_0001
Figure imgf000044_0001
実施例 14
シリコン系導電材料を作製するため、 高純度単結晶 Si(lON)と表 14-1、 表 14- 2に示すような元素を所定の割合で秤量した後、 Arガス雰囲気中で通常にァー ク溶解してその直後に上から冷し金で抑えて急冷した試料を作製した。 また、 比較のために通常にアーク溶解した試料を 1000°C程度で熱処理して結晶を粒 成長させた比較試料を作成した。
アーク溶解ルツボの形状は、 図 6に示すように逆円錐台形で上部内径
60mm, 底部内径 40mm、 深さ 30mmであり、 冷し金は銅製で丁度このルツボ に入る寸法形状であるが、 冷却効率を上げるために、 熱容量が大きくなるよう に厚み 50mmに加工したものを使用した。
得られたボタン状のィンゴットの寸法形状は、 外径 40mm X 4mmであつ た。 このインゴットを 5X5X 3mm、 10 X 10 X 2mm, 外径 10X2mmの形状に 切断加工して、 それぞれキヤリヤー濃度、 電気抵抗率、 熱伝導率を測定した。 それらの測定結果を表 14-1、 表 14-2に示す。
平均結晶粒径は、 試料を研磨後化学エッチングして測定した。 通常にアーク 溶解した試料の平均結晶粒径は 10~20μιη程度であった。 また、 結晶粒内と結 晶粒界の添加元素の析出状態について ΕΡΜΑによリ観察した結果、 急冷試料で は添加元素が粒界に沿って分散して存在しているが、 急冷しなレ、2種の試料で はほぼ連続的に粒界に沿って帯状に点在していた。
実施例 15
Ν型 Si半導体を作製するため、 高純度単結晶 Si(lON)と表 15-1、 表 15-2に示 すような元素を所定の割合で秤量した後、 Arガス雰囲気中で通常にアーク溶 解した試料と、 アーク溶解直後に上から冷し金で抑えて急冷した試料の 2種類 作製した。 また、 比較のために通常にアーク溶解した試料を 1000°C程度で熱 処理して結晶を粒成長させた比較試料を作成した。 アーク溶解後の急冷方法は 実施例 14と同じである。 得られたボタン状のインゴットの寸法形状は、 外径 40 X 4mmであった。 該 インゴットを 5X 5X 3mm、 10 X 10 X 2mm, 外径 10 X 2mmの形状に切断加工 して、 それぞれキヤリヤー濃度、 電気抵抗率、 熱伝導率を測定した。 それらの 測定結果を表 15-1、 表 15-2に示す。
平均結晶粒径は、 試料を研磨後化学エッチングして測定した。 通常にアーク 溶解した試料の平均結晶粒径は 10〜20μπι程度であった。 また、 結晶粒内と結 晶粒界の添加元素の析出状態について ΕΡΜΑによリ観察した結果、 急冷試料で は添加元素が粒界に沿って分散して存在しているが、 急冷しな 、2種の試料で はほぼ連続的に粒界に沿って帯状に点在していた。
表 14-1
No 母体 添加元素、 添加量 平均結晶 特 性
粒径
加 、 Π蠢 電気抵抗率 熱伝導率
/ 、
元素 (at%) (μπι) ρ(Ω·πι) K(W/ K)
1 Si Λ Λ 1 Λ 4.5 5.0X10-5 37.7
2 Si ΛΊ 1 Π 3.4 8.4X10-6 33.7
3 Si 八1 .U 2.8 7.4X10-6 29.3
4 Si A1 5.0 2.2 3.0X10-6 26
5 Si Ga 3.0 3.1 6.4X10-6 21.7
6 Si In 3.0 2.5 6.8X10-6 18
7 Si Zn 1.5 3.2 4.6X10-6 20
8 Si Al 1.5 2.7 7.8X10-6 17 冷 Y 0.5
9 Si Y 3.0 4.8 6.4X10-6 19
10 Si Mo 3.0 2.2 8.6X10-6 17.3
11 Si Zr 3.0 3.5 6.0X10-6 17.7
12 Si Be 3.0 2.8 4.6X10-6 32
13 Si Mg 3.0 4.3 5.2X10-6 27 表 14-2
No 母体 添加元素、 添加量 平均結晶 特 性
粒径
添カロ 添加量 電気抵抗率 熱伝導率 元素 (at%) (μπι) ρ(Ω·πι) iT(W/mK)
16 Si Ά A 1ι .U 15 9.3X10-6 48 非 17 Si Ga 3.0 18 7.0X10-6 37
18 Si Al 1.5 11 9.7X10-6 32
Y 0.5
19 Si Mo 3.0 17 1.6X10-5 30 冷 20 Si Be 3.0 19 9.3X10-6 45
21 Si Al 3.0 46 1.97X10-5 67 熱 22 Si Ga 3.0 53 8.3X10-6 63 処 23 Si Al 1.5 35 1.07X10-5 57 理 Y 0.5
α 24 Si Mo 3.0 56 1.8X10-5 48
25 Si Be 3.0 68 1.2X10-5 51
表 15-
Figure imgf000049_0001
表 15-2
Figure imgf000050_0001
実施例 16
P型 Si半導体を作製するため、 高純度単結晶 Si(lON)と表 16-1に示す種々の元 素を所定の割合で秤量した後、 Arガス雰囲気中でアーク溶解した。 得られた ボタン状のインゴットを粗粉碎、 ディスクミソレ粉砕した後、 ジェットミル粉砕 して表 1に示す平均粒径の粉末を作製した後、 表 16-2、 16-3に示すホットプレ ス条件で 3時間保持し、 表 16-2に示す種々の気孔率を有する焼結体を作製し た。
また、 得られたボタン状のィンゴットを Ar雰囲気中で 50時間メ力二カル了 口イングした後、 表 16-2、 表 16-3に示すホットプレス条件で 3時間保持し、 表 16-3に示す種々の平均結晶粒径を有する焼結体を作製した。
得られた焼結体を 5X5X5mm、 10X lOX2mm、 外径 10 X 2mmの形状に切 断加工して、 それぞれキヤリヤー濃度、 電気抵抗率、 熱伝導率を測定した。 そ れらの測定結果を表 16-1、 表 16-2、 表 16-3に示す。
実施例 17
N型 Si半導体を作製するため、 高純度単結晶 Si(lON)と表 17-1に示す種々の 元素を所定の割合で秤量した後、 Arガス雰囲気中でアーク溶解した。 得られ たボタン状のインゴットを粗粉砕、 ディスクミル粉砕した後、 ジェットミル粉 砕して表 Γ7-1に示す平均粒径の粉末を作製した後、 表 17-2に示すホットプレス 条件で 3時間保持し、 表 17-3に示す種々の気孔率を有する焼結体を作製した。 また、 得られたボタン状のインゴットを Ar雰囲気中で 50時間メカニカルァ 口イングした後、 表 Γ7-3に示すホットプレス条件で 3時間保持し、 表 17-5に示 す種々の平均結晶粒径を有する焼結体を作製した。 得られた焼結体を実施例 1 と同じ寸法に加工して各種測定用の試料を作製した。 熱電特性の測定条件は実 施例 1と同一である。 それらの測定結果を表 17-2と表 17-3に示す。 表 16-
サン 母体 添加元素、 添加量 キヤリヤー 平均粉砕 プル 濃 度 粒 径 添加量
添加元素
No (at%) (M/m3) μπι
1 Si A1 3.0 1.1X1021 2.7
2 Si Ga 3.0 1.2X1021 3.0 施 3 Si Zn 3.0 1.8X1021 2.8
4 Si Be 3.0 1.0X1021 3.2 例
5 Si Mo 3.0 0.9X1021 2.9
16 6 Si Al 1.5 1.0X1021 3.0
Mo 1.5
表 16-2
丄ヽ υ サン ホッ卜プレス
メ、 千 平均結 特 性 冬
プル 晶粒径
温度 圧力 饥半 辱华 A
No %
し M丄 viPr μηι ρ(Ωπι) (W/mK)
1 1 0 12 10-5
9 1 1000 49 47 3 2 sy 10-5 1Q
1 1000 98 40 4 15 10-5 24
4 1 上 丄 yo 32 5 14X10-5
5 1 1000 294 26 5 1.3X10-5 37 施 6 1 1200 49 15 8 1.3X10-5 42
7 1 1200 98 11 9 1.3X10-5 44 例 8 1 1200 147 8 10 1.3X10-5 46
9 1 1200 196 6 12 1.2X10-5 47
16 10 1 1200 245 5 13 1.2X10-5 50
11 1 1250 245 2 15 1.2X10-5 55
12 2 1000 196 28 6 1.4X10-5 36
13 3 1000 196 31 6 1.4X10-5 34
表 16-3
ホットプレス
No サン 気孔率 平均結 特 性
フル 条 件 晶粒径
温度 圧力 電気抵抗率 熱伝導率
No %
°C MP μπα ρ(Ωπι) ^(W/mK)
14 1 12 0.05 3.3X10-5 19
15 1 ΛΓί 10 0.10 2.1X10-5 21
16 1 1000 196 10 0.90 1.6X10-5 24
17 1 1100 98 9 2.4 1.4X10-5 27
18 1 1200 49 8 5.0 1.3X10-5 32 施 19 1 1250 24 7 8.4 1.2X10-5 45
20 2 1100 98 8 3.1 1.4X10-5 29 例 21 3 1100 98 8 2.8 1.5X10-5 27
22 4 800 294 15 0.11 3.6X10-5 20
16 23 4 900 294 8 0.35 2.6X10-5 22
24 5 800 294 19 0.12 3.7X10-5 21
25 5 900 294 11 0.31 3.0X10-5 24
26 6 800 294 9 0.14 3.4X10-5 23
表 17-]
+、ンノ
母体 添加元素、 添加量 ャリ T 十 KJiS 牛 プル 濃 度 粒 径 添加量
■vr_ 添加元素
JNO (at )
Figure imgf000055_0001
μπι
7 Si P 3.0 2.8X1020 2.6
8 Si Sb 3.0 2.8X1020 2.8
9 Si Bi 3.0 3.5X1020 2.8
10 Si Cr 3.0 3.4X1020 3.5 施
11 Si La 3.0 3.5X1020 2.9 例 12 Si P 1.5 3.0X1020 3.4
Cr 1.5
17
P 1.0
13 Si Cr 1.0 3.2X1020 3.1
La 1.0
表 17-2
ホッ卜プレス
No サン 気孔率 平均結 特 性
プル 条 件 晶粒径
温度 力 電気抵抗率 熱伝導率 K
%
No °C MP μπι p("m) (W/m )
27 7 _ _ 0 14 1.3X10-5 30
28 7 1000 49 45 3 2.9X10-5 9
29 7 1000 98 40 4 1.9X10-5 13
30 7 1000 196 31 5 1.7X10-5 15
31 7 1000 294 24 6 1.6X10-5 17 施 32 7 1200 49 17 8 1.4X10-5 19
33 7 1200 98 13 9 1.4X10-5 21 例 34 7 1200 147 9 10 1.4X10-5 22
35 7 1200 196 7 12 1.4X10-5 23
17 36 7 1200 245 5 13 1.3X10-5 25
37 7 1250 245 2 14 1.3X10-5 29
38 8 1000 196 27 6 1.6X10-5 18
39 9 1000 196 30 6 1.7X10-5 17
Figure imgf000057_0001
^317- 実施例 18
P型 Si半導体を作製するために、 高純度 Si(lON)または低純度 Si(3N)と表 18 に示す Si系化合物を所定の割合で配合した後、 Arガス雰囲気中でアーク溶解し た。 また、 添加量はキヤリヤー濃度が 1020(M/m3)になるよう配合して溶解し た。 得られたボタン状のインゴットを 5X 5X5mm、 10 X 10 X 2mm, 外径 10X2mniの形状に切断加工し、 それぞれのキヤリヤー濃度、 電気抵抗率、 熱 伝導率を測定した。 それらの測定結果を表 18に示す。
なお、 表 18から分かるように、 添加元素を Si化合物とした場合は、 溶解後分 析値が示すように溶解時の添加元素の蒸発 ·飛散が少なく 95%以上残リ、 添加 量の正確な制御が可能である。
実施例 19
N型 Si半導体を作製するために、 高純度 Si(lON)または低純度 (3N)と表 19に 示す Si系化合物を所定の割合で配合した後、 Arガス雰囲気中でアーク溶解し た。 また、 添加量はキヤリャ一濃度が 1020(M/m3)になるよう配合して溶解し た。 得られたボタン状のインゴットを 5 X 5 X 5mm, 10 X 10 X 2mm、 外径 10X2mmの形状に切断加工し、 それぞれのキヤリヤー濃度、 電気抵抗率、 熱 伝導率を測定した。 それらの測定結果を表 19に示す。
なお、 表 19から分かるように、 添加元素を Si化合物とした場合は、 溶解後分 析値が示すように溶解時の添加元素の蒸発 ·飛散が少なく 95%以上残り、 添加 量の正確な制御が可能である。 〇
Figure imgf000059_0001
表 19
Figure imgf000060_0001
実施例 20
シリコン系導電材料を作製するため、 高純度単結晶 Si(lON)基板にイオン ビーム装置を用いて、 一本の細線を引くごとく、 所定幅、 深さにわたって Si中 に Bが 3原子％含有されるようにド一プしたのち、 当該ドープした箇所の電気抵 抗を測定した結果、 10-5(Ω·πι)クラスの電気抵抗率を示し、 先の溶融により Β を 3原子％含有する導電材料と同等の特性を示すことが分かつた。 産業上の利用可能性
この発明によるシリコン系導電材料は、 ダイャモンド型結晶構造を有する Si に、 所要の各種元素、 遷移金属元素や希土類元素を添加し、 添加元素の種類と 添加量を適宜選定して調整することによって、 電気抵抗を下げることが可能で あり、 さらに、 急冷して半導体の平均結晶粒径が微細になり、 金属もしくは半 金属伝導を示す粒界相が分散する構成となすことによリ、 電気抵抗率が
10-5(Ω.πι)以下と優れた導電性を有するシリコン系導電材料が得られ、 さらに イオン注入法などにより、 他元素原子が Siの格子間にほぼ分散したような状態 を実現することによつても、 電気抵抗率が 10-5(Ω·πι)以下の優れた導電性を有 する導電材料を得ることが可能である。
この発明によるシリコン系導電材料の用途、 使用形態は、 導電性を必要とす るあらゆる用途に適用可能で、 かかる用途に応じて板状、 棒状、 球体、 微粒子 などあらゆる形態を取り得るもので、 例えば、 所要の元素とともに溶融した原 料から板材、 棒材、 線材、 あるいは所要形状の導電部品として成形するほか、 気相成長法による成膜、 パターンニングしたり、 シリコン基板に Ρや Βをィォ ンビームで注入、 パターンニングして導通経路を自由に形成することができ る。

Claims

請求の範囲
1. Siに少なくとも他元素の 1種を 0.001原子％以上含有し、 電気抵抗率 p が 1 X 10-3(Ω.πι)以下であるシリコン系導電材料。
2. 請求項 1において、 半導体結晶粒子相とバルク中で分散する金属又は 半金属の伝導体結晶粒界相とからなるシリコン系導電材料。
3. 請求項 1において、 他元素原子力お iの格子間にほぼ分散したシリコン 系導電材料。
4. 請求項 1から請求項 3において、 他元素が、
添加元素 A(Be，Mg，Ca，Sr,Ba,Zn，Cd，Hg,B，Al，Ga,In，Tl)、
遷移金属元素 Μ^Μ Υ,Μο,Ζι·)の各群の元素の単独又は複合であるシ リコン系導電材料。
5. 請求項 1から請求項 3において、 他元素が、
添加元素 B(N，P，As,Sb，Bi，0,S,Se,Te)、 遷移金属元素
M2(M2;Ti，V,Cr，Mn，Fe，Co，Ni,Cu,Nb,Ru，Rh，Pd，Ag,Hf，Ta，W，Re，Os， Ir,Pt，Au)、 希土類元素
RE(RE;La,Ce，Pr，Nd，Pm，Sm，Eu，Gd,Tb,Dy，Ho,Er，Yb，Lu)の各群の 元素の単独又は複合であるシリコン系導電材料。
6. 請求項 1から請求項 3において、 他元素が、 添加元素
A(Be，Mg，Ca，Sr,Ba,Zn，Cd，Hg，B，Al，Ga，In，Tl)、 添加元素
B(N,P，As,Sb，Bi，0，S，Se，Te)、
Figure imgf000062_0001
M2(M2;Ti,V，Cr，Mn，Fe,Co，Ni,Cu,Nb,Ru，Rh，Pd，Ag，Hf,Ta，W，Re，Os， Ir，Pt,Au)、 希土類元素 1^0^;1^,〇6 1"^(1 111,8111，£11，&(1/1¾，0 ,110，£1"，¥1}山11)の各群の 元素の単独又は複合であるシリコン系導電材料。
7. 請求項 1から請求項 6において、 他添加元素を 0.1原子％~25原子％含 有し、 電気抵抗率 pが 1Χ 10-5(Ω·ΠΙ)以下であるシリコン系導電材料。
8. 請求項 1から請求項 7において、 形態がリボン状、 板状、 棒状、 球体 であるシリコン系導電材料。
9. 請求項 1から請求項 7において、 形態が基板上に成膜された薄膜であ るシリコン系導電材料。
10, 請求項 1から請求項 7において、 形態が単結晶または多結晶 Si基板で あり、 導電性を要する箇所にのみ添加元素が含有されたシリコン系 導電材料。
11. 請求項 10において、 ィォン注入法で所要添加元素が所要パターンで
Si基板内にドープされたシリコン系導電材料。
12. 請求項 11において、 添加元素が Bまたは Pであるシリコン系導電材 料。
13. 請求項 1から請求項 7において、 形態が単結晶または多結晶 Si基板で あリ、 所要添加元素がドープされた単結晶または多結晶 Si基板を他 基板と接続したシリコン系導電材料。
14. 請求項 1から請求項 7において、 微粒子化して金属または合金のバル クあるいは粉末中に分散させたシリコン系導電材料。
15. 請求項 1から請求項 7において、 微粒子化して樹脂材料内に分散させ たシリコン系導電材料。
16. 請求項 1から請求項 7において、 微粒子化してセラミックスあるいは ガラス質基材内に分散させたシリコン系導電材料。
17. 請求項 1から請求項 7において、 金属または合金のバルクあるいは粉 末、 樹脂材料、 セラミックスあるいはガラス質基材から選択される 混合材料内に分散させたシリコン系導電材料。
18. 請求項 1から請求項 7において、 微粒子化して金属または合金のバル クあるいは粉末、 樹脂材料、 セラミックスあるいはガラス質基材か ら選択される混合材料内に分散させたペーストからなり、 所要面に 成形固化されたシリコン系導電材料。
19. Siに少なくとも他元素の 1種を 0.001at%以上含有するように溶解し た溶融物を急冷して、 半導体結晶粒子相と、 バルク中で分散する金 属又は半金属の伝導体結晶粒界相と力 らなる組織を得るシリコン系 導電材料の製造方法。
20. 請求項 19において、 急冷方法が冷やし金で急冷するシリコン系導電 材料の製造方法。
21. 請求項 19において、 急冷方法が回転ロールに接触させて超急冷して 大半あるいは全てをアモルファス状にした後熱処理するシリコン系 導電材料の製造方法。
22. 請求項 21において、 超急冷した後熱処理するシリコン系導電材料の 製造方法。
23. 請求項 19において、 急冷方法が溶融物を急冷して平均結晶粒径を
Ο.ΐμπ！〜 5μπιとなすシリコン系導電材料の製造方法。
24. Siに少なくとも他元素の 1種を 0.001at%以上含有するように溶解し た溶融物を冷却後に熱処理して、 半導体結晶粒子相と、 バルク中で 分散する金属又は半金属の伝導体結晶粒界相とからなる組織を得る シリコン系導電材料の製造方法。
25. 単結晶または多結晶 Si基板にイオン注入法で所要添加元素をドープ して、 ドープした箇所を導電体となすシリコン系導電材料の製造方 法。
26. 請求項 1から請求項 7のいずれかからなる Si微粒子を、 金属または合 金のバルクあるいは粉末、 樹脂材料、 セラミックスあるいはガラス 質基材から選択される混合材料内に分散させてペースト状となし、 所要面に成形し固化したシリコン系導電材料の製造方法。
27. 請求項 1から請求項 7のいずれかからなるシリコン系導電材料を、 気 相成長法によリ薄膜に形成するシリコン系導電材料の製造方法。
PCT/JP1998/003642 1997-10-24 1998-08-14 Silicon based conductive material and process for production thereof WO1999022411A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US09/529,955 US6506321B1 (en) 1997-10-24 1998-08-14 Silicon based conductive material and process for production thereof
AU86497/98A AU8649798A (en) 1997-10-24 1998-08-14 Silicon based conductive material and process for production thereof
CA002307231A CA2307231C (en) 1997-10-24 1998-08-14 Silicon based conductive material and process for production thereof
EP98937838A EP1039557A4 (en) 1997-10-24 1998-08-14 SILICON-CONDUCTIVE MATERIAL AND METHOD FOR MANUFACTURING THE SAME

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP9/309933 1997-10-24
JP30993397 1997-10-24
JP10/134354 1998-04-28
JP13435498 1998-04-28

Publications (1)

Publication Number Publication Date
WO1999022411A1 true WO1999022411A1 (en) 1999-05-06

Family

ID=26468487

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/003642 WO1999022411A1 (en) 1997-10-24 1998-08-14 Silicon based conductive material and process for production thereof

Country Status (7)

Country Link
US (1) US6506321B1 (ja)
EP (1) EP1039557A4 (ja)
KR (1) KR100500493B1 (ja)
CN (1) CN1196208C (ja)
AU (1) AU8649798A (ja)
CA (1) CA2307231C (ja)
WO (1) WO1999022411A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353521A (ja) * 2001-05-25 2002-12-06 Atsushi Sugihara プラスチック又はガラス製熱電発電モジュール及びその製造方法
JP2003031860A (ja) * 2001-07-19 2003-01-31 Toshiba Corp 熱電材料および熱電変換モジュール
WO2005038891A1 (ja) * 2003-10-16 2005-04-28 Jsr Corporation シリコン・コバルト膜形成用組成物、シリコン・コバルト膜およびその形成方法
WO2011013609A1 (ja) * 2009-07-27 2011-02-03 学校法人東京理科大学 アルミニウム・マグネシウム・ケイ素複合材料及びその製造方法、並びに該複合材料を用いた熱電変換材料、熱電変換素子、及び熱電変換モジュール
JP2015050265A (ja) * 2013-08-30 2015-03-16 古河電気工業株式会社 熱電変換材料およびその製造方法
JP2017178720A (ja) * 2016-03-31 2017-10-05 東ソー株式会社 珪化バリウムバルク多結晶体及びその用途
JP2018142564A (ja) * 2017-02-27 2018-09-13 株式会社日立製作所 熱電変換材料及びその製造方法
JP2018157136A (ja) * 2017-03-21 2018-10-04 三菱マテリアル株式会社 熱電変換モジュール
JP2019125676A (ja) * 2018-01-16 2019-07-25 学校法人東京理科大学 多結晶性マグネシウムシリサイド及びその利用

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419488B1 (ko) * 1999-03-10 2004-02-19 스미토모 도큐슈 긴조쿠 가부시키가이샤 열전 변환 재료 및 그 제조 방법
KR100541655B1 (ko) 2004-01-07 2006-01-11 삼성전자주식회사 패키지 회로기판 및 이를 이용한 패키지
DE102004039197B4 (de) * 2004-08-12 2010-06-17 Siltronic Ag Verfahren zur Herstellung von dotierten Halbleiterscheiben aus Silizium
EP1796151A1 (en) * 2005-12-09 2007-06-13 Interuniversitair Microelektronica Centrum ( Imec) Low work function metal alloy
CN100407466C (zh) * 2005-07-12 2008-07-30 北京科技大学 一种纳-微米多孔硅系列热电材料的制备方法
DE102005047907A1 (de) * 2005-10-06 2007-04-12 Basf Ag Photovoltaische Zelle mit einem darin enthaltenen photovoltaisch aktiven Halbleitermaterial
UA81965C2 (en) * 2006-02-14 2008-02-25 Александра Николаевна Шмирева Integral thin-film module
DE102007039060B4 (de) * 2007-08-17 2019-04-25 Evonik Degussa Gmbh Thermokraftelement oder Peltier-Elemente aus gesinterten Nanokristallen aus Silicium, Germanium oder Silicium-Germanium-Legierungen
US8226840B2 (en) * 2008-05-02 2012-07-24 Micron Technology, Inc. Methods of removing silicon dioxide
CN101798215A (zh) * 2010-04-16 2010-08-11 山东大学 镧和镝共掺杂SrTiO3陶瓷材料及其制备方法
CN103534200B (zh) * 2011-05-13 2017-02-08 Lg化学株式会社 化合物半导体及其用途
WO2012157917A1 (ko) * 2011-05-13 2012-11-22 주식회사 엘지화학 신규한 화합물 반도체 및 그 활용
US20130307200A1 (en) * 2011-11-02 2013-11-21 John Carberry Sintered Polycrystalline Silicon-based Thermoelectrics
US20130247953A1 (en) * 2012-03-23 2013-09-26 Trustees Of Boston College Electrode materials and configurations for thermoelectric devices
US9741677B1 (en) 2016-03-01 2017-08-22 Infineon Technologies Ag Semiconductor device including antistatic die attach material
CN107604437A (zh) * 2016-07-12 2018-01-19 上海新昇半导体科技有限公司 在石英坩埚中制备硅熔融体的方法
US11462670B2 (en) * 2016-08-31 2022-10-04 Sumitomo Electric Industries, Ltd. Thermoelectric conversion material, thermoelectric conversion element and thermoelectric conversion module
US11716903B2 (en) * 2018-09-03 2023-08-01 Sumitomo Electric Industries, Ltd. Thermoelectric conversion element, thermoelectric conversion module, optical sensor, method of producing thermoelectric conversion material, and method of producing thermoelectric conversion element
EP3852174A4 (en) * 2019-03-08 2021-12-01 LG Chem, Ltd. SULFUR-DOPED SILICON NEGATIVE ELECTRODE MATERIAL, ITS PRODUCTION PROCESS, LITHIUM SECONDARY BATTERY NEGATIVE ELECTRODE INCLUDING NEGATIVE ELECTRODE MATERIAL, AND LITHIUM SECONDARY BATTERY INCLUDING NEGATIVE ELECTRODE
CN111816852B (zh) * 2020-06-29 2022-04-29 瑞声科技（南京）有限公司 硅基复合负极材料的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119589A (ja) * 1986-11-07 1988-05-24 Hitachi Ltd 熱電材料の製造方法
JPH01276678A (ja) * 1988-04-27 1989-11-07 Idemitsu Petrochem Co Ltd 熱電素子
JPH038707A (ja) * 1989-06-02 1991-01-16 Mitsubishi Materials Corp ｎ型Ｆｅ珪化物熱電変換材料
JPH0374885A (ja) * 1989-08-15 1991-03-29 Mitsubishi Materials Corp Ｐ型Ｆｅ珪化物熱電変換材料
JPH04716A (ja) * 1990-04-17 1992-01-06 Fujitsu Ltd 半導体装置の製造方法
JPH04137619A (ja) * 1990-09-28 1992-05-12 Canon Inc 半導体装置の製造方法
JPH07321044A (ja) * 1994-05-20 1995-12-08 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1265318A (ja) * 1968-05-14 1972-03-01
US4063210A (en) * 1976-02-17 1977-12-13 General Motors Corporation Temperature independent semiconductor resistor and method of making same
GB2086135B (en) * 1980-09-30 1985-08-21 Nippon Telegraph & Telephone Electrode and semiconductor device provided with the electrode
US4357179A (en) * 1980-12-23 1982-11-02 Bell Telephone Laboratories, Incorporated Method for producing devices comprising high density amorphous silicon or germanium layers by low pressure CVD technique
GB8504725D0 (en) * 1985-02-23 1985-03-27 Standard Telephones Cables Ltd Integrated circuits
JP2686928B2 (ja) * 1985-08-26 1997-12-08 アンリツ株式会社 シリコン・ゲルマニウム混晶薄膜導電体
US4764212A (en) * 1986-02-21 1988-08-16 Kabushiki Kaisha Komatsu Seisakusho Thermoelectric material for low temperature use and method of manufacturing the same
JP2523131B2 (ja) * 1987-06-15 1996-08-07 三井東圧化学株式会社 新規な固体物質
JP2566963B2 (ja) * 1987-06-17 1996-12-25 三井東圧化学株式会社 新規な薄膜物質
US4849033A (en) * 1988-04-21 1989-07-18 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Annealing Group III-V compound doped silicon-germanium alloy for improved thermo-electric conversion efficiency
JPH0732320B2 (ja) * 1988-04-28 1995-04-10 茂一 渋谷 反射板のある電波暗室
JP3572791B2 (ja) * 1995-03-03 2004-10-06 ヤマハ株式会社 熱電冷却用材料の製造方法
US5763293A (en) * 1996-03-04 1998-06-09 Yamaha Corporation Process of fabricating a thermoelectric module formed of V-VI group compound semiconductor including the steps of rapid cooling and hot pressing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119589A (ja) * 1986-11-07 1988-05-24 Hitachi Ltd 熱電材料の製造方法
JPH01276678A (ja) * 1988-04-27 1989-11-07 Idemitsu Petrochem Co Ltd 熱電素子
JPH038707A (ja) * 1989-06-02 1991-01-16 Mitsubishi Materials Corp ｎ型Ｆｅ珪化物熱電変換材料
JPH0374885A (ja) * 1989-08-15 1991-03-29 Mitsubishi Materials Corp Ｐ型Ｆｅ珪化物熱電変換材料
JPH04716A (ja) * 1990-04-17 1992-01-06 Fujitsu Ltd 半導体装置の製造方法
JPH04137619A (ja) * 1990-09-28 1992-05-12 Canon Inc 半導体装置の製造方法
JPH07321044A (ja) * 1994-05-20 1995-12-08 Fujitsu Ltd 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1039557A4 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353521A (ja) * 2001-05-25 2002-12-06 Atsushi Sugihara プラスチック又はガラス製熱電発電モジュール及びその製造方法
JP2003031860A (ja) * 2001-07-19 2003-01-31 Toshiba Corp 熱電材料および熱電変換モジュール
WO2005038891A1 (ja) * 2003-10-16 2005-04-28 Jsr Corporation シリコン・コバルト膜形成用組成物、シリコン・コバルト膜およびその形成方法
US7718228B2 (en) 2003-10-16 2010-05-18 Jsr Corporation Composition for forming silicon-cobalt film, silicon-cobalt film and method for forming same
WO2011013609A1 (ja) * 2009-07-27 2011-02-03 学校法人東京理科大学 アルミニウム・マグネシウム・ケイ素複合材料及びその製造方法、並びに該複合材料を用いた熱電変換材料、熱電変換素子、及び熱電変換モジュール
CN102473831A (zh) * 2009-07-27 2012-05-23 学校法人东京理科大学 铝-镁-硅复合材料及其制造方法和使用了该复合材料的热电转换材料、热电转换元件以及热电转换组件
JP2015050265A (ja) * 2013-08-30 2015-03-16 古河電気工業株式会社 熱電変換材料およびその製造方法
JP2017178720A (ja) * 2016-03-31 2017-10-05 東ソー株式会社 珪化バリウムバルク多結晶体及びその用途
JP2018142564A (ja) * 2017-02-27 2018-09-13 株式会社日立製作所 熱電変換材料及びその製造方法
JP2018157136A (ja) * 2017-03-21 2018-10-04 三菱マテリアル株式会社 熱電変換モジュール
JP2019125676A (ja) * 2018-01-16 2019-07-25 学校法人東京理科大学 多結晶性マグネシウムシリサイド及びその利用
JP7157993B2 (ja) 2018-01-16 2022-10-21 学校法人東京理科大学 多結晶性マグネシウムシリサイド及びその利用

Also Published As

Publication number Publication date
CN1280707A (zh) 2001-01-17
CA2307231C (en) 2006-06-20
AU8649798A (en) 1999-05-17
CA2307231A1 (en) 1999-05-06
EP1039557A4 (en) 2007-02-21
EP1039557A1 (en) 2000-09-27
US6506321B1 (en) 2003-01-14
KR100500493B1 (ko) 2005-07-14
CN1196208C (zh) 2005-04-06
KR20010031395A (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
WO1999022411A1 (en) Silicon based conductive material and process for production thereof
JP4399757B2 (ja) 熱電変換材料とその製造方法
KR100419488B1 (ko) 열전 변환 재료 및 그 제조 방법
KR101087355B1 (ko) 휴슬러 합금, 반-휴슬러 합금, 채워진 스커테루다이트계합금의 제조 방법, 및 이것을 사용하는 열전변환 시스템
US9353445B2 (en) Methods for thick films thermoelectric device fabrication
US6797079B2 (en) Physical vapor deposition target
JP2005072391A (ja) Ｎ型熱電材料及びその製造方法並びにｎ型熱電素子
JP2002064227A (ja) 熱電変換材料とその製造方法
JP6663612B2 (ja) 多結晶性マグネシウムシリサイドの製造方法および焼結体の製造方法
EP3922391A1 (en) Production method for copper/ceramic joined body, production method for insulated circuit board, copper/ceramic joined body, and insulated circuit board
JP4211318B2 (ja) フィルドスクッテルダイト系合金、その製造方法および熱電変換素子
KR20060073961A (ko) 반도체 비휘발 메모리용 상변화막 및 그 상변화막을형성하기 위한 스퍼터링 타겟
JP3572939B2 (ja) 熱電材料及びその製造方法
JP4346142B2 (ja) 低熱膨張係数高熱伝導性銅合金および前記銅合金が用いられた電気電子機器部品
EP1473374B1 (en) Copper alloy
EP4215633A1 (en) Thermoelectric material, method for producing same, and thermoelectric power generation element
EP4212476A1 (en) Thermoelectric material, method for proudcing same, and thermoelectric power generation element
CA2868197C (en) Methods for thick film thermoelectric device fabrication
JP2000261044A (ja) 熱電変換材料とその製造方法
JPH09260543A (ja) 窒化アルミニウム配線基板およびその製造方法
WO2019163807A1 (ja) 熱電変換材料、熱電変換素子、及び、熱電変換モジュール
JP3605366B2 (ja) 熱電素子の製造方法及びそれを用いて製造した熱電素子並びに熱電モジュール
JP2000261046A (ja) 熱電変換材料とその製造方法
JPH10308538A (ja) 熱電素子及びその製造方法
JP2001068744A (ja) 熱電変換材料と熱電変換素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 98811697.9

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AU BR CA CN ID IL JP KR MX SG US VN

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020007004412

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 2307231

Country of ref document: CA

Ref document number: 2307231

Country of ref document: CA

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1998937838

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09529955

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1998937838

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007004412

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1020007004412

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1998937838

Country of ref document: EP