JPH04716A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04716A JPH04716A JP10092790A JP10092790A JPH04716A JP H04716 A JPH04716 A JP H04716A JP 10092790 A JP10092790 A JP 10092790A JP 10092790 A JP10092790 A JP 10092790A JP H04716 A JPH04716 A JP H04716A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- film
- implanted
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010409 thin film Substances 0.000 claims abstract description 70
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 50
- 239000010703 silicon Substances 0.000 claims abstract description 50
- 239000010408 film Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000013078 crystal Substances 0.000 claims abstract description 16
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims description 27
- 238000000137 annealing Methods 0.000 claims description 15
- 230000001133 acceleration Effects 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 30
- 150000002500 ions Chemical class 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 11
- 230000005465 channeling Effects 0.000 abstract description 8
- 239000002245 particle Substances 0.000 abstract description 5
- -1 arsenic ions Chemical class 0.000 abstract description 4
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 description 10
- 230000004913 activation Effects 0.000 description 9
- 239000007790 solid phase Substances 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法、特に電極配線用のシリコン薄膜
を形成する方法に関し、 活性化アニールに際してシリコン結晶の固相成長が妨げ
られることのない不純物のイオン注入方法を提供してシ
リコン薄膜を低抵抗化することを目的とし、 導電性を有するシリコン薄膜を形成するに際して、化学
気相成長方法により結晶粒が分散した非晶質シリコン薄
膜を成長せしめる工程と、該成長工程に続いて該シリコ
ン薄膜に、該シリコンＦＩＭを透過しない加速エネルギ
ーで導電性不純物を直にイオン注入する工程と、該導電
性不純物がイオン注入されたシリコン薄膜を加熱アニー
ル処理する工程とを含み構成される。
を形成する方法に関し、 活性化アニールに際してシリコン結晶の固相成長が妨げ
られることのない不純物のイオン注入方法を提供してシ
リコン薄膜を低抵抗化することを目的とし、 導電性を有するシリコン薄膜を形成するに際して、化学
気相成長方法により結晶粒が分散した非晶質シリコン薄
膜を成長せしめる工程と、該成長工程に続いて該シリコ
ン薄膜に、該シリコンＦＩＭを透過しない加速エネルギ
ーで導電性不純物を直にイオン注入する工程と、該導電
性不純物がイオン注入されたシリコン薄膜を加熱アニー
ル処理する工程とを含み構成される。
（産業上の利用分野］
本発明は半導体装置の製造方法、特に電極配線用のシリ
コン薄膜を形成する方法に関する。
コン薄膜を形成する方法に関する。
近年、半導体デバイスの微細化と高速化の要求により、
電極配線に用いられるシリコン薄膜は、−層の薄膜化と
低抵抗化という相反する要求を満たす必要が生じて来て
いる。
電極配線に用いられるシリコン薄膜は、−層の薄膜化と
低抵抗化という相反する要求を満たす必要が生じて来て
いる。
電極配線に用いられる多結晶シリコン薄膜は、当初ガス
拡散により導電性不純物を導入することにより低抵抗化
がなされていたが、その薄膜化が進むに伴って、ガス拡
散法では抵抗値の制御が困難になり、且つ抵抗値のロフ
ト内、ロフト間のばらつきが大きくなって実用に耐えな
くなってきた。
拡散により導電性不純物を導入することにより低抵抗化
がなされていたが、その薄膜化が進むに伴って、ガス拡
散法では抵抗値の制御が困難になり、且つ抵抗値のロフ
ト内、ロフト間のばらつきが大きくなって実用に耐えな
くなってきた。
そこで最近では、導電性不純物のイオン注入によって多
結晶シリコン薄膜を低抵抗化する方法が一般に用いられ
るようになった。
結晶シリコン薄膜を低抵抗化する方法が一般に用いられ
るようになった。
従来、イオン注入技術を用いて多結晶シリコン薄膜を低
抵抗化する際には、チャネリング効果によって不純物イ
オンが深く注入され、多結晶シリコン薄膜を貫通して下
部に障害を与えるのを防止するために、第３図（ａ）に
示すように、多結晶シリコン薄膜５１の表面に熱酸化等
により所定の厚さのＳｉｎｇ膜５２膜形２し、このＳｉ
ｎ、膜５２を通して多結晶シリコン薄膜５１内へ不純物
例えば燐（Ｐ゛）をイオン注入することによって、多結
晶シリコン薄膜５１の表面に到達した時点での不純物イ
オンの加速エネルギーを当初の加速エネルギーｅ１がら
チャネリングを起こさない程度の低エネルギーｅ２に減
少させる方法が用いられていた。なお図中、５３は半導
体基板、５４は薄い絶縁膜を示す。
抵抗化する際には、チャネリング効果によって不純物イ
オンが深く注入され、多結晶シリコン薄膜を貫通して下
部に障害を与えるのを防止するために、第３図（ａ）に
示すように、多結晶シリコン薄膜５１の表面に熱酸化等
により所定の厚さのＳｉｎｇ膜５２膜形２し、このＳｉ
ｎ、膜５２を通して多結晶シリコン薄膜５１内へ不純物
例えば燐（Ｐ゛）をイオン注入することによって、多結
晶シリコン薄膜５１の表面に到達した時点での不純物イ
オンの加速エネルギーを当初の加速エネルギーｅ１がら
チャネリングを起こさない程度の低エネルギーｅ２に減
少させる方法が用いられていた。なお図中、５３は半導
体基板、５４は薄い絶縁膜を示す。
［発明が解決しようとする課題］
しかし上記従来の方法によると、不純物例えばＰ゛のイ
オン注入に際して、第３図［有］）に示すように、Ｓｉ
Ｏ□膜５２から叩き出された酸素（０゛）が、不純物例
えばＰ゛と共に多結晶シリコン薄膜５１中に注入される
。
オン注入に際して、第３図［有］）に示すように、Ｓｉ
Ｏ□膜５２から叩き出された酸素（０゛）が、不純物例
えばＰ゛と共に多結晶シリコン薄膜５１中に注入される
。
そしてこの０゛が、その後の、注入された不純物例えば
Ｐ゛を活性化し、且つシリコンの結晶粒を固相成長させ
て上記多結晶シリコン薄膜５１を低抵抗化する活性化ア
ニールの際に、シリコン結晶の固相成長を妨げ、充分な
低抵抗化が図れないという問題があった。
Ｐ゛を活性化し、且つシリコンの結晶粒を固相成長させ
て上記多結晶シリコン薄膜５１を低抵抗化する活性化ア
ニールの際に、シリコン結晶の固相成長を妨げ、充分な
低抵抗化が図れないという問題があった。
そこで本発明は、上記活性化アニールに際してシリコン
結晶の固相成長が妨げられることのない不純物のイオン
注入方法を提供してシリコン薄膜を低抵抗化することを
目的とする。
結晶の固相成長が妨げられることのない不純物のイオン
注入方法を提供してシリコン薄膜を低抵抗化することを
目的とする。
上記課題は、導電性を有するシリコン’−ｌＩＩ ’Ｆ
： 形成するに際して、化学気相成長方法により結晶粒
が分散した非晶質シリコン薄膜を成長せしめる工程と、
該成長工程に続いて該シリコン薄膜に、該シリコン″Ｆ
ｊｉ膜を透過しない加速エネルギーで導電性不純物を、
直にイオン注入する工程と、該導電性不純物がイオン注
入されたシリコン薄膜を加熱アニール処理する工程とを
含む本発明による半導体装置の製造方法によって解決さ
れる。
： 形成するに際して、化学気相成長方法により結晶粒
が分散した非晶質シリコン薄膜を成長せしめる工程と、
該成長工程に続いて該シリコン薄膜に、該シリコン″Ｆ
ｊｉ膜を透過しない加速エネルギーで導電性不純物を、
直にイオン注入する工程と、該導電性不純物がイオン注
入されたシリコン薄膜を加熱アニール処理する工程とを
含む本発明による半導体装置の製造方法によって解決さ
れる。
即ち本発明の方法においては、シリコン薄膜の形成に際
しての化学気相成長を可能な限り低い温度で行う。この
ようにして形成された非晶質に近い結晶粒の小さいシリ
コン薄膜においては、注入不純物イオンのシリコン原子
との衝突頻度が極度・に増し、チャネリング効果の発生
の頻度は大幅に減少する。そして更に不純物イオンの注
入に際しての加速エネルギーを可能な限り低くすること
によってチャネリングの発生を防止する。
しての化学気相成長を可能な限り低い温度で行う。この
ようにして形成された非晶質に近い結晶粒の小さいシリ
コン薄膜においては、注入不純物イオンのシリコン原子
との衝突頻度が極度・に増し、チャネリング効果の発生
の頻度は大幅に減少する。そして更に不純物イオンの注
入に際しての加速エネルギーを可能な限り低くすること
によってチャネリングの発生を防止する。
以上により、シリコン薄膜に導電性不純物を直にイオン
注入することが可能になり、上記イオン注入に際して同
時に酸素が打ち込まれることがなくなるので、活性化ア
ニールによって上記シリコン薄膜の結晶粒が大きく固相
成長し、充分な低比抵抗値が得られる。
注入することが可能になり、上記イオン注入に際して同
時に酸素が打ち込まれることがなくなるので、活性化ア
ニールによって上記シリコン薄膜の結晶粒が大きく固相
成長し、充分な低比抵抗値が得られる。
以下本発明を、図示実施例により具体的に説明する。
第１図（ａ）〜（ｅ）は本発明の方法の一実施例の工程
断面図、第２図はイオン透過用５ｉｎ２膜の有無とシリ
コン薄膜の比抵抗値との関係を示す図である。
断面図、第２図はイオン透過用５ｉｎ２膜の有無とシリ
コン薄膜の比抵抗値との関係を示す図である。
なお、全図を通じ同一対象物は同一符合で示す。
第１図（ａ）参照
本発明の方法を適用して例えばシリコン・ゲートを有す
るＭＯ３型半導体装置を形成するに際しては、例えばｐ
型シリコン基板１を用い、先ず、通常の方法によるｐ型
不純物のイオン注入及び選択酸化の工程を経て、上記シ
リコン基板１の表面に、Ｐ゛型チャネルストッパ２を下
部に有して素子形成領域３を画定するフィールド酸化膜
４を通常通り形成する。
るＭＯ３型半導体装置を形成するに際しては、例えばｐ
型シリコン基板１を用い、先ず、通常の方法によるｐ型
不純物のイオン注入及び選択酸化の工程を経て、上記シ
リコン基板１の表面に、Ｐ゛型チャネルストッパ２を下
部に有して素子形成領域３を画定するフィールド酸化膜
４を通常通り形成する。
第１図（ｂ）参照
次いで、熱酸化法により素子形成領域３０表面に厚さ３
００〜５００人程度のゲー程度化膜５を形成し、次いで
この基板を例えば常圧のモノシラン（Ｓｉｎ４）ガス中
において６００℃以下の温度、例えば５００〜５５０
’Ｃに加熱し、上記ＳｉＨ４の熱分解により上記基板の
全面上に厚さ例えば１２００人程度０非晶質に近い微小
結晶粒を有する多結晶シリコン薄膜６を化学気相成長せ
しめる。なお、この化学気相成長温度を６００℃以下に
抑えたのは、この温度を越すとシリコン結晶の固相成長
が急速化し、結晶粒が拡大して、イオン注入におけるチ
ャネリング効果の増大を招（ためである。従って、この
気相成長温度は可能な限り低温であることが望ましい。
００〜５００人程度のゲー程度化膜５を形成し、次いで
この基板を例えば常圧のモノシラン（Ｓｉｎ４）ガス中
において６００℃以下の温度、例えば５００〜５５０
’Ｃに加熱し、上記ＳｉＨ４の熱分解により上記基板の
全面上に厚さ例えば１２００人程度０非晶質に近い微小
結晶粒を有する多結晶シリコン薄膜６を化学気相成長せ
しめる。なお、この化学気相成長温度を６００℃以下に
抑えたのは、この温度を越すとシリコン結晶の固相成長
が急速化し、結晶粒が拡大して、イオン注入におけるチ
ャネリング効果の増大を招（ためである。従って、この
気相成長温度は可能な限り低温であることが望ましい。
第１図（Ｃ）参照
次いで上記成長させたままの多結晶シリコン薄膜÷に熱
処理を加えないで導電性を付与するための砒素（Ａｓ”
）を例えば４７ＫｅＶの加速エネルギーで１．２Ｘ１
０１５Ｃ１−”原子イオン注入する。ここで導電性不純
物にりん（Ｐ゛）を用いる場合には加速エネルギー２５
ＫｅＶ、ドーズ量１．２Ｘ１０Ｉ５ｃｍ−”が適切であ
る。
処理を加えないで導電性を付与するための砒素（Ａｓ”
）を例えば４７ＫｅＶの加速エネルギーで１．２Ｘ１
０１５Ｃ１−”原子イオン注入する。ここで導電性不純
物にりん（Ｐ゛）を用いる場合には加速エネルギー２５
ＫｅＶ、ドーズ量１．２Ｘ１０Ｉ５ｃｍ−”が適切であ
る。
このイオン注入において注入された＾Ｓ゛、Ｐ゛等の不
純物イオンは、前記のように６００″Ｃ以下の温度で化
学気相成長せしめられた多結晶シリコン薄膜６が非晶質
に近いごく微小な結晶粒を有するので、ランダムに位置
するシリコン原子との衝突によってシリコン薄膜６内に
止まり、チャネリング効果により下部のゲート酸化膜５
内にまで注入されることは殆どなくなる。
純物イオンは、前記のように６００″Ｃ以下の温度で化
学気相成長せしめられた多結晶シリコン薄膜６が非晶質
に近いごく微小な結晶粒を有するので、ランダムに位置
するシリコン原子との衝突によってシリコン薄膜６内に
止まり、チャネリング効果により下部のゲート酸化膜５
内にまで注入されることは殆どなくなる。
なおシリコン薄膜を更に薄く形成したい場合には、成長
ガスにジシラン（ＳｉＪｂ）を用い、５００″Ｃ以下の
温度における５ｉｚＨｂの熱分解によって、このシリコ
ン薄膜をアモルファスシリコン薄膜として構成せしめる
ことによって、より充分なチャネリング防止効果を得る
ことができる。
ガスにジシラン（ＳｉＪｂ）を用い、５００″Ｃ以下の
温度における５ｉｚＨｂの熱分解によって、このシリコ
ン薄膜をアモルファスシリコン薄膜として構成せしめる
ことによって、より充分なチャネリング防止効果を得る
ことができる。
第１図（ｄ）参照
次いで通常のフォトプロセスにより上記多結晶シリコン
薄膜６をゲート電極形状にパターニングしくこの際ゲー
ト酸化膜の表出部は除去される）、次いで例えば気相成
長法によって上記多結晶シリコン薄膜パターンの表面お
よびシリコン基板Ｉの表出面に２００人程０の二酸化シ
リコン（ＳｉＯ□）膜７を形成する。なおこのＳｉＯ□
膜７は後の注入不純物を活性化アニール処理において、
注入不純物が外法拡散によって減量するのを防ぐ目的で
形成されるものである。
薄膜６をゲート電極形状にパターニングしくこの際ゲー
ト酸化膜の表出部は除去される）、次いで例えば気相成
長法によって上記多結晶シリコン薄膜パターンの表面お
よびシリコン基板Ｉの表出面に２００人程０の二酸化シ
リコン（ＳｉＯ□）膜７を形成する。なおこのＳｉＯ□
膜７は後の注入不純物を活性化アニール処理において、
注入不純物が外法拡散によって減量するのを防ぐ目的で
形成されるものである。
次いで、上記ＳｉＯ□膜７を有する多結晶シリコン薄膜
６のパターン６Ｐ及びフィールド酸化膜４をマスクにし
て素子形成領域３内に、ドーズ１１ｌ１０ｌ６− ”程
度のＡｓ”をイオン注入する。図中、１０８５及び１０
８０はＡｓ”注入領域を示す。
６のパターン６Ｐ及びフィールド酸化膜４をマスクにし
て素子形成領域３内に、ドーズ１１ｌ１０ｌ６− ”程
度のＡｓ”をイオン注入する。図中、１０８５及び１０
８０はＡｓ”注入領域を示す。
第１図（ｅ）参照
次いで上記基板上に化学気相成長法により眉間絶縁膜と
なる厚さ５０００〜８０００人程度の燐珪酸ガ程度ＰＳ
Ｇ）膜９を形成し、フォトリソグラフィにより二〇ＰＳ
Ｇ膜９にソースコンタクト窓１０Ｓとドレインコンタク
ト窓ＩＱＤを形成した後、この基板を９００〜１０００
″Ｃ程度で加熱して前記ＰＳＧ膜９をリフローし、コン
タクト窓１０Ｓ及び１００の側壁を緩斜面状に形成する
。このリフローに際しての熱処理により前記ゲート電極
形状を有する多結晶シリコン薄膜パターン６Ｐ中のＡｓ
”は活性化され、且つシリコン結晶粒も固相成長して、
低比抵抗を有する多結晶シリコンゲート電極６Ｇが形成
される。
なる厚さ５０００〜８０００人程度の燐珪酸ガ程度ＰＳ
Ｇ）膜９を形成し、フォトリソグラフィにより二〇ＰＳ
Ｇ膜９にソースコンタクト窓１０Ｓとドレインコンタク
ト窓ＩＱＤを形成した後、この基板を９００〜１０００
″Ｃ程度で加熱して前記ＰＳＧ膜９をリフローし、コン
タクト窓１０Ｓ及び１００の側壁を緩斜面状に形成する
。このリフローに際しての熱処理により前記ゲート電極
形状を有する多結晶シリコン薄膜パターン６Ｐ中のＡｓ
”は活性化され、且つシリコン結晶粒も固相成長して、
低比抵抗を有する多結晶シリコンゲート電極６Ｇが形成
される。
また前記素子形成領域３のＡｓ’注入領域１０ＥＳ及び
１０８Ｄも活性化されてｎ゛型ソース領域８Ｓ及びｎ・
型ドレイン領域８Ｄが形成される。
１０８Ｄも活性化されてｎ゛型ソース領域８Ｓ及びｎ・
型ドレイン領域８Ｄが形成される。
以後、図示しないが、ソース及びドレイン配線の形成、
被覆絶縁膜の形成等がなされて本発明の方法により低比
抵抗に形成されたゲート電極を有するＭＯ３型半導体装
置が完成する。
被覆絶縁膜の形成等がなされて本発明の方法により低比
抵抗に形成されたゲート電極を有するＭＯ３型半導体装
置が完成する。
なお、上記実施例においては、ゲート電極になる多結晶
シリコン薄膜パターンの注入不純物の活性化及び結晶の
固相成長のための活性化アニール処理を、眉間絶縁膜で
あるＰＳＧ膜をリフローする際の熱処理で兼ねたが、上
記多結晶シリコン薄膜パターンの活性化アニール処理は
、ＰＳＧ膜のリフｏ−処理を行わない場合のソース、ド
レイン領域の活性化熱処理で兼ねても良く、また単独に
行っても勿論差支えはない。
シリコン薄膜パターンの注入不純物の活性化及び結晶の
固相成長のための活性化アニール処理を、眉間絶縁膜で
あるＰＳＧ膜をリフローする際の熱処理で兼ねたが、上
記多結晶シリコン薄膜パターンの活性化アニール処理は
、ＰＳＧ膜のリフｏ−処理を行わない場合のソース、ド
レイン領域の活性化熱処理で兼ねても良く、また単独に
行っても勿論差支えはない。
第２図は上記実施例に示す工程に従って、加速エネルギ
ー４７ＫｅＶ、 ドーズ量１．２Ｘ１０”Ｃ１１−”
でＡｓ”をイオン注入して形成した厚さ１２００人の多
結晶シリコン薄膜Ａ、及び加速エネルギー２５ ＫｅＶ
、ドーズ量１．２Ｘ１０Ｉ′Ｃｏｔ−”でＰ゛をイオン
注入して形成した厚さ１２００人の多結晶シリコン薄膜
Ｂ、と、ＳｉＯ□膜を通して上記と同一条件でＡｓ”の
イオン注入がなされた従来の多結晶シリコン薄膜Ａｔ及
び、ＳｉＯ□膜を通して上記と同一条件でＰ゛のイオン
注入がなされた従来の多結晶シリコン薄膜Ｂ２の比抵抗
を比較して示したイオン透過用ＳｉＯ□膜の有無による
シリコン薄膜の比抵抗値の相違を示した図である。なお
活性化アニールの条件は９００’Ｃ１２時間である。な
お図中、ＳｉＯ□膜有りはイオン透過用５ｉＯｚ膜有り
即ち従来方法を示し、ＳｉＯ□膜無しはイオン透過用５
ｉｎ２膜無し即ち本発明の方法を示している。
ー４７ＫｅＶ、 ドーズ量１．２Ｘ１０”Ｃ１１−”
でＡｓ”をイオン注入して形成した厚さ１２００人の多
結晶シリコン薄膜Ａ、及び加速エネルギー２５ ＫｅＶ
、ドーズ量１．２Ｘ１０Ｉ′Ｃｏｔ−”でＰ゛をイオン
注入して形成した厚さ１２００人の多結晶シリコン薄膜
Ｂ、と、ＳｉＯ□膜を通して上記と同一条件でＡｓ”の
イオン注入がなされた従来の多結晶シリコン薄膜Ａｔ及
び、ＳｉＯ□膜を通して上記と同一条件でＰ゛のイオン
注入がなされた従来の多結晶シリコン薄膜Ｂ２の比抵抗
を比較して示したイオン透過用ＳｉＯ□膜の有無による
シリコン薄膜の比抵抗値の相違を示した図である。なお
活性化アニールの条件は９００’Ｃ１２時間である。な
お図中、ＳｉＯ□膜有りはイオン透過用５ｉＯｚ膜有り
即ち従来方法を示し、ＳｉＯ□膜無しはイオン透過用５
ｉｎ２膜無し即ち本発明の方法を示している。
この図から、Ａｓ”が注入された多結晶シリコン薄膜が
従来の方法において約５Ｘ１０−”Ω１程度（Ａ２）で
あった比抵抗が約４Ｘ１０−”ΩΩ程度（ＡＩ）にと本
発明の方法において約２０％程度改善され、またＰ゛が
注入された多結晶シリコン薄膜が従来の方法において約
２．５ Ｘ １０−”Ω１程度（Ｂ２）であった比抵抗
が、約１．５ Ｘｌ０−”ΩＣ１１程度（Ｂ２）にと約
４０％程度改善されることがわかる。
従来の方法において約５Ｘ１０−”Ω１程度（Ａ２）で
あった比抵抗が約４Ｘ１０−”ΩΩ程度（ＡＩ）にと本
発明の方法において約２０％程度改善され、またＰ゛が
注入された多結晶シリコン薄膜が従来の方法において約
２．５ Ｘ １０−”Ω１程度（Ｂ２）であった比抵抗
が、約１．５ Ｘｌ０−”ΩＣ１１程度（Ｂ２）にと約
４０％程度改善されることがわかる。
なお上記実施例においては、本発明の方法をｎ型不純物
をイオン注入して多結晶シリコン薄膜に導電性を付与す
る場合について説明したが、本発明の方法はＢｏやＢＦ
’をイオン注入してｐ゛型の高導電性を有する多結晶シ
リコン薄膜を形成する際にも勿論適用される。
をイオン注入して多結晶シリコン薄膜に導電性を付与す
る場合について説明したが、本発明の方法はＢｏやＢＦ
’をイオン注入してｐ゛型の高導電性を有する多結晶シ
リコン薄膜を形成する際にも勿論適用される。
以上説明のように本発明によれば、シリコン薄膜の比抵
抗を従来に比べて一層下げることができる。従って本発
明は、シリコン薄膜を電極や配線に用いる半導体装置の
動作速度を向上する上に極めて有効である。
抗を従来に比べて一層下げることができる。従って本発
明は、シリコン薄膜を電極や配線に用いる半導体装置の
動作速度を向上する上に極めて有効である。
第１図（ａ）〜（ｅ）は本発明の方法の一実施例の工程
断面図、 第２図はイオン透過用ＳｉＯ□膜の有無によるシリコン
薄膜の比抵抗値の相違を示す図、 第３図（ａ）〜（ｂ）は従来方法説明用模式断面図であ
る。 図において、 ｌはｐ型シリコン基板、 ２はｐ゛型チャネルストッパ、 ３は素子形成領域、 ４はフィールド酸化膜、 ５はゲート酸化膜、 ６は多結晶シリコン薄膜、 ７はＳｉＯ□膜、 ８Ｓはｎ＋型ソース領域、 ８Ｄはｎ゛型トドレイン領域 ９はＰＳＧ膜、 １０Ｓはソースコンタクト窓、 １００はドレインコンタクト窓、 １０８Ｓ、１０８ＤはＡｓ”注入領域 Ａｓ” は砒素イオン、 Ｐ″″はりんイオン を示す。
断面図、 第２図はイオン透過用ＳｉＯ□膜の有無によるシリコン
薄膜の比抵抗値の相違を示す図、 第３図（ａ）〜（ｂ）は従来方法説明用模式断面図であ
る。 図において、 ｌはｐ型シリコン基板、 ２はｐ゛型チャネルストッパ、 ３は素子形成領域、 ４はフィールド酸化膜、 ５はゲート酸化膜、 ６は多結晶シリコン薄膜、 ７はＳｉＯ□膜、 ８Ｓはｎ＋型ソース領域、 ８Ｄはｎ゛型トドレイン領域 ９はＰＳＧ膜、 １０Ｓはソースコンタクト窓、 １００はドレインコンタクト窓、 １０８Ｓ、１０８ＤはＡｓ”注入領域 Ａｓ” は砒素イオン、 Ｐ″″はりんイオン を示す。
Claims (6)
- （１）導電性を有するシリコン薄膜を形成するに際して
、 化学気相成長方法により結晶粒が分散した非晶質シリコ
ン薄膜を成長せしめる工程と、 該成長工程に続いて該シリコン薄膜に、該シリコン薄膜
を透過しない加速エネルギーで導電性不純物を直にイオ
ン注入する工程と、 該導電性不純物がイオン注入された該シリコン薄膜を加
熱アニール処理する工程とを含むことを特徴とする半導
体装置の製造方法。 - （２）前記シリコン薄膜の化学気相成長を、モノシラン
をソースにして６００℃以下の温度で行うことを特徴と
する請求項（１）記載の半導体装置の製造方法。 - （３）前記シリコン薄膜の化学気相成長を、ジシランを
ソースにして５００℃以下の温度で行うことを特徴とす
る請求項（１）記載の半導体装置の製造方法。 - （４）前記シリコン薄膜の加熱アニール処理を該シリコ
ン薄膜を特定の形状にパターニングして後に行うことを
特徴とする請求項（１）記載の半導体装置の製造方法。 - （５）前記加熱アニール処理に際して、前記シリコン薄
膜若しくは前記シリコン薄膜パターンの表面を絶縁膜で
覆った状態で行うことを特徴とする請求項（１）及び（
４）記載の半導体装置の製造方法。 - （６）前記加熱アニール工程が、他の熱処理工程で兼ね
られることを特徴とする請求項（１）、（４）及び（５
）記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10092790A JPH04716A (ja) | 1990-04-17 | 1990-04-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10092790A JPH04716A (ja) | 1990-04-17 | 1990-04-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04716A true JPH04716A (ja) | 1992-01-06 |
Family
ID=14286988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10092790A Pending JPH04716A (ja) | 1990-04-17 | 1990-04-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04716A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999022411A1 (en) * | 1997-10-24 | 1999-05-06 | Sumitomo Special Metals Co., Ltd. | Silicon based conductive material and process for production thereof |
-
1990
- 1990-04-17 JP JP10092790A patent/JPH04716A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999022411A1 (en) * | 1997-10-24 | 1999-05-06 | Sumitomo Special Metals Co., Ltd. | Silicon based conductive material and process for production thereof |
| US6506321B1 (en) | 1997-10-24 | 2003-01-14 | Sumitomo Special Metals Co., Ltd. | Silicon based conductive material and process for production thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6041458B2 (ja) | 半導体装置の製造方法 | |
| KR20010014908A (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPH0454993B2 (ja) | ||
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| JP3518122B2 (ja) | 半導体装置の製造方法 | |
| JPH04716A (ja) | 半導体装置の製造方法 | |
| JPH03131020A (ja) | 半導体装置の製造方法 | |
| JPH0964355A (ja) | 半導体素子の製造方法 | |
| JP3486069B2 (ja) | 半導体装置の製造方法 | |
| JPH11238872A (ja) | 半導体装置 | |
| JPH01216572A (ja) | 半導体装置の製造方法 | |
| JPH0412629B2 (ja) | ||
| JPH03132078A (ja) | 半導体装置及びその製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| KR0179100B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| JP2000357689A (ja) | 酸化物領域を有する集積回路デバイス | |
| US7429749B2 (en) | Strained-silicon for CMOS device using amorphous silicon deposition or silicon epitaxial growth | |
| JPH05175190A (ja) | 半導体装置の製造方法 | |
| JP3297781B2 (ja) | 半導体装置の製造方法 | |
| JPH0225072A (ja) | 半導体装置の製造方法 | |
| JP2003124458A (ja) | 半導体装置の製造方法 | |
| JPH06296016A (ja) | 半導体装置 | |
| JPS62291017A (ja) | 半導体装置の製造方法 | |
| JPH0587992B2 (ja) | ||
| JPS6127680A (ja) | 半導体記憶装置の製造方法 |