WO1992006498A1 - Semiconductor device - Google Patents

Description

明 細 書 半導体装置

技術分野

本発明は、 不揮発性メ モ リ等に適用可能の強誘電体キ ャパシタ等の強誘電体を備えた半導体装置に関する。

背景技術

印加電圧の正逆極性により分極反転可能の強誘電体を 用いた不揮発性メ モリは、 情報書き込み時間と情報読み 出し時間が原理的に等しい。 また静止状態 （バックアツ ブ時） は電圧-無印加でも分極 （残留分極） が保持される ため、 理想的な不揮発性メモリ と して有望視されている。

従来、 強誘電体キャパシ夕を用いた半導体不揮発性メ モリ と しては、 米国特許 4 1 4 9 3 0 2号のよう に、 シ リ コン （ S i ) 基板上に強誘電体キャパシ夕を集積した 構造のものや、 米国特許 3 8 3 2 7 0 0号のよう に、 M I S型 トランジスタのゲー ト電極上に強誘電体膜を配置 した構造のものが提案されている。

不揮発性メモリセルは、 一般的に、 図 8に示すように、 ワー ド線 Wに接続されたゲー ト電極 Gとビッ ト線 Bに接 続された ドレイ ン電極 D と強誘電体キャパシ夕 Cの一方 の電極に接続されたソース電極 Sをもつ N型 トランジス 夕 T Rを有し、 強誘電体キャパシタ Cの他方の電極がプ レー ト線 Pに接続された回路構成で'ある。 このようなメ モリセルの現実的な半導体構造と しては、 最近では図 9 に示すものが提案されている。 図 9に示す半導体構造は、 P型シリ コン基板 1上のゲー ト酸化膜 2を介して形成さ れたポリシリ コン （多結晶シリ コン） のゲー ト電極 3 と、 セルファラインによりシリ コン基板 1内に拡散形成され た高濃度 N型のソース領域 4及びドレイ ン領域 5 とから なる N型 M O S トランジスタ T Rと、 素子分離用の局所 酸化膜 （ L O C O S ) 6上において燒ガラス等の層間絶 縁膜 7の上に形成された強誘電体キャパシタ Cを有し、 層間絶縁膜 7上の強誘電体キャパシ夕 Cは、 白金 （ P t ) 等の下部電極 8、 P Z T等の強誘電体膜 9及び金 （Au) や白金 （ P t ) 等の上部電極 1 0が順次積層形成されて なるものである。 そして、 高濃度の拡散領域たるソース 領域と上部電極 1 0とはコンタク ト孔 1 1を介して A 1 の配線 1 2をもって接続されている。 なお、 1 3は燐ガ ラス等の第 2層間絶縁膜である。

さて、 上部電極 1 0である金 （ Au ) や白金 （ P t ) は、 貴金属であるため、 強誘電体膜と反応せず良好な界 面特性が得られるという理由から強誘電体キャパシ夕の 電極と してよく使われる。 また、 白金 （ P t ) は格子常 数が P Z T等の強誘電体と近いことから結晶性の改善と いう効果も望め、 多用されている。

しかし、 これらの上部電極 1 0である白金 （ P t ) や 金 （ A u ) は、 配線電極 1 2である A 1 と、 3 0 0。C前 後で容易に反応する。 従って、 配線'電極 1 2形成後にァ ニールを行なおう と した場合や最終保護膜 （パッシぺ一 シヨン膜） を形成しょう と した場合には、 酡線電極であ る A 1が上部電極 1 0 と反応して、 上部電極と強誘電体 膜の界面まで到達してしまい、 結果と して残留分極の低 下、 即ち信号電荷量の低下や、 比誘電率 E sの低下など の電気特性の劣化がおきてしまっていた。

また図 9のように局所酸化膜 6上の層間絶縁膜 7を介 して強誘電体キャパシタ Cを形成した構造では、 局所酸 化膜 6上のスペースを有効活用して強誘電体キャパシタ Cが形成されているものの、 ソース領域 4から上部電極 1 0までの配線 1 2の長さが冗長化しており、 メモリセ ル占有面積の増大を招いている。 そこで本発明者は、 図 1 0に示すよう に強誘電体膜 9をソース領域 4上に直接 堆積したメモリセル構造を試作した。 強誘電体膜 9の上 に白金 （ P t ) の上部電極 1 4が形成され、 上部電極 1 4は A 1の配線電極 1 6 によ り、 プレー ト線 P に接続さ れる。 強誘電体膜 9の下方には、 燐ガラスなどの層間絶 縁膜 1 5 に開けられたコンタク トを介して、 P t などの 下部電極 1 7が形成されている。 このような構造におい ても、 配線電極 1 6の形成後に、 強誘電体キャパシ夕の 特性改善のためにァニール処理を施す場合や、 最終保護 膜 （パヅ シベーシヨン膜） を形成しょう と した場合には 上部電極 1 4 と配線電極 1 6が反応して しまい正常なメ モリ動作ができなく なってしまった。

このような理由により、 図 9や図' 1 0 に示す構造は、 上述したように、 強誘電体の特性の向上と、 最終保護膜 の形成を両立させることができないという問題点を有し ていた。

そこで本発明は、 上記各構造の問題点に鑑み、 強誘電 体を用いた不揮発性メモリ と しての機能を損なわずに、 パヅシぺーシヨン膜の形成ゃァニール処理などができる 構造の半導体装置を提供することにある。

発明の開示

本発明は、 基本的には、 半導体基体ないし半導体基板 の主表面または内部における強誘電体の形成構造を提供 するものである。 代表的な半導体基板と してはシリ コン 基板があるが、 ガリウム砒素等の化合物半導体なども同 様なように、 酸素結合性のある基体に対して適用できる。 強誘電体形成構造の領域は真性半導体領域でもよいし、 不純物拡散領域の N型または P型領域でも構わない。 不 純物拡散領域と しては M I S型 トランジスタのソース領 域または ドレイ ン領域ゃバィポーラ · トランジスタの 3 電極の拡散領域などが代表例であるが、 能動素子の活性 領域に限らず、 拡散抵抗層やス ト ッパ領域などの受動素 子の各領域の上に強誘電体形成構造を実現することがで きる。 素子分離上や拡散領域上に積み上げ的に強誘電体 キャパシタ構造を実現する場合は勿論のこ と、 ト レンチ 内にも強誘電体形成構造を実現できる。 即ち、 本発明の 講じた手段は、 上部電極と配線電極との間に導電性反応 防止膜を形成した点、 または、 導電'性反応防止膜自体を 配線電極と した点にある。 つま り、 本発明では、 下部電 極、 強誘電体膜、 上部電極、 導電性反応防止膜、 及び配 線電極の順の積層構造を採用する。 強誘電体膜と しては、 一般に P b T i 03, P Z T ( P b T i 〇 3， P b Z r 03 ) または P L Z T ( L a, Ρ b Τ i Ο 3, Ρ b Ζ r 03 ) などが用いられる。 そしてこの種の強誘電体膜【ま 例えばスパッタ法やゾルゲル法で成膜され、 その後、 誘 電率等を改善するために酸素ァニール処理を必要とする。 強誘電体膜の電極は例えば P t、 ゃ 11で、 強誘電 体膜の結晶の格子常数が近い P tが望ま しい。

導電性反応防止膜は、 例えば M o膜、 W膜、 T i膜な どの高融点金属膜や、 M o S i膜、 T i S i膜などの高 融点金属シリサイ ド膜や、 T i N膜等の導電性金属窒化 膜や、 R u 02膜、 R e 02膜などの導電性金属酸化膜 や、 T i 0 N膜等の導電性金属窒化酸化膜であり、 さ ら にこれらの膜の複合膜であってもよい。 このような導電 性反応防止膜を上部電極と配線電極極との間に挟み込ん だ構造は、 配線電極形成後のァニール処理や、 最終保護 膜の形成工程における配線電極と上部電極との反応を阻 止し、 強誘電体膜の界面への配線電極材料 （ A 1 ) の拡 散を防止し、 比誘電率の低下や分極電荷の低下等の電気 特性の劣化を阻止する。 それ故、 強誘電体を用いたメモ リ と しての機能を損なわずに、 パヅシベ一シヨ ン膜の形 成ゃァニール処理などができる構造の強誘電体メモ リが 実現できる。

また本発明の第 2の手段と しては、 上述の導電性反応 防止膜をそのまま配線電極と して利用した構造と したも のである。 A 1からなる配線電極と、 導電性反応防止膜 からなる酡線電極は独立となるため、 平面的に積層する ことが可能となり、 素子の高集積化に多大に寄与する。

また、 半導体基体に形成された拡散層と、 導電性反応 防止膜との接触抵抗の低滅のためには拡散層の界面に金 属シリサイ ド膜を形成することが望ましい。 これらのシ リサイ ド膜としては T i、 P t、 R u、 R e、 M o、 T a、 Wのうちいずれかの金属を主成分としたシリサイ ド 膜である。

図面の簡単な説明

図 1は本発明の実施例 1の主要平面図である。

図 2は本発明の実施例 1の主要断面図である。

図 3は本発明の実施例 1の変形例の主要断面図である。 図 4は本発明の実施例 2の主要断面図である。

図 5は本発明の実施例 3の主要断面図である。

図 6は本発明の第 2の手段の実施例 4の主要平面図で め 。

図 7は本発明の第 2の手段の実施例 4の主要断面図で め

図 8は不揮発性メモリを示す回路図である。

図 9は従来技術に係わる強誘電体キャパシタを備えた 半導体装置を示す主要断面図である。

図 1 0は従来技術に係わる強誘電'体キヤパシ夕を備え た半導体装置の別例を示す主要断面図である。 発明を実施するための最良の形態

次に、 本発明に係わる実施例を図面に基づいて説明す る。

図 1は本発明の実施例 1 に係わる強誘電体キャパシ夕 を備えた半導体装置を示す主要平面図であり、 図 2は図 1の平面図における A— A' 断面を示す主要断面図であ この半導体装置は不揮発性メモリで、 等価回路的には 図 8に示すメモリセルを有するものである。 この実施例 では例えば 2 0 O h m. c mの比抵抗のウェハたる P型 シリ コン基板 2 1 を用い、 それに N型 M O S トランジス 夕 T r と強誘電体キャパシ夕 Cの構造が形成されている。 周知のように、 N型 M O S トランジスタ T rの半導体構 造は、 シリコン基板 2 1上のゲー ト絶縁膜 （シ リ コン酸 化膜） 2 2を介して形成された燐 ド一プのポリ シ リ コン たるゲー ト電極 2 3 と、 このゲー ト電極 2 3をマスクと しセルファライ ン （自己整合） によ り燐を 8 0 K V, 5 Ε 1 5 c m— 2でイオン注入して形成された基板内の高 濃度 N型不純物拡散領域たるソース領域 2 4及び ドレイ ン領域 2 5 とからなる。 2 6は厚さ約 6 0 0 n mの素子 分離用の局所酸化膜 （ L O C O S ) である。 また 3 0は 第 1層間絶縁膜であり、 本実施例においては、 第 1層間 絶縁膜上において強誘電体形成構造たる強誘電体キャパ シタ Cの構造体が設けられている。 'この構造体は、 基本 となる強誘電体膜 2 9 とこれを上下に挟む電極層たる上 部電極 3 2及び下部電極 2 8を有する。 強誘電体膜 2 9 と しては P b T i 〇 3， P Z T ( P b T i 03， P b Z r〇 3 ) ， または P L Z T ( L a， P b T i O 3, P b Z r O 3 ) などで、 例えばスパヅ夕法で例えば 5 0 0 n mの厚さで形成されている。 上部電極と しては白金 （ P t )、 パラジウム （ P d ) または金 （ A u ) で、 蒸着法 ゃスパヅタ法により 3 00 n mの厚みに形成されている。 下部電極 2 8と しては白金 （ P t ) またはパラジウム （ P d ) で、 例えばスパヅ夕.法で 3 0 0 n mの厚さで形成 されている。 白金 （ P t ) を下部電極 2 8、 及び上部電 極 3 2 と して選択した場合には、 強誘電体膜 2 9の P b T i 03， P Z T， または P L Z Tと格子常数が近いの で、 強誘電体膜 2 9に対する酸素ァニール処理により結 晶性が改質されるので、 良好な電気特性が得られる。 3 3は第 2層間絶縁膜で、 例えば、 気相成長法による厚さ 約 4 0 0 n mの燐ガラスである。 上部電極 3 2 とソース 領域 2 4 との接続は、 スパヅ タ法により形成された 1 ◦ 0 n m程度の厚みからなる T i Nなどの導電性反応防止 膜 3 5 と、 スパヅタ法ゃ蒸着法により形成された 1 0 0 0 n m程度の厚みの A 1からなる配線電極 34が積層化 された SS線により行なわれる。 ドレイ ン領域 2 5にはコ ンタク ト孔を介して、 ソース領域と同様の、 導電性反応 防止膜 3 5 と A 1配線電極 34の積層膜が接続されてい る。

このような強誘電体キャパシタを含む半導体装置の形 成法と しては、 先ず、 半導体基体表面上を被覆した第 1 層間絶縁膜 3 0を形成後に、 白金 （ P t ) をスパッ夕法 により半導体基体表面上に被覆する。 そして従来技術で あるホ ト技術により所定のパターンを形成し、 例えば従 来技術であるイオン · ミ リ ングにより下部電極をェヅチ ングし所定の下部電極 2 8のパターンを形成する。 その 後、 強誘電体膜と して P Z Tをスパヅタ法ゃゾルゲル法 で被覆し、 従来技術であるホ ト技術により所定のパター ンを形成し、 例えば従来技術であるイオン · ミ リ ングに より強誘電体膜をエッチングし所定の強誘電体膜 2 9の パターンを形成する。 次に白金 （ P t ) をスパッ夕法に より半導体基体表面上に被覆し、 従来技術であるホ ト技 術により所定のパターンを形成し、 例えば従来技術であ るイオン · ミ リ ングにより上部電極をエッチングし所定 の上部電極 3 2のパターンを形成する。 上述の強誘電体 からなるキャパシ夕の形成工程において、 適宜、 結晶性 向上のための酸素を含む雰囲気中でのァニールを行なう と特性改善に効果的である。

上述したように強誘電体からなるキャパシ夕を形成し た後に第 2層間絶縁膜 3 3を形成し、 その後、 ド レ イ ン 領域、 ソース領域、 及び上部電極へのコンタク ト孔 3 8、 3 9、 4 0を開孔し、 導電性反応防止膜 3 5、 配線電極 3 4を積層し、 ホ ト技術、 およびエッチング技術により 配線を形成する。 導電性反応防止膜'と して T i N膜を使 用した場合の T i N膜の形成方法と しては、 T i N夕一 ゲッ トを用いたスパッタ法や、 T i ターゲッ トを用い窒 素を含む雰囲気中での反応性スパッタ法や、 T i をスパ ヅタ した後、 窒素を含む雰囲気中でのァニールにより T i N膜を形成する方法などが挙げられる。

このように A 1からなる K線電極 3 4の下層に導電性 反応防止膜 3 5が形成される。 このため、 配線電極を形 成した後でも 5 O O ^e C前後のァニール処理が可能となる。 また、 配線電極形成後に S i 0 2膜や S i N膜などから なる最終保護膜の形成や、 2層配線電極構造をとつた場 合の S i 0 2膜などの層間絶縁膜の形成には約 4 0 0 ° C での気相成長が使われるが、 配線電極 3 4 と下部電極 3 2 との間には導電性反応防止膜 3 5が存在するため、 な んら特性の劣化がなく実現できる。

実際、 従来構造のように A 1の配線電極と P tの上部 電極が直接接触していた場合には、 最終保護膜の形成前 に残留分極が 1 0マイ クロ ' クーロン、 比誘電率が 1 0

0 0であったのが、 S i 0 2膜からなる保護膜形成後に は、 残留分極が 2マイ クロ · クーロン、 比誘電率が 2 5 0 と著しく劣化したのに対して本例のように導電性反応 防止膜を形成したため、 残留分極が 9. 8マイ クロ ' ク 一ロン、 比誘電率が 1 0 0 0 とほとんど劣化が無い強誘 電体メモリを構成することが出来た。 また、 最終保護膜 と して従来から半導体 I Cに使用されているプラズマ S

1 Nなども形成することが出来るた'め、 耐湿性等の長期 信頼性も改善する事が出来た。 さらに、 2層以上の配線 構造が可能となるため、 配線の配置の自由度が大幅にま し、 より高機能の I Cを構成することができた。 2層以 上の配線構造が可能となるこ との利点は、 ただ単に配線 の配置の自由度が増すこ とばかりでなく強誘電体メモリ の動作の安定化にも寄与する。 即ち、 図 1 においてプレ ー ト線 Pは、 下部電極 2 8で構成されている。 下部電極 に P t を用いた場合には P t のシー 卜抵抗は A 1 に比較 し約 1桁大きいためプレー ト線に抵抗がのって しまい、 プレー ト線における信号の遅延や電位の不安定化がおこ る。 2層配線を用い 1層目の配線を図 1のようにソース 領域 2 4 と上部電極 3 2 との接続に用い、 2層目の配線 をプレー ト線と平行に設置しプレー ト線と 2層目の配線 を接続するこ とにより、 実質的にプレー ト線の配線抵抗 は 2層目の配線、 即ち A 1配線の抵抗と同等になるため、 プレー ト線の低抵抗化が可能となり、 結果と してプレー ト線の電位を安定化させるこ とが出来る。

また、 導電性反応防止膜 3 5はソース領域との接触部、 及びドレイ ン領域との接触部にも形成されているため、 配線電極 3 4中の A 1 と ドレイ ン、 またはソース領域の S i との反応も阻止する。 従って A 1 と S iの反応によ る接合リーク電流の増大や、 S iがコンタク ト孔に析出 しておきるコンタク ト抵抗の増大に対しても効果がある。 図 3は本実施例の変形例を示す半導体装置を示す主要 断面図である。 なお、 同図においで図 1 に示す部分と同 一部分には同一参照記号を付し、 その説明は省略する。 上記の実施例においては強誘電体からなるキャパシ夕は 素子分離用の局所酸化膜上に形成されていたが、 この変 形例においてはソース領域 2 4の上に強誘電体キャパシ 夕 Cが積み上げ的に積層されている。 このため、 ソース 領域 2 4 と下部電極 4 2 との間の配線平面占有面積を有 効的に節約できるので、 セル面積の縮小化が実現されて いる。

また、 上部電極 4 1 と配線電極 3 4 との間には、 導電 性反応防止膜 3 5が形成されているため、 上述の実施例 と同じく K線電極 3 4 と上部電極 4 1 との反応が阻止で き、 配線電極形成後のァニールや層間膜、 最終保護膜の 形成が可能となる。

また図 2 と図 3 との比較から明らかなように、 図 2の 上部電極 3 2が本例の下部電極 4 2 に、 図 2の下部電極 2 8が本例の上部電極 4 1 に トポロジー的に対応してい るため、 プレー ト線 Pたる上部電極 4 1及びその配線は A 1で形成可能である。 つま りプレー ト線 Pが強誘電体 2 9の上に形成できるからである。 このため、 従来に比 してセル毎のプレー ト電位のバラツキが顕著に改善され る。 更に、 従来は厚い L 0 C 0 S上に強誘電体キャパシ 夕 Cが縦積み構成されており、 各膜の段差被覆性に問題 があったが、 本例ではゲー ト電極 2 3の両脇に強誘電体 キャパシ夕 Cが形成されているので、 段差被覆性が改善 されている。

図 4は本発明の実施例 2 に係わる強誘電体キャパシタ _{Λ Λ}

-13- を備えた半導体装置を示す主要断面図である。 この実施 例においては図 2 と同様に、 強誘電体キャパシ夕 Cは素 子分離用の局所酸化膜 2 6上に形成されている。 この実 施例においては実施例 1 につけ加えて、 導電性反応防止 膜 3 5 とソース領域 2 4 との接触部分、 及び ドレイ ン領 域 2 5 との接触部分にそれぞれ金属シリサイ ド 4 4 と 4 3が設けられている。 金属シリサイ ドと しては T i、 P t、 R u、 R e、 M o、 T a、 Wのうちいずれかの金属 を主成分と したシリサイ ド膜である。 これらの金属シリ サイ ドは導電性反応防止膜 3 5 とソース、 ド レイ ン領域 との接触抵抗を低減させる効果がある。

金属シ リサイ ドの形成方法と しては、 T i シ リサイ ド の場合、 上部電極への開孔部 4 0、 ソース領域への開孔 部 3 9および ドレイ ン領域への開孔部 3 8を形成した後、 T i を全面にスパッタ法によ り被覆し、 窒素を含む雰囲 気中でァニールするこ とによ り S i と接触している部分 には T i シリサイ ド 4 3、 4 4を形成し、 T i表面には 導電性反応防止膜である T i N膜 3 5 を同時に形成する 方法や、 T i シリサイ ドのみをァニール処理によ り形成 し、 アンモニア · 酢酸 · 水の混合液により未反応の T i のみをエッチングし、 ソース領域 4 4、 ド レイ ン領域 4 3に T i シリサイ ドのみを残す方法などがある。

この実施例 2は図 3のよう に強誘電体キャパシ夕 Cが ソース領域上に積み上げ的に形成されている場合にも適 用できることは言うまでもない。 図 5は本発明の実施例 3に係わる強誘電体キャパシタ を備えた半導体装置を示す主要断面図である。 この実施 例においては、 図 1 と同様に強誘電体キャパシ夕 Cは素 子分離用の局所酸化膜上に形成されている。 上部電極 5 2の上に導電性反応防止膜 5 0が積層されている。 導電 性反応防止膜 5 0 と上部電極 5 2は、 上部電極のエッチ ングの際に同時に行えばよい。 配線電極 5 1である A 1 は上部電極 5 2上に積層された導電性反応防止膜 5 0 と 接触しているため A 1 と P. tの反応は実施例 1、 2 と同 様に阻止される。 また配線電極は従来と同様に A 1で形 成されているため、 S i との接触部分において金属シリ サイ ドなどを特に設ける必要がなく工程の短縮化が図れ る。 もちろん、 実施例 2のように金属シリサイ ドを設け てコンタク ト抵抗を低減してもよいことはいうまでもな い。 またこの実施例 3も、 図 3のような強誘電体キャパ シ夕 Cがソース領域上に積み上げ的に形成されている場 合にも適用できることも言うまでもない。

図 6は本発明の実施例 4に係わる強誘電体キャパシタ を備えた半導体装置を示す主要平面図であり、 図 7は図 6の B— B， 部分の断面図である。 この実施例において は、 強誘電体キャパシタ Cはゲー ト電極上に形成されて おり、 上部電極 3 2 とソース領域 2 4 との接続は導電性 反応防止膜 6 1.により行なっている。 導電性反応防止膜 と しては、 T i Nを 1 5 0 n m、 ス'パッタ法により形成 する。 導電性反応防止膜による配線 6 1は第 3層間絶縁 膜 6 3により A l配線電極 6 2 と分離されているため、 図 6 に示すように A 1配線電極 6 2は強誘電体キャパシ タ Cの上部に配置できる。 従って占有面積を大幅に低減 できる。 上部電極 3 2 とソース拡散層 2 4の接続を導電 性反応防止膜 6 1で行なうこ とにより、 A 1配線電極は ビッ ト線のみに使用することになり、 実施例 1の平面図、 図 1 と比較し占有面積で半分、 集積度で約 2倍となる。 上部電極 3 2 とソース拡散層 2 4 の接続を導電性反応防 止膜 6 1で行なう ことによる利点は占有面積の縮小化だ けではない。 即ち、 導電性反応防止膜 6 1は 8 0 0 C前 後まで安定なため、 上部電極へのコンタク ト孔 6 4の形 成や、 導電性反応防止膜 6 1の形成の際に、 かり に強誘 電体キャパシタ Cに劣化がおきてもその後のァニールと して 8 0 0 。 Cのァニールを行なう こ とにより完全に回復 することができる。 また導電性反応防止膜 6 1 と A 1配 線電極 6 2を層間絶縁膜 6 3で完全に分離したため、 A

1配線電極が形成されるコンタク ト部分の深さは何処で も同じため、 コンタク ト · エッチは同じ厚さをエツチン グすることになり、 ェ ヅチングが容易となり、 A 1配線 の段差被覆性に優れるという利点もある。 。 これにひき かえ、 図 2では上部電極部分とソース、 ドレイ ン領域部 分でェ ヅチング厚さが違っておりエッチングの終点を検 出する際に支障となることがある。 また、 K線電極と し ては実施例 3の場合と同じく従来技術である A 1 を用い ることができるため、 工程の短縮化という効果もある。 もちろん、 SB線電極 6 2 と ドレイ ン領域 2 5の界面、 及 び導電性反応防止膜 6 1 とソース領域 24の界面に前述 した金属シリサイ ドを形成して接触抵抗を低減してもよ い。

上述の強誘電体の拡散領域ないし基板上の形成構造と しては、 主に不揮発性メモリ について説明したが強誘電 体膜の比誘電率が大きいことを利用したメモリ （ D RA M ) 等に応用できることは言うまでもなく、 また高容量 性を必要とする回路網にも.適用できる。 またキャパシ夕 を構成する材料と しては強誘電体膜について説明したが、 比誘電率が大きい、 S r T i 03や、 T a 205などの 高誘電率の酸化膜を用いてメモリを構成しょう と した場 合にも、 これらの材料は白金 （ P t ) 等を電極と して必 要とするため、 本発明が適用できる。

また、 本発明の実施例においては強誘電体と電極は積 み上げ的に形成されているが、 電極と強誘電体膜を横に 配置し本発明のように導電性反応防止膜で電極を接続し てもよい。

さらに、 上述の強誘電体の適用例と してはメモリに適 用した場合について説明したが、 強誘電体のもつ焦電効 果ゃ圧電効果を利用した素子、 例えば焦電センサや、 圧 電素子、 例えば圧電センサなどに適用できるこ とはいう までもない。 産業上の利用可能性 以上説明してきたように、 本発明に係わる強誘電体を 備えた半導体装置は、 シ リ コン基板等の主表面または内 部における強誘電体の形成構造を提供する。 強誘電体の 電極と配線電極が反応性が強く ても特性劣化の無い強誘 電体を形成できる。 強誘電体形成構造の領域は真性半導 体でも良いし、 不純物拡散領域の N型または P型領域で も構わない。 M I S型 トランジスタのソース領域または ドレイ ン領域やバイポーラ · トランジスタの 3電極の不 純物拡散領域等が代表例で.あるが、 能動素子の活性領域 に限らず、 抵抗拡散層やス トツバ領域等の受動素子の各 領域の上に強誘電体形成構造を実現するこ とが出来る。 拡散領域上に積み上げ的に強誘電体キャパシタ構造を実 現する場合は勿論のこと、 ト レンチ内にも強誘電体形成 構造を実現できる。 高密度集積化が要請されている不揮 発生メモリ に用いるのに適している。

Claims

請求の範囲

請求項 1 . 強誘電体膜または、 高誘電率膜からな るキャパシタを素子要素と して含む半導体装置に於て、 該キャパシタの電極の少なく と も一方が導電性反応防止 膜によって接続される こ とを特徴とする半導体装置。

請求項 2 . 半導体基体の主表 _面上または内部に形 成された能動素子と、 電極を介して形成された強誘電体 膜または高誘電率'膜からなるキャパシタ と、 該能動素子 分離酸化膜と該キャパシタ ·を接続する 線電極とを素子 要素とする半導体装置において、 該 §e線電極には、 少な く とも導電性反応防止膜が形成され、 該電極と該導電性 反応防止膜が接蝕しているこ とを特徵とする半導体装置。

請求項 3 . 半導体基倖の主表面上または内部に形 成された能動素子と、 電極を介して形成された強誘電侔 膜または高誘電率膜からなるキャパシタ と、 該能動素子 分離證化膜と該キャパシ夕を接続する 12線電極とを素子 要素とする半導侔装置において、 該 K線電極に接続され る該電極が、 該配線電極に接触する導電性反応防止膜と、 該強誘電体膜または高誘電率膜に接触する電極との積層 構造となっているこ とを特徵とする半導侔装置。

請求項 4 . 半導体基体の主表面上または内部に形 成された能動素子と、 電.極を介して形成された強誘電体 膜または高誘電.率膜からなるキャパシタ と、 該能動素子 分離酸化膜と該キャパシタを接続す'る 線電極とを素子 要素とする半導体装置において、 該キャパシ夕の電極と、 該半導体基体の主表面または内部に形成された拡散^と の接続を導 1性反応防止膜を介 して接続される こ とを特 徴とする半導体装置。

請求項 5. 前記導電性反応防止膜が前記半導体基 体の主表面上または内部に形成された拡散層と接触する 界面に、 金属シ リサイ ドが形成されているこ とを特徴と する請求項 2、 4記載の半導体装置。

請求項 6. 前記.導電性反応防止膜が M◦、 W、 丁 i、 T a、 R ι、 R eの高.融点金属膜、 M o、 W、 T i、 T a、 R u、 R eの高融点金属シ リサイ ド膜、 M o、 W、 T i、 T a、 R u、 R eの高融点金属窒化膜、 M◦、 W、 T i、 T a、 R u、 R eの高融点金属酸化膜、 M◦、 W、 T i、 T a、 R u、 R eの高融点金属窒化酸化膜、 及び これらの複合膜のうちいずれかであるこ とを特徵とする 請求項 1ない し 5のうちのいずれかに記載の半導钵装置。

請求項 7.. 前記金属シ リサイ ドが M o、 W、 丁 i、 T a、 R ιι、 R eの高融点金属シ リサイ ド膜、 及びこれ らの複合膜のうちいずれかである こ とを特徵とする請求、 項 5記載の半導体装置。

請求項 8. 前記強誘電体膜または高誘電率膜が P Z T, P L Z T, S r T i 0 3, T a 2 〇 5のうちの 何れかであるこ とを特徴とする請求項 1ない し 7のいず れかに記載の半導体装置。