TWI721824B - 非揮發性記憶體及其相關記憶體區塊 - Google Patents

非揮發性記憶體及其相關記憶體區塊 Download PDF

Info

Publication number
TWI721824B
TWI721824B TW109108390A TW109108390A TWI721824B TW I721824 B TWI721824 B TW I721824B TW 109108390 A TW109108390 A TW 109108390A TW 109108390 A TW109108390 A TW 109108390A TW I721824 B TWI721824 B TW I721824B
Authority
TW
Taiwan
Prior art keywords
current
bit line
mirror
read
memory cell
Prior art date
Application number
TW109108390A
Other languages
English (en)
Other versions
TW202042223A (zh
Inventor
黃玉萍
林俊宏
黃正達
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Priority to CN202010237893.7A priority Critical patent/CN111933193B/zh
Priority to US16/837,623 priority patent/US11074963B2/en
Publication of TW202042223A publication Critical patent/TW202042223A/zh
Application granted granted Critical
Publication of TWI721824B publication Critical patent/TWI721824B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種非揮發性記憶體，包括：一記憶胞陣列、一放大電路與一第一多工器。記憶胞陣列具有m×n個記憶胞。記憶體陣列連接至一控制線、m條字元線以及n條本地位元線，且m與n為正整數。放大電路包括n個感應元件。n個感應元件對應地連接至n條本地位元線以及n條讀取位元線之間。第一多工器連接至n條本地位元線與n條讀取位元線。根據一第一選擇信號，第一多工器將n條本地位元線其中之一連接至一第一主位元線，並將n條讀取位元線其中之一連接至一第一主讀取位元線。

Description

非揮發性記憶體及其相關記憶體區塊
本發明是有關於一種非揮發性記憶體，且特別是有關於一種運用於低電壓讀取的非揮發性記憶體及其相關記憶體區塊。
眾所周知，非揮發性記憶體在電源停止供應後仍可持續地記錄資料，因此非揮發性記憶體已經廣泛地運用在各式電子裝置中。一般來說，非揮發性記憶體可分為一次編程非揮發性記憶體(one-time programmable non-volatile memory，簡稱OTP非揮發性記憶體)與多次編程非揮發性記憶體(multi-time programmable non-volatile memory，簡稱MTP非揮發性記憶體)。以下介紹幾種非揮發性記憶胞(memory cell)。
請參照第1A圖，其所繪示為OTP記憶胞示意圖。OTP記憶胞c1包括一反熔絲電晶體Maf與一選擇電晶體Msel。反熔絲電晶體Maf的第一源/汲(source/drain)端為浮接(floating)、閘極端連接至一控制線(control line、CL)。選擇電晶體Msw的第一源/汲端連接至反熔絲電晶體Maf的第二源/汲端、閘極端連接至一字元線(word line，WL)、第二源/汲端連接一位元線(bit line、BL)。
一般來說，當字元線WL接收開啟電壓(turn on voltage)時，OTP記憶胞c1可視為選定記憶胞(selected memory cell)，並可進行編程動作或者讀取動作。當字元線WL接收關閉電壓(turn off voltage)，OTP記憶胞c1為非選定記憶胞(unselected memory cell)，無法進行編程動作或者讀取動作。
於編程動作(program action)時，提供適當的偏壓至OTP記憶胞c1，可以使得反熔絲電晶體Maf的閘極氧化層呈現破裂狀態或者未破裂狀態。
舉例來說，於編程動作時，提供編程電壓(program voltage)至控制線CL、開啟電壓至字元線WL、接地電壓(ground voltage，0V)至位元線BL時，則反熔絲電晶體Maf的閘極氧化層承受的電壓應力(voltage stress)為編程電壓，並造成閘極氧化層破裂(rupture)。反之，於編程動作時，控制反熔絲電晶體Maf的閘極氧化層所承受的電壓應力低於編程電壓，則閘極氧化層不會破裂。另外，當反熔絲電晶體Maf的閘極氧化層破裂時，OTP記憶胞c1會呈現第一儲存狀態(亦即，低電阻值狀態(low resistance state))。當反熔絲電晶體Maf的閘極氧化層未破裂時，OTP記憶胞c1會呈現第二儲存狀態(亦即，高電阻值狀態(high resistance state))。
再者，於讀取動作(read action)時，提供適當的偏壓至OTP記憶胞c1，使得OTP記憶胞c1產生讀取電流(read current)，而根據讀取電流的大小即可判斷OTP記憶胞c1的儲存狀態。
於讀取動作時，提供讀取電壓(read voltage)至控制線CL、開啟電壓至字元線WL、接地電壓至位元線BL。當OTP記憶胞c1為第一儲存狀態(低阻抗狀態)時，讀取電流會較大。當OTP記憶胞c1為第二儲存狀態(高阻抗狀態)時，讀取電流幾乎為零。
舉例來說，將OTP記憶胞c1的位元線BL連接至一判斷電路(judging circuit)，判斷電路可比較讀取電流與參考電流(reference current)之間的關係。當讀取電流大於參考電流時，判斷電路決定OTP記憶胞c1為第一儲存狀態(低電阻值狀態)。當讀取電流小於參考電流時，判斷電路決定OTP記憶胞c1為第二儲存狀態(高電阻值狀態)。其中，判斷電路又被稱為感測放大器(sense amplifier)。
基本上，編程電壓高於讀取電壓，例如編程電壓為12V，讀取電壓為1.2V。由於編程電壓很高，為了防止選擇電晶體Msel在編程動作時受損，可以在OTP記憶胞c1中增加一跟隨電晶體(following transistor)。
如照第1B圖所示，其為另一OTP記憶胞示意圖。OTP記憶胞c2包括一反熔絲電晶體Maf、一跟隨電晶體Mg與一選擇電晶體Msel。反熔絲電晶體的第一源/汲端為浮接、閘極端連接至一控制線CL。跟隨電晶體Mg的第一源/汲端連接至反熔絲電晶體Maf的第二源/汲端、閘極端連接至一跟隨線(following line，FL)。選擇電晶體Msel的第一源/汲端連接至跟隨電晶體Mg的第二源/汲端、閘極端連接至一字元線WL、第二源/汲端連接一位元線BL。
基本上，選擇電晶體MSel與跟隨電晶體Mg有相同的運作關係，當選擇電晶體MSel開啟時，跟隨電晶體Mg也會開啟；當選擇電晶體MSel關閉時，跟隨電晶體Mg也會關閉。另外，OTP記憶胞c1與c2的編程動作與讀取動作的偏壓與運作原理類似，此處不再贅述。
請參照第1C圖，其所繪示為另一OTP記憶胞示意圖。OTP記憶胞c3包括一浮動閘電晶體Mf與一選擇電晶體Msel。浮動閘電晶體Mf的第一源/汲 (source/drain)連接至控制線CL。選擇電晶體Msel的第一源/汲端連接至浮動閘電晶體Mf的第二源/汲端、閘極端連接至字元線WL、第二源/汲端連接位元線BL。
基本上，於編程動作(program action)時，提供適當的偏壓至OTP記憶胞c3，可以控制熱載子(hot carrier)注入浮動閘電晶體Mf的浮動閘極或者不注入浮動閘電晶體Mf的浮動閘極。其中，熱載子為電子。
舉例來說，於編程動作時，提供編程電壓至控制線CL、開啟電壓至字元線WL、接地電壓至位元線BL時，則熱載子經由浮動閘電晶體Mf的通道區域(channel region)注入浮動閘極。反之，於編程動作時，也可利用偏壓來控制熱載子不會注入浮動閘極。另外，當浮動閘電晶體Mf的浮動閘極儲存熱載子時，OTP記憶胞c3會呈現第一儲存狀態(亦即，開啟狀態(on state))。當浮動閘電晶體Mf的浮動閘極未儲存熱載子時，OTP記憶胞c3會呈現第二儲存狀態(亦即，關閉狀態(off state))。
再者，於讀取動作時，提供適當的偏壓至OTP記憶胞c3，使得OTP記憶胞c3產生讀取電流，而根據讀取電流的大小即可判斷OTP記憶胞c3的儲存狀態。
於讀取動作時，提供讀取電壓至控制線CL、開啟電壓至字元線WL、接地電壓至位元線BL。當OTP記憶胞c3為第一儲存狀態(開啟狀態)時，讀取電流會較大。當OTP記憶胞c3為第二儲存狀態(關閉狀態)時，讀取電流幾乎為零。因此，將OTP記憶胞c3的位元線BL連接至判斷電路，即可判斷OTP記憶胞c3為第一儲存狀態(開啟狀態)或者第二儲存狀態(關閉狀態)。
相同地，為了防止選擇電晶體Msel在編程動作時受損，可以在OTP記憶胞中增加一跟隨電晶體。如照第1D圖所示，其為另一OTP記憶胞示意 圖。OTP記憶胞c4包括一浮動閘電晶體Mf、一跟隨電晶體Mg與一選擇電晶體Msel。浮動閘電晶體的第一源/汲端連接至一控制線CL。跟隨電晶體Mg的第一源/汲端連接至浮動閘電晶體Mf的第二源/汲端、閘極端連接至一跟隨線FL。選擇電晶體Msel的第一源/汲端連接至跟隨電晶體Mg的第二源/汲端、閘極端連接至一字元線WL、第二源/汲端連接一位元線BL。
基本上，選擇電晶體MSel與跟隨電晶體Mg有相同的運作關係，當選擇電晶體MSel開啟時，跟隨電晶體Mg也會開啟；當選擇電晶體MSel關閉時，跟隨電晶體Mg也會關閉。另外，OTP記憶胞c3與c4的編程動作與讀取動作的偏壓與運作原理類似，此處不再贅述。
另外，儲存在OTP記憶胞c3與c4中的熱載子可以經由照射紫外線UV而退出浮動閘極。再者，修改OTP記憶胞c3與c4，可成為MTP記憶胞。
請參照第1E圖，其所繪示為MTP記憶胞示意圖。相較於第1C圖之OTP記憶胞c3，MTP記憶胞c5更包括一抹除電容(erase capacitor)C，連接於浮動閘電晶體Mf的浮動閘極與抹除線(erase line，EL)之間。於編程動作與讀取動作時，MTP記憶胞c5的偏壓類似於OTP記憶胞c3，並提供接地電壓至抹除線EL。其詳細運作情形不再贅述。
於抹除動作時，提供抹除電壓(erase voltage)至抹除線EL，使得熱載子經由抹除電容C移動至抹除線EL並退出(eject)浮動閘極。
請參照第1F圖，其所繪示為另一MTP記憶胞示意圖。相較於第1D圖之OTP記憶胞c4，MTP記憶胞c6更包括一抹除電容C，連接於浮動閘電晶體Mf的浮動閘極與抹除線(erase line，EL)之間。於編程動作與讀取動作時，MTP 記憶胞c6的偏壓類似於OTP記憶胞c4，並提供接地電壓至抹除線EL。其詳細運作情形不再贅述。
相同地，於抹除動作時，提供抹除電壓至抹除線EL，使得熱載子經由抹除電容C移動至抹除線EL並退出浮動閘極。
上述第1A圖至第1F圖的記憶胞皆以P型電晶體為例來作說明。實際上，利用N型電晶體也可以實現OTP記憶胞以及MTP記憶胞。
請參照第2圖，其所繪示為習知非揮發性記憶體。非揮發性記憶體200包括一記憶胞陣列(memory cell array)210、多工器(multiplexer)220與處理電路230。記憶胞陣列210包括m×n個記憶胞c11~cmn。第一列的n個記憶胞c11~c1n連接至字元線WL1與控制線CL，並且每一個記憶胞c11~c1n連接至對應的本地位元線(local bit line)LBL1~LBLn。第二列的n個記憶胞c21~c2n連接至字元線WL2與控制線CL，並且每一個記憶胞c21~c2n連接至對應的本地位元線LBL1~LBLn。同理，第m列的n個記憶胞cm1~cmn連接至字元線WLm與控制線CL，並且每一個記憶胞cm1~cmn連接至對應的本地位元線LBL1~LBLn。
再者，上述記憶胞陣列210中的記憶胞c11~cmn可由第1A圖至第1F圖的任一種記憶胞c1~c6來組成。舉例來說，利用第1A圖的記憶胞c1可組成OTP記憶胞陣列210。或者，利用第1B圖的記憶胞c2來組成OTP記憶胞陣列210，此時記憶胞陣列210中更包括m條跟隨線FL1~FLm(未繪示)，每一條跟隨線連接至一列n個OTP記憶胞。或者，利用第1F圖的記憶胞c6來組成MTP記憶胞陣列210，此時記憶胞陣列210中更包括抹除線EL(未繪示)與m條跟隨線FL1~FLm(未繪示)，抹除線EL連接至所有的MTP記憶胞，且每一條跟隨線連接至一列n個MTP記憶胞。
多工器220連接至所有本地位元線LBL1~LBLn。另外，多工器220中包括n個開關w1~wn，每一個開關w1~wn的第一端連接至對應的本地位元線LBL1~LBLn，每一個開關w1~wn的第二端連接至資料線(data line，DL)。其中，多工器220中的開關w1~wn可以利用P型電晶體、N型電晶體或者傳輸閘(transmission gate)來實現。再者，多工器220接收選擇信號Sa，並根據選擇信號Sa控制n個開關其中之一為閉合狀態(close state)，其餘為打開狀態(open state)。
處理電路230連接至資料線DL。處理電路230包括寫入緩衝器(write buffer)232與判斷電路234。其中，寫入緩衝器232於編程動作時運作，判斷電路234於讀取動作時運作。以下以記憶胞c22為選定記憶胞來說明編程動作與讀取動作。
於編程動作時，控制線CL接收編程電壓，字元線WL2接收開啟電壓，其他字元線WL1、WL3~WLm接收關閉電壓，資料線DL接收接地電壓(0V)，選擇信號Sa為"2"。此時，多工器220中的開關w2為閉合狀態，記憶胞陣列210中的記憶胞c22為選定記憶胞。因此，選定記憶胞c22產生編程電流經由本地位元線LBL2、開關w2、資料線DL流至處理電路230中的寫入緩衝器232，使得選定記憶胞c22被編程為第一儲存狀態。
於讀取動作時，控制線CL接收讀取電壓，字元線WL2接收開啟電壓，其他字元線WL1、WL3~WLm接收關閉電壓，資料線DL接收接地電壓(0V)，選擇信號Sa為"2"。此時，多工器220中的開關w2為閉合狀態，記憶胞陣列210中的記憶胞c22為選定記憶胞。因此，選定記憶胞c22產生讀取電流經由本地位元線LBL2、開關w2、資料線DL流至處理電路230中的判斷電路234，使得 判斷電路234根據讀取電流來產生資料信號data，用以指示選定記憶胞c22的儲存狀態。
一般來說，習知的非揮發性記憶體200於讀取動作時所提供的讀取電壓至少要1.2V。如果將讀取電壓降低，則選定記憶胞所產生的讀取電流可能太小，造成判斷電路234的誤判。亦即，判斷電路234無法正確地判斷選定記憶胞的儲存狀態。
本發明係有關於一種可運作於低讀取電壓的非揮發性記憶體及其相關記憶體區塊。於進行讀取動作時，提供低的讀取電壓至記憶胞陣列，非揮發性記憶體仍可以正確的判斷出選定記憶胞的儲存狀態。
本發明係有關於一種非揮發性記憶體，具有一第一記憶體區塊，該第一記憶體區塊包括：一記憶胞陣列，具有m×n個記憶胞，且該記憶體陣列連接至一控制線、m條字元線以及n條本地位元線，其中m與n為正整數；一放大電路，包括n個感應元件，對應地連接至n條本地位元線以及n條讀取位元線之間；一第一多工器，連接至該n條本地位元線與該n條讀取位元線；其中，該第一多工器接收一第一選擇信號，將該n條本地位元線其中之一連接至一第一主位元線，並將該n條讀取位元線其中之一連接至一第一主讀取位元線。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
200,300,400,500:非揮發性記憶體
210,310:記憶胞陣列
220,320:多工器
230:處理電路
232,340:寫入緩衝器
230,330:判斷電路
305,411~41x:記憶體區塊
315:放大電路
421~42x:選擇電路
505,565:漏電流消除電路
510:漏電流產生器
520,560,570,580:鏡射電路
S370~S378,S570~S580:步驟流程
第1A圖至第1F圖為各種習知記憶胞示意圖；
第2圖為習知非揮發性記憶體；
第3A圖為本發明非揮發性記憶體的第一實施例；
第3B圖為運用於第一實施例非揮發性記憶體的讀取方法；
第4圖為本發明非揮發性記憶體的第二實施例；
第5A圖為本發明非揮發性記憶體的第三實施例；
第5B圖為運用於第三實施例非揮發性記憶體的讀取方法；
第5C圖為本發明非揮發性記憶體的第四實施例；以及
第6A圖與第6B圖為各種鏡射電路的範例。
請參照第3A圖，其所繪示為本發明非揮發性記憶體的第一實施例。非揮發性記憶體300包括一記憶體區塊(memory sector)305、寫入緩衝器340與判斷電路330。其中，記憶體區塊305包括一記憶胞陣列310、放大電路(amplifying circuit)315與多工器320。
記憶胞陣列310包括m×n個記憶胞c11~cmn。第一列的n個記憶胞c11~c1n連接至字元線WL1與控制線CL，並且每一個記憶胞c11~c1n連接至對應的本地位元線LBL1~LBLn。第二列的n個記憶胞c21~c2n連接至字元線WL2與控制線CL，並且每一個記憶胞c21~c2n連接至對應的本地位元線LBL1~LBLn。同理，第m列的n個記憶胞cm1~cmn連接至字元線WLm與控制線CL，並且每一個記憶胞cm1~cmn連接至對應的本地位元線LBL1~LBLn。
再者，上述記憶胞陣列310中的記憶胞c11~cmn可由第1A圖至第1F圖的任一種記憶胞c1~c6來組成。舉例來說，利用第1A圖的記憶胞c1可組成OTP記憶胞陣列310。或者，利用第1B圖的記憶胞c2來組成OTP記憶胞陣列310，此時記憶胞陣列310中更包括m條跟隨線FL1~FLm(未繪示)，每一條跟隨線連接至一列n個OTP記憶胞。或者，利用第1F圖的記憶胞c6來組成MTP記憶胞陣列310，此時記憶胞陣列310中更包括抹除線EL(未繪示)與m條跟隨線FL1~FLm(未繪示)，抹除線EL連接至所有的MTP記憶胞，且每一條跟隨線連接至一列n個MTP記憶胞。
放大電路315包括n個感應元件(sensing element)，連接於對應的本地位元線LBL1~LBLn與讀取位元線(read bit line，RBL1~RBLn)之間。根據本發明的實施例，n個感應元件為n個感應電晶體(sensing transistor)Ma1~Man，連接於對應的本地位元線LBL1~LBLn與讀取位元線(read bit line，RBL1~RBLn)之間。以感應電晶體Ma1為例，感應電晶體Ma1的閘極連接至本地位元線LBL1，第一源/汲端接收一第一電源電壓Vd，第二源/汲端連接至讀取位元線RBL1。其餘的感應電晶體Ma2~Man有類似的連接關係，不再贅述。再者，本發明的感應元件除了以P型電晶體來實現之外，也可以用N型電晶體來實現。
多工器320連接至所有本地位元線LBL1~LBLn與讀取位元線RBL1~RBLn。另外，多工器320中包括第一組n個開關wp1~wpn，每一個開關wp1~wpn的第一端連接至對應的本地位元線LBL1~LBLn，每一個開關wp1~wpn的第二端連接至主位元線(main bit line，MBL)。多工器320中更包括第二組n個開關wr1~wrn，每一個開關wr1~wrn的第一端連接至對應的讀取位元線RBL1~RBLn，每一個開關wr1~wrn的第二端連接至主讀取位元線(main read bit line，MBLr)。其中，多工器320中的2n個開關wp1~wpn與wr1~wrn可以利用P型電晶體、N型電晶體或者傳輸閘來實現。
再者，多工器320接收選擇信號Sa，並根據選擇信號Sa控制第一組n個開關其中之一為閉合狀態，其餘為打開狀態。同時，多工器320也根據選擇信號Sa控制第二組n個開關其中之一為閉合狀態，其餘為打開狀態。基本上，選擇信號Sa係控制第一組的n個開關wp1~wpn與第二組的n個開關wr1~wrn之中，具相同編號的開關為閉合狀態。舉例來說，選擇信號Sa為"1"時，多工器320中的開關wp1與wr1為閉合狀態。
判斷電路330連接至主讀取位元線MBLr。於讀取動作時，判斷電路330可以根據主讀取位元線MBLr上的感應讀取電流(sensed read current)產生資料信號data，用以指示選定記憶胞的儲存狀態。
寫入緩衝器340連接至主位元線MBL。於編程動作時，寫入緩衝器340會運作，使得寫入緩衝器340接收選定記憶胞產生的編程電流。
舉例來說，於編程動作時，控制線CL接收編程電壓，字元線WL2接收開啟電壓，其他字元線WL1、WL3~WLm接收關閉電壓，主位元線MBL接收接地電壓(0V)，選擇信號Sa為"2"。此時，多工器320中的開關wp2與wr2為閉合狀態，記憶胞陣列310中的記憶胞c22為選定記憶胞。因此，選定記憶胞c22產生編程電流經由本地位元線LBL2、開關wp2、主位元線MBL流至寫入緩衝器340，使得選定記憶胞c22被編程為第一儲存狀態。
第3B圖為運用於第一實施例非揮發性記憶體的讀取方法。當讀取動作開始時，根據選定字元線與選擇信號Sa來決定選定記憶胞(步驟S370)。以選定記憶胞c22為例，於讀取動作時，控制線CL接收讀取電壓，字元線WL2接收 開啟電壓，其他字元線WL1、WL3~WLm接收關閉電壓，主位元線MBL接收接地電壓(0V)，選擇信號Sa為"2"。此時，多工器320中的開關wr2為閉合狀態，記憶胞陣列310中的記憶胞c22為選定記憶胞。
接著，對選定本地位元線、選定讀取位元線、主位元線與主讀取位元線進行重置動作(reset action)(步驟S372)。亦即，提供重置電壓(reset voltage)至本地位元線LBL2、讀取RBL2位元線、主位元線MBL與主讀取位元線MBLr。例如，重置電壓可為接地電壓(0V)。
之後，選定記憶胞產生讀取電流來充電選定本地位元線(步驟S374)。如第3A圖所示，在重置動作之後，選定記憶胞c22產生讀取電流Ir來充電本地位元線LBL2。另外，放大電路根據選定本地位元線上的充電電壓(charging voltage)來產生感應讀取電流(步驟S376)。亦即，放大電路315中的感應電晶體Ma2更根據本地位元線LBL2上的充電電壓來產生感應讀取電流Is至讀取位元線RBL2。
接著，判斷電路接收感應讀取電流並且產生資料信號(步驟S378)。亦即，當感應讀取電流Is產生後，感應讀取電流Is經由讀取位元線RBL2、開關wr2、主讀取位元線MBLr流至判斷電路330，使得判斷電路330根據感應讀取電流Ir判斷選定記憶胞c22的儲存狀態。由以上的說明可知，感應電晶體Ma2可將本地位元線LBL2上的讀取電流Ir放大為感應讀取電流Is。
由以上的說明可知，於讀取動作時，利用選擇信號Sa來控制多工器320，可利用選定記憶胞c22所產生的讀取電流Ir來充電本地位元線LBL2，並將感應讀取電流Is傳遞至判斷電路330。
根據本發明的第一實施例，由於非揮發性記憶體300中包括放大電路315，用以放大選定記憶胞所產生的讀取電流Ir。因此，於讀取動作時，可以提供較低的讀取電壓至控制線CL。雖然選定記憶胞產生的讀取電流Ir較小，但是感應電晶體可以將本地位元線上的讀取電流Ir放大為感應讀取電流Is，並由讀取位元線傳遞至判斷電路330，而判斷電路330即可正確地判斷選定記憶胞的儲存狀態。
舉例來說，於讀取動作時，提供0.6V的讀取電壓至控制線。第一儲存狀態的選定記憶胞c22可產生約1μA的讀取電流Ir至本地位元線LBL2；第二儲存狀態的選定記憶胞c22產生幾乎為0的讀取電流Ir至本地位元線LBL2。再者，感應電晶體Ma2可將1μA的讀取電流Ir放大為約10μA的感應讀取電流Is，並由讀取位元線RBL2傳遞至判斷電路330。另外，幾乎為0的讀取電流Ir經過感應電晶體Ma2後，其感應讀取電流Is仍然非常的小。因此，判斷電路330即可根據感應讀取電流Is來正確地判斷選定記憶胞的儲存狀態。
本發明也可以運用於多個記憶胞陣列組合而成的非揮發性記憶體。請參照第4圖，其所繪示為本發明非揮發性記憶體的第二實施例。非揮發性記憶體400包括x個選擇電路(selecting circuit)421~42x、x個記憶體區塊(memory sector)411~41x，寫入緩衝器340與判斷電路330。其中，每一個區塊411~41x的結構皆相同於第3圖所示之記憶體區塊305，其連接關係此處不再贅述。再者，x個記憶體區塊區塊411~41x經由主位元線MBL連接至寫入緩衝器340，經由主讀取位元線MBLr連接至判斷電路330。
如第4圖所示，x個記憶體區塊區塊411~41x連接至對應的m條字元線。例如，記憶體區塊區塊411連接至m條字元線WL11~WLm1，依此類推，記憶體區塊區塊41x連接至m條字元線WL1x~WLmx。
再者，x個選擇電路421~42x接收選擇信號Sa以及對應的區塊信號sector1~sectorx。以記憶體區塊區塊411為例，選擇電路421根據選擇信號Sa以及區塊信號sector1來產生選擇信號Sa1。基本上，所有的區塊信號sector1~sectorx中，僅會有單一個區塊信號動作(activate)，其他區塊信號動作則不動作。
舉例來說，當區塊信號sector1動作且其他區塊信號sector2~sectorx不動作時，代表區塊411為選定記憶體區塊(selected memory sector)，其他區塊412~41x為非選定記憶體區塊。此時，選擇信號Sa相同於選擇信號Sa1，而其他選擇信號Sa2~Sax則不動作。換言之，選定記憶體區塊411中的多工器320式由選擇信號Sa1來操控。另外，非選定記憶體區塊412~41x中多工器320內的所有開關皆因為選擇信號Sa2~Sax不動作而呈現打開狀態。因此，非選定記憶體區塊412~41x無法進行讀取動作或者編程動作。
假設非揮發性記憶體400正常運作且區塊411選定區塊。於讀取動作時，區塊411即根據字元線WL11~WLm1以及選擇信號Sa1來決定選定記憶胞。因此，選定記憶胞所產生的讀取電流經由主位元線MBL被傳遞至寫入緩衝器340，且感應讀取電流經由主讀取位元線MBLr被傳遞至判斷電路330。因此，判斷電路330即可根據感應讀取電流來正確地判斷選定記憶胞的儲存狀態。
再者，第3A圖的非揮發性記憶體300中，記憶胞陣列310中的每一條本地位元線LBL1~LBLn皆連接至m個記憶胞。以下以本地位元線LBL2為例來作說明。
於讀取動作時，當記憶胞c22為選定記憶胞時，選定記憶胞c22會產生讀取電流至本地位元線LBL2。除此之外，還有(m-1)個未選定記憶胞(unselected memory cell)c12、c32~cm2會產生漏電流(leakage current)至本地位元線LBL2。換言之，本地位元線LBL2會同時有讀取電流以及漏電流。如果漏電流過大，感應電晶體產生的感應讀取電流可能無法反映出實際的讀取電流，造成判斷電路330的誤判。因此，本發明於非揮發性記憶體中提出漏電流消除電路(leakage current cancellation circuit)來解決上述問題。
請參照第5A圖，其所繪示為本發明非揮發性記憶體的第三實施例。相較於第一實施例，揮發性記憶體500中更增加一漏電流消除電路505。以下僅介紹漏電消除電路505，其餘元件則不再贅述。
漏電流消除電路505包括漏電流產生器(leakage current generator)510與一鏡射電路(mirroring circuit)520。漏電流產生器510包括多個記憶胞ca1~cay，每個記憶胞ca1~cay皆連接至控制線CL與本地位元線LBLd，且每個記憶胞ca1~cay的字元線(未繪示)皆接收關閉電壓(turn off voltage)。亦即，所有的記憶胞ca1~cay皆為非選定記憶胞。因此，所有記憶胞ca1~cay所產生的所有漏電流Ilek2會流至本地位元線LBLd。另外，漏電流產生器510中記憶胞ca1~cay的數目可視實際的需求來設計，例如記憶胞ca1~cay的數目y等於m。
鏡射電路520包括一電流輸入路徑(current input path)連接至本地位元線LBLd與接地端GND之間，以及n條電流鏡射路徑(current mirroring path)對應地連接至n條本地位元線LBL1~LBLn與接地端GND之間。
鏡射電路520的電流輸入路徑由電晶體Mc1所構成，電晶體Mc1的第一源/汲端連接至本地位元線LBLd，第二源/汲端連接至接地端GND，閘極 端連接至第一源/汲端。另外，n條電流鏡射路徑由電晶體Mb1~Mbn所構成。以電晶體Mb1為例，電晶體Mb1的第一源/汲端連接至本地位元線LBL1，第二源/汲端連接至接地端GND，閘極端連接至電晶體Mc1的閘極端。同理，其他電流鏡射路徑的連接關係皆類似，此處不再贅述。
第5B圖為運用於第三實施例非揮發性記憶體的讀取方法。當讀取動作開始時，根據選定字元線與選擇信號Sa來決定選定記憶胞(步驟S570)。以選定記憶胞c22為例，於讀取動作時，控制線CL接收讀取電壓，字元線WL2接收開啟電壓，其他字元線WL1、WL3~WLm接收關閉電壓，主位元線MBL接收接地電壓(0V)，選擇信號Sa為"2"。此時，多工器320中的開關wr2為閉合狀態，記憶胞陣列310中的記憶胞c22為選定記憶胞。
接著，對選定本地位元線、選定讀取位元線、主位元線與主讀取位元線進行重置動作(reset action)(步驟S572)。亦即，提供重置電壓(reset voltage)至本地位元線LBL2、讀取RBL2位元線、主位元線MBL與主讀取位元線MBLr。例如，重置電壓可為接地電壓(0V)。
在重置動作之後，由選定記憶胞產生的讀取電流以及非選定記憶胞產生的第一漏電流所組成的總和電流流向選定本地位元線(步驟S574)。如第5A圖所示，於讀取動作時，選定記憶胞c22會產生讀取電流Ir至本地位元線LBL2，其他非選定記憶胞c12與c32~cm2會產生第一漏電流Ilek1至本地位元線LBL2上。換言之，本地位元線LBL2上的總和電流為Ir+Ilek1。
接著，將總和電流減去漏電流消除電路產生的第二漏電流後成為剩餘電流，並利用剩餘電流對選定本地位元線充電(步驟S576)。如第5A圖所示，在漏電流消除電路505中，漏電流產生器510產生第二漏電流Ilek2至鏡射電 路520的電流輸入路徑，所以電晶體Mb2的電流鏡射路徑上可產生第二漏電流Ilek2由本第位元線LBL2流至接地端GND，所以總和電流(Ir+Ilek1)會減去第二漏電流Ilek2後成為剩餘電流。如果第一漏電流Ilek1非常接近第二漏電流Ilek2，則本地位元線LBL2可視為僅由讀取電流Ir來充電。
另外，放大電路根據選定本地位元線上的充電電壓(charging voltage)來產生感應讀取電流(步驟S578)。亦即，放大電路315中的感應電晶體Ma2更根據本地位元線LBL2上的充電電壓來產生感應讀取電流Is至讀取位元線RBL2。
接著，判斷電路接收感應讀取電流並且產生資料信號(步驟S580)。亦即，當感應讀取電流Is產生後，感應讀取電流Is經由讀取位元線RBL2、開關wr2、主讀取位元線MBLr流至判斷電路330，使得判斷電路330根據感應讀取電流Ir判斷選定記憶胞c22的儲存狀態。由以上的說明可知，感應電晶體Ma2可將本地位元線LBL2上的讀取電流Ir放大為感應讀取電流Is。
請參照第5C圖，其所繪示為本發明非揮發性記憶體的第四實施例。相較於第一實施例，揮發性記憶體550中更增加一漏電流消除電路565。以下僅介紹漏電消除電路565，其餘元件則不再贅述。
漏電流消除電路565包括漏電流產生器510、開關wpd與一鏡射電路560。漏電流產生器510與第三實施例相同，此處不再贅述。
鏡射電路520包括一電流輸入路徑連接至主位元線MBLd與接地端GND之間，以及一條電流鏡射路徑對應地連接至主位元線MBL與接地端GND之間。為了與主位元線MBL有相同的負載(load)，一個關閉狀態的開關wpd連接於本地位元線LBLd與主位元線MBLd之間。當然，開關wpd可以根據實際需要選 擇性地使用，如果不使用開關wpd時，則直接將本地位元線LBLd連接至主位元線MBLd即可。
鏡射電路560的電流輸入路徑由電晶體Mc1所構成，電晶體Mc1的第一源/汲端連接至主位元線MBLd，第二源/汲端連接至接地端GND，閘極端連接至第一源/汲端。另外，電流鏡射路徑由電晶體Mb1所構成，電晶體Mb1的第一源/汲端連接至主位元線MBL，第二源/汲端連接至接地端GND，閘極端連接至電晶體Mc1的閘極端。
第5B圖所示的讀取方法也同樣適用於第四實施例的非揮發性記憶體550。於讀取動作時，選定記憶胞c22會產生讀取電流Ir至本地位元線LBL2，其他非選定記憶胞c12與c32~cm2會產生第一漏電流Ilek1至本地位元線LBL2上。換言之，本地位元線LBL2上的總和電流為Ir+Ilek1。
接著，在漏電流消除電路565中，漏電流產生器510產生第二漏電流Ilek2至鏡射電路560的電流輸入路徑，所以電晶體Mb2的電流鏡射路徑上可產生第二漏電流Ilek2由主位元線MBL流至接地端GND。因此，主位元線MBL僅由讀取電流Ir來充電。也就是說，感應讀取電流Is將可以正確地反應出讀取電流Ir的大小。
再者，本發明並未限定漏電流消除電路505中鏡射電路520的結構。請參照第6A圖，其所繪示為運用於第三實施例中鏡射電路的另一範例。鏡射電路570中包括三個電流鏡(current mirror)。電晶體Mc1與電晶體Mc2組成第一電流鏡，電晶體Mc3與電晶體Mc4組成第二電流鏡，電晶體Mc5與電晶體Mb1~Mbn組成第三電流鏡。其中，電晶體Mc1與電晶體Mc2為N型空乏型電晶體 (N type depletion transistor)，電晶體Mc3與電晶體Mc4為P型電晶體、Mc5與電晶體Mb1~Mbn為N型電晶體。
第一電流鏡的電流輸入路徑由電晶體Mc1所組成，電流鏡射路徑由電晶體Mc2所組成。第二電流鏡的電流輸入路徑由電晶體Mc3所組成，電流鏡射路徑由電晶體Mc4所組成。第三電流鏡的電流輸入路徑由電晶體Mc5所組成，電流鏡射路徑由電晶體Mb1~Mbn所組成。
第一電流鏡的電流輸入路徑連接至本地位元線LBLd，第一電流鏡的電流鏡射路徑連接至第二電流鏡的電流輸入路徑，第二電流鏡的電流鏡射路徑連接至第三電流鏡的電流輸入路徑，第三電流鏡的n條電流鏡射路徑連接至對應的本地位元線LBL1~LBLn。另外，由於第一電流鏡的電流輸入路徑可接收本地位元線LBLd上的漏電流Ilek，因此第三電流鏡的電流鏡射路徑即可產生漏電流Ilek。
相同地，請參照第6B圖，其所繪示為運用於第四實施例中鏡射電路的另一範例。鏡射電路580中包括三個電流鏡。電晶體Mc1與電晶體Mc2組成第一電流鏡，電晶體Mc3與電晶體Mc4組成第二電流鏡，電晶體Mc5與電晶體Mb1組成第三電流鏡。其中，電晶體Mc1與電晶體Mc2為N型空乏型電晶體(N type depletion transistor)，電晶體Mc3與電晶體Mc4為P型電晶體、Mc5與電晶體Mb1為N型電晶體。
第一電流鏡的電流輸入路徑由電晶體Mc1所組成，電流鏡射路徑由電晶體Mc2所組成。第二電流鏡的電流輸入路徑由電晶體Mc3所組成，電流鏡射路徑由電晶體Mc4所組成。第三電流鏡的電流輸入路徑由電晶體Mc5所組成，電流鏡射路徑由電晶體Mb1所組成。
第一電流鏡的電流輸入路徑連接至主位元線MBLd，第一電流鏡的電流鏡射路徑連接至第二電流鏡的電流輸入路徑，第二電流鏡的電流鏡射路徑連接至第三電流鏡的電流輸入路徑，第三電流鏡的電流鏡射路徑連接至主位元線MBL。另外，由於第一電流鏡的電流輸入路徑可接收主位元線MLBd上的漏電流Ilek，因此第三電流鏡的電流鏡射路徑即可產生漏電流Ilek。
由以上的說明可知，本發明提出一種可運作於低讀取電壓的非揮發性記憶體及其相關記憶體區塊。於進行讀取動作時，提供低的讀取電壓至記憶胞陣列，並且利用感測元件(感測電晶體)將選定記憶胞的讀取電流放大為感應讀取電流，使得非揮發性記憶體仍可以正確的判斷出選定記憶胞的儲存狀態。
再者，本發明的非揮發性記憶體中更提供一漏電流消除電路用以消除本地位元線上的漏電流，使得感應讀取電流能夠正確地反映出實際的讀取電流，防止選定記憶胞被誤判。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300:非揮發性記憶體
305:記憶體區塊
310:記憶胞陣列
315:放大電路
320:多工器
330:判斷電路
340:寫入緩衝器

Claims (22)

  1. 一種非揮發性記憶體，具有一第一記憶體區塊，該第一記憶體區塊包括：一記憶胞陣列，具有m×n個記憶胞，且該記憶體陣列連接至一控制線、m條字元線以及n條本地位元線，其中m與n為正整數；一放大電路，包括n個感應元件，對應地連接至該n條本地位元線以及n條讀取位元線之間；一第一多工器，連接至該n條本地位元線與該n條讀取位元線；其中，該第一多工器接收一第一選擇信號，將該n條本地位元線其中之一連接至一第一主位元線，並將該n條讀取位元線其中之一連接至一第一主讀取位元線。
  2. 如請求項1所述之非揮發性記憶體，其中該第一主位元線連接至一寫入緩衝器，且該第一主讀取位元線連接至一判斷電路。
  3. 如請求項1所述之非揮發性記憶體，其中該第一多工器包括一第一組n個開關與一第二組n個開關，該第一組n個關開關中的n個第一端對應地連接至該n條本地位元線，該第一組n個關開關中的n個第二端連接至該第一主位元線，該第二組n個關開關中的n個第一端對應地連接至該n條讀取位元線，該第二組n個關開關中的n個第二端連接至該第一主讀取位元線。
  4. 如請求項3所述之非揮發性記憶體，其中該第一多工器根據該第一選擇信號控制該第一組n個開關的其中之一為一閉合狀 態，其餘為一打開狀態；以及，該第一多工器根據該第一選擇信號控制該第二組n個開關的其中之一為該閉合狀態，其餘為該打開狀態。
  5. 如請求項2所述之非揮發性記憶體，其中於一讀取動作時，該控制線接收一讀取電壓，該記憶胞陣列根據該m條字元線接收的電壓與該第一選擇信號決定一選定記憶胞，且該選定記憶胞產生一讀取電流用以充電該n條本地位元線中的一第一本地位元線；在該放大電路中，該n個感應元件中的一第一感應元件根據該第一本地位元線上的一充電電壓產生一感應讀取電流，經由該n條讀取位元線中的一第一讀取位元線、該第一多工器與該第一主讀取位元線傳遞至該判斷電路，並使得該判斷電路決定該選定記憶胞的一儲存狀態。
  6. 如請求項5所述之非揮發性記憶體，其中該第一感應元件為一感應電晶體，該感應電晶體的一閘極端連接至該第一本地位元線，該感應電晶體的一第一源/汲端接收一第一電源電壓，且該感應電晶體的一第二源/汲端連接至該第一讀取位元線。
  7. 如請求項2所述之非揮發性記憶體，其中於一編程動作時，該控制線接收一編程電壓，該記憶胞陣列根據該m條字元線接收的電壓與該第一選擇信號決定一選定記憶胞，且該選定記憶胞產生一編程電流由該n條本地位元線中的一第一本地位元線、該第一多工器與該第一主位元線傳遞至該寫入緩衝器。
  8. 一種如請求項1所述之非揮發性記憶體的操作方法，包括下列步驟：由該記憶胞陣列中決定一選定記憶胞； 對一選定本地位元線、一選定讀取位元線、該第一主位元線與該第一主讀取位元線進行一重置動作，其中該選定本地位元線與該選定讀取位元線係由該第一選擇信號決定；利用該選定記憶胞產生的一讀取電流來充電該選定本地位元線；感測該選定本地位元線上的一充電電壓，並產生一感應讀取電流；以及根據該感應讀取電流來產生一資料信號。
  9. 如請求項1所述之非揮發性記憶體，更包括一第二記憶體區塊，其中該第二記憶體區塊接收一第二選擇信號，該第二記憶體區塊連接至該控制線與另外的m條字元線，且該第二記憶體區塊連接至該第一主位元線與該第一主讀取位元線。
  10. 如請求項9所述之非揮發性記憶體，更包括一第一選擇電路與一第二選擇電路，其中該第一選擇電路根據一第一區塊信號與一第三選擇信號產生該第一選擇信號，且該第一選擇電路根據一第二區塊信號與該第三選擇信號產生該第二選擇信號。
  11. 如請求項10所述之非揮發性記憶體，其中該第一第一區塊信號與該第二區塊信號其中之一會動作；當該第一區塊信號動作時，該第一選擇信號相同於該第三選擇信號；以及當該第二區塊信號動作時，該第二選擇信號相同於該第三選擇信號。
  12. 如請求項1所述之非揮發性記憶體，更包括一漏電流消除電路，其中該漏電流消除電路包括一漏電流產生器與一鏡射電路，該鏡 射電路的一電流輸入路徑連接於該漏電流產生器以及一接地端之間，該鏡射電路的n條電流鏡射路徑各別連接至對應的該n條本地位元線與該接地端之間。
  13. 如請求項12所述之非揮發性記憶體，其中該漏電流產生器包括多個記憶胞，連接至該鏡射電路的該電流輸入路徑，於該讀取動作時，該些記憶胞產生一漏電流至該電流輸入路徑。
  14. 如請求項13所述之非揮發性記憶體，其中該鏡射電路包括：一控制電晶體，該控制電晶體的一第一源/汲端連接至該漏電流產生器，該控制電晶體的一第二源/汲端連接至該接地端，該控制電晶體的一閘極端連接至該控制電晶體的該第一源/汲端；以及n個鏡射電晶體，該n個鏡射電晶體的第一源/汲端各別連接至對應的該n條本地位元線，該n個鏡射電晶體的第二源/汲端連接至該接地端，該n個鏡射電晶體的閘極端連接至該控制電晶體的該閘極端。
  15. 如請求項13所述之非揮發性記憶體，其中該鏡射電路包括：一第一電流鏡，該第一電流鏡的一電流輸入路徑連接至該漏電流產生器；一第二電流鏡，該第二電流鏡的一電流輸入路徑連接至該第一電流鏡的一電流鏡射路徑；以及一第三電流鏡，該第三電流鏡的一電流輸入路徑連接至該第二電流鏡的一電流鏡射路徑，該第三電流鏡的n條電流鏡射路徑各別連接至對應的該n條本地位元線。
  16. 一種如請求項12所述之非揮發性記憶體的操作方法，包括下列步驟：由該記憶胞陣列中決定一選定記憶胞與多個未選定記憶胞；對一選定本地位元線、一選定讀取位元線、該第一主位元線與該第一主讀取位元線進行一重置動作，其中該選定本地位元線與該選定讀取位元線係由該第一選擇信號決定；由該選定記憶胞產生的一讀取電流以及該些非選定記憶胞產生的一第一漏電流所組成的一總和電流流向該選定本地位元線；將該總和電流減去該漏電流產生器產生的一第二漏電流後成為一剩餘電流，且利用該剩餘電流來充電該選定本地位元線；感測該選定本地位元線上的一充電電壓，並產生一感應讀取電流；以及根據該感應讀取電流來產生一資料信號。
  17. 如請求項1所述之非揮發性記憶體，更包括一漏電流消除電路，其中該漏電流消除電路包括一漏電流產生器與一鏡射電路，該鏡射電路的一電流輸入路徑連接於該漏電流產生器以及一接地端之間，該鏡射電路的一電流鏡射路徑連接至該第一主位元線與該接地端之間。
  18. 如請求項17所述之非揮發性記憶體，其中該漏電流產生器包括多個記憶胞，連接至該鏡射電路的該電流輸入路徑，於該讀取動作時，該些記憶胞產生一漏電流至該電流輸入路徑。
  19. 如請求項18所述之非揮發性記憶體，其中該漏電流產生器經由一開關連接至該鏡射電路的該電流輸入路徑，且該開關為一關閉狀態。
  20. 如請求項18所述之非揮發性記憶體，其中該鏡射電路包括：一控制電晶體，該控制電晶體的一第一源/汲端連接至該漏電流產生器，該控制電晶體的一第二源/汲端連接至該接地端，該控制電晶體的一閘極端連接至該控制電晶體的該第一源/汲端；以及一鏡射電晶體，該鏡射電晶體的第一源/汲端連接至該第一主位元線，該鏡射電晶體的第二源/汲端連接至該接地端，該鏡射電晶體的閘極端連接至該控制電晶體的該閘極端。
  21. 如請求項18所述之非揮發性記憶體，其中該鏡射電路包括：一第一電流鏡，該第一電流鏡的一電流輸入路徑連接至該漏電流產生器；一第二電流鏡，該第二電流鏡的一電流輸入路徑連接至該第一電流鏡的一電流鏡射路徑；以及一第三電流鏡，該第三電流鏡的一電流輸入路徑連接至該第二電流鏡的一電流鏡射路徑，該第三電流鏡的一電流鏡射路徑連接至該第一主位元線。
  22. 一種如請求項17所述之非揮發性記憶體的操作方法，包括下列步驟：由該記憶胞陣列中決定一選定記憶胞與多個未選定記憶胞；對一選定本地位元線、一選定讀取位元線、該第一主位元線與 該第一主讀取位元線進行一重置動作，其中該選定本地位元線與該選定讀取位元線係由該第一選擇信號決定；由該選定記憶胞產生的一讀取電流以及該些非選定記憶胞產生的一第一漏電流所組成的一總和電流流向該選定本地位元線；將該總和電流減去該漏電流產生器產生的一第二漏電流後成為一剩餘電流，且利用該剩餘電流來充電該選定本地位元線；感測該選定本地位元線上的一充電電壓，並產生一感應讀取電流；以及根據該感應讀取電流來產生一資料信號。
TW109108390A 2019-05-13 2020-03-13 非揮發性記憶體及其相關記憶體區塊 TWI721824B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010237893.7A CN111933193B (zh) 2019-05-13 2020-03-30 非易失性存储器及其相关存储器区块
US16/837,623 US11074963B2 (en) 2019-05-13 2020-04-01 Non-volatile memory and memory sector thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962847246P 2019-05-13 2019-05-13
US62/847,246 2019-05-13

Publications (2)

Publication Number Publication Date
TW202042223A TW202042223A (zh) 2020-11-16
TWI721824B true TWI721824B (zh) 2021-03-11

Family

ID=73230815

Family Applications (4)

Application Number Title Priority Date Filing Date
TW109108390A TWI721824B (zh) 2019-05-13 2020-03-13 非揮發性記憶體及其相關記憶體區塊
TW109112030A TWI710098B (zh) 2019-05-13 2020-04-09 靜電放電電路
TW109115705A TWI757738B (zh) 2019-05-13 2020-05-12 記憶體裝置及其半導體製程方法
TW109115716A TWI718059B (zh) 2019-05-13 2020-05-12 升壓電路及其控制方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW109112030A TWI710098B (zh) 2019-05-13 2020-04-09 靜電放電電路
TW109115705A TWI757738B (zh) 2019-05-13 2020-05-12 記憶體裝置及其半導體製程方法
TW109115716A TWI718059B (zh) 2019-05-13 2020-05-12 升壓電路及其控制方法

Country Status (3)

Country Link
US (3) US11508719B2 (zh)
CN (3) CN111933638B (zh)
TW (4) TWI721824B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031779B2 (en) * 2019-06-14 2021-06-08 Ememory Technology Inc. Memory system with a random bit block
KR20210085842A (ko) * 2019-12-31 2021-07-08 삼성전자주식회사 메모리 장치
TWI739695B (zh) 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器
TWI785736B (zh) * 2020-11-16 2022-12-01 力旺電子股份有限公司 非揮發性記憶體之記憶胞
US20220367651A1 (en) * 2021-05-12 2022-11-17 Ememory Technology Inc. Stacked-gate non-volatile memory cell
WO2022259746A1 (ja) * 2021-06-07 2022-12-15 三菱電機株式会社 アナログ電圧出力回路、及び、半導体装置
US11735266B2 (en) * 2021-08-13 2023-08-22 Ememory Technology Inc. Antifuse-type one time programming memory cell and cell array structure with same
US11936293B2 (en) * 2022-06-17 2024-03-19 Infineon Technologies Ag Regulated charge pump with adaptive drive strength

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW509944B (en) * 1999-06-22 2002-11-11 Mitsubishi Electric Corp Semiconductor memory device
US6876569B2 (en) * 2001-11-13 2005-04-05 Hitachi, Ltd. Semiconductor integrated circuit device with improved storage MOSFET arrangement
US8139432B2 (en) * 2006-12-27 2012-03-20 Samsung Electronics Co., Ltd. Variable resistance memory device and system thereof
US8542547B2 (en) * 2010-06-09 2013-09-24 Elpida Memory, Inc. Semiconductor device and data processing system
US8958238B2 (en) * 2011-03-04 2015-02-17 Stichting Imec Nederland Local write and read assist circuitry for memory device
TWI569276B (zh) * 2015-02-25 2017-02-01 力旺電子股份有限公司 一次編程非揮發性記憶體及其讀取感測方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5116776A (en) * 1989-11-30 1992-05-26 Sgs-Thomson Microelectronics, Inc. Method of making a stacked copacitor for dram cell
US7071060B1 (en) * 1996-02-28 2006-07-04 Sandisk Corporation EEPROM with split gate source side infection with sidewall spacers
TW423162B (en) 1997-02-27 2001-02-21 Toshiba Corp Power voltage supplying circuit and semiconductor memory including the same
US6177304B1 (en) * 1999-04-26 2001-01-23 Chartered Semiconductor Manufacturing Ltd. Self-aligned contact process using a poly-cap mask
JP5014543B2 (ja) * 1999-07-29 2012-08-29 エヌエックスピー ビー ヴィ 半導体装置
TW430975B (en) * 1999-11-29 2001-04-21 Taiwan Semiconductor Mfg Electrostatic discharge protection circuit without gate over-biased effect
US6437407B1 (en) * 2000-11-07 2002-08-20 Industrial Technology Research Institute Charged device model electrostatic discharge protection for integrated circuits
KR100605580B1 (ko) * 2003-12-29 2006-07-28 주식회사 하이닉스반도체 정전기 보호회로
TWI229449B (en) 2004-04-20 2005-03-11 Ememory Technology Inc Four-phase dual pumping circuit
JP4942007B2 (ja) * 2004-10-25 2012-05-30 ルネサスエレクトロニクス株式会社 半導体集積回路
KR100716661B1 (ko) 2005-03-31 2007-05-09 주식회사 하이닉스반도체 전압 부스터 회로
US20070170489A1 (en) 2006-01-26 2007-07-26 Fang Gang-Feng Method to increase charge retention of non-volatile memory manufactured in a single-gate logic process
US7733160B2 (en) 2007-01-29 2010-06-08 Seiko Epson Corporation Power supply circuit, display driver, electro-optical device, and electronic instrument
CN101039027B (zh) * 2007-05-10 2010-05-26 北京中星微电子有限公司 改进的静电放电保护电路
US20090072315A1 (en) * 2007-09-13 2009-03-19 Uwe Hodel Semiconductor Manufacturing Process Charge Protection Circuits
US7683700B2 (en) 2008-06-25 2010-03-23 Sandisk Corporation Techniques of ripple reduction for charge pumps
US20110310514A1 (en) * 2010-06-17 2011-12-22 Shao-Chang Huang Electrostatic discharge protection circuit
US8383475B2 (en) * 2010-09-23 2013-02-26 Globalfoundries Singapore Pte. Ltd. EEPROM cell
CN102044964B (zh) 2011-01-17 2015-05-27 上海华虹宏力半导体制造有限公司 电压调节电路
US20120236447A1 (en) * 2011-03-14 2012-09-20 Mack Michael P Input-output esd protection
TWI481163B (zh) 2012-02-24 2015-04-11 Novatek Microelectronics Corp 充電幫浦裝置及其驅動能力調整方法
TWI444811B (zh) 2012-04-25 2014-07-11 Univ Nat Taipei Technology High boost ratio circuit
CN103248223B (zh) * 2013-04-28 2016-11-02 上海华虹宏力半导体制造有限公司 时钟电路以及升压稳压器
US9076656B2 (en) * 2013-05-02 2015-07-07 Freescale Semiconductor, Inc. Electrostatic discharge (ESD) clamp circuit with high effective holding voltage
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US9337651B2 (en) * 2014-04-23 2016-05-10 Via Alliance Semiconductor Co., Ltd. Electrostatic discharge protection circuit
US9601480B2 (en) * 2014-08-21 2017-03-21 Apple Inc. Single junction bi-directional electrostatic discharge (ESD) protection circuit
US9460797B2 (en) 2014-10-13 2016-10-04 Ememory Technology Inc. Non-volatile memory cell structure and non-volatile memory apparatus using the same
US9882377B2 (en) * 2015-01-28 2018-01-30 International Business Machines Corporation Electrostatic discharge protection solutions
JP6457829B2 (ja) * 2015-02-05 2019-01-23 ルネサスエレクトロニクス株式会社 半導体装置
CN104967306A (zh) 2015-06-10 2015-10-07 上海鼎讯电子有限公司 电压转换电路
EP3107121B1 (en) * 2015-06-16 2018-02-21 Nxp B.V. An electrostatic discharge power rail clamp circuit
US9805806B2 (en) * 2015-10-16 2017-10-31 Ememory Technology Inc. Non-volatile memory cell and method of operating the same
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory
US20180102642A1 (en) * 2016-10-12 2018-04-12 Ememory Technology Inc. Electrostatic discharge circuit
US10644497B2 (en) * 2017-05-17 2020-05-05 International Business Machines Corporation Charge pump for distributed voltage passgate with high voltage protection
JP6648745B2 (ja) 2017-06-16 2020-02-14 株式会社デンソー チャージポンプ回路
US10249346B2 (en) * 2017-07-13 2019-04-02 Winbond Electronics Corp. Power supply and power supplying method thereof for data programming operation
CN107240373B (zh) 2017-08-02 2020-12-04 京东方科技集团股份有限公司 驱动信号生成电路、显示装置
US10937782B2 (en) * 2017-09-14 2021-03-02 Nxp B.V. Electrostatic discharge protection structure
US10141300B1 (en) * 2017-10-19 2018-11-27 Alpha And Omega Semiconductor (Cayman) Ltd. Low capacitance transient voltage suppressor
US10381828B1 (en) * 2018-01-29 2019-08-13 Dialog Semiconductor (Uk) Limited Overvoltage protection of transistor devices
CN108598078A (zh) * 2018-07-11 2018-09-28 上海艾为电子技术股份有限公司 一种esd保护电路及电子装置
US10826386B2 (en) * 2018-10-26 2020-11-03 Nxp B.V. Multi-stage charge pump regulation architecture
CN109712977B (zh) * 2019-01-15 2020-11-17 长江存储科技有限责任公司 三维存储器件及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW509944B (en) * 1999-06-22 2002-11-11 Mitsubishi Electric Corp Semiconductor memory device
US6876569B2 (en) * 2001-11-13 2005-04-05 Hitachi, Ltd. Semiconductor integrated circuit device with improved storage MOSFET arrangement
US8139432B2 (en) * 2006-12-27 2012-03-20 Samsung Electronics Co., Ltd. Variable resistance memory device and system thereof
US8542547B2 (en) * 2010-06-09 2013-09-24 Elpida Memory, Inc. Semiconductor device and data processing system
US8958238B2 (en) * 2011-03-04 2015-02-17 Stichting Imec Nederland Local write and read assist circuitry for memory device
TWI569276B (zh) * 2015-02-25 2017-02-01 力旺電子股份有限公司 一次編程非揮發性記憶體及其讀取感測方法

Also Published As

Publication number Publication date
US11508719B2 (en) 2022-11-22
US11508720B2 (en) 2022-11-22
TWI718059B (zh) 2021-02-01
CN111934545B (zh) 2022-04-22
TW202042369A (zh) 2020-11-16
CN111933643B (zh) 2024-02-02
TWI757738B (zh) 2022-03-11
CN111934545A (zh) 2020-11-13
CN111933638A (zh) 2020-11-13
CN111933643A (zh) 2020-11-13
CN111933638B (zh) 2023-10-31
US10879797B2 (en) 2020-12-29
US20200366193A1 (en) 2020-11-19
US20200365722A1 (en) 2020-11-19
TW202042348A (zh) 2020-11-16
TW202041997A (zh) 2020-11-16
US20200365578A1 (en) 2020-11-19
TW202042223A (zh) 2020-11-16
TWI710098B (zh) 2020-11-11

Similar Documents

Publication Publication Date Title
TWI721824B (zh) 非揮發性記憶體及其相關記憶體區塊
KR100596083B1 (ko) Ｎａｎｄ형 불휘발성 메모리
JP3833970B2 (ja) 不揮発性半導体メモリ
JPH02260455A (ja) 電気的に消去及びプログラム可能な半導体メモリ装置及びその消去方法及びそのプログラム方法
EP1039388B1 (en) Block erasable semiconductor memory device with defective block replacement
JP5946483B2 (ja) カレントセンシング
JPH07122080A (ja) 半導体不揮発性記憶装置
JP2001118390A (ja) 多ビット情報を記録する不揮発性メモリ回路
JP4721797B2 (ja) 不揮発性半導体記憶装置の書込方法
US20180366205A1 (en) Memory Circuit with Leakage Compensation
CN111933193B (zh) 非易失性存储器及其相关存储器区块
JPH04243096A (ja) 不揮発性半導体記憶装置
KR20090026502A (ko) 플래시 메모리 소자의 동작 방법
JPH10228792A (ja) 半導体記憶装置
US7830708B1 (en) Compensating for variations in memory cell programmed state distributions
JP2008159135A (ja) 不揮発性半導体記憶装置
US5943268A (en) Non-volatile latch having PMOS floating gate memory cells
JPH03288399A (ja) 半導体記憶装置
JP2006048784A (ja) 不揮発性メモリ
JP3360855B2 (ja) 一括消去型不揮発性半導体記憶装置およびその試験方法
KR20010092073A (ko) 낸드형 플래시 메모리 장치의 검증 읽기 방법
JPH0567758A (ja) 不揮発性半導体記憶装置
US6839282B2 (en) Semiconductor nonvolatile memory for performing read operations while performing write operations
KR20000017543A (ko) 비휘발성 반도체 메모리
JP2007102900A (ja) 半導体装置