TWI680465B - 感測放大電路及感測放大電路的操作方法 - Google Patents

感測放大電路及感測放大電路的操作方法 Download PDF

Info

Publication number
TWI680465B
TWI680465B TW108111462A TW108111462A TWI680465B TW I680465 B TWI680465 B TW I680465B TW 108111462 A TW108111462 A TW 108111462A TW 108111462 A TW108111462 A TW 108111462A TW I680465 B TWI680465 B TW I680465B
Authority
TW
Taiwan
Prior art keywords
terminal
transistor
data signal
coupled
sense amplifier
Prior art date
Application number
TW108111462A
Other languages
English (en)
Other versions
TW201944399A (zh
Inventor
黎進勇 黃
Dung Le Tan Hoang
胡皓峻
Hao-Chun Hu
黃柏豪
Po-Hao Huang
Original Assignee
力旺電子股份有限公司
Ememory Technology Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司, Ememory Technology Inc. filed Critical 力旺電子股份有限公司
Publication of TW201944399A publication Critical patent/TW201944399A/zh
Application granted granted Critical
Publication of TWI680465B publication Critical patent/TWI680465B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

感測放大電路包含感測放大器及觸發控制電路。感測放大器比較資料電壓及參考電壓以輸出互補的第一資料訊號及第二資料訊號。當感測放大器停用時，第一資料訊號及第二資料訊號處於相同狀態。觸發控制電路包含邏輯電路及設定重置閂鎖器。當第一資料訊號及第二資料訊號的其中之一者改變狀態時，邏輯電路將第一控制訊號自第一電位改變至第二電位。當第二控制訊號自第一電位變為第二電位時，設定重置閂鎖器產生觸發訊號以啟用感測放大器，而當第一控制訊號自第一電位變為第二電位時，控制訊號停用感測放大器。

Description

感測放大電路及感測放大電路的操作方法
本發明是有關於一種感測放大電路，特別是一種能夠自我追蹤的感測放大電路。
在記憶體系統中，常會利用感測放大器來將記憶體單元所產生的資料電壓與參考電壓做比較，以辨識出儲存在記憶體單元中的資料值為何。舉例來說，如果資料電壓大於參考電壓，感測放大器就會輸出高電位的訊號，表示記憶體單元中所儲存的資料值為0。相反地，如果資料電壓小於參考電壓，感測放大器就會輸出低電位的訊號，表示記憶體單元中所儲存的資料值為1。感測放大器所輸出的電位訊號會由閂鎖器儲存以供後續存取。
然而，由於在製造過程中所產生的參數偏移，不同的感測放大器中的電晶體可能會具有不同的導通電壓，因此，不同感測放大器輸出正確電位訊號所需的感測時間也會不同。在先前技術中，為了確保閂鎖器能夠儲存到不同感測放大器所產生的正確電位訊號，所有的感測放大器就必須維持輸出電位訊號較久的時間，亦即透過延遲較長的時間來確保閂鎖器能夠儲存到正確的資料。如此一來，先前技術的感測時間就不會是最佳化的時間，同時也會造成電能浪費。另一方面，在低電壓操作的情況下，感測放大器所需的感測時間難以 預測，而固定的延遲時間也可能不夠足以輸出正確的資料。
本發明之一實施例提供一種感測放大電路，感測放大電路包含感測放大器及觸發控制電路。
感測放大器接收資料電壓及參考電壓，並比較資料電壓及參考電壓以輸出第一資料訊號及第二資料訊號。當感測放大器啟用(enabled)後，第一資料訊號及第二資料訊號係為互補，而當感測放大器停用(disabled)時，第一資料訊號及第二資料訊號係處於相同狀態。
觸發控制電路包含邏輯電路及設定重置閂鎖器。邏輯電路耦接於感測放大器。邏輯電路接收第一資料訊號及第二資料訊號，並當第一資料訊號及第二資料訊號的其中之一者改變狀態時，將第一控制訊號自第一電位改變至第二電位。設定重置閂鎖器耦接於感測放大器及邏輯電路。設定重置閂鎖器接收第一控制訊號及第二控制訊號，當第二控制訊號自第一電位變為第二電位時，產生觸發訊號以啟用感測放大器，而當第一控制訊號自第一電位變為第二電位時，停用感測放大器。
本發明之另一實施例提供一種感測放大電路的操作方法。感測放大電路包含感測放大器及觸發控制電路。
感測放大電路的操作方法包含觸發控制電路將觸發訊號自第一電位改變至第二電位以啟用感測放大器，當感測放大器被啟用時，感測放大器比較資料電壓及參考電壓以輸出彼此互補之第一資料訊號及第二資料訊號，及當第一資料訊號及第二資料訊號其中之一改變狀態時，觸發控制電路將觸發訊號自第二電位改變至第一電位以停用感測放大器。當感測放大器被停用時，第一資料訊號及第二資料訊號係處於相同的狀態。
100‧‧‧感測放大電路
110‧‧‧感測放大器
120‧‧‧觸發控制電路
122、222‧‧‧邏輯電路
122C、124A、124B‧‧‧反及閘
122A、122B、122D、124C、222B‧‧‧反相器
122E‧‧‧延遲元件
124、130‧‧‧設定重置閂鎖器
M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11‧‧‧電晶體
SIGctrl1、SIGctrl2‧‧‧控制訊號
SIGD1、SIGD2‧‧‧資料訊號
SIGZD1、SIGZD2‧‧‧反相資料訊號
SIGT‧‧‧觸發訊號
VD‧‧‧資料電壓
Vref‧‧‧參考電壓
VS1‧‧‧第一系統電壓
VS2‧‧‧第二系統電壓
DOUT‧‧‧讀取資料
P1、P2、P3‧‧‧期間
TP‧‧‧轉變點
V1‧‧‧第一電壓
V2‧‧‧第二電壓
222A‧‧‧反或閘
300‧‧‧方法
S310至S340‧‧‧步驟
第1圖為本發明一實施例之感測放大電路的示意圖。
第2圖是本發明一實施例之第1圖之感測放大電路的操作時序圖。
第3圖為本發明一實施例之邏輯電路的示意圖。
第4圖是本發明一實施例之第1圖感測放大電路之操作方法流程圖。
第1圖為本發明一實施例之感測放大電路100的示意圖。感測放大電路100包含感測放大器110及觸發控制電路120。
感測放大器110可接收資料電壓VD及參考電壓Vref。在有些實施例中，被讀取的記憶體單元可以產生資料電壓VD，而感測放大器110可以透過耦接至記憶體單元的位元線接收資料電壓VD。參考電壓Vref可以用來判斷資料電壓VD所代表的資料值，亦即記憶體單元中儲存的資料。
舉例來說，若資料電壓VD大於參考電壓Vref，則感測放大器110可輸出低電壓的第一資料訊號SIGD1以指示記憶體單元中所儲存的資料為，例如但不限於，“1”。反之，若資料電壓VD小於參考電壓Vref，則感測放大器110可輸出高電壓的第一資料訊號SIGD1以指示記憶體單元中所儲存的資料為，例如但不限於，“0”。
也就是說，感測放大器110可以透過比較資料電壓VD及參考電壓Vref來輸出第一資料訊號SIGD1以指示資料值。此外，在第1圖中，感測放大器110也可以輸出第二資料訊號SIGD2來指示互補的資料值。再者，在第1圖中，感測放大電路100可另包含設定重置閂鎖器130(S-R latch)。設定重置閂鎖器130可根據第一 資料訊號SIGD1及第二資料訊號SIGD2儲存並輸出讀取資料DOUT。
在有些實施例中，當感測放大器110被停用時，第一資料訊號SIGD1及第二資料訊號SIGD2會處於相同的狀態，而當感測放大器110被啟用時，感測放大器110將會開始感測資料電壓VD極感測電壓Vref，並且對應地輸出第一資料訊號SIGD1及第二資料訊號SIGD2。在有些實施例中，當反相資料訊號SIGZD1及SIGZD2變為互補狀態時，即可判定比較的結果。
在此情況下，第一控制訊號SIGctrl1會根據反相資料訊號SIGZD1及SIGZD2來改變其電位，而觸發控制電路120可以感測到第一控制訊號SIGctrl1的變化，並轉變觸發訊號SIGT的電位以使感測放大器110停用。因此，感測放大器110可以在比較結果確定之後迅速被停用。如此一來，就能夠減少讀取時間，並且增加電能效率。
在第1圖中，觸發控制電路120可包含邏輯電路122及設定重置閂鎖器124。邏輯電路122耦接於感測放大器110，而設定重置閂鎖器124可耦接於感測放大器110及邏輯電路122。邏輯電路122可以接收資料訊號SIGD1及SIGD2，並且可根據資料訊號SIGD1及SIGD2產生控制訊號SIGctrl1。設定重置閂鎖器124可接收控制訊號SIGctrl1及SIGctrl2，並且根據控制訊號SIGctrl1及SIGctrl2來產生觸發訊號SIGT來啟用或停用感測放大器110。在有些實施例中，第二控制訊號SIGctrl2可以是由系統產生的感測啟用訊號，並且可以是由外部的脈衝波產生器所產生的脈衝訊號。
在此實施例中，邏輯電路122可以包含第一反相器122A、第二反相器122B、反及閘(NAND gate)122C及第三反相器122D。第一反相器122A具有輸入端及輸出端，第一反相器122A的輸入端可接收第一資料訊號SIGD1。第二反相器122B具有輸入端及輸出端，第二反相器122B的輸入端可接收第二資料訊號SIGD2。反及閘122C具有第一輸入端、第二輸入端及輸出端，反及閘122C的第一 輸入端耦接於第一反相器122A的輸出端，而反及閘122C的第二輸入端耦接於第二反相器122B的輸出端。第三反相器122D具有輸入端及輸出端，第三反相器122D的輸入端耦接於反及閘122C的輸出端，而第三反相器122D的輸出端可輸出第一控制訊號SIGctrl1。
設定重置閂鎖器124可包含第一反及閘124A、第二反及閘124B及反相器124C。第一反及閘124A具有第一輸入端、第二輸入端及輸出端，第一反及閘124A的第一輸入端可接收第一控制訊號SIGctrl1。第二反及閘124B具有第一輸入端、第二輸入端及輸出端，第二反及閘124B的第一輸入端可耦接於第一反及閘124A的輸出端，第二反及閘124B的第二輸入端可接收第二控制訊號SIGctrl2，而第二反及閘124B的輸出端可耦接於第一反及閘124A的第二輸入端。反相器124C具有輸入端及輸出端，反相器124C的輸入端可耦接於第二反及閘124B的輸出端，而反相器124C的輸出端可以輸出觸發訊號SIGT。
第2圖是本發明一實施例之感測放大電路100的操作時序圖。在第2圖的期間P1中，感測放大電路100是處於閒置模式或待命模式。在此情況下，感測放大器110會被停用，而第一資料訊號SIGD1及第二資料訊號SIGD2會處於相同的狀態。舉例來說，在第2圖中，第一資料訊號SIGD1及第二資料訊號SIGD2可皆處於低電壓。因此由邏輯電路122所產生的第一控制訊號SIGctrl1會處於第一電壓V1。如此一來，由設定重置閂鎖器124所產生的觸發訊號SIGT將保持在先前的狀態，例如在第2圖的實施例中，觸發訊號SIGT將保持在第一電壓V1。
在期間P2中，第二控制訊號SIGctrl2會自第一電壓V1被拉低至第二電壓V2以啟用感測放大器110。在此情況下，設定重置閂鎖器124會將觸發訊號SIGT自第一電壓V1改變至第二電壓V2。在此實施例中，當觸發訊號SIGT被拉低至第二電壓V2時，感測放大器110會被觸發。
在第2圖中，第二控制訊號SIGctrl2為脈衝訊號，且將在期間P2中自第 二電壓V2變回第一電壓V1。然而，由設定重置閂鎖器124所產生的觸發訊號SIGT會保持在先前的狀態。也就是說，觸發訊號SIGT會保持在第二電壓V2，而感測放大器110會在期間P2中持續地感測資料電壓VD及參考電壓Vref。因此，在期間P2中，第一資料訊號SIGD1及第二資料訊號SIGD2會隨著比較的過程變化，而當第一資料訊號SIGD1及第二資料訊號SIGD2的其中之一達到轉變點(trip point)TP時，反相資料訊號SIGZD1及SIGZD2會開始在兩個互補的狀態中穩定下來。舉例來說，在第2圖中，根據感測放大器110的比較結果，反相資料訊號SIGZD1會在期間P2的後期穩定於低電壓，而反相資料訊號SIGZD2則會在期間P2中維持在高電壓。
一旦反相資料訊號SIGZD1及SIGZD2穩定在互補的狀態後，邏輯電路122就會將第一控制訊號SIGctrl1自第一電壓V1改變至第二電壓V2。對應地，設定重置閂鎖器124會將觸發訊號SIGT自第二電壓V2改變至第一電壓V1，同時也將使得期間P2結束，並使得期間P3開始。在期間P3中，感測放大器110會被停用。
在期間P3中，由於感測放大器110會被停用，第一資料訊號SIGD1及第二資料訊號SIGD2最終會變回相同的狀態。因此，由邏輯電路122所產生的第一控制訊號SIGctrl1會在期間P3的後期變回第一電壓V1，而感測放大電路100將回到閒置模式或待命模式。
如此一來，透過觸發控制電路120，在感測放大器110被啟用之後，感測放大電路110就可以在感測放大器110完成比較後，自動地將感測放大器110停用。也就是說，感測放大電路100可以自我追蹤，並且可以提供最佳化的感測時間。
在有些實施例中，為了確保設定重置閂鎖器130能夠在期間P2的後期及時儲存到正確的資料，邏輯電路122還可包含耦接在第三反相器122D之輸出端的至少一個延遲元件122E。延遲元件122E可以延遲第一控制訊號SIGctrl1，因此觸發訊號SIGT會比較慢變成第一電壓V1，藉以延長期間P2的長度，並使得設定 重置閂鎖器130能夠具有足夠的時間來儲存正確的資料。在第1圖中，延遲元件122E可以利用兩個串接的反相器的實作。然而，在有些實施例中，延遲元件122E也可以利用其他的元件及/或其他的結構來實作。此外，在有些實施例中，如果設定重置閂鎖器130可以足夠快地儲存到正確資料，則也可將延遲元件122E省略。
在第1圖中，感測放大器110可包含電晶體M1至M7。第一電晶體M1具有第一端、第二端及控制端，第一電晶體M1的第一端可接收第一系統電壓VS1，而第一電晶體M1的控制端可耦接於設定重置閂鎖器124以接收觸發訊號SIGT。第二電晶體M2具有第一端、第二端及控制端，第二電晶體M2的第一端可耦接於第一電晶體M1的第二端，而第二電晶體M2的控制端可接收參考電壓Vref。第三電晶體M3具有第一端、第二端及控制端，第三電晶體M3的第一端可耦接於第一電晶體M1的第二端，而第三電晶體M3的控制端可接收資料電壓VD。第四電晶體M4具有第一端、第二端及控制端，第四電晶體M4的第一端可耦接於第二電晶體M2的第二端，而第四電晶體M4的第二端可輸出第二資料訊號SIGD2。第五電晶體M5具有第一端、第二端及控制端，第五電晶體M5的第一端可耦接於第三電晶體M3的第二端，第五電晶體M5的第二端耦接於第四電晶體M4的控制端，並可輸出第一資料訊號SIGD1，而第五電晶體M5的控制端可耦接於第四電晶體M4的第二端。第六電晶體M6具有第一端、第二端及控制端，第六電晶體M6的第一端可耦接於第四電晶體M4的第二端，第六電晶體M6的第二端可接收第二系統電壓VS2，而第六電晶體M6的控制端可耦接於第四電晶體M4的控制端。第七電晶體M7具有第一端、第二端及控制端，第七電晶體M7的第一端可耦接於第五電晶體M5的第二端，第七電晶體M7的第二端可接收第二系統電壓VS2，而第七電晶體M7的控制端可耦接於第五電晶體M5的控制端。在有些實施例中，第一系統電壓VS1可大於第二系統電壓VS2。舉例來說，第一系統電壓VS1 可以是系統中的高操作電壓，而第二系統電壓VS2可以是系統中的接地電壓。
此外，第一電晶體M1、第二電晶體M2、第三電晶體M3、第四電晶體M4及第五電晶體M5可為P型電晶體，而第六電晶體M6及第七電晶體M7可為N型電晶體。在此情況下，如第2圖所示，當觸發訊號SIGT自第一電壓V1變為第二電壓V2時，第一電晶體M1會被導通，使得感測放大器110被啟用以感測資料電壓VD及參考電壓Vref。
在第2圖的期間P2中，電晶體M2、M3、M4、M5、M6及M7可以根據資料電壓VD及參考電壓Vref之間的大小關係輸出第一資料訊號SIGD1及第二資料訊號SIGD2。舉例來說，若資料電壓VD小於參考電壓Vref，則第三電晶體M3所產生的電流會大於第二電晶體M2所產生的電流。因此，第五電晶體M5會被導通，使得第一資料訊號SIGD1會被提升至接近第一系統電壓VS1的電位。此外，被提升的第一資料訊號SIGD1會截止第四電晶體M4並導通第六電晶體M6，因此第二資料訊號SIGD2會被拉低至接近第二系統電壓VS2的電位。在第2圖中，在第三電晶體M3所產生的電流大到足以主導比較結果之前，第二電晶體M2也會導通一段時間，因此在期間P2的初期，第二資料訊號SIGD2的電位會略微提升，然而最終仍會被下拉。
當相反的操作發生時，也就是當資料電壓VD大於參考電壓Vref時，第一資料訊號SIGD1會在比較程序的後期被拉低，而第二資料訊號SIGD2會被提升。
此外，為了確保當感測放大器110被停用時，第一資料訊號SIGD1及第二資料訊號SIGD2會處在相同的狀態，感測放大器110可另包含電晶體M8、M9、M10及M11以例如將第一資料訊號SIGD1及第二資料訊號SIGD2控制在低電壓。
在第1圖中，第八電晶體M8具有第一端、第二端及控制端，第八電 晶體M8的第一端耦接於第二電晶體M2的第二端，第八電晶體M8的第二端可接收第二系統電壓VS2，而第八電晶體M8的控制端可接收觸發訊號SIGT。第九電晶體M9具有第一端、第二端及控制端，第九電晶體M9的第一端耦接於第三電晶體M3的第二端，第九電晶體M9的第二端可接收第二系統電壓VS2，而第九電晶體M9的控制端可接收觸發訊號SIGT。第十電晶體M10具有第一端、第二端及控制端，第十電晶體M10的第一端耦接於第四電晶體M4的第二端，第十電晶體M10的第二端可接收第二系統電壓VS2，而第十電晶體M10的控制端可接收觸發訊號SIGT。第十一電晶體M11具有第一端、第二端及控制端，第十一電晶體M11的第一端耦接於第五電晶體M5的第二端，第十一電晶體M11的第二端可接收第二系統電壓VS2，而第十一電晶體M11的控制端可接收觸發訊號SIGT。此外，第八電晶體M8、第九電晶體M9、第十電晶體M10及第十一電晶體M11可以是N型電晶體。
在此情況下，當觸發訊號SIGT處在第一電壓V1以停用感測放大器110時，電晶體M8、M9、M10及M11就會被導通，使得第一資料訊號SIGD1及第二資料訊號SIGD2的電位被下拉。然而，當觸發訊號SIGT處在第二電壓V2以啟用感測放大器110時，電晶體M8、M9、M10及M11就會被截止。
在有些實施例中，設定重置閂鎖器124及130可具有相同的結構，並且可以根據相同的原理來操作。在此情況下，重置閂鎖器130可以接收反相資料訊號SIGZD1及SIGZD2以執行儲存操作。由於觸發控制電路120是根據反相資料訊號SIGZD1及SIGZD2來產生觸發訊號SIGT，因此觸發控制電路120內部元件的操作將會延遲觸發訊號SIGT改變狀態的時間，使得設定重置閂鎖器130可以在觸發控制電路120發出觸發訊號SIGT以使感測放大器110停用之前，儲存到正確的讀取資料DOUT。
因此，在有些實施例中，設定重置閂鎖器130可耦接至反相器122A 及122B以接收反相資料訊號SIGZD1及SIGZD2。
由於觸發控制電路120可以偵測感測放大器110完成比較操作的時點，因此觸發控制電路120可以在最佳的時間點停用感測放大器110。如此一來，讀取資料的時間就可以縮短，而讀取操作所耗費的電能也可以減少。此外，由於感測放大電路100可以自我追蹤，因此在判斷感測時間時，就無需考慮不同感測放大電路之間的電晶體特性偏移的問題。
然而，在有些其他實施例中，設定重置閂鎖器130可以利用其他的元件來實作，例如但不限於，利用反或閘(NOR)來取代反及閘。在此情況下，設定重置閂鎖器130會與設定重置閂鎖器124有反相的輸入/輸出操作，因此設定重置閂鎖器130可以直接接收第一資料訊號SIGD1及第二資料訊號SIGD2。此外，在有些實施例中，設定重置閂鎖器124也可以利用不同的結構及/或不同的元件來實作。在此情況下，感測放大器110也可以根據觸發控制電路120所產生的觸發訊號SIGT重新設計成以其他的電位邏輯來啟用或停用。也就是說，本發明的範圍並不以第1圖所示的設定重置閂鎖器124及130及邏輯電路122為限。在有些實施例中，設定重置閂鎖器124及130及邏輯電路122也可以利用其他的結構及/或其他的元件來實作，包含已知的電路，或能夠實現相同功能的未知電路。
第3圖為本發明一實施例之邏輯電路222的示意圖。邏輯電路222包含或閘222A及反相器222B。
邏輯電路222可以應用在感測放大電路100中以取代邏輯電路122。或閘222A具有第一輸入端、第二輸入端及輸出端，或閘222A的第一端可接收第一資料訊號SIGD1，而或閘222A的第二端可接收第二資料訊號SIGD2。反相器222B具有輸入端及輸出端，反相器222B的輸入端可耦接於或閘222A的輸出端，而反相器222B的輸出端可輸出第一控制訊號SIGctrl1。
第4圖是本發明一實施例之感測放大電路100之操作方法300的流程 圖。方法300包含步驟S310至S340。
S310：觸發控制電路120將觸發訊號SIGT自第一電壓V1改變至第二電壓V2以啟用感測放大器110； S320：感測放大器110比較資料電壓VD及參考電壓Vref以輸出互補的第一資料訊號SIGD1及第二資料訊號SIGD2； S330：設定重置閂鎖器130根據第一資料訊號SIGD1及第二資料訊號SIGD2儲存讀取資料； S340：在第一資料訊號SIGD1及第二資料訊號SIGD2的其中一者改變狀態後的一段延遲時間後，觸發控制電路120將觸發訊號SIGT自第二電壓V2改變至第一電壓V1以停用感測放大器110。
透過方法300，在觸發控制電路120於步驟S310啟用了感測放大器110之後，感測放大器110會在步驟S320中輸出第一資料訊號SIGD1及第二資料訊號SIGD2。在步驟S330中，設定重置閂鎖器130可根據互補的第一資料訊號SIGD1及第二資料訊號SIGD2儲存讀取資料。此外，如第2圖所示，在第一資料訊號SIGD1及第二資料訊號SIGD2達到轉變點TP時，反相資料訊號SIGZD1及SIGZD2會變為互補，使得觸發控制電路120改變觸發訊號SIGT的狀態以使感測放大器110停用。 由於觸發控制電路120的內部元件(例如反及閘122C、124A及124B，以及反相器124C)會在產生觸發訊號SIGT的過程中產生訊號延遲，因此觸發控制電路120會在設定重置閂鎖器130讀取到正確的資料值之後才改變觸發訊號SIGT的狀態。如此一來，觸發控制電路120就能夠在儲存到正確資料之後的最佳時點將感測放大器110停用，因此能夠縮短讀取資料的時間，並且能夠減少讀取操作所需的電能。
綜上所述，本發明之實施例所提供的感測放大電路及感測放大電路的操作方法可以讓感測放大電路自我追蹤並提供最佳的資料讀取時間。因此能夠減少讀取操作所需的電能，同時也可以解決不同感測放大電路之間因為電晶 體特性偏移而難以決定感測時間的問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (11)

  1. 一種感測放大電路，包含：一感測放大器，用以接收一資料電壓及一參考電壓，及比較該資料電壓及該參考電壓以輸出一第一資料訊號及一第二資料訊號，其中當該感測放大器啟用後，該第一資料訊號及該第二資料訊號係為互補，且當該感測放大器停用時，該第一資料訊號及該第二資料訊號係處於相同狀態；及一觸發控制電路，包含：一邏輯電路，耦接於該感測放大器，用以接收該第一資料訊號及該第二資料訊號，並當該第一資料訊號及該第二資料訊號的其中之一者改變狀態時，將一第一控制訊號自一第一電位改變至一第二電位，及當該感測放大器停用，而該第一資料訊號及該第二資料訊號處於相同狀態時，將該第一控制訊號自該第二電位改變至該第一電位；及一第一設定重置閂鎖器，耦接於該感測放大器及該邏輯電路，用以接收該第一控制訊號及一第二控制訊號，當該第二控制訊號自該第一電位變為該第二電位時，產生一觸發訊號以啟用該感測放大器，並當該第一控制訊號自該第一電位變為該第二電位時，停用該感測放大器。
  2. 如請求項1所述之感測放大電路，另包含：一第二設定重置閂鎖器，用以根據該第一資料訊號及該第二資料訊號儲存並輸出一讀出資料。
  3. 如請求項1所述之感測放大電路，其中該感測放大器包含：一第一電晶體，具有一第一端用以接收一第一系統電壓，一第二端，及一控制端耦接於該第一設定重置閂鎖器以接收該觸發訊號；一第二電晶體，具有一第一端耦接於該第一電晶體之該第二端，一第二端，及一控制端用以接收該參考電壓；一第三電晶體，具有一第一端耦接於該第一電晶體之該第二端，一第二端，及一控制端用以接收該資料電壓；一第四電晶體，具有一第一端耦接於該第二電晶體之該第二端，一第二端用以輸出該第二資料訊號，及一控制端；一第五電晶體，具有一第一端耦接於該第三電晶體之該第二端，一第二端耦接於該第四電晶體之該控制端並用以輸出該第一資料訊號，及一控制端耦接於該第四電晶體之該第二端；一第六電晶體，具有一第一端耦接於該第四電晶體之該第二端，一第二端用以接收一第二系統電壓，及一控制端耦接於該第四電晶體之該控制端；及一第七電晶體，具有一第一端耦接於該第五電晶體之該第二端，一第二端用以接收該第二系統電壓，及一控制端耦接於該第五電晶體之該控制端。
  4. 如請求項3所述之感測放大電路，其中該感測放大器另包含：一第八電晶體，具有一第一端耦接於該第二電晶體之該第二端，一第二端用以接收該第二系統電壓，及一控制端用以接收該觸發訊號；一第九電晶體，具有一第一端耦接於該第三電晶體之該第二端，一第二端用以接收該第二系統電壓，及一控制端用以接收該觸發訊號；一第十電晶體，具有一第一端耦接於該第四電晶體之該第二端，一第二端用以接收該第二系統電壓，及一控制端用以接收該觸發電壓；及一第十一電晶體，具有一第一端耦接於該第五電晶體之該第二端，一第二端用以接收該第二系統電壓，及一控制端用以接收該觸發訊號。
  5. 如請求項4所述之感測放大電路，其中：該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體及該第五電晶體係為P型電晶體；及該第六電晶體、該第七電晶體、該第八電晶體、該第九電晶體、該第十電晶體及該第十一電晶體係為N型電晶體。
  6. 如請求項5所述之感測放大電路，其中該第一電位大於該第二電位，且該第一系統電壓大於該第二系統電壓。
  7. 如請求項1所述之感測放大電路，其中該邏輯電路包含：一第一反相器，具有一輸入端用以接收該第一資料訊號，及一輸出端；一第二反相器，具有一輸入端用以接收該第二資料訊號，及一輸出端；一反及(NAND)閘，具有一第一輸入端耦接於該第一反相器之該輸出端，一第二輸入端耦接於該第二反相器之該輸出端，及一輸出端；一第三反相器，具有一輸入端耦接於該反及閘之該輸出端，及一輸出端用以輸出該第一控制訊號。
  8. 如請求項7所述之感測放大電路，其中該邏輯電路另包含至少一延遲元件，耦接於該第三反相器之該輸出端，用以延遲該第一控制訊號。
  9. 如請求項1所述之感測放大電路，其中該邏輯電路包含：一或閘，具有一第一輸入端用以接收該第一資料訊號，一第二輸入端用以接收該第二資料訊號，及一輸出端；及一反相器，具有一輸入端耦接於該或閘之該輸出端，及一輸出端用以輸出該第一控制訊號。
  10. 如請求項1所述之感測放大電路，其中該第一設定重置閂鎖器包含：一第一反及(NAND)閘，具有一第一輸入端用以接收該第一控制訊號，一第二輸入端，及一輸出端；一第二反及閘，具有一第一輸入端耦接於該第一反及閘之該輸出端，一第二輸入端用以接收該第二控制訊號，及一輸出端耦接於該第一反及閘之該第二輸入端；及一反相器，具有一輸入端耦接於該第二反及閘之該輸出端，及一輸出端用以輸出該觸發訊號。
  11. 如請求項1所述之感測放大電路，其中該第二控制訊號係由一外部脈衝波產生器所產生的脈衝訊號。
TW108111462A 2018-04-18 2019-04-01 感測放大電路及感測放大電路的操作方法 TWI680465B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862659150P 2018-04-18 2018-04-18
US62/659,150 2018-04-18
US16/281,099 2019-02-21
US16/281,099 US10650868B2 (en) 2018-04-18 2019-02-21 Self-tracking sensing amplification circuit

Publications (2)

Publication Number Publication Date
TW201944399A TW201944399A (zh) 2019-11-16
TWI680465B true TWI680465B (zh) 2019-12-21

Family

ID=68238044

Family Applications (6)

Application Number Title Priority Date Filing Date
TW108101557A TWI693766B (zh) 2018-04-18 2019-01-15 靜電放電防護裝置
TW108109254A TWI689049B (zh) 2018-04-18 2019-03-19 記憶體元件及其製造方法
TW108109238A TWI678042B (zh) 2018-04-18 2019-03-19 靜電放電保護系統
TW108111462A TWI680465B (zh) 2018-04-18 2019-04-01 感測放大電路及感測放大電路的操作方法
TW108111585A TWI703574B (zh) 2018-04-18 2019-04-01 差動式非揮發性記憶體電路
TW108112158A TWI679651B (zh) 2018-04-18 2019-04-08 記憶體電路及操作記憶體電路的方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW108101557A TWI693766B (zh) 2018-04-18 2019-01-15 靜電放電防護裝置
TW108109254A TWI689049B (zh) 2018-04-18 2019-03-19 記憶體元件及其製造方法
TW108109238A TWI678042B (zh) 2018-04-18 2019-03-19 靜電放電保護系統

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW108111585A TWI703574B (zh) 2018-04-18 2019-04-01 差動式非揮發性記憶體電路
TW108112158A TWI679651B (zh) 2018-04-18 2019-04-08 記憶體電路及操作記憶體電路的方法

Country Status (3)

Country Link
US (4) US10650868B2 (zh)
CN (3) CN110390990B (zh)
TW (6) TWI693766B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018147B1 (en) * 2020-02-04 2021-05-25 Silicon Storage Technology, Inc. Method of forming split gate memory cells with thinned tunnel oxide
CN114512489A (zh) * 2020-11-16 2022-05-17 力旺电子股份有限公司 非挥发性存储器的存储单元
US20220415914A1 (en) * 2021-06-25 2022-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method to improve data retention of non-volatile memory in logic processes
US11915752B2 (en) * 2022-03-31 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory with enhanced redundancy writing
US20240127868A1 (en) * 2022-10-17 2024-04-18 Globalfoundries U.S. Inc. Single ended sense amplifier with current pulse circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479374A (en) * 1992-05-27 1995-12-26 Kabushiki Kaisha Toshiba Semiconductor memory device employing sense amplifier control circuit and word line control circuit
TW200707451A (en) * 2005-08-01 2007-02-16 Macronix Int Co Ltd Sense amplifier with input offset compensation
TW201101326A (en) * 2008-12-08 2011-01-01 Qualcomm Inc Digitally-controllable delay for sense amplifier
KR101060037B1 (ko) * 2003-04-11 2011-08-29 프리스케일 세미컨덕터, 인크. 감지 증폭기 및 자체 타이밍된 래치를 가지는 메모리 장치

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870470A (en) * 1987-10-16 1989-09-26 International Business Machines Corporation Non-volatile memory cell having Si rich silicon nitride charge trapping layer
JPH03288399A (ja) 1990-04-04 1991-12-18 Mitsubishi Electric Corp 半導体記憶装置
JP2682403B2 (ja) * 1993-10-29 1997-11-26 日本電気株式会社 半導体装置の製造方法
TW501263B (en) * 2001-07-20 2002-09-01 United Microelectronics Corp MOS structure with improved substrate-triggered effect for on-chip ESD protection
EP1431952A4 (en) 2001-09-28 2009-12-02 Sony Corp DISPLAY MEMORY, DRIVER SWITCHING, DISPLAY AND CELLULAR INFORMATION DEVICE
US6473349B1 (en) 2001-11-29 2002-10-29 Motorola, Inc. Cascode sense AMP and column select circuit and method of operation
CN1316706C (zh) * 2002-11-15 2007-05-16 华邦电子股份有限公司 快速触发的静电保护电路及其方法
JP4405174B2 (ja) 2003-05-01 2010-01-27 パナソニック株式会社 画像表示制御方法および画像表示装置
JP4477629B2 (ja) * 2004-03-24 2010-06-09 富士通マイクロエレクトロニクス株式会社 強誘電体メモリ
JP4553620B2 (ja) * 2004-04-06 2010-09-29 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
KR100562654B1 (ko) * 2004-04-20 2006-03-20 주식회사 하이닉스반도체 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자
KR100605592B1 (ko) * 2004-05-06 2006-07-31 주식회사 하이닉스반도체 멀티-포트 메모리 소자의 리드용 버스 연결회로
DE102004045219B4 (de) 2004-09-17 2011-07-28 Qimonda AG, 81739 Anordnung und Verfahren zum Auslesen von Widerstandsspeicherzellen
US7015100B1 (en) 2004-12-23 2006-03-21 United Microelectronics Corp. Method of fabricating one-time programmable read only memory
KR100632640B1 (ko) * 2005-03-10 2006-10-12 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
US7200043B2 (en) * 2005-05-31 2007-04-03 Elite Semiconductor Memory Technology, Inc. Nonvolatile memory using a two-step cell verification process
KR101171192B1 (ko) * 2005-10-21 2012-08-06 삼성전자주식회사 박막트랜지스터 기판와 그 제조방법
KR100816748B1 (ko) * 2006-03-16 2008-03-27 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법
WO2008077243A1 (en) 2006-12-22 2008-07-03 Sidense Corp. A power up detection system for a memory device
US7916556B2 (en) 2007-01-09 2011-03-29 Sony Corporation Semiconductor memory device, sense amplifier circuit and memory cell reading method using a threshold correction circuitry
JP2008218625A (ja) 2007-03-02 2008-09-18 Renesas Technology Corp 半導体装置およびその製造方法
US7755871B2 (en) * 2007-11-28 2010-07-13 Amazing Microelectronic Corp. Power-rail ESD protection circuit with ultra low gate leakage
CN100570747C (zh) * 2008-08-05 2009-12-16 中国科学院上海微系统与信息技术研究所 相变存储器
JP4720912B2 (ja) * 2009-01-22 2011-07-13 ソニー株式会社 抵抗変化型メモリデバイス
TWI489471B (zh) 2009-02-06 2015-06-21 Sidense Corp 高可靠度一次可編程（ｏｔｐ）記憶體
US8817432B2 (en) * 2009-04-09 2014-08-26 Ememory Technology Inc. Power switch embedded in ESD PAD
KR101083302B1 (ko) 2009-05-13 2011-11-15 주식회사 하이닉스반도체 반도체 메모리 장치
TWI425768B (zh) * 2010-05-03 2014-02-01 Ememory Technology Inc 可避免輸出電壓產生壓降之高壓選擇電路
US8536898B2 (en) 2010-06-02 2013-09-17 David James Rennie SRAM sense amplifier
US20120086068A1 (en) 2010-10-06 2012-04-12 Synopsys Inc. Method for depositing a dielectric onto a floating gate for strained semiconductor devices
US8605495B2 (en) * 2011-05-09 2013-12-10 Macronix International Co., Ltd. Isolation device free memory
US8817433B2 (en) * 2011-07-28 2014-08-26 Arm Limited Electrostatic discharge protection device having an intermediate voltage supply for limiting voltage stress on components
CN102664041B (zh) * 2012-05-22 2015-01-21 安徽大学 一种基于bist控制的可编程sram时序控制系统
KR20140009712A (ko) * 2012-07-12 2014-01-23 삼성전자주식회사 전압 레귤레이터, 전압 레귤레이팅 시스템, 메모리 칩, 및 메모리 장치
US8792267B1 (en) 2013-01-23 2014-07-29 Lsi Corporation Memory having sense amplifier for output tracking by controlled feedback latch
US9281074B2 (en) * 2013-05-16 2016-03-08 Ememory Technology Inc. One time programmable memory cell capable of reducing leakage current and preventing slow bit response
US9218877B2 (en) 2013-06-19 2015-12-22 Broadcom Corporation Differential bit cell
KR20150120557A (ko) * 2014-04-17 2015-10-28 에스케이하이닉스 주식회사 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법
TWI566383B (zh) 2014-10-24 2017-01-11 力旺電子股份有限公司 非揮發性記憶體
US9705307B2 (en) * 2015-01-27 2017-07-11 Qualcomm Incorporated Self-sensing reverse current protection switch
CN106451385B (zh) * 2015-08-06 2019-01-01 天钰科技股份有限公司 静电放电保护电路与集成电路
US9613692B1 (en) 2015-12-16 2017-04-04 Stmicroelectronics International N.V. Sense amplifier for non-volatile memory devices and related methods
US9881687B2 (en) * 2015-12-18 2018-01-30 Texas Instruments Incorporated Self-latch sense timing in a one-time-programmable memory architecture
KR102517711B1 (ko) 2016-06-30 2023-04-04 삼성전자주식회사 메모리 셀 및 이를 포함하는 메모리 장치
US9824749B1 (en) 2016-09-02 2017-11-21 Arm Limited Read assist circuitry
JP2018041518A (ja) 2016-09-06 2018-03-15 東芝メモリ株式会社 メモリデバイス
CN106409338B (zh) 2016-09-26 2019-11-26 西安紫光国芯半导体有限公司 一种用于Flash存储器的差分位线结构及其操作方法
US9859003B1 (en) * 2016-10-26 2018-01-02 Arm Limited Selective writes in a storage element
TWI618220B (zh) * 2016-11-01 2018-03-11 世界先進積體電路股份有限公司 靜電放電保護電路
CN206480626U (zh) * 2017-01-22 2017-09-08 建荣集成电路科技(珠海)有限公司 一种静电放电保护电路、芯片及电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479374A (en) * 1992-05-27 1995-12-26 Kabushiki Kaisha Toshiba Semiconductor memory device employing sense amplifier control circuit and word line control circuit
KR101060037B1 (ko) * 2003-04-11 2011-08-29 프리스케일 세미컨덕터, 인크. 감지 증폭기 및 자체 타이밍된 래치를 가지는 메모리 장치
TW200707451A (en) * 2005-08-01 2007-02-16 Macronix Int Co Ltd Sense amplifier with input offset compensation
TW201101326A (en) * 2008-12-08 2011-01-01 Qualcomm Inc Digitally-controllable delay for sense amplifier

Also Published As

Publication number Publication date
TW201944678A (zh) 2019-11-16
US20190325924A1 (en) 2019-10-24
CN110390990B (zh) 2021-05-04
CN110391240B (zh) 2021-11-02
TW201944544A (zh) 2019-11-16
TWI689049B (zh) 2020-03-21
TWI679651B (zh) 2019-12-11
TW201944404A (zh) 2019-11-16
TW201944680A (zh) 2019-11-16
CN110390990A (zh) 2019-10-29
CN110391240A (zh) 2019-10-29
TWI678042B (zh) 2019-11-21
TW201944399A (zh) 2019-11-16
US10692546B2 (en) 2020-06-23
US20190325923A1 (en) 2019-10-24
US10930746B2 (en) 2021-02-23
TW202001879A (zh) 2020-01-01
US20190326304A1 (en) 2019-10-24
US10650868B2 (en) 2020-05-12
TWI703574B (zh) 2020-09-01
CN110390967B (zh) 2021-06-01
TWI693766B (zh) 2020-05-11
CN110390967A (zh) 2019-10-29
US20190325977A1 (en) 2019-10-24
US10692981B2 (en) 2020-06-23

Similar Documents

Publication Publication Date Title
TWI680465B (zh) 感測放大電路及感測放大電路的操作方法
TWI564910B (zh) 感測放大器
US7948263B2 (en) Power gating circuit and integrated circuit including same
JP5084118B2 (ja) 半導体装置のクロック発振器
JP4916699B2 (ja) Ｚｑキャリブレーション回路及びこれを備えた半導体装置
US7891868B2 (en) Temperature sensor and semiconductor memory device using the same
JP2010055692A (ja) 読み出し回路及び読み出し方法
US6198327B1 (en) Pulse generator with improved high speed performance for generating a constant pulse width
KR20080026664A (ko) 리셋 기능을 갖는 반도체 메모리
US7016245B2 (en) Tracking circuit enabling quick/accurate retrieval of data stored in a memory array
US8427899B2 (en) Self-adaptive sensing design
EP2741294A2 (en) Reducing the power consumption of memory devices
CN114461463A (zh) 一次开启式上电检测电路
US20070121403A1 (en) Apparatus and method for controlling operation of data buses of memory device
US6765432B2 (en) Semiconductor device with a low-power operation mode
US8179729B2 (en) Memory circuit and voltage detection circuit including the same
KR20130050853A (ko) 초기화신호 생성회로를 포함하는 반도체 메모리 장치
US6346823B1 (en) Pulse generator for providing pulse signal with constant pulse width
JP2002042496A (ja) 強誘電体メモリ
JP2002111466A (ja) 半導体集積回路
US7768866B2 (en) Method and system for preventing noise disturbance in high speed, low power memory
US20040001379A1 (en) Semiconductor memory storage
US7120083B2 (en) Structure and method for transferring column address
KR960016498B1 (ko) 불휘발성 반도체 메모리 장치
US6377495B1 (en) Apparatus and method for providing a bias to read memory elements