CN114461463A - 一次开启式上电检测电路 - Google Patents

一次开启式上电检测电路 Download PDF

Info

Publication number
CN114461463A
CN114461463A CN202111666691.5A CN202111666691A CN114461463A CN 114461463 A CN114461463 A CN 114461463A CN 202111666691 A CN202111666691 A CN 202111666691A CN 114461463 A CN114461463 A CN 114461463A
Authority
CN
China
Prior art keywords
power
detection circuit
mosfet
initialization
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111666691.5A
Other languages
English (en)
Inventor
胡容铭
索鑫
马松
宋霜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Judong Semiconductor Co ltd
Original Assignee
Shanghai Judong Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Judong Semiconductor Co ltd filed Critical Shanghai Judong Semiconductor Co ltd
Priority to CN202111666691.5A priority Critical patent/CN114461463A/zh
Publication of CN114461463A publication Critical patent/CN114461463A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明属于集成电路技术领域，具体涉及一种上电检测电路。一种一次开启式上电检测电路，包括一电压检测电路，具有供电电源端和上电复位信号端；电压检测电路还包括：一比较器，同相输入端经第一电阻连接供电电源端，反向输入端连接检测点电压端，输出端为上电复位信号端，控制端连接上电初始化信号端；一第一MOSFET管，栅极连接上电初始化信号端，漏极经第二电阻连接第一电阻，源极接地。本发明可以在芯片初始化工作完成后，将电压检测电路进入低功耗模式，避免了电压检测电路的静态功耗。

Description

一次开启式上电检测电路
技术领域
本发明属于集成电路技术领域，具体涉及一种上电检测电路。
背景技术
在ASIC和MCU电路设计中，刚上电的器件都具有初始化动作。在初始化动作中，会将非易失寄存器中的数据转存到各种状态寄存器中，比如将Band Gap的配置存放到BGR状态寄存器中，用于上电后配置基准电压值；将OSC的配置存放于OSC状态寄存器中，用于配置OSC的频率；将LDO的配置存放于LDO寄存器中，用于配置数字供电的VDD电源电压等。
但是初始化动作会因为以下等原因导致转存的数据出错：
1、应用环境如电源环境异常，在进行该动作时，电源抖动太大；
2、低功耗设计中，未做电源检测，导致在较低电源电压下进行该动作；
3、非易失寄存器中某些设计的读取条件过于严苛，导致非易失寄存器的数据读取错误。
发生诸如以上错误时会导致：
1、上电后模拟参数异常，比如Vref、VDD或OSC等器件参数异常，导致芯片工作电压太高，芯片烧毁或功耗过大；
2、数字部分状态寄存器异常导致数字逻辑功能错误等。
为了防止以上问题，一般会在ASIC和MCU电路设计中加入具有电压检测的上电/掉电保护电路，使芯片在初始化时工作在适合的电压。现有技术中采用的电压检测电路虽然可以避免以上问题，但是会带来静态功耗。
发明内容
本发明针对现有的电压检测电路虽然可以避免初始化动作出错，但是会带来静态功耗的技术问题，目的在于提供一种一次开启式上电检测电路。
一种一次开启式上电检测电路，包括一电压检测电路，具有供电电源端和上电复位信号端；
所述电压检测电路还包括：
一比较器，同相输入端经第一电阻连接所述供电电源端，反向输入端连接检测点电压端，输出端为所述上电复位信号端，控制端连接上电初始化信号端；
一第一MOSFET管，栅极连接所述上电初始化信号端，漏极经第二电阻连接所述第一电阻，源极接地。
当芯片上电后，所述上电初始化信号端输入的上电初始化信号为高电平，所述电压检测电路进入工作模式，当：
VDD>Vref*(R2+R1)/R2
时，所述上电复位信号端翻转，所述芯片开始初始化工作；
其中，VDD表示所述供电电源端电压，Vref表示所述检测点电压端输入的检测点电压，R1表示所述第一电阻，R2表示所述第二电阻；
当芯片初始化工作完成后，所述上电初始化信号端输入的上电初始化信号为低电平，所述电压检测电路进入低功耗模式。
所述第一MOSFET管为N沟道MOSFET管。
所述上电初始化信号端输入的上电初始化信号由外部数字电路提供，也可以采用下述电路结构：
所述电压检测电路还包括：
一延时器，输入端连接所述比较器的输出端；
一触发器，时钟输入端连接所述延时器的输出端，信号输入端接地，信号输出端为所述上电初始化信号端。
当芯片上电后，所述触发器的置位端输入高电平，所述上电初始化信号端输入的上电初始化信号为高电平，所述电压检测电路进入工作模式，所述延时器延时预设时间后，所述延时器的输出端电压信号翻转，所述触发器动作，所述触发器的信号输出端输出低电平，即所述上电初始化信号端输入的上电初始化信号为低电平，所述电压检测电路进入低功耗模式。
所述延时器的延时时间不小于所述芯片的初始化工作时间。
一种一次开启式上电检测电路，包括一电压检测电路，具有供电电源端和上电复位信号端；
所述电压检测电路还包括：
一第二MOSFET管，栅极连接上电初始化信号端，漏极连接所述供电电源端，源极连接第三电阻的一端，所述第三电阻的另一端经第四电阻接地；
一第三MOSFET管，栅极连接所述第三电阻的另一端，漏极经第五电阻连接所述供电电源端，源极接地；
一反相器，输入端连接所述第三MOSFET管的漏极，输出端为所述上电复位信号端。
当芯片上电后，所述上电初始化信号端输入的上电初始化信号为低电平，所述电压检测电路进入工作模式，当：
VDD>Vth*(R3+R4)/R4
时，所述上电复位信号端翻转，所述芯片开始初始化工作；
其中，VDD表示所述供电电源端电压，Vth表示所述第三MOSFET管的阈值电压，R3表示所述第三电阻，R4表示所述第四电阻；
当芯片初始化工作完成后，所述上电初始化信号端输入的上电初始化信号为高电平，所述电压检测电路进入低功耗模式。
所述第二MOSFET管、第三MOSFET管均为N沟道MOSFET管。
所述上电初始化信号端输入的上电初始化信号由外部数字电路提供。
本发明的积极进步效果在于：本发明采用一次开启式上电检测电路，可以在芯片初始化工作完成后，将电压检测电路进入低功耗模式，避免了电压检测电路的静态功耗。
附图说明
图1为本发明的一种电路连接示意图；
图2为图1的优化电路连接示意图；
图3为本发明的另一种电路连接示意图；
图4为本发明的一种电压检测流程图；
图5为本发明的另一种电压检测流程图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示进一步阐述本发明。
参照图1，一种一次开启式上电检测电路，包括电压检测电路，该电压检测电路包括供电电源端VDD、上电复位信号端por、比较器U1、第一电阻R1、检测点电压端、上电初始化信号端init、第一MOSFET管Q1和第二电阻R2。
比较器U1的同相输入端经第一电阻R1连接供电电源端VDD，比较器U1的反向输入端连接检测点电压端，比较器U1的输出端为上电复位信号端por，比较器U1的控制端连接上电初始化信号端init。其中，上电复位信号端por用于与外部数学电路连接，若上电复位信号端por的信号翻转，则认为芯片处于合适的电压情况下，芯片可以进行初始化工作。上电初始化信号端init提供上电初始化信号，在芯片初始化开启时为高电平1，在芯片初始化完成后为低电平0。
第一MOSFET管Q1的栅极连接上电初始化信号端init，第一MOSFET管Q1的漏极经串联的第二电阻R2和第一电阻R1连接供电电源端VDD，第一MOSFET管Q1的源极接地。第一MOSFET管Q1为N沟道第一MOSFET管。
参照图4，当芯片上电后，上电初始化信号端init输入的上电初始化信号为高电平1，电压检测电路进入工作模式，当：VDD>Vref*(R2+R1)/R2时，使得上电复位信号端por翻转，认为此时芯片处于适合的电压环境，因此芯片开始初始化工作；当芯片初始化工作完成后，上电初始化信号端init输入的上电初始化信号为低电平0，此时比较器U1停止工作，电压检测电路进入低功耗模式。
上电初始化信号端init输入的上电初始化信号由外部数字电路提供，也可以采用下述电路结构：
参照图2，电压检测电路还包括延时器Delay和触发器Dff。延时器Delay的输入端连接比较器U1的输出端，延时器Delay对比较器U1输出的信号进行延时输出。延时器Delay的延时时间不小于芯片的初始化工作时间。
触发器Dff的时钟输入端(clk引脚)连接延时器Delay的输出端，触发器Dff的信号输入端(D引脚)接地，触发器Dff的信号输出端(Q引脚)为上电初始化信号端init。触发器Dff的置位端(SET引脚)配置为高电平1。
参照图5，当芯片上电后，触发器Dff的置位端输入高电平1，此时触发器Dff的信号输出端为高电平1，即上电初始化信号端init输入的上电初始化信号为高电平1，电压检测电路进入工作模式，当：VDD>Vref*(R2+R1)/R2时，使得上电复位信号端por翻转，认为此时芯片处于适合的电压环境，因此芯片开始初始化工作；芯片的初始化工作在延时器Delay的延时时间内完成，延时器Delay延时预设时间后，延时器Delay的输出端A点电压信号延时翻转，触发器Dff动作，触发器Dff的信号输出端输出低电平0，即上电初始化信号端init输入的上电初始化信号为低电平0，电压检测电路进入低功耗模式。
参照图3，本发明还提供另一种一次开启式上电检测电路，包括电压检测电路，该电压检测电路包括供电电源端VDD、上电复位信号端por、第二MOSFET管Q2、上电初始化信号端initN、第三电阻R3、第四电阻R4、第三MOSFET管Q3、第五电阻R5、反相器G1。
第二MOSFET管Q2的栅极连接上电初始化信号端initN，第二MOSFET管Q2的漏极连接供电电源端VDD，第二MOSFET管Q2的源极连接第三电阻R3的一端，第三电阻R3的另一端经第四电阻R4接地。第二MOSFET管Q2为N沟道MOSFET管。
第三MOSFET管Q3的栅极连接第三电阻R3的另一端，第三MOSFET管Q3的漏极经第五电阻R5连接供电电源端VDD，第三MOSFET管Q3的源极接地。第三MOSFET管Q3为N沟道MOSFET管。第三MOSFET管Q2的阈值电压为阈值电压Vth。
反相器G1的输入端连接第三MOSFET管Q3的漏极，反相器G1的输出端为上电复位信号端por。
参照图4，当芯片上电后，上电初始化信号端initN输入的上电初始化信号为低电平0，电压检测电路进入工作模式，当：VDD>Vth*(R3+R4)/R4时，使得上电复位信号端por翻转，认为此时芯片处于适合的电压环境，因此芯片开始初始化工作；当芯片初始化工作完成后，上电初始化信号端initN输入的上电初始化信号为高电平1，电压检测电路进入低功耗模式。上电初始化信号端initN输入的上电初始化信号由外部数字电路提供。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (10)

1.一种一次开启式上电检测电路，包括一电压检测电路，具有供电电源端和上电复位信号端；
其特征在于，所述电压检测电路还包括：
一比较器，同相输入端经第一电阻连接所述供电电源端，反向输入端连接检测点电压端，输出端为所述上电复位信号端，控制端连接上电初始化信号端；
一第一MOSFET管，栅极连接所述上电初始化信号端，漏极经第二电阻连接所述第一电阻，源极接地。
2.如权利要求1所述的一次开启式上电检测电路，其特征在于，当芯片上电后，所述上电初始化信号端输入的上电初始化信号为高电平，所述电压检测电路进入工作模式，当：
VDD>Vref*(R2+R1)/R2
时，所述上电复位信号端翻转，所述芯片开始初始化工作；
其中，VDD表示所述供电电源端电压，Vref表示所述检测点电压端输入的检测点电压，R1表示所述第一电阻，R2表示所述第二电阻；
当芯片初始化工作完成后，所述上电初始化信号端输入的上电初始化信号为低电平，所述电压检测电路进入低功耗模式。
3.如权利要求1所述的一次开启式上电检测电路，其特征在于，所述第一MOSFET管为N沟道MOSFET管。
4.如权利要求1所述的一次开启式上电检测电路，其特征在于，所述上电初始化信号端输入的上电初始化信号由外部数字电路提供。
5.如权利要求1至3中任意一项所述的一次开启式上电检测电路，其特征在于，所述电压检测电路还包括：
一延时器，输入端连接所述比较器的输出端；
一触发器，时钟输入端连接所述延时器的输出端，信号输入端接地，信号输出端为所述上电初始化信号端。
6.如权利要求5所述的一次开启式上电检测电路，其特征在于，当芯片上电后，所述触发器的置位端输入高电平，所述上电初始化信号端输入的上电初始化信号为高电平，所述电压检测电路进入工作模式，所述延时器延时预设时间后，所述延时器的输出端电压信号翻转，所述触发器动作，所述触发器的信号输出端输出低电平，即所述上电初始化信号端输入的上电初始化信号为低电平，所述电压检测电路进入低功耗模式。
7.如权利要求5所述的一次开启式上电检测电路，其特征在于，所述延时器的延时时间不小于所述芯片的初始化工作时间。
8.一种一次开启式上电检测电路，包括一电压检测电路，具有供电电源端和上电复位信号端；
其特征在于，所述电压检测电路还包括：
一第二MOSFET管，栅极连接上电初始化信号端，漏极连接所述供电电源端，源极连接第三电阻的一端，所述第三电阻的另一端经第四电阻接地；
一第三MOSFET管，栅极连接所述第三电阻的另一端，漏极经第五电阻连接所述供电电源端，源极接地；
一反相器，输入端连接所述第三MOSFET管的漏极，输出端为所述上电复位信号端。
9.如权利要求8所述的一次开启式上电检测电路，其特征在于，当芯片上电后，所述上电初始化信号端输入的上电初始化信号为低电平，所述电压检测电路进入工作模式，当：
VDD>Vth*(R3+R4)/R4
时，所述上电复位信号端翻转，所述芯片开始初始化工作；
其中，VDD表示所述供电电源端电压，Vth表示所述第三MOSFET管的阈值电压，R3表示所述第三电阻，R4表示所述第四电阻；
当芯片初始化工作完成后，所述上电初始化信号端输入的上电初始化信号为高电平，所述电压检测电路进入低功耗模式。
10.如权利要求8所述的一次开启式上电检测电路，其特征在于，所述第二MOSFET管、第三MOSFET管均为N沟道MOSFET管；
所述上电初始化信号端输入的上电初始化信号由外部数字电路提供。
CN202111666691.5A 2021-12-31 2021-12-31 一次开启式上电检测电路 Pending CN114461463A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111666691.5A CN114461463A (zh) 2021-12-31 2021-12-31 一次开启式上电检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111666691.5A CN114461463A (zh) 2021-12-31 2021-12-31 一次开启式上电检测电路

Publications (1)

Publication Number Publication Date
CN114461463A true CN114461463A (zh) 2022-05-10

Family

ID=81408492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111666691.5A Pending CN114461463A (zh) 2021-12-31 2021-12-31 一次开启式上电检测电路

Country Status (1)

Country Link
CN (1) CN114461463A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116647216A (zh) * 2023-05-31 2023-08-25 成都电科星拓科技有限公司 解决por和ldo上电顺序的方法、电路、锁相环及芯片
CN117406699A (zh) * 2023-12-12 2024-01-16 苏州萨沙迈半导体有限公司 Mcu上电自检电路及芯片、电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008301420A (ja) * 2007-06-04 2008-12-11 Liquid Design Systems:Kk パワーオンリセット信号発生装置
CN201181443Y (zh) * 2007-12-26 2009-01-14 珠海中慧微电子有限公司 一种延时复位控制电路
CN102244508A (zh) * 2010-04-28 2011-11-16 三美电机株式会社 上电复位电路
CN110971218A (zh) * 2019-12-18 2020-04-07 成都海光微电子技术有限公司 上电复位电路
CN112187232A (zh) * 2020-09-07 2021-01-05 上海威固信息技术股份有限公司 一种上电检测电路及上电检测方法
CN113672414A (zh) * 2020-05-14 2021-11-19 广州汽车集团股份有限公司 一种mcu芯片故障安全保护电路、方法及启动方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008301420A (ja) * 2007-06-04 2008-12-11 Liquid Design Systems:Kk パワーオンリセット信号発生装置
CN201181443Y (zh) * 2007-12-26 2009-01-14 珠海中慧微电子有限公司 一种延时复位控制电路
CN102244508A (zh) * 2010-04-28 2011-11-16 三美电机株式会社 上电复位电路
CN110971218A (zh) * 2019-12-18 2020-04-07 成都海光微电子技术有限公司 上电复位电路
CN113672414A (zh) * 2020-05-14 2021-11-19 广州汽车集团股份有限公司 一种mcu芯片故障安全保护电路、方法及启动方法
CN112187232A (zh) * 2020-09-07 2021-01-05 上海威固信息技术股份有限公司 一种上电检测电路及上电检测方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116647216A (zh) * 2023-05-31 2023-08-25 成都电科星拓科技有限公司 解决por和ldo上电顺序的方法、电路、锁相环及芯片
CN116647216B (zh) * 2023-05-31 2024-05-31 成都电科星拓科技有限公司 解决por和ldo上电顺序的方法、电路、锁相环及芯片
CN117406699A (zh) * 2023-12-12 2024-01-16 苏州萨沙迈半导体有限公司 Mcu上电自检电路及芯片、电子设备
CN117406699B (zh) * 2023-12-12 2024-04-02 苏州萨沙迈半导体有限公司 Mcu上电自检电路及芯片、电子设备

Similar Documents

Publication Publication Date Title
JP4820571B2 (ja) 半導体装置
JP3752107B2 (ja) 集積回路用パワーオンリセット回路
US7765415B2 (en) Semiconductor integrated circuit
US7948263B2 (en) Power gating circuit and integrated circuit including same
CN114461463A (zh) 一次开启式上电检测电路
KR100487536B1 (ko) 파워-온 리셋 회로
US20070146013A1 (en) Dynamic logic with adaptive keeper
US20100188133A1 (en) Power control circuit
TWI680465B (zh) 感測放大電路及感測放大電路的操作方法
KR20080026664A (ko) 리셋 기능을 갖는 반도체 메모리
TW201340520A (zh) 電源保護電路
US9450569B1 (en) Very low power real time clock
US8179729B2 (en) Memory circuit and voltage detection circuit including the same
KR102537392B1 (ko) 강유전체 메모리 소자를 포함하는 감지 증폭기 기반 비휘발성 플립플롭
US9013218B2 (en) Dual-port negative level sensitive reset data retention latch
US9018976B2 (en) Dual-port positive level sensitive reset preset data retention latch
TWI704564B (zh) 記憶體裝置及其電源控制電路
US20050146385A1 (en) Power-on reset circuit
US9270257B2 (en) Dual-port positive level sensitive reset data retention latch
US9520862B2 (en) Dual-port negative level sensitive reset preset data retention latch
JP3180728B2 (ja) 半導体記憶装置
JP5145436B2 (ja) 半導体装置
CN210295030U (zh) 用于主板的上电自启动电路
US20220293148A1 (en) Low Power and Robust Level-Shifting Pulse Latch for Dual-Power Memories
JP2009104694A (ja) 半導体記憶装置の入力回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination