CN117406699B - Mcu上电自检电路及芯片、电子设备 - Google Patents

Abstract

本发明涉及芯片设计领域，具体公开了一种MCU上电自检电路及芯片、电子设备，其中MCU包括用于给内核供电的第一LDO，上电自检电路包括：第一电压检测电路、上电检测电路、请求电路、延时重启电路和状态控制器，第一电压检测电路分别与第一LDO和上电检测电路相连，请求电路分别与上电检测电路、延时重启电路和状态控制器相连，状态控制器分别与第一LDO、第一电压检测电路、上电检测电路和延时重启电路相连。其中，第一电压检测电路和上电检测电路用于检测第一LDO是否完成上电；状态控制器、控制延时重启电路和请求电路用于控制第一LDO重新上电。该自检电路可实现针对第一LDO的上电检测和自动重启，避免MCU因第一LDO上电异常而整体重启，使MCU的工作效率较高。

Description

MCU上电自检电路及芯片、电子设备

技术领域

本发明涉及芯片设计领域，尤其涉及一种MCU上电自检电路及芯片、电子设备。

背景技术

在芯片设计中，MCU（Micro Controller Unit，微控制器）系统的供电通常由内部的LDO（Low Dropout Regulator，低压差线性稳压器）模块提供。在MCU系统的上电过程中，为了确保内部的LDO模块上电成功，相关技术通常会设置对应的模拟检测电路和控制电路，以模拟检测电路能够检测LDO模块的输出电压和电流，检测电路可在确定LDO模块上电异常时输出报警信号，以使控制电路控制整个MCU系统重启，直至LDO模块的输出电压正常。上述相关技术的弊端在于，由于MCU系统通常会具备多个LDO模块，而该相关技术会在某个LDO模块上电失败时重启整个MCU系统，因此MCU系统因LDO模块故障重启而浪费大量时间，进而降低MCU系统的工作效率。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的第一个目的在于提出一种MCU上电自检电路，在MUC内的第一LDO上电过程中，通过第一电压检测电路和上电检测电路检测第一LDO是否完成上电，同时在第一LDO未完成上电时，通过延时重启电路和请求电路控制第一LDO重新上电，从而实现了针对第一LDO的上电检测和自动重启，避免了MCU因第一LDO上电异常而整体重启的问题，进而提高了MCU的工作效率。

本发明的第二个目的在于提出一种芯片。

本发明的第三个目的在于提出一种电子设备。

为达到上述目的，本发明第一方面实施例提出了一种MCU上电自检电路，MCU包括用于给内核供电的第一LDO，上电自检电路包括：第一电压检测电路、上电检测电路、请求电路、延时重启电路和状态控制器，第一电压检测电路分别与第一LDO和上电检测电路相连，请求电路分别与上电检测电路、延时重启电路和状态控制器相连，状态控制器分别与第一LDO、第一电压检测电路、上电检测电路和延时重启电路相连，其中，第一电压检测电路用于检测第一LDO上电过程中的第一电压，并基于第一电压输出第一LDO的上电状态信号；上电检测电路用于基于上电状态信号确定第一LDO在第一预设时间内是否完成上电，并输出相应的上电检测信号；请求电路用于基于上电检测信号确定第一LDO未在第一预设时间内完成上电时，输出延时重启请求信号；状态控制器用于基于延时重启请求信号控制第一LDO停止上电、第一电压检测电路和上电检测电路停止工作、以及延时重启电路工作；延时重启电路用于在延时第二预设时间后输出延时重启信号；请求电路还用于基于延时重启信号输出重启请求信号；状态控制器还用于基于重启请求信号控制第一LDO重新上电、第一电压检测电路和上电检测电路工作、以及延时重启电路停止工作。

根据本发明实施例的MCU上电自检电路，在MUC内的第一LDO上电过程中，通过第一电压检测电路和上电检测电路检测第一LDO是否完成上电，同时在第一LDO未完成上电时，通过延时重启电路和请求电路控制第一LDO重新上电，从而实现了针对第一LDO的上电检测和自动重启，避免了MCU因第一LDO上电异常而整体重启的问题，进而提高了MCU的工作效率。

根据本发明的一个实施例，上电状态信号包括第一上电完成信号和第一上电未完成信号，第一电压检测电路具体用于：在第一电压小于第一预设电压阈值时，输出第一上电未完成信号；在第一电压大于等于第一预设电压阈值时，输出第一上电完成信号。

根据本发明的一个实施例，上电检测电路包括：第一预设计数器，用于存储第一预设计数值；第一计数器，第一计数器的使能端与状态控制器相连，用于在状态控制器的控制下进行计数并输出第一计数值；第一比较器，第一比较器的两个输入端分别与第一预设计数器和第一计数器的输出端对应相连，用于比较第一预设计数值和第一计数值，并输出第一比较信号；第一与门，第一与门的两个输入端分别与第一比较器的输出端和第一电压检测电路对应相连，第一与门的输出端与请求电路相连，用于基于第一比较信号和上电状态信号输出上电检测信号。

根据本发明的一个实施例，第一计数器的清零端与状态控制器相连，用于在状态控制器的控制下对第一计数值清零。

根据本发明的一个实施例，请求电路包括：第一触发器，第一触发器的输入端与上电检测电路相连，第一触发器的清零端与延时重启电路相连，第一触发器的输出端与状态控制器相连，用于基于上电检测信号确定第一LDO未在第一预设时间内完成上电且未接收到延时重启信号时，输出延时重启请求信号，以及在接收到延时重启信号时，输出重启请求信号。

根据本发明的一个实施例，延时重启电路包括：第二预设计数器，用于存储第二预设计数值；第二计数器，第二计数器的使能端与状态控制器相连，用于在状态控制器的控制下进行计数并输出第二计数值；第二比较器，第二比较器的两个输入端分别与第二预设计数器和第二计数器的输出端对应相连，用于比较第二预设计数值和第二计数值，并输出第二比较信号，第二比较信号包括延时重启信号。

根据本发明的一个实施例，第二计数器的清零端与第二比较器的输出端相连，用于基于第二比较信号对第二计数值清零。

根据本发明的一个实施例，上电自检电路还包括：重启次数检测电路，重启次数检测电路与第一触发器的输出端相连，用于基于延时重启请求信号输出第一LDO的重启次数检测信号；报警电路，报警电路与重启次数检测电路相连，用于基于重启次数检测信号确定第一LDO的重新上电次数，并在重新上电次数达到预设次数阈值时，输出报警信号；延时重启电路与报警电路相连，用于基于报警信号停止输出延时重启信号。

根据本发明的一个实施例，重启次数检测电路包括：第二触发器，第二触发器的输入端与第一触发器的输出端相连，第二触发器的输出端与报警电路相连，用于在检测到第一触发器的输出信号切换至延时重启请求信号时，输出重启次数检测信号。

根据本发明的一个实施例，报警电路包括：第三预设计数器，用于存储第三预设计数值；第三计数器，第三计数器的使能端与重启次数检测电路相连，用于在重启次数检测信号的控制下进行计数并输出第三计数值；第三比较器，第三比较器的两个输入端分别与第三预设计数器和第三计数器的输出端对应相连，用于比较第三预设计数值和第三计数值，并输出第三比较信号，第三比较信号包括报警信号。

根据本发明的一个实施例，延时重启电路还包括：反相器，反相器的输入端与第三比较器的输出端相连，用于对第三比较信号进行反相；第二与门，第二与门的两个输入端分别与反相器的输出端和第二比较器的输出端对应相连，用于基于反相后的第三比较信号和第二比较信号输出延时重启信号或停止输出延时重启信号。

根据本发明的一个实施例，报警电路还与MCU的外部电源管理模块相连，用于将报警信号传输至外部电源管理模块，以便外部电源管理模块基于报警信号确定是否控制MCU的外部电源给MCU供电，以使第一LDO重新上电。

根据本发明的一个实施例，状态控制器还用于向各预设计数器写入相应的预设计数值。

根据本发明的一个实施例，上电自检电路还包括：第二LDO、第二电压检测电路和时钟电路，第二LDO与MCU的外部电源相连，用于提供常电，以给上电检测电路、请求电路、延时重启电路、状态控制器、重启次数检测电路、报警电路和时钟电路供电；时钟电路用于生成时钟信号，以给上电检测电路、请求电路、延时重启电路、状态控制器、重启次数检测电路和报警电路提供时钟信号；第二电压检测电路用于检测第二LDO的第二电压，并在第二电压小于第二预设电压阈值时，生成复位信号，以对上电检测电路、请求电路、延时重启电路、状态控制器、重启次数检测电路和报警电路进行复位。

为达到上述目的，本发明第二方面实施例提出了一种芯片，包括：内核；第一LDO，用于给内核供电；前述的MCU上电自检电路，用于对第一LDO进行上电自检。

根据本发明实施例的芯片，通过前述的MCU上电自检电路，能够实现针对第一LDO的上电检测和自动重启，避免了芯片因第一LDO上电异常而整体重启的问题，从而能够提高芯片的工作效率。

为达到上述目的，本发明第三方面实施例提出了一种电子设备，包括前述的MCU上电自检电路，或者前述的芯片。

根据本发明实施例的电子设备，通过前述的MCU上电自检电路，或前述的芯片，能够实现针对第一LDO的上电检测和自动重启，避免电子设备或电子设备内的芯片因第一LDO上电异常而整体重启的问题，从而能够提高电子设备的工作效率。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

图1为根据本发明一个实施例的MCU上电自检电路的结构示意图；

图2为根据本发明一个实施例的第一LDO上电失败时MCU上电自检电路的控制流程图；

图3为根据本发明一个实施例的上电检测电路的电路图；

图4为根据本发明一个实施例的请求电路及延时重启电路的电路图；

图5为根据本发明一个实施例的MCU上电自检电路的电路图；

图6为根据本发明一个实施例的第一LDO上电成功时MCU上电自检电路的控制流程图；

图7为根据本发明一个实施例的芯片的结构示意图；

图8a为根据本发明一个实施例的电子设备的结构示意图；

图8b为根据本发明另一个实施例的电子设备的结构示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

下面参考附图描述本发明实施例提出的MCU上电自检电路及芯片、电子设备。

图1为根据本发明一个实施例的MCU上电自检电路的结构示意图，参考图1所示，MCU包括用于给内核100供电的第一LDO，上电自检电路200包括：第一电压检测电路210、上电检测电路220、请求电路230、延时重启电路240和状态控制器250，

其中，第一电压检测电路210分别与第一LDO和上电检测电路220相连，请求电路230分别与上电检测电路220、延时重启电路240和状态控制器250相连，状态控制器250分别与第一LDO、第一电压检测电路210、上电检测电路220和延时重启电路240相连，其中，第一电压检测电路210用于检测第一LDO上电过程中的第一电压，并基于第一电压输出第一LDO的上电状态信号；上电检测电路220用于基于上电状态信号确定第一LDO在第一预设时间内是否完成上电，并输出相应的上电检测信号；请求电路230用于基于上电检测信号确定第一LDO未在第一预设时间内完成上电时，输出延时重启请求信号；状态控制器250用于基于延时重启请求信号控制第一LDO停止上电、第一电压检测电路210和上电检测电路220停止工作、以及延时重启电路240工作；延时重启电路240用于在延时第二预设时间后输出延时重启信号；请求电路230还用于基于延时重启信号输出重启请求信号；状态控制器250还用于基于重启请求信号控制第一LDO重新上电、第一电压检测电路210和上电检测电路220工作、以及延时重启电路240停止工作。

具体来说，参考图1所示，在第一LDO的上电过程中，第一电压检测电路210能够实时检测第一LDO输出的第一电压，并根据第一电压的电压值输出第一LDO的上电状态信号。随后，上电检测电路220可根据上电状态信号确定第一LDO在第一预设时间内是否完成上电，其中，第一预设时间是预设的第一LDO的上电过程用时。由于第一LDO的上电过程中输出的第一电压会持续上升一段时间直至电压稳定，因此上电检测电路220需要在第一LDO上电开始并持续第一预设时间后再检测上电状态信号，以确定第一LDO是否完成上电。由此，实现了上电自检电路200对第一LDO的上电检测功能。

当上电检测电路220确定第一LDO未完成上电时，上电自检电路200还可控制第一LDO进行自动重启，具体流程如下：上电检测电路220输出第一LDO未完成上电对应的上电检测信号至请求电路230；随后，请求电路230输出延时重启请求信号至状态控制器250；状态控制器250在收到延时重启请求信号后，控制第一LDO停止上电，并控制第一电压检测电路210和上电检测电路220停止工作，以及控制延时重启电路240工作，以进入重启前的延时。该延时的作用在于隔离第一LDO的当前启动流程与重启流程，以避免第一LDO的当前工作状态影响第一LDO的重启流程，确保第一LDO能够正确重启。延时重启电路240启动后，可在延时第二预设时间后输出延时重启信号至请求电路230，其中第二预设时间为预先设置的第一LDO两次重启的间隔时间；请求电路230在接收到延时重启信号后，可输出重启请求信号至状态控制器250；最后，状态控制器250根据重启请求信号控制第一LDO重新上电、第一电压检测电路210和上电检测电路220工作，以重复第一LDO的上电流程，同时，状态控制器250还控制延时重启电路240停止工作，以便再次进行上述的重启前述的延时步骤。由此，实现了控制第一LDO重新上电的功能。

在相关技术中的上电检测电路中，当检测出MCU内部的某个LDO出现上电故障时，通常会重启整个MCU，这就导致MCU内部的其他正常工作的模块也需要重启，造成启动时间的浪费，进而降低MCU的工作效率，该问题在MCU内部结构复杂时尤为突出。而本发明实施例中的上电自检电路200，既能够实现对第一LDO的上电检测功能，同时，在第一LDO上电未完成时，上电自检电路200可通过内部电路控制第一LDO进行重新上电，避免了MCU的整体重启，因此能够节省MCU的启动时间。

上述实施例中，在MUC内的第一LDO上电过程中，通过第一电压检测电路和上电检测电路检测第一LDO是否完成上电，同时在第一LDO未完成上电时，通过延时重启电路和请求电路控制第一LDO重新上电，从而实现了针对第一LDO的上电检测和自动重启，避免了MCU因第一LDO上电异常而整体重启的问题，进而提高了MCU的工作效率。

在一些实施例中，上电状态信号包括第一上电完成信号和第一上电未完成信号，第一电压检测电路210具体用于：在第一电压小于第一预设电压阈值时，输出第一上电未完成信号；在第一电压大于等于第一预设电压阈值时，输出第一上电完成信号。

具体地，第一预设电压阈值可为第一LDO的正常工作的电压下限，当第一电压小于等于第一预设电压阈值时，表示第一LDO的电压过低而无法给MCU的内核100供电，此时第一电压检测电路210可输出第一上电未完成信号。当第一电压大于第一预设电压阈值时，表示第一LDO的电压已经能够给MCU的内核正常工作，此时第一电压检测电路210可输出第一上电完成信号，以表示第一LDO上电完成。由此，使第一电压检测电路210实现了基于上电状态信号确定第一LDO在第一预设时间内是否完成上电，并输出相应的上电检测信号的功能。

示例性的，参考图2所示，可使用高电平和低电平表示上电状态信号UV_FLAG1，其中高电平信号表示第一上电未完成信号，低电平信号表示第一上电完成信号，以便上电检测电路220识别。在上电自检电路200中，参考图3所示，状态控制器250可通过上电使能端FSM_UV_EN与第一电压检测电路210的使能端UV_EN1。此时，参考图2所示，在t1～t2阶段，状态控制器250的控制状态FSM_STATE进入MON_ON状态，其中MON_ON表示开启第一电压检测电路210，该阶段中状态控制器250可通过上电使能端FSM_UV_EN输出高电平至第一电压检测电路210的使能端UV_EN1，此时，由于第一LDO尚未上电，第一电压REF1小于第一预设电压阈值，因此上电状态信号UV_FLAG1可保持高电平信号，以表示第一上电未完成信号。在t2～t3阶段，状态控制器250的控制状态FSM_STATE进入LDO_ON状态，其中LDO_ON表示开启第一LDO和对应的上电检测电路220，该阶段中若第一LDO输出的第一电压REF1小于等于第一预设电压阈值，则上电状态信号UV_FLAG1保持高电平信号。在t3～t4阶段中，由于第一LDO上电未完成，状态控制器250的控制状态FSM_STATE进入SDB状态，其中SDB表示第一LDO和第一电压检测电路210停止工作，该阶段中，状态控制器250可通过上电使能端FSM_UV_EN输出低电平至第一电压检测电路210的使能端UV_EN1，以使第一电压检测电路210停止工作，上电状态信号UV_FLAG1变为低电平。

在一些实施例中，参考图3所示，上电检测电路220包括：第一预设计数器PCNT1、第一计数器CNT1、第一比较器COMP1、第一与门AND1。其中，第一预设计数器PCNT1用于存储第一预设计数值；第一计数器CNT1的使能端EN1与状态控制器250相连，用于在状态控制器250控制下进行计数并输出第一计数值；第一比较器COMP1的两个输入端分别与第一预设计数器PCNT1和第一计数器CNT1的输出端Q1对应相连，用于比较第一预设计数值和第一计数值，并输出第一比较信号；第一与门AND1的两个输入端分别与第一比较器COMP1的输出端和第一电压检测电路210对应相连，第一与门AND1的输出端OUT1与请求电路230相连，用于基于第一比较信号和上电状态信号输出上电检测信号。

具体来说，参考图2及图3所示，在t2时刻，状态控制器250可通过第一使能端FSM_EN1输出高电平至第一LDO的使能端LDO1_EN以及第一计数器CNT1的使能端EN1，以使第一LDO进入上电状态，以及使第一计数器CNT1开始计数，第一计数器CNT1输出的第一计数值Q1开始上升。在t2～t3阶段中，每过一个预设时间窗口，第一计数值Q1则上升预设数值，以从D1、D2持续上升至第一预设计数值dly1。在上升过程中，第一比较器COMP1将持续输出低电平作为第一比较信号至第一与门AND1的一个输入端，使第一与门AND1输出端OUT1持续输出低电平，其中，第一计数值Q1从D1逐渐上升至第一预设计数值dly1的多个时间窗口之和即为第一预设时间。当第一计数值Q1达到第一预设计数值dly1时，第一比较器COMP1输出的第一比较信号将会由低电平变为高电平，此时第一与门AND1的输出端OUT1的输出信号将取决于第一电压检测电路210输出的上电状态信号。例如，参考图2所示，若在dly1对应的时间窗口结束时，第一电压检测电路210输出的上电状态信号UV_FLAG1为表示第一上电未完成的高电平，则第一与门AND1的输出端OUT1将输出高电平作为上电检测信号，以表示第一LDO上电未完成，此外，为了确保逻辑正确，可分配一个预设时间窗口来使第一比较器COMP1和第一与门AND1进行电平转换，并输出对应的上电检测信号，如图2所示。由此，使上电检测电路220实现了基于上电状态信号确定第一LDO在第一预设时间内是否完成上电并输出相应的上电检测信号的功能，同时，相比于相关技术中，使用模拟检测电路来确定LDO是否上电完成的方式，本发明实施例的上电检测电路220为纯数字逻辑设计，可直接利用MCU内的计算单元来实现，故硬件开销较小，因此，本发明实施例的上电自检电路200还具有一定的成本优势。

进一步的，参考图3所示，第一计数器CNT1的清零端CLR1与状态控制器250相连，用于在状态控制器250的控制下对第一计数值清零。

具体来说，状态控制器250可与第一计数器CNT1的清零端CLR1相连，以控制第一计数器CNT1清零，以使上电检测电路220恢复对第一LDO的检测功能，具体清零时刻可预先设置。例如，参考图2所示，在t3时刻，上电检测电路220已经完成了对第一LDO的检测功能，并已经输出了相应的上电检测信号，此时状态控制器250可通过清零信号端FSM_CLR输出高电平至第一计数器CNT1的清零端CLR1，以使第一计数器CNT1清零，第一计数器CNT1输出的第一计数值由dly1变为ZERO，从而使上电检测电路220恢复到初始状态，以便进行后续对第一LDO的检测。

在一些实施例中，参考图4所示，请求电路230包括：第一触发器DFF1，第一触发器DFF1的输入端D与上电检测电路220相连，第一触发器DFF1的清零端CLR与延时重启电路240相连，第一触发器DFF1的输出端Q与状态控制器250相连，用于基于上电检测信号确定第一LDO未在第一预设时间内完成上电且未接收到延时重启信号时，输出延时重启请求信号，以及在接收到延时重启信号时，输出重启请求信号。

进一步的，延时重启电路240包括：第二预设计数器PCNT2、第二计数器CNT2和第二比较器COMP2。其中，第二预设计数器PCNT2用于存储第二预设计数值；第二计数器CNT2的使能端EN2与状态控制器250相连，用于在状态控制器250的控制下进行计数并输出第二计数值；第二比较器COMP2的两个输入端分别与第二预设计数器PCNT2和第二计数器CNT2的输出端对应相连，用于比较第二预设计数值和第二计数值，并输出第二比较信号，第二比较信号包括延时重启信号。

具体来说，延时重启请求信号和重启请求信号均由第一触发器DFF1的输出端Q输出，其中，延时重启请求信号主要用于请求状态控制器250控制延时重启电路240进行延时流程，重启请求信号主要用于请求状态控制器250控制第一LDO进行重新上电流程，例如，延时重启请求信号可为高电平，以表示延时流程请求开始，重启请求信号可为低电平，以表示重启请求开始。延时重启信号主要用于标志延时流程是否完成，例如，可设置高电平标志延时流程完成，低电平标志延时流程未完成。

示例性的，参考图2及图4所示，请求电路230的输出端Q可与状态控制器的请求接收端FSM_REQ相连，第二计数器CNT2的使能端EN2可与状态控制器250的第二使能端FSM_EN2相连，此时请求电路230和延时重启电路240的工作原理如下：在t3时刻，上电检测电路220确定第一LDO上电未完成时，第一与门AND1的输出端OUT1输出高电平至第一触发器DFF1的输入端D；此时，由于第一触发器DFF1的清零端CLR未接收到高电平的延时重启信号，因此第一触发器DFF1的输出端Q受输入端D控制，使第一触发器DFF1输出高电平作为延时重启请求信号至状态控制器250的请求接收端FSM_REQ。随后，状态控制器250通过第二使能端FSM_EN2输出高电平至第二计数器CNT2的使能端EN2，以控制第二计数器CNT2进行计数，第二计数值开始持续上升。在t3～t5阶段，每过一个预设时间窗口，第二计数器CNT2的第二计数值上升预设值，以从D1、D2持续上升至第二预设计数值dly2，在上升过程中，第二比较器COMP2输出的第二比较信号持续为低电平，相应的延时重启信号也为低电平，其中，第二计数值Q2从D1逐渐上升至第一预设计数值dly1的多个时间窗口之和即为第二预设时间。在第二预设计数值dly2对应的预设时间窗口结束时，第二计数值上升到第二预设计数值dly2，此时第二比较器COMP2输出的第二比较信号变为高电平，进而使第一触发器DFF1的清零端CLR接收到高电平作为延时重启信号。此时，第一触发器DFF1受延时重启信号控制进行清零，使第一触发器DFF1的输出端Q输出低电平作为重启请求信号至状态控制器250的请求接收端FSM_REQ。此时，状态控制器250的控制状态FSM_STATE进入EXIT状态，EXIT状态表示重启第一LDO的过渡状态，该状态同样可持续一个预设时间窗口，以确保控制逻辑正常。在t5时刻，状态控制器250控制上电自检电路200重复t2～t5的流程，以实现对第一LDO的重新上电。由此，使请求电路230和延时重启电路240实现了上电自检电路200的控制第一LDO延时重启的功能。此外，本发明实施例的请求电路230和延时重启电路240也为纯数字逻辑设计，同样可直接利用MCU内的计算单元来实现，因此能够进一步降低上电自检电路的硬件成本。

进一步的，第二计数器CNT2的清零端CLR2与第二比较器COMP2的输出端WKUP相连，用于基于第二比较信号对第二计数值清零。

具体来说，参考图4所示，与前述的第一计数器CNT2类似，第二计数器CNT2在计数后需要进行清零，以使延时重启电路240恢复延时功能。而在延时重启电路240中，由于第二比较信号包括延时重启信号，而延迟重启信号标志延时流程是否结束，因此，第二计数器CNT2的清零端CLR2可与第二比较器COMP2的输出端WKUP相连，当第二比较器COMP2输出高电平作为第二比较信号时，第二比较信号还可使第二计数器CNT2进行清零，第二计数器CNT2输出的第二计数值由dly2变为ZERO，以便进行下一次的延时流程。

在一些实施例中，参考图5所示，上电自检电路200还包括：重启次数检测电路260和报警电路270。其中，重启次数检测电路260与第一触发器DFF1的输出端Q相连，用于基于延时重启请求信号输出第一LDO的重启次数检测信号；报警电路270与重启次数检测电路260相连，用于基于重启次数检测信号确定第一LDO的重新上电次数，并在重新上电次数达到预设次数阈值时，输出报警信号；延时重启电路240与报警电路270相连，用于基于报警信号停止输出延时重启信号。

具体来说，预设次数阈值是预先设置的用于区分第一LDO是否能够正常工作的重启次数阈值，当第一LDO的重新上电次数小于预设次数阈值时，表示第一LDO可通过重新上电来排除自身故障以正常工作；而当第一LDO的重新上电次数大于等于预设次数阈值时，表示第一LDO已经无法通过重新上电的方式排除自身故障，可能是MCU整体出现异常。因此，本发明实施例的上电自检电路200还包括重启次数检测电路260和报警电路270，其中重启次数检测电路260可以基于延时重启请求信号输出第一LDO的重启次数检测信号，并输出到报警电路270。报警电路270可基于重启次数检测信号确定第一LDO的重新上电次数，当重新上电次数达到预设次数阈值时，报警电路270可输出报警信号，以提示用户MCU可能存在异常。与此同时，报警电路270还可控制延时重启电路240停止输出延时重启信号，以避免第一LDO继续重新上电而造成更大损害，从而能够提高MCU的整体安全性。

在一些实施例中，参考图5所示，重启次数检测电路260包括：第二触发器DFF2，第二触发器DFF2的输入端与第一触发器DFF1的输出端相连，第二触发器DFF2的输出端与报警电路270相连，用于在检测到第一触发器DFF1的输出信号切换至延时重启请求信号时，输出重启次数检测信号。

具体来说，第二触发器DFF2主要用于在检测到第一触发器DFF1输出端Q的输出信号切换时，输出重启次数检测信号。其中，重启次数检测信号可为持续预设时间窗口的高电平信号或低电平信号，第二触发器DFF2可为上升沿/下降沿的检测电路。例如，当第一触发器DFF1输出高电平作为延时重启请求信号，且输出低电平作为重启请求信号时，第二触发器DFF2可为上升沿检测电路。此时，参考图2所示，当第一触发器DFF1的输出端信号由低电平变为高电平时，第二触发器DFF2可输出固定宽度的高电平信号作为重启次数检测信号，以便报警信号基于重启次数检测信号确定重启次数。

进一步的，报警电路270包括：第三预设计数器PCNT3、第三计数器CNT3和第三比较器COMP3。其中，第三预设计数器PCNT3用于存储第三预设计数值；第三计数器CNT3的使能端EN3与重启次数检测电路260相连，用于在重启次数检测信号的控制下进行计数并输出第三计数值；第三比较器COMP3的两个输入端分别与第三预设计数器PCNT3和第三计数器CNT3的输出端Q3对应相连，用于比较第三预设计数值和第三计数值，并输出第三比较信号，第三比较信号包括报警信号WNG。

具体来说，参考图2及图5所示，第三计数器CNT3的使能端EN3与第二触发器DFF2的输出端相连，在t2～t3阶段中，当报警电路270接收到重启次数检测电路260输出的重启次数检测信号后，第三计数器CNT3的使能端EN3由低电平变为高电平，持续时间为预设时间窗口。第三计数器CNT3开始计数一次，第三计数值上升一次，如从0上升到D1。同时，由于重启次数检测电路260是每当第一触发器DFF1切换一次输出信号时，输出一次重启次数检测信号，且重启次数检测信号均为预设时间窗口的电平信号。因此，在每个重启次数检测信号的持续时间内，第三计数器CNT3的计数值上升值是固定的。因此，报警电路270可基于重启次数检测电路260确定第一LDO的重新上电次数。可根据预设次数阈值计算出对应的第三预设计数值dly3，并将第三预设计数值存储到第三预设计数器PCNT3中。当第三计数值上升到第三预设计数值时，即可确定第一LDO的重新上电次数达到了预设次数阈值，此时，第三比较器COMP3输出的第三比较信号可发生改变，进而生成报警信号WNG。例如，当第三计数值未上升到第三预设计数值时，第三比较器COMP3可输出低电平作为第三比较信号，当第三计数值上升到第三预设计数值时，第三比较器COMP3可输出高电平作为第三比较信号，同时也作为报警信号WNG。

需要说明的是，报警信号WNG可输出到MCU的外部设备，以便提示用户MCU上电异常，从而提高MCU的整体安全性。例如，参考图5所示，报警电路270可与MCU的外部电源管理模块PMIC相连，用于将报警信号WNG传输至外部电源管理模块PMIC，以便外部电源管理模块PMIC基于报警信号确定是否控制MCU的外部电源VSUP给MCU供电，以使第一LDO重新上电。

可选的，第一至第三预设计数器(CNT1～CNT3）内存储的预设计数值可由状态控制器250写入，以使上电自检电路200的调试和参数调整更为简单，进而提高上电自检电路200的便捷性。

进一步的，参考图5所示，延时重启电路240还包括：反相器INV和第二与门AND2。其中，反相器INV的输入端与第三比较器COMP3的输出端相连，用于对第三比较信号进行反相；第二与门AND2的两个输入端分别与反相器INV2的输出端INV_OUT1和第二比较器COMP2的输出端WKUP对应相连，用于基于反相后的第三比较信号和第二比较信号输出延时重启信号或停止输出延时重启信号。

具体来说，反相器INV和第二与门AND2主要用于实现延时重启电路240的基于报警信号停止输出延时重启信号的功能，具体实现方式如下：参考图5所示，第二与门AND2的输出端OUT2与第一触发器DFF1的清零端CLR相连。而参考图2所示，在t0～t6阶段，第三计数值未上升到预设第三计数值dly3，第三比较器COMP3的输出端将持续输出低电平信号，因此反相器INV的输出端INV_OUT1将持续输出高电平信号。相应的，第二与门AND2的输出端OUT2的信号将与第二比较器COMP2的输出端WKUP的信号一致。因此，在t0～t6阶段，第二比较器COMP2可根据前述的控制步骤控制第一触发器DFF1正常进行清零，具体流程在此不作赘述。而当第三计数值上升到预设第三计数值dly3后，参考图2所示，第三比较器COMP3的输出端将输出高电平信号，反相器INV的输出端INV_OUT1将持续输出低电平信号，相应的第二与门AND2的输出端OUT2也将持续输出低电平信号，使第一触发器DFF1无法正常清零，第一触发器DFF1将持续输出高电平信号作为延时重启请求信号，不会输出重启请求信号。因此状态控制器250将不会控制第一LDO进行重新上电，从而提高MCU的整体安全性。

在一些实施例中，参考图5所示，上电自检电路200还包括：第二LDO、第二电压检测电路280和时钟电路290，第二LDO与MCU的外部电源VSUP相连，用于提供常电，以给上电检测电路220、请求电路230、延时重启电路240、状态控制器250、重启次数检测电路260、报警电路270和时钟电路290供电；时钟电路290用于生成时钟信号，以给上电检测电路220、请求电路230、延时重启电路240、状态控制器250、重启次数检测电路260和报警电路270提供时钟信号；第二电压检测电路280用于检测第二LDO的第二电压，并在第二电压小于第二预设电压阈值时，生成复位信号，以对上电检测电路220、请求电路230、延时重启电路240、状态控制器250、重启次数检测电路260和报警电路270进行复位。

具体来说，由于上电检测电路220、请求电路230、延时重启电路240、状态控制器250和报警电路270这些电路在正常工作时，需要获得常压供电和时钟信号来维持正常工作。因此，参考图5所示，上电自检电路200中可包括第二LDO和时钟电路290，以给上电自检电路200中的其他电路提供常电以及时钟信号CK，以使上电自检电路200在第一LDO进行重新上电时，其他电路能够正常工作，而无需从外部供电和时钟。

此外，在实际工作时，上电检测电路220、请求电路230、延时重启电路240、状态控制器250、重启次数检测电路260和报警电路270这些电路对常电供电的电压值也具有要求，因此，可在上电自检电路200中设置第二电压检测电路280，第二电压检测电路280主要用于测试检测第二LDO的第二电压REF2，并在第二电压REF2小于第二预设电压阈值时，生成复位信号POR，以使第二LDO供电的多个电路进行复位，避免这些电路因供电电压异常而导致上电自检电路200失效，从而提高上电自检电路的便捷性。

例如，参考图2所示，在t0～t1阶段，状态控制器250处于IDLE状态，即初始状态。此时上电自检电路200可进行第二LDO的上电和电压检测，如图2所示，当第二电压小于第二预设电压阈值时，复位信号POR为高电平，以使第二LDO供电的多个电路进行复位。当第二电压大于等于第二预设电压阈值时，复位信号POR为低电平，不会影响上电自检电路200的其他电路的正常工作。与此同时，时钟电路290还开始生成时钟信号，如图2所示，以为其他电路提供时钟信号。

需要说明的是，若在第一LDO的多次重新上电过程中，第一LDO上电成功，则此时上电自检电路200的工作流程图可如图6所示。参考图6所示，上电自检电路200在t1～t5的工作流程与图2所示的工作流程类似。而在t5～t6阶段中，在第三计数器CNT3的第三计数值达到第三预设计数值dly3前，第一LDO输出的第一电压达到了预设电压阈值，第一LDO上电成功，此时状态控制器250的控制状态FSM_STATE进入READY状态，READY状态表示第一LDO上电成功，此时上电自检电路200将不会输出报警信号。

综上所述，根据本发明实施例的MCU上电自检电路，通过在MUC内的第一LDO上电过程中，利用第一电压检测电路和上电检测电路检测第一LDO是否完成上电，同时在第一LDO未完成上电时，通过延时重启电路和请求电路控制第一LDO重新上电，从而实现了针对第一LDO的上电检测和自动重启，避免了MCU因第一LDO上电异常而整体重启的问题；同时，上电自检电路能够在第一LDO重新上电失败后，输出报警信号并控制第一LDO停止重新上电，以便外部电源模块进行对应处置；此外，上电自检电路为纯逻辑电路设计，可由MCU内部电路来构成，因此硬件开销较小从而既提高了MCU的工作效率和安全性，又降低了MCU的硬件成本。

对应上述实施例，本发明实施例还提供了一种芯片，参考图7所示，该芯片1000包括：内核100；第一LDO，用于给内核100供电；前述的上电自检电路200，用于对第一LDO进行上电自检。

根据本发明实施例的芯片，通过前述的MCU上电自检电路，能够实现针对第一LDO的上电检测和自动重启，避免了芯片因第一LDO上电异常而整体重启的问题，同时还能在第一LDO多次上电异常后输出报警信号并停止第一LDO的自动重启，此外还能够通过纯数字电路构成MCU上电自检电路，从而既能提高芯片的工作效率和安全性，又能降低芯片的硬件成本。

对应上述实施例，本发明实施例还提供了一种电子设备，参考图8a所示，该电子设备2000包括前述的上电自检电路200；或者，参考图8b所示，该电子设备2000包括前述的芯片1000。

根据本发明实施例的电子设备，通过前述的MCU上电自检电路，或前述的芯片，能够实现针对第一LDO的上电检测和自动重启，避免了芯片因第一LDO上电异常而整体重启的问题，同时还能在第一LDO多次上电异常后输出报警信号并停止第一LDO的自动重启，此外还能够通过纯数字电路构成MCU上电自检电路，从而既能提高电子设备的工作效率和安全性，又能降低电子设备的硬件成本。

需要说明的是，在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备（如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统）使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM），只读存储器（ROM），可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光盘只读存储器（CDROM）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (16)

1.一种MCU上电自检电路，其特征在于，所述MCU包括用于给内核供电的第一LDO，所述上电自检电路包括：第一电压检测电路、上电检测电路、请求电路、延时重启电路和状态控制器，所述第一电压检测电路分别与所述第一LDO和所述上电检测电路相连，所述请求电路分别与所述上电检测电路、所述延时重启电路和所述状态控制器相连，所述状态控制器分别与所述第一LDO、所述第一电压检测电路、所述上电检测电路和所述延时重启电路相连，其中，

所述第一电压检测电路用于检测所述第一LDO上电过程中的第一电压，并基于所述第一电压输出所述第一LDO的上电状态信号；

所述上电检测电路用于基于所述上电状态信号确定所述第一LDO在第一预设时间内是否完成上电，并输出相应的上电检测信号；

所述请求电路用于基于所述上电检测信号确定所述第一LDO未在第一预设时间内完成上电时，输出延时重启请求信号；

所述状态控制器用于基于所述延时重启请求信号控制所述第一LDO停止上电、所述第一电压检测电路和所述上电检测电路停止工作、以及所述延时重启电路工作；

所述延时重启电路用于在延时第二预设时间后输出延时重启信号；

所述请求电路还用于基于所述延时重启信号输出重启请求信号；

所述状态控制器还用于基于所述重启请求信号控制所述第一LDO重新上电、所述第一电压检测电路和所述上电检测电路工作、以及所述延时重启电路停止工作。

2.根据权利要求1所述的电路，其特征在于，所述上电状态信号包括第一上电完成信号和第一上电未完成信号，所述第一电压检测电路具体用于：

在所述第一电压小于第一预设电压阈值时，输出所述第一上电未完成信号；

在所述第一电压大于等于所述第一预设电压阈值时，输出所述第一上电完成信号。

3.根据权利要求1所述的电路，其特征在于，所述上电检测电路包括：

第一预设计数器，用于存储第一预设计数值；

第一计数器，所述第一计数器的使能端与所述状态控制器相连，用于在所述状态控制器的控制下进行计数并输出第一计数值；

第一比较器，所述第一比较器的两个输入端分别与所述第一预设计数器和所述第一计数器的输出端对应相连，用于比较所述第一预设计数值和所述第一计数值，并输出第一比较信号；

第一与门，所述第一与门的两个输入端分别与所述第一比较器的输出端和所述第一电压检测电路对应相连，所述第一与门的输出端与所述请求电路相连，用于基于所述第一比较信号和所述上电状态信号输出所述上电检测信号。

4.根据权利要求3所述的电路，其特征在于，所述第一计数器的清零端与所述状态控制器相连，用于在所述状态控制器的控制下对所述第一计数值清零。

5.根据权利要求1所述的电路，其特征在于，所述请求电路包括：第一触发器，所述第一触发器的输入端与所述上电检测电路相连，所述第一触发器的清零端与所述延时重启电路相连，所述第一触发器的输出端与所述状态控制器相连，用于基于所述上电检测信号确定所述第一LDO未在第一预设时间内完成上电且未接收到所述延时重启信号时，输出延时重启请求信号，以及在接收到所述延时重启信号时，输出重启请求信号。

6.根据权利要求5所述的电路，其特征在于，所述延时重启电路包括：

第二预设计数器，用于存储第二预设计数值；

第二计数器，所述第二计数器的使能端与所述状态控制器相连，用于在所述状态控制器的控制下进行计数并输出第二计数值；

第二比较器，所述第二比较器的两个输入端分别与所述第二预设计数器和所述第二计数器的输出端对应相连，用于比较所述第二预设计数值和所述第二计数值，并输出第二比较信号，所述第二比较信号包括所述延时重启信号。

7.根据权利要求6所述的电路，其特征在于，所述第二计数器的清零端与所述第二比较器的输出端相连，用于基于所述第二比较信号对所述第二计数值清零。

8.根据权利要求6所述的电路，其特征在于，所述上电自检电路还包括：

重启次数检测电路，所述重启次数检测电路与所述第一触发器的输出端相连，用于基于所述延时重启请求信号输出所述第一LDO的重启次数检测信号；

报警电路，所述报警电路与所述重启次数检测电路相连，用于基于所述重启次数检测信号确定所述第一LDO的重新上电次数，并在所述重新上电次数达到预设次数阈值时，输出报警信号；

所述延时重启电路与所述报警电路相连，用于基于所述报警信号停止输出所述延时重启信号。

9.根据权利要求8所述的电路，其特征在于，所述重启次数检测电路包括：第二触发器，所述第二触发器的输入端与所述第一触发器的输出端相连，所述第二触发器的输出端与所述报警电路相连，用于在检测到所述第一触发器的输出信号切换至所述延时重启请求信号时，输出所述重启次数检测信号。

10.根据权利要求8所述的电路，其特征在于，所述报警电路包括：

第三预设计数器，用于存储第三预设计数值；

第三计数器，所述第三计数器的使能端与所述重启次数检测电路相连，用于在所述重启次数检测信号的控制下进行计数并输出第三计数值；

第三比较器，所述第三比较器的两个输入端分别与所述第三预设计数器和所述第三计数器的输出端对应相连，用于比较所述第三预设计数值和所述第三计数值，并输出第三比较信号，所述第三比较信号包括所述报警信号。

11.根据权利要求10所述的电路，其特征在于，所述延时重启电路还包括：

反相器，所述反相器的输入端与所述第三比较器的输出端相连，用于对所述第三比较信号进行反相；

第二与门，所述第二与门的两个输入端分别与所述反相器的输出端和所述第二比较器的输出端对应相连，用于基于反相后的第三比较信号和所述第二比较信号输出所述延时重启信号或停止输出所述延时重启信号。

12.根据权利要求8所述的电路，其特征在于，所述报警电路还与所述MCU的外部电源管理模块相连，用于将所述报警信号传输至所述外部电源管理模块，以便所述外部电源管理模块基于所述报警信号确定是否控制所述MCU的外部电源给所述MCU供电，以使所述第一LDO重新上电。

13.根据权利要求3、6或10所述的电路，其特征在于，所述状态控制器还用于向各预设计数器写入相应的预设计数值。

14.根据权利要求8所述的电路，其特征在于，所述上电自检电路还包括：第二LDO、第二电压检测电路和时钟电路，

所述第二LDO与所述MCU的外部电源相连，用于提供常电，以给所述上电检测电路、所述请求电路、所述延时重启电路、所述状态控制器、所述重启次数检测电路、所述报警电路和所述时钟电路供电；

所述时钟电路用于生成时钟信号，以给所述上电检测电路、所述请求电路、所述延时重启电路、所述状态控制器、所述重启次数检测电路和所述报警电路提供时钟信号；

所述第二电压检测电路用于检测所述第二LDO的第二电压，并在所述第二电压小于第二预设电压阈值时，生成复位信号，以对所述上电检测电路、所述请求电路、所述延时重启电路、所述状态控制器、所述重启次数检测电路和所述报警电路进行复位。

15.一种芯片，其特征在于，包括：

内核；

第一LDO，用于给所述内核供电；

根据权利要求1-14任一项所述的MCU上电自检电路，用于对所述第一LDO进行上电自检。

16.一种电子设备，其特征在于，包括根据权利要求1-14任一项所述的MCU上电自检电路，或者根据权利要求15所述的芯片。