KR101746434B1 - 다중 감지 기능을 갖는 대기 전력 차단 방법 - Google Patents

다중 감지 기능을 갖는 대기 전력 차단 방법 Download PDF

Info

Publication number
KR101746434B1
KR101746434B1 KR1020160056259A KR20160056259A KR101746434B1 KR 101746434 B1 KR101746434 B1 KR 101746434B1 KR 1020160056259 A KR1020160056259 A KR 1020160056259A KR 20160056259 A KR20160056259 A KR 20160056259A KR 101746434 B1 KR101746434 B1 KR 101746434B1
Authority
KR
South Korea
Prior art keywords
power
standby power
current value
5vsb
signal
Prior art date
Application number
KR1020160056259A
Other languages
English (en)
Inventor
최성식
김영규
Original Assignee
주식회사 티원엘에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티원엘에스 filed Critical 주식회사 티원엘에스
Priority to KR1020160056259A priority Critical patent/KR101746434B1/ko
Application granted granted Critical
Publication of KR101746434B1 publication Critical patent/KR101746434B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y02B70/16—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

본 발명은, 매번 전류를 측정하여 거기에 미리 구해둔 평균값 편차를 더한 값을 기준값으로 하여 대기전력 차단 조건을 개선하며, 더욱이, 다중 감지 기능을 갖는 대기 전력 차단 방법을 제공하기 위해, (a) PWR_ON 이벤트 발생 여부를 체크하는 단계(S11); (b) 상기 (a) 단계에서의 판단 결과, 상기 PWR_ON 이벤트가 발생하지 않았으면 계속 체크하고, 상기 PWR_ON 이벤트가 발생하면 +5VSB를 메인 보드로 공급하는 단계(S12); (c) 상기 (b) 단계 이후에, +5VSB가 공급되는 대기 전원 상태의 전류값('A')을 측정하고 이에 기하여 기준값을 산출하는 단계(S13); (d) 상기 (c) 단계 이후, 컴퓨터 시스템 동작 시의 현재 전류값을 측정하는 단계(S14); (e) 상기 (d) 단계에서 측정된 상기 현재 전류값이 상기 기준값보다 작은지를 판단하는 단계(S15); (f) 상기 (e) 단계에서 판단결과, 상기 현재 측정된 전류값이 상기 기준값 이상이면 계속해서 체크를 하고, 그 미만이면 '파워 LED' 신호를 감지하는 단계(S16); 및 (g) 상기 (f) 단계에서 판단결과, 상기 '파워 LED' 신호가 '로우' 상태가 아니면 계속해서 체크를 하고, 상기 '파워 LED' 신호가 '로우' 상태이면 대기 전원(+5VSB)을 완전 오프하는 단계(S17); 를 포함하며, 상기 기준값은 상기 대기 전원 상태의 전류값('A')에 평균값 편차('B')가 더해진 전류값인 것을 특징으로 한다.

Description

다중 감지 기능을 갖는 대기 전력 차단 방법{A method for blocking the stanby power having multiple sensing functions}
본 발명은 컴퓨터의 전원공급장치에서의 대기 전력 차단 방법에 관한 것으로, 특히 대기전력을 차단하기 위한 조건으로서 매 기동시의 전류를 감지하여 기준전류를 산출하고 이에 기하여 대기 전력을 차단함으로써 에러율을 최소한으로 줄이며, 나아가 추가적인 감지를 통하여 대기 전력을 차단하는 다중 감지 기능을 갖는 대기 전력 차단 방법에 관한 것이다.
종래의 컴퓨터 전원공급장치는, SMPS와 같은 파워서플라이가 메인보드의 SIO와 24핀으로 연결되어 있으며, 그 중 하나는 +5V의 스탠바이 전압(+5VSB)의 인가용이다.
먼저, 상기 SMPS의 일예와 그에 관한 전원 공급 제어 동작을 도 1a 내지 도 2b를 들어 설명한다. 도 1a는 종래의 SMPS의 개략 기능 블럭도이고, 도 1b는 종래의 SMPS의 상세 블럭도이고, 도 2a는 종래의 SMPS의 제어 동작을 설명하기 위한 계통도이며, 도 2b는 종래의 SMPS에 관한 도 2a의 부분 상세 회로도이다.
즉, 종래의 일반적인 SMPS는, 도 1a에서 보는 바와 같이 크게, 상용 AC 입력을 필터링 및 정류하는 입력 필터 및 정류부(10), 정류된 직류 전원을 고주파로 스위칭하여 AC 저전압으로 변환하는 고주파 스위칭 컨버터부(20), 고주파 교류를 필터링 및 정류하여 안정된 저전압 직류로 출력하는 출력 필터 및 정류부(30), 그리고 상기 고주파 스위칭 컨버터부(20)를 피드백 제어하는 피드백 제어부(40)로 크게 구분하여 볼 수 있다.
아울러, 상기 고주파 스위칭 컨버터부(20)는, 도 1b에서 보는 바와 같이 15~50kHz의 고주파로 스위칭하는 스위칭용 쵸퍼(21)와 이제까지의 고전압을 저전압으로 변환하는 변압기(22)로 구성되는바, 상기 피드백 제어부(40)는, 출력 DC를 검출하는 출력 센서(41), 상기 출력 센서에 의해 검출된 값을 증폭하는 에러 증폭기(44), 상기 에러 증폭기(44)의 신호단으로 상기 검출된 출력값을 보내는 제1 아이솔레이터(42) 및 상기 에러 증폭기(44)의 비교단으로 기준 전압을 보내는 기준전압 발생부(43), 및 상기 에러 증폭기(44)의 출력에 의해 상기 쵸퍼(21)를 PWM 제어하는 PWM 오실레이터(45)로 이루어진다. 경우에 따라, 상기 쵸퍼(21)와 상기 PWM 오실레이터(45) 사이에도 제2 아이솔레이터(46: 도 2a 참조)가 구비될 수 있다.
한편, 종래의 SMPS의 다른 예로서, 도 2a에서 보는 바와 같이, 입력 필터부(11) 및 입력 정류부(12)를 거친 고전압 직류를 저전압으로 변환하는 변압기(22)의 여러 출력단 (3.3V, 12V, 5V Vcc, +5VSB) 중에서의 일측 출력단(+5V 스탠바이 전압 출력단: +5VSB)에 또다른 정류부(27)가 제3 아이솔레이터(26)에 의해 결합될 수 있는바, 여기 +5V의 대기전압이 PC의 메인 보드(1: 도 5 참조)로 출력되어 진다. 상기 3.3V, 12V, 5V Vcc 전압은 출력 정류부(31) 및 출력 필터부(32)를 거쳐 역시 PC 메인 보드로 동작 전원으로 출력되어 진다.
아울러, 도 2b는, 도 2a의 상기 3.3V, 12V, 5V Vcc 를 출력하는 출력 정류부(31) 및 출력 필터부(32), 상기 +5VSB 를 출력하는 제3 아이솔레이터(26) 및 제3 정류부(27)의 상세 회로도인바, 상기 +5VSB 가, 선택적으로 전압 레귤레이터(29)를 통해 출력되기도 한다.
그런데, 전술한 바와 같이, SMPS(2: 도 5 참조)와 메인보드(1: 도 5 참조) 간에는 비작동시에도 +5V의 대기전력이 인가되는바, 시동 버튼의 인식 및 원격시동의 인식 등을 위해 약 1W의 대기 전력을 필요로 한다.
그리고, 이는 개별적으로는 결코 높지 않는 소비전력이나, 일 기관 전체로는, 나아가 일 국가 전체로는 막대한 에너지의 낭비로 이어지게 된다.
이러한 문제점을 해결하기 위하여, 본 발명자는, 아주 단순하면서도 자동으로 대기전력을 최소화한 컴퓨터 전원공급장치를 제공하기 위한 것으로, 대한민국 특허 제1328393호 (명칭: 대기전력이 절감되는 컴퓨터 전원공급장치) 를 제안한 바 있는바, 상기 특허명세서는, 본 발명에 대한 종래기술로서, 본 명세서에서도 참조되어 진다. 즉, 상기 본 발명자의 종래기술에 의하면, 컴퓨터 기동 시스템의 대기전력에 해당하는 1W의 대기전력을 소비하지 않고, PIC의 대기전력에 해당하는 0.1W 정도의 대기전력만으로 스탠바이 및 컴퓨터 기동이 가능해 진다는 장점이 있다.
그런데, 시스템 전원 '온' 및 '오프' 상태만을 갖는 종래의 시스템과 달리, 최근의 PC들은 S1 내지 S5 모드를 채택하여, 다양하게 세분화된 모드를 채택하고 그에 따라 속도와 자원 활용도를 높인 가장 효율적인 시스템 동작을 하게 된다. 참고로, S0 모드는 컴퓨터 동작 모드이고, S1 모드는 프로세서가 아이들(idle) 상태로서 저전력 공급 상태이나 여전히 램에 전원이 공급되어야 하는 상태이고, S2 모드는 프로세서가 딥슬립(deep sleep)모드로서 그러나 여전히 램에 전원이 공급되는 상태이며, S3모드 (절전/대기모드)의 경우는 데이터를 메모리에 저장하고 최소 전원을 유지하는 방식이기 때문에 이 경우에도 여전히 +5V SB를 OFF하면 안 된다. 이때 DDR 메모리의 타입에 따라 조금씩 다르게 출력되지만 VDD 전원이 1.2~1.5V가 계속 유지되는바, 이때에는 메모리와 RTC등 일부에만 전원이 공급된다. 반면, S4 모드 (최대절전모드) 에서는 데이터를 하드디스크에 저장하고 시스템의 모든 전원을 끈다. 즉, 전원 OFF와 거의 동일한 상태가 된다. 이때에는 메모리의 VDD 전원은 전원 OFF 때와 같이 0V 출력된다. 따라서, VDD 신호 하나로 대기전력 차단과 관련한 체크가 가능하게 되는 것인바, 다시 정리하자면, 시스템 대기전력을 OFF 조건인 전원 OFF 및 S4 모드의 경우에는 VDD 신호는 0V이고, 대기전력 ON 조건인 시스템 동작(전원 ON 상태) 및 S3(절전/대기 모드)의 경우에는, VDD 신호는 1.2~1.5V 를 출력하게 된다.
따라서, 이와 같은 최근의 S0~S5 모드를 갖는 시스템의 경우에는, 상기 제3 종래기술의 경우에도, 이러한 대기전력을 차단하기 위해서는 전원의 상태를 모두 확인할 필요가 있는데, 종래의 방법으로는 1) SMPS 내부에 인가되는 전류를 측정하거나, 2) '파워굳' 등의 몇 가지 신호를 더 확인하여 체크하였는데, 1) 전류를 체크하는 경우 고가의 ADC(Analog to Digital Converter) 및 주변회로가 필요하여 대기전력 1W를 줄이는 비용대비 효용가치가 없으며, 2) 또한 '파워굳' 등의 신호를 통하여 체크하는 경우 하나의 신호로 모든 전원을 확인할 수 없기 때문에 여러 신호를 입력받고 전원상태를 체크하기 위하여 복잡한 구조를 가지고 있어 생산 효율성이 떨어진다는 문제점이 발생한다.
즉, 종래는, PS_ON# 신호(SMPS 전원 On)도, +5V SB신호를 먼저 On한 후, 메인보드의 전원 '온' 스위치 단에 연결하여 사우스브리지와 Super I/O 칩셋을 통하여 SMPS에 PS_ON#신호를 발생하여, 케이블의 연결이나 개조 작업성이 좋지 않아, 결국 생산성이 낮았다.
따라서, 케이블이나 기타 하드웨어적인 개조가 최소화되면서 아주 단순하면서도 소프트웨어적으로, 대기전력을 최소화한 PIC를 활용한 대기전력 제어가 필요하였으며, 더욱이, 대기전력을 차단하는 방법으로 PIC를 이용하고 하드웨어나 연결 케이블 대신 소프트웨어적으로 가격대비 효율성이 가장 뛰어난 제품을 만드는 것을 위하여, 극히 간단한 구성으로 기술을 구현하는 것이며, 또한 생산성을 높이기 위하여 연결이나 작업이 용이한 대기전력을 최소화한 PIC를 활용한 대기전력 제어가 필요하였다.
본 발명자의 특허출원 제2016-0030567호 (PIC를 활용한 대기전력 제어 장치 및 방법, 그리고 이를 포함한 컴퓨터 시스템)(이하, '선출원발명'이라 한다) 는 이상의 목적으로 고안된 발명인바, 상기 특허출원의 명세서의 내용은 본 출원의 명세서에서도 참작되어진다.
다만, 상기 선 출원발명의 기술은 본 출원의 출원 전 공개된 공지기술은 아니다.
즉, 컴퓨터는 전원을 OFF 하더라도 5VSB가 항상 ON 상태를 유지하고 있으며 이는 다양한 대기(STANDBY) 전압으로 변환되어 메인보드 각 인터페이스에 전원을 공급하고 있다. 이 경우 전원을 OFF 하였더라도 낙뢰, 번개, 날씨변화 등에 의해 회로에 큰 데미지를 주는 원인이 되기도 한다. 또는 컴퓨터가 동작 중에도 같은 원인으로 화재가 발생하거나 회로에 크게 손상을 입는 경우가 허다하다.
이는 회로가 손상이 되었는데도 불구하고 전원이 계속 공급되고 있는 문제로 인하여 발생하게 되는데, 이상 전류 또는 전압을 항시 감지하여 회로에 문제가 발생할 경우 메인보드에 공급되는 모든 전원을 대기전력 포함 모두 OFF 하는 기능이 필요하다.
그런데 기존의 방식은, 전류 모니터를 위해 여러가지 경우의 테스트 값을 취합하여 평균치의 값을 등록해 두고 특정 값 범위 내에 들어오는 것을 조건으로 스위칭을 하도록 하고 있다.
예를들어, 도 7에서 보는 바와 같이, 메인보드 시료 수를 여러 개 5VSB에 흐르는 전류 값을 테스트하여 평균값(a)을 구하고, 동일한 방법으로 T7 (PS_ON# 부터 딜레이 시간: 도 7 참조) 사이에 동작 전류 값을 테스트하여 평균값(b)을 구하고, 마이컴에 상기 a와 b값을 기준으로 전원의 오프 상태를 인식한다. 예를들어, 양자의 중간값(a+(b-a)/2) 보다 적은 전류 값이 모니터링되면 오프로 인식하여 5VSB 차단을 시행하는 것과 같다.
참고로, 도 7에서, T1은 '파워온' 시간(Power on Time)이고, T2는 출력이 일정 값까지 도달하는 시간(Rise Time), T3는 파워굳 지연 시간(PWR_GOOD delay Time), T4는 파워굳 도달시간(PWR_GOOD Rise time), T5는 AC 차단부터 파워굳 차단까지 시간(AC loss to PWR_GOOD hold-up time), T6는 5VSB 도달 시간(5VSB Rise time)이며, T7은 PS_ON# 지연시간(PS_ON# to delay time)이다.
즉, 종래의 일반적인 방식은, 대기전원 상에서 흐르는 전류값을 측정하고, 전원을 ON 후에 다시 전류값을 측정하게 되는데, 이는 대기전원을 OFF해야 할 조건을 만들기 위함이며, 대부분의 기준값은 대기전원과 전원을 ON 후에 측정한 값의 중간값을 사용하는바, 이를 구현하기 위하여 메인보드 및 전원공급장치를 여러 개 측정하여 평균값을 마이컴에 입력해 두고 컴퓨터에 흐르는 전류량을 계속 측정하다가 대기전원 OFF 기준값 이하가 되면 전원 OFF로 인지하고 대기전원을 차단한다.
예를들어, 대기전원만 공급하고 측정한 전류값이 100mA이고, 전원을 ON 후의 전류값이 200mA 이라고 가정하면, 보통 150mA의 전류가 감지되면 컴퓨터 전원이 OFF라고 인지하고 대기전원을 차단한다. 이는 같은 종류의 파워와 메인보드를 적용할 경우 대부분 문제없이 잘 동작한다. 하지만 메인보드를 변경해야 할 경우, 또는 대기전력에 영향을 미치는 칩셋의 Revision 등에 의해 기준값이 변할 경우, 대기전원이 차단되지 않는 문제가 있으며, 생산 및 경쟁력 재고를 위한 2차 벤더(2’nd vendor)를 검토할 경우, 전류량의 편차로 인하여 기준값을 공용으로 사용할 수 없어 재고 관리 등의 어려움이 있게 된다.
또한 컴퓨터 기본 사양에서는 크게 문제가 없지만, 실제 사용시에는 USB기기들을 많이 사용하게 되는데, USB 주변기기에서 소비전력이 많을 경우, 전원 OFF가 되지 않는다는 문제가 발생한다 (편차로 인하여 전원 OFF 기준값을 구분 못하여 OFF 조건을 찾지 못함).
가장 큰 문제는, 사용자가 컴퓨터를 사용 중 USB 등 대기전력에 영향을 미칠 수 있는 방법을 사용할 경우, 컴퓨터 종료가 되지 않거나 대기전력이 차단되지 않게 되는 문제가 있다. 예를 들어, 위의 예에 경우, 150mA를 대기전력 종료 기준값으로 설정하여 부팅 후 프린터와 같은 주변기기를 설치하여 300mA 정도의 전류량이 추가될 경우 전원이 OFF 되어도 150mA 보다 측정값이 크기 때문에 대기전력을 차단하지 못하며, 반대의 경우 프린터 등의 주변기기를 제거할 경우 사용 중에도 대기전력이 차단되어 시스템이 불안정해 질 수 있다.
대한민국 특허공개 제2013-0043923호 (특허출원 제2011-0108115호) 대한민국 특허 제1328393호 (명칭: 대기전력이 절감되는 컴퓨터 전원공급장치)
본 발명은, PC환경에서 현재 활발히 개발되어지고 있는 대기전력을 차단하는 기술에서 조금 더 진보하여, 어느 시점에서 대기전력을 완전차단하여야 하는가를 판단할 수 있는 조건을 보다 신뢰성 있게 결정하기 위해, 평균값 편차 개념을 도입하여, 매번 전류를 측정하여 거기에 미리 구해둔 평균값 편차를 더한 값을 기준값으로 하여 대기전력 차단 조건을 개선하며, 더욱이, 다중 감지 기능을 갖는 대기 전력 차단 방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 다중 감지 기능을 갖는 대기 전력 차단 방법은, SMPS(200')의 제1 제어회로(210)에 의해 전원 온/오프 제어 신호가 출력되며 이에 응하여 전원 생성부(230)에서 생성된 각종 전원을 전원 출력부(220)에서 분배하여 커넥터를 통해 메인 보드의 파워 커넥터로 출력하는 SMPS(200')에 의하여 이루어지는 컴퓨터 시스템의 대기 전력 차단 방법으로서, 상기 전원 생성부(230)는 상용 AC 입력을 필터링 및 정류하고 정류된 직류 전원으로부터 각종 전원을 생성하여 상기 전원 출력부(220)로 보내며, 상기 전원 출력부(220)는 제1 제어회로(210)에 의해 제어되면서 각종 전원을 메인 보드(1)로 출력하며, 상기 제1 제어회로(210)는 'PS_ON# 신호'가 활성화되면 상기 전원 출력부(220)에 대해 상기 메인 보드로의 각종 전원의 출력을 지시하고 상기 메인 모드로 'POWER_GOOD 신호'를 출력하며, 상기 SMPS(200')는, 상기 메인 모드의 '파워 LED' 신호를 감지하는 제2 제어회로(290)를 더 포함하며, 상기 전원 생성부(230)에서 생성된 각종 전원 중에서 대기 전원(+5VSB)을 제외한 전원은 상기 전원 출력부(220)에서 커넥터를 통해 직접 메인 보드로 출력되나, 상기 대기 전원(+5VSB)은 일단 상기 제2 제어회로(290)로 출력되며, 상기 제2 제어회로(290)는, 상기 대기 전원(+5VSB)에 응하여 컴퓨터 시스템의 동작 모드에 따라 +5V를 출력하기도 하고, 출력하지 않기도 하며, 메모리 전원을 위한 최소 전원만을 출력하기도 하며, (a) PWR_ON 이벤트 발생 여부를 체크하는 단계(S11); (b) 상기 (a) 단계에서의 판단 결과, 상기 PWR_ON 이벤트가 발생하지 않았으면 계속 체크하고, 상기 PWR_ON 이벤트가 발생하면 +5VSB를 상기 메인 보드로 공급하는 단계(S12); (c) 상기 (b) 단계 이후에, +5VSB가 공급되는 대기 전원 상태의 전류값('A')을 측정하고 이에 기하여 기준값을 산출하는 단계(S13); (d) 상기 (c) 단계 이후, 컴퓨터 시스템 동작 시의 현재 전류값을 측정하는 단계(S14); (e) 상기 (d) 단계에서 측정된 상기 현재 전류값이 상기 기준값보다 작은지를 판단하는 단계(S15); (f) 상기 (e) 단계에서 판단결과, 상기 현재 측정된 전류값이 상기 기준값 이상이면 계속해서 체크를 하고, 그 미만이면 '파워 LED' 신호를 감지하는 단계(S16); 및 (g) 상기 (f) 단계에서 판단결과, 상기 '파워 LED' 신호가 '로우' 상태가 아니면 계속해서 체크를 하고, 상기 '파워 LED' 신호가 '로우' 상태이면 대기 전원(+5VSB)을 완전 오프하는 단계(S17); 를 포함하며, 상기 기준값은 상기 대기 전원 상태의 전류값('A')에 기 정해진 평균값 편차('B')가 더해진 전류값(A+B)이며, 상기 평균값 편차('B')는, 여러 대수의 메인 보드의 대기 전원 'ON'시의 +5VSB에 흐르는 전류 값을 테스트하여 제1 평균값(a)을 구하고, 상기 여러 대수의 메인 보드의 각각의 메인 보드에서 PS_ON# 지연시간(PS_ON# to delay time) 이후의 컴퓨터 시스템 동작 시의 전류 값을 테스트하여 제2 평균값(b)을 구하고, 상기 제1 평균값(a)과 상기 제2 평균값(b)의 중간값(a+(b-a)/2)을 구한 다음, 상기 중간값과 상기 제1 평균값(a) 또는 상기 제2 평균값(b) 까지의 편차((b-a)/2))로서, 미리 산출하여 저장해 둔 값이며, 이때 상기 PS_ON# 지연시간은, PS_ON# 신호가 활성화된 시점부터 상기 전원 생성부(230)에서 생성된 각종 전원이 정상화되는 시점까지의 지연시간(T7)인 것을 특징으로 한다.
바람직하게는, 상기 제2 제어회로(290)는, 상기 대기 전원(+5VSB)에 의해 동작되며 외부로부터의 이벤트 신호에 의해 웨이크업되는 PIC(51)와, 상기 PIC(51)의 웨이크업 상태에서 '턴온'되어 상기 대기 전원(+5VSB)을 상기 메인 보드로 출력하는 하나 이상의 스위칭 소자(52, 52')로 구성되며, 상기 (c) 단계 및 상기 (d) 단계에서의 전류값 측정은, 상기 하나 이상의 스위칭 소자(52,52')의 일측 스위칭 소자에서 전류 모니터링 IC(56)에 의해 측정되며, 상기 (g) 단계에서의 시스템 대기 전원 '오프'는, 상기 PIC(51)의 파워컨트롤 신호(RC X,Y)를 비활성화하여 상기 하나 이상의 스위칭 소자(52,52')로 출력하고, 이에 응하여 상기 하나 이상의 스위칭 소자(52,52')는 파워 출력 신호(PW_OUT)를 디스에이블시켜 시스템 대기 전원을 '오프'시키게 하는 것을 특징으로 한다.
본 발명에 따른 다중 감지 기능을 갖는 대기 전력 차단 방법에 따르면, 매번 기동시마다 전류값을 측정하고 이에 평균값 편차를 더한 기준값을 산출하고, 현재 측정된 전류값이 상기 기준값 미만인가 여부를 판단하여, 대기전원을 차단하게 되므로, 간단한 방식으로 오류를 거의 없도록 하면서도, 최대한으로 전력을 절감할 수 있게 된다.
아울러, 이에 더하여 파워 LED의 상태를 감지하는 다중 감지 기능을 갖는 대기 전력 차단 방법을 제공함으로써, 더욱 신뢰성 있는 대지 전력 차단 방법을 제공할 수 있게 된다.
상기 목적 및 효과 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
도 1a는 종래의 SMPS의 개략 기능 블럭도.
도 1b는 종래의 SMPS의 상세 블럭도.
도 2a는 종래의 SMPS의 제어 동작을 설명하기 위한 계통도.
도 2b는 종래의 SMPS에 관한 도 2a의 부분 상세 회로도.
도 3은 도 1b에 대응되는 본 발명과 관련된 선출원발명의 SMPS의 상세 블럭도.
도 4a는 도 2a에 대응되는 본 발명과 관련된 선출원발명의 SMPS의 제어 동작을 설명하기 위한 계통도.
도 4b는 도 4a의 부분 상세 회로도로서, 도 2b에 대응되는 선출원발명의 대기전력 제어 장치의 부분 상세 회로도.
도 5는 본 발명과 관련된 선출원발명의 대기전력 제어 장치를 활용한 컴퓨터 시스템의 전체 구성을 설명하는 블럭도.
도 6은 본 발명과 관련된 선출원발명의 대기전력 제어 방법의 동작을 나타내는 흐름도.
도 7은 종래기술에 따른 컴퓨터 시스템의 타이밍도.
도 8은 본 발명의 컴퓨터 시스템의 대기 전원 차단 감지 구성도.
도 9는 본 발명의 시스템 패널 커넥터 구성도.
도 10은 본 발명의 제1 실시예에 따른 컴퓨터 시스템의 다중 감지 기능을 갖는 대기 전력 차단 방법의 흐름도.
도 11은 본 발명의 제2 실시예에 따른 컴퓨터 시스템의 다중 감지 기능을 갖는 대기 전력 차단 방법의 흐름도
이하에서는, 첨부도면을 참고하여 본 발명에 따른 바람직한 실시예들을 상세하게 설명하기로 한다.
다만, 첨부된 도면은 본 발명의 내용을 보다 쉽게 개시하기 위하여 설명되는 것일 뿐, 본 발명의 범위가 첨부된 도면의 범위로 한정되는 것이 아님은 당해 기술 분야의 통상의 지식을 가진 자라면 용이하게 알 수 있을 것이다.
(본 발명과 관련된 선출원발명의 SMPS의 제어장치의 설명)
먼저, 본 발명과 관련된 선출원발명의 PIC를 활용한 대기전력 제어 장치에 대하여 도 3 내지 도 6을 참조하여 설명하는바, 도 1a 내지 도 2b의 종래기술과 대비하여 동일한 구성요소에는 동일한 부재번호를 붙이고 자세한 설명은 생략한다.
도 3은 도 1b에 대응되는 상기 선출원발명의 SMPS의 상세 블럭도이고, 도 4a는 도 2a에 대응되는 상기 선출원발명의 SMPS의 제어 동작을 설명하기 위한 계통도이고, 도 4b는 도 4a의 부분 상세 회로도로서, 도 2b에 대응되는 선출원발명의 대기전력 제어 장치의 부분 상세 회로도이고, 도 5는 상기 선출원발명의 대기전력 제어 장치를 활용한 컴퓨터 시스템의 전체 구성을 설명하는 블럭도이며, 도 6은 상기 선출원발명의 대기전력 제어 방법의 동작을 나타내는 흐름도이다.
먼저, PIC를 활용한 대기전력 제어 장치에 대한 선출원발명의 설명을, 도 1b 및 도 2a와 대비하여, 도 3 및 도 4a의 블록도로 개략적으로 설명하면, 상기 고주파 스위칭 컨버터부(20)의 변압기(22)로부터의 스탠바이 전압(+5VSB)에 의해 상기 대기전력 제어부(50)의 PIC(51)가 동작되는바, 상기 PIC 가 파워 스위치 온/오프와 같은 이벤트 신호가 외부로부터 입력되거나 혹은 자체 전류모니터링에 의해 전류 변화 감지 (이하, '이벤트 발생'이라 함) 에 의해 웨이크업되면, 스위칭 소자(52)를 '턴온'시키게 되는바, 이때 +5VSB가 비로소 메인보드(1: 도 5 참조)의 ATX 24핀 커넥터(6: 도 5 참조)로 가게 되어, PC를 통상적인 대기 전원 상태로 활성화시키게 된다.
이를 도 2b와 대비하여, 도 4b의 상세 회로도를 참조하여 더 상술하면, 상기 고주파 스위칭 컨버터부(20)의 제3 정류부(27)의 출력인, 또는 그에 접속된 전압 레귤레이터(29)의 출력인 5볼트 스탠바이 전압(+5VSB)이, 종래기술에서 바로 메인보드(1: 도 5 참조)로 가는 대신, 선출원발명의 대기전력 제어부(50)로 입력되는바, 더 상세히는 PIC(51)의 동작전압으로 인가된다.
다만, 상기 PIC(51)는 상기 +5VSB에 의해 바로 동작하지는 않고 외부 이벤트 신호에 의해 아이들 상태일 수도 있고 웨이크업 상태일 수도 있다.
일례로, 도 4b에서는, 외부 이벤트 신호에 의해 제8 트랜지스터(Q8)가 턴온 되었을 경우에, PIC의 'RC X,Y' 단자가 접지되면서 PIC가 웨이크업 되도록 설정될 수 있으며, 혹은 도 5에서처럼, PC 케이스의 전원 ON 스위치가 턴온되면서, 'SW_IN' 신호에 의해, 혹은 현재 출력 전류를 전류 모니터링 IC(56)에 의해 모니터링하여 PIC 내의 ADC 컨버터에 의해 변환된 디지털 값에 의해, 웨이크업될 수 있다.
아울러, 상기 PIC가 웨이크업되었을 때에, 상기 스위칭 소자(52)의 +5VSB 신호는, 비로소 메인보드의 ATX 24 핀 커넥터(6: 도 5 참조)로 인가됨으로써, 메인 보드의 동작을 시작할 수 있게 한다.
즉, 상기 이벤트 신호는, 파워 버튼 신호, PC 케이스 스위치 온/오프 신호, 혹은 전류 모니터링 값의 디지털 신호 중의 어느 하나 이상일 수 있다. 다만, 당연히 상기 이벤트 신호가 상기 3개의 신호에 한정된다는 의미는 아니다.
상기 도 4b에서, 부재번호 '55'는, PIC의 업데이트용 포트이다.
이제, 도 4b, 도 5 및 도 6을 참조하여, 상기 선출원발명에 관한 PIC를 활용한 대기전력 제어 장치를 포함하는 전체 PC 시스템의 동작을 설명하면, 상기 고주파 스위칭 컨버터부(20: 도 4b)의 변압기(22: 도 4b)로부터의 +5VSB에 의해 상기 대기전력 제어부(50)(이하, 도 5 참조)의 PIC(51)에 동작전압으로 인가되면서, 상기 PIC가 상기 소정의 '이벤트 발생'에 의한 이벤트 신호에 의해 웨이크업되면, 이에 연동하여 SMPS(2)에서 메인보드(1)로 가는 ATX 파워 케이블의 PS_ON# 신호를 '로우' 레벨로 활성화하여, 5V SB 라인을 제외한 라인이 메인보드로 가도록 한다. 이때, 5V SB 라인은 메인보드로 직접 가지 않고, PIC(51) 및 스위칭 소자(52,52') 등에 Vcc를 제공하며, 이들을 활성화하는바, 이에 따라 파워컨트롤 신호(RC X,Y)를 활성화하여 상기 스위칭 소자(52,52')로 출력하고, 이에 응하여 상기 스위칭 소자(52,52')는 파워 출력 신호(PW_OUT)를 메인보드의 5V SB 단자로 보냄으로써, 메인보드로 모든 전원공급이 되면서 메인보드를 동작시키게 된다.
이후, 경우에 따라 선택적으로, 메인보드의 램 (일례로 DDR 메모리) 으로 공급되는 전압을 체크하여, 일정 전압 이상이면 (램이 동작 중이므로), 5V SB 전원 '온' 상태를 그대로 유지하여 메인보드로의 파워 공급을 계속하며, 그렇지 않은 경우에는 메모리가 작동을 멈춘 것으로 인식하여, 파워컨트롤 신호를 비활성화하여 상기 스위칭 소자(52,52')로 출력하고, 이에 응하여 상기 스위칭 소자(52,52')는 파워 출력 신호(PW_OUT)를 디스에이블시켜 시스템 대기전력을 '오프'시키게 된다.
이들 회로를, 도 9를 참조하여 더 상세히 기술하면, PIC(51)의 스위칭입력(SW_IN) 단자(칩의 16번 핀)를 통하여, PC 전원 '온' 스위치(50)의 온/오프 상태를 감지하게 된다.
이후, PIC(51)는 PS_ON# 단자(칩의 2번 핀)를 통해 PS_ON# 신호를 SMPS(2)로 출력하는바 (도 5의 녹색 라인 참조), 이는 ATX 파워 케이블을 통해 메인보드(1)의 커넥터(6)의 해당 단자로 연결되기도 하지만, 동시에 공통 접지 단자를 활성화 ('하이'에서 '로우'로 감) 하여, 5V, 3.3V, 12V, 파워 굳(PWR_OK) 신호 라인 등이 모두 메인 보드의 단자로 가도록 활성화한다. 즉, 각종 파워가 SMPS로부터 메인보드로 인가된다.
한편, 전원 제어 시그널(RC X,Y)은 PIC(51)의 14번 핀을 통해 출력되어, 스위칭 소자(52,52')의 트랜지스터(Q6, Q7)를 활성화하여, 파워 출력(PW_OUT) 신호를 메인보드(1)의 커넥터의 5V 스탠바이 신호 단자로 출력한다. 이는 최종적으로, 메모리의 기능을 포함하는 메인 보드(컴퓨터)가 동작함을 의미한다.
마지막으로, 메인보드(1)의 메모리(일례로 DDR3)로 공급되는 전압은, 메모리전압 감지부에 의해 감지되는바, 그 결과는 파워굳(GD_PWR) 단자(PIC 칩의 15번 핀)를 통해 PIC로 알려진다.
이상의 선출원발명의 PIC(51)의 동작을 도 6을 참조하여 다시 한번 상술한다.
먼저, 상기 선출원발명에서의 PIC(51)는 시스템 대기 전원이 오프 상태인 경우에 (AC 전원이 입력되지 않는 상태에서) 진행되는바, 먼저 시스템 대기 전원이 오프 상태이면(S1), PIC의 '슬립 온'(PIC_SLEEP ON) 상태를 유지하며(S3), 파워 온 신호와 같은 이벤트 신호를 체크하는바(S5), 만약 그렇지 않으면 일정 시간 지연 후 피드백하여 계속해서 체크하며, '예스'인 경우에는, 다음 단계로 진행하여, 대기 전원을 활성화하고(S7) 파워 버튼 신호(Power Button#)를 활성화하는바(S8), 즉, 파워컨트롤 신호(RC X,Y)를 활성화하여 상기 스위칭 소자(52,52')로 출력하고, 이에 응하여 상기 스위칭 소자(52,52')는 파워 출력 신호(PW_OUT)를 메인보드의 5V SB 단자로 보냄으로써, 메인보드로 모든 전원공급이 되게 하면서, 동시에 PS_ON# 신호를 활성화하여(S9), 메인보드를 동작시키게 된다.
이후, 전원 ON 상태를 일정 시간 유지한다(S11). 즉, 메인보드의 메모리로 공급되는 전압(VDD)을 체크하여, 일정 전압(일례로 0.7V) 미만인지 여부를 판단하여 (이때는 램이 동작 중이므로), 5V SB 전원 '온' 상태를 그대로 유지하여 메인보드로의 파워 공급을 계속한다. 즉, PIC 슬립 오프 여부를 체크하는바(S13), 파워 오프와 같은 부(否)의 이벤트 신호 여부를 판단하여(S15), 그렇지 않은 경우에는 상기 S11 단계로 리턴하여, 전원 '온' 상태를 유지하며, 상기 S11 내지 S15 단계를 반복한다.
그러나, 상기 S15 단계에서의 판단 결과, 정(正)의 이벤트 신호인 파워 온의 신호와 반대인, 파워 오프와 같은 부(否)의 이벤트 신호가 발생한 것으로 판단되면, PS_ON# 신호를 비활성화하고(S17), 파워컨트롤 신호(RC X,Y)를 비활성화하여 상기 스위칭 소자(52,52')로 출력하고, 이에 응하여 상기 스위칭 소자(52,52')는 파워 출력 신호(PW_OUT)를 디스에이블시켜 시스템 대기전원을 '오프'시키게 된다(S18).
따라서, 통상 상기 PIC의 특성을 고려할 때에, +5V의 스탠바이 전압이 그대로 메인 보드에 인가되는 경우의 소비 전력에 비해, PIC가 SLEEP ON 상태인 경우 약 70%의 소비전력을 절감할 수 있으며, PIC가 SLEEP OFF 상태인 경우 (턴온을 위해 스위칭 소자들을 준비시키는 경우) 라도, 약 50%의 소비전력을 절감할 수 있다.
한편, 예를들어, 상기 종래기술에서 상술한 바와 같이, S3모드 (절전/대기모드)의 경우는 +5V SB를 OFF하면 안 되며, 반면, S4모드 (최대절전모드) 에서는 데이터를 하드디스크에 저장하고 시스템의 모든 전원을 끈다. 즉, S4 모드 및 전원 OFF인 S5 모드에서 0V 가 출력된다. 따라서, VDD 신호 하나로 대기전력 차단과 관련한 체크가 가능하게 되는 것인바, 다시 정리하자면, 시스템 대기전력을 OFF 조건인 전원 OFF 및 S4 모드의 경우에는 VDD 신호는 0V이고, 대기전력 ON 조건인 시스템 동작(전원 ON 상태) 및 S3(절전/대기 모드)의 경우에는, VDD 신호는 1.2~1.5V 를 출력하게 된다. 따라서, 상기 S5 및 S6 단계에서, 메모리로 공급되는 전압(VDD)을 체크하여, 일정 전압(Vr: 일예로 0.7V) 미만인지 여부를 판단하여, 그 이상이면 5V SB 전원 '온' 상태를 그대로 유지하며, 그 미만(VDD < Vr)이면, 시스템 대기전력을 '오프'시키는 것이다. 다만, 상기 메모리로 공급되는 전압(VDD)은 반드시 0.7V에 한정되는 것은 아니며, 다른 새로운 시스템에 의해 얼마든지 바뀔 수 있음은 통상의 당업자라면 알 수 있을 것이다.
(본 발명의 실시예)
이하, 본 발명의 다중 감지 기능을 갖는 대기 전력 차단 방법의 실시예에 대하여, 상기 도 3 내지 도 5의 선출원발명의 제어장치와 함께, 도 8 내지 도 11을 참조하여 설명한다.
도 8은 본 발명의 컴퓨터 시스템의 대기 전원 차단 감지 구성도이고, 도 9는 본 발명의 시스템 패널 커넥터 구성도이고, 도 10은 본 발명의 제1 실시예에 따른 컴퓨터 시스템의 다중 감지 기능을 갖는 대기 전력 차단 방법의 흐름도이며, 도 11은 본 발명의 제2 실시예에 따른 컴퓨터 시스템의 다중 감지 기능을 갖는 대기 전력 차단 방법의 흐름도이다.
먼저, 본 발명의 컴퓨터 시스템의 절전 장치는, 도 8 및 도 9에서 보는 바와 같이, 일반적인 SMPS(200)에 제2 제어회로(290)가 추가되어 이루어진다.
본 발명의 SMPS(200')는, SMPS 제어회로(210)에 의해 전원 온/오프 제어 신호가 출력되며, 이에 응하여 전원 생성부(230)에서 생성된 각종 전원을 전원 출력부(전원 분배모듈)(220)에서 분배하여 커넥터(미 도시됨)를 통해 메인보드(1)로 출력하게 된다.
이때, 상기 각종 전원 중에서 +5VSB를 제외한 전원은 상기 전원 출력부(전원 분배모듈)(220)에서 커넥터를 통해 직접 메인보드로 출력되나, 상기 +5VSB 전원은 본 발명의 제2 제어회로(290)로 출력되며, 컴퓨터 시스템의 동작 모드에 따라 +5V가 출력되기도 하고, 출력되지 않기도 하며 (OFF 모드), 메모리 전원을 위한 최소 전원 (일례로 3V) 을 출력하기도 한다.
아울러, 상기 본 발명의 제2 제어회로(290)는, 도 9의 POWER LED 패널을 통해, 상기 메인보드(1)로부터의 POWER LED를 통한 추가 감지 기능을 행하여, 도 10에서와 같이 상기 메인보드(1)로 대기전력 온/오프 제어 신호로서 상기 +5VSB 전원을 출력하게 된다.
이제, 본 발명의 컴퓨터 시스템의 다중 감지 기능을 갖는 대기 전력 차단 방법의 제1 실시예에 대해, 도 10을 참조하여 설명한다.
먼저, 기존방식과 같이 미리 평균값을 구하고 편차(B)를 계산한다. 일례로, 앞의 예의 경우 100mA와 200mA의 편차 50mA가 편차(B)가 된다.
이후, 대기전력을 전원 ON 시, 항상 시스템을 시작하는 시점에서의 스위칭소자(도 5의 Vcc와 '52'의 출력단)의 전류값을 측정(A)하며, 측정된 값을 기준으로 그 값(A)에 편차(50mA)를 더한값(A+50mA)을 기준값으로 정한다.
예를 들어, 주변기기들이 여러 개 접속되어 있어 상기 스위칭소자에서 측정된 전류값이 1100mA라고 가정하면, 대기전력 차단 기준값은 1150mA 이다. 이러한 방법을 사용하면 초기 전류값을 항상 측정하기 때문에 메인보드의 변경 등에 의한 오류로 대기전원을 차단하지 못하는 문제를 해결할 수 있다.
이를 도 10을 참조하여 다시 설명하면, 컴퓨터 시스템이 시작되면, PWR_ON 이벤트 발생 여부를 체크하여(S11), PWR_ON 이벤트가 발생하지 않았으면 (예를들어 PC 전원 스위치가 턴온되지 않았으면) 계속 체크하고, PWR_ON 이벤트가 발생하면 +5VSB를 공급하고(S12), 대기 전원 상태의 전류값(A)을 측정한다(S13).
이후, 어느 시점에서 대기전원(+5SB) 완전 OFF 조건을 결정하기 위해, 현재 상태의 전류값을 측정한 다음(S14), 측정된 현재 전류값이 기준값(A+B) 미만인지 여부를 체크한다(S15).
이후, 상기 측정된 현재 전류값이 기준값 이상이면 아직 정상 동작 상태이므로 계속해서 체크를 하고, 그 미만이면 대기전원(+5VSB)을 완전 오프하여(S17), 오류를 최소화하면서 적절한 시기에 대기 전력을 완전 차단함으로써, 최대한 전원을 절약하게 된다. 대기전원(+5VSB)을 완전 오프 시에는, 컴퓨터 시스템이 완전 오프된 상태이므로, 추후 처음부터 리턴하여 다시 시작하게 된다.
따라서, 본 발명의 방식에 의하면, 매 시스템 초기에 대기모드의 전류값을 체크하여 기준값을 설정하므로, 간단한 방식으로도 에러율을 최소화할 수 있다.
한편, 상기 제1 실시예의 측정 방식의 우위성에도 불구하고, 상기 제1 실시예의 방식은, 사용 중에 일어나는 주변기기 설치 또는 제거에 의한 전류 변화에는 100% 대응하지 못한다.
이러한 문제를 방지하기 위하여서는 추가적인 감지 장치가 필요한바, 이를 제2 실시예로 설명하면, 메인보드의 전원 LED를 활용한 대기전력 이중 차단감지 구조를 제안한다.
제2 실시예의 근거는, POWER LED는 동작 상태에서는 전원이 항시 켜져 있으며, 대기모드(S3 mode)에서는 LED가 깜빡인다. 또한 최대절전모드(S4 mode) 이상일 경우는 LED가 꺼진다. 본 제2 실시예는, 이러한 신호를 이용하여 컴퓨터의 전원 상태가 어떤 상태인지를 파악할 수 있는데, 위의 전류값을 통한 차단방식과 함께 POWER LED 신호를 동시에 감지한다면 기존 문제들을 모두 방지할 수 있다.
즉, 도 11에서 보는 바와 같이, 상기 S16 단계에서, 상기 측정된 현재 전류값이 기준값 미만이더라도 바로 대기전원(+5VSB)을 완전 오프하지 않고, POWER LED 가 'Low' 상태인지 여부를 체크하여(S16), 'Low' 상태가 아니면, 아직 정상 동작 상태이므로 (사용 중에 주변기기 접속이 변경되어 전류값이 변경된 상태임) 계속해서 체크를 하고, 그 미만이면 비로소 대기전원(+5VSB)을 완전 오프하여(S17), 오류를 최소화하면서 적절한 시기에 대기 전력을 완전 차단함으로써, 최대한 전원을 절약하게 된다. 역시 추후 처음으로 리턴하게 된다.
따라서, 본 발명의 제2 실시예의 방식에 의하면, 매 시스템 초기에 대기모드의 전류값을 체크하여 기준값을 설정하므로, 간단한 방식으로도 에러율을 최소화할 수 있으면서, 더욱이 USB와 같은 시스템의 변경이 있더라도 호환성이 있어, 새로 기준값을 별도로 일일이 설정해 주지 않아도 된다는 정점이 있다.
즉, 전류량 만으로 감지 시, 사용 중 USB 장치에 대한 추가, 제거 시 호환성 문제가 발생하였으나, 즉, 전류 측정만 진행할 경우 PC 전원 ON 상태에서 USB 장치를 추가 또는 제거 시, 전원OFF 조건을 찾지 못하여 시스템이 홀트(System Halt)되는 문제점이 있었으나, 본 제2 실시예에 의하면, 메인보드에 있는 시스템 파워 LED(System Power LED)는 전원이 ON 시 켜지고, S3(Sleep)모드 시에는 LED가 깜빡이며, 최대절전모드 및 전원 OFF 시에는 불빛이 꺼진다는 특성을 이용하는바, 도 9의 PIC 19pin (PWR_LED)에서 POWER LED를 체크하여 최종 대기전원 OFF 여부를 측정하게 되므로, 보다 신뢰성이 높으면서도 장치 변경에 따르는 호환성 문제도 해결할 수 있게 된다.
이상에서는 본 발명의 일 실시예에 따라 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 변경 및 변형한 것도 본 발명에 속함은 당연하다.
1 : 메인보드 2 : 파워서플라이
5 : 케이스 파워 스위치 6 : 파워 커넥터
10 : 입력 필터 및 정류부 20 : 고주파 스위칭 컨버터부
30 : 출력 필터 및 정류부 40 : 피드백 제어부
50 : 대기전력 제어부 51 : PIC
51a : ACD 52,52' : 스위칭 소자
55 : 업데이트용 포트 56 : 전류 모니터링 IC
200': SMPS 210: SMPS 제어회로
220: 전원 출력부 230: 전원생성부
290: 제2 제어회로

Claims (2)

  1. SMPS(200')의 제1 제어회로(210)에 의해 전원 온/오프 제어 신호가 출력되며 이에 응하여 전원 생성부(230)에서 생성된 각종 전원을 전원 출력부(220)에서 분배하여 커넥터를 통해 메인 보드의 파워 커넥터로 출력하는 SMPS(200')에 의하여 이루어지는 컴퓨터 시스템의 대기 전력 차단 방법으로서,
    상기 전원 생성부(230)는 상용 AC 입력을 필터링 및 정류하고 정류된 직류 전원으로부터 각종 전원을 생성하여 상기 전원 출력부(220)로 보내며, 상기 전원 출력부(220)는 제1 제어회로(210)에 의해 제어되면서 각종 전원을 메인 보드(1)로 출력하며, 상기 제1 제어회로(210)는 'PS_ON# 신호'가 활성화되면 상기 전원 출력부(220)에 대해 상기 메인 보드로의 각종 전원의 출력을 지시하고 상기 메인 모드로 'POWER_GOOD 신호'를 출력하며,
    상기 SMPS(200')는, 상기 메인 모드의 '파워 LED' 신호를 감지하는 제2 제어회로(290)를 더 포함하며,
    상기 전원 생성부(230)에서 생성된 각종 전원 중에서 대기 전원(+5VSB)을 제외한 전원은 상기 전원 출력부(220)에서 커넥터를 통해 직접 메인 보드로 출력되나, 상기 대기 전원(+5VSB)은 일단 상기 제2 제어회로(290)로 출력되며,
    상기 제2 제어회로(290)는, 상기 대기 전원(+5VSB)에 응하여 컴퓨터 시스템의 동작 모드에 따라 +5V를 출력하기도 하고, 출력하지 않기도 하며, 메모리 전원을 위한 최소 전원만을 출력하기도 하며,
    (a) PWR_ON 이벤트 발생 여부를 체크하는 단계(S11);
    (b) 상기 (a) 단계에서의 판단 결과, 상기 PWR_ON 이벤트가 발생하지 않았으면 계속 체크하고, 상기 PWR_ON 이벤트가 발생하면 +5VSB를 상기 메인 보드로 공급하는 단계(S12);
    (c) 상기 (b) 단계 이후에, +5VSB가 공급되는 대기 전원 상태의 전류값('A')을 측정하고 이에 기하여 기준값을 산출하는 단계(S13);
    (d) 상기 (c) 단계 이후, 컴퓨터 시스템 동작 시의 현재 전류값을 측정하는 단계(S14);
    (e) 상기 (d) 단계에서 측정된 상기 현재 전류값이 상기 기준값보다 작은지를 판단하는 단계(S15);
    (f) 상기 (e) 단계에서 판단결과, 상기 현재 측정된 전류값이 상기 기준값 이상이면 계속해서 체크를 하고, 그 미만이면 '파워 LED' 신호를 감지하는 단계(S16); 및
    (g) 상기 (f) 단계에서 판단결과, 상기 '파워 LED' 신호가 '로우' 상태가 아니면 계속해서 체크를 하고, 상기 '파워 LED' 신호가 '로우' 상태이면 대기 전원(+5VSB)을 완전 오프하는 단계(S17);
    를 포함하며,
    상기 기준값은 상기 대기 전원 상태의 전류값('A')에 기 정해진 평균값 편차('B')가 더해진 전류값(A+B)이며,
    상기 평균값 편차('B')는, 여러 대수의 메인 보드의 대기 전원 'ON'시의 +5VSB에 흐르는 전류 값을 테스트하여 제1 평균값(a)을 구하고, 상기 여러 대수의 메인 보드의 각각의 메인 보드에서 PS_ON# 지연시간(PS_ON# to delay time) 이후의 컴퓨터 시스템 동작 시의 전류 값을 테스트하여 제2 평균값(b)을 구하고, 상기 제1 평균값(a)과 상기 제2 평균값(b)의 중간값(a+(b-a)/2)을 구한 다음, 상기 중간값과 상기 제1 평균값(a) 또는 상기 제2 평균값(b) 까지의 편차((b-a)/2))로서, 미리 산출하여 저장해 둔 값이며, 이때 상기 PS_ON# 지연시간은, PS_ON# 신호가 활성화된 시점부터 상기 전원 생성부(230)에서 생성된 각종 전원이 정상화되는 시점까지의 지연시간(T7)인 것을 특징으로 하는 컴퓨터 시스템의 대기 전력 차단 방법.
  2. 제 1 항에 있어서,
    상기 제2 제어회로(290)는, 상기 대기 전원(+5VSB)에 의해 동작되며 외부로부터의 이벤트 신호에 의해 웨이크업되는 PIC(51)와, 상기 PIC(51)의 웨이크업 상태에서 '턴온'되어 상기 대기 전원(+5VSB)을 상기 메인 보드로 출력하는 하나 이상의 스위칭 소자(52, 52')로 구성되며,
    상기 (c) 단계 및 상기 (d) 단계에서의 전류값 측정은, 상기 하나 이상의 스위칭 소자(52,52')의 일측 스위칭 소자에서 전류 모니터링 IC(56)에 의해 측정되며,
    상기 (g) 단계에서의 시스템 대기 전원 '오프'는, 상기 PIC(51)의 파워컨트롤 신호(RC X,Y)를 비활성화하여 상기 하나 이상의 스위칭 소자(52,52')로 출력하고, 이에 응하여 상기 하나 이상의 스위칭 소자(52,52')는 파워 출력 신호(PW_OUT)를 디스에이블시켜 시스템 대기 전원을 '오프'시키게 하는 것을 특징으로 하는 컴퓨터 시스템의 대기 전력 차단 방법.
KR1020160056259A 2016-05-09 2016-05-09 다중 감지 기능을 갖는 대기 전력 차단 방법 KR101746434B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160056259A KR101746434B1 (ko) 2016-05-09 2016-05-09 다중 감지 기능을 갖는 대기 전력 차단 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160056259A KR101746434B1 (ko) 2016-05-09 2016-05-09 다중 감지 기능을 갖는 대기 전력 차단 방법

Publications (1)

Publication Number Publication Date
KR101746434B1 true KR101746434B1 (ko) 2017-06-13

Family

ID=59218798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160056259A KR101746434B1 (ko) 2016-05-09 2016-05-09 다중 감지 기능을 갖는 대기 전력 차단 방법

Country Status (1)

Country Link
KR (1) KR101746434B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3916519A1 (en) * 2020-05-28 2021-12-01 Ovh Method and control circuit for controlling delivery of power to one or more server
US11392183B2 (en) 2020-05-28 2022-07-19 Ovh Power supply combination for delivering power at multiple voltages

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101069430B1 (ko) * 2011-01-14 2011-09-30 주식회사 담솔 스마트 대기전력 자동차단 콘센트
KR101328393B1 (ko) 2013-06-10 2013-11-13 (주)엔텍 대기전력이 절감되는 컴퓨터 전원공급장치
KR101365459B1 (ko) * 2013-07-05 2014-02-19 주식회사 씨씨앤비 스마트 커넥터의 전원차단 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101069430B1 (ko) * 2011-01-14 2011-09-30 주식회사 담솔 스마트 대기전력 자동차단 콘센트
KR101328393B1 (ko) 2013-06-10 2013-11-13 (주)엔텍 대기전력이 절감되는 컴퓨터 전원공급장치
KR101365459B1 (ko) * 2013-07-05 2014-02-19 주식회사 씨씨앤비 스마트 커넥터의 전원차단 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3916519A1 (en) * 2020-05-28 2021-12-01 Ovh Method and control circuit for controlling delivery of power to one or more server
US11392183B2 (en) 2020-05-28 2022-07-19 Ovh Power supply combination for delivering power at multiple voltages
US11449113B2 (en) 2020-05-28 2022-09-20 Ovh Power supply combination having heterogeneous power supplies
US11487334B2 (en) 2020-05-28 2022-11-01 Ovh Method and control circuit for controlling delivery of power to one or more servers

Similar Documents

Publication Publication Date Title
KR101623756B1 (ko) 시스템 메모리 전원을 활용한 대기전력 차단 장치의 대기전력 차단 방법
CN204360323U (zh) 用于启用主电源的连接的控制电路、计算系统及装置
US9971395B2 (en) Low power connection detect method and system for USB charging
KR101328393B1 (ko) 대기전력이 절감되는 컴퓨터 전원공급장치
KR101739501B1 (ko) 컴퓨터 시스템의 대기전력 차단 및 에너지 절감 방법
US8250393B2 (en) Power management method and related chipset and computer system
KR101692538B1 (ko) Gpio 포트를 이용한 컴퓨터 시스템의 절전 장치 및 방법
KR101815239B1 (ko) 스위칭 소자를 이용한 컴퓨터 시스템의 대기전력 최적화 장치 및 방법
TWI571734B (zh) 電源管理電路與方法以及電腦系統
US9275527B2 (en) Controller
US20060136766A1 (en) Electronic device having power-down mode and method of reducing power consumption
KR101805879B1 (ko) Mpsc의 제어신호를 이용한 컴퓨터 시스템의 에너지 절감 장치 및 방법
US9195297B2 (en) Bridging device for connecting to a host executes a power saving operation or a polling operation according to status detected by the connection detector
KR101741225B1 (ko) Sio를 이용한 컴퓨터 시스템의 전력 절감 장치 및 방법
KR101640584B1 (ko) Pic를 활용한 대기전력 제어 방법
KR101753338B1 (ko) Pwm 제어 신호를 이용한 컴퓨터 시스템의 단계적인 대기전력 절감 장치 및 방법
JP5976074B2 (ja) コンピュータシステム及びその動作方法
KR101657593B1 (ko) 컴퓨터 시스템의 동작상태 측정 방법 및 이를 활용한 절전 방법
KR101746434B1 (ko) 다중 감지 기능을 갖는 대기 전력 차단 방법
KR20120055484A (ko) 전자제품 대기전력 차단기능을 갖는 콘센트 장치
US9235246B2 (en) Computing device and power supply method of connection module
KR101978323B1 (ko) Gpio 포트를 활용한 효율적인 전력관리 장치 및 방법
KR102244643B1 (ko) 전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법
US9411704B2 (en) Computer systems and methods of detecting AC failure
KR101852501B1 (ko) 시스템 자원 사용량에 따른 전원공급의 최적화 장치 및 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant