TWI665871B - 脈衝輸出電路、移位暫存器及顯示裝置 - Google Patents

脈衝輸出電路、移位暫存器及顯示裝置 Download PDF

Info

Publication number
TWI665871B
TWI665871B TW107116661A TW107116661A TWI665871B TW I665871 B TWI665871 B TW I665871B TW 107116661 A TW107116661 A TW 107116661A TW 107116661 A TW107116661 A TW 107116661A TW I665871 B TWI665871 B TW I665871B
Authority
TW
Taiwan
Prior art keywords
transistor
gate
drain
source
electrode
Prior art date
Application number
TW107116661A
Other languages
English (en)
Other versions
TW201832472A (zh
Inventor
天野聖子
三宅博之
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201832472A publication Critical patent/TW201832472A/zh
Application granted granted Critical
Publication of TWI665871B publication Critical patent/TWI665871B/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3265Power saving in display device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0871Several active elements per pixel in active matrix panels with level shifting
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0205Simultaneous scanning of several lines in flat panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0248Precharge or discharge of column electrodes before or after applying exact column voltages
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electronic Switches (AREA)
  • Thin Film Transistor (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)
  • Logic Circuits (AREA)

Abstract

在設置在移位暫存器中的脈衝輸出電路中,在連接到下一級脈衝輸出電路的輸出部中,將連接到電晶體的電源線設定為低電位驅動電壓,且在連接到掃描信號線的輸出部中,將連接到電晶體的電源線設定為可變電位驅動電壓。在正常模式中可變電位驅動電壓是低電位驅動電壓,在批次模式中,可變電位驅動電壓可以是高電位驅動電壓或低電位驅動電壓。在批次模式中,向多個掃描信號線的各個在同一時序輸出顯示用掃描信號。

Description

脈衝輸出電路、移位暫存器及顯示裝置
本發明係關於一種驅動電路(也稱為脈衝輸出電路、移位暫存器)、一種包括形成在與像素部相同的基板的驅動電路的顯示裝置或者一種具備該顯示裝置的電子設備。
隨著液晶電視等的大型顯示裝置的普及,作為顯示裝置期待具有更高附加價值的產品,而正在進行研究開發。特別是,因為使用通道形成區由非晶半導體構成的薄膜電晶體(TFT)在與像素部相同的基板構成掃描線驅動電路等的驅動電路的技術極有助於成本的減少、可靠性的提高,所以積極地進行研究開發。
再者,顯示裝置的低功耗化也成為重要的課題。在專利文獻1中揭示了一種影像顯示電路,其中在具有部分顯示(partial display)功能的影像顯示裝置中設置有輸出控制方框,該輸出控制方框根據用來將向各掃描信號線的導通信號的輸出從依次輸出進到一同輸出的控制信號,控制向各掃描信號線的導通信號的輸出,以使顯示用掃描信號 同時輸出到對應於非顯示區的多個掃描信號線的各個。
[專利文獻1]日本專利申請公開第2001-343928號公報
在顯示裝置中,在多個像素被排列為行列狀的顯示面板的每個像素線上設置有閘極線(掃描線),並且藉由根據顯示用掃描信號的一個水平期間的週期,依次選擇該閘極線(掃描線)而驅動,來進行顯示影像的刷新。作為如上所述那樣地用來依次選擇像素線,即閘極線(掃描線)驅動的閘極線驅動電路(掃描線驅動電路),可以使用進行在顯示用掃描信號的一個幀期間中進行一巡的移動工作的移位暫存器。在現有技術中,該驅動電路中的移位暫存器在每個一定期間中進行計數(count-up),來控制輸出信號。但是,發生如下問題:當然需要向所有掃描線(信號線)輸出各掃描信號線的輸出信號,所以資料寫入時間變長。
本發明的一個實施例的課題中之一是提供一種驅動電路及顯示裝置,其中減少顯示裝置中的螢幕閃爍來保證資料寫入時間的縮短及功耗的減少。
本發明的一個實施例是一種脈衝輸出電路,包括:第一電晶體,在該第一電晶體中第一電極電連接到第一輸入端子,第二電極電連接到第一輸出端子,閘電極電連接到第一節點;第二電晶體,在該第二電晶體中第一電極電連 接到第一輸出端子,第二電極電連接到第一電源線,閘電極電連接到第二節點;第三電晶體,在該第三電晶體中第一電極電連接到第一輸入端子,第二電極電連接到第二輸出端子,閘電極電連接到第一節點;第四電晶體,在該第四電晶體中第一電極電連接到第二輸出端子,第二電極電連接到第二電源線,閘電極電連接到第二節點;以及供給到第一節點及第二節點的電位的位準的控制部,其中,向第二電源線切換地供給高電位驅動電壓或低電位驅動電壓。
本發明的一個實施例是一種脈衝輸出電路,包括:第一電晶體至第十一電晶體;第一輸入端子至第五輸入端子;第一輸出端子;以及第二輸出端子,其中,電連接到第一電源線至第六電源線,在第一電晶體中:第一電極電連接到第一輸入端子;第二電極電連接到第二電晶體的第一電極;閘電極電連接到第三電晶體的閘電極及第七電晶體的第一電極,在第二電晶體中:第二電極電連接到第一電源線;閘電極電連接到第四電晶體的閘電極、第六電晶體的閘電極、第九電晶體的第二電極、第十電晶體的第二電極以及第十一電晶體的第一電極,在第三電晶體中:第一電極電連接到第一輸入端子;第二電極電連接到第二輸出端子,在第四電晶體中:第一電極電連接到第二輸出端子;第二電極電連接到第二電源線,在第五電晶體中:第一電極電連接到第七電晶體的第二電極;第二電極電連接到第三電源線;閘電極電連接到第四輸入端子,在第六電 晶體中:第一電極電連接到第五電晶體的第一電極;第二電極電連接到第一電源線,在第七電晶體中:閘電極電連接到第四電源線,在第八電晶體中:第一電極電連接到第五電源線;第二電極電連接到第九電晶體的第一電極;閘電極電連接到第二輸入端子,在第九電晶體中:閘電極電連接到第三輸入端子,在第十電晶體中:第一電極電連接到第六電源線;閘電極電連接到第五輸入端子,在第十一電晶體中:第二電極電連接到第一電源線;閘電極電連接到第四輸入端子,並且,向第二電源線切換地供給高電位驅動電壓或低電位驅動電壓。
本發明的一個實施例也可以是一種脈衝輸出電路,其中,第三電源線、第四電源線、第五電源線及第六電源線的電位高於第一電源線及第二電源線的電位。
本發明的一個實施例也可以是一種脈衝輸出電路,其中,第一電晶體至第十一電晶體是N通道型電晶體。
本發明的一個實施例是一種移位暫存器,至少包括:第(m-1)脈衝輸出電路;第m脈衝輸出電路;第(m+1)脈衝輸出電路;以及第(m+2)脈衝輸出電路(m2),還包括輸出時脈信號的第一信號線至第四信號線,其中,在第m脈衝輸出電路中,第一輸入端子至第三輸入端子電連接到第一信號線至第四信號線中的三個不同的信號線,第四輸入端子電連接到第(m-1)脈衝輸出電路的第一輸出端子,第五輸入端子電連接到第(m+2)脈衝輸入電路的第一輸出端子,第一輸出端子電連接到第 (m+1)脈衝輸出電路的第四輸入端子。
本發明的一個實施例也可以是一種移位暫存器,其中,第一信號線至第四信號線中的各個輸出依次遲延1/4週期的時脈信號。
根據本發明的一個實施例可以提供一種驅動電路及顯示裝置,其中減少顯示裝置中的螢幕閃爍來保證資料寫入時間的縮短及功耗的減少。
10‧‧‧脈衝輸出電路
11‧‧‧信號線
12‧‧‧信號線
13‧‧‧信號線
14‧‧‧信號線
21‧‧‧輸入端子
22‧‧‧輸入端子
23‧‧‧輸入端子
24‧‧‧輸入端子
25‧‧‧輸出端子
26‧‧‧輸入端子
27‧‧‧輸出端子
31‧‧‧電源線
32‧‧‧電源線
33‧‧‧電源線
34‧‧‧電源線
35‧‧‧電源線
36‧‧‧電源線
37‧‧‧電源線
38‧‧‧電源線
51‧‧‧期間
52‧‧‧期間
53‧‧‧期間
54‧‧‧期間
55‧‧‧期間
60‧‧‧控制部
70‧‧‧輸出部
100‧‧‧電晶體
101‧‧‧電晶體
102‧‧‧電晶體
103‧‧‧晶體管
104‧‧‧晶體管
105‧‧‧晶體管
106‧‧‧晶體管
107‧‧‧晶體管
108‧‧‧晶體管
109‧‧‧電晶體
110‧‧‧電晶體
111‧‧‧電晶體
400‧‧‧基板
401‧‧‧閘電極層
402‧‧‧閘極絕緣層
403‧‧‧氧化物半導體層
407‧‧‧絕緣膜
409‧‧‧保護絕緣層
410‧‧‧電晶體
420‧‧‧電晶體
427‧‧‧絕緣層
430‧‧‧電晶體
437‧‧‧絕緣層
440‧‧‧電晶體
505‧‧‧基板
506‧‧‧保護絕緣層
507‧‧‧閘極絕緣層
510‧‧‧電晶體
511‧‧‧閘電極層
516‧‧‧絕緣層
530‧‧‧氧化物半導體膜
531‧‧‧氧化物半導體層
1000‧‧‧行動電話機
1001‧‧‧外殼
1002‧‧‧顯示部
1003‧‧‧操作按鈕
1004‧‧‧外部連接埠
1005‧‧‧揚聲器
1006‧‧‧麥克風
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣膜
4021‧‧‧絕緣層
4023‧‧‧絕緣膜
4024‧‧‧絕緣膜
4030‧‧‧電極層
4031‧‧‧電極層
4032‧‧‧絕緣膜
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
436a‧‧‧佈線層
436b‧‧‧佈線層
4510‧‧‧分隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
4612‧‧‧空洞
4613‧‧‧球形微粒
4614‧‧‧填充材料
4908‧‧‧液晶層
4930‧‧‧電極層
4931‧‧‧電極層
4951‧‧‧相位差板
4952‧‧‧偏光板
515a‧‧‧源極電極層
515b‧‧‧汲極電極層
9400‧‧‧通信裝置
9401‧‧‧外殼
9402‧‧‧操作按鈕
9403‧‧‧外部輸入端子
9404‧‧‧麥克風
9405‧‧‧揚聲器
9406‧‧‧發光部
9410‧‧‧顯示裝置
9411‧‧‧外殼
9412‧‧‧顯示部
9413‧‧‧操作按鈕
9600‧‧‧電視裝置
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控操作機
9700‧‧‧數位相框
9701‧‧‧外殼
9703‧‧‧顯示部
9881‧‧‧外殼
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚聲器部
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧外殼
9893‧‧‧連接部
9900‧‧‧自動賭博機
9901‧‧‧外殼
9903‧‧‧顯示部
4018a‧‧‧FPC
4018b‧‧‧FPC
4615a‧‧‧黑色區
4615b‧‧‧白色區
圖1A是顯示移位暫存器的一例的圖,而圖1B及1C是顯示脈衝輸出電路的一例的圖;圖2是顯示移位暫存器及脈衝輸出電路的一例的圖;圖3是顯示移位暫存器及脈衝輸出電路的一例的圖;圖4是顯示脈衝輸出電路的工作的一例的圖;圖5A至5D是對脈衝輸出電路的工作進行比較而顯示的圖;圖6A是顯示移位暫存器的一例的圖,而圖6B及6C是顯示脈衝輸出電路的一例的圖;圖7是顯示脈衝輸出電路的工作的一例的圖;圖8A和8B是對脈衝輸出電路的工作進行比較而顯示的圖;圖9A和9B是對脈衝輸出電路的工作進行比較而顯示的圖;圖10A至10C是說明顯示裝置的一個實施例的圖; 圖11是說明顯示裝置的一個實施例的圖;圖12是說明顯示裝置的一個實施例的圖;圖13是說明顯示裝置的一個實施例的圖;圖14是說明顯示裝置的一個實施例的圖;圖15A和15B是顯示電子設備的圖;圖16A和16B是顯示電子設備的圖;圖17A和17B是顯示電子設備的圖;圖18A至18D是說明可應用於顯示裝置的電晶體的一個實施例的圖;圖19A至19E是說明可應用於顯示裝置的電晶體的製造方法的一個實施例的圖。
下面,參照附圖本發明的實施例。但是,本發明可以以多種不同實施例實施,所屬技術領域的普通技術人員可以很容易地理解一個事實就是其實施例和詳細內容可以在不脫離本發明的宗旨及其範圍的情況下被變換為各種形式。因此,本發明不應該被解釋為僅侷限在本實施例所記載的內容中。注意,在以下說明的本發明的結構中,表示相同物件的附圖標記在不同的附圖中共同使用。
另外,當在以下說明所參照的附圖的同一附圖中,由實線和虛線的兩者顯示電晶體時,由實線顯示該電晶體處於導通狀態的情況,而由虛線顯示該電晶體處於非導通狀態的情況。
[實施例1]
在本實施例中,參照圖1A至1C說明脈衝輸出電路、包括該脈衝輸出電路的移位暫存器的一例。
本實施例所示的移位暫存器包括第一脈衝輸出電路10_1至第n脈衝輸出電路10_n(n2)以及輸出時脈的第一信號線11至第四信號線14(參照圖1A)。第一信號線11輸出第一時脈信號(CK1),第二信號線12輸出第二時脈信號(CK2),第三信號線13輸出第三時脈信號(CK3),第四信號線14輸出第四時脈信號(CK4)。
時脈信號(CK)是以一定間隔反復H位準信號和L位準信號的信號。在此,第一時脈信號(CK1)至第四時脈信號(CK4)依次遲延1/4週期。在本實施例中,利用第一時脈信號(CK1)至第四時脈信號(CK4)控制脈衝輸出電路的驅動等。
第一脈衝輸出電路10_1至第n脈衝輸出電路10_n的各個包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第一輸出端子25、第五輸入端子26、第二輸出端子27(參照圖1B)。
第一輸入端子21、第二輸入端子22及第三輸入端子23電連接到第一信號線11至第四信號線14中的任一個。例如,在圖1A至1C所示的第一脈衝輸出電路10_1中,第一輸入端子21與第一信號線11電連接,第二輸入端子22與第二信號線12電連接,第三輸入端子23與第 三信號線13電連接。此外,在第二脈衝輸出電路10_2中,第一輸入端子21與第二信號線12電連接,第二輸入端子22與第三信號線13電連接,第三輸入端子23與第四信號線14電連接。
此外,在本實施例所示的移位暫存器的第m脈衝輸出電路(m2)中,第m脈衝輸出電路的第四輸入端子24與第(m-1)脈衝輸出電路的第一輸出端子25電連接,第m脈衝輸出電路的第五輸入端子26與第(m+2)脈衝輸出電路的第一輸出端子25電連接,第m脈衝輸出電路的第一輸出端子25與第(m+1)脈衝輸出電路的第四輸入端子24電連接,第m脈衝輸出電路的第二輸出端子27向OUT(m)輸出信號。
例如,在第三脈衝輸出電路10_3中,第三脈衝輸出電路10_3的第四輸入端子24與第二脈衝輸出電路10_2的第一輸出端子25電連接,第三脈衝輸出電路10_3的第五輸入端子26與第五脈衝輸出電路10_5的第一輸出端子25電連接,第三脈衝輸出電路10_3的第一輸出端子25與第四脈衝輸出電路10_4的第四輸入端子24及第一脈衝輸出電路10_1的第五輸入端子26電連接。
此外,在第一脈衝輸出電路10_1中,向第四輸入端子24輸入第一起始脈衝(SP1)。在第(n-1)脈衝輸出電路10_(n-1)中,向第五輸入端子26輸入第二起始脈衝(SP2)。在第n脈衝輸出電路10_n中,向第五輸入端子26輸入第三起始脈衝(SP3)。另外,第二起始脈衝 (SP2)及第三起始脈衝(SP3)可以是從外部輸入的信號或在驅動電路的內部另外產生的信號。
接著,說明第一脈衝輸出電路10_1至第n脈衝輸出電路10_n的具體結構。
圖1C是關於本發明說明所開的發明的脈衝輸出電路的示意圖。第一脈衝輸出電路10_1至第n脈衝輸出電路10_n的各個包括輸出部70及控制部60,該輸出部70包括:藉由控制節點f1將第一時脈信號(CK1)輸出到輸出線的第一電晶體101及第三電晶體103;藉由控制節點f2將低電位驅動電壓(VSS1)輸出到輸出線的第二電晶體102;以及將可變電位驅動電壓(VSS2)輸出到輸出線的第四電晶體104構成,該控制部60控制節點f1及節點f2。此外,除了上述第一輸入端子21、第四輸入端子24、第五輸入端子26、第一輸入端子25、第二輸出端子27之外,第一電源線31、第二電源線32、第八電源線38也向第一電晶體101至第四電晶體104供給信號。
在第一電晶體101中,第一電極電連接到第一輸入端子21,第二電極電連接到第二電晶體102的第一電極,閘電極電連接到節點f1。在第二電晶體102中,第一電極電連接到第一輸出端子25,第二電極電連接到第一電源線31,閘電極電連接到節點f2。在第三電晶體103中,第一電極電連接到第一輸入端子21,第二電極電連接到第四電晶體104的第一電極,閘電極電連接到節點f1。在第四電晶體104中,第一電極電連接到第二輸出端子 27,第二電極電連接到第二電源線32,閘電極電連接到節點f2。
另外,如圖2所示,在節點f2中,為了減輕施加到第二電晶體102的電壓應力,也可以在第二電晶體102的閘電極和第四電晶體104的閘電極之間另外設置電晶體100。在此情況下,電晶體100的閘電極與第七電源線37電連接。
如圖6C所示,控制部60由第五電晶體105至第十一電晶體111構成,但是也可以採用能夠控制節點f1及節點f2的任何結構。在此,為了方便起見,只有將控制部60具有與圖6C所圖示的控制部60同一結構的情況作為例子,且參照圖4所示的時序圖說明脈衝輸出電路的工作。另外,在圖4所示的時序圖中,分成第一期間51、第二期間52、第三期間53、第四期間54、第五期間55而進行說明。此外,第一期間51的開始時間為a、第二期間52的開始時間為b、第三期間53的開始時間為c、第四期間54的開始時間為d、第五期間55的開始時間為e。包括第一期間51、第二期間52、第三期間53及第四期間54的61至62的期間t1為正常模式,第五期間55的62至63的期間t2為批次模式。另外,63之後的期間再次回到正常模式而進行說明。此外,在下面的說明中,第一電晶體101至第四電晶體104為N通道型電晶體,它們當閘電極和源極電極之間的電壓(Vgs)超過臨界值電壓(Vth)時成為導通狀態。
說明圖1A所示的第一脈衝輸出電路10_1的輸出。在第一脈衝輸出電路10_1中,第一端子21與供給第一時脈信號(CK1)的第一信號線11電連接,第二輸入端子22與供給第二時脈信號(CK2)的第二信號線12電連接,第三輸入端子23與供給第三時脈信號(CK3)的第三信號線13電連接。
另外,向第一電源線31供給低電位驅動電壓(VSS1),向第二電源線32供給可變電位驅動電壓(VSS2),向第八電源線38供給高電位驅動電壓(VDD)。在此,VSS1小於VDD,VSS2為VDD以下。此外,第一時脈信號(CK1)至第四時脈信號(CK4)是以一定間隔反復H位準及L位準的信號。H位準的電位都是VDD,L位準的電位都是VSS1。此外,在此為了說明的簡化,VSS1=0,但是不侷限於此。
在第一期間51中,第一起始脈衝(SP1)成為H位準(圖4中的a),節點f1被充電,電位上升,並且節點f2放電到VSS1。因此,第一電晶體101及第三電晶體103導通,第二電晶體102及第四電晶體104截止。由此,第一期間51中的第一輸出端子25及第二輸出端子27的電位成為第一時脈信號(CK1)的L位準(參照圖5A)。
在第二期間52中,第一時脈信號(CK1)成為H位準(圖4中的b),並且成為浮動狀態的節點f1因形成在第三電晶體103的閘電極和源極電極之間的重疊部分的寄 生電容所引起的電容耦合的影響受到自舉。由此節點f1的電位進一步上升,從而第一電晶體101及第三電晶體103導通。因此,第二期間52中的第一輸出端子25及第二輸出端子27的電位成為H位準(參照圖5B)。
另外,此時,在因節點f2被維持為L位準而第一輸出端子25及第二輸出端子27的電位從L位準上升到H位準的情況下,可以抑制節點f2和第一輸出端子25及節點f2和第二輸出端子27的電容耦合所引起的不良。
在第三期間53中,第一起始信號(SP1)從H位準成為L位準(圖4中的c),第一時脈信號(CK1)與第二期間52中相同地保持H位準,並且節點f1的電位與第二期間52相同而不改變,所以第一電晶體101及第三電晶體103維持導通狀態。因此,第三期間53中的第一輸出端子25的電位及第二輸出端子27的電位成為H位準(參照圖5C)。
在第四期間54中,第一時脈信號(CK1)從H位準成為L位準(圖4中的d),並輸入重設信號(RESET),從而節點f1的電位被放電到VSS1,且節點f2的電位上升。因此,第一電晶體101及第三電晶體103截止,第二電晶體102及第四電晶體104導通。由此,第四期間54中的第一輸出端子25及第二輸出端子27的電位成為L位準(參照圖5D)。
接著,在第五期間55中,當從正常模式切換為批次導通模式時,將第二電源線32(VSS2)的電位從L位準 成為H位準(圖4中的e)。第一起始脈衝(SP1)及重設信號(RESET)保持L位準。此時,藉由向第二電源線32供給H位準的電位,處於浮動狀態的節點f2因形成在第四電晶體104的閘電極和源極電極之間的重疊部分的寄生電容所引起的電容耦合的影響受到自舉。由此節點f2的電位上升,從而可以使第四電晶體104導通。此外,第一電源線31處於L位準。因此,第五期間55中的第一輸出端子25的電位成為L位準,而第二輸出端子27的電位成為H位準。
此外,如圖2所示,為了減輕當在第五期間55中使第二電源線32成為H位準時施加到第二電晶體102的電壓應力,也可以預先在節點f2中設置電晶體100。
像這樣,藉由設置使第一電源線31與第二電晶體102的第二電極,並使第二電源線32與第四電晶體104的第二電極電連接的結構,在將第四輸入端子24的電位及第五輸入端子26的電位保持為L位準的期間中,可以在不使第二電晶體102中的第二電極的電位及第四電晶體104中的第二電極的電位彼此依賴而使它們完全獨立狀態下進行控制。此外,在此情況下,在設置在移位暫存器中的脈衝輸出電路中的輸出部70中,將從第一電源線31向與連接到下一級脈衝輸出電路的第一輸出端子25電連接的第二電晶體102供給的電位成為低電位驅動電壓(VSS1),將從第二電源線32向與連接到各掃描信號線的第二輸出端子27電連接的第四電晶體104供給的電位 成為可變電位驅動電壓(VSS2)。
藉由在正常模式中,將可變電位驅動電壓(VSS2)成為低電位驅動電壓(VSS1),在批次導通模式中,將可變電位驅動電壓(VSS2)成為高電位驅動電壓(VDD),在批次截止模式中,將可變電位驅動電壓(VSS2)成為低電位驅動電壓(VSS1),可以使第二電源線32的電位變化來自由地控制第二輸出端子27的電位。由此,可以向連接到各掃描信號線的第二輸出端子27在同一時序輸出導通信號(或截止信號)。
由於根據上述結構及方法,當在影像顯示裝置的驅動電路中顯示特定顏色(例如,全黑色顯示或全白色顯示)時,可以向多個掃描信號線的各個在同一時序輸出顯示用掃描信號(導通信號或截止信號),因此可以縮短資料寫入時間。此外,可以在進行一同顯示之後確保停止掃描信號線驅動部的期間,且可以減少該期間中的掃描信號線驅動部的功耗。另外,由於藉由進行高速工作,可以減少施加到驅動電路部的負擔,因此可以防止螢幕的閃爍。
圖6A至6C顯示圖1C所圖示的脈衝輸出電路的具體電路結構。
關於本發明說明所揭示的發明的移位暫存器包括第一脈衝輸出電路10_1至第n脈衝輸出電路10_n(n2)以及輸出時脈信號的第一信號線11至第四信號線14(參照圖6A)。第一信號線11輸出第一時脈信號(CK1),第二信號線12輸出第二時脈信號CK2,第三信號線13輸出 第三時脈信號(CK3),第四信號線14輸出第四時脈信號(CK4)。
時脈信號(CK)是以一定間隔反復H位準信號和L位準信號的信號。在此,第一時脈信號(CK1)至第四時脈信號(CK4)依次遲延1/4週期。在本實施例中,利用第一時脈信號(CK1)至第四時脈信號(CK4)控制脈衝輸出電路的驅動等。
第一脈衝輸出電路10_1至第n脈衝輸出電路10_n的各個包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第一輸出端子25、第五輸入端子26、第二輸出端子27(參照圖6B)。
第一輸入端子21、第二輸入端子22及第三輸入端子23電連接到第一信號線11至第四信號線14中的任一個。例如,在圖6A至6C所示的第一脈衝輸出電路10_1中,第一輸入端子21與第一信號線11電連接,第二輸入端子22與第二信號線12電連接,第三輸入端子23與第三信號線13電連接。此外,在第二脈衝輸出電路10_2中,第一輸入端子21與第二信號線12電連接,第二輸入端子22與第三信號線13電連接,第三輸入端子23與第四信號線14電連接。
此外,在本實施例所示的移位暫存器的第m脈衝輸出電路(m2)中,第m脈衝輸出電路的第四輸入端子24與第(m-1)脈衝輸出電路的第一輸出端子25電連接,第m脈衝輸出電路的第五輸入端子26與第(m+2) 脈衝輸出電路的第一輸出端子25電連接,第m脈衝輸出電路的第一輸出端子25與第(m+1)脈衝輸出電路的第四輸入端子24電連接,第m脈衝輸出電路的第二輸出端子27向OUT(m)輸出信號。
例如,在第三脈衝輸出電路10_3中,第三脈衝輸出電路10_3的第四輸入端子24與第二脈衝輸出電路10_2的第一輸出端子25電連接,第三脈衝輸出電路10_3的第五輸入端子26與第五脈衝輸出電路10_5的第一輸出端子25電連接,第三脈衝輸出電路10_3的第一輸出端子25與第四脈衝輸出電路10_4的第四輸入端子24及第一脈衝輸出電路10_1的第五輸入端子26電連接。
此外,在第一脈衝輸出電路10_1中,向第四輸入端子24輸入第一起始脈衝(SP1)。在第(n-1)脈衝輸出電路10_(n-1)中,向第五輸入端子26輸入第二起始脈衝(SP2)。在第n脈衝輸出電路10_n中,向第五輸入端子26輸入第三起始脈衝(SP3)。另外,第二起始脈衝(SP2)及第三起始脈衝(SP3)可以是從外部輸入的信號或在驅動電路的內部另外產生的信號。
接著,更詳細地說明第一脈衝輸出電路10_1至第n脈衝輸出電路10_n的具體結構。
第一脈衝輸出電路10_1至第n脈衝輸出電路10_n的各個包括第一電晶體101至第十一電晶體111(參照圖6C)。此外,除了上述第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子 26及第一輸出端子25、第二輸出端子27之外,第一電源線31至第六電源線36也向第一電晶體101至第十一電晶體111供給信號。
在第一電晶體101中,第一電極與第一輸入端子21電連接,第二電極與第二電晶體102的第一電極電連接,閘電極與第三電晶體103的閘電極及第七電晶體107的第一電極電連接。在第二電晶體102中,第二電極與第一電源線31電連接,閘電極與第四電晶體104的閘電極、第六電晶體106的閘電極、第九電晶體109的第二電極、第十電晶體110的第二電極及第十一電晶體111的第一電極電連接。在第三電晶體103中,第一電極與第一輸入端子21電連接,第二電極與第二輸出端子27電連接。在第四電晶體104中,第一電極與第二輸出端子27電連接,第二電極與第二電源線32電連接。在第五電晶體105中,第一電極與第三電源線33電連接,第二電極與第七電晶體107的第二電極電連接,閘電極與第四輸入端子24電連接。在第六電晶體106中,第一電極與第五電晶體105的第二電極電連接,第二電極與第一電源線31電連接。在第七電晶體107中,閘電極與第四電源線34電連接。在第八電晶體108中,第一電極與第五電源線35電連接,第二電極與第九電晶體109的第一電極電連接,閘電極與第二輸入端子22電連接。在第九電晶體109中,閘電極與第三輸入端子23電連接。在第十電晶體110中,第一電極與第六電源線36電連接,閘電極與第五輸入端 子26電連接。在第十一電晶體111中,第二電極與第一電源線31電連接,閘電極與第四輸入端子24電連接。
在圖6C中,第一電晶體101的閘電極、第三電晶體103的閘電極、第七電晶體107的第一電極的連接部分為節點f1。此外,第二電晶體102的閘電極、第四電晶體104的閘電極、第六電晶體106的閘電極、第九電晶體109的第二電極、第十電晶體110的第二電極、第十一電晶體111的第一電極的連接部分為節點f2。
另外,如圖3所示,在節點f2中,為了減輕施加到第二電晶體102、第六電晶體106、第十一電晶體111的電壓應力,也可以在第二電晶體102的閘電極及第四電晶體104的閘電極之間另外設置電晶體100。在此情況下,電晶體100的閘電極與第七電源線37電連接。
也可以將藉由第二輸入端子22對第八電晶體108的閘電極供給時脈信號,並藉由第三輸入端子23對第九電晶體109的閘電極供給時脈信號的連接結構替換為藉由第三輸入端子23對第八電晶體108的閘電極供給時脈信號,並藉由第二輸入端子22對第九電晶體109的閘電極供給時脈信號的連接結構。由此,減少因第二輸入端子22及第三輸入端子23的電位降低而發生的節點f2的電位的降低,來可以減小節點f2的電位的變動並減少雜訊。
接著,參照圖7至9B說明圖1A至1C所示的移位暫存器的工作。明確而言,在圖7所示的時序圖中,分成第一期間51、第二期間52、第三期間53、第四期間54、第 五期間55而進行說明。此外,第一期間51的開始時間為a、第二期間52的開始時間為b、第三期間53的開始時間為c、第四期間54的開始時間為d、第五期間55的開始時間為e。包括第一期間51、第二期間52、第三期間53及第四期間54的61至62的期間t1為正常模式,第五期間55的62至63的期間t2為批次模式。另外,63之後的期間再次回到正常模式而進行說明。此外,在下面的說明中,第一電晶體101至第四電晶體104為N通道型電晶體,它們當閘電極和源極電極之間的電壓(Vgs)超過臨界值電壓(Vth)時成為導通狀態。
此外,在此說明第一脈衝輸出電路10_1的輸出。在第一脈衝輸出電路10_1中,第一輸入端子21與供給第一時脈信號(CK1)的第一信號線11電連接,第二輸入端子22與供給第二時脈信號(CK2)的第二信號線12電連接,第三輸入端子23與供給第三時脈信號(CK3)的第三信號線13電連接。
另外,向第一電源線31供給低電位驅動電壓(VSS1),向第二電源線32供給可變電位驅動電壓(VSS2)(切換高電位驅動電壓或低電位驅動電壓而進行供給),向第三電源線33、第四電源線34、第五電源線35、第六電源線36供給高電位驅動電壓(VDD)。在此,VSS1小於VDD,VSS2為VDD以下。此外,第一時脈信號(CK1)至第四時脈信號(CK4)是以一定間隔反復H位準及L位準的信號。H位準的電位都是VDD,L 位準的電位都是VSS1。此外,在此為了說明的簡化,VSS1=0,但是不侷限於此。
在第一期間51中,第一起始脈衝(SP1)成為H位準(圖7中的a),與第一脈衝輸出電路10_1的第四輸入端子24電連接的第五電晶體105和第一電晶體111成為導通狀態。因為第三時脈信號(CK3)也是H位準,所以第九電晶體109也導通。此外,第七電晶體107的閘極被施加高電位驅動電壓(VDD),第七電晶體也導通(參照圖8A)。
此時,因為第五電晶體105及第七電晶體107導通,所以節點f1的電位上升。此外,因為第十一電晶體111導通,所以節點f2的電位降低。
此外,由於第五電晶體105的第二電極的電位是以第五電晶體105的第一電極為源極且從第三電源線33的電位VDD減去第五電晶體105的臨界值電壓而得的值,因此成為VDD-Vth105(Vth105是第五電晶體105的臨界值電壓)。另外,由於節點f1的電位是以第七電晶體107的第二電極為源極且從第七電晶體107的第二電極的電位VDD-Vth105減去第七電晶體107臨界值電壓而得的值,因此成為VDD-Vth105-Vth107(Vth107是第七電晶體107的臨界值電壓)。
在此,在第一電晶體101及第三電晶體103中,閘電極的電位為VDD-Vth105-Vth107。第一電晶體101的閘電極和源極電極之間的電位及第三電晶體103的閘電極和源 極電極之間的電位超過各電晶體的臨界值電壓時,即,當VDD-Vth105-Vth107>Vth101(Vth101是第一電晶體101的臨界值電壓)及VDD-Vth105-Vth107>Vth103(Vth103是第三電晶體103的臨界值電壓)時,第一電晶體101及第三電晶體103導通。由此,第一輸出端子25的電位及第二輸出端子27的電位成為第一時脈信號(CK1)的L位準。
在第二期間52中,第一脈衝輸出電路10_1的第一輸入端子21從L位準切換為H位準(圖7中的b)。在此,因為第一電晶體101及第三電晶體103導通,所以第一電晶體101及第三電晶體103的源極電極和汲極電極之間產生電流,第一輸出端子25的電位及第二輸出端子27的電位(OUT(1)),即第一電晶體101的第二電極(在此情況下,是源極電極)的電位及第三電晶體103的第二電極(在此情況下,是汲極電極)的電位開始上升。隨著第一輸出端子25的電位及第二輸出端子27的電位上升,而成為浮動狀態的節點f1因形成在第一電晶體101的閘電極和源極電極之間的重疊部分及第三電晶體103的閘電極和源極電極之間的重疊部分的寄生電容所引起的電容耦合的影響受到自舉,因此第一電晶體101的閘電極的電位及第三電晶體103的閘電極的電位上升。最後,節點f1的電位,即第一電晶體101的閘電極的電位及第三電晶體103的閘電極的電位分別高於VDD+Vth101及VDD+Vth103,從而第一輸出端子25的電位及第二輸出端 子27的電位成為第一時脈信號(CK1)的H位準(參照圖8B)。
另外,由於此時第一脈衝輸出電路10_1的第四輸入端子24因第一起始脈衝(SP1)而處於H位準,因此使第十一電晶體111導通來使節點f2維持L位準。由此,在第一輸出端子25的電位及第二輸出端子27的電位從L位準上升到H位準的情況下,可以抑制節點f2和第一輸出端子25之間的電容耦合及節點f2和第二輸出端子27之間的電容耦合所引起的不良。
接著,在第三期間53中,第一起始脈衝(SP1)成為L位準(圖7中的c),第五電晶體105和第十一電晶體111截止。此外,第一時脈信號(CK1)與第二期間52相同地保持H位準,並且節點f1的電位與第二期間52相同而不改變,所以第一電晶體101的第一電極及第三電晶體103的第一電極維持導通狀態。因此,第一輸出端子25的電位及第二輸出端子27的電位成為H位準(參照圖9A)。另外,雖然在第三期間53中,因連接到節點f2的各電晶體截止而節點f2成為浮動狀態,但是第一輸出端子25的電位及第二輸出端子27的電位也不改變,所以可以抑制節點f2和第一輸出端子25之間的電容耦合及節點f2和第二輸出端子27之間的電容耦合所引起的不良。
注意,如圖6C所示,藉由設置從第四電源線34向其閘極施加高電位驅動電壓(VDD)的第七電晶體107,在自舉工作的前後具有如下優點。
在沒有設置從第四電源線34向其閘極施加高電位驅動電壓(VDD)的第七電晶體107的情況下,當因自舉工作而節點f1的電位上升時,第五電晶體105的第二電極的源極電極的電位逐漸上升,而變大於高電位驅動電壓(VDD)。然後,第五電晶體105的源極電極的電位切換為第一電極一側的電位,即第三電源線33一側的電位。因此,因為在第五電晶體105中,在圖9A的期間(第三期間53)中對閘電極和源極電極之間以及閘電極和汲極電極之間都施加大偏壓,所以發生大電壓應力,這會成為電晶體的劣化的原因。
藉由設置向其閘極施加高電位驅動電壓(VDD)的第七電晶體107,雖然因自舉工作而節點f1的電位上升,但是可以防止第五電晶體105的第二電極的電位上升。也就是說,藉由設置第七電晶體107,可以減小施加到第五電晶體105的閘電極和源極電極之間的負偏壓的值。因此,因為藉由採用本實施例的電路結構,還可以減小施加到第五電晶體105的閘電極和源極電極之間的負偏壓,所以可以抑制電壓應力所引起的第五電晶體105的劣化。
另外,在第五電晶體105的第二電極和第一電晶體101的閘電極之間以及第五電晶體105的第二電極和第三電晶體103的閘電極之間以藉由第一電極和第二電極連接的方式設置第七電晶體107,即可。此外,在構成本實施例中的具備多個脈衝輸出電路的移位暫存器的情況下,可以省略其級數多於掃描線驅動電路的級數的信號線驅動電 路中的第七電晶體107。
接著,在第四期間54中,第一脈衝輸出電路10_1的第一輸入端子21成為L位準(圖7中的d),第一輸出端子25的電位及第二輸出端子27的電位降低。此外,在第四期間54中,第二輸入端子22及第三輸入端子23成為H位準。藉由輸入重設信號(RESET),第五輸入端子26也成為H位準,第十電晶體110導通。藉由第十電晶體110導通,節點f2的電位被充電到VDD-Vth110。(因為節點f2的電位是從第六電源線36的電位VDD減去第十電晶體110的臨界值電壓而得的值,所以成為VDD-Vth110(Vth110是第十電晶體110的臨界值電壓)。)其結果是,第二電晶體102、第四電晶體104、第六電晶體106也導通。此外,藉由第二電晶體102及第四電晶體104導通,第一輸出端子25的電位及第二輸出端子27的電位降低而被放電到低電位驅動電壓(VSS1),並且藉由第六電晶體106導通,節點f1被放電到低電位驅動電壓(VSS1)。由此,第一電晶體101及第三電晶體103截止,第一輸出端子25的電位及第二輸出端子27的電位成為L位準(參照圖9B)。
然後,當在第五期間55中,從正常模式切換為批次導通模式時,將第二電源線32的電位成為H位準(圖7中的e)。第一起始脈衝(SP1)及重設信號(RESET)還保持L位準。此時,第十電晶體110的第二電極的電位是以第十電晶體110的第二電極為源極且從第六電源線 36的電位VDD減去第十電晶體110的臨界值電壓而得的值,因此成為VDD-Vth110(Vth110是第十電晶體110的臨界值電壓)。藉由向第二電源線32供給H位準的電位,處於浮動狀態的節點f2因形成在第四電晶體104的閘電極和源極電極之間的重疊部分的寄生電容所引起的電容耦合的影響受到自舉。因此,節點f2的電位成為VDD-Vth110+VDD。藉由節點f2的電位上升,可以使第四電晶體104導通。此外,第一電源線31處於L位準,重設信號也保持L位準。
此時,第一電源線31處於L位準,重設信號也被保持為L位準,所以第五期間55中的第一輸出端子25的電位成為L位準,第二輸出端子27的電位成為H位準。
此外,在第五期間55中,為了減輕當使第二電源線32成為H位準時(批次導通模式)施加到第二電晶體102的電壓應力,如圖3所示,也可以預先在節點f2中設置電晶體100。
像這樣,藉由設置使第一電源線31與第二電晶體102的第二電極、第六電晶體106的第二電極、第十一電晶體111的第二電極電連接,並使第二電源線32與第四電晶體104的第二電極電連接的結構,在將第四輸入端子24的電位及第五輸入端子26的電位保持為L位準的期間中,在不使第二電晶體102中的第二電極的電位及第四電晶體104中的第二電極的電位彼此依賴而使它們完全獨立狀態下進行控制第二電晶體102中的第二電極的電位及第 四電晶體104中的第二電極的電位。此外,在此情況下,在設置在移位暫存器中的脈衝輸出電路中的輸出部70中,將從第一電源線31向與連接到下一級脈衝輸出電路的第一輸出端子25電連接的第二電晶體102供給的電位成為低電位驅動電壓(VSS1),將從第二電源線32向與連接到各掃描信號線的第二輸出端子27電連接的第四電晶體104供給的電位成為可變電位驅動電壓(VSS2)。
藉由在正常模式中,使可變電位驅動電壓(VSS2)成為低電位驅動電壓(VSS1),在批次導通模式中,使可變電位驅動電壓(VSS2)成為高電位驅動電壓(VDD),在批次截止模式中,使可變電位驅動電壓(VSS2)成為低電位驅動電壓(VSS1),可以使第二電源線32的電位變化來自由地控制第二輸出端子27的電位。由此,可以向連接到各掃描信號線的第二輸出端子27在同一時序輸出導通信號(或截止信號)。
由於根據上述結構及方法,當在影像顯示裝置的驅動電路中顯示特定顏色(例如,全黑色顯示或全白色顯示)時,可以向多個掃描信號線的各個在同一時序輸出顯示用掃描信號(導通信號或截止信號),因此可以縮短資料寫入時間。此外,可以在進行一同顯示之後確保停止掃描信號線驅動部的期間,且可以減少該期間中的掃描信號線驅動部的功耗。另外,由於藉由進行高速工作,可以減少施加到驅動電路部的負擔,因此可以防止螢幕的閃爍。
注意,可以將本實施例所示的移位暫存器以及脈衝輸 出電路與本發明說明中的其他實施例所示的移位暫存器以及脈衝輸出電路的結構組合來實施。此外,本實施例的發明也可以應用於半導體裝置。在本發明說明中,半導體裝置是指能夠藉由利用半導體特性而發揮作用的裝置。
[實施例2]
在本實施例中,說明與上述實施例所示的移位暫存器以及脈衝輸出電路不同的結構。
雖然上述實施例1所示的結構中顯示了所有電路都由N通道型電晶體構成的例子,但是從使用單極性電晶體的視點來看,也可以僅僅使用P通道型電晶體來得到同樣的結構。雖然並沒有圖顯示,但是在圖1C或圖6C所示的附圖中,電晶體可以具有同樣的連接結構,且可以使電源線的電位的高低為實施例1所說明的情況相反。此外,可以使所有的被輸入的信號的H位準和L位準都為相反。另外,本實施例的發明還可以應用於半導體裝置。
注意,可以以參照本實施例的各個附圖描述的內容對其他實施例描述的內容自由地進行適當的搭配或替換等。
[實施例3]
在本實施例中顯示可應用於使用關於本發明說明所揭示的發明的移位暫存器的顯示裝置的電晶體的例子。對於可應用於關於使用本發明說明所揭示的發明的顯示裝置的電晶體的結構沒有特別的限制,例如可以採用具有頂閘結 構或底閘結構的交錯型及平面型等。另外,電晶體可以是形成有一個通道形成區的單閘結構、形成有兩個通道形成區的兩閘結構或形成有三個通道形成區的三閘結構。或者,也可以是具有隔著閘極絕緣層配置在通道區上下的兩個閘電極層的雙閘型。另外,圖18A至18D顯示電晶體的剖面結構的一例。圖18A至18D所示的電晶體將氧化物半導體用作半導體。使用氧化物半導體的優點是即使藉由較簡單且低溫的工藝也可以得到高遷移率和低截止電流,但是當然也可以使用其他半導體。
圖18A所示的電晶體410是底閘結構的薄膜電晶體之一,且還將其稱為反交錯型薄膜電晶體。
電晶體410在具有絕緣表面的基板400上包括:閘電極層401;閘極絕緣層402;氧化物半導體層403;源極電極層405a;以及汲極電極層405b。此外,設置有覆蓋電晶體410並層疊在氧化物半導體層403的絕緣膜407。在絕緣膜407上還形成有保護絕緣層409。
圖18B所示的電晶體420是稱為通道保護型(也稱為通道停止型)的底閘結構的一種,也稱為反交錯型薄膜電晶體。
電晶體420在具有絕緣表面的基板400上包括閘電極層401、閘極絕緣層402、氧化物半導體層403、覆蓋氧化物半導體層403的通道形成區的用作通道保護層的絕緣層427、源極電極層405a及汲極電極層405b。此外,覆蓋電晶體420地形成有保護絕緣層409。
圖18C所示的電晶體430是底閘型的薄膜電晶體,並且在具有絕緣表面的基板的基板400上包括閘電極層401、閘極絕緣層402、源極電極層405a、汲極電極層405b及氧化物半導體層403。此外,設置有覆蓋電晶體430並與氧化物半導體層403接觸的絕緣膜407。在絕緣膜407上還形成有保護絕緣層409。
在電晶體430中,與基板400及閘電極層401上接觸地設置閘極絕緣層402,在閘極絕緣層402上與其接觸地設置主動電極層405a、汲極電極層405b。而且,在閘極絕緣層402及汲極電極層405a、汲極電極層405b上設置有氧化物半導體層403。
圖18D所示的電晶體440是頂閘結構的薄膜電晶體之一。電晶體440在具有絕緣表面的基板400上包括絕緣層437、氧化物半導體層403、源極電極層405a、汲極電極層405b、閘極絕緣層402以及閘電極層401。與源極電極層405a、汲極電極層405b分別接觸地設置有佈線層436a、佈線層436b,並且源極電極層405a、汲極電極層405b分別與佈線層436a、佈線層436b電連接。
在本實施例中,作為半導體層使用氧化物半導體層403。作為用於氧化物半導體層403的氧化物半導體,至少含有選自In、Ga、Sn及Zn中的一種以上的元素。例如,可以使用:四元金屬氧化物的In-Sn-Ga-Zn-O基氧化物半導體;三元金屬氧化物的In-Ga-Zn-O基氧化物半導體、In-Sn-Zn-O基氧化物半導體、In-Al-Zn-O基氧化物半 導體、Sn-Ga-Zn-O基氧化物半導體、Al-Ga-Zn-O基氧化物半導體、Sn-Al-Zn-O基氧化物半導體;二元金屬氧化物的In-Zn-O基氧化物半導體、Sn-Zn-O基氧化物半導體、Al-Zn-O基氧化物半導體、Zn-Mg-O基氧化物半導體、Sn-Mg-O基氧化物半導體、In-Mg-O基氧化物半導體、In-Ga-O基氧化物半導體;一元金屬氧化物的In-O基氧化物半導體、Sn-O基氧化物半導體、Zn-O基氧化物半導體等。另外,也可以使上述氧化物半導體包含In、Ga、Sn、Zn以外的元素,例如SiO2
例如,In-Ga-Zn-O基氧化物半導體是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物半導體,對其組成比沒有限制。
另外,作為氧化物半導體層403,可以使用以化學式InMO3(ZnO)m(m>0)表示的薄膜。這裏,M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如,作為M,有Ga、Ga和Al、Ga和Mn、Ga和Co等。
另外,當作為氧化物半導體使用In-Zn-O基材料時,將所使用的靶的組成比設定為使原子數比為In:Zn=50:1至1:2(換算為莫耳數比則為In2O3:ZnO=25:1至1:4),較佳為In:Zn=20:1至1:1(換算為莫耳數比則為In2O3:ZnO=1:2至10:1),更佳為In:Zn=1.5:1至15:1(換算為莫耳數比則為In2O3:ZnO=3:4至15:2)。例如,作為用於In-Zn-O基氧化物半導體的形成的靶,當原子數比為In:Zn:O=X:Y:Z時,滿足 Z>1.5X+Y的關係。
使用氧化物半導體層403的電晶體410、420、430、440可以降低截止狀態下的電流值(截止電流值)。由此,可以延長視頻信號等的電信號的保持時間,在電源開啟狀態時可以將寫入間隔設定得較長。因此,可以降低刷新工作的頻度,所以可以得到抑制耗電量的效果。
此外,由於使用氧化物半導體層403的電晶體410、420、430、440可以獲得較高的電場效應遷移率,可以進行高速驅動。因此,藉由在顯示裝置的像素部使用該電晶體,可以提供高影像品質的影像。另外,因為該電晶體可以在同一基板上分別製造驅動電路部或像素部,所以可以縮減顯示裝置的部件數量。
對可以用於具有絕緣表面的基板400的基板沒有大的限定,這裏使用鋇硼矽酸鹽玻璃、硼矽酸鋁玻璃等玻璃基板。
在底閘結構的電晶體410、420、430中,也可以將成為基底膜的絕緣膜設置在基板和閘電極層之間。基底膜具有防止雜質元素從基板擴散的功能,並且該基底膜可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜和氧氮化矽膜中的一種或多種膜的疊層結構形成。
可以使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以這些金屬材料為主要成分的合金材料以單層或疊層形成閘電極層401。
閘極絕緣層402可以藉由電漿CVD法或濺射法等並 使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層或氧化鉿層的單層或疊層來形成。例如,作為第一閘極絕緣層,藉由電漿CVD法來形成厚度為50nm以上且200nm以下的氮化矽層(SiNy(y>0)),作為第二閘極絕緣層,將厚度為5nm以上且300nm以下的氧化矽層(SiOx(x>0))層疊在第一閘極絕緣層上,來形成總計厚度為200nm的閘極絕緣層。
作為用於源極電極層405a和汲極電極層405b的導電膜,例如可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素;以上述元素為成分的合金;或者組合上述元素的合金膜等。另外,也可以採用在Al、Cu等金屬層的下側和上側的一者或者兩者,層疊Ti、Mo、W等高熔點金屬層的結構。此外,藉由使用添加有防止在Al膜中產生小丘或晶須的元素(Si、Nd、Sc等)的Al材料,可以提高耐熱性。
如連接到源極電極層405a、汲極電極層405b的佈線層436a、佈線層436b那樣的導電膜也可以使用與源極電極層405a、汲極電極層405b同樣的材料。
另外,成為源極電極層405a和汲極電極層405b(包括由與此相同的層形成的佈線層)的導電膜可以使用導電金屬氧化物來形成。作為導電性金屬氧化物,可以使用:氧化銦(In2O3);氧化錫(SnO2);氧化鋅(ZnO);氧化銦氧化錫合金(In2O3-SnO2,簡稱為ITO);氧化銦氧 化鋅合金(In2O3-ZnO);或者在這些金屬氧化物材料中包含氧化矽的材料。
作為絕緣膜407、427、437,典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜或氧氮化鋁膜等的無機絕緣膜。
作為保護絕緣層409,可以使用如氮化矽膜、氮化鋁膜、氮氧化矽膜或氮氧化鋁膜等無機絕緣膜。
另外,為了減少起因於電晶體的表面凹凸,也可以在保護絕緣層409上形成平坦化絕緣膜。作為平坦化絕緣膜,可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯等有機材料。此外,除了上述有機材料以外,還可以使用低介電常數材料(low-k材料)等。另外,也可以藉由層疊多個使用這些材料而形成的絕緣膜來形成平坦化絕緣膜。
像這樣,在本實施例中,藉由使用包括場效應遷移率高且截止電流值低的氧化物半導體層的電晶體,可以提供低功耗的顯示裝置。
[實施例4]
在本實施例中,將參照圖19A至圖19E說明包括氧化物半導體層的電晶體及其製造方法的一例。與上述實施例同一的部分或者具有與上述實施例同樣的功能的部分與上述實施例相同,而省略反復說明。另外,省略相同部分的詳細描述。
圖19A至19E顯示電晶體的剖面結構的一例。圖19A 至19E所示的電晶體510是具有與圖18A所示的電晶體410相同的底閘結構的反交錯型薄膜電晶體。
作為用於本實施例的半導體層的氧化物半導體,使用如下一種氧化物半導體,其中藉由以從氧化物半導體去除n型雜質的氫,並儘量不包含氧化物半導體的主要成分之外的雜質的方式進行高純度化,實現i型(本徵)的氧化物半導體或無限趨近於i型(本徵)的氧化物半導體。換言之,其特徵是不藉由添加雜質實現i型化,而藉由儘量去除氫、水等的雜質,來實現高純度化的i型(本徵半導體)或近於高純度化的i型。因此,電晶體510所具有的氧化物半導體層是高純度化及在電性上i型(本徵)化的氧化物半導體層。
此外,在高純度化的氧化物半導體中,載子極少(近於0)且載子濃度為低於1×1014/cm3,較佳低於1×1012/cm3,更佳低於1×1011/cm3
因為在氧化物半導體層中載子極少,所以可以降低電晶體的截止電流。截止電流越少越好。
明確而言,上述具備氧化物半導體層的薄膜電晶體可以在室溫下將通道寬度的每1μm的截止電流密度設定為10aA/μm(1×10-17A/μm)以下或1aA/μm(1×10-18A/μm)以下,進一步設定為10zA/μm(1×10-20A/μm)以下。
藉由將在截止狀態下的電流值(截止電流值)極小的電晶體用於像素部中,可以以很少的影像資料的寫入次數進行靜態影像區中的刷新工作。
此外,上述具備氧化物半導體層的電晶體510幾乎沒有導通電流的溫度依賴性,並且截止電流仍極小。
下面,使用圖19A至圖19E對在基板505上製造電晶體510的製程進行說明。
首先,在具有絕緣表面的基板505上形成導電膜,然後藉由第一光刻製程形成閘電極層511。另外,也可以藉由噴墨法形成抗蝕劑掩模。當藉由噴墨法形成抗蝕劑掩模時不使用光掩模,因此可以縮減製造成本。
具有絕緣表面的基板505可以使用與實施例3所示的基板400同樣的基板。在本實施例中,作為基板505使用玻璃基板。
也可以在基板505和閘電極層511之間設置成為基底膜的絕緣膜。基底膜具有防止來自基板505的雜質元素的擴散的功能,並且使用選自氮化矽膜、氧化矽膜、氮氧化矽膜、氧氮化矽膜中的一種膜或多種膜的疊層結構形成基底膜。
此外,作為閘電極層511的材料,可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以上述金屬材料為主要成分的合金材料,並且,以單層或疊層形成閘電極層511。
接著,在閘電極層511上形成閘極絕緣層507。作為閘極絕緣層507,可以藉由電漿CVD法或濺射法等並使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、氧化鋁層、氮化鋁層、氧氮化鋁層、氮氧化鋁層或氧化鉿層的 單層或疊層形成。
作為本實施例的氧化物半導體,使用藉由去除雜質而實現i型化或實際上i型化的氧化物半導體。因為這種被高純度化的氧化物半導體對介面能階、介面電荷極敏感,所以氧化物半導體層和閘極絕緣層之間的介面是重要的。由此,與被高純度化的氧化物半導體接觸的閘極絕緣層被要求高品質化。
例如,使用μ波(例如,頻率為2.45GHz)的高密度電漿CVD可以形成緻密且絕緣耐壓性高的品質高的絕緣層,所以是較佳的。這是因為藉由使被高純度化的氧化物半導體和高品質的閘極絕緣層密接,可以降低介面能階而使介面特性良好的緣故。
當然,只要能夠形成用作閘極絕緣層的優質的絕緣層,就可以應用濺射法、電漿CVD法等的其他成膜方法。此外,也可以採用藉由成膜之後的熱處理,改善其膜性質、與氧化物半導體之間的介面特性的絕緣層。總之,只要採用如下絕緣層就行:不僅作為閘極絕緣層的膜性質良好,而且可以降低與氧化物半導體之間的介面能階密度而形成良好的介面。
此外,為了儘量不使閘極絕緣層507、氧化物半導體膜530包含氫、羥基及水分,作為在形成氧化物半導體膜530之前進行的預處理,較佳在濺射裝置的預備加熱室中對形成有閘電極層511的基板505或形成到閘極絕緣層507的基板505進行預備加熱,來對吸附到基板505的 氫、水分等的雜質進行脫離及排氣。注意,作為設置在預備加熱室中的排氣單元,較佳使用低溫泵。另外,也可以省略該預備加熱處理。此外,也可以在形成絕緣層516之前,同樣地對形成到源極電極層515a及汲極電極層515b的基板505進行該預備加熱。
接著,在閘極絕緣層507上形成厚度為2nm以上且200nm以下,較佳為5nm以上且30nm以下的氧化物半導體膜530(參照圖19A)。
另外,較佳的是,在藉由濺射法形成氧化物半導體膜530之前,進行引入氬氣體產生電漿的反濺射,來去除附著於閘極絕緣層507表面的粉狀物質(也稱為微粒、塵屑)。反濺射是指一種方法,其中不對靶一側施加電壓,而在氬氣圍下使用RF電源對基板一側施加電壓並在基板上形成電漿來對表面進行改性。另外,也可以使用氮、氦、氧等代替氬氣圍。
作為用於氧化物半導體膜530的氧化物半導體,至少含有選自In、Ga、Sn及Zn中的一種以上的元素。例如,可以使用實施例3所示的四元金屬氧化物、三元金屬氧化物、二元金屬氧化物、一元金屬氧化物等氧化物半導體。另外,也可以使上述氧化物半導體包含In、Ga、Sn、Zn以外的元素,例如SiO2
例如,In-Ga-Zn-O基氧化物半導體是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物半導體,對其組成比沒有限制。
另外,氧化物半導體層可以使用由化學式InMO3(ZnO)m(m>0)表示的薄膜。這裏,M表示選自Zn、Ga、Al、Mn及Co中的一種或多種金屬元素。例如,作為M,有Ga、Ga和Al、Ga和Mn、Ga和Co等。
在本實施例中,作為氧化物半導體膜530,使用In-Ga-Zn-O基氧化物靶並藉由濺射法進行成膜。這步驟的剖面圖相當於圖19A。此外,可以在稀有氣體(典型的是氬)氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下藉由濺射法形成氧化物半導體膜530。
另外,當作為氧化物半導體使用In-Zn-O基材料時,將所使用的靶的組成比設定為使原子數比為In:Zn=50:1至1:2(換算為莫耳數比則為In2O3:ZnO=25:1至1:4),較佳為In:Zn=20:1至1:1(換算為莫耳數比則為In2O3:ZnO=1:2至10:1),更佳為In:Zn=1.5:1至15:1(換算為莫耳數比則為In2O3:ZnO=3:4至15:2)。例如,作為用於In-Zn-O基氧化物半導體的形成的靶,當原子數比為In:Zn:O=X:Y:Z時,滿足Z>1.5X+Y的關係。氧化物靶的填充率為90%以上且100%以下,較佳為95%以上且100%。藉由使用填充率高的金屬氧化物靶,所形成的氧化物半導體膜成為緻密的膜。
作為在形成氧化物半導體膜530時使用的濺射氣體,較佳使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
在保持為減壓狀態的沉積室中保持基板,將基板溫度 設定為100℃以上且600℃以下,較佳設定為200℃以上且400℃以下。藉由邊加熱基板邊進行成膜,可以降低形成了的氧化物半導體膜所包含的雜質濃度。另外,可以減少因濺射產生的損傷。而且,一邊去除沉積室中的殘留水分一邊引入去除了氫及水分的濺射氣體,使用上述靶在基板505上形成氧化物半導體膜530。為了去除沉積室中的殘留水分,較佳使用吸附型的真空泵,例如低溫泵、離子泵、鈦昇華泵。另外,作為排氣單元,也可以使用設置有冷阱的渦輪泵。由於在使用低溫泵排氣的沉積室中,排出例如氫原子、水(H2O)等包含氫原子的化合物(還較佳的是,排出包含碳原子的化合物)等,所以可以降低在該沉積室中形成的氧化物半導體膜所包含的雜質濃度。
作為成膜條件的一例,應用如下條件,即基板和靶之間的距離為100mm,壓力為0.6Pa,直流(DC)電源為0.5kW,採用氧(氧流量比率為100%)氣圍。另外,藉由使用脈衝直流電源,可以減輕在進行成膜時產生的粉狀物質(也稱為微粒、塵屑),且膜厚度分佈也變得均勻,所以是較佳的。
接著,藉由第二光刻製程將氧化物半導體膜530加工為島狀的氧化物半導體層。另外,也可以藉由噴墨法形成用來形成島狀氧化物半導體層的抗蝕劑掩模。當藉由噴墨法形成抗蝕劑掩模時不使用光掩模,因此可以縮減製造成本。
此外,當在閘極絕緣層507中形成接觸孔時,可以在 進行氧化物半導體膜530的加工同時進行該製程。
注意,作為在此進行的氧化物半導體膜530的蝕刻,可以採用乾蝕刻及濕蝕刻中的一者或者兩者。例如,作為用於氧化物半導體膜530的濕蝕刻的蝕刻劑,可以使用混合磷酸、醋酸和硝酸的溶液、過氧化氫氨水(31wt.%的過氧化氫水:28wt.%的氨水:水=5:2:2)等。此外,也可以使用ITO07N(關東化學株式會社製造)。
隨後,對氧化物半導體層進行第一熱處理。藉由第一熱處理,可進行氧化物半導體層的脫水化或脫氫化。第一加熱處理的溫度為400℃以上且750℃以下或者400℃以上且低於基板的應變點。這裏,將基板引入作為加熱處理裝置之一的電爐中,在氮氣圍下以450℃對氧化物半導體層進行1小時的加熱處理之後,不使其接觸於大氣,防止水、氫再次混入到氧化物半導體層中,由此獲得氧化物半導體層531(參照圖19B)。
注意,加熱處理裝置不侷限於電爐而可以使用利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如,可以使用GRTA(Gas Rapid Thermal Anneal:氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal:燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal:快速熱退火)裝置。LRTA裝置是藉由利用從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是指使用高溫氣體進行加熱 處理的裝置。作為高溫的氣體,使用在進行加熱處理的情況下也不與被處理物產生反應的惰性氣體如氬等的稀有氣體或氮。
例如,作為第一加熱處理可以進行GRTA,其中將基板移動到加熱到高溫,即650℃至700℃的惰性氣體中,進行幾分鐘的加熱,然後將基板從加熱到高溫的惰性氣體中取出。
另外,在第一加熱處理中,較佳氮或氦、氖、氬等的稀有氣體不包含水、氫等。或者,較佳將引入到加熱處理裝置中的氮或諸如氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上,更佳設定為7N(99.99999%)以上(即,將雜質濃度設定為1ppm以下,較佳設定為0.1ppm以下)。
此外,也可以在藉由第一加熱處理對氧化物半導體層進行加熱之後,在維持其加熱溫度的同時或在從其加熱溫度降低的過程中,對相同的爐中引入高純度的氧氣體、高純度的N2O氣體或超乾燥氣體(露點為-40℃以下,較佳為-60℃以下)。較佳氧氣體或N2O氣體不包含水、氫等。或者,較佳將引入到加熱處理裝置中的氧氣體或N2O氣體的純度設定為6N以上,較佳設定為7N以上(即,將氧氣體或N2O氣體中的雜質濃度設定為1ppm以下,較佳設定為0.1ppm以下)。藉由利用氧氣體或N2O氣體的作用供應在採用脫水化處理或脫氫化處理排除雜質製程的同時減少了的構成氧化物半導體的主要成分材料的氧,可 以使氧化物半導體層高純度化及在電性上i型(本徵)化。
此外,也可以對加工為島狀的氧化物半導體層之前的氧化物半導體膜530進行氧化物半導體層的第一加熱處理。在此情況下,在第一加熱處理之後從加熱裝置取出基板,進行光刻製程。
注意,除了上述之外,只要在形成氧化物半導體層之後,就可以在氧化物半導體層上層疊源極電極層及汲極電極層之後或在源極電極層及汲極電極層上形成絕緣層之後進行第一加熱處理。
另外,當在閘極絕緣層507中形成接觸孔時,也可以在對氧化物半導體膜530進行第一加熱處理之前或之後進行該形成接觸孔的製程。
此外,藉由將形成氧化物半導體層的製程分為兩次,且將加熱處理分為兩次,基底部件的材料不論是氧化物、氮化物、金屬等的材料,也可以形成具有厚度厚的結晶區(單晶區),即可以形成具有進行了垂直於膜表面的c軸對準的結晶區的氧化物半導體層。例如,形成3nm以下且15nm以下的第一氧化物半導體膜,在氮、氧、稀有氣體或乾燥空氣的氣圍下進行450℃以上且850℃以下,較佳進行550℃以上且750℃以下的第一加熱處理,形成在包括表面的區域具有結晶區(包括板狀結晶)的第一氧化物半導體膜。而且,也可以形成比第一氧化物半導體膜厚的第二氧化物半導體膜,以450℃以上且850℃以下,較 佳以600℃以上且700℃以下進行第二加熱處理,以第一氧化物半導體膜為結晶生長的種使它向上方進行結晶生長,來使第二氧化物半導體膜的整體進行晶化,由此形成具有厚度厚的結晶區的氧化物半導體層。
接著,在閘極絕緣層507及氧化物半導體層531上形成成為源極電極層及汲極電極層(包括由與它們相同的層形成的佈線)的導電膜。作為用於源極電極層及汲極電極層的導電膜,可以使用用於實施例3所示的源極電極層405a、汲極電極層405b的材料。
利用第三光刻製程在導電膜上形成抗蝕劑掩模,並藉由進行選擇性的蝕刻來形成源極電極層515a及汲極電極層515b,然後去除抗蝕劑掩模(參照圖19C)。
作為藉由第三光刻製程形成抗蝕劑掩模時的曝光,較佳使用紫外線、KrF雷射或ArF雷射。後面形成的電晶體的通道長度L取決於在氧化物半導體層531上相鄰的源極電極層的下端部和汲極電極層的下端部之間的間隔寬度。另外,在當通道長度L短於25nm時進行曝光的情況下,較佳使用波長極短,即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行藉由第三光刻製程形成抗蝕劑掩模時的曝光。利用超紫外線的曝光的解析度高且景深大。因此,也可以將後面形成的電晶體的通道長度L設定為10nm以上且1000nm以下,來可以實現電路的工作速度的高速化。
此外,為了縮減用於光刻製程的光掩模數及製程數, 也可以使用由透過的光成為多種強度的曝光掩模的多色調掩模形成的抗蝕劑掩模進行蝕刻製程。由於使用多色調掩模形成的抗蝕劑掩模成為具有多種厚度的形狀,且藉由進行蝕刻可以進一步改變形狀,因此可以用於加工為不同圖案的多個蝕刻製程。由此,可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的抗蝕劑掩模。從而,可以縮減曝光掩模數,並還可以縮減與其對應的光刻製程,所以可以實現製程的簡化。
注意,較佳的是,當進行導電膜的蝕刻時,使蝕刻條件最適化以防止氧化物半導體層531被蝕刻而分斷。但是,難以獲得只對導電膜進行蝕刻而完全不對氧化物半導體層531進行蝕刻的條件,有時當對導電膜進行蝕刻時氧化物半導體層531的一部分被蝕刻,而成為具有槽部(凹部)的氧化物半導體層。
在本實施例中,由於作為導電膜使用Ti膜,並作為氧化物半導體層531使用In-Ga-Zn-O基氧化物半導體,所以作為蝕刻劑使用過氧化氫氨水(氨、水以及過氧化氫水的混合液)。
接著,也可以進行使用N2O、N2、Ar等的氣體的電漿處理,來去除附著到露出的氧化物半導體層的表面的吸附水等。在進行電漿處理的情況下,不接觸於大氣而形成與氧化物半導體層的一部分接觸的成為保護絕緣膜的絕緣層516。
絕緣層516至少具有1nm以上的厚度,並且可以適 當地採用濺射法等的防止對絕緣層516混入水、氫等的雜質的方法形成絕緣層516。當絕緣層516包含氫時,有如下憂慮:因該氫侵入到氧化物半導體層中或該氫抽出氧化物半導體層中的氧而發生氧化物半導體層的背通道的低電阻化(N型化),而形成寄生通道。由此,重要的是,在成膜方法中不使用氫以使絕緣層516成為儘量不包含氫的膜。
在本實施例中,藉由濺射法形成用作絕緣層516的200nm厚的氧化矽膜。進行成膜時的基板溫度可以為室溫以上且300℃以下。在本實施例中採用100℃。可以在稀有氣體(典型的是氬)氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下,藉由濺射法形成氧化矽膜。另外,作為靶,可以使用氧化矽靶或矽靶。例如,可以在包含氧的氣圍下藉由濺射法並使用矽靶形成氧化矽。作為與氧化物半導體層接觸地形成的絕緣層516,使用不包含水分、氫離子、OH-等的雜質並阻擋這些雜質從外部侵入的無機絕緣膜,典型的是,氧化矽膜、氧氮化矽膜、氧化鋁膜或氧氮化鋁膜等。
與形成氧化物半導體膜530的情況相同地,為了去除絕緣層516的沉積室中的殘留水分,較佳使用吸附型的真空泵(低溫泵等)。可以降低在使用低溫泵進行排氣的沉積室中形成的絕緣層516所包含的雜質的濃度。此外,作為用來去除絕緣層516的沉積室中的殘留水分的排氣單元,也可以配備有冷阱的渦輪泵。
作為當形成絕緣層516時使用的濺射氣體,較佳使用去除了氫、水、羥基或氫化物等的雜質的高純度氣體。
接著,在惰性氣體氣圍下或在氧氣體氣圍下進行第二加熱處理(較佳是200℃以上且400℃以下,例如250℃以上且350℃以下)。例如,在氮氣圍下以250℃進行1小時的第二加熱處理。藉由第二加熱處理,氧化物半導體層在其一部分(通道形成區)與絕緣層516接觸的狀態下受到加熱。
經過上述製程,可以對氧化物半導體膜進行第一加熱處理來從氧化物半導體層意圖性地去除氫、水分、羥基或氫化物(也稱為氫化合物)等的雜質,並供應在雜質的消除製程同時減少的構成氧化物半導體的主要成分中的一種的氧。因此,氧化物半導體層高純度化及在電性上i型化。
藉由上述製程形成電晶體510(參照圖19D)。
此外,當作為絕緣層516使用包括很多缺陷的氧化矽層時,藉由在形成氧化矽層之後進行的加熱處理,發揮如下效果:將包含在氧化物半導體層中的氫、水分、羥基或氫化物等的雜質擴散到氧化物絕緣層中,而進一步減少包含在氧化物半導體層中的該雜質。
也可以在絕緣層516上還形成保護絕緣層506。例如,藉由RF濺射法形成氮化矽膜。因為RF濺射法具有高量產性,所以作為保護絕緣層的成膜方法,較佳使用RF濺射法。作為保護絕緣層,使用不包含水分等的雜質 並阻擋這些雜質從外部侵入的無機絕緣膜,使用氮化矽膜、氮化鋁膜等。在本實施例中,使用氮化矽膜來形成保護絕緣層506(參照圖19E)。
在本實施例中,作為保護絕緣層506,將形成到絕緣層516的基板505加熱到100℃至400℃,引入包含氫及水分被去除的高純度氮的濺射氣體並使用矽半導體靶形成氮化矽膜。在此情況下,也較佳與絕緣層516同樣地邊去除處理室中的殘留水分邊形成保護絕緣層506。
也可以在形成保護絕緣層之後,在大氣氣圍中以100℃以上且200℃以下進行1小時以上且30小時以下的加熱處理。在該加熱處理中,既可以保持一定的加熱溫度地進行加熱,又可以反復從室溫到100℃以上且200℃以下的加熱溫度的升溫和從加熱溫度到室溫的降溫多次。
像這樣,藉由使用根據本實施例製造的包括高純度化的氧化物半導體層的電晶體,可以進一步降低截止狀態下的電流值(截止電流值)。由此,可以延長視頻信號等的電信號的保持時間,並將寫入間隔設定得長。從而,因為可以進一步減少刷新工作的頻度,所以可以提高抑制功耗的效果。
此外,因為包括被高純度化的氧化物半導體層的電晶體可以獲得高場效應遷移率,所以可以進行高速驅動。因此,藉由在顯示裝置的像素部中使用該電晶體,可以提供高影像品質的影像。另外,因為該電晶體可以在同一基板上分別製造驅動電路部或像素部,所以可以縮減顯示裝置 的部件數量。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
[實施例5]
可以使用參照實施例1至2中任一個顯示一例的移位暫存器製造顯示裝置。此外,藉由將包括移位暫存器的驅動電路的一部分或全部與像素部一起形成在與該像素部相同的基板上,可以形成系統化面板(system-on-panel)。
在圖10A中,以圍繞設置在第一基板4001上的像素部4002的方式設置有密封材料4005。在圖10A中,在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成並設置在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外,由FPC(Flexible printed circuit,撓性印刷電路)4018a、4018b向另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002供應各種信號及電位。
在圖10B和10C中,以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外,在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此,像素部4002、掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖10B和10C中,在第 一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成並設置在另行準備的基板上的信號線驅動電路4003。在圖10B和10C中,由FPC4018向另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002供應各種信號及電位。
此外,圖10B和10C顯示另行形成信號線驅動電路4003且將該信號線驅動電路4003安裝到第一基板4001的實例,但是不侷限於該結構。既可以另外形成掃描線驅動電路而安裝,又可以另外僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
注意,對另行形成的驅動電路的連接方法沒有特別的限制,而可以採用COG(Chip On Glass:玻璃覆晶封裝)方法、引線接合方法或者TAB(Tape Automated Bongding:卷帶式自動接合)方法等。圖10A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子,圖10B是藉由COG方法安裝信號線驅動電路4003的例子,而圖10C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外,顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
注意,本發明說明中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外,顯示裝置還包括:安裝有連接器諸如FPC、TAB膠帶或TCP的模組; 在TAB膠帶或TCP的端部上設置有印刷線路板的模組;藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外,設置在第一基板上的像素部、掃描線驅動電路及信號線驅動電路可以應用參照實施例1至2中任一個顯示一例的移位暫存器。由於藉由應用該移位暫存器,當在影像顯示裝置的驅動電路中顯示特定顏色(例如,全黑色顯示或全白色顯示)時,可以向多個掃描信號線的各個在同一時序輸出顯示用掃描信號(導通信號或截止信號),因此可以縮短資料寫入時間。此外,可以在進行一同顯示之後確保停止掃描信號線驅動部的期間,且可以減少該期間中的掃描信號線驅動部的功耗。另外,由於藉由進行高速工作,可以減少施加到驅動電路部的負擔,因此可以防止螢幕的閃爍。
作為設置在顯示裝置中的顯示元件,可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件在其範疇內包括由電流或電壓控制亮度的元件,明確地說,發光元件包括無機EL(Electro Luminescence:電致發光)、有機EL等。此外,也可以應用電子墨水等的對比度因電作用而變化的顯示介質。
參照圖11至圖13說明顯示裝置的一個方式。圖11至圖13相當於沿著圖10B的M-N的剖面圖。
如圖11至圖13所示,顯示裝置包括連接端子電極4015及端子電極4016,並且,連接端子電極4015及端子 電極4016藉由各向異性導電膜4019電連接到FPC4018所包括的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成,並且,端子電極4016由與電晶體4010、4011的源極電極及汲極電極相同的導電膜形成。
此外,設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個電晶體。在圖11至圖13中例示像素部4002所包括的電晶體4010和掃描線驅動電路4004所包括的電晶體4011。在圖11中,電晶體4010、4011上設置有絕緣膜4020、絕緣膜4024,在圖12及圖13中還設置有絕緣層4021。注意,絕緣膜4023用作基底膜。
在本實施例中,作為掃描線驅動電路4004可以應用參照實施例1至2中任一個顯示一例的移位暫存器。藉由使用該移位暫存器,作為圖11至圖13所示的本實施例的顯示裝置可以減少驅動電路部的功耗,且防止螢幕的閃爍。
設置在像素部4002中的電晶體4010電連接到顯示元件,構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制,而可以使用各種各樣的顯示元件。
圖11顯示將液晶元件用作顯示元件的液晶顯示裝置的實例。在圖11中,作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。注意,以夾持液晶層4008的方式設置有用作對準膜的絕緣 膜4032、4033。第二電極層4031設置在第二基板4006一側,並且,第一電極層4030和第二電極層4031在其間夾著液晶層4008地層疊。
此外,附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物,並且它是為控制液晶層4008的膜厚度(單元間隙)而設置的。注意,間隔物的形狀不侷限於柱狀,例如也可以使用球狀的間隔物。
當作為顯示元件使用液晶元件時,可以使用熱致液晶、低分子液晶、高分子液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、近晶相、立方相、手向列相、各向同性相等。
另外,也可以採用不使用對準膜的呈現藍相的液晶。藍相是液晶相中之一種,當使膽固醇相液晶的溫度升高時,在即將由膽固醇相液晶轉變成均質相之前呈現。由於藍相只出現在較窄的溫度範圍內,所以為了改善溫度範圍而將混合有幾wt.%以上的手性試劑的液晶組成物用於液晶層。由於包括呈現藍相的液晶和手性試劑的液晶組成物的回應速度短,即為1msec以下,並且它具有光學各向同性,所以不需要對準處理,從而視角依賴性低。另外,由於不需要設置對準膜而不需要摩擦處理,因此可以防止由於摩擦處理而引起的靜電破壞,並可以降低製造製程中的液晶顯示裝置的不良、破損。從而,可以提高液晶顯示裝置的生產率。
此外,高分子分散型液晶(也稱為PDLC(Polymer Dispersed Liquid Crystal)、高分子分散液晶、聚合物分散型液晶)或高分子網路型液晶(PNLC(Polymer Network Liquid Crystal))也可以不使用對準膜。圖14顯示作為液晶層使用高分子液晶的例子。
圖14的顯示裝置是反射型液晶顯示裝置,被夾在第一基板4001和第二基板4006之間的液晶元件4013包括具有反射性的第一電極層4930、具有透光性的第二電極層4931及使用高分子分散型液晶的液晶層4908。另外,在可見一側的第二基板4006的外側(與液晶層4908相反一側)設置有相位差板4951、偏光板4952。層疊相位差板4951和偏光板4952,來可以使它們用作園偏光板。
包括使用高分子分散型液晶的液晶層的液晶顯示裝置利用液晶所引起的散射光進行白色顯示(明亮顯示)。液晶層4908具有在形成高分子網路的高分子層中分散有液晶微粒的結構。
由於在液晶層4908中,當不對第一電極層4930和第二電極層4931施加電壓時(也稱為截止狀態),將分散在高分子層中的液晶微粒隨機排列,且高分子的折射率和液晶分子的折射率不同,因此入射光被液晶微粒散射。因此,即使設置偏光板4952,也液晶層4908偏振的入射光散射,光以一定比例經過偏光板4952釋放到可見一側。由此,可以從可見一側確認的顯示成為明亮顯示。此外,因為液晶層4908成為不透明且白濁的狀態,所以即使具有反射性的第一電極層4930的表面為鏡面,也不會降低 可見性諸如眩光等。
另一方面,由於當對第一電極層4930和第二電極層4931施加電壓時(也稱為導通狀態),在液晶層4908中形成電場,液晶微粒中的液晶分子在電場方向上排列而高分子的折射率和短軸的液晶分子的折射率大致對準,因此入射光不被液晶微粒散射而透過液晶層4908。因此,入射光的偏光狀態被偏光板4952及相位差板4951控制,並且當作為相位差板4951使用1/4波長板(λ/4片)時,入射光在再次釋放到可見一側之前經過偏光板4952及相位差板4951兩次,所以產生1/2波長的相位變化。由此,當釋放時入射光被吸收到偏光板4952,因此可以從可見一側確認的顯示成為暗顯示。
考慮到配置在像素部中的電晶體的漏電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的大小。藉由使用具有高純度的氧化物半導體膜的電晶體,設置具有各像素中的液晶電容的1/3以下,較佳為1/5以下的電容的大小的儲存電容器,就足夠了。
由於本實施例所使用的移位暫存器當在影像顯示裝置的驅動電路中顯示特定顏色(例如,全黑色顯示或全白色顯示)時,可以向多個掃描信號線的各個在同一時序輸出顯示用掃描信號(導通信號或截止信號),因此可以縮短資料寫入時間。此外,可以在進行一同顯示之後確保停止掃描信號線驅動部的期間,且可以減少該期間中的掃描信 號線驅動部的功耗。另外,由於藉由進行高速工作,可以減少施加到驅動電路部的負擔,因此可以防止螢幕的閃爍。
液晶顯示裝置可以採用TN(Twisted Nematic:扭曲向列)模式、IPS(In-Plane-Switching:平面內轉換)模式、FFS(Fringe Field Switching:邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell:軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence:光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal:鐵電性液晶)模式、以及AFLC(Anti Ferroelectric Liquid Crystal:反鐵電性液晶)模式等。
此外,也可以使用常黑型液晶顯示裝置,例如採用垂直配向(VA)模式的透過型液晶顯示裝置。在此,垂直配向模式是指控制液晶顯示面板的液晶分子的排列的方式的一種,是當不施加電壓時液晶分子朝向垂直於面板表面的方向的方式。作為垂直對準模式,例如可以使用MVA(Multi-Domain Vertical Alignment:多象限垂直對準)模式、PVA(Patterned Vertical Alignment:垂直對準型)模式、ASV模式等。此外,也可以使用將像素分成幾個區域(子像素),並且使分子分別倒向不同方向的稱為多疇化或者多域設計的方法。
此外,在顯示裝置中,適當地設置黑底(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如,也可以使用利用偏振基板及相位差基板 的圓偏振。此外,作為光源也可以使用背光燈、側光燈等。
此外,也可以作為背光燈利用多個發光二極體(LED)來進行分時顯示方式(場序制驅動方式)。藉由應用場序制驅動方式,可以不使用濾光片地進行彩色顯示。
此外,作為像素部中的顯示方式,可以採用逐行掃描方式或隔行掃描方式等。此外,當進行彩色顯示時在像素中受到控制的顏色因素不侷限於RGB(R顯示紅色,G顯示綠色,B顯示藍色)的三種顏色。例如,也可以採用RGBW(W顯示白色)、或者對RGB追加黃色(yellow)、青色(cyan)、紫紅色(magenta)等中的一種顏色以上的顏色。此外,每個色彩單元的點也可以具有不同大小的顯示區域。但是,本發明不侷限於彩色顯示的顯示裝置,而也可以應用於單色顯示的顯示裝置。
此外,作為顯示裝置所包括的顯示元件,可以應用利用電致發光的發光元件。利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物而被區別,一般來說,前者被稱為有機EL元件,而後者被稱為無機EL元件。
在有機EL元件中,藉由對發光元件施加電壓,電子和電洞從一對電極分別注入到包含發光有機化合物的層中,以產生電流。然後,藉由使這些載子(電子和電洞)重新結合,發光有機化合物達到激發態,並且當該激發態 恢復到基態時,獲得發光。根據這種機理,該發光元件被稱為電流激勵型發光元件。
根據其元件結構,將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的微粒的發光層,且其發光機理是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件具有利用電介質層夾住發光層並還利用電極夾住該發光層的結構,且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。注意,在此使用有機EL元件作為發光元件而進行說明。
作為發光元件,為了取出發射的光至少一對電極中的一個是透明的即可。並且,在基板上形成電晶體及發光元件,作為發光元件,有從與基板相反一側的表面取出發光的頂部發射;從基板一側的表面取出發光的底部發射;從基板一側的表面及與基板相反一側的表面取出發光的雙面發射結構的發光元件,可以應用上述任一種發射結構的發光元件。
圖12顯示將發光元件用作顯示元件的發光裝置的實例。作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。注意,發光元件4513的結構是由第一電極層4030、電致發光層4511、第二電極層4031構成的疊層結構,但是,不侷限於所顯示的結構。根據從發光元件4513取出的光的方向等,可以適當地改變發光元件4513的結構。
分隔壁4510使用有機絕緣材料或者無機絕緣材料形成。尤其是,使用感光樹脂材料,在第一電極層4030上形成開口部,並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511可以使用一個層構成,也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧碳等侵入發光元件4513中,而也可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜,可以形成氮化矽膜、氮氧化矽膜、DLC膜等。此外,在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此,較佳使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)或覆蓋材料進行封裝(封入),以便使面板不暴露在外部空氣中。
作為填充材料4514,除了氮或氬等惰性氣體以外,還可以使用紫外線固化樹脂、熱固化樹脂,並且,可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙烯-醋酸乙烯酯)。例如,作為填料使用氮即可。
另外,若有需要,也可以在發光元件的射出面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外,也可以在偏光板或圓偏光板上設置抗反射膜。例如,可以進行抗眩光處理,該處理是利用表面的凹凸來擴散反 射光並降低眩光的。
此外,作為顯示裝置,也可以提供使電子墨水驅動的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器),並且具有如下優點:具有與紙同樣的易看性;與其他顯示裝置相比其耗電量低;能夠採用薄且輕形狀。
作為電泳顯示裝置,有各種各樣的形式,但是它是多個包括具有正電荷的第一微粒和具有負電荷的第二微粒的微膠囊分散在溶劑或溶質中,並且,藉由對微膠囊施加電場,使微膠囊中的微粒彼此移動到相對方向,以只顯示集合在一方側的微粒的顏色的裝置。注意,第一微粒或第二微粒包含染料,且在沒有電場時不移動。此外,第一微粒和第二微粒的顏色不同(包含無色)。
如此,電泳顯示裝置是利用介電常數高的物質移動到高電場區,即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑稱為電子墨水,並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外,還可以藉由使用濾色片、具有色素的微粒來進行彩色顯示。
此外,作為微囊中的第一微粒及第二微粒,採用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種或這些材料的組合材料即可。
此外,作為電子紙,還可以應用使用旋轉球顯示方式的顯示裝置。扭轉球顯示方式是指一種方法,其中將一個 半球表面為黑色而另一半球表面為白色的球形微粒配置在用於顯示元件的電極層的第一電極層及第二電極層之間,並在第一電極層及第二電極層之間產生電位差來控制該球形微粒的方向,以進行顯示。
圖13顯示半導體裝置的一個實施例的主動矩陣型電子紙。圖13的電子紙是採用旋轉球顯示方式的顯示裝置的例子。
在連接到電晶體4010的第一電極層4030與設置在第二基板4006上的第二電極層4031之間設置有球形微粒4613,該球形微粒4613具有黑色區4615a和白色區4615b,在該黑色區4615a和白色區4615b周圍包括充滿了液體的空洞4612,並且球形微粒4613的周圍充滿有樹脂等的填充材料4614。第二電極層4031相當於共用電極(對置電極)。第二電極層4031電連接到共用電位元線。
注意,在圖11至圖13中,作為第一基板4001、第二基板4006,除了玻璃基板以外,還可以使用具有撓性的基板。例如,可以使用具有透光性的塑膠基板等。作為塑膠基板,可以使用FRP(Fiberglass-Reinforced Plastics;纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外,也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄膜。
另外,還可以使用含有氧化矽、氧氮化矽、氧化鉿、氧化鋁、氧化鎵等的無機絕緣材料的材料形成絕緣膜 4020。對於閘極絕緣膜4020的製造方法沒有特別的限制,例如可以使用電漿CVD法或濺射法等的成膜方法製造閘極絕緣膜4020。注意,從氫、水分等不容易混入的角度來看,濺射法等是合適的。
注意,作為絕緣膜4024,可以藉由濺射法形成氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜的單層或者疊層。絕緣膜4024用作電晶體的保護膜。
此外,絕緣層4021可以使用無機絕緣材料或者有機絕緣材料來形成。注意,當使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯類樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機絕緣材料時,合適於用作平坦化絕緣膜。此外,除了上述有機絕緣材料以外,還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。
對絕緣層4021的形成方法沒有特別的限制,可以根據其材料而利用濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、輥塗、幕式塗布、刮刀式塗布等。
顯示裝置藉由透過來自光源或顯示元件的光來進行顯示。因此,設置在透過光的像素部中的基板、絕緣膜、導電膜等的薄膜全都對可見光的波長區的光具有透光性。
關於對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、共用電極層、對置電極層等),根 據取出光的方向、設置電極層的地方以及電極層的圖案結構而選擇其透光性、反射性,即可。
作為第一電極層4030、第二電極層4031,可以使用包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫(下面,表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透光性的導電材料。
此外,第一電極層4030、第二電極層4031可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其氮化物中的一種或多種來形成。
此外,由於電晶體容易受到靜電等的破壞,所以較佳設置驅動電路保護用的保護電路。保護電路較佳使用非線性元件構成。
由於如上所述那樣地藉由應用實施例1及2中任一個所示的移位暫存器,當顯示特定顏色(例如,全黑色顯示或全白色顯示)時,可以向多個掃描信號線的各個在同一時序輸出顯示用掃描信號(導通信號或截止信號),因此可以縮短資料寫入時間。此外,可以在進行一同顯示之後確保停止掃描信號線驅動部的期間,且可以減少該期間中的掃描信號線驅動部的功耗。另外,由於藉由進行高速工作,可以減少施加到驅動電路部的負擔,因此可以防止螢 幕的閃爍。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
[實施例6]
本發明說明中揭示的液晶顯示裝置可適用於各種電子裝置(包括遊戲機)。作為電子設備,例如可舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝影機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音頻再現裝置、彈珠機等的大型遊戲機等。
圖15A顯示電視裝置的一例。在電視裝置9600中,外殼9601組裝有顯示部9603。利用顯示部9603可以顯示映射。此外,在此顯示利用支架9605支撐外殼9601的結構。
藉由利用外殼9601所具備的操作開關、另外提供的遙控操作機9610可以進行電視裝置9600的操作。藉由利用遙控操作機9610所具備的操作鍵9609,可以進行頻道及音量的操作,並可以對在顯示部9603上顯示的映射進行操作。此外,也可以採用在遙控操作機9610中設置顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。
另外,電視裝置9600採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者, 藉由數據機連接到有線或無線方式的通信網路,從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖15B例示了數位相框的一例。例如,在數位相框9700中,外殼9701組裝有顯示部9703。顯示部9703可以顯示各種影像,例如藉由顯示使用數位相機等拍攝的影像資料,可以發揮與一般的相框同樣的功能。
另外,數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB纜線等的各種纜線連接的端子等)、記錄媒體插入部等的結構。這些結構也可以組裝到與顯示部同一個面,但是藉由將它們設置在側面或背面上來提高設計性,所以是較佳的。例如,可以對數位相框9700的記錄媒體插入部插入儲存有利用數位相機拍攝的影像資料的記憶體並提取影像資料,然後可以將所提取的影像資料顯示於顯示部9703。
數位相框9700也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式提取所希望的影像資料並進行顯示的結構。
圖16A顯示一種可攜式遊戲機,其由外殼9881和外殼9891的兩個外殼構成,並且藉由連接部9893可以開閉地連接。在外殼9881中組裝有顯示部9882,而在外殼9891中組裝有顯示部9883。另外,圖16A所示的可攜式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、 感測器9888(包括測定如下因素的功能:力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、斜率、振動、氣味或紅外線)以及麥克風9889)等。不用說,可攜式遊戲機的結構並不侷限於上述結構,而是可以採用提供有本發明說明中揭示的至少一個液晶顯示裝置的其他結構。可攜式遊戲機可適當地包括其他輔助設備。圖16A所示的可攜式遊戲機具有儲存在讀出記錄媒體中的程式或資料以將它顯示在顯示部上的功能以及與另一個可攜式遊戲機進行無線通信來共用資訊的功能。另外,圖16A所示的可攜式遊戲機所具有的功能不侷限於此,而可以具有各種功能。
圖16B顯示大型遊戲機的自動賭博機的一例。在自動賭博機9900的外殼9901中組裝有顯示部9903。此外,自動賭博機9900還具備起動杆及停止開關等的操作單元、投幣口、揚聲器等。不用說,自動賭博機9900的結構並不侷限於上述結構,而是可以採用至少具備本發明說明中揭示的液晶顯示裝置的結構。在自動賭博機9900中,可適當地設置其他輔助設備。
圖17A顯示行動電話機的一例。行動電話機1000除了安裝在外殼1001中的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖17A所示的行動電話機1000可以用手指等觸摸顯示部1002來輸入資訊。此外,可以藉由用手指等觸摸顯 示部1002來進行打電話或製作電子郵件等的操作。
顯示部1002的螢幕主要有三個模式。第一模式是主要用於顯示影像的顯示模式。第二模式是主要用於輸入諸如文本的資訊的輸入模式。第三模式是混合顯示模式和輸入模式這兩種模式的顯示和輸入模式。
例如,在打電話或製作電子郵件的情況下,將顯示部1002設定為以文字輸入為主的文字輸入模式,並進行在螢幕上顯示的文字的輸入操作,即可。在此情況下,較佳的是,在顯示部1002的螢幕的大多部分上顯示鍵盤或號碼按鈕。
此外,藉由在行動電話機1000的內部設置具有陀螺儀、加速度感測器等檢測傾斜度的感測器的檢測裝置,來判斷行動電話機1000的方向(行動電話機1000是否針對橫向模式而被水平置放或針對肖像模式而被垂直置放),而可以對顯示部1002的螢幕顯示進行自動切換。
此外,藉由觸摸顯示部1002或對外殼1001的操作按鈕1003進行操作,切換螢幕模式。另外,還可以根據顯示在顯示部1002上的影像種類切換螢幕模式。例如,當顯示在顯示部上的視頻信號為動態影像的資料時,將螢幕模式切換成顯示模式,而當顯示在顯示部上的視頻信號為文字資料時,將螢幕模式切換成輸入模式。
此外,當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有利用顯示部1002的觸摸操作的輸入時,也可以以將螢幕模式從輸入 模式切換成顯示模式的方式來進行控制。
還可以將顯示部1002用作影像感測器。例如,藉由用手掌或手指觸摸顯示部1002,來拍攝掌紋、指紋等,從而可以進行身份識別。此外,藉由在顯示部1002中使用發射近紅外光的背光燈或發射近紅外光的感測光源,也可以拍攝手指靜脈、手掌靜脈等。
圖17B也是行動電話的機的一例。圖17B中的行動電話機具有:設置有外殼9411的顯示裝置9410,外殼9411包括顯示部分9412和操作按鈕9413以及;設置有外殼9401的通信裝置9400,外殼9401包括操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405以及在接收到電話時發光的發光部分9406,並且具有顯示功能的顯示裝置9410與具有電話功能的通信裝置9400可以在箭頭所示的兩個方向上裝卸。因此,可以將顯示裝置9410和通信裝置9400的短軸互相連接,或將顯示裝置9410和通信裝置9400的長軸互相連接。另外,當只需顯示功能時,可以從通信裝置9400上卸下顯示裝置9410,可以單獨使用顯示裝置9410。通信裝置9400和顯示裝置9410可以藉由無線通信或有線通信來進行影像或輸入資訊的收發,並分別具有可進行充電的電池。

Claims (10)

  1. 一種半導體裝置的驅動方法,其中,該半導體裝置包括第一電晶體、第二電晶體、第三電晶體、第四電晶體及第五電晶體,其中,該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、及該第五電晶體的每一者包含源極、汲極及閘極,其中,該第一電晶體的該源極及該汲極的其中一者與該第二電晶體的該源極及該汲極的其中一者相互電連接,其中,該第一電晶體的該閘極、該第三電晶體的該源極及該汲極的其中一者、與該第四電晶體的該源極及該汲極的其中一者相互電連接,其中,該第二電晶體的該閘極、該第四電晶體的該閘極、與該第五電晶體的該源極及該汲極的其中一者相互電連接,其中,該第三電晶體的該閘極與該第五電晶體的該閘極相互電連接,其中,該方法包括:供應該第一電晶體的該源極及該汲極的另外一者時脈信號,供應該第二電晶體的該源極及該汲極的另外一者電位可變的驅動電壓,供應該第三電晶體的該源極及該汲極的另外一者高電位驅動電壓,供應該第四電晶體的該源極及該汲極的另外一者低電位驅動電壓,且供應該第五電晶體的該源極及該汲極的另外一者低電位驅動電壓。
  2. 如申請專利範圍第1項所述的半導體裝置的驅動方法,其中,該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、及該第五電晶體的每一者包含通道形成區,該通道形成區包含氧化物半導體。
  3. 如申請專利範圍第1項所述的半導體裝置的驅動方法,其中,該第一電晶體的該源極及該汲極的其中一者與該第二電晶體的該源極及該汲極的其中一者直接相互連接,其中,該第二電晶體的該閘極、該第四電晶體的該閘極、與該第五電晶體的該源極及該汲極的其中一者直接相互連接,且其中,該第三電晶體的該閘極與該第五電晶體的該閘極直接相互連接。
  4. 如申請專利範圍第1項所述的半導體裝置的驅動方法,其中,該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、及該第五電晶體的每一者包含通道形成區,該通道形成區包含氧化物半導體,其中,該第一電晶體的該源極及該汲極的其中一者與該第二電晶體的該源極及該汲極的其中一者直接相互連接,其中,該第二電晶體的該閘極、該第四電晶體的該閘極、與該第五電晶體的該源極及該汲極的其中一者直接相互連接,且其中,該第三電晶體的該閘極與該第五電晶體的該閘極直接相互連接。
  5. 一種半導體裝置的驅動方法,其中,該半導體裝置包括第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體及第六電晶體,其中,該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體、及該第六電晶體的每一者包含源極、汲極及閘極,其中,該第一電晶體的該源極及該汲極的其中一者與該第二電晶體的該源極及該汲極的其中一者相互電連接,其中,該第一電晶體的該閘極、該第三電晶體的該源極及該汲極的其中一者、與該第四電晶體的該源極及該汲極的其中一者相互電連接,其中,該第二電晶體的該閘極、該第四電晶體的該閘極、該第五電晶體的該源極及該汲極的其中一者、與該第六電晶體的該源極及該汲極的其中一者相互電連接,其中,該第三電晶體的該閘極與該第五電晶體的該閘極相互電連接,其中,該方法包括:供應該第一電晶體的該源極及該汲極的另外一者時脈信號,供應該第二電晶體的該源極及該汲極的另外一者電位可變的驅動電壓,供應該第三電晶體的該源極及該汲極的另外一者高電位驅動電壓,供應該第四電晶體的該源極及該汲極的另外一者低電位驅動電壓,供應該第五電晶體的該源極及該汲極的另外一者低電位驅動電壓,且供應該第六電晶體的該源極及該汲極的另外一者高電位驅動電壓。
  6. 如申請專利範圍第5項所述的半導體裝置的驅動方法,其中,該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體、及該第六電晶體的每一者包含通道形成區,該通道形成區包含氧化物半導體。
  7. 如申請專利範圍第5項所述的半導體裝置的驅動方法,其中,該第一電晶體的該源極及該汲極的其中一者與該第二電晶體的該源極及該汲極的其中一者直接相互連接,其中,該第二電晶體的該閘極、該第四電晶體的該閘極、該第五電晶體的該源極及該汲極的其中一者、與該第六電晶體的該源極及該汲極的其中一者直接相互連接,且其中,該第三電晶體的該閘極與該第五電晶體的該閘極直接相互連接。
  8. 如申請專利範圍第5項所述的半導體裝置的驅動方法,其中,該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體、及該第六電晶體的每一者包含通道形成區,該通道形成區包含氧化物半導體,其中,該第一電晶體的該源極及該汲極的其中一者與該第二電晶體的該源極及該汲極的其中一者直接相互連接,其中,該第二電晶體的該閘極、該第四電晶體的該閘極、該第五電晶體的該源極及該汲極的其中一者、與該第六電晶體的該源極及該汲極的其中一者直接相互連接,且其中,該第三電晶體的該閘極與該第五電晶體的該閘極直接相互連接。
  9. 如申請專利範圍第1至8項中任一項所述的半導體裝置的驅動方法,其中,電位可變的該驅動電壓是可變電位驅動電壓,其電位切換於高電位驅動電壓與低電位驅動電壓之間。
  10. 如申請專利範圍第1至8項中任一項所述的半導體裝置的驅動方法,還包括一電晶體,其連接該第三電晶體的該源極及該汲極的其中一者與該第一電晶體的該閘極。
TW107116661A 2010-05-21 2011-05-19 脈衝輸出電路、移位暫存器及顯示裝置 TWI665871B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-117615 2010-05-21
JP2010117615 2010-05-21

Publications (2)

Publication Number Publication Date
TW201832472A TW201832472A (zh) 2018-09-01
TWI665871B true TWI665871B (zh) 2019-07-11

Family

ID=44972132

Family Applications (8)

Application Number Title Priority Date Filing Date
TW112100484A TW202343405A (zh) 2010-05-21 2011-05-19 脈衝輸出電路、移位暫存器及顯示裝置
TW109124924A TWI733532B (zh) 2010-05-21 2011-05-19 脈衝輸出電路、移位暫存器及顯示裝置
TW108113578A TWI701905B (zh) 2010-05-21 2011-05-19 脈衝輸出電路、移位暫存器及顯示裝置
TW106122555A TWI631824B (zh) 2010-05-21 2011-05-19 脈衝輸出電路、移位暫存器及顯示裝置
TW105117622A TWI600277B (zh) 2010-05-21 2011-05-19 脈衝輸出電路、移位暫存器及顯示裝置
TW107116661A TWI665871B (zh) 2010-05-21 2011-05-19 脈衝輸出電路、移位暫存器及顯示裝置
TW110123914A TWI792374B (zh) 2010-05-21 2011-05-19 脈衝輸出電路、移位暫存器及顯示裝置
TW100117581A TWI556577B (zh) 2010-05-21 2011-05-19 脈衝輸出電路、移位暫存器及顯示裝置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
TW112100484A TW202343405A (zh) 2010-05-21 2011-05-19 脈衝輸出電路、移位暫存器及顯示裝置
TW109124924A TWI733532B (zh) 2010-05-21 2011-05-19 脈衝輸出電路、移位暫存器及顯示裝置
TW108113578A TWI701905B (zh) 2010-05-21 2011-05-19 脈衝輸出電路、移位暫存器及顯示裝置
TW106122555A TWI631824B (zh) 2010-05-21 2011-05-19 脈衝輸出電路、移位暫存器及顯示裝置
TW105117622A TWI600277B (zh) 2010-05-21 2011-05-19 脈衝輸出電路、移位暫存器及顯示裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW110123914A TWI792374B (zh) 2010-05-21 2011-05-19 脈衝輸出電路、移位暫存器及顯示裝置
TW100117581A TWI556577B (zh) 2010-05-21 2011-05-19 脈衝輸出電路、移位暫存器及顯示裝置

Country Status (5)

Country Link
US (6) US9117537B2 (zh)
JP (8) JP5596619B2 (zh)
KR (11) KR102615409B1 (zh)
TW (8) TW202343405A (zh)
WO (1) WO2011145666A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511116B (zh) 2006-10-17 2015-12-01 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
KR102378013B1 (ko) 2009-11-06 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112011106101B3 (de) 2010-03-02 2022-03-24 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
KR101798645B1 (ko) * 2010-03-02 2017-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
KR101389120B1 (ko) * 2010-03-02 2014-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
KR102615409B1 (ko) 2010-05-21 2023-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
TWI446717B (zh) * 2010-06-23 2014-07-21 Au Optronics Corp 移位暫存器電路及移位暫存器
US9466618B2 (en) 2011-05-13 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including two thin film transistors and method of manufacturing the same
US9030837B2 (en) 2011-06-10 2015-05-12 Scott Moncrieff Injection molded control panel with in-molded decorated plastic film that includes an internal connector
US8718224B2 (en) 2011-08-05 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
TWI805306B (zh) * 2011-08-29 2023-06-11 日商半導體能源研究所股份有限公司 半導體裝置
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
US9443608B2 (en) 2012-04-25 2016-09-13 Joled Inc. Shift register having multiple output units connected in cascade as display device scan line driving circuit
US9367120B2 (en) 2012-05-04 2016-06-14 Blackberry Limited Electronic device and method of detecting touches on a touch-sensitive display
US9244572B2 (en) 2012-05-04 2016-01-26 Blackberry Limited Electronic device including touch-sensitive display and method of detecting touches
KR102022698B1 (ko) * 2012-05-31 2019-11-05 삼성디스플레이 주식회사 표시 패널
US9742378B2 (en) 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
US9041453B2 (en) * 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
US9424950B2 (en) 2013-07-10 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI666623B (zh) 2013-07-10 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置、驅動器電路及顯示裝置
US9436324B2 (en) 2013-11-04 2016-09-06 Blackberry Limited Electronic device including touch-sensitive display and method of detecting touches
CN103943053B (zh) * 2013-12-30 2017-01-04 上海中航光电子有限公司 一种栅极驱动电路及其移位寄存器
CN103985366B (zh) * 2014-05-04 2016-03-30 合肥京东方光电科技有限公司 栅极驱动电路、阵列基板及显示装置
JP6109424B2 (ja) * 2014-06-23 2017-04-05 シャープ株式会社 表示装置およびその駆動方法
KR102330497B1 (ko) * 2015-06-02 2021-11-24 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
CN104992661B (zh) * 2015-07-29 2017-09-19 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
DE102015216403A1 (de) 2015-08-27 2017-03-02 Schaeffler Technologies AG & Co. KG Schutzanordnung zum Schutz eines Insassen eines Fahrzeugs vor einer Reisekrankheit, Fahrzeug mit der Schutzanordnung und Verfahren zum Schutz eines Insassen eines Fahrzeugs vor einer Reisekrankheit
CN105185290B (zh) * 2015-09-06 2017-10-10 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
JP2018054901A (ja) * 2016-09-29 2018-04-05 株式会社半導体エネルギー研究所 表示システムおよび電子機器
CN108320692B (zh) * 2018-02-14 2022-01-07 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示面板
KR20200013923A (ko) 2018-07-31 2020-02-10 엘지디스플레이 주식회사 게이트 구동부 및 이를 이용한 전계발광 표시장치
TWI691766B (zh) * 2018-11-16 2020-04-21 友達光電股份有限公司 顯示裝置的製作方法
CN111179849B (zh) * 2020-01-06 2021-03-26 京东方科技集团股份有限公司 控制单元、控制电路、显示装置及其控制方法
CN111583866B (zh) * 2020-06-30 2021-12-17 武汉天马微电子有限公司 输出控制单元、输出控制电路、显示面板和显示装置
CN115602125A (zh) * 2021-07-08 2023-01-13 乐金显示有限公司(Kr) 选通驱动器和使用其的显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW582005B (en) * 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
US20080080661A1 (en) * 2006-10-03 2008-04-03 Mitsubishi Electric Corporation Shift register circuit and image display apparatus containing the same
US20080258998A1 (en) * 2006-10-17 2008-10-23 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5596619U (zh) 1978-12-25 1980-07-04
US5973531A (en) * 1997-06-20 1999-10-26 Sun Microsystems, Inc. Method for generating a pulse output in a dynamic register
KR100311204B1 (ko) * 1998-10-20 2001-11-02 가나이 쓰토무 액정표시장치
JP3822060B2 (ja) 2000-03-30 2006-09-13 シャープ株式会社 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
TWI277057B (en) 2000-10-23 2007-03-21 Semiconductor Energy Lab Display device
JP4501048B2 (ja) * 2000-12-28 2010-07-14 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに表示駆動装置、読取駆動装置
JP3533187B2 (ja) 2001-01-19 2004-05-31 Necエレクトロニクス株式会社 カラー液晶ディスプレイの駆動方法、その回路及び携帯用電子機器
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP4439761B2 (ja) * 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
US6788108B2 (en) * 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2003188383A (ja) * 2001-12-14 2003-07-04 Hitachi Ltd 半導体集積回路装置及びその製造方法
US6845140B2 (en) 2002-06-15 2005-01-18 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
JP4460822B2 (ja) * 2002-11-29 2010-05-12 東芝モバイルディスプレイ株式会社 双方向シフトレジスタ、これを用いた駆動回路、平面表示装置
JP4425547B2 (ja) * 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
JP3797337B2 (ja) * 2003-02-25 2006-07-19 ソニー株式会社 シフトレジスタおよび表示装置
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
US7122969B2 (en) * 2003-06-18 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
JP4480968B2 (ja) 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP2005134780A (ja) 2003-10-31 2005-05-26 Mitsubishi Electric Corp シフトレジスタおよびそれを備える表示装置
JP4686972B2 (ja) * 2003-11-17 2011-05-25 ソニー株式会社 シフトレジスタ回路、基本回路および表示装置
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4993544B2 (ja) 2005-03-30 2012-08-08 三菱電機株式会社 シフトレジスタ回路
JP4896420B2 (ja) * 2005-03-30 2012-03-14 株式会社 日立ディスプレイズ 表示装置
CN100538794C (zh) 2005-05-02 2009-09-09 株式会社半导体能源研究所 发光器件及其驱动方法、显示模块以及电子器具
US7203264B2 (en) * 2005-06-28 2007-04-10 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors
KR100666637B1 (ko) * 2005-08-26 2007-01-10 삼성에스디아이 주식회사 유기 전계발광 표시장치의 발광제어 구동장치
KR101192777B1 (ko) 2005-12-02 2012-10-18 엘지디스플레이 주식회사 쉬프트 레지스터
TWI325132B (en) 2006-02-10 2010-05-21 Au Optronics Corp Shift register capable of self feedback
JP5079350B2 (ja) 2006-04-25 2012-11-21 三菱電機株式会社 シフトレジスタ回路
US7443202B2 (en) 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
US7832647B2 (en) 2006-06-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
TWI612509B (zh) 2006-09-29 2018-01-21 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP5525685B2 (ja) 2006-10-17 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び電子機器
TWI340947B (en) 2006-12-29 2011-04-21 Chimei Innolux Corp Shift register and liquid crystal display
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
TWI360094B (en) 2007-04-25 2012-03-11 Wintek Corp Shift register and liquid crystal display
CN100592425C (zh) * 2007-04-27 2010-02-24 群康科技(深圳)有限公司 移位寄存器及液晶显示器
TWI373019B (en) 2007-05-09 2012-09-21 Chunghwa Picture Tubes Ltd Shift register and shift register apparatus therein
JP4968681B2 (ja) 2007-07-17 2012-07-04 Nltテクノロジー株式会社 半導体回路とそれを用いた表示装置並びにその駆動方法
GB2452278A (en) * 2007-08-30 2009-03-04 Sharp Kk A scan pulse shift register for an active matrix LCD display
GB2452279A (en) 2007-08-30 2009-03-04 Sharp Kk An LCD scan pulse shift register stage with a gate line driver and a separate logic output buffer
WO2009034749A1 (ja) * 2007-09-12 2009-03-19 Sharp Kabushiki Kaisha シフトレジスタ
JP5538890B2 (ja) * 2007-09-12 2014-07-02 シャープ株式会社 シフトレジスタ
US20090141004A1 (en) 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5063706B2 (ja) 2007-12-27 2012-10-31 シャープ株式会社 シフトレジスタおよび表示装置
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
KR101441392B1 (ko) * 2008-04-18 2014-09-17 엘지디스플레이 주식회사 쉬프트 레지스터를 갖는 표시장치
GB2459661A (en) * 2008-04-29 2009-11-04 Sharp Kk A low power NMOS latch for an LCD scan pulse shift register
JP5141363B2 (ja) 2008-05-03 2013-02-13 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
JP5136198B2 (ja) 2008-05-14 2013-02-06 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
TWI366194B (en) 2008-06-06 2012-06-11 Au Optronics Corp Shift register
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP4582216B2 (ja) * 2008-07-12 2010-11-17 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
JP5472781B2 (ja) * 2008-10-08 2014-04-16 Nltテクノロジー株式会社 シフトレジスタ及び表示装置並びにシフトレジスタの駆動方法
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI501401B (zh) * 2008-10-31 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP5540430B2 (ja) 2009-04-14 2014-07-02 Nltテクノロジー株式会社 走査線駆動回路、表示装置及び走査線駆動方法
US8593415B2 (en) * 2009-06-19 2013-11-26 Lg Electronics Inc. Method for processing touch signal in mobile terminal and mobile terminal using the same
TWI409787B (zh) 2009-10-30 2013-09-21 Au Optronics Corp 具有克服關機殘影的移位暫存器及消除關機殘影方法
KR101389120B1 (ko) 2010-03-02 2014-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
DE112011106101B3 (de) 2010-03-02 2022-03-24 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
KR101798645B1 (ko) 2010-03-02 2017-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
KR101798260B1 (ko) 2010-03-12 2017-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102615409B1 (ko) 2010-05-21 2023-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
TWI541782B (zh) * 2010-07-02 2016-07-11 半導體能源研究所股份有限公司 液晶顯示裝置
WO2012002197A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9336739B2 (en) 2010-07-02 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW582005B (en) * 2001-05-29 2004-04-01 Semiconductor Energy Lab Pulse output circuit, shift register, and display device
US20080080661A1 (en) * 2006-10-03 2008-04-03 Mitsubishi Electric Corporation Shift register circuit and image display apparatus containing the same
US20080258998A1 (en) * 2006-10-17 2008-10-23 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device

Also Published As

Publication number Publication date
TW201218629A (en) 2012-05-01
TWI701905B (zh) 2020-08-11
KR101805228B1 (ko) 2017-12-05
JP2017045069A (ja) 2017-03-02
US11468860B2 (en) 2022-10-11
KR20230173747A (ko) 2023-12-27
KR101903341B1 (ko) 2018-10-01
KR102190686B1 (ko) 2020-12-14
KR20180069932A (ko) 2018-06-25
KR20200140936A (ko) 2020-12-16
TW201832472A (zh) 2018-09-01
TW202207629A (zh) 2022-02-16
KR102615409B1 (ko) 2023-12-20
JP2021093236A (ja) 2021-06-17
TW201735542A (zh) 2017-10-01
US20170148408A1 (en) 2017-05-25
US20150364211A1 (en) 2015-12-17
JP7412500B2 (ja) 2024-01-12
KR20180107311A (ko) 2018-10-01
KR101870605B1 (ko) 2018-06-25
TW202112070A (zh) 2021-03-16
TW202343405A (zh) 2023-11-01
KR20170135994A (ko) 2017-12-08
KR101958613B1 (ko) 2019-03-14
KR20180031055A (ko) 2018-03-27
US9543039B2 (en) 2017-01-10
US20210056923A1 (en) 2021-02-25
KR20190075171A (ko) 2019-06-28
TW201633715A (zh) 2016-09-16
KR101840181B1 (ko) 2018-03-19
KR20130082094A (ko) 2013-07-18
KR102471756B1 (ko) 2022-11-28
JP5781673B2 (ja) 2015-09-24
US10818256B2 (en) 2020-10-27
US9117537B2 (en) 2015-08-25
US20230107990A1 (en) 2023-04-06
JP2019033493A (ja) 2019-02-28
JP5596619B2 (ja) 2014-09-24
TW201943207A (zh) 2019-11-01
US11942058B2 (en) 2024-03-26
JP2015028834A (ja) 2015-02-12
KR20220163511A (ko) 2022-12-09
KR102289951B1 (ko) 2021-08-17
TWI792374B (zh) 2023-02-11
TWI556577B (zh) 2016-11-01
KR101994074B1 (ko) 2019-06-27
TWI733532B (zh) 2021-07-11
KR20210103581A (ko) 2021-08-23
WO2011145666A1 (en) 2011-11-24
US20210390921A1 (en) 2021-12-16
TWI600277B (zh) 2017-09-21
KR20190027946A (ko) 2019-03-15
US11107432B2 (en) 2021-08-31
TWI631824B (zh) 2018-08-01
JP2016028366A (ja) 2016-02-25
JP2012009125A (ja) 2012-01-12
US20110285675A1 (en) 2011-11-24
JP2024041798A (ja) 2024-03-27
JP2023021964A (ja) 2023-02-14

Similar Documents

Publication Publication Date Title
JP7412500B2 (ja) 半導体装置、表示装置