TWI446717B - 移位暫存器電路及移位暫存器 - Google Patents

移位暫存器電路及移位暫存器 Download PDF

Info

Publication number
TWI446717B
TWI446717B TW099120531A TW99120531A TWI446717B TW I446717 B TWI446717 B TW I446717B TW 099120531 A TW099120531 A TW 099120531A TW 99120531 A TW99120531 A TW 99120531A TW I446717 B TWI446717 B TW I446717B
Authority
TW
Taiwan
Prior art keywords
circuit
shift register
pull
pulse signal
output
Prior art date
Application number
TW099120531A
Other languages
English (en)
Other versions
TW201201513A (en
Inventor
Chen Lun Chiu
Yi Suei Liao
Ping Lin Chen
Kuan Yu Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW099120531A priority Critical patent/TWI446717B/zh
Priority to US13/042,702 priority patent/US20110317803A1/en
Publication of TW201201513A publication Critical patent/TW201201513A/zh
Application granted granted Critical
Publication of TWI446717B publication Critical patent/TWI446717B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Description

移位暫存器電路及移位暫存器
本發明是有關於顯示技術領域，且特別是有關於移位暫存器電路以及移位暫存器的電路結構。
在液晶顯示器的閘極驅動電路中使用非晶矽(a-Si)製程製作移位暫存器，是目前薄膜電晶體液晶顯示器技術上的主流，具有節省積體電路(IC)成本、簡化模組段製造流程以及增加玻璃基板利用效率等優點。在此，移位暫存器電路包括多個級聯耦接的移位暫存器，用以依序產生多個驅動脈衝訊號；並且各個移位暫存器產生的驅動脈衝訊號將作為下一級移位暫存器的啟始脈衝訊號。
然而，在某些惡劣環境下，例如低溫操作面板時薄膜電晶體會因溫度導致其導通電流急速下降，如此一來在以非晶矽為架構的移位暫存器電路將面臨無法正常產生閘極驅動脈衝訊號進而導致無法正常驅動面板的問題。雖然可以嘗試靠拉高移位暫存器的操作電壓來克服，但相對將會使移位暫存器電路的操作功率增加，這對可攜式面板來說是極為不利的一點。
本發明的目的是提供一種移位暫存器電路，即使電晶體在低溫環境中導通電流較低，其仍可正常產生驅動脈衝訊號，解決低溫啟動的問題。
本發明的再一目的是提供一種移位暫存器，其可解決先前技術中存在的低溫啟動問題。
因此，本發明實施例提出的一種移位暫存器電路，其包括多個移位暫存器，用以依序輸出多個驅動脈衝訊號。其中，在用以依序輸出每M個驅動脈衝訊號之M個移位暫存器中，最後輸出驅動脈衝訊號之移位暫存器接受在先輸出驅動脈衝訊號之(M-1)個移位暫存器依序輸出的(M-1)個啟始脈衝訊號之致能而產生驅動脈衝訊號，M為正整數且大於2。
在本發明的一實施例中，上述之最後輸出驅動脈衝訊號之移位暫存器包括上拉電路、驅動電路以及下拉電路。其中，上拉電路包括多個開關元件，各個開關元件的輸出端電性耦接至公共節點，並且各個開關元件分別接受上述之(M-1)個啟始脈衝訊號之控制並將(M-1)個啟始脈衝訊號傳遞至公共節點；驅動電路包括控制端、輸入端以及輸出端，驅動電路的控制端電性耦接至公共節點，驅動電路的輸入端接收時脈訊號，且驅動電路的輸出端在其控制端被致能時依據時脈訊號輸出驅動脈衝訊號；下拉電路電性耦接至公共節點與驅動電路之輸出端，以將公共節點與輸出端的電位下拉至預設電位。
在本發明的一實施例中，上述之各個開關元件係電晶體，而電晶體的閘極接收上述之(M-1)個啟始脈衝訊號中之相應者，電晶體的第一源/汲極電性耦接至閘極，且電晶體的第二源/汲極電性耦接至公共節點。
在本發明的一實施例中，上述之(M-1)個啟始脈衝訊號的開週期部分重疊。
在本發明的一實施例中，上述之(M-1)個啟始脈衝訊號的開週期相互不重疊。
本發明實施例提出的一種移位暫存器，其包括上拉電路、驅動電路以及下拉電路。其中，上拉電路接受多個依序提供的脈衝訊號之控制並將各個脈衝訊號傳遞至上拉電路之輸出端；驅動電路包括控制端、輸入端以及輸出端，驅動電路之控制端電性耦接至上拉電路之輸出端，驅動電路之輸入端接收時脈訊號，且驅動電路之輸出端在其控制端被致能時依據時脈訊號輸出驅動脈衝訊號；下拉電路電性耦接至上拉電路之輸出端與驅動電路之輸出端，以將上拉電路之輸出端與驅動電路之輸出端的電位下拉至預設電位。
在本發明的一實施例中，上述之移位暫存器的上拉電路包括多個開關元件，各個開關元件分別接受各個脈衝訊號之控制並將脈衝訊號傳遞至上拉電路之輸出端。進一步地，各個開關元件可係電晶體；電晶體的閘極接收脈衝訊號中之相應者，電晶體的第一源/汲極電性耦接至其閘極，且電晶體的第二源/汲極電性耦接至上拉電路之輸出端。
在本發明的一實施例中，上述之多個依序提供的脈衝訊號之開週期部分重疊；又或者，上述之多個依序提供的脈衝訊號之開週期相互不重疊。
本發明實施例提出的另一種移位暫存器電路，其包括多個移位暫存器，用以依序輸出多個驅動脈衝訊號，且驅動脈衝訊號中之每M個依序輸出的驅動脈衝訊號之開週期部分重疊，M為正整數且大於等於2。其中，用以依序輸出每M個驅動脈衝訊號的M個移位暫存器中，最後輸出驅動脈衝訊號的移位暫存器接受除M個移位暫存器之外的另一移位暫存器輸出的啟始脈衝訊號之致能而產生驅動脈衝訊號。
在本發明的一實施例中，上述之啟始脈衝訊號與M個驅動脈衝訊號中最後輸出的驅動脈衝訊號之開週期相互不重疊。
在本發明的一實施例中，上述之最後輸出驅動脈衝訊號的移位暫存器包括上拉電路、驅動電路以及下拉電路。其中，上拉電路包括開關元件，開關元件接受啟始脈衝訊號之控制並將啟始脈衝訊號傳遞至開關元件的輸出端；驅動電路包括控制端、輸入端以及輸出端，驅動電路之控制端電性耦接至上拉電路之輸出端，驅動電路之輸入端接收時脈訊號，且驅動電路之輸出端在其控制端被致能時依據時脈訊號輸出驅動脈衝訊號；下拉電路電性耦接至上拉電路之輸出端與驅動電路之輸出端，以將上拉電路之輸出端與驅動電路之輸出端的電位下拉至預設電位。
在本發明的一實施例中，上述之開關元件係電晶體，而電晶體的閘極接收啟始脈衝訊號，電晶體的第一源/汲極電性耦接至其閘極，且電晶體的第二源/汲極電性耦接至上拉電路之輸出端。
本發明實施例藉由對移位暫存器的電路結構進行特定設計及/或對移位暫存器電路中各個移位暫存器之間的電連接關係進行重新配置，以延長各個移位暫存器中用以輸出驅動脈衝訊號之電晶體的閘極電位之充電時間，使得移位暫存器即使在低溫環境下仍可正常產生驅動脈衝訊號，能夠在無需拉高移位暫存器的操作電壓之情形下仍可有效解決先前技術中低溫啟動的問題。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
請參閱圖1，其繪示出相關於本發明第一實施例提出的一種移位暫存器電路之局部結構示意圖。如圖1所示，移位暫存器電路10適用於顯示器的閘極驅動電路，但本發明並不限於此，例如其也可應用於顯示器的源極驅動電路。具體地，移位暫存器電路10包括多個移位暫存器例如SR(N-2)、SR(N-1)及SR(N)，其利用多相時脈例如兩相時脈XCK、CK來產生閘極驅動脈衝訊號，但本發明並不以此為限；本實施例中，移位暫存器SR(N-2)、SR(N-1)及SR(N)用以依序產生閘極驅動脈衝訊號G(N-2)、G(N-1)及G(N)，N為正整數。
更具體地，移位暫存器SR(N-2)電性耦接至電源電位VSS並接受時脈訊號CK與啟始脈衝訊號ST(N-4)及ST(N-3)的控制以產生閘極驅動脈衝訊號G(N-2)以及另一啟始脈衝訊號ST(N-2)，在此，啟始脈衝訊號ST(N-2)與閘極驅動脈衝訊號G(N-2)具有相同的時序。移位暫存器SR(N-1)電性耦接至電源電位VSS並接受時脈訊號XCK與啟始脈衝訊號ST(N-3)及ST(N-2)的控制以產生閘極驅動脈衝訊號G(N-1)以及另一啟始脈衝訊號ST(N-1)，在此，啟始脈衝訊號ST(N-1)與閘極驅動脈衝訊號G(N-1)具有相同的時序。移位暫存器SR(N)電性耦接至電源電位VSS並接受時脈訊號CK與啟始脈衝訊號ST(N-2)及ST(N-1)的控制以產生閘極驅動脈衝訊號G(N)以及另一啟始脈衝訊號ST(N)，在此，啟始脈衝訊號ST(N)與閘極驅動脈衝訊號G(N)具有相同的時序。簡言之，在用以依序輸出每三個閘極驅動脈衝訊號例如G(N-2)、G(N-1)及G(N)之三個移位暫存器SR(N-2)、SR(N-1)及SR(N)中，最後輸出閘極驅動脈衝訊號G(N)之移位暫存器SR(N)接受在先輸出閘極驅動脈衝訊號G(N-2)及G(N-1)之兩個移位暫存器SR(N-2)及SR(N-1)依序輸出的兩個啟始脈衝訊號ST(N-2)與ST(N-1)之致能而產生閘極驅動脈衝訊號G(N)。
請參閱圖2，其繪示出相關於本發明第一實施例的移位暫存器電路10中的任意移位暫存器例如SR(N)之內部電路結構示意圖。如圖2所示，移位暫存器SR(N)包括上拉電路11、驅動電路13與下拉電路15。其中，上拉電路11包括電晶體T1及T2以作為開關元件使用，電晶體T1及T2的源/汲極皆電性耦接至節點B，電晶體T1的汲/源極電性耦接至電晶體T1的閘極，電晶體T2的汲/源極電性耦接至電晶體T2的閘極，並且各個電晶體T1及T2分別透過其閘極以接受啟始脈衝訊號ST(N-1)及ST(N-2)之控制並將啟始脈衝訊號ST(N-1)及ST(N-2)傳遞至節點B，以對節點B進行充電。驅動電路13包括電晶體T3，而電晶體T3的閘極作為控制端電性耦接至節點B，電晶體T3的汲/源極作為輸入端接收時脈訊號CK，電晶體T3的源/汲極作為輸出端並依據時脈訊號CK輸出閘極驅動脈衝訊號G(N)。下拉電路15電性耦接至節點B與電晶體T3的源/汲極，以在閘極驅動脈衝訊號G(N)截止輸出之期間將節點B與電晶體T3的源/汲極之電位皆下拉至預設電位例如電源電位VSS。
請參閱圖3A及圖3B，其繪示出啟始脈衝訊號ST(N-2)與ST(N-1)之間的兩種不同的時序關係。於圖3A中，啟始脈衝訊號ST(N-2)與啟始脈衝訊號ST(N-1)的開週期(亦即高位準期間)部分重疊；而於圖3B中，啟始脈衝訊號ST(N-2)與啟始脈衝訊號ST(N-1)的開週期相互不重疊。由於先前技術中僅採用前一級移位暫存器SR(N-1)產生的啟始脈衝訊號ST(N-1)來對節點B充電，當移位暫存器SR(N)處於低溫環境中而導致電晶體T1的導通電流不足時，節點B處的電壓將無法充電至足夠電位，導致無法正常產生閘極驅動脈衝訊號G(N)；而於本實施例中，由於移位暫存器SR(N)採用前兩級移位暫存器SR(N-2)及SR(N-1)產生的啟始脈衝訊號ST(N-2)及ST(N-1)對節點B進行充電，因此即使電晶體T1及T2處於低溫環境下，節點B處的電壓可藉由依序產生的兩個啟始脈衝訊號ST(N-2)及ST(N-1)來充電，增加節點B的充電時間，達到在低溫下仍可正常產生閘極驅動脈衝訊號之效果。在此需要說明的是，移位暫存器SR(N)並不限於採用兩個啟始脈衝訊號來對節點B進行充電，其亦可根據實際設計的需要而採用三個或更多個啟始脈衝訊號來對節點B進行充電，相應地上拉電路11中的電晶體之數量也需相應增加。
於本發明第一實施例中，其係透過對各個移位暫存器的內部電路結構進行變更(例如，在上拉電路11中增加電晶體T2)以及相應地調整移位暫存器電路10中各個移位暫存器SR(N-2)~SR(N)之間的電連接關係來解決先前技術中低溫啟動的問題，但本發明並不限於此，其也可不改變移位暫存器的內部電路結構，而僅改變移位暫存器電路中的各個移位暫存器中的電連接關係而達成解決先前技術中的低溫啟動之問題，例如圖4、圖5及圖6所示之實施型態。
請參閱圖4，其繪示出相關於本發明第二實施例提出的一種移位暫存器電路之局部結構示意圖。如圖4所示，移位暫存器電路30適用於顯示器的閘極驅動電路，但本發明並不限於此，其也可應用於顯示器的源極驅動電路。具體地，移位暫存器電路30包括多個移位暫存器例如SR(N-2)、SR(N-1)及SR(N)，其利用多相時脈例如兩相時脈XCK、CK來產生閘極驅動脈衝訊號，但本發明並不以此為限；本實施例中，移位暫存器SR(N-2)、SR(N-1)及SR(N)用以依序產生閘極驅動脈衝訊號G(N-2)、G(N-1)及G(N)，N為正整數。
更具體地，移位暫存器SR(N-2)電性耦接至電源電位VSS並接受時脈訊號CK與啟始脈衝訊號ST(N-4)的控制以產生閘極驅動脈衝訊號G(N-2)以及另一啟始脈衝訊號ST(N-2)。移位暫存器SR(N-1)電性耦接至電源電位VSS並接受時脈訊號XCK與啟始脈衝訊號ST(N-3)的控制以產生閘極驅動脈衝訊號G(N-1)以及另一啟始脈衝訊號ST(N-1)。移位暫存器SR(N)電性耦接至電源電位VSS並接受時脈訊號CK與啟始脈衝訊號ST(N-2)的控制以產生閘極驅動脈衝訊號G(N)。
請參閱圖5，其繪示出相關於本發明第二實施例的移位暫存器電路30中的任意移位暫存器例如SR(N)之內部電路結構示意圖。如圖5所示，移位暫存器SR(N)包括上拉電路31、驅動電路33與下拉電路35。其中，上拉電路31包括電晶體T1以作為開關元件使用，電晶體T1的源/汲極電性耦接至節點B，電晶體T1的汲/源極電性耦接至電晶體T1的閘極，並且電晶體T1透過其閘極以接受啟始脈衝訊號ST(N-2)之控制並將啟始脈衝訊號ST(N-2)傳遞至節點B。驅動電路33包括電晶體T3，而電晶體T3的閘極作為控制端電性耦接至節點B，電晶體T3的汲/源極作為輸入端接收時脈訊號CK，電晶體T3的源/汲極作為輸出端並依據時脈訊號CK輸出閘極驅動脈衝訊號G(N)。下拉電路35電性耦接至節點B與電晶體T3的源/汲極，以在閘極驅動脈衝訊號G(N)截止輸出之期間將節點B與電晶體T3的源/汲極之電位皆下拉至預設電位例如電源電位VSS。
請一併參閱圖4至圖6，其中圖6繪示出依序產生的閘極驅動脈衝訊號G(N-2)、G(N-1)及G(N)與啟始脈衝訊號ST(N-2)及ST(N-1)的時序圖。於圖6中，閘極驅動脈衝訊號G(N-2)、G(N-1)與G(N)中之每相鄰兩者之間的開週期部分重疊，啟始脈衝訊號ST(N-2)及ST(N-1)分別與閘極驅動脈衝訊號G(N-2)及G(N-1)的時序相同。本實施例中，對於移位暫存器電路30中的任意移位暫存器例如SR(N)，其上拉電路31所採用的啟始脈衝訊號並非如先前技術所採用之前一級移位暫存器SR(N-1)產生的ST(N-1)，而係由更前一級移位暫存器SR(N-2)所產生，並且本實施例採用的啟始脈衝訊號ST(N-2)與閘極驅動脈衝訊號G(N)的開週期相互不重疊，使得節點B的充電時間相較於先前技術而言得以延長，同樣可以解決低溫啟動的問題
需要說明的是，於本發明第二實施例中，任意移位暫存器例如SR(N)並不限於如上所述之採用啟始脈衝訊號ST(N-2)，其可根據實際設計的需要採用除SR(N-1)之外的任意前級移位暫存器產生的啟始脈衝訊號ST(N-K)以達到延長節點B的充電時間之效果，其中K大於等於2。
綜上所述，本發明實施例藉由對移位暫存器的電路結構進行特定設計及/或對移位暫存器電路中各個移位暫存器之間的電連接關係進行重新配置，以延長各個移位暫存器中用以輸出驅動脈衝訊號的電晶體之閘極電位的充電時間，使得移位暫存器即使在低溫環境下仍可正常產生驅動脈衝訊號，能夠在無需拉高移位暫存器的操作電壓之情形下仍可有效解決先前技術中低溫啟動的問題。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、30．．．移位暫存器電路
SR(N-2)~SR(N)．．．移位暫存器
XCK、CK．．．時脈訊號
VSS．．．電源電位
ST(N-4)~ST(N)．．．啟始脈衝訊號
G(N-2)~G(N)．．．閘極驅動脈衝訊號
11、31．．．上拉電路
13、33．．．驅動電路
15、35．．．下拉電路
T1、T2、T3．．．電晶體
B．．．節點
圖1繪示出相關於本發明第一實施例提出的一種移位暫存器電路之局部結構示意圖。
圖2繪示出圖1所示移位暫存器電路中的任意移位暫存器之內部電路結構示意圖。
圖3A與圖3B分別繪示出圖2所示移位暫存器所採用的二啟始脈衝訊號之間的兩種不同的時序關係。
圖4繪示出相關於本發明第二實施例提出的一種移位暫存器電路之局部結構示意圖。
圖5繪示出圖4所示移位暫存器電路中的任意移位暫存器之內部電路結構示意圖。
圖6繪示出圖4所示多個閘極驅動脈衝訊號與多個啟始脈衝訊號的時序圖。
SR(N)．．．移位暫存器
CK．．．時脈訊號
VSS．．．電源電位
ST(N-2)、ST(N-1)、ST(N)．．．啟始脈衝訊號
G(N)．．．閘極驅動脈衝訊號
11．．．上拉電路
13．．．驅動電路
15．．．下拉電路
T1、T2、T3．．．電晶體
B．．．節點

Claims (9)

  1. 一種移位暫存器電路，包括：多個移位暫存器，用以依序輸出多個閘極驅動脈衝訊號；其中，用以依序輸出每M個該些閘極驅動脈衝訊號之M個該些移位暫存器中，最後輸出該閘極驅動脈衝訊號之該移位暫存器接受先輸出該些閘極驅動脈衝訊號之(M-1)個該些移位暫存器依序輸出的(M-1)個啟始脈衝訊號，最後輸出該閘極驅動脈衝訊號之該移位暫存器更包括一上拉電路、一驅動電路及一下拉電路，該上拉電路、該驅動電路及該下拉電路電性耦接至一公共節點，該些(M-1)個啟始脈衝訊號並傳送至該驅動電路而產生該閘極驅動脈衝訊號，M為正整數且大於2。
  2. 如申請專利範圍第1項所述之移位暫存器電路，其中：該上拉電路，包括多個開關元件，該些開關元件的輸出端電性耦接至該公共節點，該些開關元件分別接受該(M-1)個啟始脈衝訊號之控制並將該(M-1)個啟始脈衝訊號傳遞至該公共節點；該驅動電路，包括一控制端、一輸入端以及一輸出端，該控制端電性耦接至該公共節點，該輸入端接收一時脈訊號，且該輸出端在該控制端被致能時依據該時脈訊號輸出該閘極驅動脈衝訊號；以及該下拉電路，電性耦接至該公共節點與該輸出端，以將該公共節點與該輸出端的電位下拉至一預設電位。
  3. 如申請專利範圍第2項所述之移位暫存器電路，其中每一該些開關元件係一電晶體，該電晶體的閘極接收該(M-1)個啟始脈衝訊號中之一相應者，該電晶體之第一源/汲極電性耦接至該閘極，且該電晶體之第二源/汲極電性耦接至該公共節點。
  4. 如申請專利範圍第1項所述之移位暫存器電路，其中該 (M-1)個啟始脈衝訊號的開週期部分重疊。
  5. 如申請專利範圍第1項所述之移位暫存器電路，其中該(M-1)個啟始脈衝訊號的開週期相互不重疊。
  6. 一種移位暫存器電路，包括：多個移位暫存器，用以依序輸出多個閘極驅動脈衝訊號，且該些閘極驅動脈衝訊號中之每M個依序輸出的該些閘極驅動脈衝訊號之開週期部分重疊，M為正整數且大於等於2；其中，用以依序輸出每M個該些閘極驅動脈衝訊號的M個該些移位暫存器中，最後輸出該閘極驅動脈衝訊號的該移位暫存器接受除該(M-1)個移位暫存器之外的另一該移位暫存器輸出的一啟始脈衝訊號，最後輸出該閘極驅動脈衝訊號的該移位暫存器更包括一上拉電路、一驅動電路及一下拉電路，該上拉電路、該驅動電路及該下拉電路彼此電性耦接，除該(M-1)個移位暫存器之外的另一該移位暫存器輸出的該啟始脈衝訊號並傳送至該驅動電路而產生該閘極驅動脈衝訊號。
  7. 如申請專利範圍第6項所述之移位暫存器電路，其中該啟始脈衝訊號與M個該些閘極驅動脈衝訊號中最後輸出的該閘極驅動脈衝訊號之開週期相互不重疊。
  8. 如申請專利範圍第6項所述之移位暫存器電路，其中：該上拉電路，包括一開關元件，該開關元件接受該啟始脈衝訊號之控制並將該啟始脈衝訊號傳遞至該開關元件的輸出端；該驅動電路，包括一控制端、一輸入端以及一輸出端，該驅動電路之該控制端電性耦接至該上拉電路之該輸出端，該驅動電路之該輸入端接收一時脈訊號，且該驅動電路之該輸出端在該控制端被致能時依據該時脈訊號輸出該閘極驅動脈衝訊號；以及該下拉電路，電性耦接至該上拉電路之該輸出端與該驅動 電路之該輸出端，以將該上拉電路之該輸出端與該驅動電路之該輸出端的電位下拉至一預設電位。
  9. 如申請專利範圍第8項所述之移位暫存器電路，其中該開關元件係一電晶體，該電晶體的閘極接收該啟始脈衝訊號，該電晶體的第一源/汲極電性耦接至該閘極，且該電晶體的第二源/汲極電性耦接至該上拉電路之該輸出端。
TW099120531A 2010-06-23 2010-06-23 移位暫存器電路及移位暫存器 TWI446717B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099120531A TWI446717B (zh) 2010-06-23 2010-06-23 移位暫存器電路及移位暫存器
US13/042,702 US20110317803A1 (en) 2010-06-23 2011-03-08 Shift register circuit and shift register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099120531A TWI446717B (zh) 2010-06-23 2010-06-23 移位暫存器電路及移位暫存器

Publications (2)

Publication Number Publication Date
TW201201513A TW201201513A (en) 2012-01-01
TWI446717B true TWI446717B (zh) 2014-07-21

Family

ID=45352562

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099120531A TWI446717B (zh) 2010-06-23 2010-06-23 移位暫存器電路及移位暫存器

Country Status (2)

Country Link
US (1) US20110317803A1 (zh)
TW (1) TWI446717B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI426486B (zh) * 2010-12-16 2014-02-11 Au Optronics Corp 運用於電荷分享畫素的整合面板型閘極驅動電路
CN202838908U (zh) * 2012-09-20 2013-03-27 北京京东方光电科技有限公司 栅极驱动电路、阵列基板和显示装置
KR101997775B1 (ko) * 2012-12-05 2019-10-01 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
CN103680386B (zh) * 2013-12-18 2016-03-09 深圳市华星光电技术有限公司 用于平板显示的goa电路及显示装置
TWI512703B (zh) * 2014-03-06 2015-12-11 Au Optronics Corp 移位暫存電路及移位暫存器
TWI744096B (zh) * 2020-11-18 2021-10-21 友達光電股份有限公司 閘極驅動電路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI320564B (en) * 2005-08-25 2010-02-11 Au Optronics Corp A shift register driving method
KR101296645B1 (ko) * 2007-03-12 2013-08-14 엘지디스플레이 주식회사 쉬프트 레지스터
TWI366194B (en) * 2008-06-06 2012-06-11 Au Optronics Corp Shift register
TWI398852B (zh) * 2008-06-06 2013-06-11 Au Optronics Corp 可降低時脈偶合效應之移位暫存器及移位暫存器單元
TWI400686B (zh) * 2009-04-08 2013-07-01 Au Optronics Corp 液晶顯示器之移位暫存器
KR102289951B1 (ko) * 2010-05-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
US8515001B2 (en) * 2010-12-24 2013-08-20 Lg Display Co., Ltd. Shift register

Also Published As

Publication number Publication date
TW201201513A (en) 2012-01-01
US20110317803A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
TWI491175B (zh) 移位暫存器
TWI433459B (zh) 雙向移位暫存器
WO2017054399A1 (zh) 一种移位寄存器, 其驱动方法, 栅极驱动电路及显示装置
TWI384756B (zh) 移位暫存器
JP6239325B2 (ja) ゲート駆動回路、アレイ基板及び表示装置
KR101143531B1 (ko) 액정 디스플레이 게이트 구동 장치
TWI404036B (zh) 液晶顯示器
EP3611720A1 (en) Shift register unit, gate driving circuit, and driving method
TWI421872B (zh) 能降低耦合效應之移位暫存器
RU2514903C2 (ru) Схема возбуждения линий сигнала сканирования и устройство отображения, включающее в себя данную схему
TWI415052B (zh) 開關裝置與應用該開關裝置之移位暫存器電路
EP3709287B1 (en) Gate drive circuit and drive method therefor, and display device
JP6414920B2 (ja) シフトレジスタユニット、表示パネル及び表示装置
WO2017206542A1 (zh) 移位寄存器及其操作方法、栅极驱动电路和显示装置
TWI446717B (zh) 移位暫存器電路及移位暫存器
WO2013152604A1 (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
WO2015000271A1 (zh) 移位寄存器单元及驱动方法、移位寄存器电路及显示装置
WO2016161768A1 (zh) 移位寄存器单元、驱动电路和方法、阵列基板和显示装置
US11875748B2 (en) Gate driving circuit, display substrate, display device and gate driving method for realizing frequency doubling output
WO2015014149A1 (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
WO2014173025A1 (zh) 移位寄存器单元、栅极驱动电路与显示器件
KR20130083151A (ko) 게이트 구동 회로 및 이를 구비한 표시 장치
JP6009153B2 (ja) 表示装置
TWI473069B (zh) 閘極驅動裝置
TW201430797A (zh) 移位暫存器、使用該移位暫存器之閘極驅動電路與顯示裝置