TWI640991B - 改良式快閃記憶體單元與相關解碼器 - Google Patents

改良式快閃記憶體單元與相關解碼器 Download PDF

Info

Publication number
TWI640991B
TWI640991B TW106116362A TW106116362A TWI640991B TW I640991 B TWI640991 B TW I640991B TW 106116362 A TW106116362 A TW 106116362A TW 106116362 A TW106116362 A TW 106116362A TW I640991 B TWI640991 B TW I640991B
Authority
TW
Taiwan
Prior art keywords
voltage
source line
memory device
decoder
erase gate
Prior art date
Application number
TW106116362A
Other languages
English (en)
Other versions
TW201742075A (zh
Inventor
曉萬 陳
英 李
順 武
Original Assignee
超捷公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 超捷公司 filed Critical 超捷公司
Publication of TW201742075A publication Critical patent/TW201742075A/zh
Application granted granted Critical
Publication of TWI640991B publication Critical patent/TWI640991B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本發明係關於僅有四個端子的一快閃記憶體單元，以及用於操作一陣列之此等快閃記憶體單元的解碼器電路系統。本發明允許各快閃記憶體單元具有少於先前技術的端子，進而簡化解碼器電路系統與每個快閃記憶體單元所需的整體晶粒空間。本發明亦可在四個端子中的一或多者上使用高電壓，使得儘管端子數目少於先前技術的快閃記憶體單元，仍能進行讀取、抹除與程式化操作。

Description

改良式快閃記憶體單元與相關解碼器 【相關申請案之交互參照】
本申請案主張2016年5月18日申請之美國專利申請案第15/158,460號的優先權。
本發明係關於僅有四個端子的一快閃記憶體單元，以及用於操作一陣列之此等快閃記憶體單元的解碼器電路系統。本發明允許各快閃記憶體單元具有少於先前技術的端子，進而簡化解碼器電路系統與每個快閃記憶體單元所需的整體晶粒空間。本發明亦可在四個端子中的一或多者上使用高電壓，使得儘管端子數目少於先前技術的快閃記憶體單元，仍能進行讀取、抹除與程式化操作。
非揮發性記憶體單元為所屬技術領域中所熟知。圖1顯示一先前技術之非揮發性分離閘記憶體單元10，其包含五個端子。記憶體單元10包含第一導電類型(如P型)之半導體基材12。基材12具有一表面，其上形成有第二導電類型(如N型)的一第一區域14(亦已知為源極線(SL))。在基材12的表面上形成有N型的一第二區域16(亦已知為汲極線)。第一區域14與第二區域16之間係通道區 域18。位元線BL 20連接至第二區域16。字線WL 22定位於通道區域18之一第一部分上方且與該第一部分絕緣。字線22幾乎沒有或完全沒有與第二區域16重疊。浮閘FG 24係在通道區域18的另一部分上方。浮閘24係與其絕緣，且與字線22相鄰。浮閘24亦與第一區域14相鄰。浮閘24可與第一區域14重疊以提供自第一區域14至浮閘24中之耦合。耦合閘CG(亦已知為控制閘)26在浮閘24上方且與其絕緣。抹除閘EG 28係在第一區域14上方，並與浮閘24及耦合閘26相鄰且與其等絕緣。浮閘24之頂隅角可指向T形抹除閘28之內側隅角以增強抹除效率。抹除閘28亦與第一區域14絕緣。美國專利第7,868,375號中更具體描述記憶體單元10，其揭露全文係以引用之方式併入本文。
下文說明先前技術之非揮發性記憶體單元10之抹除及程式化的一例示性操作。透過富爾諾罕(Fowler-Nordheim)穿隧機制，藉由在其他端子等於零伏特的情況下在抹除閘28上施加一高電壓來抹除記憶體單元10。電子從浮閘24穿隧至抹除閘28中，致使浮閘24帶正電，使單元10在讀取狀況中為接通狀態。所得的單元抹除狀態係已知為「1」狀態。
透過一源極側熱電子程式化機制，藉由在耦合閘26上施加一高電壓、在源極線14上施加一高電壓、在抹除閘28施加一中電壓、及在位元線20上施加一程式化電流來程式化記憶體單元10。流過字線22與浮閘24間之間隙的一部分電子獲得足夠的能量以注入 浮閘24，致使浮閘24帶負電，使單元10在讀取狀況中為斷開狀態。所得的單元程式化狀態係已知為「0」狀態。
在如下的一電流感測模式中讀取記憶體單元10：一偏壓電壓施加於位元線20上，一偏壓電壓施加於字線22上，一偏壓電壓施加於耦合閘26上，一偏壓或零電壓施加於抹除閘28上，且源極線14經接地。存在有一單元電流從位元線20流到源極線14以用於抹除狀態，且有不顯著或零單元電流從位元線20流到源極線14以用於程式化狀態。或者，可在一反向電流感測模式中讀取記憶體單元10，其中位元線20經接地且一偏壓電壓施加於源極線24上。在此模式中，電流反轉方向從源極線14至位元線20。
或者，可在如下的一電壓感測模式中讀取記憶體單元10：一偏壓電流(至接地)施加於位元線20上，一偏壓電壓施加於字線22上，一偏壓電壓施加於耦合閘26上，一偏壓電壓施加於抹除閘28上，且一偏壓電壓施加於源極線14上。存在有一單元輸出電壓(顯著>0V)於位元線20上以用於抹除狀態，且有不顯著或接近零的輸出電壓於位元線20上以用於程式化狀態。或者，可在一反向電壓感測模式中讀取記憶體單元10，其中以一偏壓電壓加偏壓於位元線20且一偏壓電流(至接地)施加於源極線14上。在此模式中，記憶體單元10輸出電壓係在源極線14上而非在位元線20上。
在先前技術中，正或零電壓之多種組合係施加至字線22、耦合閘26、以及浮閘24以執行讀取、程式化、以及抹除操作。
回應於讀取命、抹除命令或程式化命令，邏輯電路270(圖2)使各種電壓以一種合時且最不干擾之方式供應至經選取記憶體單元10及非選取記憶體單元10二者的各個部分。
對於經選取及非選取之記憶體單元10，施加之電壓及電流如下：如下文中所使用，使用下列縮寫：源極線或第一區域14(SL)、位元線20(BL)、字線22(WL)、以及耦合閘26(CG)。
在申請人的最近申請案(2015年1月21日提出申請的美國專利申請案第14/602,262號)中，申請人揭示一發明，藉此在讀取、程式化、及/或抹除操作期間負電壓可施加至字線22及/或耦合閘 26，該專利申請案以引用的方式併入本文。在本實施例中，施加至經選取及非選取之記憶體單元10的電壓及電流係如下。
在美國專利申請案第14/602,262號的另一實施例中，當記憶體單元10在讀取、抹除、及程式化操作期間未經選取時可將負電壓施加至字線22，且在一抹除操作期間可將負電壓施加至耦合閘26，使得能夠施加下列電壓：
以上所列之CGINH信號係經施加至一非選取單元之耦合閘26的一抑制信號，該非選取單元與一經選取單元共用一抹除閘28。
圖2描繪用於一快閃記憶體系統之一架構之由申請人最近研發的一實施例，該快閃記憶體系統包含晶粒200。晶粒200包含：用於儲存資料的記憶體陣列215及記憶體陣列220，記憶體陣列215及記憶體陣列220包含如先前於圖1描述為記憶體單元10之記憶體單元行及記憶體單元列；墊240及墊280，用於致能晶粒200之其他組件與下列者之間的電連通：通常是，依序連接至接腳(未顯示) 的導線接合(未顯示)，或用以從封裝晶片外面接取積體電路的封裝凸塊，或用於互連至SOC(系統單晶片)上之其他巨集(macro)的巨集介面接腳(macro interface pin)(未顯示)；用以為該系統提供正及負電壓供應的高電壓電路275；用於提供如冗餘及內建自我測試之各種控制功能的控制邏輯270；類比電路265；用以分別自記憶體陣列215及記憶體陣列220讀取資料的感測電路260及261；用以分別在記憶體陣列215及記憶體陣列220中存取欲讀取或欲寫入之列的列解碼器電路245及列解碼器電路246；用以分別在記憶體陣列215及記憶體陣列220中存取欲讀取或欲寫入之位元的行解碼器電路255及行解碼器電路256；用以分別為記憶體陣列215及記憶體陣列220的程式化及抹除操作提供增高電壓的電荷泵電路250及電荷泵電路251；由記憶體陣列215及記憶體陣列220共用以用於讀寫操作的負電壓驅動器電路230；在讀寫操作期間由記憶體陣列215使用的高電壓驅動器電路225及在讀寫操作期間由記憶體陣列220使用的高電壓驅動器電路226。
由於快閃記憶體系統在各種計算裝置與電子裝置中變得普及，所以使其設計能夠減少每個記憶體單元所需之晶粒空間，以及降低快閃記憶體系統中所使用解碼器的整體複雜度越來越重要。所需要的是使快閃記憶體單元設計利用比先前技術少的端子，以及遵照該設計操作快閃記憶體單元用的簡化型電路系統。
本發明係關於僅有四個端子的一快閃記憶體單元，以及用於操作一陣列之此等快閃記憶體單元的解碼器電路系統。本發明允許各快閃記憶體單元具有少於先前技術的端子，進而簡化解碼器電路系統與每個快閃記憶體單元所需的整體晶粒空間。本發明亦可在四個端子中的一或多者上使用高電壓，使得儘管端子數目少於先前技術的快閃記憶體單元，仍能進行讀取、抹除與程式化操作。
10‧‧‧記憶體單元
12‧‧‧基材
14‧‧‧源極線
16‧‧‧第二區域
18‧‧‧通道區域
20‧‧‧位元線
22‧‧‧字線
24‧‧‧源極線/浮閘
26‧‧‧耦合閘
28‧‧‧抹除閘
200‧‧‧晶粒
215‧‧‧記憶體陣列
220‧‧‧記憶體陣
225‧‧‧高電壓驅動器電路
226‧‧‧高電壓驅動器電路
230‧‧‧負電壓驅動器電路
240‧‧‧墊
245‧‧‧列解碼器電路
246‧‧‧列解碼器電路
250‧‧‧電荷泵電路
251‧‧‧電荷泵電路
255‧‧‧行解碼器電路
256‧‧‧行解碼器電路
260‧‧‧感測電路
265‧‧‧類比電路
270‧‧‧邏輯電路
275‧‧‧高電壓電路
280‧‧‧墊
300‧‧‧快閃記憶體單元
400‧‧‧符號表示
500‧‧‧晶粒
501‧‧‧記憶體陣列
502‧‧‧高電壓列解碼器(WSHDR)
503‧‧‧行解碼器電路
511‧‧‧記憶體陣列
512‧‧‧高電壓列解碼器(WSHDR)
513‧‧‧行解碼器電路
521‧‧‧記憶體陣列
522‧‧‧高電壓列解碼器(WSHDR)
523‧‧‧行解碼器電路
531‧‧‧記憶體陣列
532‧‧‧高電壓列解碼器(WSHDR)
533‧‧‧行解碼器電路
541‧‧‧列解碼器電路
542‧‧‧列解碼器電路
543‧‧‧感測放大器
544‧‧‧類比電路
545‧‧‧數位邏輯電路
546‧‧‧高電壓產生電路
547‧‧‧低電壓產生電路
548‧‧‧巨集介面接腳ITFC接腳
600‧‧‧列解碼器
601‧‧‧NAND閘
602‧‧‧反向器
610‧‧‧解碼器電路
611‧‧‧PMOS電晶體
612‧‧‧PMOS電晶體
613‧‧‧NMOS電晶體
614‧‧‧PMOS電晶體
615‧‧‧NMOS電晶體
620‧‧‧解碼器電路
621‧‧‧PMOS電晶體
622‧‧‧PMOS電晶體
623‧‧‧NMOS電晶體
624‧‧‧PMOS電晶體
625‧‧‧NMOS電晶體
700‧‧‧高電壓解碼器
710‧‧‧高電壓位準偏移致能電路
711‧‧‧高電壓位準偏移電路
712‧‧‧低電壓鎖存器
720‧‧‧抹除閘解碼器
721‧‧‧抹除閘解碼器
730‧‧‧源極線解碼器
731‧‧‧源極線解碼器
800‧‧‧抹除閘解碼器
801‧‧‧NMOS電晶體
802‧‧‧PMOS電晶體
803‧‧‧PMOS電晶體
900‧‧‧抹除閘解碼器
901‧‧‧NMOS電晶體
902‧‧‧PMOS電晶體
1000‧‧‧抹除閘解碼器
1001‧‧‧PMOS電晶體
1002‧‧‧PMOS電晶體
1100‧‧‧源極線解碼器
1101‧‧‧NMOS電晶體
1102‧‧‧NMOS電晶體
1103‧‧‧NMOS電晶體
1104‧‧‧NMOS電晶體
1200‧‧‧源極線解碼器
1201‧‧‧NMOS電晶體
1202‧‧‧NMOS電晶體
1203‧‧‧NMOS電晶體
1300‧‧‧源極線解碼器
1301‧‧‧NMOS電晶體
1302‧‧‧NMOS電晶體
1400‧‧‧源極線解碼器
1401‧‧‧PMOS電晶體
1402‧‧‧PMOS電晶體
1403‧‧‧PMOS電晶體
1500‧‧‧源極線解碼器
1510‧‧‧虛置記憶體單元
1520‧‧‧源極線/虛置記憶體單元
1522‧‧‧WL
1524‧‧‧EG
1526‧‧‧虛置位元線
1610‧‧‧經選取之記憶體單元
1620‧‧‧源極線/經選取之記憶體單元
1622‧‧‧WL
1624‧‧‧EG
1626‧‧‧BL
1700‧‧‧控制閘解碼器
1701‧‧‧NMOS電晶體
1702‧‧‧PMOS電晶體
1800‧‧‧控制閘解碼器
1801‧‧‧PMOS電晶體
1802‧‧‧PMOS電晶體
1900‧‧‧控制閘解碼器
1901‧‧‧PMOS電晶體
2000‧‧‧鎖存電壓位準偏移器
2001‧‧‧反向器
2002‧‧‧反向器
2003‧‧‧NMOS電晶體
2004‧‧‧NMOS電晶體
2005‧‧‧NMOS電晶體
2006‧‧‧NMOS電晶體
2007‧‧‧NMOS電晶體
2010‧‧‧輸入
2020‧‧‧輸出
2022‧‧‧輸出
2100‧‧‧鎖存電壓位準偏移器
2101‧‧‧PMOS電晶體
2102‧‧‧PMOS電晶體
2103‧‧‧NMOS電晶體
2104‧‧‧NMOS電晶體
2105‧‧‧PMOS電晶體
2106‧‧‧PMOS電晶體
2107‧‧‧NMOS電晶體
2108‧‧‧NMOS電晶體
2109‧‧‧低電壓鎖存反向器
2200‧‧‧高電壓限流器
2300‧‧‧鎖存電壓偏移器
2301‧‧‧PMOS電晶體
2302‧‧‧電流源
2303‧‧‧開關
2304‧‧‧開關
2310‧‧‧限流器
2400‧‧‧具有源極線下拉之陣列
2401‧‧‧記憶體單元對
2402‧‧‧字線(WL0)
2403‧‧‧抹除閘(EG0)
2404‧‧‧字線(WL1)
2406‧‧‧源極線(SL0)
2407‧‧‧虛置記憶體單元對
圖1係先前技術之一非揮發性記憶體單元的剖面圖，該先前技術非揮發性記憶體單元可應用本發明之方法。
圖2係一非揮發性記憶體裝置之方塊圖，該非揮發性記憶體裝置使用圖1所示之先前技術的非揮發性記憶體單元。
圖3係一非揮發性記憶體單元之一實施例的方塊圖。
圖4係圖3之非揮發性記憶體單元的示意圖。
圖5係使用圖3之非揮發性記憶體單元的一非揮發性記憶體裝置之方塊圖。
圖6描繪用於搭配請求項5之記憶體裝置使用的一列解碼器之實施例。
圖7係用於搭配請求項5之記憶體裝置使用的解碼器電路系統之方塊圖。
圖8描繪用於搭配請求項5之記憶體裝置使用的一抹除閘解碼器之實施例。
圖9描繪用於搭配請求項5之記憶體裝置使用的一抹除閘解碼器之實施例。
圖10描繪用於搭配請求項5之記憶體裝置使用的一抹除閘解碼器之實施例。
圖11描繪用於搭配請求項5之記憶體裝置使用的一源極線解碼器之實施例。
圖12描繪用於搭配請求項5之記憶體裝置使用的一源極線解碼器之實施例。
圖13描繪用於搭配請求項5之記憶體裝置使用的一源極線解碼器之實施例。
圖14描繪用於搭配請求項5之記憶體裝置使用的一源極線解碼器之實施例。
圖15描繪一源極線解碼器之實施例，其具有一虛置快閃記憶體單元用於選擇性地將源極線下拉至一低電壓或是接地。
圖16描繪一虛置快閃記憶體單元之實施例，用於選擇性地將耦合至一經選取快閃記憶體單元的一源極線下拉至低電壓或是接地。
圖17描繪一控制閘解碼器之實施例，其用於搭配使用請求項1之記憶體單元的一記憶體裝置使用。
圖18描繪一控制閘解碼器之實施例，其用於搭配使用請求項1之記憶體單元的一記憶體裝置使用。
圖19描繪一閘解碼器之實施例，其用於搭配使用請求項1之記憶體單元的一記憶體裝置使用。
圖20描繪一鎖存電壓位準偏移器之實施例，其用於搭配請求項5之記憶體裝置使用。
圖21描繪一鎖存電壓位準偏移器之實施例，其用於搭配請求項5之記憶體裝置使用。
圖22描繪一高電壓限流器之實施例，其用於搭配請求項5之記憶體裝置使用。
圖23描繪一鎖存電壓位準偏移器之實施例，其用於搭配請求項5之記憶體裝置使用。
圖24描繪一陣列之快閃記憶體單元之實施例，其具有一行之虛置記憶體單元用於選擇性地將一經選取源極線下拉至一低電壓或接地。
圖3描繪一改良式快閃記憶體單元300之實施例。如同先前技術的快閃記憶體單元10，快閃記憶體單元300亦包含基材12、第一區域(源極線)14、第二區域16、通道區域18、位元線20、字線22、浮閘24與抹除閘28。有別於先前技術的快閃記憶體單元10，快閃記憶體單元300不包含一耦合閘或控制閘，且僅包含四個端子：位元線20、字線22、抹除閘28與源極線14。此舉大幅降低了操作快閃記憶體單元陣列所需之電路系統(例如解碼器電路系統)的複雜度。
抹除操作(透過抹除閘進行抹除)與讀取操作和圖1所示相似，差別在於無控制閘偏壓。程式化操作也並未使用控制閘偏 壓，因此為了彌補對於控制閘偏壓的缺乏，源極線上的程式化電壓比較高。
表4描繪執行讀取、抹除與程式化操作時，可應用於四個端子的典型電壓範圍：
圖4描繪快閃記憶體單元300之符號表示400。符號表示400包含快閃記憶體單元300之四個端子的符號，亦即位元線20、字線22、抹除閘28與源極線14。
圖5描繪用於一快閃記憶體系統之一架構的一實施例，該快閃記憶體系統包含晶粒500。晶粒500包含用於儲存資料的記憶體陣列501、511、521與531，記憶體陣列501、511、521與531之各者包含圖3先前描述為快閃記憶體單元300之類型的記憶體單元列與行。晶粒500進一步包含：感測電路543，用以從記憶體陣列501、511、521與531讀取資料；列解碼器電路541，用以存取記憶 體陣列501與511中經選取列，以及列解碼器電路542，用以存取記憶體陣列521中經選取列，並自其進行讀取或寫入至其中；行解碼器電路503、513、523、及533，用以存取分別在欲讀取或欲寫入之記憶體陣列501、511、521、及531中的位元組；高電壓列解碼器WSHDR 502、512、522與532，用以分別在記憶體陣列501、511、521與531中，視執行的操作而定，為經選取之記憶體單元的一或多個端子供應高電壓。
晶粒500進一步包含下列功能結構與子系統：用於互連至SOC(系統單晶片)上之其他巨集(macro)的巨集介面接腳(macro interfacc pin)ITFC接腳548；用以為記憶體陣列501、511、521、及531的程式化及抹除操作提供增加電壓的低電壓產生(包括一低電壓電荷泵電路)電路547以及高電壓產生(包括一高電壓電荷泵電路)電路546；類比電路544，由晶粒500上的類比電路系統使用；數位邏輯電路545，由晶粒500上的數位電路系統使用。
圖6描繪一記憶體陣列(例如記憶體陣列501、511、521與531)內的一磁區中8條字線的列解碼器600。列解碼器600可為晶粒500中的列解碼器電路541與542之一部分。列解碼器600包含接收預解碼之位址信號之NAND閘601，該等位址信號在此處顯示為線XPA、XPB、XPC與XPD，其等選擇在一記憶體陣列內之一磁區。當XPA、XPB、XPC與XPD皆為「高」時，NAND閘601之輸出將為「低」，而且此特定磁區將被選擇。
列解碼器600進一步包含反向器602、產生字線WL0之解碼器電路610、產生WL7之解碼器電路620，以及產生字線WL1、WL2、WL3、WL4、WL5與WL6之其他解碼器電路(未顯示)。
解碼器電路610包含PMOS電晶體611、612與614，以及NMOS電晶體613與615，配置如圖所示。解碼器電路610接收NAND閘601之輸出、反向器602之輸出，以及經預解碼之位址信號XPZB0。當選擇此特定磁區且XPZB0為「低」時，則將確立(assert)WL0。當XPZB0為「高」時，則將不確立WL0。
同樣地，解碼器電路620包含PMOS電晶體621、622與624，以及NMOS電晶體623與625，配置如圖所示。解碼器電路620接收NAND閘601之輸出、反向器602之輸出，以及經預解碼之位址信號XPZ70。當選擇此特定磁區且XPZB7為「低」時，則將確立WL7。當XPZB7為「高」時，則將不確立WL7。
應瞭解，WL1、WL2以及WL3、WL4、WL5與WL6的解碼器電路(未顯示)將採用和解碼器電路610與620相同的設計，差別在於其等將分別接收輸入XPZB1、XPZB2、XPZB3、XPZB4、XPZB5與XPZB6，而非接收XPZB0或XPZB7。
當選擇此磁區，且希望確立WL0時，NAND閘601之輸出將為「低」，而反向器之輸出將為「高」。PMOS電晶體611將為接通，而PMOS電晶體612與NMOS電晶體613之間的節點將接收XPZB0的值，該值在欲確立字線WL0時將為「低」。此將接通PMOS 電晶體614，進而將WL0拉「高」至ZVDD，此表示一已確立狀態。就此例而言，XPZB7為「高」表示WL7應為非確立的，此將PMOS電晶體622與NMOS電晶體623間的節點拉至XPZB7的值(其為「高」)，於是接通NMOS電晶體624並導致WL為「低」，此表示一非確立的狀態。以此方式，當選擇此磁區時，可選擇字線WL0...WL7中之一者。
圖7描繪高電壓列解碼器700。回顧在此發明之實施例中，為了彌補快閃記憶體單元對一耦合閘之缺乏，需要有高電壓信號(例如在程式化操作中，源極線需要7至9V)。高電壓解碼器700包含高電壓位準偏移致能電路710、抹除閘解碼器720與源極線解碼器730。
高電壓位準偏移致能電路710包含高電壓位準偏移電路711與低電壓鎖存器712。低電壓鎖存器712接收字線(WL)、致能(EN)與重設(RST)作為輸入信號，且輸出磁區致能信號(SECEN)與反磁區致能信號(sector enable signal bar)(SECEN_N)。磁區致能信號(SECEN)係作為一輸入而提供給高電壓位準偏移電路711，其輸出磁區致能信號高電壓(用於N個磁區之SECEN_HV0...SECEN_HVN)與反磁區致能信號高電壓(用於N個磁區之SECEN_HV0_N...SECEN_HVN_N)。
抹除閘解碼器720包含用於磁區中列0之抹除閘解碼器721，及用於磁區中列1,...,列N之相似的抹除閘解碼器(未顯示)。此處，抹除閘解碼器721從高電壓位準偏移電路711接收磁區致能信號 高電壓(SECEN_HV0)及其互補信號(complement)(SECEN_HV0_N)、一電壓抹除閘供應(VEGSUP)、一低電壓抹除閘供應(VEGSUP_LOW)、磁區致能信號(SECEN)及其互補信號(SECEN_N)。因此，抹除閘解碼器721之輸出EG0，可處在下列三個不同電壓位準中的其中一者：SECEN_HV0(高電壓)、VEGSUP(正常電壓)、或VEGSUP_LOW(低電壓)。
同樣地，源極線解碼器730包含用於磁區中列0之源極線解碼器721，及用於磁區中列1,...,列N之相似的源極線解碼器(未顯示)。此處，源極線解碼器731從高電壓位準偏移電路711接收磁區致能信號高電壓(SECEN_HV0)及其互補信號(SECEN_HV0_N)、一電壓源極線供應(VSLSUP)、一低電壓源極線供應(VSLSUP_LOW)、磁區致能信號(SECEN)及其互補信號(SECEN_N)。因此，源極線解碼器730之輸出SL0，可處在下列三個不同電壓位準中的其中一者：SECEN_HV0(高電壓)、VSLSUP(正常電壓)、或VSLSUP_LOW(低電壓)。
圖8顯示抹除閘解碼器800，其為抹除閘解碼器720之實施例。抹除閘解碼器800包含NMOS電晶體801以及PMOS電晶體802與803，配置如圖所示。PMOS電晶體803為限流器，其電流鏡偏壓位準為EGHV_BIAS。當欲確立此抹除閘信號(EG)時，EN_HV_N將為低(例如0V或1.2V或2.5V)，此將接通PMOS電晶體802並斷開NMOS電晶體801，進而導致抹除閘(EG)為高(亦即=VEGSUP，例如11.5V)。當欲不確立此抹除閘信號(EG)時， EN_HV_N將為高，此將斷開PMOS電晶體802並接通NMOS電晶體801，進而導致抹除閘(EG)為低(亦即=VEGSUP_LOW位準，例如0v或1.2V或2.5V)。
圖9顯示抹除閘解碼器900，其為抹除閘解碼器720之另一實施例。抹除閘解碼器900包含NMOS電晶體901與PMOS電晶體902。此實例中的抹除閘解碼器900不含有一限流器。當欲確立此抹除閘信號(EG)時，EN_HV_N將為低(例如0V或1.2V)，此將接通PMOS電晶體902並斷開NMOS電晶體901，進而導致抹除閘(EG)為高。當欲不確立此抹除閘信號(EG)時，EN_HV_N將為高，此將斷開PMOS電晶體902並接通NMOS電晶體901，進而導致抹除閘(EG)為低(例如0V或1.2V或2.5V)。
圖10顯示抹除閘解碼器1000，其為僅使用PMOS電晶體之抹除閘解碼器720的另一實施例。抹除閘解碼器1000包含PMOS電晶體1001與1002，兩者共用一共用井。此實例中的抹除閘解碼器1000不含有一限流器。當欲確立此抹除閘信號(EG)時，EN_HV_N將為低且EN_HV將為高，此將接通PMOS電晶體1002並斷開PMOS電晶體1001，進而導致抹除閘(EG)為高。當欲不確立此抹除閘信號(EG)時，EN_HV_N將為低且EN_HV將為高，此將斷開PMOS電晶體1002並接通PMOS電晶體1001，進而導致抹除閘(EG)為低(例如0V或1.2V或2.5V)。
圖11顯示源極線解碼器1100，其為源極線解碼器730之實施例。源極線解碼器1100包含NMOS電晶體1101、1102、 1103、及1104，配置如圖所示。在讀取操作期間，NMOS電晶體1101回應於SLRD_EN信號而將源極線(SL)拉低。在程式化操作期間，NMOS電晶體1102回應於SLP_EN信號而將源極線(SL)拉低。NMOS電晶體1103透過輸出VSLMON執行監測功能。NMOS電晶體1104回應於EN_HV信號而供應一電壓至源極線(SL)。
圖12顯示源極線解碼器1200，其為源極線解碼器730之另一實施例。源極線解碼器1200包含NMOS電晶體1201、1202、及1203，配置如圖所示。在程式化操作期間，NMOS電晶體1201回應於SLP_EN信號而將源極線(SL)拉低。NMOS電晶體1202透過輸出VSLMON執行監測功能。NMOS電晶體1203回應於EN_HV信號而供應一電壓至源極線(SL)。
圖13顯示源極線解碼器1300，其為源極線解碼器730之另一實施例。源極線解碼器730包含NMOS電晶體1301及1302，配置如圖所示。在程式化操作期間，NMOS電晶體1301回應於SLP_EN信號而將源極線(SL)拉低。NMOS電晶體1302回應於EN_HV信號而供應一電壓至源極線(SL)。
圖14顯示源極線解碼器1400，其為僅使用PMOS電晶體之源極線解碼器730的另一實施例。源極線解碼器1400包含PMOS電晶體1401、1402、及1403，配置如圖所示。在程式化操作期間，PMOS電晶體1401回應於EN_HV信號而將源極線(SL)拉低。PMOS電晶體1402透過輸出VSLMON執行監測功能。PMOS電晶體1403回應於EN_HV_N信號而供應一電壓至源極線(SL)。
圖15描繪源極線解碼器1500，其為源極線解碼器730之另一實施例，係為圖14中源極線解碼器1400之變化型式。源極線解碼器包含源極線解碼器1400。在讀取操作期間，源極線解碼器1400之源極線(SL)連接至經選取之記憶體單元1620的源極線1620，以及虛置記憶體單元1510之源極線1520。虛置記憶體單元1510之構造與經選取之記憶體單元1610的構造相同，其可以記憶體單元300之設計為基礎，差別在於虛置記憶體單元1510非用於儲存資料。
圖16顯示關於經選取之記憶體單元1620與虛置記憶體單元1520的其他細節。當經選取之記憶體單元1620係處於讀取模式或抹除模式時，源極線1620與源極線1520係透過虛置記憶體單元1510及經耦合至接地的虛置位元線1526而耦合至接地。虛置記憶體單元1510必須在讀取操作前被抹除。這會將源極線1520及源極線1620拉至接地。
當經選取之記憶體單元1610係處於程式化模式時，位元線1526經耦合至一抑制電壓(例如VDD)。這會將虛置記憶體單元1510置於一程式化抑制模式，此可將虛置記憶體單元1520維持在抹除狀態中。複數個虛置單元，例如虛置記憶體單元1510，可經其源極線連接至記憶體單元1610，以加強源極線1620之下拉至接地。
圖17描繪控制閘解碼器1700，其為可搭配圖1至圖2之先前技術設計使用之控制閘解碼器，且圖3至圖16之實施例無需使用之。控制閘解碼器1700包含NMOS電晶體1701與PMOS電晶體1702。回應於信號EN_HV_N，NMOS電晶體1701下拉控制閘信號 (CG)。回應於信號EN_HV_N，PMOS電晶體1702上拉控制閘信號(CG)。
圖18描繪僅使用PMOS電晶體之控制閘解碼器1800，其為可搭配圖1至圖2之先前技術設計使用之控制閘解碼器的另一實施例，且圖3至圖16之實施例無需使用之。控制閘解碼器1800包含PMOS電晶體1801與1802。回應於信號EN_HV，PMOS電晶體1801下拉控制閘信號(CG)。回應於信號EN_HV_N，PMOS電晶體1802上拉控制閘信號(CG)。
圖19描繪之EG/CG/SL閘解碼器1900，可搭配圖1至圖2之先前技術的設計及在圖3至圖16之實施例中使用，因此顯示出透過本發明節省之空間。閘解碼器1900包含PMOS電晶體1901。回應於信號EN_HV_N，PMOS電晶體1901拉低閘信號(EG/CG/SL)為高。如果未確立EN_HV_N，則EG/CG/SL之值將浮動。EG/CG/SL閘在致能至高電壓位準前，已先預充電至低偏壓位準。
圖20描繪具適應性高電壓VH與低VL供應之鎖存電壓位準偏移器2000。在所示配置中，鎖存電壓位準偏移器包含一鎖存器，其包含反向器2001與2002，以及NMOS電晶體2003、2004、2005、2006與2007。鎖存電壓位準偏移器接收輸入2012以重設(輸入RST_SECDEC)，並接收輸入2010以設定(亦即致能)(輸入WL0與SET_SECDEC)，然後產生輸出2020與2022。鎖存電壓位準偏移器將適應性地改變「高」電壓或「低」電壓之量值，以最小化電壓應力。鎖存反向器2001與2002接收到電力供應高VH與電力供應低 VL。起初由輸入2010/2012致能時，VH為Vdd(例如1.2V)，且VL為gnd。接著VH開始斜升至中間VH位準，例如5V。在此VH位準處，VL接著斜升至中間VL位準，例如2.5V。VL達到中間VL位準後，VH接著斜升至最終高電壓供應VHVSUP位準，例如11.5V。此時，反向器間的電壓僅有11.5V-2.5V=9V，因此降低了其間的電壓應力。
圖21描繪鎖存電壓偏移器2100。在所示配置中，鎖存電壓偏移器2100包含低電壓鎖存反向器2109、NMOS電晶體2103、2104、2107與2108，以及PMOS電晶體2101、2102、2105與2106。鎖存電壓偏移器2100接收EN_SEC作為一輸入並輸出EN_HV和EN_HV_N，該等輸出具有大於EN_SEC與接地之電壓擺動。
圖22描繪高電壓限流器2200，其包含一PMOS電晶體，該PMOS電晶體接收VEGSUP_LOC並輸出具有一受限電流(充當一電流偏壓)的VEGSUP。此電路可搭配不具有局部限流器之電路使用以限制電流，如圖9、圖10、圖17、圖18、圖19所示。
圖23描繪具有用於讀取操作的一限流器之鎖存電壓偏移器2300。鎖存電壓偏移器2300包含圖21之鎖存電壓偏移器2100。其亦包含限流器2310，該限流器包含PMOS電晶體2301與電流源2302。限流器2310經由開關2303連接至限流器2310。鎖存電壓偏移器2100亦經由開關2304連接至信號HVSUP_GLB。在讀取操作期間，鎖存電壓位準偏移器2100將經由開關2303連接至限流器2310。鎖存電壓位準偏移器2100之輸出(例如，大約比Vdd2.5V低 一個Vt臨限電壓)控制EG與CG解碼器之閘，如圖8、圖9、圖10、圖17、圖18、圖19所示。在非讀取操作期間，鎖存電壓位準偏移器2100將經由開關2304連接至HVSUP_GLB。
圖24描繪具有源極線下拉之一陣列2400，其利用圖15與圖16之設計。具有源極線下拉之陣列2400包含經組織成列(以字線WL0,...WL7表示)與行(以位元線BL0,--,BL31表示)之複數個記憶體單元。一例示性記憶體單元對為記憶體單元對2401，其包含一個耦合至字線2402(WL0)之單元，與另一個耦合至字線2404(WL1)之單元。這兩個單元共用抹除閘2403(EG0)與源極線2406(SL0)。亦呈現一行虛置記憶體單元，此處顯示為附接至位元線BL_PWDN1。一例示性虛置記憶體單元對為虛置記憶體單元對2407，其包含一個耦合至字線2402(WL0)之單元，與另一個耦合至字線2404(WL1)之單元。這兩個單元共用抹除閘2403(EG0)與源極線2406(SL0)。可在讀取操作期間配置經選取之記憶體單元與虛置記憶體單元，如先前針對圖15與圖16所討論者。

Claims (32)

  1. 一種非揮發性記憶體裝置，其包含：經組織成列與行的一陣列之快閃記憶體單元，各快閃記憶體單元包含一位元線端子、一字線端子、一抹除閘端子、一源極線端子，且無其他端子；一列解碼器，用以接收列位址信號，以及基於該等列位址信號，選擇該陣列之快閃記憶體單元中之一列用於一讀取、程式化或抹除操作；一抹除閘解碼器，用以接收抹除閘選擇信號、選擇複數個不同電壓中之一者以產生一抹除閘電壓，以及施加該抹除閘電壓至經連接至該陣列中複數個快閃記憶體單元之抹除閘端子的一抹除閘線；一源極線解碼器，用以接收源極線選擇信號、選擇該複數個不同電壓中之一者以產生一源極線電壓，以及施加該源極線電壓至經連接至該陣列中複數個快閃記憶體單元之源極線端子的一源極線；以及一電壓偏移器，用以產生該複數個不同電壓中之一者，該電壓偏移器包含：一第一反向器以及一第二反向器，該第一反向器從一第一電壓源接收一第一電壓且該第二反向器從一第二電壓源接收一第二電壓，其中當該電壓偏移器接收一致能信號後，該第一電壓從一初始正電壓往上斜升且該第二電壓從接地往上斜升，從而該第一電壓和該第二電壓之間的差異為9.5伏特或更少。
  2. 如請求項1之記憶體裝置，其中該列解碼器包含用於該陣列中的各磁區之一列解碼器電路，各磁區包含該陣列中的兩列之快閃記憶體單元。
  3. 如請求項1之記憶體裝置，其中該抹除閘解碼器包含一限流器，用以限制藉由對該抹除閘線施加該抹除閘電壓所產生之電流。
  4. 如請求項1之記憶體裝置，其中該抹除閘解碼器包含一取消選取電路，用以回應於該等抹除閘選擇信號，將該抹除閘解碼器之輸出拉至一低電壓。
  5. 如請求項1之記憶體裝置，其中該抹除閘解碼器包含PMOS電晶體，且無NMOS電晶體。
  6. 如請求項1之記憶體裝置，其中該源極線解碼器包含一監測電路，用以提供含有該源極線解碼器之輸出的一監測線。
  7. 如請求項1之記憶體裝置，其中該源極線解碼器包含一讀取取消選取電路，用以在一讀取操作期間，將該源極線解碼器之該輸出拉至一低電壓。
  8. 如請求項1之記憶體裝置，其中該源極線解碼器包含一程式化取消選取電路，用以在一程式化操作期間，將該源極線解碼器之該輸出拉至一低電壓。
  9. 如請求項1之記憶體裝置，其中該源極線解碼器包含NMOS電晶體，且無PMOS電晶體。
  10. 如請求項1之記憶體裝置，其中該源極線解碼器包含PMOS電晶體，且無NMOS電晶體。
  11. 如請求項1之記憶體裝置，其中該電壓偏移器包含一鎖存器。
  12. 如請求項1之記憶體裝置，其中該電壓偏移器係耦合至該陣列中之複數個磁區，各磁區包含該陣列中的兩列之快閃記憶體單元。
  13. 如請求項12之記憶體裝置，其中該電壓偏移器包含一限流器，該限流器係在該複數個磁區中之一經選取磁區的抹除或程式化操作期間使用。
  14. 如請求項12之記憶體裝置，其中該電壓偏移器包含一限流器，該限流器係在該複數個磁區中之該經選取磁區的讀取操作期間使用，或在未執行操作時使用。
  15. 如請求項1之記憶體裝置，其中該電壓偏移器包含NMOS電晶體，且無PMOS電晶體。
  16. 如請求項1之記憶體裝置，其中該電壓偏移器包含PMOS電晶體，且無NMOS電晶體。
  17. 如請求項1之記憶體裝置，其進一步包含：一行之虛置快閃記憶體單元，其中各虛置快閃記憶體單元係非用於儲存資料，且在一讀取或抹除操作期間，該等虛置快閃記憶體單元中之一或多者係耦合至一源極線，以將該源極線下拉至一低電壓或接地，其中各源極線係耦合至該陣列中的兩列之快閃記憶體單元的該等源極線端子。
  18. 如請求項17之記憶體裝置，其中該列解碼器包含用於該陣列中的各磁區之一列解碼器電路，各磁區包含該陣列中的兩列之快閃記憶體單元。
  19. 如請求項17之記憶體裝置，其中該抹除閘解碼器包含一限流器，用以限制藉由對該抹除閘線施加該抹除閘電壓所產生之電流。
  20. 如請求項17之記憶體裝置，其中該抹除閘解碼器包含一取消選取電路，用以回應於該等抹除閘選擇信號，將該抹除閘解碼器之該輸出拉至一低電壓。
  21. 如請求項17之記憶體裝置，其中該抹除閘解碼器包含PMOS電晶體，且無NMOS電晶體。
  22. 如請求項17之記憶體裝置，其中該源極線解碼器包含一監測電路，用以提供含有該源極線解碼器之輸出的一監測線。
  23. 如請求項17之記憶體裝置，其中該源極線解碼器包含一讀取取消選取電路，用以在一讀取操作期間，將該源極線解碼器之該輸出拉至一低電壓。
  24. 如請求項17之記憶體裝置，其中該源極線解碼器包含一程式化取消選取電路，用以在一程式化操作期間，將該源極線解碼器之該輸出拉至一低電壓。
  25. 如請求項17之記憶體裝置，其中該源極線解碼器包含NMOS電晶體，且無PMOS電晶體。
  26. 如請求項17之記憶體裝置，其中該源極線解碼器包含PMOS電晶體，且無NMOS電晶體。
  27. 如請求項17之記憶體裝置，其中該電壓偏移器包含一鎖存器。
  28. 如請求項17之記憶體裝置，其中該電壓偏移器係耦合至該陣列中之複數個磁區，各磁區包含該陣列中的兩列之快閃記憶體單元。
  29. 如請求項28之記憶體裝置，其中該電壓偏移器包含一限流器，該限流器係在該複數個磁區中之一經選取磁區的抹除或程式化操作期間使用。
  30. 如請求項28之記憶體裝置，其中該電壓偏移器包含一限流器，該限流器係在該複數個磁區中之該經選取磁區的讀取操作期間使用，或在未執行操作時使用。
  31. 如請求項17之記憶體裝置，其中該電壓偏移器包含NMOS電晶體，且無PMOS電晶體。
  32. 如請求項17之記憶體裝置，其中該電壓偏移器包含PMOS電晶體，且無NMOS電晶體。
TW106116362A 2016-05-18 2017-05-17 改良式快閃記憶體單元與相關解碼器 TWI640991B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/158,460 US9953719B2 (en) 2016-05-18 2016-05-18 Flash memory cell and associated decoders
US15/158,460 2016-05-18
??PCT/US17/32574 2017-05-14
PCT/US2017/032574 WO2017200888A1 (en) 2016-05-18 2017-05-14 Improved flash memory cell associated decoders

Publications (2)

Publication Number Publication Date
TW201742075A TW201742075A (zh) 2017-12-01
TWI640991B true TWI640991B (zh) 2018-11-11

Family

ID=60326044

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107133450A TWI715871B (zh) 2016-05-18 2017-05-17 改良式快閃記憶體單元與相關解碼器
TW106116362A TWI640991B (zh) 2016-05-18 2017-05-17 改良式快閃記憶體單元與相關解碼器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107133450A TWI715871B (zh) 2016-05-18 2017-05-17 改良式快閃記憶體單元與相關解碼器

Country Status (7)

Country Link
US (4) US9953719B2 (zh)
EP (2) EP3459079B1 (zh)
JP (1) JP6728401B2 (zh)
KR (1) KR102258023B1 (zh)
CN (1) CN109155137A (zh)
TW (2) TWI715871B (zh)
WO (1) WO2017200888A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11087207B2 (en) 2018-03-14 2021-08-10 Silicon Storage Technology, Inc. Decoders for analog neural memory in deep learning artificial neural network
US11568229B2 (en) * 2018-07-11 2023-01-31 Silicon Storage Technology, Inc. Redundant memory access for rows or columns containing faulty memory cells in analog neural memory in deep learning artificial neural network
US11600321B2 (en) * 2020-03-05 2023-03-07 Silicon Storage Technology, Inc. Analog neural memory array storing synapsis weights in differential cell pairs in artificial neural network
US11532354B2 (en) 2020-03-22 2022-12-20 Silicon Storage Technology, Inc. Precision tuning of a page or word of non-volatile memory cells and associated high voltage circuits for an analog neural memory array in an artificial neural network
CN113539333A (zh) 2020-04-17 2021-10-22 硅存储技术股份有限公司 在源极线下拉电路中使用带状单元的非易失性存储器系统
US20210350217A1 (en) * 2020-05-10 2021-11-11 Silicon Storage Technology, Inc. Analog neural memory array in artificial neural network with source line pulldown mechanism
US11742024B2 (en) 2020-05-27 2023-08-29 Taiwan Semiconductor Manufacturing Company Limited Memory device comprising source line coupled to multiple memory cells and method of operation
DE102021106756A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum testen einer speicherschaltung und speicherschaltung
US11289164B2 (en) * 2020-06-03 2022-03-29 Silicon Storage Technology, Inc. Word line and control gate line tandem decoder for analog neural memory in deep learning artificial neural network
US11875852B2 (en) * 2020-07-06 2024-01-16 Silicon Storage Technology, Inc. Adaptive bias decoder to provide a voltage to a control gate line in an analog neural memory array in artificial neural network
CN114335186A (zh) 2020-09-30 2022-04-12 硅存储技术股份有限公司 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法
CN118330303A (zh) * 2023-01-04 2024-07-12 长鑫存储技术有限公司 电压监测电路和半导体存储器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070025171A1 (en) * 2005-07-27 2007-02-01 Naoki Kuroda Semiconductor memory device
US20080315918A1 (en) * 2007-06-20 2008-12-25 Hao Luo Thin film transistor logic
US20100054043A1 (en) * 2007-08-06 2010-03-04 Silicon Storage Technology, Inc. Split Gate Non-Volatile Flash Memory Cell Having a Floating Gate, Control Gate, Select Gate and an Erase Gate with an Overhang Over the Floating Gate, Array and Method of Manufacturing
US20100188900A1 (en) * 2009-01-29 2010-07-29 Hieu Van Tran Array and pitch of non-volatile memory cells
US20120268187A1 (en) * 2011-04-20 2012-10-25 Kimoto Richard C Level shifting circuit
US20140192596A1 (en) * 2013-01-10 2014-07-10 Mosaid Technologies Incorporated Nonvolatile memory with split substrate select gates and heirarchical bitline configuration
US20150194961A1 (en) * 2014-01-08 2015-07-09 Micron Technology, Inc. Level Shifters, Memory Systems, and Level Shifting Methods

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0065022B1 (de) * 1981-05-16 1985-11-27 Deutsche ITT Industries GmbH Integrierter Spannungsteiler mit Auswahlschaltung in Isolierschicht-Feldeffekttransistor-Technik, dessen Abwandlung und seine Verwendung in einem Digital-Analog-Wandler
JPH0738274B2 (ja) * 1988-12-22 1995-04-26 株式会社東芝 不揮発性半導体メモリシステム
JPH07111840B2 (ja) * 1988-12-28 1995-11-29 株式会社東芝 不揮発性半導体メモリ装置
US5182499A (en) * 1990-10-25 1993-01-26 Matsushita Electric Industrial Co., Ltd. Sensorless brushless motor
JPH07111840A (ja) 1993-10-15 1995-05-02 祐次 ▲くわ▼葉 鉢植え養液栽培の培地と栽培方法
US5450357A (en) * 1994-04-01 1995-09-12 Texas Instruments Incorporated Level shifter circuit
JPH11220111A (ja) * 1998-01-29 1999-08-10 Sanyo Electric Co Ltd 不揮発性半導体記憶装置
US6044020A (en) * 1998-07-28 2000-03-28 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device with a row decoder circuit
US6282145B1 (en) * 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
JP4157269B2 (ja) * 2000-06-09 2008-10-01 株式会社東芝 半導体記憶装置
JP2002269994A (ja) * 2001-03-09 2002-09-20 Oki Electric Ind Co Ltd アナログ半導体メモリの冗長メモリ回路
US6522585B2 (en) * 2001-05-25 2003-02-18 Sandisk Corporation Dual-cell soft programming for virtual-ground memory arrays
KR100476928B1 (ko) * 2002-08-14 2005-03-16 삼성전자주식회사 비트라인 커플링과 로딩 효과에 대해 안정적인 소스라인을 갖는 플레쉬 메모리 어레이
JP3884397B2 (ja) * 2003-04-25 2007-02-21 株式会社東芝 不揮発性半導体記憶装置
US7019998B2 (en) * 2003-09-09 2006-03-28 Silicon Storage Technology, Inc. Unified multilevel cell memory
JP4381278B2 (ja) * 2004-10-14 2009-12-09 株式会社東芝 不揮発性半導体記憶装置の制御方法
US7530033B2 (en) * 2005-03-15 2009-05-05 Tabula, Inc. Method and apparatus for decomposing functions in a configurable IC
US7567458B2 (en) * 2005-09-26 2009-07-28 Silicon Storage Technology, Inc. Flash memory array having control/decode circuitry for disabling top gates of defective memory cells
US7978522B2 (en) * 2006-01-09 2011-07-12 Samsung Electronics Co., Ltd. Flash memory device including a dummy cell
US7551492B2 (en) * 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
KR101515936B1 (ko) * 2008-11-27 2015-05-06 삼성전자주식회사 플래시 메모리 장치와 상기 플래시 메모리 장치의 프로그래밍/소거 방법
JP5342324B2 (ja) * 2009-05-26 2013-11-13 ルネサスエレクトロニクス株式会社 昇圧回路
US8379456B2 (en) * 2009-10-14 2013-02-19 Samsung Electronics Co., Ltd. Nonvolatile memory devices having dummy cell and bias methods thereof
KR20110098119A (ko) * 2010-02-26 2011-09-01 삼성전자주식회사 메모리 셀 어레이의 셀 스트링
KR20120049509A (ko) * 2010-11-09 2012-05-17 삼성전자주식회사 로우 디코더 회로 및 이를 포함하는 비휘발성 메모리 장치
JP2013200932A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 不揮発性半導体記憶装置
WO2014012076A1 (en) * 2012-07-12 2014-01-16 Viet Phu Payment Services Support Corporation Methods and systems for charity operations in a social network
JP5972700B2 (ja) * 2012-07-31 2016-08-17 ルネサスエレクトロニクス株式会社 メモリ装置
US9123401B2 (en) * 2012-10-15 2015-09-01 Silicon Storage Technology, Inc. Non-volatile memory array and method of using same for fractional word programming
US9275748B2 (en) * 2013-03-14 2016-03-01 Silicon Storage Technology, Inc. Low leakage, low threshold voltage, split-gate flash cell operation
JP6069054B2 (ja) * 2013-03-19 2017-01-25 株式会社フローディア 不揮発性半導体記憶装置
JP5898657B2 (ja) * 2013-09-02 2016-04-06 株式会社東芝 不揮発性半導体記憶装置
US9286982B2 (en) * 2014-08-08 2016-03-15 Silicon Storage Technology, Inc. Flash memory system with EEPROM functionality
US9922715B2 (en) * 2014-10-03 2018-03-20 Silicon Storage Technology, Inc. Non-volatile split gate memory device and a method of operating same
US9361995B1 (en) 2015-01-21 2016-06-07 Silicon Storage Technology, Inc. Flash memory system using complementary voltage supplies

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070025171A1 (en) * 2005-07-27 2007-02-01 Naoki Kuroda Semiconductor memory device
US20080315918A1 (en) * 2007-06-20 2008-12-25 Hao Luo Thin film transistor logic
US20100054043A1 (en) * 2007-08-06 2010-03-04 Silicon Storage Technology, Inc. Split Gate Non-Volatile Flash Memory Cell Having a Floating Gate, Control Gate, Select Gate and an Erase Gate with an Overhang Over the Floating Gate, Array and Method of Manufacturing
US20100188900A1 (en) * 2009-01-29 2010-07-29 Hieu Van Tran Array and pitch of non-volatile memory cells
US20120268187A1 (en) * 2011-04-20 2012-10-25 Kimoto Richard C Level shifting circuit
US20140192596A1 (en) * 2013-01-10 2014-07-10 Mosaid Technologies Incorporated Nonvolatile memory with split substrate select gates and heirarchical bitline configuration
US20150194961A1 (en) * 2014-01-08 2015-07-09 Micron Technology, Inc. Level Shifters, Memory Systems, and Level Shifting Methods

Also Published As

Publication number Publication date
EP4243081A2 (en) 2023-09-13
JP2019519059A (ja) 2019-07-04
EP3459079A4 (en) 2020-01-22
US11257553B2 (en) 2022-02-22
US20170337978A1 (en) 2017-11-23
US11011240B2 (en) 2021-05-18
TWI715871B (zh) 2021-01-11
JP6728401B2 (ja) 2020-07-22
KR20190002711A (ko) 2019-01-08
US20180204627A1 (en) 2018-07-19
KR102258023B1 (ko) 2021-05-28
TW201901931A (zh) 2019-01-01
US10741265B2 (en) 2020-08-11
CN109155137A (zh) 2019-01-04
US20210241839A1 (en) 2021-08-05
TW201742075A (zh) 2017-12-01
WO2017200888A1 (en) 2017-11-23
US20200286569A1 (en) 2020-09-10
US9953719B2 (en) 2018-04-24
EP3459079A1 (en) 2019-03-27
EP4243081A3 (en) 2023-11-01
EP3459079B1 (en) 2023-08-09

Similar Documents

Publication Publication Date Title
TWI640991B (zh) 改良式快閃記憶體單元與相關解碼器
JP6311072B2 (ja) Ｅｅｐｒｏｍ機能を有するフラッシュメモリシステム
JP3373632B2 (ja) 不揮発性半導体記憶装置
TWI666642B (zh) 快閃記憶體系統中之位址錯誤偵測
JP5908645B2 (ja) 不揮発性メモリ装置及びその動作方法
JP4709525B2 (ja) 不揮発性半導体記憶装置
JPH06215591A (ja) 不揮発性半導体記憶装置
TWI691971B (zh) 組態用於存取快閃記憶體單元之陣列行及列的方法與設備