TWI539551B - Components for semiconductor manufacturing devices - Google Patents

Components for semiconductor manufacturing devices Download PDF

Info

Publication number
TWI539551B
TWI539551B TW101109024A TW101109024A TWI539551B TW I539551 B TWI539551 B TW I539551B TW 101109024 A TW101109024 A TW 101109024A TW 101109024 A TW101109024 A TW 101109024A TW I539551 B TWI539551 B TW I539551B
Authority
TW
Taiwan
Prior art keywords
power supply
bonding
ceramic substrate
semiconductor manufacturing
manufacturing apparatus
Prior art date
Application number
TW101109024A
Other languages
English (en)
Other versions
TW201240014A (en
Original Assignee
Ngk Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Insulators Ltd filed Critical Ngk Insulators Ltd
Publication of TW201240014A publication Critical patent/TW201240014A/zh
Application granted granted Critical
Publication of TWI539551B publication Critical patent/TWI539551B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches

Description

半導體製造裝置用元件
本發明係有關於半導體製造裝置用元件。
在半導體製造裝置的領域中，使用緻密質陶瓷的氧化鋁(Al2O3)、氮化鋁(AlN)等作為靜電吸盤的基體。在陶瓷基體中，埋設高頻電極來進行製造，俾以發生半導體製程處理的電漿。在此，對於被埋設在陶瓷基體的電極係必須與電力供給用端子作電性接合。該電力供給用端子係適於使用導電性優異的金屬材料，但是一般而言，金屬材料係相對陶瓷，膨脹係數較大，為了與陶瓷基體相接合而形成為製品，必須不會發生在接合時因陶瓷/金屬間的熱膨脹係數差而起的破裂，而且為了作為製品的可靠性，必須要有較高的接合強度。以如此之接合材而言，例如在專利文獻1、2中係使用銦。如此一來，可將陶瓷基體與電力供給用端子以十分高的接合強度進行接合。此外，由於銦為軟質，因此可抑制在陶瓷基體發生破裂。
(先前技術文獻) (專利文獻)
(專利文獻1)日本特開2002-293655號公報
(專利文獻2)日本特開2009-60103號公報
但是，若靜電吸盤的使用溫度為室溫至80℃左右，如專利文獻1、2般，即使使用銦作為接合材亦不成問題，但是近年來，為了將新材料進行蝕刻，靜電吸盤的使用溫度的高溫化需求高漲。在此情形下，若將使用溫度形成為150~200℃時，由於銦的熔點低，因此會有無法獲得充分接合強度的問題。此外，在與陶瓷基體的接合用焊材，一般存在有Ag系、Al系合金，但是任一者均為接合溫度較高，為500℃以上，而會有接合時的殘留應力變高的問題。此外，近年來，為了完全抑制在薄壁化的陶瓷介電層中發生破裂，必須要有殘留應力低的接合技術，而且圖求在200℃的接合強度高的接合體。
本發明係為解決如上所示之課題所研創者，主要目的在提供一種降低接合時的殘留應力，在陶瓷基體不會發生破裂，即使使用溫度為200℃，亦可得充分接合強度的半導體製造裝置用元件。
本發明之半導體製造裝置用元件係包括：具有晶圓載置面的陶瓷基體；被埋設在該陶瓷基體的內部的電極；為前述電極的一部分且在前述陶瓷基體之與前述晶圓載置面呈相反側的面露出的電極露出部；用以供電至前述電極的供電元件；及 介在於前述陶瓷基體與前述供電元件之間，將前述供電元件與前述陶瓷基體相接合，同時將前述供電元件與前述電極露出部作電性連接的接合層，前述接合層係使用作為接合材的AuGe系合金、AuSn系合金、或AuSi系合金來形成，前述陶瓷基體與前述供電元件係以由前述供電元件的熱膨脹係數減掉前述陶瓷基體的熱膨脹係數所得的熱膨脹係數差D為-2.2≦D≦6(單位：ppm/K)的方式進行選擇，在200℃的接合強度為3.5MPa以上。
藉由該半導體製造裝置用元件，降低接合時的殘留應力，即使在經薄壁化的陶瓷基體中，亦不會發生破裂，即使使用溫度為200℃，亦可得充分的接合強度。亦即，本發明之半導體製造裝置用元件係可在室溫~200℃使用，因此可充分因應近年來靜電吸盤等所被要求的高溫化需求。
在此，若熱膨脹係數差D大於上限值6時，有藉由因熱膨脹係數差而起的應力而由接合端部發生界面剝離而使接合強度降低之虞，故較不理想。此外，若熱膨脹係數差D小於下限值-2.2時，有藉由因熱膨脹係數差而起的應力而在陶瓷基體發生破裂之虞，故較不理想。陶瓷基體與供電元件係以熱膨脹係數差D成為-2.2≦D≦0的方式進行選擇為更佳。其中，基礎案申請時係考慮-1.5≦D≦6為適當範圍，但是經之後進一步不斷檢討的結果，本次可知即使為-2.2≦D≦6，亦為適當。
在本發明之半導體製造裝置用元件中，較佳為前述接 合層係含有在接合前被覆包含前述電極露出部的預定領域的金屬化層所包含的金屬與前述接合材中的Au以外的元素起反應所生成的金屬間化合物相，此外，較佳為係含有因前述接合材中的Au以外的元素與前述金屬化層所包含的金屬起反應而耗費所生成的富Au相。該富Au相係具有由於電阻低，因此供電時的電力損失少，由於為軟質，因此可易於緩和接合時的殘留應力，在接合時藉由反應而可使Au濃度愈高、熔點愈高，而提高耐熱性的優點。
在本發明之半導體製造裝置用元件中，較佳為前述接合層含有前述金屬間化合物層與前述富Au相時，在前述陶瓷基體與前述富Au相之間存在有前述金屬間化合物相。如此一來，不易導致因界面剝離所造成的強度降低。其中，以金屬間化合物相為主體之層較佳為與金屬化層或陶瓷基體相接。此外，較佳為在前述接合層係由前述陶瓷基體側依序層積有前述金屬化層、以前述金屬間化合物相為主體之層、及以前述富Au相為主體之層。如此一來，不易導致因界面剝離所造成的強度降低。此時，在將接合層之中供電元件與陶瓷基體相接合的部分，較佳為陶瓷基體係與金屬化層相接，金屬化層係與以金屬間化合物相為主體之層相接，以金屬間化合物相為主體之層係與以富Au相為主體之層相接。
在本發明之半導體製造裝置用元件中，亦可前述陶瓷基體係以選自由Al2O3、AlN、MgO、Y2O3及SiC所成群組的1種為主成分者，前述供電元件係選自由Ti、Cu、Ni、Mo、 CuW、W及該等之合金以及FeNiCo系合金(例如Kovar(註冊商標))所成群組者。由該等之中，將陶瓷基體與供電元件，以由供電元件的熱膨脹係數減掉陶瓷基體的熱膨脹係數所得的熱膨脹係數差D為-2.2≦D≦6(單位：ppm/K)的方式進行選擇即可。
在本發明之半導體製造裝置用元件中，較佳為若將由前述陶瓷基體的孔穴直徑扣掉前述供電元件的直徑所得的值亦即空隙值設為C時，與前述陶瓷基體的孔徑R的比率C/R係滿足C/R≦0.15。此時，陶瓷基體與供電元件若為C/R≦0.15，則與C/R不在該範圍內者相比，接合強度變得較高，但是較佳為以熱膨脹係數差D成為-2.2≦D≦0(單位：ppm/K)的方式進行選擇，以成為-2.2≦D≦-1.0(單位：ppm/K)的方式進行選擇為更佳。如此一來，可形成為陶瓷基體透過接合層而將供電元件進行熱套的狀態，因此接合強度變得更高。此外，在滿足C/R≦0.15的情形下，若C/R的值較大，不易將供電元件順利地配置在陶瓷基體的孔穴中心，結果容易發生強度不均。因此，為了獲得更高強度且不均較少的可靠性高的接合體，以滿足C/R≦0.09為佳。
在本發明之半導體製造裝置用元件中，亦可前述供電元件係在與前述陶瓷基體相接合的面呈相反側的面接合連結元件，由該連結元件的熱膨脹係數減掉前述陶瓷基體的熱膨脹係數所得的熱膨脹係數差D’為超過6ppm/K。該構造係適於電阻低且欲將大電流供給至電極時，例如欲使用 純Cu或其合金時。順帶一提，未透過供電元件而將連結元件與陶瓷基體相接合時，由於熱膨脹係數差D’較大，因此會在接合界面發生剝離，但是在此由於係透過供電元件來相接合，因此並不會發生如此問題。
本發明之半導體製造裝置用元件之製法係包含：(a)準備陶瓷基體的步驟，該陶瓷基體係具有晶圓載置面，在內部埋設電極，在該電極的一部分且為前述晶圓載置面之相反側之面露出電極露出部，金屬化層被覆前述晶圓載置面之相反側之面中包含前述電極露出部的預定領域；(b)將用以供電至前述電極的供電元件，以由該供電元件的熱膨脹係數減掉前述陶瓷基體的熱膨脹係數所得的熱膨脹係數差D成為-2.2≦D≦6(單位：ppm/K)的方式進行選擇的步驟；及(c)在以前述金屬化層被覆前述供電元件的領域，作為接合材而在透過AuGe系合金、AuSn系合金、或AuSi系合金加以固定的狀態下進行加熱之後再進行冷卻的步驟。
藉由本發明之半導體製造裝置用元件之製法，可輕易製作上述本發明之半導體製造裝置用元件。其中，在步驟(c)中進行加熱時的溫度係按照熱膨脹係數差D，適當設定為不會有在接合界面發生剝離、或在陶瓷基體發生破裂的情形的溫度即可，但是由於加熱溫度愈高，在接合界面附近的殘留應力會愈高，因此以200~500℃為宜，尤其以250~420℃為佳。
本實施形態係說明作為半導體製造裝置用元件之一例的靜電吸盤10。第1圖係靜電吸盤10的立體圖，第2圖係以縱向切斷供電元件20的連接部分的周邊時的剖面圖(與第1圖呈上下相反)。
靜電吸盤10係如第1圖所示，包括：具有晶圓載置面12a的圓板狀陶瓷基體12；及與該陶瓷基體12相接合的供電元件20。
陶瓷基體12係如第2圖所示，在內部埋設有電極14。其中，電極14係被使用在靜電吸盤、加熱器、高頻等施加用。在該陶瓷基體12之與晶圓載置面12a呈相反側的面的中央形成有凹部16。在該凹部16的底面係露出屬於電極14的一部分的電極端子14a。其中，在此電極端子14a係作為有別於電極14的其他元件而形成，但是亦可為與電極14為相同的元件。在陶瓷基體12之中，由晶圓載置面12a至電極14的部分係作為陶瓷介電層或絕緣層等而發揮功能。
供電元件20係用以供電至電極14的元件，在被插入在凹部16的狀態下透過接合層22而與陶瓷基體12相接合。該供電元件20的直徑係被設計為比凹部16的直徑稍微小。亦即，在供電元件20的外周面與凹部16的內周面之間存在有間隙。該間隙係設成即使在接合時供電元件20發生熱膨脹，亦不會與凹部16相接觸的程度。此外，在供電元件20的上部係藉由溝槽20a等而與外部電源相連接。 接合層22係介在於供電元件20與陶瓷基體12的凹部16之間，將供電元件20與陶瓷基體12相接合的同時，將供電元件20與電極端子14a作電性連接。
以陶瓷基體12而言，例如以緻密質陶瓷的氧化鋁(Al2O3)、氮化鋁(AlN)、氧化釔(Y2O3)或碳化矽(SiC)予以製作。將各陶瓷在300℃的熱膨脹係數顯示於表1。之所以作為熱膨脹係數而顯示300℃的值，係因為本發明中的接合溫度為300℃前後之故。此外，以陶瓷基體12而言，亦可使用以緻密質的氧化鎂(MgO)為主成分的緻密質材料。雖在表1中未顯示，但是高純度的MgO在300℃的熱膨脹係數為12.6ppm/K。
以電極14而言，係以具有導電性而且在陶瓷基體燒成時不會熔融的材料為較適合，例如除了W、W碳化物、W矽化物、Mo、Mo碳化物、Mo矽化物、Nb、Nb碳化物、Nb矽化物、Ta、Ta碳化物、Ta矽化物、Fe、Ni、Ti、白金、銠等以外，可使用該等與陶瓷基體的材料的混合物。
供電元件20係必須對電極14供電，因此以電阻低者較為適合。此時，以電阻率的目標而言，以大概1.0×10-3 Ω cm以下為佳。供電元件20的材料係若考慮到在接合時抑制陶瓷基體12發生破裂或抑制界面剝離時，以接近陶瓷基體12的熱膨脹係數為適合，但是會有依製品的使用環境或用途而對可使用的材質產生限制的情形。在此，陶瓷基體12與供電元件20係以從供電元件20的熱膨脹係數減掉陶瓷基體12的熱膨脹係數所得的熱膨脹係數差D為-2.2 ≦D≦6(單位：ppm/K)的方式進行選擇。若熱膨脹係數差D大於上限值時，接合時的供電元件20側的收縮應力會過強，由接合端部產生界面剝離而使接合強度降低，故較不理想。此外，若熱膨脹係數差D小於下限值時，會有因在供電元件的徑向所產生的應力而在陶瓷基體12的凹部側面側發生破裂之虞，故較不理想。以供電元件20的材料而言，係列舉如：選自由Ti、Mo、CuW、W、及該等之合金所成群組的金屬、甚至FeNiCo系合金(Kovar(註冊商標))等。此外若將MgO等高熱膨脹材料使用在陶瓷基體時，以供電元件20的材料而言，可使用Ti、Cu、Ni或其合金等。 將各自在300℃的熱膨脹係數顯示於表1。其中，供電元件20若以導電性材料形成即可，並非特別限定為金屬。亦可為例如石墨、碳化物陶瓷(WC、TaC等)、矽化物陶瓷(MoSi2、TiSi2等)、硼化物陶瓷(TaB2、TiB2等)、陶瓷/金屬複合材(SiC/Al、C/Cu等)等。
接合層22基本上係由作為接合材的AuGe系合金、AuSn系合金、或AuSi系合金所構成之層。近年來，為了提升熱響應性，靜電吸盤的厚度係漸呈薄壁化，用以吸附晶圓的陶瓷介電層的厚度亦變薄，依接合時的殘留應力，會有破裂容易進入至介電層的問題。因此要求低溫接合。
在此，以用以將陶瓷基體12與供電元件20相接合的接合材而言，一般存在有Al焊料、Ag焊料、Ni焊料、Cu焊料、無Pb焊料、In焊料等。其中，在例如陶瓷接合所廣泛應用的Ag焊料(或AgCuTi活性金屬焊料)中，接合溫度較高，為約800℃，即使為Al焊料，亦在約600℃左右，由陶瓷介電層呈薄壁化來看，亦會有因接合時的殘留應力而使破裂發生的機率變高的問題，由殘留應力減低來看，另外圖求一種可在低溫之約500℃以下進行接合的技術。此外，因接合溫度減低，會有因製造週期短時間化以致製品低成本化的優點。其中，由將供電元件20與電極14之間作電性連接亦以接合材的電阻率較低者較為適合，以大概1.0×10-3 Ω cm以下為宜。因此，以低溫接合而言，以往係使用可以約200℃左右接合的無Pb焊料、In焊料等，但是以靜電吸盤的傾向而言，至此為止的使用溫度為室溫~80℃程度，相對於此，近年來，為了進行新材料蝕刻，製程溫度的高溫化需求(150~200℃)變高，而要求一種一面使接合溫度減低至約500℃以下，一面具有200℃的耐熱性的接合技術。
本發明人等對接合材進行各種研究，發現在Au系接合 材之中，藉由共晶組成而使其低熔點化的AuSn系合金(例如Sn的含有率為15~37wt%)、AuGe系合金(例如Ge的含有率為10~17wt%)或AuSi系合金(例如Si的含有率為3~4wt%)較為適合。此外，接合前，被覆陶瓷基體12的凹部16的底面及側面的金屬化層的金屬與Au系接合材中的溶質元素起反應，而使金屬間化合物相生成在接合層22。例如，若金屬化層為Ni且Au系接合材為AuGe系合金時，生成NiGe相作為金屬間化合物相，若金屬化層為Ni且Au系接合材為AuSn系合金時，係生成Ni3Sn4相作為金屬間化合物相，若金屬化層為Ni且Au系接合材為AuSi系合金時，係生成NiSi2相作為金屬間化合物相。此外，亦可生成其他金屬間化合物。在該接合層22，溶質元素會與金屬化層中的金屬起反應而耗費，藉此亦生成溶質元素較少的相，亦即Au濃度較高的富Au相。富Au相由於電阻低，因此供電時的電力損失少，且由於為軟質，容易緩和接合時的殘留應力，具有藉由反應，Au濃度愈高，熔點愈上升而可提高耐熱性的優點。
接著，一面參照第3圖，一面說明接合陶瓷基體12與供電元件20的方法之一例。第3圖係顯示陶瓷基體12與供電元件20的接合順序的說明圖。為方便說明，陶瓷基體12係設為由緻密質陶瓷所成者。
首先，如第3圖(a)所示，備妥具有由藉由燒成所製作的陶瓷基體12的表面朝向電極14的凹部16，使電極端子14a的上面露出於凹部16的底面的元件。接著，使用噴 砂法，對凹部16的底面施行粗化處理。之後，藉由無電解鍍敷，在凹部16的全面與電極端子14a的上面形成金屬化層18(參照第3圖(b))。金屬化層18係可藉由例如氣相法(CVD、濺鍍)、液相法(電解鍍敷、無電解鍍敷)來形成。尤其，在無電解鍍敷中，係可輕易被覆陶瓷基體12的表面。在無電解鍍敷之中，以材料種而言，列舉有Ni、Cu、Au等，但是在此係使用無電解Ni鍍敷。金屬化層18係具有後述促進接合材潤濕擴展的效果，必須要有產生潤濕擴展的厚度，但是若為大概0.1μm以上即可。若膜厚過厚，鍍敷處理時間會形成為長時間而造成高成本，並且伴隨著壁厚化，因膜應力以致與陶瓷基體12的密接不足會成為問題，故較不理想，若形成為大概約20μm以下即可。
接著，在金屬化層18之上準備接合材44(AuSn系合金、AuGe系合金、或AuSi系合金)。在此係使用箔狀的壓延薄板作為接合材，但是亦可使用糊狀的接合材。接著，將另外備妥的供電元件20的下部插入至凹部16，在將重錘載置於供電元件20上的狀態下安置在爐內(參照第3圖(c))。供電元件20係在下面與側面形成有金屬膜24，俾以提升接合時的潤濕性。金屬膜24係可藉由氣相法(CVD、濺鍍)、液相法(電解鍍敷、無電解鍍敷)來形成。尤其，若供電元件20為金屬製，可利用電解鍍敷而輕易被覆表面。關於此時的鍍敷種類，若形成接合層22的接合材為Au系接合材時，以Ni鍍敷較為適合。接著，在將供電元件20安置在爐內的狀態下，在惰性氣體中或真空中加熱 而使接合材44熔融，之後，以對陶瓷基體側不會發生破裂的方式進行冷卻，將接合材44固化而加以接合。結果，在接合層22係含有金屬間化合物相與富Au相，按照加熱溫度，在陶瓷基體12與富Au相之間存在有金屬間化合物相，或由陶瓷基體12側依序層積有在接合前被覆凹部16的底面及側面的金屬化層、以金屬間化合物相為主體之層、及以富Au相為主體之層。藉此，製造具有第2圖所示之接合構造的靜電吸盤10。
藉由以上說明之本實施形態之靜電吸盤10，由於採用上述接合構造，因此降低接合時的殘留應力，在陶瓷基體不會發生破裂，即使使用溫度為200℃，亦可得充分的接合強度與通電特性。亦即，靜電吸盤10係可在室溫~200℃使用，因此可充分因應高溫化需求。
此外，接合層22係具有富Au相。該富Au相係具有以下優點：由於電阻低，因此供電時的電力損失少，由於為軟質，因此易於緩和接合時的殘留應力，由於熔點高，因此耐熱性高等。
其中，本發明並非限定於上述實施形態，只要屬於本發明之技術範圍內，可以各種態樣實施，自不待言。
例如，亦可採用第4圖所示之供電元件50，來取代上述實施形態之供電元件20。該供電元件50係沒有溝槽的圓柱元件，在上面亦即與陶瓷基體12所接合的面的相反側的面接合有連結元件60。在該供電元件50的全面形成有金屬化層52。連結元件60係由連結元件60的熱膨脹係數 減掉陶瓷基體12的熱膨脹係數所得的熱膨脹係數差D’超過6ppm/K者，適於例如欲使用純Cu或其合金時。在該連結元件60的上部係藉由溝槽60a等而與外部電源相連接。此外，在連結元件60的下面及側面係形成有金屬化層62。連結元件60的下面係使用與上述接合材44同樣的接合材45來與供電元件50的上面相接合。如此構造係適於當欲將大電流供給至電極14時，例如欲使用純Cu或其合金時。若將如上所示之連結元件60取代第1圖的供電元件20來加以使用，由於與陶瓷基體12的熱膨脹係數差會過大，因此會有在接合界面發生剝離之虞。但是，在第4圖中，係透過供電元件50而將連結元件60與陶瓷基體12相連結，因此並不會發生如上所示之問題。其中，陶瓷基體12與供電元件50與連結元件60亦可在各自之間包夾接合材44、45而以一次的接合步驟來進行接合，但是亦可預先將供電元件50與連結元件60相接合而一體化之後，在該一體化物與陶瓷基體12之間包夾接合材來進行接合。若為後者的情形，接合材44、45可相同，亦可為不同，若接合材44、45為不同時，2次的接合步驟中的接合溫度亦可為不同。以將供電元件50與連結元件60預先接合而一體化的方法而言，例如可以不會以本發明的Au系合金的接合溫度進行熔融的方式，藉由熔接或焊接等來進行。此時，由於供電元件與連結元件預先一體化，因此與一次的同時接合步驟時相比，具有在接合時易於處理元件的優點。
在上述實施形態中係在陶瓷基體12設置凹部16，但 是亦可如第5圖所示，形成為沒有凹部16的構成。此時，供電元件20係在下面與側面形成有金屬膜24。其中，第5圖的符號係表示與上述實施形態同樣的構成要素，因此在此省略其說明。
在上述實施形態中，係顯示將本發明之半導體製造裝置用元件的構造適用在靜電吸盤10之例，但是並非特別限定於此，例如亦可適用於陶瓷加熱器等。
(實施例) 〔1〕試驗體的製作 〔1-1〕試驗體S1的製作順序
如以下所示製作模擬第2圖的接合構造的試驗體S1。第6圖試驗體S1的組裝立體圖。首先，在縱20mm、橫20mm、厚度5mm的陶瓷基體72形成直徑6.00mm、深度0.5mm的凹部74之後，藉由噴砂而在凹部內進行粗化處理，將無電解Ni鍍敷施行約3μm。以陶瓷基體72的材料而言，係使用氧化鋁(Al2O3)、氮化鋁(AlN)、氧化釔(Y2O3)、碳化矽(SiC)、氧化鎂(MgO)。此外，備妥直徑5.95mm、高度6mm的供電元件76、及直徑5.8mm、箔厚100μm的接合材78。其中，凹部74的直徑R、與由R減掉供電元件76的直徑所得的空隙C的比率C/R的值為0.008。以供電元件76的材料而言，使用Ti、Mo、CuW、FeNiCo系合金(Kovar(註冊商標))、Ni、Cu，除了Ni以外，係備妥使用對下面與側面施行電解Ni鍍敷處理而形成有Ni層者。另一方面，以接合材78而言，係使用AuGe系合金 (Au-12wt%Ge、熔點356℃)、AuSn系合金(Au-20wt%Sn、熔點280℃)、AuSi系合金(Au-3.15wt%Si、熔點363℃)、ZnAl系合金(Zn-5wt%Al、熔點382℃)、純In(熔點156℃)、AgCuTi系活性金屬(田中貴金屬製，TKC-711，熔點790℃)。將該等陶瓷基體72、供電元件76及接合材78在丙酮中進行超音波洗淨。之後，在陶瓷基體72的凹部74放入接合材78，在其上設置供電元件76之後，在供電元件76的上面施加重錘負載(200g)的狀態下安置在爐內，且在表2所示之接合溫度及氣體環境中進行接合。其中，接合溫度下的保持時間係設為10分鐘，以升降溫速度5℃/min進行接合。
〔1-2〕試驗體S2的製作順序
如以下所示製作模擬第4圖的接合構造的試驗體S2。第7圖係試驗體S2之組裝立體圖。首先，在縱20mm、橫20mm、厚度5mm的陶瓷基體82形成直徑6.00mm、深度0.5mm的凹部84之後，藉由噴砂而在凹部內進行粗化處理，將無電解Ni鍍敷施行約3μm。此外，備妥直徑5.95mm、高度1mm的供電元件86、直徑5.95mm、高度6mm的連結元件89、及直徑5.8mm、箔厚100μm的接合材88(2枚)。其中，凹部84的直徑R、與由R減掉供電元件86的直徑所得的空隙C的比率C/R的值為0.008。備妥供電元件86係對全面、連結元件89係對下面與側面，施行電解Ni鍍敷處理而形成有Ni層者。將該等陶瓷基體82、供電元件86、連結元件89及接合材88在丙酮中進行超音波洗淨。之後， 在陶瓷基體82的凹部84放入接合材88，在其上依序設置供電元件86、另一枚接合材88、連結元件89之後，在對連結元件89的上面施加重錘負載(200g)的狀態下安置在爐內，以表3所示之接合溫度及氣體環境中進行接合。其中，接合溫度下的保持時間係設為10分鐘，以升降溫速度5℃/min進行接合。
〔1-3〕試驗體S3~S6的製作順序
將模擬第2圖的接合構造的試驗體S3~S6，按照試驗體S1的製作順序來進行製作。具體而言，除了將供電元件76的直徑分別設為5.90mm、5.75mm、5.50mm、5.20mm以外，係與試驗體S1的製作順序同樣地製作試驗體S3~S6。所得的試驗體S3~S6係陶瓷基體72的凹部74的直徑R與空隙C的比率C/R的值分別為0.017、0.042、0.083、0.133。其中，以陶瓷基體72的材料而言，係使用氧化鋁，以供電元件76的材料而言，係使用Mo，備妥對底面及側面施行電解Ni鍍敷處理而形成有Ni層者。另一方面，以接合材78而言，係使用AuGe系合金、AuSn系合金。其中，試驗體S3~S6係除了供電元件76的直徑不同以外，係與試驗體S1相同，故省略圖示。
〔2〕評估 〔2-1〕接合強度的評估
實施拉伸試驗，俾以評估接合強度。藉由上述製作順序來製作拉伸試驗所使用的試驗體S1~S6。但是，陶瓷基體72、82係使用未埋設有電極者。此外，使用在上面形成 有M3之母螺旋部者作為供電元件76、連結元件89。拉伸試驗係以試驗夾治具來固定試驗體S1~S6，透過供電元件76、連結元件89的上面的母螺旋部而相連接，以衝頭速度(crosshead speed)：0.5mm/min來拉伸供電元件76、連結元件89，以測定斷裂時的負載。之後，由各元件底面面積來算出接合強度。該試驗係以200℃來實施。在200℃的試驗係藉由加熱器來加熱試驗體S1~S6，在全體達到200℃的均熱化後實施。拉伸試驗係至少對3個台進行，以算出接合體的平均強度。其中，在此係以接合部位的使用環境或處理時所負荷的力而具有耐久性的方式，在200℃的斷裂應力為3.5MPa以上時，具有充分的接合強度。
〔2-2〕破裂的評估
為了評估對陶瓷基體中的介電層有無破裂，而實施屬於非破壞試驗的螢光探查試驗。藉由上述〔1〕的製作順序來製作螢光探查試驗所使用的試驗體S1~S6。但是，陶瓷基體72、82係使用埋設有電極者。具體而言，在離陶瓷基體72、82之形成有凹部74、84的面的相反側的面(晶圓面)為高度0.3~0.5mm的位置埋設電極。螢光探查試驗係使市面販售的螢光探查液浸透至試驗體S1~S6之中形成有凹部74、84之面之相反側的面。之後，照射不可見光(紫外線)，來評估有無破裂。
〔2-3〕界面剝離的評估
為了評估在陶瓷基體的凹部與供電元件的下面的接合部有無界面剝離，而實施螢光探查試驗。該螢光探查試驗 係與上述〔2-1〕在室溫下的拉伸試驗同時實施。亦即，在上述〔2-1〕的拉伸試驗中，預先在試驗體S1~S6的陶瓷基體72、82與供電元件76、86的接合部分，由供電元件76、86的外周塗佈螢光探查液(前述)，藉由真空含浸處理浸透至界面部且使其乾燥。之後，進行試驗體S1~S6在室溫下的拉伸試驗，測定斷裂時的負載，並且對斷裂後的陶瓷基體72、82的凹部74、84照射不可見光，來進行接合界面的剝離狀態的評估。在此，若在拉伸試驗前在接合界面發生剝離時，由於在供電元件的下面浸透螢光探查液，因此當照射不可見光時，界面會明亮發亮，相對於此，在拉伸試驗前，若在接合界面未發生剝離時，界面不會如上所示明亮發亮而形成為保持暗的狀態。因此，藉由在照射不可見光時界面是否發亮，來評估有無界面剝離。其中，以評估基準而言，根據在供電元件底面的接合部的面積率，形成為○：100~70%、△：70~30%、×：≦30%。
〔2-5〕微構造觀察、EDS分析
使用SEM(掃描型電子顯微鏡)，進行試樣的微構造觀察。此外，在SEM觀察時，進行依EDS所為之點分析，俾以進行接合後的各相的元素分析。
〔3〕關於試驗體S1的實施例及比較例 〔3-1〕實施例1~10、比較例1~4
在此係使用Al2O3作為陶瓷基體72，使用AuGe系合金作為接合材78，而對供電元件76的材料作各種檢討。將此時的接合時的溫度或氣體環境顯示於表2。此外，各評 估結果亦一併顯示於表2。
在實施例1~4及比較例1、2中，係使用Ti作為供電元件76的材料。此時的熱膨脹係數差D(ppm/K)為3.8。如實施例1~4所示，若接合溫度為330~390℃，在200℃的接合強度均為3.5MPa以上，亦未發生破裂。實施例4(接合溫度330℃)中，係在微構造觀察中，與後述第8圖同樣地，在陶瓷基體與供電元件之間觀察到3層。實施例2(接合溫度360℃)中，在微構造觀察中，可知與後述第9圖同樣地，在陶瓷基體與富Au相之間存在有NiGe相。另一方面，如比較例1所示，若接合溫度為310℃，接合材未順利地熔融而無法評估接合強度。此外，如比較例2所示，若接合溫度為410℃時，接合強度為3.5MPa以下，並不充分。在該比較例2中，由與後述第10圖同樣的微構造觀察及EDS分析，由於藉由接合材所致之與Ni鍍敷層的反應過強，並且熱膨脹係數差D較大，因此結果會發生界面剝離。
由此，若供電元件76為Ti、陶瓷基體72為氧化鋁時，亦即熱膨脹係數差D(ppm/K)為3.8且在0~6的範圍內時，在具有後述第8圖或第9圖之微構造的實施例2、4中，係在陶瓷基體側存在有以金屬化層(以Ni相為主體之層)或金屬間化合物相(NiGe相)為主體之層，因此抑制界面剝離，而不會導致在200℃的接合強度降低。
在實施例5~7中係使用Mo作為供電元件76的材料。若接合溫度為340~410℃的範圍，在200℃的接合強度均 高，且均未發生破裂。在實施例6(接合溫度330℃)中，係在微構造觀察中，如第8圖所示，在陶瓷基體與供電元件之間觀察到3層。由EDS分析的結果可知，該等層係由陶瓷基體側依序為：以Ni相為主體之層、以NiGe相為主體之層、以富Au相(Au濃度≧95wt%)為主體之層。在實施例5(接合溫度360℃)中，係在微構造觀察中可知，如第9圖所示，在陶瓷基體與富Au相之間存在有NiGe相。具體而言，形成為由陶瓷基體側依序層積有：以NiGe相為主體之層、以富Au相為主體之層的構造。在實施例7(接合溫度410℃)中，係在微構造觀察中可知如第10圖所示，在陶瓷基體與富Au相之間存在有NiGe相。具體而言，形成為在陶瓷基體側未存在有以Ni相為主體之層或以NiGe相為主體之層，而在以富Au相為主體之層之中分散有NiGe相的構造。
由此，若供電元件76為Mo、陶瓷基體72為氧化鋁時，由於熱膨脹係數差D(ppm/K)為-1.3且在-2.2~0的範圍內，因此即使接合溫度為410℃，亦即為第10圖所示之微構造，亦不太會在界面生成物受到影響，而抑制界面剝離，結果可得安定且具可靠性的耐熱強度。其中，在D為-2.2~0的範圍時，抑制界面剝離，並且在供電元件76的徑向透過接合層而對陶瓷基體側所作用的壓縮應力係在不會使陶瓷基體破損的範圍內適當負荷，因此形成為透過接合材而使供電元件在陶瓷基體的凹部的側面被熱套的狀態，接合強度會提高。
在實施例8中，使用CuW作為供電元件76的材料，在實施例9中，使用FeNiCo系合金(Kovar(註冊商標))作為供電元件76的材料，在實施例10中，係使用W作為供電元件76的材料。任一者均為在200℃的接合強度高且均未發生破裂。該等亦取得如第9圖所示之微構造，而且與Mo同樣地，熱膨脹係數接近氧化鋁陶瓷，且熱膨脹係數差D在-2.2~0的範圍內，因此形成為熱套狀態，而抑制界面剝離。此外，實施例5、8、9、10係接合材及接合溫度相同、D值不同者，但是若將該等相比較，D在-2.2~-1.0的範圍內的實施例5、9、10與不在該範圍內的實施例8相比，熱套效果較高，且接合強度變得更高。
在比較例3、4中係使用Ni、Cu作為供電元件76的材料。即使接合溫度為360℃，在200℃的接合強度亦較低，為3.5MPa以下。尤其在供電元件使用Cu時，藉由螢光探查試驗所為之界面剝離的評估結果為×，微構造觀察的結果亦在陶瓷基體與接合材之間發現伴隨界面剝離的間隙。此係在使用Ni、Cu作為供電元件76的材料時，熱膨脹係數差D(ppm/K)分別為7.7、12.3，由於超過6，因此在接合時供電元件76在徑向的收縮應力較大，而誘發界面剝離。
〔3-2〕實施例11~21、比較例5~8
在此係使用Al2O3作為陶瓷基體72，使用AuSn系合金作為接合材78，而對供電元件76的材料進行各種檢討。將此時的接合時的溫度或氣體環境顯示於表2。此外，各 評估結果亦一併顯示於表2。
在實施例11~13及比較例5、6中係使用Ti作為供電元件76的材料。如實施例11~13所示，若接合溫度為290~330℃時，在200℃的接合強度均為3.5MPa以上，亦未發生破裂。另一方面，如比較例5所示，若接合溫度為280℃，接合材未順利地熔融而無法評估接合強度。此外，如比較例6所示，若接合溫度為370℃，接合強度未達3.5MPa，並不充分。比較例6係與比較例2同樣地，由微構造觀察及EDS分析，由於藉由接合材所致之與Ni鍍敷層的反應過強，而有供電元件76與陶瓷基體72的熱膨脹差，因此容易發生界面剝離而造成強度降低。
在實施例14~17中係使用Mo作為供電元件76的材料。若接合溫度為310~370℃的範圍，在200℃的接合強度均高，且亦未發生破裂。在實施例18、19中係使用CuW作為供電元件76的材料，在實施例20中係使用FeNiCo系合金(Kovar(註冊商標))作為供電元件76的材料，在實施例21中係使用W作為供電元件76的材料。任一者均在200℃的接合強度高，且亦未發生破裂。Mo、CuW、Kovar及W均由於熱膨脹係數接近氧化鋁陶瓷，因此抑制住界面剝離。
在比較例7、8中係使用Ni、Cu作為供電元件76的材料。即使接合溫度為310℃，在200℃的接合強度亦較低，為3.5MPa以下。尤其在供電元件使用Cu時，與比較例4同樣地，由於熱膨脹差大，因此在接合時供電元件Cu在徑 向的收縮應力較大，而誘發出界面剝離。
〔3-3〕實施例22~29
以陶瓷基體72而言，在實施例22~25中係使用AlN，在實施例26、27中係使用Y2O3，在實施例28、29中係使用SiC。此外，使用AuGe系合金與AuSn系合金作為接合材78。此外，以供電元件76而言，係使用Mo、CuW、W的任一者。接著，以表2所示之接合溫度及氣體環境進行接合，結果可知如表2所示即使在改變陶瓷基體的情形下，亦可得良好的結果。
〔3-4〕實施例30~32
使用Al2O3、AlN、Y2O3作為陶瓷基體72。此外，使用AuSi系合金作為接合材78。再者，以供電元件76而言，係使用Mo、CuW的任一者。接著，以表2所示之接合溫度及氣體環境進行接合，結果可知如表2所示，即使在AuSi系合金中，亦與其他接合材同樣地可得良好的結果。
〔3-5〕比較例9~12
任一者均使用Al2O3作為陶瓷基體72。在比較例9中，係使用在500℃以下具有熔點的ZnAl系合金作為接合材78，但是在200℃的接合強度為未達3.5MPa。ZnAl係潤濕擴展差，且接合強度變低。在比較例10、11中係使用In作為接合材78，但是由於In的熔點為約180℃，因此未發現在200℃的強度。在比較例12中係使用被廣泛使用在陶瓷接合用的活性金屬焊料(Ag-Cu-Ti材)作為接合材78，由於接合溫度高，因此殘留應力變高而發生破裂。其中， 在比較例12中，雖在凹部74未形成金屬化層，但是由於此係使用活性金屬，因此可進行對氧化鋁的直接接合之故。基於以上理由，在因殘留應力減低所致的破裂抑制方面，以約500℃以下的低溫接合較為有效，而且為了獲得200℃強度，採用使用本發明之Au系合金的接合體較為有效。
〔3-6〕實施例33~37、比較例13
在實施例33~35中係使用Al2O3作為陶瓷基體72，使用Mo、CuW、Kovar作為供電元件76，在實施例36、37中係使用MgO作為陶瓷基體72，使用Ni作為供電元件76。此外，以接合材78而言，在實施例33~35、37中係使用AuSn，在實施例36中係使用AuGe。接著，以表2所示之接合溫度及氣體環境進行接合，結果可知在任何情形下均可得良好的結果。此係基於AuGe、AuSn的潤濕擴展良好，熱膨脹係數差D亦小之故。此外，在比較例13中係使用MgO作為陶瓷基體72，使用W作為供電元件76，使用AuGe作為接合材78，但是此時由於D值過小，因此如前所述，會對陶瓷基體72發生破裂而成為接合不良情形。
〔3-7〕實機模擬試樣
根據上述試驗體S1的結果，使用模擬第2圖的構造，亦即在陶瓷基體埋設有電極的實機模擬試樣來製作接合體，且進行評估。除了在陶瓷基體中埋設作為電極14、14a的Mo以外，係以與實施例5、實施例17、實施例30相同的條件進行接合，結果可得與未埋設電極時為同等的200℃ 強度，亦未發生破裂。此外，對上述接合體試樣進行通電試驗的結果，可知可得充分的導電性。
〔4〕關於試驗體S2的實施例
在實施例38~45中係使用試驗體S2來進行評估試驗。以陶瓷基體82的材料而言，在實施例38~42、45中係使用Al2O3，在實施例43中係使用AlN，在實施例44中係使用Y2O3。此外，供電元件86係使用Mo、CuW、FeNiCo系合金(Kovar)的任一者，連結元件89係全部使用Cu。接合材88係使用AuGe系合金、AuSn系合金、或AuSi系合金。接著，以表3所示之接合溫度及氣體環境進行接合。如此一來，如表3所示均可得良好的結果。由此，如比較例4、8所示，可知若在陶瓷基體直接接合供電元件的Cu時，由於界面剝離，200℃強度較低，但是藉由形成為上述構造，會造成熱膨脹係數差緩和，而且可以僅一次的同時接合來進行一體化。
其中，試驗體S2係將陶瓷基體82與供電元件86、供電元件86與連結元件89分別藉由接合材88來同時接合，但是預先將供電元件86與連結元件89藉由熔接或焊接來接合，之後，亦可藉由接合材88，將陶瓷基體82與連結於連結元件89的供電元件86相接合。例如，預先將Mo製的供電元件86與Cu製的連結元件89使用AgCu系合金來進行熔接，藉此在製作Cu/Mo複合供電元件之後，對其下面與側面施行電解Ni鍍敷，在由氧化鋁所成的陶瓷基體82的凹部84使用由AuGe系合金所成的接合材88，在360℃、N2氣體環境中進行接合，結果在200℃的接合強度為11.3MPa，亦未發現發生破裂，特性良好。
〔5〕關於試驗體S3~S6的實施例
針對比率C/R不同的試驗體S3~S6進行各種檢討。在實施例46中使用試驗體S3(C/R=0.017)，在實施例47、49中使用試驗體S4(C/R=0.042)，在實施例48中使用試驗體S5(C/R=0.083)，在實施例50中使用試驗體S6(C/R=0.133)。此外，使用Al2O3作為陶瓷基體72， 使用AuGe系合金或AuSn系合金作為接合材78，使用Mo作為供電元件76。將實施例46~50的接合溫度或氣體環境顯示於表4。此外，各評估結果亦一併顯示於表4。經評估實施例46~48、50的強度的結果，隨著C/R變小，強度逐漸增加。此外，實施例5係C/R為0.008，與實施例46~48相比，C/R更小，因此成為更高強度。此外，若將在接合材78使用AuSn合金的實施例49與實施例17相比，在實施例49中係獲得12.4MPa的強度，但是在實施例17中C/R為0.008，小於實施例49，因此成為更高強度。在實施例46~50中，如前所述，由於D在-2.2~-1.0的範圍內，因此以供電元件76的徑向透過接合層而對陶瓷基體側所作用的壓縮應力變強，結果，接合強度變高。其中，在該等實施例中，滿足C/R≦0.15、200℃強度為3.5MPa，但是如實施例50般若C/R的值較大時，在處理時，不易將供電元件順利地配置在陶瓷基體孔旳中心，結果容易發生強度不均。因此，為了獲得更高強度且不均較少且可靠性高的接合體，以滿足C/R≦0.09為佳。
10‧‧‧靜電吸盤
12‧‧‧陶瓷基體
12a‧‧‧晶圓載置面
14‧‧‧電極
14a‧‧‧電極端子
16‧‧‧凹部
18‧‧‧金屬化層
20‧‧‧供電元件
20a‧‧‧溝槽
22‧‧‧接合層
24‧‧‧金屬膜
44‧‧‧接合材
45‧‧‧接合材
50‧‧‧供電元件
52‧‧‧金屬化層
60‧‧‧連結元件
60a‧‧‧溝槽
62‧‧‧金屬化層
72‧‧‧陶瓷基體
74‧‧‧凹部
76‧‧‧供電元件
78‧‧‧接合材
82‧‧‧陶瓷基體
84‧‧‧凹部
86‧‧‧供電元件
88‧‧‧接合材
89‧‧‧連結元件
S1~S6‧‧‧試驗體
第1圖係靜電吸盤10的立體圖。
第2圖係供電元件20的連接部分的周邊的剖面圖。
第3圖(a)~(c)係顯示陶瓷基體12與供電元件20的接合順序的說明圖。
第4圖係供電元件50的連接部分的周邊的剖面圖。
第5圖係沒有凹部16時的供電元件20的連接部分的周邊的剖面圖。
第6圖係試驗體S1的組裝立體圖。
第7圖係試驗體S2的組裝立體圖。
第8圖係實施例6的SEM照片(反射電子像)。
第9圖係實施例5的SEM照片(反射電子像)。
第10圖係實施例7的SEM照片(反射電子像)。
12‧‧‧陶瓷基體
12a‧‧‧晶圓載置面
14‧‧‧電極
14a‧‧‧電極端子
16‧‧‧凹部
20‧‧‧供電元件
20a‧‧‧溝槽
22‧‧‧接合層

Claims (15)

  1. 一種半導體製造裝置用元件，包括：具有晶圓載置面的陶瓷基體；被埋設在該陶瓷基體的內部的電極；為前述電極的一部分且在前述陶瓷基體之與前述晶圓載置面呈相反側的面露出的電極露出部；用以供電至前述電極的供電元件；及介在於前述陶瓷基體與前述供電元件之間，將前述供電元件與前述陶瓷基體相接合，同時將前述供電元件與前述電極露出部作電性連接的接合層，前述接合層係使用作為接合材的AuGe系合金、AuSn系合金、或AuSi系合金來形成，前述陶瓷基體與前述供電元件係以由前述供電元件的熱膨脹係數減掉前述陶瓷基體的熱膨脹係數所得的熱膨脹係數差D為-2.2≦D≦6(單位：ppm/K)的方式進行選擇，在200℃的接合強度為3.5MPa以上。
  2. 如申請專利範圍第1項所述的半導體製造裝置用元件，其中，前述陶瓷基體與前述供電元件係以前述熱膨脹係數差D為-1.5≦D≦6(單位：ppm/K)的方式進行選擇。
  3. 如申請專利範圍第1項所述的半導體製造裝置用元件，其中，前述接合層係含有包含在接合前被覆包含前述電極露出部的預定領域的金屬化層所包含的金屬與前述接合材中的Au以外的元素的金屬間化合物相。
  4. 如申請專利範圍第3項所述的半導體製造裝置用元 件，其中，前述接合層係含有Au濃度為95wt%以上的富Au相。
  5. 如申請專利範圍第4項所述的半導體製造裝置用元件，其中，在前述接合層係由前述陶瓷基體側依序層積有前述金屬化層、以前述金屬間化合物相為主體之層、及以前述富Au相為主體之層。
  6. 如申請專利範圍第1項所述的半導體製造裝置用元件，其中，前述接合層係含有包含在接合前被覆包含前述電極露出部的預定領域的金屬化層所包含的金屬與前述接合材中的Au以外的元素的金屬間化合物相。
  7. 如申請專利範圍第6項所述的半導體製造裝置用元件，其中，前述接合層係含有Au濃度為95wt%以上的富Au相。
  8. 如申請專利範圍第7項所述的半導體製造裝置用元件，其中，在前述接合層係由前述陶瓷基體側依序層積有前述金屬化層、以前述金屬間化合物相為主體之層、及以前述富Au相為主體之層。
  9. 如申請專利範圍第3至5項及第6至8項中任一項所述的半導體製造裝置用元件，其中，在前述接合層中，以前述金屬間化合物相為主體之層係與前述金屬化層或前述陶瓷基體相接。
  10. 如申請專利範圍第1至5項及第6至8項中任一項所述的半導體製造裝置用元件，其中，前述陶瓷基體係以選自由Al2O3、AlN、MgO、Y2O3及SiC所成群組的1種為主 成分者，前述供電元件係選自由Ti、Cu、Ni、Mo、CuW、W及該等之合金以及FeNiCo系合金所成群組者。
  11. 如申請專利範圍第10項所述的半導體製造裝置用元件，其中，接合前述供電元件與前述接合層時的加熱溫度為200~500℃。
  12. 如申請專利範圍第1至5項及第6至8項中任一項所述的半導體製造裝置用元件，其中，由前述陶瓷基體的孔穴直徑扣掉前述供電元件的直徑所得的值亦即空隙C、與前述陶瓷基體的孔徑R的比率C/R係滿足C/R≦0.15。
  13. 如申請專利範圍第12項所述的半導體製造裝置用元件，其中，前述比率C/R係滿足C/R≦0.09。
  14. 如申請專利範圍第1至5項及第6至8項中任一項所述的半導體製造裝置用元件，其中，前述供電元件係在與前述陶瓷基體相接合的面呈相反側的面接合連結元件，由該連結元件的熱膨脹係數減掉前述陶瓷基體的熱膨脹係數所得的熱膨脹係數差D’為超過6ppm/K。
  15. 如申請專利範圍第14項所述的半導體製造裝置用元件，其中，前述連結元件係由Cu及其合金所成之金屬。
TW101109024A 2011-03-31 2012-03-16 Components for semiconductor manufacturing devices TWI539551B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011079462 2011-03-31

Publications (2)

Publication Number Publication Date
TW201240014A TW201240014A (en) 2012-10-01
TWI539551B true TWI539551B (zh) 2016-06-21

Family

ID=46926976

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109024A TWI539551B (zh) 2011-03-31 2012-03-16 Components for semiconductor manufacturing devices

Country Status (5)

Country Link
US (1) US8908349B2 (zh)
JP (1) JP5968651B2 (zh)
KR (1) KR101867625B1 (zh)
CN (1) CN102738044B (zh)
TW (1) TWI539551B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5968651B2 (ja) * 2011-03-31 2016-08-10 日本碍子株式会社 半導体製造装置用部材
JP6084915B2 (ja) * 2012-11-06 2017-02-22 日本碍子株式会社 セラミックス部材と金属部材との接合体及びその製法
JP6234076B2 (ja) * 2013-06-17 2017-11-22 株式会社Maruwa 接合構造体及びこれを用いた半導体製造装置
CN107078093B (zh) * 2015-01-20 2020-01-07 日本碍子株式会社 轴端部安装结构
JP6666717B2 (ja) * 2015-12-28 2020-03-18 日本特殊陶業株式会社 セラミックス部材
JP6560150B2 (ja) * 2016-03-28 2019-08-14 日本碍子株式会社 ウエハ載置装置
JP6693832B2 (ja) * 2016-07-29 2020-05-13 日本特殊陶業株式会社 セラミックス部材
JP6698476B2 (ja) * 2016-08-30 2020-05-27 京セラ株式会社 静電吸着用部材
JP2018139255A (ja) * 2017-02-24 2018-09-06 京セラ株式会社 試料保持具およびこれを用いたプラズマエッチング装置用部品
JP2018203581A (ja) * 2017-06-07 2018-12-27 日本特殊陶業株式会社 セラミックス構造体
JP6871184B2 (ja) * 2018-01-31 2021-05-12 日機装株式会社 半導体発光装置の製造方法
JPWO2020004564A1 (ja) 2018-06-28 2021-07-15 京セラ株式会社 半導体製造装置用部材の製造方法および半導体製造装置用部材
US10957520B2 (en) * 2018-09-20 2021-03-23 Lam Research Corporation Long-life high-power terminals for substrate support with embedded heating elements
KR102527439B1 (ko) * 2019-03-26 2023-04-28 니뽄 도쿠슈 도교 가부시키가이샤 전극 매설 부재 및 그 제조 방법, 정전 척, 세라믹스제 히터
US20220051965A1 (en) * 2019-06-26 2022-02-17 Mitsubishi Materials Corporation Copper/ceramic joined body, insulation circuit board, copper/ceramic joined body production method, and insulation circuit board manufacturing method
US20220122817A1 (en) * 2020-10-15 2022-04-21 Applied Materials, Inc. Semiconductor substrate support power transmission components
KR102642090B1 (ko) * 2021-08-24 2024-02-29 주식회사 케이엔제이 지지 소켓 및 증착층을 포함하는 부품 제조 방법
JP2023102415A (ja) 2022-01-12 2023-07-25 日本碍子株式会社 ウエハ載置台
CN114513869B (zh) * 2022-02-23 2024-03-29 常州联德陶业有限公司 一种氮化铝陶瓷器件用接线端子及其固定工艺

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5707715A (en) * 1996-08-29 1998-01-13 L. Pierre deRochemont Metal ceramic composites with improved interfacial properties and methods to make such composites
US6143432A (en) * 1998-01-09 2000-11-07 L. Pierre deRochemont Ceramic composites with improved interfacial properties and methods to make such composites
JP3746594B2 (ja) * 1997-06-20 2006-02-15 日本碍子株式会社 セラミックスの接合構造およびその製造方法
JP3718380B2 (ja) * 1999-08-18 2005-11-24 株式会社日立製作所 はんだ接続構造を有する回路装置およびその製造方法
US6439975B1 (en) * 2000-01-28 2002-08-27 Hon Hai Precision Ind. Co., Ltd. Method for forming contact of electrical connector and press die for practicing the method
KR100443277B1 (ko) * 2000-02-07 2004-08-04 티디케이가부시기가이샤 복합기판, 이를 사용한 박막발광소자 및 그 제조방법
JP2001237304A (ja) * 2000-02-21 2001-08-31 Ibiden Co Ltd 半導体製造・検査装置用セラミック基板
JP2002293655A (ja) 2001-03-29 2002-10-09 Ngk Insulators Ltd 金属端子とセラミック部材との接合構造、金属部材とセラミック部材との接合構造および金属端子とセラミック部材との接合材
JP3949459B2 (ja) * 2002-01-25 2007-07-25 日本碍子株式会社 異種材料の接合体及びその製造方法
US7252872B2 (en) * 2003-01-29 2007-08-07 Ngk Insulators, Ltd. Joined structures of ceramics
JP4184829B2 (ja) * 2003-02-25 2008-11-19 京セラ株式会社 静電チャックの製造方法
JP4967447B2 (ja) * 2006-05-17 2012-07-04 株式会社日立製作所 パワー半導体モジュール
US7816155B2 (en) * 2007-07-06 2010-10-19 Jds Uniphase Corporation Mounted semiconductor device and a method for making the same
JP5174582B2 (ja) * 2007-08-30 2013-04-03 日本碍子株式会社 接合構造体
TWI450353B (zh) * 2008-01-08 2014-08-21 Ngk Insulators Ltd A bonding structure and a semiconductor manufacturing apparatus
JP2010263050A (ja) * 2009-05-01 2010-11-18 Showa Denko Kk 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP5968651B2 (ja) * 2011-03-31 2016-08-10 日本碍子株式会社 半導体製造装置用部材

Also Published As

Publication number Publication date
KR101867625B1 (ko) 2018-06-15
CN102738044A (zh) 2012-10-17
US20120250211A1 (en) 2012-10-04
KR20120112036A (ko) 2012-10-11
CN102738044B (zh) 2016-04-06
JP5968651B2 (ja) 2016-08-10
US8908349B2 (en) 2014-12-09
TW201240014A (en) 2012-10-01
JP2012216786A (ja) 2012-11-08

Similar Documents

Publication Publication Date Title
TWI539551B (zh) Components for semiconductor manufacturing devices
JP6906662B2 (ja) 回路基板および半導体装置
JP6621402B2 (ja) セラミックス部材と金属部材との接合体及びその製法
JP2002293655A (ja) 金属端子とセラミック部材との接合構造、金属部材とセラミック部材との接合構造および金属端子とセラミック部材との接合材
JP2003212669A (ja) 異種材料接合体及びその製造方法
JP3297637B2 (ja) ウエハ支持部材
JP5829403B2 (ja) 放熱用絶縁基板及びその製造方法
WO2021033421A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
JP3949459B2 (ja) 異種材料の接合体及びその製造方法
JP4005268B2 (ja) セラミックスと金属との接合構造およびこれに使用する中間挿入材
JP6256176B2 (ja) 接合体の製造方法、パワーモジュール用基板の製造方法
JP2008305968A (ja) ウェハ保持体の電極接続構造
JP4331983B2 (ja) ウェハ支持部材およびその製造方法
JP6084915B2 (ja) セラミックス部材と金属部材との接合体及びその製法
JP2010111523A (ja) 通電体を内蔵するセラミックス部材とその製造方法
JP2006114250A (ja) 金属部材埋設セラミックス基材の給電端子取付け構造
JP6413230B2 (ja) 抵抗器及び抵抗器の製造方法
JP3302714B2 (ja) セラミックス−金属接合体
JP3681824B2 (ja) セラミックスの接合体およびセラミックスの接合方法
JP2001199775A (ja) 金属をロウ付けした接合構造体及びこれを用いたウエハ支持部材
JP2021031315A (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
WO2021241463A1 (ja) 銅／セラミックス接合体、および、絶縁回路基板
WO2021112046A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
JP2001048670A (ja) セラミックス−金属接合体
JP2002043481A (ja) セラミックモジュールおよびその製造方法