TWI512945B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI512945B
TWI512945B TW099138508A TW99138508A TWI512945B TW I512945 B TWI512945 B TW I512945B TW 099138508 A TW099138508 A TW 099138508A TW 99138508 A TW99138508 A TW 99138508A TW I512945 B TWI512945 B TW I512945B
Authority
TW
Taiwan
Prior art keywords
electrode
insulating layer
oxide semiconductor
drain electrode
transistor
Prior art date
Application number
TW099138508A
Other languages
English (en)
Other versions
TW201135913A (en
Inventor
Shunpei Yamazaki
Jun Koyama
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201135913A publication Critical patent/TW201135913A/zh
Application granted granted Critical
Publication of TWI512945B publication Critical patent/TWI512945B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Description

半導體裝置及其製造方法
本發明的技術領域係關於一種半導體裝置及其製造方法。這裏，半導體裝置是指藉由利用半導體特性而操作的所有的元件及裝置。
金屬氧化物的種類繁多且用途廣泛。作為液晶顯示裝置等中所需的透明電極材料，氧化銦是較普遍的材料。
在金屬氧化物中存在呈現半導體特性的金屬氧化物。作為呈現半導體特性的金屬氧化物，例如可以舉出氧化鎢、氧化錫、氧化銦、氧化鋅等，並且已知將這種金屬氧化物用於通道形成區的薄膜電晶體(例如，參照專利文獻1至4、非專利文獻1等)。
已知作為金屬氧化物，不僅有單元氧化物還有多元(multi-component)氧化物。例如，作為包括In、Ga及Zn的多元氧化物半導體，具有同系物(homologous phase)的InGaO3 (ZnO)m (m：自然數)是周知的(參照非專利文獻2至4等)。
並且，已經確認到可以將由上述那樣的In-Ga-Zn類氧化物構成的氧化物半導體使用於薄膜電晶體的通道形成區(例如，參照專利文獻5、非專利文獻5及6等)。
[專利文獻1]　日本專利申請案公告第昭60-198861號公報
[專利文獻2]　日本專利申請案公告第平8-264794號公報
[專利文獻3]　日本PCT國際申請案翻譯第平11-505377號公報
[專利文獻4]　日本專利申請案公告第2000-150900號公報
[專利文獻5]　日本專利申請案公告第2004-103957號公報
[非專利文獻1] M. W. Prins,K. O. Grosse-Holz,G. Muller,J. F. M. Cillessen,J. B. Giesbers,R. P. Weening,and R. M. Wolf,"A ferroelectric transparent thin-film transistor",Appl. Phys. Lett.,17 June 1996,Vol. 68 p. 3650-3652
[非專利文獻2] M. Nakamura,N. Kimizuka,and T. Mohri,"The Phase Relations in the In2 O3 -Ga2 ZnO4 -ZnO System at 1350℃",J. Solid State Chem.,1991,Vol. 93,p. 298-315
Syntheses and Single-Crystal Data of Homologous Compounds,In2 O3 (ZnO)m (m=3,4,and 5),InGaO3 (ZnO)3 ,and Ga2 O3 (ZnO)m (m=7,8,9,and 16) in the In2 O3 -ZnGa2 O4 -ZnO System",J. Solid State Chem.,1995,Vol. 116,p. 170-178
[非專利文獻4]　中村真佐树、君塚昇、毛利尚彥、矶部光正,"相、InFeO3 (ZnO)m (m：自然数)同型化合物合成結晶構造",固体物理,1993年,Vol. 28,No. 5,p. 317-327
[非專利文獻5] K. Nomura,H. Ohta,K. Ueda,T. Kamiya,M. Hirano,and H. Hosono,"Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor",SCIENCE,2003,Vol. 300,p. 1269-1272
[非專利文獻6] K. Nomura,H. Ohta,A. Takagi,T. Kamiya,M. Hirano,and H. Hosono,"Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors",NATURE,2004,Vol. 432 p. 488-492。
通常，作為半導體裝置的典型例子的場效應電晶體係由矽等材料所構成。但是，即使是作為材料而使用矽等的半導體裝置，根據其用途的不同，也很難說其具有充分的特性。
例如，在使用矽的半導體裝置中，截止(off-state)電流(也稱為洩漏電流等)實質上並不是小到可以稱為0。因此，無論半導體裝置處於哪種操作狀態都有少量的電流流過，所以當構成記憶體裝置或液晶顯示裝置等的電荷保持型半導體裝置時，很難確保充分的電荷保持期間。另外，還存在由於截止電流而導致半導體裝置的耗電量增大的問題。
並且，有時還要求如次臨界擺幅(S值)、導通截止比或可靠性等的電晶體的其他的特性更良好。
由此，所揭示的發明的一個實施例的目的之一在於提供一種解決了上述問題的具有新穎結構的半導體裝置。
另外，本發明的一個實施例的目的之一還在於提供一種具有新穎結構的半導體裝置的製造方法。
藉由採用層疊地設置使用氧化物半導體的電晶體與使用氧化物半導體以外的材料的電晶體的結構，可以提供兼具它們的優點的半導體裝置。尤其是使用氧化物半導體的電晶體，由於源極電極或汲極電極的側表面被氧化而在次臨界擺幅(S值)、導通截止比、可靠性等方面上具有極為優良的特性。明確而言，例如可以採用以下結構。
本發明的一個實施例是一種半導體裝置，該半導體裝置包括第一電晶體及第二電晶體。第一電晶體包括：設置在包含半導體材料的基板中的通道形成區；以夾著通道形成區的方式而設置的雜質區域；在通道形成區之上的第一閘極絕緣層；在第一閘極絕緣層之上的第一閘極電極；以及與雜質區域電連接的第一源極電極或第一汲極電極。第二電晶體包括：包含在半導體材料的基板之上的氧化物半導體層；與氧化物半導體層電連接的第二源極電極及第二汲極電極；覆蓋氧化物半導體層、第二源極電極及第二汲極電極的第二閘極絕緣層；以及在第二閘極絕緣層之上的第二閘極電極。第二源極電極及第二汲極電極的側表面包括被氧化的氧化物區，第一閘極電極、第一源極電極和第一汲極電極的其中之一與第二閘極電極、第二源極電極和第二汲極電極的其中之一電連接。另外，上述氧化物區是在對氧化物半導體層供給氧的同時被形成的。
在上述半導體裝置中，最好藉由使用300 MHz至300 GHz的高頻功率及氧和氬的混合氣體的電漿處理來形成第二源極電極及第二汲極電極的氧化物區。另外，最好在第二源極電極及第二汲極電極之上具有其平面形狀與第二源極電極及第二汲極電極實質相同的保護絕緣層。另外，“實質相同”是指不要求嚴格意義上的相同的意思，只要是在可以將其視為相同的範圍內即可。例如，容許利用同一蝕刻處理所形成時的差異。
另外，在上述半導體裝置中，最好氧化物半導體層的氫濃度為5×1019 /cm3 或5×1019 /cm3 以下。此外，最好第二電晶體的截止電流為1×10-13 A或1×10-13 A以下。
另外，在上述半導體裝置中，包含半導體材料的基板最好為單晶半導體基板或SOI基板。另外，作為半導體材料，最好採用矽。
本發明的一個實施例是一種半導體裝置的製造方法，包括形成第一電晶體的步驟和形成第二電晶體的步驟。所述第一電晶體的形成包括如下步驟：在包含半導體材料的基板之上形成閘極絕緣層及在該閘極絕緣層之上的閘極電極；對包含半導體材料的基板添加雜質元素以形成通道形成區及夾著該通道形成區的雜質區域；以及形成電連接到雜質區域的第一源極電極及第一汲極電極。所述第二電晶體的形成包括如下步驟：在第一電晶體之上形成氧化物半導體層；形成電連接到氧化物半導體層的第二源極電極和第二汲極電極；在使第二源極電極和第二汲極電極的側表面氧化後形成覆蓋氧化物半導體層、第二源極電極及第二汲極電極的第二閘極絕緣層；以及在第二閘極絕緣層之上形成第二閘極電極。另外，當對第二源極電極及第二汲極電極的側表面進行氧化時對氧化物半導體層供給氧。
在上述半導體裝置的製造方法中，最好利用使用300 MHz至300 GHz的高頻功率及氧和氬的混合氣體的電漿處理來進行第二源極電極及第二汲極電極的側表面的氧化。另外，最好將第二閘極電極、第二源極電極和第二汲極電極的其中之一電連接到第一閘極電極、第一源極電極和第一汲極電極的其中之一。
另外，在上述半導體裝置的製造方法中，最好在第二源極電極及第二汲極電極之上形成其平面形狀與第二源極電極及第二汲極電極實質相同的保護絕緣層。
另外，在上述半導體裝置的製造方法中，最好藉由將氧化物半導體層的氫濃度設定為5×1019 /cm3 或5×1019 /cm3 以下，以使第二電晶體的截止電流為1×10-13 A或1×10-13 A以下。
另外，在上述半導體裝置的製造方法中，作為包含半導體材料的基板最好使用單晶半導體基板或SOI基板。另外，作為半導體材料最好採用矽。
另外，在本說明書等中，術語“在...之上”或“在...之下”不侷限於構成組件的位置關係為“直接在...上”或“直接在...下”。例如，“閘極絕緣層上的第一閘極電極”不排除閘極絕緣層與閘極電極之間具有其他元件的情況。另外，術語“在...之上”、“在...之下”僅是為了便於說明而使用的辭彙，除了特殊說明的情況之外，也包括將其上下顛倒的情況。
另外，在本說明書等中，術語“電極”或“佈線”不是用來限定這些構成組件的功能的。例如，可以將“電極”用作為“佈線”的一部分，反之也是同樣的。並且，術語“電極”或“佈線”還包括多個“電極”或“佈線”形成為一體時的情況等。
另外，有時“源極電極”或“汲極電極”的功能在以下情況下對調：使用不同極性的電晶體時；在電路操作中電流的方向改變時；等等。為此，在本說明書中，術語“源極電極”或“汲極電極”是可以對調的。
另外，在本說明書等中，“電連接”包括藉由“具有某種電作用的物質”而連接的情況。這裏，對“具有某種電作用的物質”沒有特別的限制，只要其能夠在連接物件之間進行電信號的收發即可。
例如，“具有某種電作用的物質”包括電極、佈線、電晶體等的切換元件、電阻器、電感器、電容器及其它的具有各種功能的元件等。
一般來說，“SOI基板”是指在絕緣表面之上設置有矽層的基板。但是，在本說明書等中，“SOI基板”還指在絕緣表面之上設置有由矽以外的材料構成的半導體層的基板。也就是說，“SOI基板”所具有的半導體層不侷限於矽半導體層。
另外，“SOI基板”不侷限於矽晶圓等的半導體基板，還包括玻璃基板、石英基板、藍寶石基板、金屬基板等的非半導體基板。也就是說，廣義上導體基板或絕緣基板之上具有由半導體材料所構成的層的基板都包括於“SOI基板”之內。
並且，在本說明書等中，“半導體基板”不僅僅指由半導體材料構成的基板，而是指含有半導體材料的所有基板。也就是說，在本說明書等中，廣義上“SOI基板”也包括於“半導體基板”之內。
在本發明的一個實施例中提供一種具有使用氧化物半導體以外的材料的電晶體及使用氧化物半導體的電晶體的疊層結構的半導體裝置。
像這樣，藉由層疊使用氧化物半導體以外的材料的電晶體和使用氧化物半導體的電晶體，可以實現具有各自特性優點的新穎的半導體裝置。
尤其是由於使用氧化物半導體的電晶體的截止電流極小且切換特性高，所以可以提供利用其特性的優良的半導體裝置。另外，與使用氧化物半導體的電晶體相比，使用氧化物半導體以外的材料的電晶體在場效應遷移率等方面更有優勢，藉由利用使用氧化物半導體以外的材料的電晶體，可以提供具有其優良特性的半導體裝置。也就是說，根據本發明的一個實施例，可以提供兼具氧化物半導體及氧化物半導體以外的材料的特性的優良的半導體裝置。
像這樣，藉由將使用氧化物半導體以外的材料的電晶體和使用氧化物半導體的電晶體形成為一體，可以實現具有新穎特徵的半導體裝置。
另外，在所揭示的發明的一個實施例中，藉由對氧化物半導體層供給氧，可以提高使用氧化物半導體的電晶體的特性。這裏，該氧供給處理是指對使用氧化物半導體的電晶體的源極電極或汲極電極的側表面進行氧化。
另外，藉由使源極電極或汲極電極的側表面氧化，可以防止因閘極絕緣層的薄膜化或覆蓋不良等而引起的閘極電極與源極電極或汲極電極之間的短路。
如此，藉由對氧化物半導體層供給氧，可以實現具有優越的特性的新穎結構的半導體裝置。
下面，使用附圖對本發明的實施例模式的一個例子進行說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明的方式和詳細內容可以在不脫離本發明的宗旨及其範圍的情況下被變換為各種各樣的形式，而不侷限於以下說明。因此，本發明不應該被解釋為僅限定於以下所示的實施例模式所記載的內容中。
另外，為了便於理解，有時附圖等中示出的各構成的位置、大小及範圍等並不表示其實際的位置、大小及範圍等。為此，所揭示的發明不侷限於在附圖等中揭示的位置、大小及範圍等。
另外，本說明書等中的“第一”、“第二”、“第三”等序數詞是為了避免結構元件的混同而附加的，而並不是為了限定其數目而附加的。
[實施例模式1]
在本實施例模式中，參照圖1A至圖4D而對所揭示的發明的一個實施例的半導體裝置的結構及其製造方法進行說明。
<半導體裝置的結構>
圖1A和1B是示出半導體裝置的結構的一個例子的剖面圖。在圖1A所示的半導體裝置中，下部為具有使用氧化物半導體以外的材料的電晶體160，上部為具有使用氧化物半導體的電晶體162。另外，雖然作為電晶體160及電晶體162而使用n型電晶體來進行說明，但是也可以採用p型電晶體。尤其是電晶體160很容易成為p型電晶體。另外，圖1B示出電晶體162與下部的電極(或佈線)的連接關係與圖1A不同的情況的一個例子。以下主要對圖1A的結構進行說明。另外，在圖1A中，利用A1-A2示出設置在下部的電晶體160的剖面圖，利用B1-B2示出設置在上部的電晶體162的剖面圖，在圖1B中，利用A1-A2示出設置在下部的電晶體160的剖面圖，利用C1-C2示出設置在上部的電晶體162的剖面圖。
電晶體160包括：設置在包括半導體材料的基板100中的通道形成區116；以夾著通道形成區116的方式而設置的雜質區域114及高濃度雜質區域120(也將它們統稱為雜質區域)；設置在通道形成區116之上的閘極絕緣層108a；設置在閘極絕緣層108a之上的閘極電極110a；電連接到雜質區域114的源極電極或汲極電極130a及源極電極或汲極電極130b(參照圖1A)。
這裏，在閘極電極110a的側表面設置有側壁絕緣層118。另外，基板100的從平面看不重疊於側壁絕緣層118的區域中有高濃度雜質區域120及接觸於高濃度雜質區域120的金屬化合物區域124。另外，在基板100之上以圍繞電晶體160的方式而設置有元件分離絕緣層106，並且以覆蓋電晶體160的方式而設置有層間絕緣層126及層間絕緣層128。源極電極或汲極電極130a及源極電極或汲極電極130b藉由形成在層間絕緣層126及層間絕緣層128中的開口與金屬化合物區域124電連接。也就是說，源極電極或汲極電極130a及源極電極或汲極電極130b藉由金屬化合物區域124而被電連接到高濃度雜質區域120及雜質區域114。
電晶體162包括：設置在絕緣層138之上的氧化物半導體層140；設置在氧化物半導體層140之上並與氧化物半導體層140電連接的源極電極或汲極電極142a和源極電極或汲極電極142b；以覆蓋氧化物半導體層140、源極電極或汲極電極142a及源極電極或汲極電極142b的方式而設置的閘極絕緣層146；以及設置在閘極絕緣層146之上的與氧化物半導體層140重疊的區域中的閘極電極148(參照圖1A)。
這裏，源極電極或汲極電極142a及源極電極或汲極電極142b的側表面分別具有被氧化的氧化物區143。藉由具有該氧化物區143，可以防止有可能因閘極絕緣層的薄膜化或覆蓋不良等而引起的閘極電極與源極電極或汲極電極之間的短路。
另外，在電晶體162之上設置有層間絕緣層150及層間絕緣層152。這裏，在閘極絕緣層146、層間絕緣層150及層間絕緣層152中形成有到達源極電極或汲極電極142a及源極電極或汲極電極142b的開口，並且藉由該開口，以形成分別接觸於源極電極或汲極電極142a、源極電極或汲極電極142b的電極154d、電極154e。另外，與電極154d、電極154e同樣地，藉由設置在閘極絕緣層146、層間絕緣層150及層間絕緣層152中的開口而形成接觸於電極136a、電極136b及電極136c的電極154a、電極154b及電極154c。
這裏，最好充分地去除氧化物半導體層140中的氫等雜質並藉由供給氧而使其高純度化。明確而言，使氧化物半導體層140的氫濃度為5×1019 /cm3 或5×1019 /cm3 以下，最好為5×1018 /cm3 或5×1018 /cm3 以下，更佳為5×1017 /cm3 或5×1017 /cm3 以下。另外，與一般的矽晶圓(添加有微量的磷或硼等雜質元素的矽晶圓)中的載子濃度(約1×1014 /cm3 )相比，氫濃度被充分地降低且藉由供給氧而被高純度化的氧化物半導體層140中的載子濃度的值充分小(例如，小於1×1012 /cm3 ，最好為1×1011 /cm3 或1×1011 /cm3 以下)。因此，藉由使用被i型化或實質上被i型化的氧化物半導體，可以獲得具有優越的截止電流特性的電晶體162。例如，當汲極電極電壓Vd為+1 V或+10 V且閘極電壓Vg在-5 V至-20 V的範圍內時，截止電流為1×10-13 A或1×1011 /cm3 以下。因此，藉由使用氫濃度被充分降低而被高純度化的氧化物半導體層140來降低電晶體162的截止電流，可以實現具有新穎結構的半導體裝置。另外，上述氧化物半導體層140中的氫濃度是利用二次離子質譜分析法(SIMS)進行測量的結果。
另外，對構成氧化物半導體層的氧化物半導體沒有特別的限定，只要是具有非單晶結構的氧化物半導體即可。例如，可以使用非晶結構、微晶(奈米晶體等)結構、多晶結構、非晶中含有微晶或多晶的結構、非晶結構的表面處形成有微晶或多晶的結構等各種結構。
另外，在層間絕緣層152之上設置有絕緣層156，以嵌入該絕緣層156的方式而設置有電極158a、電極158b、電極158c及電極158d。這裏，電極158a接觸於電極154a，電極158b接觸於電極154b，電極158c接觸於電極154c及電極154d，並且電極158d接觸於電極154e。
也就是說，電晶體162的源極電極或汲極電極142a藉由電極130c、電極136c、電極154c、電極158c及電極154d而被電連接到其他的元件(使用氧化物半導體以外的材料的電晶體等)(參照圖1A)。並且，電晶體162的源極電極或汲極電極142b藉由電極154e及電極158d而被電連接到其他的元件。另外，與連接有關的電極(電極130c、電極136c、電極154c、電極158c及電極154d等)的結構不侷限於上述結構，而可以進行適當地追加或省略等。
圖1B示出電晶體162的源極電極或汲極電極142a具有與圖1A不同的連接關係的情況。具體地說，源極電極或汲極電極142a藉由電極130c、電極136c、電極154c、電極158c及電極154d而被電連接到電極110b。這裏，電極110b與閘極電極110a以同樣的方式來予以形成。電極110b既可以為電晶體的構成組件，也可以為佈線等的一部分。另外，與連接有關的電極(電極130c、電極136c、電極154c、電極158c及電極154d等)的結構不侷限於上述結構，而可以進行適當地追加或省略等。
雖然在上述說明中示出兩個典型的連接關係的例子，但是所揭示的發明的一個實施例不侷限於此。例如，也可以兼具圖1A所示的結構與圖1B所示的結構。另外，電晶體160的閘極電極110a也可以被電連接到電晶體162的源極電極或汲極電極142a。
<半導體裝置的製造方法>
接著，對上述半導體裝置的製造方法的一個例子進行說明。在以下說明中，首先參照圖2A至2H而對電晶體160的製造方法進行說明，然後參照圖3A至3E和圖4A至4D而對電晶體162的製造方法進行說明。另外，在圖2A至2H中僅示出相當於圖1A中的A1-A2的剖面。另外，在圖3A至3E和圖4A至4D中示出相當於圖1A中的A1-A2及B1-B2的剖面。
<下部電晶體的製造方法>
首先，準備包含半導體材料的基板100(參照圖2A)。作為包括半導體材料的基板100，可以採用矽或氮化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等。這裏，作為一個例子而示出使用單晶矽基板作為包含半導體材料的基板100時的情況。另外，一般來說，“SOI基板”是指在絕緣表面之上設置有矽半導體層的基板。但是，在本說明書等中，“SOI基板”還指在絕緣表面之上設置有由矽以外的材料所構成的半導體層的基板。也就是說，“SOI基板”所具有的半導體層不侷限於矽半導體層。另外，SOI基板還包括在玻璃基板等絕緣基板之上設置有半導體層的基板。
在基板100之上形成保護層102(參照圖2A)，該保護膜102用做為用來形成元件分離絕緣層的掩模。作為保護層102，例如可以使用以氧化矽、氮化矽、氮氧化矽等材料所形成的絕緣層。另外，在該製程的前後，為了控制電晶體的臨界電壓，也可以對基板100添加賦予n型導電性的雜質元素或賦予p型導電性的雜質元素。當作為半導體採用矽時，作為賦予n型導電性的雜質，例如可以使用磷或砷等。此外，作為賦予p型導電性的雜質，例如可以使用硼、鋁、鈣等。
接著，將上述保護層102用作為掩模來進行蝕刻，以去除不被保護層102所覆蓋的區域(露出的區域)的基板100的一部分。由此，形成分離的半導體區域104(參照圖2B)。該蝕刻最好使用乾式蝕刻，但是也可以使用濕式蝕刻。可以根據被蝕刻材料而適當地選擇蝕刻氣體和蝕刻液。
接著，以覆蓋半導體區域104的方式而形成絕緣層，並藉由選擇性地去除與半導體區域104相重疊的區域的絕緣層，以形成元件分離絕緣層106(參照圖2B)。該絕緣層使用氧化矽、氮化矽、氮氧化矽等形成。作為絕緣層的去除方法，有CMP等拋光處理或蝕刻處理等，可以使用任一種方法。另外，在形成半導體區域104之後或在形成元件分離絕緣層106之後，去除上述保護層102。
接著，在半導體區域104之上形成絕緣層，並在該絕緣層之上形成包含導電材料的層。
絕緣層是後面成為閘極絕緣層的層，其可以採用藉由CVD法或濺射法等形成的包含氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等的膜的單層結構或多層結構即可。另外，也可以藉由高密度電漿處理或熱氧化處理使半導體區域104的表面氧化或氮化，以形成上述絕緣層。例如，可以使用He、Ar、Kr、Xe等稀有氣體和氧、氧化氮、氨、氮、氫等的多種氣體混合來進行高密度電漿處理。另外，對絕緣層的厚度沒有特別的限定，例如可以將其形成為具有1 nm至100 nm的厚度。
可以使用鋁、銅、鈦、鉭、鎢等的金屬材料來形成包含導電材料的層。另外，也可以藉由使用如含有賦予導電性的雜質元素的多晶矽等的半導體材料來形成包含導電材料的層。其形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法、旋塗法等各種膜形成方法。此外，在本實施例模式中，作為一個例子，示出使用金屬材料來形成包含導電材料的層時的情況。
然後，藉由選擇性地蝕刻上述絕緣層和包含導電材料的層，以形成閘極絕緣層108a和閘極電極110a。(參照圖2C)。
接著，形成覆蓋閘極電極110a的絕緣層112(參照圖2C)。然後，對半導體區域104添加磷(P)或砷(As)等，以形成接面深度淺的雜質區域114(參照圖2C)。這裏，為了形成n型電晶體而添加了磷或砷，但是，當形成p型電晶體時，添加硼(B)或鋁(Al)等雜質元素即可。另外，由於上述雜質區域114的形成，在半導體區域104的閘極絕緣層108a的下部形成了通道形成區116(參照圖2C)。這裏，雖然可以適當地設定添加雜質的濃度，但是當半導體元件被高度小型化時，最好提高添加的雜質的濃度。另外，雖然這裏在形成絕緣層112之後才形成雜質區域114，但是也可以在形成雜質區域114之後才形成絕緣層112。
接著，形成側壁絕緣層118(參照圖2D)。側壁絕緣層118可以藉由以下方法來形成，亦即：以覆蓋絕緣層112的方式形成絕緣層，然後藉由對該絕緣層進行各向異性高的蝕刻處理而以自對準的方式來予以形成。另外，此時，最好以使閘極電極110a的上面及雜質區域114的上面露出的方式對絕緣層112進行部分蝕刻。
接著，以覆蓋閘極電極110a、雜質區域114和側壁絕緣層118等的方式形成絕緣層。然後，藉由將磷(P)或砷(As)等添加到接觸於雜質區域114的區域，以形成高濃度雜質區域120(參照圖2E)。然後，藉由去除上述絕緣層，並以覆蓋閘極電極110a、側壁絕緣層118及高濃度雜質區域120等的方式而形成金屬層122(參照圖2E)。該金屬層122可以使用真空蒸鍍法、濺射法或旋塗法等的各種膜形成方法來予以形成。最好使用能夠藉由與構成半導體區域104的半導體材料起反應而成為低電阻的金屬化合物的金屬材料來形成金屬層122。作為上述金屬材料，例如有鈦、鉭、鎢、鎳、鈷、鉑等。
接著，進行熱處理，使上述金屬層122與半導體材料起反應。由此，形成接觸高濃度雜質區域120的金屬化合物區域124(參照圖2F)。另外，當使用多晶矽等作為閘極電極110a時，在閘極電極110a與金屬層122相接觸的部分中也形成金屬化合物區域。
作為上述熱處理，例如可以使用利用閃光燈的照射的熱處理。當然，也可以使用其他熱處理方法，但是為了提高金屬化合物的形成中的化學反應的控制性，最好使用可以在極短的時間內進行熱處理的方法。另外，上述金屬化合物區域藉由金屬材料與半導體材料之間的反應形成並具有充分高的導電性。藉由形成該金屬化合物區域，可以充分降低電阻，並可以提高元件特性。另外，在形成金屬化合物區域124之後，去除金屬層122。
接著，以覆蓋藉由上述製程所形成的各構件的方式來形成層間絕緣層126和層間絕緣層128(參照圖2G)。層間絕緣層126和層間絕緣層128可以使用包含氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等無機絕緣材料的材料來予以形成。此外，也可以使用聚醯亞胺、丙烯酸樹脂等有機絕緣材料來形成層間絕緣層126和層間絕緣層128。這裏，雖然示出層間絕緣層126和層間絕緣層128的兩層結構，但是層間絕緣層的結構不侷限於此。在形成層間絕緣層128之後，最好藉由對其表面進行CMP或蝕刻處理等以使其平坦化。
然後，藉由在上述層間絕緣層中形成到達金屬化合物區域124的開口，在該開口中形成源極電極或汲極電極130a及源極電極或汲極電極130b(參照圖2H)。例如，可以在包括開口的區域中利用PVD法或CVD法等形成導電層，然後利用蝕刻處理或CMP等方法來去除上述導電層的一部分，以形成源極電極或汲極電極130a和源極電極或汲極電極130b。
另外，當藉由去除上述導電層的一部分來形成源極電極或汲極電極130a及源極電極或汲極電極130b時，最好將其表面加工為平坦。例如，當在包含開口的區域中形成較薄的鈦膜或氮化鈦膜，然後以嵌入開口的方式形成鎢膜時，藉由之後的CMP可以在去除多餘的鎢膜、鈦膜或氮化鈦膜等的同時提高其表面的平坦性。像這樣，藉由對包含源極電極或汲極電極130a及源極電極或汲極電極130b的表面進行平坦化，可以在後續的製程中形成優良的電極、佈線、絕緣層或半導體層等。
對可以用作為源極電極或汲極電極130a和源極電極或汲極電極130b的材料沒有特別的限制，而可以使用各種導電材料。例如，可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等導電材料。另外，雖然在這裏僅示出接觸於金屬化合物區域124的源極電極或汲極電極130a和源極電極或汲極電極130b，但是也可以在該製程中還形成圖1A和1B中的電極130c。
明確而言，例如可以採用以下方法，亦即：在包括開口的區域中利用PVD法形成較薄的鈦膜，然後利用CVD法形成較薄的氮化鈦膜，之後以嵌入開口的方式形成鎢膜。這裏，利用PVD法所形成的鈦膜具有使有可能形成在金屬化合物區域的表面上的氧化膜還原而降低與金屬化合物區域的接觸電阻的功能。另外，之後形成的氮化鈦膜具有抑制導電材料擴散的阻擋功能。此外，還可以在使用鈦或氮化鈦等形成障壁膜之後，利用鍍法來形成銅膜。另外，不侷限於所謂的單鑲嵌法，而還可以採用雙鑲嵌法。
藉由上述製程，形成使用包含半導體材料的基板100的電晶體160。另外，還可以在上述製程之後形成電極或佈線、絕緣層等。作為佈線的結構，藉由採用由層間絕緣層及導電層所構成的多層佈線結構，可以提供高集成化的半導體裝置。
<上部電晶體的製造方法>
接著，使用圖3A至3E和圖4A至4D而對在層間絕緣層128之上製造電晶體162的製程進行說明。另外，由於圖3A至3E和圖4A至4D示出層間絕緣層128之上的各種電極、電晶體162等的製造過程，所以省略電晶體162的下部的電晶體160等。
首先，形成層間絕緣層128、源極電極或汲極電極130a、源極電極或汲極電極130b以及電極130c之上的絕緣層134。然後，在絕緣層134中形成到達源極電極或汲極電極130a、源極電極或汲極電極130b及電極130c的開口。並且，以嵌入該開口的方式形成導電層。然後，利用蝕刻處理或CMP等方法去除上述導電層的一部分而使絕緣層134露出並形成電極136a、電極136b以及電極136c(參照圖3A)。
可以利用PVD法或CVD法等形成絕緣層134。另外，還可以使用包含如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等的無機絕緣材料的材料來形成絕緣層134。
至於絕緣層134的開口，可以利用使用掩模的蝕刻等方法來予以形成。上述掩模可以利用使用光罩的曝光等的方法來予以形成。作為蝕刻，既可以採用濕式蝕刻也可以採用乾式蝕刻，但是從微細加工的角度來看最好採用乾式蝕刻。
可以利用PVD法或CVD法等形成導電層。作為可以用來形成導電層的材料，可以舉出鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等導電材料或者其合金或化合物(例如，氮化物)等。
明確而言，例如可以採用以下方法：在包括開口的區域中利用PVD法形成較薄的鈦膜，並在利用CVD法形成較薄的氮化鈦膜之後，以嵌入開口的方式形成鎢膜。這裏，利用PVD法形成的鈦膜具有使有可能形成在下部電極(這裏是指源極電極或汲極電極130a、源極電極或汲極電極130b、電極130c等)的表面上的氧化膜還原而降低與下部電極的接觸電阻的功能。另外，之後形成的氮化鈦膜具有抑制導電材料擴散的阻擋功能。此外，還可以在使用鈦或氮化鈦等形成障壁膜之後，利用鍍法來形成銅膜。另外，不侷限於所謂的單鑲嵌法，而還可以採用雙鑲嵌法等。
在形成上述電極136a、電極136b及電極136c時，最好利用CMP等以使其表面成為平坦的方式對其進行加工。像這樣，藉由使絕緣層134、電極136a、電極136b及電極136c的表面平坦化，可以在後續的製程中形成良好的電極、佈線、絕緣層及半導體層等。
接著，以覆蓋絕緣層134、電極136a、電極136b、電極136c的方式形成絕緣層138。然後，在絕緣層138之上形成氧化物半導體層，並藉由使用掩模的蝕刻等方法對該氧化物半導體層進行加工，以形成島狀的氧化物半導體層140(參照圖3B)。
絕緣層138用作為基底膜，可以利用CVD法或濺射法等形成。另外，絕緣層138最好以包含氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭等的方式形成。另外，絕緣層138既可以採用單層結構也可以採用疊層結構。對絕緣層138的厚度沒有特別的限定，例如，可以被設定為10 nm至500 nm。這裏，由於絕緣層138不是必有的構成組件，所以也可以採用不設置絕緣層138的結構。
另外，當絕緣層138中含有氫或水等時會導致氫進入到氧化物半導體層中以及由氫引起的氧化物半導體層中的氧的釋出，從而有可能導致電晶體的特性的退化。所以，最好以盡可能地不含有氫或水的方式來形成絕緣層138。
例如，當利用濺射法等時，最好在去除了殘留於處理室內的水分的狀態下形成絕緣層138。另外，最好使用如低溫泵、離子泵、鈦昇華泵等的吸附式真空泵來去除殘留在處理室內的水分。還可以使用設有冷阱的渦輪泵。使用低溫泵等進行了排氣的處理室內的氫或水等被充分地去除，因而可以降低絕緣層138中含有的雜質的濃度。
另外，當形成絕緣層138時，最好使用氫或水等的雜質濃度被降低到約以單位ppm(最好為ppb)表示的值的高純度氣體。
作為上述氧化物半導體層，可以採用使用如下金屬氧化物的氧化物半導體層：四元金屬氧化物的In-Sn-Ga-Zn-O；三元金屬氧化物的In-Ga-Zn-O、In-Sn-Zn-O、In-Al-Zn-O、Sn-Ga-Zn-O、Al-Ga-Zn-O、Sn-Al-Zn-O；二元金屬氧化物的In-Zn-O、Sn-Zn-O、Al-Zn-O、Zn-Mg-O、Sn-Mg-O、In-Mg-O；In-O、Sn-O、Zn-O等。另外，還可以使上述氧化物半導體材料中含有SiO2 。
另外，作為氧化物半導體層，可以使用包含以InMO3 (ZnO)m (m>0)表示的材料的薄膜。這裏，M表示選自Ga、Al、Mn及Co的其中一種或多種金屬元素。例如，作為M，可以使用Ga、Ga及Al、Ga及Mn、Ga及Co等。另外，在以InMO3 (ZnO)m (m>0)表示的材料中，將作為M包含Ga的材料稱為In-Ga-Zn-O氧化物半導體，有時將其薄膜稱為In-Ga-Zn-O氧化物半導體膜(In-Ga-Zn-O非晶膜)等。
在本實施例模式中，使用In-Ga-Zn-O類的氧化物半導體成膜用靶材並利用濺射法來形成非晶氧化物半導體層作為氧化物半導體層。另外，由於藉由對非晶氧化物半導體層中添加矽可以抑制晶化，所以例如可以使用含有2 wt%至10 wt%的SiO2 的靶材來形成氧化物半導體層。
作為利用濺射法來形成氧化物半導體層時所使用的靶材，例如，可以使用以氧化鋅為主要成分的金屬氧化物靶材。另外，還可以使用含有In、Ga及Zn的氧化物半導體成膜用靶材(組成比為In2 O3 :Ga2 O3 :ZnO=1:1:1[摩爾比]或In:Ga:Zn=1:1:0.5[原子比])等。另外，作為含有In、Ga及Zn的氧化物半導體成膜用靶材，還可以使用組成比為In:Ga:Zn=1:1:1[原子比]或In:Ga:Zn=1:1:2[原子比]的靶材。氧化物半導體成膜用靶材的填充率為90%以上100%以下，最好為95%以上(例如，99.9%)。藉由使用填充率高的氧化物半導體成膜用靶材，可以形成緻密的氧化物半導體層。
氧化物半導體層的成膜氛圍最好採用稀有氣體(典型上為氬)氛圍、氧氛圍或稀有氣體(典型上為氬)與氧的混合氛圍。明確而言，例如，最好使用氫、水、羥基或氫化物等的雜質被去除到其濃度被降低到約以單位ppm(最好為ppb)表示的值的高純度氣體氛圍。
當形成氧化物半導體層時，將基板放入保持為減壓狀態的處理室內，並對基板進行加熱以使基板溫度達到100℃至600℃，最好為200℃至400℃。然後，一邊去除處理室內的殘留水分一邊引入去除了氫及水的濺射氣體，並以金屬氧化物為靶材來形成氧化物半導體層。藉由一邊對基板進行加熱一邊形成氧化物半導體層，可以降低氧化物半導體層中含有的雜質濃度。另外，可以減輕因濺射而帶來的損傷。最好使用吸附式真空泵來去除殘留在處理室內的水分。例如，可以使用低溫泵、離子泵、鈦昇華泵等。另外，還可以使用設有冷阱的渦輪泵。使用低溫泵等進行了排氣的處理室內的氫或水等被去除，因而可以降低氧化物半導體層中的雜質濃度。
作為氧化物半導體層的成膜條件，例如可以採用以下條件：基板與靶材的距離為100 mm、壓力為0.6 Pa、直流(DC)電力0.5 kW、氧(氧流量比率為100%)氛圍。另外，當利用脈衝直流(DC)電源時，可以減輕成膜時產生的粉狀物質(也稱為微粒、塵屑等)且膜厚分佈也變得均勻，所以是較佳的。將氧化物半導體層的厚度設定為2 nm至200 nm，最好為5 nm至30 nm。但是，根據使用的氧化物半導體材料及用途等所適宜的厚度也不同，所以可以根據使用的材料及用途而選擇適宜的厚度。
另外，在利用濺射法形成氧化物半導體層之前，最好進行藉由引入氮氣體來產生電漿的反向濺射來去除絕緣層138表面的附著物。這裏，反向濺射是指下面的一種方法：通常的濺射是使粒子碰撞濺射靶材，而反向濺射與其相反，其藉由使粒子碰撞待處理表面來改變表面的性質。作為使粒子與待處理表面碰撞的方法，可以舉出在氬氛圍下對待處理表面施加高頻電壓以在基板附近產生電漿的方法等。另外，也可以使用氮、氦、氧等氛圍代替氬氛圍。
作為氧化物半導體層的蝕刻，可以使用乾式蝕刻或濕式蝕刻。當然，還可以組合使用其兩者。根據材料適當地設定蝕刻條件(例如，蝕刻氣體、蝕刻液、蝕刻時間及溫度等)，以便將氧化物半導體層蝕刻成所想要的形狀。
作為乾式蝕刻，可以使用平行板RIE(反應離子蝕刻)法或ICP(感應耦合電漿)蝕刻法等。此時，也需要適當地設定蝕刻條件(例如，施加到線圈型電極的電力量、施加到基板側的電極的電力量、基板側的電極溫度等)。
作為能夠用於乾式蝕刻的蝕刻氣體，例如可以舉出含有氯的氣體(氯類氣體，例如氯(Cl2 )、三氯化硼(BCl3 )、四氯化矽(SiCl4 )、四氯化碳(CCl4 )等)、含有氟的氣體(氟類氣體，例如四氟化碳(CF4 )、六氟化硫(SF6 )、三氟化氮(NF3 )、三氟甲烷(CHF3 )等)、溴化氫(HBr)、氧(O2 )等。另外，還可以使用對含有氯的氣體、含有氟的氣體、溴化氫、氧中添加了氦(He)或氬(Ar)等稀有氣體的氣體等。
作為能夠使用於濕式蝕刻的蝕刻液，可使用磷酸、醋酸及硝酸的混合溶液、過氧化氫氨水(31 wt%過氧化氫水：28 wt%氨水：水=5:2:2)等。此外，也可以使用ITO-07N(由日本關東化學公司所製造)等蝕刻液。
接著，最好對氧化物半導體層進行第一加熱處理。藉由該第一加熱處理，可以去除氧化物半導體層中的水(包括羥基)或氫等。將第一加熱處理的溫度設定為300℃至800℃，最好為400℃至700℃。例如，將基板放入使用電阻加熱器等的電爐中，在氮氛圍下以450℃對氧化物半導體層140進行1個小時的熱處理。在此期間，不使氧化物半導體層140接觸空氣以防止水或氫的混入。
加熱處理裝置不限於電爐，還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來加熱待處理物的裝置。例如，可以使用GRTA(氣體快速熱退火)裝置、LRTA(燈快速熱退火)裝置等的RTA(快速熱退火)裝置。LRTA裝置是藉由鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)輻射來加熱待處理物的裝置。GRTA裝置是使用高溫氣體進行加熱處理的裝置。作為氣體，使用如氬等的稀有氣體或氮等的即使進行加熱處理也不與待處理物起反應的惰性氣體。
例如，作為第一加熱處理，可以採用GRTA處理，亦即：將基板放入加熱到650℃至700℃高溫的惰性氣體氛圍中，在進行幾分鐘的加熱之後，再將基板從該惰性氣體氛圍中取出。藉由利用GRTA處理，可以在短時間內進行高溫加熱處理。另外，由於加熱處理的時間短，所以即使溫度條件超過基板的耐熱溫度，也可以適用該方法。例如，當使用包括如玻璃基板等的耐熱性較低的基板的SOI基板時，當溫度超過耐熱溫度(應變點)時存在基板發生收縮的問題，但是當是短時間的加熱處理時，就不存在該問題。另外，在處理中，還可以將惰性氣體換為含有氧的氣體。這是由於以下緣故：藉由在含有氧的氛圍中進行第一加熱處理，可以降低因氧缺損而引起的缺陷。
另外，作為惰性氣體氛圍，最好採用以氮或稀有氣體(氦、氖、氬等)為主要成分且不含有水、氫等的氛圍。例如，最好引入加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度為6N(99.9999%)或6N以上，更佳的是為7N(99.99999%)或7N以上(亦即，雜質濃度為1 ppm或1 ppm以下，最好設定為0.1 ppm或0.1 ppm以下)。
根據第一加熱處理的條件或構成氧化物半導體層的材料，有時氧化物半導體層被晶化而形成微晶或多晶。例如，有時形成晶化率為90%或90%以上或者80%或80%以上的微晶氧化物半導體層。此外，根據第一加熱處理的條件或構成氧化物半導體層的材料，有時形成不含有結晶成分的非晶氧化物半導體層。
另外，有時成為非晶氧化物半導體(例如，氧化物半導體層的表面)中混有微晶(粒徑為1 nm至20 nm(典型上為2 nm至4 nm))的氧化物半導體層。因此，藉由在非晶中混合並排列微晶，可以改變氧化物半導體層的電特性。
例如，當使用In-Ga-Zn-O類氧化物半導體成膜用的靶材來形成氧化物半導體層時，藉由形成對具有電各向異性的In2 Ga2 ZnO7 的晶粒進行了配向的微晶區，可以改變氧化物半導體層的電特性。作為上述微晶區，例如最好形成如下區域：In2 Ga2 ZnO7 結晶的c軸以垂直於氧化物半導體層的表面的方向進行配向。藉由形成使晶粒這樣配向的區域，可以提高與氧化物半導體層表面平行的方向上的導電性並提高垂直於氧化物半導體層表面的方向上的絕緣性。另外，這種微晶區能夠抑制水或氫等的雜質進入到氧化物半導體層中。
另外，可以利用GRTA處理對氧化物半導體層表面進行加熱來形成上述具有微晶區的氧化物半導體層。另外，藉由使用Zn的含有量小於In或Ga的含有量的濺射靶材，可以更便於形成上述具有微晶區的氧化物半導體層。
作為對氧化物半導體層140的第一加熱處理，可以對加工為島狀的氧化物半導體層140之前的氧化物半導體層進行第一加熱處理。在這種情況下，在第一加熱處理之後，將基板從加熱裝置中取出並對其進行微影製程。
另外，也可以將上述第一加熱處理稱為脫水化處理或脫氫化處理等。該脫水化處理、脫氫化處理可以在以下任何時序進行：形成氧化物半導體層之後；在氧化物半導體層140之上層疊源極電極或汲極電極之後；在源極電極或汲極電極之上形成閘極絕緣層之後；等等。此外，該種脫水化處理、脫氫化處理不限於一次，還可以進行多次。
接著，在以接觸氧化物半導體層140的方式形成導電層142之後，在導電層142之上形成絕緣層144(參照圖3C)。另外，雖然絕緣層144不是必有的構成組件，但是其有助於對後面形成的源極電極或汲極電極的側表面進行選擇性的氧化。
可以利用如濺射法等的PVD法或如電漿CVD法等的CVD法來形成導電層142。另外，導電層142可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的元素或以上述元素為成分的合金等來予以形成。還可以採用含有錳、鎂、鋯、鈹、釷中的任一種或多種的材料。另外，還可以採用使鋁中含有選自鈦、鉭、鎢、鉬、鉻、釹、鈧的其中一種或多種元素的材料。
另外，導電層142還可以使用導電性的金屬氧化物來予以形成。作為導電性的金屬氧化物，可以使用氧化銦(In2 O3 )、氧化錫(SnO2 )、氧化鋅(ZnO)、氧化銦氧化錫合金(In2 O3 -SnO2 ，有時縮寫為ITO)、氧化銦氧化鋅合金(In2 O3 -ZnO)、或含有矽或氧化矽的上述任何一種金屬氧化物材料。
導電層142既可以採用單層結構也可以採用兩層以上的疊層結構。例如，可以舉出以下結構：含有矽的鋁膜的單層結構；在鋁膜之上層疊鈦膜的兩層結構；層疊鈦膜、鋁膜、鈦膜的三層結構等。這裏，採用鈦膜、鋁膜、鈦膜的三層結構。
另外，還可以在氧化物半導體層140與導電層142之間形成氧化物導電層。可以連續地形成氧化物導電層和導電層142(連續的膜形成)。藉由設置該種氧化物導電層，可以實現源極區或汲極區的低電阻化，從而可以實現電晶體的高速操作。
絕緣層144可以利用CVD法或濺射法等來予以形成。另外，絕緣層144最好以含有氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭等的方式來予以形成。另外，絕緣層144既可以採用單層結構也可以採用疊層結構。對絕緣層144的厚度，沒有特別的限定，例如，可以將其設定為10 nm至500 nm。
接著，對導電層142及絕緣層144選擇性地進行蝕刻以形成源極電極或汲極電極142a、源極電極或汲極電極142b、絕緣層144a及絕緣層144b。並且進行對氧化物半導體層140供給氧的氧化處理。藉由該氧化處理，在源極電極或汲極電極142a及源極電極或汲極電極142b的一部分之上形成氧化物區143(參照圖3D)。另外，如虛線所示，氧化物半導體層140中形成有被供給氧的區域。另外，上述氧供給區域的範圍根據氧化物半導體層140的構成材料及氧化處理的條件等發生各種改變。例如，可以對氧化物半導體層140供給直到其下部介面的氧。
最好使用紫外線或KrF雷射或ArF雷射進行形成用於蝕刻的掩模時的曝光。尤其是，當進行通道長度(L)小於25 nm的曝光時，最好使用波長為幾nm至10 nm的極短的極紫外線(Extreme Ultraviolet)進行形成掩模的曝光。利用極紫外線的曝光的解析度高且聚焦深度大。由此，可以將後續所形成的電晶體的通道長度(L)形成為10 nm至1000 nm。藉由採用該種方法將通道長度(L)形成得小，可以提高操作速度。另外，由於使用上述氧化物半導體的電晶體的截止電流極小，所以可以抑制因電晶體的小型化導致的耗電量的增大。
當對導電層142進行蝕刻時，以氧化物半導體層140不被去除的方式而適當地調節其材料及蝕刻條件。另外，有時根據材料及蝕刻條件，在該製程中氧化物半導體層140的一部分被蝕刻而形成具有槽部(凹部)的氧化物半導體層。
另外，為了減少上述掩模的使用數目或製程數目，還可以使用所透射過的光成為多種強度的曝光掩模的多色調掩模來形成抗蝕劑掩模，並使用該抗蝕劑掩模進行蝕刻製程。由於使用多色調掩模形成的抗蝕劑掩模可以成為具有多種厚度的形狀(階梯狀)，並可以藉由灰化進一步地改變形狀，所以可以用於多個蝕刻製程。也就是說，可以使用一個多色調掩模形成至少能夠對應兩種以上不同圖案的抗蝕劑掩模。所以，可以減少曝光掩模的數目，並可以減少所對應的微影製程，從而可以簡化製程。
氧化處理最好使用由微波(300 MHz至300 GHz)激發的氧電漿的氧化處理(電漿氧化處理)。這是由於以下緣故：藉由由微波激發電漿可以實現高密度電漿，從而可以充分地降低對氧化物半導體層140的損傷。
更明確而言，例如可以在如下條件下進行上述處理：頻率為300 MHz至300 GHz(典型上是2.45 GHz)；壓力為50 Pa至5000 Pa(典型上是500 Pa)；基板溫度為200℃至400℃(典型上是300℃)；氧和氬的混合氣體。
藉由上述氧化處理，氧被供給到氧化物半導體層140，因而可以充分地降低對氧化物半導體層140的損傷並降低起因於氧缺損的定域能階。也就是說，可以進一步地提高氧化物半導體層140的特性。
另外，只要是能夠在充分地降低對氧化物半導體層140的損傷的情況下對氧化物半導體層140供給氧的方法，就不侷限於使用微波的電漿氧化處理。例如，還可以使用在含有氧的氛圍中的加熱處理等的方法。
另外，還可以與上述氧化處理一起進行去除氧化物半導體層140中的水或氫等的處理。例如，可以進行使用氮或氬等的氣體的電漿處理。
另外，藉由上述氧化處理，在源極電極或汲極電極142a及源極電極或汲極電極142b的一部分(尤其是相當於其側表面的部分)之上形成氧化物區143。該氧化物區143尤其有助於電晶體162的小型化(例如，通道長度小於1000 nm的情況)。伴隨電晶體的小型化，要求減薄閘極絕緣層的厚度，藉由具有氧化物區143，可以防止因閘極絕緣層的薄膜化或覆蓋不良而引起的閘極電極與源極電極或汲極電極之間的短路。另外，只要該氧化物區143的厚度為5 nm或5 nm以上(最好為10 nm或10 nm以上)，就具有充分的效果。
此外，上述氧化處理還有助於改善露出的絕緣層138的膜品質。
另外，由於絕緣層144a及絕緣層144b可以防止源極電極或汲極電極142a及源極電極或汲極電極142b的上部被氧化，所以其具有十分重要的作用。這是由於很難在使蝕刻時所使用的掩模殘留的情況下進行上述電漿處理的緣故。
另外，雖然在圖3D中示出藉由對導電層142及絕緣層144選擇性地進行蝕刻來一次性地形成源極電極或汲極電極142a、源極電極或汲極電極142b、絕緣層144a及絕緣層144b的例子，但是所揭示的發明的一個實施例並不侷限於此。
例如，還可以藉由僅對導電層142及絕緣層144的與氧化物半導體層140重疊的區域選擇性地進行蝕刻，以形成到達電晶體的通道形成區的開口，然後對該區域進行上述電漿處理並對氧化物半導體層140供給氧，而使導電層142的露出的部分氧化，然後，藉由再次進行蝕刻來形成源極電極或汲極電極142a、源極電極或汲極電極142b、絕緣層144a及絕緣層144b。當採用上述製程時具有以下優點：由於僅對目標部分進行氧化處理，所以不會對其他的部分造成因氧化處理而帶來的不良影響。
接著，以不接觸於空氣的方式形成接觸於氧化物半導體層140的一部分的閘極絕緣層146(參照圖3E)。閘極絕緣層146可以藉由CVD法或濺射法等來予以形成。另外，閘極絕緣層146最好以含有氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭等的方式來予以形成。另外，閘極絕緣層146既可以採用單層結構也可以採用疊層結構。對閘極絕緣層146的厚度，沒有特別的限定，例如，可以將其設定為10 nm至500 nm。
另外，由於藉由去除雜質等而被i型化或實質上被i型化的氧化物半導體(被高純度化的氧化物半導體)對於介面態及介面電荷十分敏感，所以要求閘極絕緣層146具有高品質。
例如，利用微波(例如，2.45 GHz)的高密度電漿CVD法，可以形成緻密且絕緣耐壓高的高品質的閘極絕緣層146，所以是較佳的。這是由於以下緣故：藉由使高純度化的氧化物半導體層與高品質的閘極絕緣層密接，可以降低介面態從而形成良好的介面特性。
當然，作為閘極絕緣層146，只要能夠形成優質的絕緣層，也可以使用濺射法或電漿CVD法等其他的方法。另外，還可以使用藉由形成後的加熱處理其膜質及介面特性等得以改善的絕緣層。總之，只要作為閘極絕緣層146，能夠形成膜質良好且能夠降低與氧化物半導體層之間的介面態密度而形成良好的介面的絕緣層即可。
如此，藉由在使氧化物半導體層與閘極絕緣層之間形成良好的介面特性的同時，去除氧化物半導體的雜質尤其是氫或水等，可以獲得在閘極偏壓-熱應力試驗(BT試驗，例如，85℃、2×106 V/cm、12小時等)中臨界電壓(Vth)不發生變化的穩定薄膜電晶體。
然後，在惰性氣體氛圍下或氧氛圍下進行第二加熱處理。加熱處理的溫度為200℃至400℃，最好為250℃至350℃。例如，在氮氛圍下以250℃進行1個小時的加熱處理即可。藉由第二加熱處理，可以降低電晶體的電特性的變動。另外，在本實施例模式中，雖然在形成閘極絕緣層146之後進行第二加熱處理，但是對第二加熱處理的時序沒有特別的限定，只要是在第一加熱處理之後即可。
接著，在閘極絕緣層146之上的與氧化物半導體層140相重疊的區域上形成閘極電極148(參照圖4A)。可以在閘極絕緣層146之上形成導電層之後，藉由選擇性地對該導電層進行圖案化來形成閘極電極148。
可以利用如濺射法等的PVD法或如電漿CVD法等的CVD法來形成上述導電層。另外，可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的元素或以上述元素為成分的合金等來形成導電層。還可以採用含有錳、鎂、鋯、鈹、釷中的任一種或多種的材料。另外，還可以採用使鋁中含有選自鈦、鉭、鎢、鉬、鉻、釹、鈧的其中一種或多種元素的材料。
另外，導電層還可以使用導電性的金屬氧化物來形成。作為導電性的金屬氧化物，可以使用氧化銦(In2 O3 )、氧化錫(SnO2 )、氧化鋅(ZnO)、氧化銦氧化錫合金(In2 O3 -SnO2 ，有時縮寫為ITO)、氧化銦氧化鋅合金(In2 O3 -ZnO)、或含有矽或氧化矽的上述任何一種金屬氧化物材料。
導電層既可以採用單層結構也可以採用兩層以上的疊層結構。例如，可以舉出以下結構：含有矽的鋁膜的單層結構；在鋁膜之上層疊鈦膜的兩層結構；層疊鈦膜、鋁膜、鈦膜的三層結構等。這裏，使用含有鈦的材料形成導電層並將其加工為閘極電極148。
接著，在閘極絕緣層146及閘極電極148之上形成層間絕緣層150及層間絕緣層152(參照圖4B)。可以藉由PVD法或CVD法等形成層間絕緣層150及層間絕緣層152。另外，還可以使用含有氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等的無機絕緣材料的材料來形成。另外，在本實施例模式中，雖然採用了層間絕緣層150和層間絕緣層152的疊層結構，但是所揭示的發明的一個實施例不侷限於此。既可以採用單層結構也可以採用三層以上的疊層結構。
另外，最好將上述層間絕緣層152的表面形成得較為平坦。這是由於：藉由使層間絕緣層152的表面形成得較為平坦，可以順利地在層間絕緣層152之上形成電極或佈線等。
接著，在閘極絕緣層146、層間絕緣層150及層間絕緣層152中形成到達電極136a、電極136b、電極136c、源極電極或汲極電極142a及源極電極或汲極電極142b的開口，並以嵌入該開口的方式來形成導電層。然後，利用蝕刻或CMP等方法去除上述導電層的一部分以使層間絕緣層152露出並形成電極154a、電極154b、電極154c、電極154d及電極154e(參照圖4C)。
上述開口可以利用使用掩模的蝕刻等方法來予以形成。上述掩模可以利用使用光罩的曝光等方法來予以形成。作為蝕刻，既可以採用濕式蝕刻也可以採用乾式蝕刻，但是從微細加工的角度來看，最好採用乾式蝕刻。
可以利用PVD法或CVD法等形成導電層。作為可以用來形成導電層的材料，可以舉出鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等導電材料或者其合金或化合物(例如，氮化物)等。
明確而言，例如可以採用以下方法：在包括開口的區域中，利用PVD法形成較薄的鈦膜，並在利用CVD法形成較薄的氮化鈦膜之後，以嵌入開口的方式形成鎢膜。這裏，利用PVD法形成的鈦膜具有使有可能形成在下部電極(這裏是指電極136a、電極136b、電極136c、源極電極或汲極電極142a及源極電極或汲極電極142b等)的表面之上的氧化膜還原而降低與下部電極的接觸電阻的功能。另外，之後形成的氮化鈦膜具有抑制導電材料擴散的阻擋功能。此外，還可以在使用鈦或氮化鈦等形成障壁膜之後，利用鍍法來形成銅膜。另外，不侷限於所謂的單鑲嵌法，而還可以採用雙鑲嵌法。
在去除到導電層的一部分時，最好使露出的層間絕緣層152的表面、電極154a、電極154b、電極154c、電極154d及電極154e的表面等成為平坦的方式對其進行加工。因此，藉由使其表面平坦化，可以在後續的製程中形成良好的電極、佈線等。
然後，形成絕緣層156並在絕緣層156中形成到達電極154a、電極154b、電極154c、電極154d及電極154e的開口，並以嵌入該開口的方式形成導電層，然後利用蝕刻或CMP等方法去除導電層的一部分，以使絕緣層156露出並形成電極158a、電極158b、電極158c及電極158d(參照圖4D)。由於該製程與形成電極154a等的情況相同，所以省略其詳細說明。
當使用上述方法製造電晶體162時，氧化物半導體層140的氫濃度成為5×1019 /cm3 或5×1019 /cm3 以下，並且，電晶體162的截止電流成為1×10-13 A或1×10-13 A以下。因此，藉由使用氫濃度得以充分降低且藉由供給氧而被高純度化的氧化物半導體層140，可以獲得具有優越特性的電晶體162。另外，由於在降低氫濃度後立即供給氧的情況下，沒有氫或水等混入氧化物半導體層的顧慮，所以可以實現特性極好的氧化物半導體層，所以是較佳的。當然，只要能夠實現具有良好特性的氧化物半導體層，也可以不連續地進行氫濃度的降低處理及氧的供給處理。例如，在這些處理之間還可以包括其他的處理。或者，也可以同時進行這些處理。
另外，在本實施例模式中，為了對氧化物半導體層140供給氧，對氧化物半導體層140進行氧電漿處理。因此，電晶體162的特性進一步得以提高。由於相當於源極電極或汲極電極側表面的區域被氧化，從而可以防止起因於閘極絕緣層的薄膜化而導致的閘極電極-源極電極(或汲極電極)之間的短路。
另外，由於下部具有使用氧化物半導體以外的材料的電晶體160，上部具有使用氧化物半導體的電晶體162，所以可以製造兼具上述兩者特性的優良的半導體裝置。
另外，雖然已對氧化物半導體的特性進行了許多硏究，但是這些硏究中不包括對定域能階本身進行充分降低的方案。在所揭示的發明的一個實施例中，藉由從氧化物半導體中去除可能成為定域能階的原因的水或氫，可以製造高純度化的氧化物半導體。上述實施例模式是基於對定域能階本身進行充分降低的方案。並且，由此可以製造極為優良的工業產品。
另外，在去除氫或水等時有可能同時導致氧也被去除。為此，最好對由於氧缺乏而形成的金屬的懸空鍵供給氧以降低氧缺陷所引起的定域能階，以使氧化物半導體進一步高純度化(i型化)。例如，可以藉由以密接通道形成區的方式形成具有過量的氧的氧化膜，並以200℃至400℃，典型上是約250℃的溫度條件進行加熱處理，來利用該氧化膜供給氧以降低氧缺陷所引起的定域能階。另外，在第二加熱處理中，還可以將惰性氣體換為含有氧的氣體。藉由在第二加熱處理之後經過在氧氛圍或充分地去除了氫或水的氛圍中的降溫過程，可以對氧化物半導體中供給氧。
可以認為過量的氫所導致的傳導帶下0.1 eV至0.2 eV的淺能階及氧缺損所導致的深能階等是導致氧化物半導體特性退化的主要原因。為了消除這些缺陷，徹底地去除氫並充分地供給氧的技術方案是正確的。
另外，一般來說，氧化物半導體為n型，但是在所揭示的發明的一個實施例中，藉由在去除水或氫等雜質的同時，供給氧化物半導體的構成元素的氧，實現i型化。在這一點上，所揭示的發明的一個實施例與像矽等那樣藉由添加雜質而實現i型半導體不同，因此可以說其包括現有技術所沒有的技術方案。
<使用氧化物半導體的電晶體的導電機制>
這裏，使用圖5至圖8而對使用氧化物半導體的電晶體的導電機制進行說明。另外，在下面的說明中，為了便於理解，將其狀態假設為理想的狀態，所以不能說其全部都反映了實際的狀態。注意，以下說明只不過是一個考量而不影響發明的有效性。
圖5是使用氧化物半導體的電晶體(薄膜電晶體)的剖面圖。在閘極電極(GE1)之上隔著閘極絕緣層(GI)設置有氧化物半導體層(OS)，在氧化物半導體層之上設置主動電極(S)及汲極電極(D)，覆蓋源極電極(S)及汲極電極(D)地設置有絕緣層。
圖6示出圖5A-A’剖面中的能帶圖(示意圖)。另外，圖6中的黑色圓點(●)表示電子，白色圓點(○)表示電洞，並且分別具有電荷(-q、+q)。當對汲極電極施加正電壓(VD >0)時，虛線表示不對閘極電極施加電壓的情況(VG =0)而實線表示對閘極電極施加正電壓(VG >0)的情況。當不對閘極電極施加電壓時，由於勢壘高，所以載子(電子)不從電極注射入到氧化物半導體側，而呈現沒有電流流過的截止狀態。另一方面，當對閘極施加正電壓時，勢壘降低而呈現電流流過的導通狀態。
圖7A和7B示出圖5中的B-B’的剖面中的能帶圖(示意圖)。圖7A示出閘極電極(GE1)施加有正電位(+qVG )，並且源極電極和閘極電極之間流過載子(電子)的導通狀態。另外，圖7B示出閘極電極(GE1)施加有負電位(-qVG )，並且少數載子不流過的截止狀態。
圖8示出真空位準與金屬的功函數(ΦM )、氧化物半導體的電子親和力(χ)的關係。
在常溫下，金屬中的電子退化，費米能階位於傳導帶內。另一方面，現有的氧化物半導體為n型，其費米能階(Ef )偏離位於帶隙中央的本徵費米能階(Ei )而靠近於傳導帶。另外，已知氧化物半導體中的氫的一部分成為施體而成為使氧化物半導體n型化的主要原因之一。
針對於此，根據所揭示的發明的一個實施例的氧化物半導體是如下一種氧化物半導體，從氧化物半導體中去除n型化的主要原因的氫，並藉由儘量地不使其含有主要成分以外的元素(雜質元素)來使其高純度化以使其成為本徵(i型)或接近本徵的氧化物半導體。也就是說，不是藉由添加雜質來使其i型化，而是藉由儘量去除氫、水、羥基或氫化物等的雜質來使其成為高純度化的i型(本徵半導體)或近似的半導體。由此，可以使費米能階(Ef )與本徵費米能階(Ei )實質相同。
一般來說，氧化物半導體的帶隙(Eg )為3.15 eV時，電子親和力(χ)為4.3 eV。構成源極電極及汲極電極的鈦(Ti)的功函數與氧化物半導體的電子親和力(χ)基本相等。此時，在金屬-氧化物半導體介面並未形成對電子的肖特基勢壘。
此時，如圖7A所示，電子在閘極絕緣層和被高純度化的氧化物半導體之間的介面附近(氧化物半導體的在能量上穩定的最低部分)移動。
此外，如圖7B所示，當對閘極電極(GE1)施加負電位時，實質上不存在少數載子的電洞，所以電流成為無限趨近於0的值。
因此，由於藉由儘量地使氧化物半導體不含有其主要成分之外的元素(雜質元素)以使其高純度化，而使氧化物半導體成為本徵(i型)或實質上成為本徵，從而使氧化物半導體與閘極絕緣層的介面特性更明顯化。為此，要求閘極絕緣層為能與氧化物半導體形成良好的介面的絕緣層。明確而言，例如，最好使用藉由使用由VHF頻帶至微波頻帶的電源頻率產生的高密度電漿的CVD法所形成的絕緣層或藉由濺射法形成的絕緣層等。
藉由使氧化物半導體高純度化並使氧化物半導體與閘極絕緣層之間形成良好的介面，例如，當電晶體的通道寬度(W)為1×104 μm，通道長度(L)為3μm時，可以實現10-13 A或10-13 A以下的截止電流及0.1 V/dec.的次臨界擺幅(S值)(閘極絕緣層的厚度：100 nm)。
像這樣，藉由儲量地不使氧化物半導體包含主要成分之外的元素(雜質元素)以使其高純度化，可以使薄膜電晶體良好地操作。
<使用氧化物半導體的電晶體的對熱載子退化的耐性>
接著，使用圖9A至圖11B對使用氧化物半導體的電晶體的對熱載子退化的耐性進行說明。另外，在下面的說明中，為了便於理解，將其狀態假設為理想的狀態，所以不能說其全部都反映了實際的狀態。注意，以下說明只不過是一個考量而已。
通道熱電子注射入(CHE注射入)及汲極雪崩熱載子(DAHC注射入)是載子退化的主要原因。注意，下面為了簡便起見，僅考慮電子。
CHE注射入是指在半導體層中具有達到閘極絕緣層的勢壘以上的能量的電子注射入到閘極絕緣層等中的現象。藉由以低電場對電子進行加速來進行電子的能量授予。
DAHA注射入是指根據以高電場加速了的電子的碰撞而產生的新電子被注射入到閘極絕緣層等中的現象。DAHA注射入與CHE注射入的不同之處在於是否伴隨有起因於碰撞離子化的雪崩擊穿(avalanche breakdown)。另外，DAHC注射入需要具有半導體的帶隙以上的動能的電子。
圖9A和9B示出根據矽(Si)的能帶結構估計的各種熱載子注射入所需的能量，圖10A和10B示出根據In-Ga-Zn-O類氧化物半導體(IGZO)的能帶結構估計的各種熱載子注射入所需的能量。此外，圖9A和圖10A示出CHE注射入，圖9B和10B示出DAHC注射入。
對於矽來說，與CHE注射入相比DAHC注射入所造成的退化更為嚴重。這是由於雖然矽中不發生碰撞而被加速的載子(例如，電子)極少，但是矽的帶隙小且容易產生雪崩擊穿的緣故。由於雪崩擊穿，能夠越過閘極絕緣層的勢壘的電子數增加，所以DAHC注射入的概率易於超過CHE注射入的概率。
對於In-Ga-Zn-O類氧化物半導體來說，CHE注射入所需的能量與矽的情況差不多，亦即，CHE注射入的概率低。另外，從帶隙寬度來看DAHC注射入所需的能量與CHE注射入所需的能量實質相同。
也就是說，在In-Ga-Zn-O類氧化物半導體中，CHE注射入及DAHC注射入的概率都較低，與矽相比，In-Ga-Zn-O類氧化物半導體的對熱載子退化的耐性高。
但是，In-Ga-Zn-O類氧化物半導體的帶隙與作為高耐壓材料而受到矚目的碳化矽(SiC)實質相同。圖11A和11B示出4H-SiC的各種熱載子注射入所需的能量。另外，圖11A示出CHE注射入的情況，圖11B示出DAHC注射入的情況。在CHE注射入中，In-Ga-Zn-O類氧化物半導體的臨界值略高，可以說較為有利。
藉由上述說明可知：與矽相比，In-Ga-Zn-O類氧化物半導體的對熱載子退化的耐性及對源極電極-汲極電極間的損壞性的耐性非常高。另外，還可以說In-Ga-Zn-O類氧化物半導體能夠獲得不遜色於碳化矽的耐壓性。
<使用氧化物半導體的電晶體中的短通道效應>
接著，使用圖12及圖13對使用氧化物半導體的電晶體中的短通道效應進行說明。另外，在以下說明中，假定為理想的狀態以便於理解，所以不能說其全部都反映了實際的狀態。注意，以下說明只不過是一個考量而已。
短通道效應是指伴隨電晶體的微型化(通道長度(L)的縮小)的電特性退化的明顯化。短通道效應是由於汲極電極效應影響至源極電極而引起的。作為短通道效應的具體例子，可以舉出臨界電壓的下降、S值的增大及洩漏電流的增大等。
這裏，利用裝置模擬而對能夠抑制短通道效應的結構進行驗證。具體地說，準備四種載子濃度及氧化物半導體層的厚度不同的模型，確認通道長度(L)與臨界電壓(Vth)的關係。作為模型，採用底部閘極結構的電晶體，將氧化物半導體的載子濃度設定為1.7×10-8 /cm3 或1.0×1015 /cm3 ，並將氧化物半導體層的厚度設定為1 μm或30 nm。另外，採用In-Ga-Zn-O類氧化物半導體作為氧化物半導體，並採用100 nm厚的氧氮化矽膜作為閘極絕緣層。假定氧化物半導體的帶隙為3.15 eV、電子親和力(χ)為4.3 eV、相對介電常數為15且電子遷移率為10 cm2 /Vs。並假設氧氮化矽膜的相對介電常數為4.0。使用矽穀科技公司(Silvaco Data Systems LTD)製造的裝置仿真系統“Atlas”來進行算術。
另外，頂部閘極結構與底部閘極結構的算術結果沒有太大差別。
圖12及圖13示出算術結果。圖12示出載子濃度為1.7×10-8 /cm3 時的情況，圖13示出載子濃度為1.0×1015 /cm3 時的情況。在圖12及圖13中示出以通道長度(L)為10μm的電晶體為基準，當將通道長度從10μm變換到1μm時的臨界電壓(Vth)的變化量(ΔVth)。如圖12所示，氧化物半導體的載子濃度為1.7×10-8 /cm3 ，當氧化物半導體層的厚度為1μm時，臨界電壓的變化量(ΔVth)為-3.6 V。另外，如圖12所示，氧化物半導體層的載子濃度為1.7×10-8 /cm3 ，當氧化物半導體層的厚度為30 nm時，臨值電壓的變化量(ΔVth)為-2.0 V。另外，如圖13所示，氧化物半導體的載子濃度為1.0×1015 /cm3 ，當氧化物半導體層的厚度為1μm時，臨界電壓的變化量(ΔVth)為-3.6 V。另外，如圖13所示，氧化物半導體層的載子濃度為1.0×1015 /cm3 ，當氧化物半導體層的厚度為30 nm時，臨界電壓的變化量(ΔVth)為-2.0 V。由該結果可知：在使用氧化物半導體的電晶體中，藉由減薄氧化物半導體層的厚度可以抑制短通道效應。例如，當通道長度(L)為1μm時，即便是載子濃度充分大的氧化物半導體層，只要將其厚度設定為約30 nm，就能夠充分地抑制短通道效應。
<載子濃度>
所揭示的發明的技術方案是藉由充分地降低氧化物半導體層中的載子濃度，以使氧化物半導體層趨近本徵(i型)。下面，參照圖14及圖15而對載子濃度的求法及實際測定的載子的濃度進行說明。
首先，簡單地說明載子濃度的求法。可以藉由製造MOS電容器並對MOS電容器的CV測定結果(CV特性)進行評價以求出載子濃度。
明確而言，可以藉由以下步驟來求出載子濃度Nd 的大小：首先，獲得表示MOS電容器的閘極電壓Vg與電容C的關係的C-V特性，由該C-V特性獲得表示閘極電壓Vg與(1/C)2 的關係的圖表，利用該圖表求出弱反相區中的(1/C)2 的微分值，並將該微分值代入到公式(1)以求出載子濃度Nd 的大小。另外，在公式(1)中，e為元電荷，ε0 為真空的介電常數，ε為氧化物半導體的相對介電常數。
接著，對使用上述方法實際測定的載子濃度進行說明。在該測定中使用利用以下方法形成的樣品(MOS電容器)：在玻璃基板之上形成300 nm厚的鈦膜，在鈦膜之上形成100 nm厚的氮化鈦膜，在該氮化鈦膜之上形成2μm厚的使用In-Ga-Zn-O類氧化物半導體的氧化物半導體層，並在氧化物半導體層之上形成300 nm厚的銀膜。另外，利用使用含有In、Ga及Zn的用來形成氧化物半導體膜的靶材(In:Ga:Zn=1:1:0.5[原子比])的濺射法以形成氧化物半導體層。另外，作為氧化物半導體層的成膜氛圍而使用氬和氧的混合氛圍(流量比為Ar：O2 =30(sccm)：15(sccm))。
圖14示出C-V特性，圖15示出Vg與(1/C)2 的關係。根據圖15的弱反相區中的(1/C)2 的微分值利用公式(1)求出的載子濃度為6.0×1010 /cm3 。
因此，藉由使用被i型化或實質上被i型化的氧化物半導體(例如，載子濃度低於1×1012 /cm3 ，最好為低於或等於1×1011 /cm3 )，可以獲得具有優越的截止電流特性的電晶體。
以上所述本實施例模式所示的結構、方法等可以適當地與其它的實施例模式所示的結構、方法等組合使用。
[實施例模式2]
在本實施例模式中，參照圖16A和16B而對之前的實施例模式所示的半導體裝置的變型例進行說明。
圖16A和16B是示出半導體裝置的結構的一個例子的剖面圖。圖16A所示的半導體裝置在下部具有使用氧化物半導體以外的材料的電晶體160，且在上部具有使用氧化物半導體的電晶體162。另外，電晶體160的結構與之前的實施例模式所示的電晶體160相同。另外，圖16B示出電晶體162與下部的電極(或佈線)的連接關係與圖16A不同的一個例子。在以下說明中，主要對圖16A的結構進行說明。另外，在圖16A中，在A1-A2中示出設置在下部的電晶體160的剖面圖並在B1-B2中示出設置在上部的電晶體162的剖面圖，在圖16B中，在A1-A2中示出設置在下部的電晶體160的剖面圖並在C1-C2中示出設置在上部的電晶體162的剖面圖。
電晶體162包括：設置在絕緣層138之上的氧化物半導體層140；設置在氧化物半導體層140之上並與氧化物半導體層140電連接的源極電極或汲極電極142a及源極電極或汲極電極142b；以覆蓋氧化物半導體層140、源極電極或汲極電極142a及源極電極或汲極電極142b的方式而設置的閘極絕緣層146；以及設置在閘極絕緣層146之上的與氧化物半導體層140層疊的區域中的閘極電極148(參照圖16A)。
與之前的實施例模式同樣地，源極電極或汲極電極142a及源極電極或汲極電極142b分別具有氧化物區143。藉由具有該氧化物區143，可以防止由閘極絕緣層的薄膜化或覆蓋不良等導致的閘極電極與源極電極或汲極電極之間的短路。
另外，在電晶體162之上設置有層間絕緣層150及層間絕緣層152。另外，在本實施例模式中，源極電極或汲極電極142a係直接與電極136c連接。也就是說，如之前的實施例模式那樣，不是以嵌入層間絕緣層中的方式藉由各種電極(佈線)來進行與其他元件的連接，而是將與源極電極或汲極電極142a等同樣地形成的導電層用作為電極(佈線)。例如，在圖16A中，除了源極電極或汲極電極142a等之外，還設置電極142c及電極142d。藉由採用這樣的結構，可以省略絕緣層的圖案化製程及嵌入電極的形成製程等。由此，可以縮減製程的數目從而抑制製造成本。上述結構尤其對微型化的程度不大的情況有效。
最好氧化物半導體層140是氫等的雜質被充分去除而被高純度化的氧化物半導體層。至於氧化物半導體層140的詳細內容可以參照之前的實施例模式。
由此，電晶體162的源極電極或汲極電極142a藉由電極130c及電極136c而被電連接到其他的元件(使用氧化物半導體以外的材料的電晶體等)(參照圖16A)。另外，與連接有關的電極(電極130c、電極136c等)的結構不侷限於上述結構，而可以進行適當地追加或省略等。
圖16B示出電晶體162的源極電極或汲極電極142a具有與圖16A不同的連接關係的情況。具體地，源極電極或汲極電極142a藉由電極130c及電極136c而被電連接到電極110b。這裏，電極110b與閘極電極110a同樣地形成。電極110b既可以為電晶體的構成組件，也可以為佈線等的一部分。另外，與連接有關的電極(電極130c及電極136c等)的結構不侷限於上述結構，而可以進行適當地追加或省略等。
雖然在上述說明中示出兩個典型的連接關係的例子，但是本發明的一個實施例不侷限於此。例如，可以兼具圖16A所示的結構與圖16B所示的結構。另外，電晶體160的閘極電極110a也可以被電連接到電晶體162的源極電極或汲極電極142a。
[實施例模式3]
在本實施例模式中，使用圖17A至17F對安裝有根據之前的實施例模式獲得的半導體裝置的電子設備的例子進行說明。根據之前的實施例模式獲得的半導體裝置具有現有的半導體裝置所沒有的優越特性。為此，利用該半導體裝置可以提供新穎結構的電子設備。另外，藉由將根據之前的實施例模式的半導體裝置集成安裝到電路基板等之上而將其安裝到各電子設備的內部。
圖17A是具有根據之前的實施例模式的半導體裝置的筆記型個人電腦，其係由主體301、殼體302、顯示部303及鍵盤部304等所構成。藉由將根據所揭示的發明的半導體裝置應用於個人電腦，可以提供具有優越性能的個人電腦。
圖17B是具有根據之前的實施例模式的半導體裝置的可攜式資訊終端(個人數位助理(PDA))，其主體311係設置有顯示部313、外部介面315及操作按鈕314等。另外，作為操作用的附件有指示筆312。藉由將根據所揭示的發明的半導體裝置應用於可攜式資訊終端(PDA)，可以提供具有優越性能的可攜式資訊終端(PDA)。
在圖17C中，作為具有根據之前的實施例模式的半導體裝置的電子紙的一個例子示出電子書閱讀器320。電子書閱讀器320係由殼體321及殼體323兩個殼體所構成。殼體321及殼體323藉由軸部337而成為一體，並且可以以該軸部337為軸而進行開閉動作。藉由該種結構，可以將電子書閱讀器320如紙張書籍那樣地使用。
殼體321係安裝有顯示部325，殼體323係安裝有顯示部327。顯示部325及顯示部327既可以採用顯示連續畫面的結構，又可以採用顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部(圖17C中的顯示部325)顯示文章，而在左邊的顯示部(圖17C中的顯示部327)顯示影像。
另外，圖17C中示出殼體321中具備操作部等的例子。例如，殼體321具備電源331、操作鍵333、揚聲器335等。可以利用操作鍵333來進行翻頁。另外，還可以採用在與殼體的顯示部相同的面上還具有鍵盤或指向裝置等的結構。另外，也可以採用在殼體的背面或側表面具備外部連接用端子(耳機端子、USB端子或可與AC轉接器及USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器320也可以具有電子詞典的功能。
此外，電子書閱讀器320也可以採用以無線方式收發資訊的結構。藉由無線通信，可以從電子書伺服器購買和下載想要的書籍資料等。
另外，電子紙可以應用於所有領域的資訊顯示。例如，除了電子書閱讀器之外，還可以將電子紙用於海報、電車等交通工具的車廂廣告、信用卡等各種卡片中的顯示等。藉由將根據所揭示的發明的半導體裝置應用於電子紙，可以提供具有優越性能的電子紙。
圖17D是具有根據之前的實施例模式的半導體裝置的行動電話機。該行動電話機係由殼體340及殼體341兩個殼體所構成。殼體341具有顯示面板342、揚聲器343、麥克風344、指向裝置346、相機用透鏡347及外部連接端子348等。另外，殼體340具有進行該行動電話機的充電的太陽能電池元件349、外部記憶體插槽350等。此外，天線係內置於殼體341的內部。
顯示面板342具有觸控面板的功能，圖17D使用虛線示出由影像顯示的多個操作鍵345。另外，該行動電話機係安裝有升壓電路，該升壓電路將由太陽能電池元件349輸出的電壓升壓至各電路所需的電壓。另外，還可以採用在上述結構的基礎上內置非接觸IC晶片、小型記錄裝置等的結構。
顯示面板342根據使用方式而適當地改變顯示的方向。另外，由於在與顯示面板342同一面上具備相機用透鏡347，所以可以進行可視電話。揚聲器343及麥克風344不僅用於聲音通話，還能夠用於可見通話、錄音、重放等。再者，殼體340和殼體341可以藉由滑動而從圖17D所示的展開狀態變為重疊狀態，由此能夠實現適於攜帶的小型化。
外部連接端子348可以與AC整流器及如USB電纜等的各種電纜連接，從而可以進行充電及資料通信。另外，藉由將記錄媒體插入外部記憶體插槽350，可以應對更大量資料的儲存及移動。另外，還可以在上述功能的基礎上具有紅外線通信功能及電視接收功能等。藉由將根據所揭示的發明的半導體裝置應用於行動電話機，可以提供具有優越性能的行動電話機。
圖17E是具有根據之前的實施例模式的半導體裝置的數位相機。該數位相機係由主體361、顯示部(A)367、目鏡部363、操作開關364、顯示部(B)365及電池366等所構成。藉由將根據所揭示的發明的半導體裝置應用於數位相機，可以提供具有優越性能的數位相機。
圖17F是具有根據之前的實施例模式的半導體裝置的電視裝置。在電視裝置370中，殼體371係安裝有顯示部373。利用顯示部373，可以顯示影像。此外，在此示出利用支架375來支撐殼體371的結構。
可以藉由利用殼體371所具備的操作開關、另行提供的遙控器380以進行電視裝置370的操作。藉由利用遙控器380所具備的操作鍵379，可以進行頻道、音量的操作，並可以對在顯示部373所顯示的影像進行操作。此外，也可以採用在遙控器380中設置顯示從該遙控器380輸出的資訊的顯示部377的結構。
另外，電視裝置370最好採用具備接收機、數據機等的結構。藉由利用接收機可以接收一般的電視廣播。另外，藉由數據機連接到有線或無線方式的通信網路，還可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。藉由將根據所揭示的發明的半導體裝置應用於電視裝置，可以提供具有優越性能的電視裝置。
本實施例模式所示的結構、方法等可以適當地與其它的實施例模式所示的結構、方法等組合使用。
[實例]
在本實例中，藉由根據所揭示的發明的一個實施例的高密度電漿處理確認到導電層被氧化的狀態。下面對其進行詳細說明。
在本實施例中，在電源頻率為2.45 GHz，壓力為500 Pa的條件下利用氧和氬的混合氣體來激發電漿，並利用該電漿進行導電層的處理。另外，藉由以下三個條件對處理時間與氧化物區厚度的關係進行了考量，亦即：處理時間分別為1分(60秒)、3分(180秒)及10分(600秒)。
作為導電層，分別準備了形成在玻璃基板之上的鈦膜及形成在玻璃基板之上的鋁膜。另外，分別將基板溫度設定為300℃、325℃並進行上述電漿處理。即，使用以下四個條件對處理時間與氧化物區厚度的關係進行了考量：基板溫度為300℃的鈦膜；基板溫度為325℃的鈦膜；基板溫度為300℃的鋁膜；基板溫度為325℃的鋁膜。
圖18示出考量結果。由圖18可知，與鋁相比鈦的氧化速度快。此外，鈦的氧化速度的溫度依賴性較大而鋁的氧化速度的溫度依賴性較小。並且，在鋁中，氧化物區的厚度有以短時間飽和的傾向。
上述任一材料都能獲得具有足夠的厚度(5 nm以上)的氧化物區以抑制閘極電極與源極電極或汲極電極之間的短路。
與通常的利用電漿處理的氧化處理相比，藉由應用本實施例所示的利用高密度電漿的氧化處理，可以減輕對氧化物半導體層的損傷並減少起因於氧缺損的定域能階。也就是說，可以進一步提高氧化物半導體層的特性。
另外，藉由上述處理，在源極電極或汲極電極的一部分(尤其是相當於側表面的部分)上形成氧化物區，從而可以防止閘極電極與源極電極或汲極電極之間的短路。
根據以上說明可以認為所揭示的發明的一個實施例對使用氧化物半導體的電晶體的可靠性及其它特性的提高極為有效。
100．．．基板
102．．．保護層
104．．．半導體區域
106．．．元件分離絕緣層
108a．．．閘極絕緣層
110a．．．閘極電極
110b．．．電極
112．．．絕緣層
114．．．雜質區域
116．．．通道形成區
118．．．側壁絕緣層
120．．．高濃度雜質區域
122．．．金屬層
124．．．金屬化合物區域
126．．．層間絕緣層
128．．．層間絕緣層
130a．．．源極電極或汲極電極
130b．．．源極電極或汲極電極
130c．．．電極
134．．．絕緣層
136a．．．電極
136b．．．電極
136c．．．電極
138．．．絕緣層
140．．．氧化物半導體層
142．．．導電層
142a．．．源極電極或汲極電極
142b．．．源極電極或汲極電極
142c．．．電極
142d．．．電極
143．．．氧化物區
144．．．絕緣層
144a．．．絕緣層
144b．．．絕緣層
146．．．閘極絕緣層
148．．．閘極電極
150．．．層間絕緣層
152．．．層間絕緣層
154a．．．電極
154b．．．電極
154c．．．電極
154d．．．電極
154e．．．電極
156．．．絕緣層
158a．．．電極
158b．．．電極
158c．．．電極
158d．．．電極
160．．．電晶體
162．．．電晶體
301．．．主體
302．．．殼體
303．．．顯示部
304．．．鍵盤
311．．．主體
312．．．指示筆
313．．．顯示部
314．．．操作按鈕
315．．．外部介面
320．．．電子書閱讀器
321．．．殼體
323．．．殼體
325．．．顯示部
327．．．顯示部
331．．．電源
333．．．操作鍵
335．．．揚聲器
337．．．軸部
340．．．殼體
341．．．殼體
342．．．顯示面板
343．．．揚聲器
344．．．麥克風
345．．．操作鍵
346．．．指向裝置
347．．．相機用透鏡
348．．．外部連接端子
349．．．太陽能電池元件
350．．．外部記憶體插槽
361．．．主體
363．．．目鏡部
364．．．操作開關
365．．．顯示部(B)
366．．．電池
367．．．顯示部(A)
370．．．電視裝置
371．．．體
373．．．顯示部
375．．．支架
377．．．顯示部
379．．．操作鍵
380．．．遙控器
在附圖中：
圖1A和1B是用來說明半導體裝置的剖面圖；
圖2A至2H是用來說明半導體裝置的製造過程的剖面圖；
圖3A至3E是用來說明半導體裝置的製造過程的剖面圖；
圖4A至4D是用來說明半導體裝置的製造過程的剖面圖；
圖5是使用氧化物半導體的電晶體的縱向剖面圖；
圖6是圖5A-A’剖面的能帶圖(示意圖)；
圖7A是示出對閘極(GE1)施加正電位(+qVG )時的狀態的圖形，圖7B是示出對閘極(GE1)施加負電位(-qVG )時的狀態的圖形；
圖8是示出真空位準與金屬的功函數(ΦM )、氧化物半導體的電子親和力(χ)的關係的圖形；
圖9A和9B是示出在矽(Si)中熱載子注射入所需的能量的圖形；
圖10A和10B是示出在In-Ga-Zn-O類的氧化物半導體(IGZO)中熱載子注射入所需的能量的圖形；
圖11A和11B是示出在碳化矽(4H-SiC)中熱載子注射入所需的能量的圖形；
圖12是示出關於短通道效應的裝置模擬的結果的圖形；
圖13是示出關於短通道效應的裝置模擬的結果的圖形；
圖14是示出C-V特性的圖形；
圖15是示出Vg與(1/C)2 的關係的圖形；
圖16A和16B是用來說明半導體裝置的剖面圖；
圖17A至17F是用來說明使用半導體裝置的電子設備的圖形；
圖18是示出藉由電漿處理形成的氧化物區的厚度與處理時間的關係的圖形。
156．．．絕緣層
152．．．層間絕緣層
154b．．．電極
154a．．．電極
150．．．層間絕緣層
146．．．閘極絕緣層
138．．．絕緣層
136a．．．電極
134．．．絕緣層
130a．．．源極電極或汲極電極
130b．．．源極電極或汲極電極
128．．．層間絕緣層
126．．．層間絕緣層
110a．．．閘極電極
106．．．元件分離絕緣層
158a．．．電極
158b．．．電極
136b．．．電極
154c．．．電極
143．．．氧化物區
158c．．．電極
154d．．．電極
142a．．．源極電極或汲極電極
144a．．．絕緣層
148．．．閘極電極
144b．．．絕緣層
142b．．．源極電極或汲極電極
154e．．．電極
158d．．．電極
124．．．金屬化合物區域
120．．．高濃度雜質區域
114．．．雜質區域
160．．．電晶體
116．．．通道形成區
108a．．．閘極絕緣層
118．．．側壁絕緣層
130c．．．電極
136c．．．電極
162．．．電晶體
140．．．氧化物半導體層
100．．．基板

Claims (15)

  1. 一種半導體裝置，包括：第一電晶體，包含：設置在包含半導體材料的基板中的雜質區域；在該等雜質區域之間的通道形成區；在該通道形成區之上的第一閘極絕緣層；該第一閘極絕緣層之上的第一閘極電極；以及電連接到該等雜質區域的第一源極電極和第一汲極電極；以及第二電晶體，包含：在該包含半導體材料的基板之上的氧化物半導體層；電連接到該氧化物半導體層的第二源極電極和第二汲極電極；覆蓋該氧化物半導體層、該第二源極電極及該第二汲極電極的第二閘極絕緣層；以及在該第二閘極絕緣層之上的第二閘極電極，其中，該第二源極電極和該第二汲極電極在該第二源極電極和該第二汲極電極的側表面處包含氧化物區，並且其中，該第一閘極電極、該第一源極電極和該第一汲極電極的至少其中一個係電連接到該第二閘極電極、該第二源極電極和該第二汲極電極的至少其中一個，並且其中，該氧化物半導體層的氫濃度為5×1019 /cm3 或5×1019 /cm3 以下。
  2. 如申請專利範圍第1項的半導體裝置，其中，該第二源極電極和該第二汲極電極的該氧化物區藉由利用300MHz至300GHz的頻率功率的電漿處理並藉由使用氧和氬的混合氣體來予以形成。
  3. 如申請專利範圍第1項的半導體裝置，還包括在該第二源極電極和該第二汲極電極之上的保護絕緣層，其中，該保護絕緣層具有與該第二源極電極及該第二汲極電極的平面形狀實質相同的平面形狀。
  4. 如申請專利範圍第1項的半導體裝置，其中，該第二電晶體的截止電流為1×10-13 A或1×10-13 A以下。
  5. 如申請專利範圍第1項的半導體裝置，其中，該包含半導體材料的基板為單晶半導體基板或SOI基板。
  6. 如申請專利範圍第1項的半導體裝置，其中，該半導體材料為矽。
  7. 如申請專利範圍第1項的半導體裝置，其中，該半導體裝置係併入於選自由電腦、個人數位助理、電子書、電話機、影像拍攝裝置及電視裝置所組成的群組中的其中之一中。
  8. 一種半導體裝置的製造方法，包括如下步驟：形成第一電晶體，該第一電晶體的形成步驟包括：在包含半導體材料的基板之上形成閘極絕緣層；在該閘極絕緣層之上形成閘極電極；藉由對該包含半導體材料的基板添加雜質元素來形成通道形成區和雜質區域；以及 形成電連接到該雜質區域的第一源極電極和第一汲極電極；以及形成第二電晶體，該第二電晶體的形成步驟包括：在該第一電晶體之上形成氧化物半導體層；形成電連接到該氧化物半導體層的第二源極電極和第二汲極電極；使該第二源極電極和該第二汲極電極的側表面氧化；形成覆蓋該氧化物半導體層、該第二源極電極和該第二汲極電極的第二閘極絕緣層；以及在該第二閘極絕緣層之上形成第二閘極電極。
  9. 如申請專利範圍第8項的半導體裝置的製造方法，其中，藉由利用300MHz至300GHz的頻率功率的電漿處理並藉由使用氧和氬的混合氣體以使該第二源極電極和該第二汲極電極的該側表面氧化。
  10. 如申請專利範圍第8項的半導體裝置的製造方法，其中，以與該第一閘極電極、該第一源極電極和該第一汲極電極的至少其中一個電連接的方式來形成該第二閘極電極、該第二源極電極和該第二汲極電極的至少其中一個。
  11. 如申請專利範圍第8項的半導體裝置的製造方法，還包括如下步驟：在該第二源極電極和該第二汲極電極之上形成具有與該第二源極電極和該第二汲極電極的平面形狀實質相同的平面形狀的保護絕緣層。
  12. 如申請專利範圍第8項的半導體裝置的製造方法，其中，藉由將該氧化物半導體層的氫濃度成為5×1019 /cm3 或5×1019 /cm3 以下，以使該第二電晶體的截止電流成為1×10-13 A或1×10-13 A以下。
  13. 如申請專利範圍第8項的半導體裝置的製造方法，其中，將單晶半導體基板或SOI基板用作為該包含半導體材料的基板。
  14. 如申請專利範圍第8項的半導體裝置的製造方法，其中，該半導體材料是矽。
  15. 如申請專利範圍第8項的半導體裝置的製造方法，其中，該半導體裝置係併入於選自由電腦、個人數位助理、電子書、電話機、影像拍攝裝置及電視裝置所組成的群組中的其中之一中。
TW099138508A 2009-11-13 2010-11-09 半導體裝置及其製造方法 TWI512945B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009260392 2009-11-13

Publications (2)

Publication Number Publication Date
TW201135913A TW201135913A (en) 2011-10-16
TWI512945B true TWI512945B (zh) 2015-12-11

Family

ID=43991572

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099138508A TWI512945B (zh) 2009-11-13 2010-11-09 半導體裝置及其製造方法
TW104132155A TWI575708B (zh) 2009-11-13 2010-11-09 半導體裝置及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104132155A TWI575708B (zh) 2009-11-13 2010-11-09 半導體裝置及其製造方法

Country Status (4)

Country Link
US (3) US8389417B2 (zh)
JP (3) JP5693158B2 (zh)
TW (2) TWI512945B (zh)
WO (1) WO2011058913A1 (zh)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101930682B1 (ko) 2009-10-29 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052396A1 (en) * 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101799265B1 (ko) 2009-11-13 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101511076B1 (ko) 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011074590A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
CN102652356B (zh) * 2009-12-18 2016-02-17 株式会社半导体能源研究所 半导体装置
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5241967B2 (ja) * 2010-12-08 2013-07-17 シャープ株式会社 半導体装置および表示装置
US9048142B2 (en) * 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5189674B2 (ja) 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8859330B2 (en) * 2011-03-23 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10079053B2 (en) 2011-04-22 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device
US9299852B2 (en) 2011-06-16 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI595565B (zh) * 2011-06-17 2017-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
KR102014876B1 (ko) * 2011-07-08 2019-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102089505B1 (ko) * 2011-09-23 2020-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5806905B2 (ja) * 2011-09-30 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5829477B2 (ja) * 2011-10-20 2015-12-09 株式会社半導体エネルギー研究所 半導体装置
US9847225B2 (en) * 2011-11-15 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6050662B2 (ja) * 2011-12-02 2016-12-21 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5873324B2 (ja) * 2011-12-20 2016-03-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
CN104205310B (zh) * 2012-04-06 2017-03-01 夏普株式会社 半导体装置及其制造方法
JP6128906B2 (ja) 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP5960000B2 (ja) * 2012-09-05 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
KR102537022B1 (ko) * 2013-05-20 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI566328B (zh) * 2013-07-29 2017-01-11 高效電源轉換公司 具有用於產生附加構件之多晶矽層的氮化鎵電晶體
KR102304824B1 (ko) 2013-08-09 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9515068B1 (en) * 2013-08-29 2016-12-06 Hrl Laboratories, Llc Monolithic integration of GaN and InP components
DE112014004142B4 (de) 2013-09-10 2021-10-21 Efficient Power Conversion Corporation Topologie im Hochleistungsspannungsbetrieb der Klasse D
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
KR20220163502A (ko) 2013-12-26 2022-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
KR102166898B1 (ko) 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9537478B2 (en) * 2014-03-06 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9299848B2 (en) 2014-03-14 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RF tag, and electronic device
KR20160132982A (ko) * 2014-03-18 2016-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
WO2015182000A1 (en) 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
KR20170013240A (ko) 2014-05-30 2017-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제조하기 위한 방법
US9831238B2 (en) 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
US9647129B2 (en) 2014-07-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102467574B1 (ko) * 2014-08-29 2022-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
WO2016042433A1 (en) * 2014-09-19 2016-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
US9812587B2 (en) 2015-01-26 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2016125044A1 (en) 2015-02-06 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Device, manufacturing method thereof, and electronic device
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US10978489B2 (en) 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
JP6802656B2 (ja) * 2015-07-30 2020-12-16 株式会社半導体エネルギー研究所 メモリセルの作製方法及び半導体装置の作製方法
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
WO2017103737A1 (en) 2015-12-18 2017-06-22 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processing device, and method for manufacturing display panel
JP6995481B2 (ja) * 2016-01-29 2022-02-04 株式会社半導体エネルギー研究所 ソースドライバ
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
US10692015B2 (en) * 2016-07-15 2020-06-23 Io-Tahoe Llc Primary key-foreign key relationship determination through machine learning
US11209877B2 (en) 2018-03-16 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Electrical module, display panel, display device, input/output device, data processing device, and method of manufacturing electrical module
CN113169055B (zh) * 2018-12-05 2023-08-08 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN110972508B (zh) * 2019-03-04 2022-05-03 京东方科技集团股份有限公司 薄膜晶体管及薄膜晶体管的制造方法
US11444025B2 (en) * 2020-06-18 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and fabrication method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200937534A (en) * 2007-09-26 2009-09-01 Canon Kk Method for manufacturing field-effect transistor
TW200937613A (en) * 2007-09-21 2009-09-01 Semiconductor Energy Lab Semiconductor device

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5041884A (en) * 1990-10-11 1991-08-20 Mitsubishi Denki Kabushiki Kaisha Multilayer semiconductor integrated circuit
JPH0536911A (ja) * 1991-07-31 1993-02-12 Nippon Sheet Glass Co Ltd ３次元回路素子およびその製造方法
JP3094610B2 (ja) * 1991-12-13 2000-10-03 カシオ計算機株式会社 薄膜トランジスタの製造方法
DE69215608T2 (de) 1991-09-05 1997-03-27 Casio Computer Co Ltd Dünnschichttransistor und dessen Herstellungsmethode
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
EP0544069B1 (en) 1991-11-26 1997-11-12 Casio Computer Company Limited Thin-film transistor panel and method of manufacturing the same
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3836166B2 (ja) * 1993-11-22 2006-10-18 株式会社半導体エネルギー研究所 ２層構造のトランジスタおよびその作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11233789A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000174280A (ja) * 1998-12-02 2000-06-23 Matsushita Electric Ind Co Ltd 絶縁ゲート型トランジスタおよびその製造方法
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4262433B2 (ja) * 2002-02-20 2009-05-13 株式会社日立製作所 半導体装置の製造方法
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004221242A (ja) * 2003-01-14 2004-08-05 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP3715975B2 (ja) * 2003-04-24 2005-11-16 株式会社半導体理工学研究センター 多層配線構造の製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US20050012087A1 (en) 2003-07-15 2005-01-20 Yi-Ming Sheu Self-aligned MOSFET having an oxide region below the channel
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005101141A (ja) * 2003-09-24 2005-04-14 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) * 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302963B2 (en) * 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708335A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP2006210828A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 半導体装置とその製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP2007266494A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体記憶装置
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
EP1863091A3 (en) 2006-05-30 2012-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
KR100829570B1 (ko) * 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5466939B2 (ja) * 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8748879B2 (en) 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
EP2157614B1 (en) * 2007-05-30 2017-03-01 Nissan Chemical Industries, Ltd. Gate insulating film forming agent for thin-film transistor
US8455116B2 (en) * 2007-06-01 2013-06-04 Sandvik Intellectual Property Ab Coated cemented carbide cutting tool insert
JP2009032794A (ja) * 2007-07-25 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP5325404B2 (ja) 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
CN101821797A (zh) * 2007-10-19 2010-09-01 株式会社半导体能源研究所 显示器件及其驱动方法
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN103794612B (zh) 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置
KR101824123B1 (ko) 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101799265B1 (ko) * 2009-11-13 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104132155A (zh) * 2014-07-27 2014-11-05 成都国光电子仪表有限责任公司 多点定位天然气流量调节结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200937613A (en) * 2007-09-21 2009-09-01 Semiconductor Energy Lab Semiconductor device
TW200937534A (en) * 2007-09-26 2009-09-01 Canon Kk Method for manufacturing field-effect transistor

Also Published As

Publication number Publication date
US20130175524A1 (en) 2013-07-11
US8389417B2 (en) 2013-03-05
US20140312346A1 (en) 2014-10-23
JP2011124557A (ja) 2011-06-23
US20110114945A1 (en) 2011-05-19
JP2015109471A (ja) 2015-06-11
TW201135913A (en) 2011-10-16
TWI575708B (zh) 2017-03-21
JP2017130703A (ja) 2017-07-27
JP6141892B2 (ja) 2017-06-07
TW201601286A (zh) 2016-01-01
US9257449B2 (en) 2016-02-09
US8779479B2 (en) 2014-07-15
JP5693158B2 (ja) 2015-04-01
WO2011058913A1 (en) 2011-05-19
JP6363761B2 (ja) 2018-07-25

Similar Documents

Publication Publication Date Title
TWI512945B (zh) 半導體裝置及其製造方法
US11456385B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees