TWI508185B - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TWI508185B
TWI508185B TW099132603A TW99132603A TWI508185B TW I508185 B TWI508185 B TW I508185B TW 099132603 A TW099132603 A TW 099132603A TW 99132603 A TW99132603 A TW 99132603A TW I508185 B TWI508185 B TW I508185B
Authority
TW
Taiwan
Prior art keywords
conductive layer
oxide semiconductor
layer
region
semiconductor layer
Prior art date
Application number
TW099132603A
Other languages
English (en)
Other versions
TW201130057A (en
Inventor
Shunpei Yamazaki
Kei Takahashi
Yoshiaki Ito
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201130057A publication Critical patent/TW201130057A/zh
Application granted granted Critical
Publication of TWI508185B publication Critical patent/TWI508185B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體裝置和其製造方法
本發明的技術領域有關半導體裝置和其製造方法。
有著寬廣種類的金屬氧化物，且該等材料氧化物係使用於各式各樣的應用。例如，氧化銦係熟知的材料，且係使用做為液晶顯示器或其類似物中所需之透明電極的材料。
若干金屬氧化物具有半導體特徵。具有半導體特徵之金屬氧化物的實例包含氧化鎢、氧化錫、氧化銦、氧化鋅、及其類似物。其中各薄膜電晶體的通道形成區係使用此金屬氧化物而形成的薄膜電晶體係早已熟知(例如，請參閱專利文獻1至4，非專利文獻1，及其類似文獻)。
進一步地，不僅單一成分的氧化物，而且多重成分的氧化物均已熟知為金屬氧化物。例如，具有同系之InGaO3 (ZnO)m (m：自然數)係已知為包含In、Ga、及Zn之多重成分的氧化物(例如，請參閱非專利文獻2至4，及其類似文獻)。
再者，已確定的是，包含此In-Ga-Zn基之氧化物的氧化物半導體係可施加至薄膜電晶體的通道形成區(例如，請參閱專利文獻5，非專利文獻5和6，及其類似文獻)。
[參考文件] [專利文獻]
[專利文獻1]日本公開專利申請案第S60-198861號
[專利文獻2]日本公開專利申請案第H8-264794號
[專利文獻3]PCT國際申請案第H11-505377號之日譯本
[專利文獻4]日本公開專利申請案第2000-150900號
[專利文獻5]日本公開專利申請案第2004-103957號
[非專利文獻]
[非專利文獻1]M. W. Prins,K. O. Grosse-Holz,G. Muller,J. F. M. Cillessen,J. B. Giesbers,R. P. Weening，及R. M. Wolf，〝強誘電性透明薄膜電晶體〞，Appl. Phys. Lett.,1996年6月17日，第68冊，第3650至3652頁
[非專利文獻2]M. Nakamura,N. Kimizuka，及T. Mohri，〝在1350℃之In2 O3 -Ga2 ZnO4 -ZnO系統中的相關係〞，J. Solid State Chem.,1991年，第93冊，第298至315頁
[非專利文獻3]N. Kimizuka,M. Isobe，及M. Nakamura，〝在In2 O3 -ZnGa2 O4 -ZnO系統中之同系化合物In2 O3 (ZnO)m (m=3，4，及5)，InGaO3 (ZnO)3 ，及Ga2 O3 (ZnO)m (m=7，8，9，及16)的合成及單晶資料〞，J. Solid State Chem.,1995年，第116冊，第170至178頁
[非專利文獻4]M. Nakamura,N. Kimizuka,T. Mohri,及M. Isobe，〝新同系化合物銦鐡鋅氧化物(InFeO3 (ZnO)m )(m：自然數)及相關聯化合物的合成及單晶資料〞，KOTAI BUTSURI(SOLID STATE PHYSICS)，1993年，第28冊，第5號，第317至327頁
[非專利文獻5]K. Nomura,H. Ohta,K. Ueda,T. Kamiya,M. Hirano及H. Hosono，〝以單晶透明氧化物半導體所製造的薄膜電晶體〞，SCIENCE，2003年，第300冊，第1269至1272頁
[非專利文獻6]K. Nomura,H. Ohta,A. Takagi,T. Kamiya,M. Hirano，及H. Hosono，〝使用非晶氧化物半導體之透明撓性薄膜電晶體的室溫製造〞，NATURE，2004年，第432號，第488至492頁
惟，在實際情況中，當使用該等氧化物半導體時，並未獲得半導體裝置之足夠的特徵。
鑑於上述問題，本發明之一實施例的目的在於提供具有新穎性半導體材料和新穎性結構的半導體裝置。選擇性地，本發明之一實施例的目的在於提供具有新穎性半導體材料和新穎性結構的高功率半導體裝置。
本發明之一實施例係具有新穎性結構的半導體裝置。具有晶體區於表面部分中的氧化物半導體層係使用於半導體裝置之中。該半導體裝置係以二導電層來控制電流。
本發明之一實施例係具有新穎性結構的半導體裝置。崩潰電壓(例如，汲極崩潰電壓)係藉由具有晶體區於表面部分中的氧化物半導體層，而改善於半導體裝置中。
本發明之一實施例係半導體裝置的製造方法。
例如，本發明之一實施例係一種半導體裝置，該半導體裝置包含：第一導電層，在基板之上；第一絕緣層，其覆蓋該第一導電層；氧化物半導體層，在該第一絕緣層之上，且與該第一導電層的一部分重疊，並具有晶體區於表面部分之中；第二及第三導電層，係形成與該氧化物半導體層接觸；絕緣層，其覆蓋該氧化物半導體層和該第二及第三導電層；以及第四導電層，在該絕緣層之上，且與該氧化物半導體層的一部分重疊。
在上述半導體裝置之中，較佳地，除了在該氧化物半導體層之中的晶體區之外的區域係非晶性。進一步較佳地，在該氧化物半導體層之中的晶體區包含In2 Ga2 ZnO7 的晶體。再者，該氧化物半導體層較佳地包含In-Ga-Zn-O基的氧化物半導體材料。
在上述半導體裝置之中，第二導電層、第三導電層、及第四導電層可分別作用成為源極電極及汲極電極的其中一者，該源極電極及該汲極電極的其中另一者，以及閘極電極。此外，第一導電層較佳地具有控制氧化物半導體層中之電場的功能。進一步地，第二導電層或第三導電層係較佳地電性連接至該氧化物半導體層的上方表面或下方表面上之該氧化物半導體層。
本發明之一實施例係一種半導體裝置的製造方法，該方法包含以下步驟：形成第一導電層於基板之上；形成覆蓋該第一導電層的第一絕緣層；形成氧化物半導體層於該第一絕緣層之上；該氧化物半導體層係與該第一導電層的一部分重疊；藉由該氧化物半導體層的熱處理而形成晶體區於該氧化物半導體層的上方表面部分之中；形成與該氧化物半導體層接觸的第二及第三導電層；形成絕緣層，該絕緣層覆蓋該氧化物半導體層和該第二及第三導電層；以及形成與該氧化物半導體層的一部分重疊之第四導電層於該絕緣層之上。
在上述方法之中，較佳地，該晶體區係藉由使得該氧化物半導體層的溫度為500℃或更高的熱處理而形成。進一步地，該氧化物半導體層係藉由使用In-Ga-Zn-O基之靶極的濺鍍法而形成。
注意的是，在此說明書及其類似物之中，〝在…之上〞無需一定要意指物件係在另一物件之上。例如，當敘述〝物件係在基板之上〞時，該物件係在相對於基板表面的上方部分之中。也就是說，當使用〝在…之上〞的用語時，在某些情況中，另一物件係設置於物件之間。
在依據本發明一實施例的半導體裝置中，係使用其中除了作用成為所謂閘極電極的導電層之外，導電層係形成於氧化物半導體層之下方的結構。
透過此結構，可阻隔外部的電場，使得可降低外部電場在半導體裝置上的不利效應。因此，可防止由於氧化物半導體層之基板側的電荷累積之寄生通道的產生，以及在臨限電壓中的變動。
進一步地，藉由使用具有晶體區於表面部分中的氧化物半導體層，可增進半導體裝置的操作特徵。
如上述，依據本發明之一實施例，半導體裝置的操作特徵係藉由氧化物半導體層之表面部分中的晶體區而增進，且更穩定的電路操作係藉由導電層的作用而實現。進一步地，因為氧化物半導體層的生產率高，所以可低成本地提供具有優異特徵之半導體裝置。
進一步地，依據本發明之一實施例，可提供用以製造半導體裝置的有利方法。
在下文中，將參照圖式來詳細敘述實施例。注意的是，本發明並未受限於以下之實施例的說明。熟習於本項技藝之該等人士將立即理解的是，模式和細節可以以各式各樣的方式來改變，而不會背離此說明書及其類似物中所揭示之本發明的精神。不同實施例的結構可彼此相互適當地結合。注意的是，在下文所敘述之本發明的結構中，相同的部分或具有相似功能的部分係由相同的參考符號所指示，且其說明將不予以重複。
(實施例1)
在此實施例中，將參照第1A及1B圖以及第2A至2E圖來敘述半導體裝置及其製造方法的實例。注意的是，在下文說明書中，係使用功率MOS(MIS)FET做為半導體裝置。
<半導體裝置的輪廓>
第1A及1B圖描繪半導體裝置之結構的實例。第1A圖對應於橫剖面視圖，以及第1B圖對應於平面視圖。進一步地，第1A圖對應於沿著第1B圖中之線A-B所取得的橫剖面。注意的是，在該平面視圖之中，某些組件係為簡明的緣故而予以省略。
第1A及1B圖中所描繪的半導體裝置包含：基板100；導電層102，作用成為源極電極及汲極電極的其中一者；氧化物半導體層104；晶體區106，在該氧化物半導體層104之中；導電層108，作用成為該源極電極及該汲極電極的其中另一者；絕緣層110，作用成為閘極絕緣層；導電層112，係電性連接至導電層108；導電層114，係電性連接至導電層102；導電層116，作用成為閘極電極；和其類似物。
此處，氧化物半導體層104包含氧化物半導體材料做為半導體，而該氧化物半導體材料的能隙係相當大。當使用能隙大的氧化物半導體材料於半導體裝置時，可改善該半導體裝置的崩潰電壓(例如，汲極崩潰電壓)。
晶體區106對應於氧化物半導體層104的表面部分(上方層)，且係其中使氧化物半導體層104結晶化於該處之區域。透過該晶體區106的設置，可進一步降低半導體裝置的崩潰電壓(例如，汲極崩潰電壓)。注意的是，在氧化物半導體層104之中除了晶體區106外的區域較佳地為非晶性；惟，該等區域亦可包含晶粒於非晶區域中，或可為微晶。
在平面視圖中，作用成為閘極電極的導電層116係設置圍繞著作用成為源極電極及汲極電極之其中另一者的導電層108，以及電性連接至該導電層108的導電層112；且作用成為該源極電極及該汲極電極之其中一者的導電層102，以及電性連接至該導電層102的導電層114係設置在導電層116之周圍(請參閱第1B圖)。
換言之，作用成為源極電極及汲極電極之其中一者的導電層102並未與作用成為該源極電極及該汲極電極之其中另一者的導電層108重疊。在此，當敘述〝A並未與B重疊〞時，在平面視圖中，A和B並不具有其中A占有與B相同區域的區域。相同的陳述亦可適用於此說明書中的其他部分。
進一步地，作用成為閘極電極的導電層116係設置於具有其中導電層102與導電層108並未互相重疊於該處之區域的區域中。也就是說，至少一部分的導電層116並未與導電層102及導電層108重疊。對照地，其他部分的導電層116則可與導電層102及導電層108重疊。
注意的是，在第1A及1B圖之中，導電層108及導電層112係設置在中心，且導電層116、導電層102、及導電層114係設置在導電層108及導電層112之周圍；然而，該半導體裝置的佈局並未受限於此。在不損害該半導體裝置之功能的範圍之內，可適當地改變該等組件的配置。
電性連接至導電層108的導電層112作用為端子，用以電性連接該導電層108至外部導線或其類似物；然而，只要導電層108可直接連接至外部導線或其類似物，則無需一定要設置該導電層112。相同的陳述亦可適用於導電層114。注意的是，在第1A及1B圖之中，並未描繪出電性連接至導電層112的外部導線或其類似物。
在下文中，將參照第1A及1B圖來敘述此實施例中之半導體裝置的結構之細節。
＜基板＞
絕緣基板、半導體基板、金屬基板、或其類似物被使用做為基板100。此外，亦可使用其中表面係以絕緣材料所覆蓋之基板。注意的是，較佳地，基板100應具有足夠高的熱阻，以便耐受氧化物半導體層的加熱。
可使用玻璃基板、石英基板、或其類似物做為該絕緣基板。此外，亦可使用包含諸如聚醯乙胺、聚醯胺、聚乙烯酚、苯并環丁烯樹脂、丙烯酸樹脂、或環氧樹脂之有機材料的絕緣基板。在其中使用包含有機材料之絕緣基板於該處的情況中，必須選擇能在處理中耐受最高溫度之絕緣基板。
半導體基板的典型實例係矽基板(矽晶圓)。雖然有複數個等級的矽基板，但只要具有某一位準之平坦度，則可使用並非昂貴的矽基板。例如，可使用具有大約6N(99.9999%)至7N(99.99999%)之純度的矽基板。
金屬基板的典型實例係鋁基板和銅基板。在其中使用此金屬基板的情況中，為了要確保絕緣性質，可將絕緣層形成於表面之上。因為金屬基板具有高的熱傳導性，所以金屬基板係較佳地使用做為諸如具有高熱量值的功率MOSFET之高功率半導體裝置的基板。
＜氧化物半導體層＞
做為氧化物半導體層104之半導體材料的實例，具有由InMO3 (ZnO)m (m＞0)所表示之半導體材料。在此，M表示選擇自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)、鈷(Co)、或其類似物之一或更多個金屬元素。例如，其中選擇Ga做為M之情況不僅包含其中僅使用Ga的情況，而且包含其中使用Ga和除了Ga外之諸如Ni或Fe之上述金屬元素的情況。進一步地，在氧化物半導體之中，於某些情況中，除了被包含成為M的金屬元素之外，亦可包含諸如Fe或Ni之過渡金屬元素或該過渡金屬元素的氧化物做為雜質元素。在此說明書及其類似物之中，於氧化物半導體中，至少包含鎵做為M之氧化物半導體係稱為In-Ga-Zn-O基的氧化物半導體。
該In-Ga-Zn-O基的氧化物半導體材料具有當電場不存在時之足夠高的電阻，可具有足夠低之截止狀態的電流，以及具有大的能隙(寬帶能隙)；因此，其可有利地使用於諸如功率MOSFET之高功率半導體裝置。
注意的是，做為氧化物半導體層104之半導體材料的其他實例，例如，具有In-Sn-Zn-O基的氧化物半導體材料、In-Al-Zn-O基的氧化物半導體材料、Sn-Ga-Zn-O基的氧化物半導體材料、Al-Ga-Zn-O基的氧化物半導體材料、Sn-Al-Zn-O基的氧化物半導體材料、In-Zn-O基的氧化物半導體材料、Sn-Zn-O基的氧化物半導體材料、Al-Zn-O基的氧化物半導體材料、In-O基的氧化物半導體材料、Sn-O基的氧化物半導體材料、Zn-O基的氧化物半導體材料、及其類似物。
氧化物半導體層104(晶體區106除外)較佳地具有非晶結構；惟，氧化物半導體層104可具有包含晶粒的非晶結構、微晶結構、或其類似結構。進一步地，該氧化物半導體層104的厚度可根據諸如所欲之崩潰電壓的特徵，而被適當地設定。具體而言，該氧化物半導體層104的厚度約可為100奈米(nm)至10微米(μm)。
晶體區106較佳地具有其中配置各具有20奈米或更小尺寸之微晶體(可簡稱為晶粒)的結構。例如，在其中氧化物半導體層104係使用In-Gz-Zn-O基的氧化物半導體材料而形成的情況中，晶體區106為其中In2 Ga2 ZnO7 之微晶體係以預定方向而配置的區域。尤其，在其中該等微晶體係以此方式配置，使得In2 Ga2 ZnO7 的c軸垂直於基板之平面(或氧化物半導體層之表面)的情況中，可大大地改善半導體裝置的崩潰電壓，而成為較佳的。此係由於In2 Ga2 ZnO7 之電介質常數各向異性的結果。當與c軸方向中之崩潰電壓相較時，在b軸方向(或a軸方向)中的崩潰電壓亦可被改善。注意的是，該微晶體的尺寸僅係實例，且本發明不應被解讀成為受限於上述之範圍。
注意的是，在半導體裝置中，晶體區106並非必要的組件。在其中足夠高的崩潰電壓可透過氧化物半導體材料之使用而予以確保的情況中，無需一定要設置該晶體區106。
＜絕緣層＞
作用為閘極絕緣層之絕緣層110的絕緣材料可選擇自氧化矽、氮化矽、氮氧化矽、氧化氮化矽、氧化鋁、氧化鉭、或其類似物。選擇性地，可使用該等材料的複合材料。該絕緣層110可具有包含使用任何上述之絕緣材料所形成的層之單層結構或層列結構。注意的是，概括地，MOSFET表示包含金屬、氧化物、及半導體的場效應電晶體；然而，使用於本發明之半導體裝置中的絕緣層並未受限於氧化物。
注意的是，在此說明書及其類似物之中，氮氧化物意指包含氧(原子)比包含氮(原子)更多的物質。例如，氮氧化矽係包含濃度範圍分別自50至70原子百分比、0.5至15原子百分比、25至35原子百分比、及0.1至10原子百分比的氧、氮、矽、及氫之物質。進一步地，氧化氮化物意指包含氮(原子)比包含氧(原子)更多的物質。例如，氧化氮化矽包含濃度範圍分別自5至30原子百分比、20至55原子百分比、25至35原子百分比、及10至25原子百分比的氧、氮、矽、及氫。注意的是，上述濃度係當測量係使用拉塞福(Rutherford)反向散射光譜測量法(RBS)或氫前向散射光譜測量法(HFS)而執行時的濃度。再者，組分元素之總百分比不超過100原子百分比。
＜導電層＞
例如，導電層102作用為汲極電極；導電層108作用為源極電極；以及導電層116作用為閘極電極。雖然導電層112及導電層114作用為用以實現電性連接至外部導線或其類似物的端子，但導電層112及導電層114並非必要組件。
該等導電層的導電材料各可選擇自：鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、或鈧之金屬材料；包含任何該等金屬材料做為主要成分的合金材料；包含任何該等金屬材料的氮化物；或其類似物。進一步地，可使用諸如氧化銦、氧化銦和氧化錫的合金、氧化銦和氧化鋅的合金、氧化鋅、氧化鋅鋁、氮氧化鋅鋁、或氧化鋅鎵之透光氧化物導電材料。導電層可具有包含使用任何上述之導電材料所形成的層之單層結構或層列結構。
作用成為源極電極的導電層108係形成於氧化物半導體層104之上，且與該氧化物半導體層104的上方表面接觸。作用成為汲極電極的導電層102係形成於氧化物半導體層104之下，且與該氧化物半導體層104的下方表面接觸。此外，作用成為閘極電極的導電層116係設置於絕緣層110之上，且產生電場於氧化物半導體層104之中。
注意的是，源極與汲極之間的區別僅係針對便利性而做成，且包含於半導體裝置中之各個組件的功能不應被解讀為受限於上述之名稱。此係因為源極及汲極的功能係依據半導體裝置的操作而彼此相互切換。
將簡明地敘述此實施例中之半導體裝置的操作如下。
＜半導體裝置的操作＞
在具有電子做為載子之n型半導體裝置的情況中，於正常操作中，負偏壓係施加至作用成為源極電極的導電層108，以及正偏壓係施加至作用成為汲極電極的導電層102。
具有足夠厚度的氧化物半導體層104係設置於作用成為源極電極的導電層108與作用成為汲極電極的導電層102之間。此外，該氧化物半導體層104係使用當沒有電場時具有寬帶能隙及足夠高的電阻之氧化物半導體材料而形成。因此，在施加負偏壓至導電層108及施加正偏壓至導電層102的情況中，當未施加偏壓至作用成為閘極電極的導電層116或施加負偏壓至導電層116時，僅很小量的電流會流過。
當施加正偏壓至作用成為閘極電極的導電層116時，在氧化物半導體層104與在和導電層116重疊之區域中的絕緣層110之間的介面周圍會感應出負電荷(電子)，以致使通道形成。因此，電流流動於作用成為源極電極的導電層108與作用成為汲極電極的導電層102之間。
因為使用氧化物半導體做為本發明之一實施例的半導體材料，所以可改善半導體裝置的崩潰電壓(例如，汲極崩潰電壓)。此係由於氧化物半導體之能隙比一般氧化物材料之能隙更大的緣故。
此外，透過其中微晶體係以預定方向所配置之晶體區106的設置，可進一步改善半導體裝置的崩潰電壓。例如，在其中氧化物半導體層104係使用In-Ga-Zn-O基的氧化物半導體材料而形成的情況中，微晶體係以此方式而配置，使得In2 Ga2 ZnO7 的c軸垂直於基板的平面(或氧化物半導體層的表面)。其中電流流動於半導體裝置之中的方向為In2 Ga2 ZnO7 的b軸方向(或a軸方向)，以致可改善半導體裝置的崩潰電壓。注意的是，In2 Ga2 ZnO7 的晶體係形成以便具有平行於a軸或b軸之層的層列結構。也就是說，In2 Ga2 ZnO7 的c軸表示垂直於In2 Ga2 ZnO7 的晶體中所包含之層的方向。
＜半導體裝置的製造步驟＞
將參照第2A至2E圖來敘述第1A及1B圖中所描繪之半導體裝置的製造步驟。
首先，形成導電層102於基板100之上(請參閱第2A圖)。＜基板＞的段落可被弓用於基板100的細節。
導電層102係以此方式而形成，亦即，使得在＜導電層＞的段落中所描繪之包含導電材料的導電層係藉由諸如濺鍍法或真空蒸鍍法之方法而沈積於基板100之上；且然後，不必要的部分則藉由使用由光微影術所形成之阻體罩幕的蝕刻來予以去除之方式而形成。該蝕刻可為濕蝕刻或乾蝕刻。注意的是，為了要透過形成在導電層102上之各組件來改善作用範圍，較佳地，該蝕刻係以此方式而執行，亦即，使導電層102的側表面與導電層102的底部表面間之角度為銳角的方式而執行。
在其中導電層102具有使用諸如鋁或銅之低阻導電材料所形成的層，及使用諸如鉬、鈦、鉻、鉭、鎢、釹、或鈧之高熔點導電材料所形成的層之層列結構的情況中，可實現高的導電性和高的熱阻，此係較佳的。例如，可使用鋁和鉬的雙層結構、銅和鉬的雙層結構、銅和氮化鈦的雙層結構、銅和氮化鉭的雙層結構、或其類似物。進一步地，可使用氮化鈦和鉬的雙層結構。再者，可使用三層的結構，其中鋁、鋁和矽的合金、鋁和鈦的合金、鋁和釹的合金、或其類似物係插入於鎢、氮化鎢、氮化鈦、鈦、或其類似物的層之間。
其次，形成包含晶體區106的氧化物半導體層104，以便覆蓋導電層102(請參閱第2B圖)。注意的是，可形成無晶體區106的氧化物半導體層104。
氧化物半導體層104係使用在＜氧化物半導體層＞的段落中之任何氧化物半導體材料而形成。該氧化物半導體層104可藉由在稀有氣體氛圍、氧氛圍、或其中混合稀有氣體和氧之混合氣體氛圍中之濺鍍法或其類似方法而沈積，該稀有氣體包含例如氬。在該濺鍍法之中，透過包含2至10重量百分比的SiO2 之靶極的使用，SiOx (x＞0)會包含在氧化物半導體層104之中，使得可抑制氧化物半導體層104的結晶化。在獲得具有非晶結構之氧化物半導體層104中，此方法係有效的。
例如，可使用包含In、Ga、及Zn之氧化物半導體沈積靶極(例如，具有In：Ga：Zn=1：1：0.5[重量百分比]、In：Ga：Zn=1：1：1[重量百分比]、或In：Ga：Zn=1：1：2[重量百分比]的靶極)；基板與靶極之間的距離係100毫米(mm)；壓力係0.6帕(Pa)；DC電源係0.5千瓦(kW)；以及氛圍係氧氛圍(氧流動率比係100%)。因此，可獲得In-Ga-Zn-O基的非晶氧化物半導體層做為氧化物半導體層104。注意的是，在其中使用脈波DC電源做為電源的情況中，可降低沈積中之粉狀物質(亦稱為粒子或灰塵)，且可使膜分佈均勻，此係較佳的。
如在＜氧化物半導體層＞的段落中所描述地，可根據諸如所欲的崩潰電壓之特徵而適當地設定氧化物半導體層104的厚度。例如，該氧化物半導體層104的厚度可為大約100奈米至10微米。
晶體區106係透過氧化物半導體層104之形成後所執行的熱處理而形成。注意的是，包含於氧化物半導體層104之中的H2 、H、OH、或其類似物係透過熱處理而予以排除，以致可將該熱處理稱為脫水處理或脫氫處理。
做為熱處理，可使用其中利用高溫惰性氣體(例如，氮或稀有氣體)的RTA(快速熱退火)處理。在此，較佳地，該熱處理的溫度係500℃或更高。雖然並未特別限制該熱處理溫度的上限於某一溫度，但必須將該上限設定於基板100的熱阻之內。此外，用於熱處理的時間較佳地為1至10分鐘。例如，RTA處理係較佳地執行於650℃，大約3至6分鐘。透過該RTA處理，可以以短時間來執行熱處理；因而，可降低基板100上之熱量的不利效應。換言之，當與其中熱處理係執行於長的時間之情況相較時，可提高熱處理溫度的上限。注意的是，該熱處理的時序並未受限於上述之時序，且該熱處理可執行於不同的步驟之前或之後。進一步地，熱處理的數目並未受限於一次，且該熱處理可執行超過一次。
在該熱處理中，較佳地，氫(包含水)或其類似物並不包含於處理氛圍之中。例如，所引入至熱處理設備內之惰性氣體的純度係6N(99.9999%，亦即，雜質濃度係1ppm或更小)或更高，較佳地，係7N(99.99999%，亦即，雜質濃度係0.1ppm或更小)或更高。
透過該熱處理，可使氧化物半導體層104中的表面部分結晶化，以致形成其中配置微晶的晶體區106。該氧化物半導體層104的其他區域具有：非晶結構；其中非晶結構及微晶結構係彼此互相混合於該處的結構；或微晶結構。注意的是，晶體區106係氧化物半導體層104的一部分，且氧化物半導體層104包含晶體區106。在此，較佳地，晶體區106的厚度係20奈米或更小。此係因為當晶體區變厚時，半導體裝置的性質僅根據晶體區106的緣故。
注意的是，在熱處理之後，防止氫(包含水)進入氧化物半導體層104係重要的。為了要防止氫(包含水)的進入，至少在熱處理及稍後的冷卻處理中，使基板不暴露至空氣係必要的。例如，此可在當執行熱處理及稍後的冷卻處理於相同氛圍之中時實現。不用多說地，冷卻處理的氛圍可與熱處理氛圍不同。在此情況中，例如，冷卻處理的氛圍可為氧氣體、N2 O氣體、或超乾燥空氣(具有-40℃或更低，較佳地，-60℃或更低的露點)之氛圍。
接著，將導電層108形成於氧化物半導體層104上之並未與導電層102重疊的區域中(請參閱第2C圖)。
導電層108可以以與導電層102之方式相似的方式而形成。換言之，導電層108係以此方式而形成，亦即，使得導電層係藉由諸如濺鍍法或真空蒸鍍法之方法而沈積；且然後，不必要的部分則藉由使用阻體罩幕的蝕刻而予以去除之方式所形成。該蝕刻可為濕蝕刻或乾蝕刻。在其中晶體區106係形成於氧化物半導體層104的表面部分之中時，使晶體區106不會由於該蝕刻而被去除係必要的。
例如，在其中使用諸如鈦之導電材料於導電層108的情況中，較佳地，係使用其中利用過氧化氫溶液或加熱的氫氯酸做為蝕刻劑的濕蝕刻。當蝕刻係以此方式而在以下情況之下執行，亦即，導電層108的導電材料與氧化物半導體材料之間的蝕刻選擇性足夠高時，可保留表面部分之中的晶體區106。
接著，形成絕緣層110以便覆蓋氧化物半導體層104和導電層108(請參閱第2D圖)。
例如，絕緣層110可使用在＜絕緣層＞的段落中所描述的絕緣材料而形成。做為沈積方法，可使用CVD(包含電漿增強型CVD)法、濺鍍法、或其類似方法。注意的是，絕緣層110的厚度可根據半導體裝置的性質而適當地設定；惟，較佳地，該絕緣層110的厚度係10奈米至1微米。
然後，藉由選擇性地去除絕緣層110或其類似物而形成到達導電層102及導電層108的開口；且然後，形成電性連接至導電層108的導電層112，電性連接至導電層102的導電層114，以及導電層116(請參閱第2E圖)。
絕緣層110或其類似物的去除可藉由使用阻體罩幕的蝕刻法而執行。該蝕刻可為濕蝕刻或乾蝕刻。
導電層112、114、及116可以以與其他導電層之該等方式相似的方式而形成。換言之，導電層112、114、及116係以此方式而形成，亦即，使得導電層係藉由諸如濺鍍法或真空蒸鍍法之方法而沈積；且然後，不必要的部分則藉由使用阻體罩幕的蝕刻而予以去除之方式所形成。該蝕刻可為濕蝕刻或乾蝕刻。
如上述地，可製造出所謂功率MOSFET的半導體裝置。如在此實施例中所敘述地，當使用氧化物半導體材料於半導體層時，可改善半導體裝置的崩潰電壓。特別地，當使用具有晶體區之氧化物半導體層時，可進一步改善半導體裝置的崩潰電壓。此外，因為氧化物半導體層係使用諸如濺鍍法之生產方法而沈積，所以可增加半導體裝置的生產率，且可降低製造成本。
在此實施例中所敘述的結構、方法、或其類似者可以與任何其他的實施例適當地結合。
(實施例2)
在此實施例中，將參照第3A及3B圖以及第4A至4E圖來敘述半導體裝置及其製造方法的不同實例。注意的是，在此實施例中所敘述的半導體裝置與在上述實施例中的半導體裝置具有許多共同處。因此，將省略共同部分的敘述，且將主要地說明差異。
＜半導體裝置的輪廓＞
第3A及3B圖描繪半導體裝置之結構的不同實例。第3A圖對應於橫剖面視圖，以及第3B圖對應於平面視圖。進一步地，第3A圖對應於沿著第3B圖中之線A-B所取得的橫剖面。
在第3A及3B圖中所描繪之半導體裝置的組件係與第1A及1B圖中所描繪之半導體裝置的該等組件相似。換言之，在第3A及3B圖中所描繪的半導體裝置包含：基板100；導電層102，作用成為源極電極及汲極電極的其中一者；氧化物半導體層104；晶體區106，在該氧化物半導體層104之中；導電層108，作用成為該源極電極及該汲極電極的其中另一者；絕緣層110，作用成為閘極絕緣層；導電層112，係電性連接至導電層108；導電層114，係電性連接至導電層102；導電層116，作用成為閘極電極；和其類似物。
第3A及3B圖中所描繪的半導體裝置係與第1A及1B圖中所描繪的半導體裝置不同，其中氧化物半導體層104係圖案化。即使在其中使用第3A及3B圖中之結構的情況中，第3A及3B圖中所描繪的半導體裝置係以與第1A及1B圖中所描繪的半導體裝置之方式相似的方式而操作，且可獲得與第1A及1B圖中所描繪的半導體裝置相似的有利功效。
＜半導體裝置的製造步驟＞
基本上，該半導體裝置的製造步驟係與第2A至2E圖中之該等製造步驟相似。將參照第4A至4E圖來簡單地敘述該半導體裝置的製造步驟於下文。
首先，形成導電層102於基板100之上(請參閱第4A圖)。針對細節而言，可參考上述之實施例。
其次，形成包含晶體區106的氧化物半導體層104，以便覆蓋導電層102(請參閱第4B圖)。該氧化物半導體層104的形成方法係與上述實施例中的形成方法相似；然而，在此實施例中之氧化物半導體層104係與上述實施例中之氧化物半導體層104不同，其中其係形成以便覆蓋部分的導電層102。
例如，在此實施例中之氧化物半導體層104可以以此方式而獲得，亦即，氧化物半導體層(包含晶體區)係藉由上述實施例中所描繪的方法而沈積，且然後，使該氧化物半導體層104圖案化。圖案化可藉由使用阻體罩幕之蝕刻法而執行。該蝕刻可為濕蝕刻或乾蝕刻；然而，較佳的是，執行該蝕刻，以致使晶體區保留。
接著，將導電層108形成於氧化物半導體層104上之並未與導電層102重疊的區域中(請參閱第4C圖)。針對細節而言，可參考上述之實施例。
其次，形成絕緣層110以便覆蓋氧化物半導體層104和導電層108(請參閱第4D圖)。針對該絕緣層110的細節，可參考上述之實施例。
接著，藉由選擇性地去除絕緣層110或其類似物而形成到達導電層102及導電層108的開口；且然後，形成電性連接至導電層108的導電層112，電性連接至導電層102的導電層114，以及導電層116(請參閱第4E圖)。針對細節而言，可參考上述之實施例。
如上述地，可製造出所謂功率MOSFET的半導體裝置。在此實施例中所敘述的該等結構、方法、及其類似者可與任何其他的實施例適當地結合。
(實施例3)
在此實施例中，將參照第5A及5B圖以及第6A至6D圖來敘述半導體裝置及其製造方法的不同實例。注意的是，在此實施例中所述的半導體裝置與在上述實施例中的半導體裝置具有許多共同處。因此，將省略共同部分的敘述，且將主要地說明差異。
＜半導體裝置的輪廓＞
第5A及5B圖描繪半導體裝置之結構的不同實例。第5A圖對應於橫剖面視圖，以及第5B圖對應於平面視圖。進一步地，第5A圖對應於沿著第5B圖中之線A-B所取得的橫剖面。
在第5A及5B圖中所描繪之半導體裝置對應於其中在上述實施例中所描述之半導體裝置中的導電層102係以導電層109而置換之半導體裝置。換言之，在第5A及5B圖中所描繪的半導體裝置包含：基板100；導電層109，作用成為源極電極及汲極電極的其中一者；氧化物半導體層104；晶體區106，在氧化物半導體層104之中；導電層108，作用成為該源極電極及該汲極電極的其中另一者；絕緣層110，作用成為閘極絕緣層；導電層112，係電性連接至導電層108；導電層114，係電性連接至導電層109；導電層116，作用成為閘極電極；和其類似物。
導電層109係使用與導電層108相同的層而形成。藉由以導電層109來置換導電層102，則所有的導電層均係設置於氧化物半導體層104之上。因而，可增進氧化物半導體層104之表面的平坦度。
透過上述結構，不像上述實施例中所描述之半導體裝置似地，載子將僅流至氧化物半導體層104的表面部分(亦即，晶體區106)。因此，晶體區106的有利功效會變成更大。
＜半導體裝置的製造步驟＞
該半導體裝置的製造步驟係與第2A至2E圖及第4A至4E圖中之該等製造步驟相似，除了導電層102並未被形成以及導電層109係與導電層108同時形成之外。將參照第6A至6D圖來簡單地敘述該半導體裝置的製造步驟於下文。
首先，形成氧化物半導體層104於基板100之上(請參閱第6A圖)。針對氧化物半導體層104之形成及其類似形成的細節而言，可參考上述之實施例。
其次，形成導電層108及導電層109於氧化物半導體層104之上(請參閱第6B圖)。導電層109可以以與導電層108之方式相似的方式而形成。應注意的是，導電層108及導電層109係彼此互相分離。針對導電層108之形成及其類似形成的細節而言，可參考上述之實施例。
接著，絕緣層110係形成以便覆蓋氧化物半導體層104、導電層108、及導電層109(請參閱第6C圖)。針對絕緣層110的細節，可參考上述之實施例。
接著，到達導電層108及導電層109的開口可藉由選擇性地去除絕緣層110或其類似物而形成；且然後，形成電性連接至導電層108的導電層112，電性連接至導電層109的導電層114，以及導電層116(請參閱第6D圖)。針對細節而言，可參考上述之實施例。
如上述地，可製造出所謂功率MOSFET的半導體裝置。在此實施例中所描述的該等結構、方法、及其類似者可與任何其他的實施例適當地結合。
(實施例4)
在此實施例中，用以製造所謂功率MOSFET和薄膜電晶體於相同的基板上及相似的步驟中之方法的實例將參照第7A至7C以及第8A及8B圖來予以敘述。注意的是，將敘述其中將第1A及1B圖中所描繪的半導體裝置形成為功率MOSFET的實例於下文。
在此實施例中所描繪之半導體裝置的製造步驟對應於藉由添加薄膜電晶體的製造步驟至第2A至2E圖中之步驟而獲得的步驟。也就是說，基本的製造步驟係與第2A至2E圖中所描繪之該等步驟相似。注意的是，功率MOSFET及薄膜電晶體通常具有不同的所需性質。較佳地，功率MOSFET及薄膜電晶體係根據所需的性質而予以適當地設定。雖然該功率MOSFET及該薄膜電晶體係以第7A至7C圖以及第8A及8B圖中之約略相同的比率而描繪，但此比率係使用以促成瞭解，且並非界定實際尺寸的關係。
首先，形成導電層102於基板100之上(請參閱第7A圖)。針對細節而言，可參考上述之實施例。
其次，形成包含晶體區106之氧化物半導體層104，以便覆蓋導電層102；且形成包含晶體區206之其係薄膜電晶體的組件之氧化物半導體層204(請參閱第7B圖)。該等氧化物半導體層104及204各可以以此方式而獲得，亦即，氧化物半導體層(包含晶體區)係藉由例如上述實施例中所描繪的方法而沈積，且然後，使該氧化物半導體層圖案化的方式。圖案化可藉由使用阻體罩幕之蝕刻法而執行。該蝕刻可為濕蝕刻或乾蝕刻；然而，較佳的是，執行該蝕刻，以致使晶體區保留於氧化物半導體層之中。
接著，將導電層108形成於氧化物半導體層104上之並未與導電層102重疊的區域中，且將導電層208及209形成於氧化物半導體層204之上(請參閱第7C圖)。在此，導電層208作用成為薄膜電晶體之源極電極及汲極電極的其中一者，且導電層209作用成為該薄膜電晶體之該源極電極及該汲極電極的其中另一者。該等導電層208及209的製造步驟係與導電層108的該等製造步驟相似。針對導電層108之製造步驟的細節，可參考上述之實施例。
其次，形成絕緣層110以便覆蓋氧化物半導體層104、導電層108、氧化物半導體層204、導電層208、及導電層209(請參閱第8A圖)。該絕緣層110亦作用成為薄膜電晶體的閘極絕緣層。針對絕緣層110之製造步驟的細節，可參考上述之實施例。
接著，到達導電層102、導電層108、導電層208、及導電層209的開口可藉由選擇性地去除絕緣層110及其類似物而形成；且然後，形成電性連接至導電層108的導電層112，電性連接至導電層102的導電層114、導電層116、電性連接至導電層208的導電層212、電性連接至導電層209的導電層214、以及導電層216(請參閱第8B圖)。該等導電層212、214、及216的製造步驟係與導電層112、114、及116之該等製造步驟相似。針對細節而言，可參考上述之實施例。
以此方式，可將功率MOSFET及薄膜電晶體形成於相同的基板上及相似的步驟中。
透過此實施例中所描繪之方法及其類似方法，可將功率MOSFET及薄膜電晶體形成於相同的基板上及相似的步驟中。因此，各式各樣的積體電路以及電源電路可形成於相同的基板之上。
注意的是，在此實施例中，功率MOSFET的氧化物半導體層104及薄膜電晶體的氧化物半導體層204係形成於相同的步驟之中；然而，在某些情況中，氧化物半導體層之所需厚度係不同於功率MOSFET與薄膜電晶體之間。因此，氧化物半導體層104及氧化物半導體層204可形成於不同的步驟之中。具體而言，氧化物半導體層104及氧化物半導體層204可如下地被形成。氧化物半導體層的製造步驟係分為二階段：氧化物半導體層104及氧化物半導體層204的其中一者係製造於第一階段之中，以及氧化物半導體層104及氧化物半導體層204的其中另一者係製造於第二階段之中。選擇性地，可選擇性地使厚的氧化物半導體層藉由蝕刻法或其類似方法而變薄，使得可製造出氧化物半導體層104及氧化物半導體層204。
相同的陳述亦可適用於絕緣層110。功率MOSFET及薄膜電晶體的絕緣層110係分別地形成，以便具有不同的厚度。具體而言，絕緣層110係如下地形成。該等絕緣層的製造步驟係分為二階段：形成於氧化物半導體層104之上的絕緣層及形成於氧化物半導體層204之上的絕緣層的其中一者係製造於第一階段之中，以及形成於氧化物半導體層104之上的絕緣層及形成於氧化物半導體層204之上的絕緣層的其中另一者係製造於第二階段之中。選擇性地，可選擇性地使厚的絕緣層藉由蝕刻法或其類似方法而變薄，使得可製造出形成於氧化物半導體層104之上的絕緣層及形成於氧化物半導體層204之上的絕緣層。
在此實施例中所敘述的該等結構、方法、及其類似者可與任何其他的實施例適當地結合。
(實施例5)
在此實施例中，將參照第9圖及第10A至10C圖來敘述包含本發明之半導體裝置的電路實例。注意的是，下文將敘述DC-DC轉換器，其係電源電路(例如，電源轉換電路)的實例。
DC-DC轉換器係用以轉換DC電壓成為不同的DC電壓之電路。該DC-DC轉換器的典型轉換方法係線性方法和開關方法。因為開關型DC-DC轉換器具有高轉換效率，所以當欲達成電子裝置的功率節省時，該DC-DC轉換器係較佳的。在此，將敘述開關型DC-DC轉換器，特別地，將敘述斬波器DC-DC轉換器。
第9圖中所描繪的DC-DC轉換器包含電源300、參考電壓產生電路302、參考電流產生電路304、誤差放大器306、PWM緩衝器308、三角波產生電路310、線圈312、功率MOSFET314、二極體316、電容器318、電阻器320、電阻器322、及其類似物。注意的是，此處係使用n通道功率MOSFET做為功率MOSFET314。
參考電壓產生電路302產生各式各樣的參考電壓(Vref )。此外，參考電流產生電路304藉由使用參考電壓產生電路302中所產生參考電壓(Vref )而產生參考電流(Iref )或偏動電流。
誤差放大器306整合參考電壓產生電路302中所產生的參考電壓(Vref )與回授電壓(VFB )之間的差異，且輸出整合的值至PWM緩衝器308。三角波產生電路310自參考電壓(Vref )及參考電流(Iref )來產生三角波，且輸出該三角波至PWM緩衝器308。
PWM緩衝器308比較來自誤差放大器306的輸出及來自三角波產生電路310的三角波，且輸出脈波信號至功率MOSFET314。
在其中來自PWM緩衝器308的脈波信號具有高的電位之情況中，該n通道功率MOSFET314會開啓，且二極體316之輸入側的電位變成接地電位(低電位)。因此，在其中脈波信號具有高的電位之期間的週期中，輸出電壓(VOUT )係逐漸地減低。
對照地，在其中來自PWM緩衝器308的脈波信號具有低的電位之情況中，該n通道功率MOSFET314會關閉，且二極體316之輸入側的電壓上升。因此，在其中脈波信號具有低的電位之期間的週期中，輸出電壓(VOUT )係逐漸地增加。
由於來自PWM緩衝器308的脈波信號所造成之輸出電壓(VOUT )的改變係非常小。因此，透過該DC-DC轉換器，可使輸出電壓的位準實質地保持恆常。
注意的是，在該DC-DC轉換器中，線圈312係設置用以降低由於功率MOSFET314的開關所導致之電流的改變。進一步地，電容器318係設置用以抑制輸出電壓(VOUT )的急劇變動。再者，電阻器320及322係設置用以自輸出電壓(VOUT )來產生回授電壓(VFB )。
第10A至10C圖描繪包含於DC-DC轉換器中之電路的輸出波形之實例。
第10A圖描繪輸出自三角波產生電路310的三角波350。第10B圖描繪來自誤差放大器306的輸出波形352。
第10C圖描繪產生於PWM緩衝器308之中的脈波信號354。當三角波350及輸出波形352輸入至PWM緩衝器308時，該PWM緩衝器308彼此互相地比較該等波，且產生脈波信號354。然後，輸出脈波信號354至功率MOSFET314，且決定輸出電壓(VOUT )的位準。
如上述地，可將本發明之功率MOSFET施加至DC-DC轉換器。本發明的功率MOSFET具有高的崩潰電壓，且包含該功率MOSFET之DC-DC轉換器的可靠度可予以增進。進一步地，本發明之功率MOSFET的製造成本被抑制，以致可抑制包含該功率MOSFET之DC-DC轉換器的製造成本。藉由以此方式而使用本發明的半導體裝置於電子裝置之中，可獲得諸如可靠度之增進和製造成本之降低的有利功效。
注意的是，在此實施例中所描繪之DC-DC轉換器僅係包含本發明之半導體裝置的電源電路實例。不用多說地，本發明之半導體裝置可使用於不同的電路中。在此實施例中所敘述之該等結構、方法、及其類似者可與任何其他的實施例適當地結合。
(實施例6)
在此實施例中，將參照第11圖來敘述設置有使用本發明之半導體裝置所形成的反流器之太陽光伏系統的實例。注意的是，在此將敘述家用太陽光伏系統之結構的實例。
第11圖中所描繪之家用太陽光伏系統係其中用以供應電力的方法會根據光伏電力產生的情形而改變的系統。例如，當執行光伏電力產生時(例如，在晴朗天空的情況中)，藉由光伏電力產生所生成的電力係在家消耗，且過剩的電力被供應至來自電力公司的配電線414。對照地，當藉由光伏電力產生所生成的電力數量不足時(例如，在夜晚或雨天的情況中)，電力係自配電線414供應且消耗於家裡。
在第11圖中所描繪的家用太陽光伏系統包含：太陽能電池板400，用以轉換太陽光成為電力(DC電力)；反流器404，用以轉換DC電力成為AC電力；及其類似物。來自反流器404所輸出之AC電力係使用做為用以操作各式各樣之電氣設備410的電力。
過剩的電力係透過配電線414而供應到家的外面。也就是說，可透過該系統之使用而販售電力。DC開關402係設置用以選擇太陽能400與反流器404是否彼此相互連接或斷接。AC開關408係設置用以選擇連接至配電線414的變壓器412與配電板406是否彼此相互連接或斷接。
藉由施加本發明之半導體裝置至該反流器，可實現具有高可靠度之非昂貴的太陽光伏系統。
在此實施例中所敘述的該等結構、方法、及其類似者可與任何其他的實施例適當地結合。
(實施例7)
在此實施例中，將參照第12A至12F圖及第13A至13E圖來敘述成為半導體裝置之電晶體(特別地，薄膜電晶體)及其製造方法的實例。注意的是，下文所敘述之半導體裝置係具有新穎結構的半導體裝置。具有晶體區於表面部分中的氧化物半導體層係使用於該半導體裝置之中。該半導體裝置係以二導電層來控制電流。
首先，導電層502係沈積於基板500之上(請參閱第12A圖)，且阻體罩幕504係選擇性地形成於導電層502之上。然後，導電層502係使用該阻體罩幕504而選擇性地蝕刻，以致使導電層506形成(請參閱第12B圖)。在去除阻體罩幕504之後，形成絕緣層508，以便覆蓋導電層506(請參閱第12C圖)。在此，導電層506具有控制氧化物半導體層中之電場的功能。進一步地，該導電層506具有阻擋會不利地影響到電晶體的操作之外部電場的功能。針對該等組件的材料、製造方法、及其類似者，可參考上述之實施例(例如，實施例1至3)。
注意的是，雖然上文係敘述其中導電層506係藉由選擇性地蝕刻導電層502而形成的實例，但該導電層506可形成於基板的整個上方表面之上。選擇性地，導電層506可形成於氧化物半導體層的整個下方表面之下。
其次，氧化物半導體層510係沈積於絕緣層508之上(請參閱第12D圖)，且阻體罩幕512係選擇性地形成於氧化物半導體層510之上。然後，氧化物半導體層510係使用該阻體罩幕512而選擇性地蝕刻，以致使氧化物半導體層514形成(請參閱第12E圖)。注意的是，在形成該氧化物半導體層514之後，可去除該阻體罩幕512。針對氧化物半導體層的細節，可參考上述之實施例。進一步地，針對其他組件的細節，亦可參考上述之實施例。氧化物半導體層510的厚度可根據所欲的性質而予以適當地設定。在其中使用氧化物半導體層510於薄膜電晶體的情況中，例如，氧化物半導體層510的厚度係較佳地為大約20奈米至2微米。
接著，沈積導電層516，以便覆蓋氧化物半導體層514(請參閱第12F圖)，且選擇性地形成阻體罩幕518和阻體罩幕520於該導電層516之上。然後，該導電層516係使用該等阻體罩幕而選擇性地蝕刻，以致使作用成為源極電極及汲極電極的其中一者之導電層522，以及作用成為該源極電極及該汲極電極的其中另一者之導電層524形成(請參閱第13A圖)。注意的是，在形成導電層522及導電層524之後，可將阻體罩幕518及阻體罩幕520去除。針對上述該等組件的細節，可參考上述之實施例。
接著，作用成為閘極絕緣層的絕緣層526係形成以便覆蓋氧化物半導體層514、導電層522、及導電層524(請參閱第13B圖)。然後，導電層528係沈積於絕緣層526之上(請參閱第13C圖)，且阻體罩幕530係選擇性地形成於該導電層528之上。之後，導電層528係使用該阻體罩幕530而選擇性地蝕刻，以致使作用成為閘極電極之導電層532形成(請參閱第13D圖)。在形成導電層532之後，可將阻體罩幕530去除。針對上述該等組件的細節，可參考上述之實施例。
在此方式中，係提供電晶體550，且該電晶體550包含：導電層506，形成於基板500之上；絕緣層508，覆蓋導電層506；氧化物半導體層514，形成於絕緣層508之上，而與部分的導電層506重疊，且具有晶體區於表面部分之中；導電層522及524，形成與氧化物半導體層514接觸；絕緣層526，覆蓋氧化物半導體層514及導電層522和524；以及導電層532，形成於絕緣層526之上，而與部分之氧化物半導體層514重疊(請參閱第13E圖)。注意的是，電晶體550可謂為新穎的半導體裝置，因為係使用具有晶體區於表面部分之中的氧化物半導體層，且係透過二導電層來控制電流的緣故。
如此實施例中所敘述地，當半導體裝置係使用上述實施例中所描述之氧化物半導體層而製造時，可防止雜質(例如，氫(包含水))進入氧化物半導體層。因此，可增進半導體裝置的可靠度。
此外，當半導體裝置係使用上述實施例中所描述之氧化物半導體層而製造時，可以以有利的電性特徵來提供半導體裝置。
進一步地，藉由使用其中形成除了作用成為所謂閘極電極的導電層之外的導電層於氧化物半導體層之下面的結構，可阻擋外部的電場，使得可降低外部電場在半導體裝置之上的不利效應。因此，可防止由於在氧化物半導體層的基板側之電荷累積所導致之寄生通道的產生，以及臨限電壓的變動。
在此實施例中所敘述之該等結構、方法、及其類似者可以與其他實施例中所描述的任何結構、方法、及其類似者適當地結合。
(實施例8)
在此實施例中，將參照第14A至14F圖及第15A至15E圖來敘述成為半導體裝置之電晶體及其製造方法的實例。
首先，導電層602係沈積於基板600之上(請參閱第14A圖)，且阻體罩幕604係選擇性地形成於導電層602之上。然後，導電層602係使用該阻體罩幕604而選擇性地蝕刻，以致使導電層606形成(請參閱第14B圖)。在去除阻體罩幕604之後，形成絕緣層608，以便覆蓋導電層606(請參閱第14C圖)。在此，導電層606具有控制氧化物半導體層中之電場的功能。進一步地，導電層606具有阻擋會不利地影響到電晶體的操作之外部電場的功能。針對該等組件的材料、製造方法、及其類似者，可參考上述之實施例(例如，實施例1至3)。
注意的是，雖然上文係敘述其中導電層606係藉由選擇性地蝕刻導電層602而形成的實例，但該導電層606可形成於基板的整個上方表面之上。選擇性地，導電層606可形成於氧化物半導體層的整個下方表面之下。
其次，導電層610係沈積於絕緣層608之上(請參閱第14D圖)，且阻體罩幕612及阻體罩幕614係選擇性地形成於該導電層610之上。然後，導電層610係使用該等阻體罩幕而選擇性地蝕刻，以致使作用成為源極電極及汲極電極的其中一者之導電層616，以及作用成為該源極電極及該汲極電極的其中另一者之導電層618形成(請參閱第14E圖)。注意的是，在形成導電層616及導電層618之後，可將阻體罩幕612及614去除。針對上述該等組件的細節，可參考上述之實施例。
接著，沈積氧化物半導體層620，以便覆蓋導電層616及導電層618(請參閱第14F圖)，且選擇性地形成阻體罩幕622於該氧化物半導體層620之上。然後，該氧化物半導體層620係使用該阻體罩幕622而選擇性地蝕刻，以致使氧化物半導體層624形成(請參閱第15A圖)。注意的是，在形成氧化物半導體層624之後，可將阻體罩幕622去除。針對該氧化物半導體層的細節，可參考上述之實施例。針對其他組件的細節，可參考上述之實施例。氧化物半導體層620的厚度可根據所欲的性質而予以適當地設定。在其中使用氧化物半導體層620於薄膜電晶體的情況中，例如，氧化物半導體層620的厚度係較佳地為大約20奈米至2微米。
接著，作用成為閘極絕緣層的絕緣層626係形成以便覆蓋導電層616、導電層618、及氧化物半導體層624(請參閱第15B圖)。然後，導電層628係沈積於絕緣層626之上(請參閱第15C圖)，且阻體罩幕630係選擇性地形成於該導電層628之上。之後，導電層628係使用該阻體罩幕630而選擇性地蝕刻，以致使作用成為閘極電極之導電層632形成(請參閱第15D圖)。在形成導電層632之後，可將阻體罩幕630去除。針對上述該等組件的細節，可參考上述之實施例。
在此方式中，係提供電晶體650，且該電晶體650包含：導電層606，形成於基板600之上；絕緣層608、覆蓋導電層606；氧化物半導體層624，形成於絕緣層608之上，而與部分的導電層606重疊，且具有晶體區於表面部分之中；導電層616及618，形成與氧化物半導體層624接觸；絕緣層626、覆蓋氧化物半導體層624及導電層616和618；以及導電層632，形成於絕緣層626之上，而與部分之氧化物半導體層624重疊(請參閱第15E圖)。注意的是，電晶體650可謂為新穎的半導體裝置，因為係使用具有晶體區於表面部分之中的氧化物半導體層，且係透過二導電層來控制電流的緣故。
如此實施例中所敘述地，當半導體裝置係使用上述實施例中所描述之氧化物半導體層而製造時，可防止雜質(例如，氫(包含水))進入氧化物半導體層。因此，可增進半導體裝置的可靠度。
此外，當半導體裝置係使用上述實施例中所描述之氧化物半導體層而製造時，可以以有利的電性特徵來提供半導體裝置。
進一步地，藉由使用其中形成除了作用成為所謂閘極電極的導電層之外的導電層於氧化物半導體層之下面的結構，可阻擋外部的電場，使得可降低外部電場在半導體裝置之上的不利效應。因此，可防止由於在氧化物半導體層的基板側之電荷累積所導致之寄生通道的產生，以及臨限電壓的變動。
在此實施例中所敘述之該等結構、方法、及其類似者可以與其他實施例中所描述的任何結構、方法、及其類似者適當地結合。
(實施例9)
在此實施例中，用以製造所謂功率MOSFET和薄膜電晶體於相同的基板上及相似的步驟中之方法的實例將參照第16A至16C圖以及第17A及17B圖來予以敘述。注意的是，在此實施例中所敘述的半導體裝置之製造步驟與在上述實施例中所敘述之該等步驟具有許多共同處，以致共同部分的說明可予以省略。
注意的是，在此實施例中之半導體裝置的製造步驟係與上述實施例中之半導體裝置的製造步驟不同，其中用以控制氧化物半導體層中之電場的導電層係形成於該氧化物半導體層的下面。
首先，形成導電層102於基板100之上，且形成其係薄膜電晶體之組件的導電層202。然後，形成覆蓋導電層202的絕緣層203(請參閱第16A圖)。針對細節，可參考上述之實施例(例如，實施例4)。注意的是，導電層202係以與導電層102之該等步驟相似的步驟而形成，且具有控制氧化物半導體層中之電場的功能。較佳的是，導電層102並未以絕緣層203來予以覆蓋。例如，絕緣層203可以以此方式而形成，亦即，絕緣層係形成於基板100之上，且被加以圖案化。
其次，形成包含晶體區106的氧化物半導體層104以便覆蓋導電層102，且形成包含晶體區206的氧化物半導體層204於絕緣層203之上(請參閱第16B圖)。然後，導電層108係形成於氧化物半導體層104上之並未與導電層102重疊的區域中，且導電層208及209係形成於該氧化物半導體層204之上(請參閱第16C圖)。針對細節，可參考上述之實施例。
以下步驟係與上述實施例(例如，實施例4)之中的該等步驟相似。換言之，絕緣層110係形成以便覆蓋氧化物半導體層104、導電層108、氧化物半導體層204、導電層208、及導電層209(請參閱第17A圖)；到達導電層102、108、202、208、及209的開口係藉由選擇性地去除絕緣層110或其類似物而形成；然後，形成電性連接至導電層108的導電層112，電性連接至導電層102的導電層114、導電層116，電性連接至導電層202的導電層(未描繪)，電性連接至導電層208的導電層212，電性連接至導電層209的導電層214、導電層216、及其類似物(請參閱第17B圖)。注意的是，可將導電層202及導電層216彼此互相電性連接；然而，為了要控制電場，無需一定要將導電層202及導電層216彼此互相電性連接。例如，做為導電層202的電位，可使用任何的浮動電位、固定電位、以及與導電層216之電位不同地變動的電位。
以此方式，可將功率MOSFET及薄膜電晶體形成於相同的基板上及相似的步驟中。
進一步地，藉由使用其中形成除了作用成為所謂閘極電極的導電層之外的導電層於氧化物半導體層之下面的結構，可阻擋外部的電場，使得可降低外部電場在半導體裝置之上的不利效應。因此，可防止由於在氧化物半導體層的基板側之電荷累積所導致之寄生通道的產生，以及臨限電壓的變動。
在此實施例中所敘述之該等結構、方法、及其類似者可以與任何其他的實施例適當地結合。
(實施例10)
在此實施例中，用以製造所謂功率MOSFET和薄膜電晶體於相同的基板上及相似的步驟中之方法的不同實例將參照第18A至18C圖以及第19A及19B圖來予以敘述。注意的是，在此實施例中所敘述的半導體裝置之製造步驟與在上述實施例中所敘述之該等步驟具有許多共同處，以致共同部分的說明可予以省略。
注意的是，在此實施例中之半導體裝置的製造步驟係與上述實施例中之半導體裝置的製造步驟不同，其中用以控制氧化物半導體層中之電場的導電層係形成於功率MOSFET之氧化物半導體層的下面。
首先，形成導電層102及導電層103於基板100之上，且形成其係薄膜電晶體之組件的導電層202。然後，形成覆蓋導電層103及202的絕緣層203(請參閱第18A圖)。針對細節，可參考上述之實施例(例如，實施例4)。注意的是，導電層103及202各係以與導電層102之該等步驟相似的步驟而形成，且具有控制氧化物半導體層中之電場的功能。較佳的是，導電層102並未以絕緣層203來予以覆蓋。例如，絕緣層203可以以此方式而形成，亦即，絕緣層係形成於基板100之上，且被加以圖案化。
其次，形成包含晶體區106的氧化物半導體層104以便覆蓋導電層102及絕緣層203，且形成包含晶體區206的氧化物半導體層204於絕緣層203之上(請參閱第18B圖)。然後，導電層108係形成於氧化物半導體層104上之並未與導電層102重疊的區域中，且導電層208及209係形成於氧化物半導體層204之上(請參閱第18C圖)。針對細節，可參考上述之實施例(例如，實施例4)。
以下步驟係與上述實施例(例如，實施例4或9)之中的該等步驟相似。換言之，絕緣層110係形成以便覆蓋氧化物半導體層104、導電層108、氧化物半導體層204、導電層208、及導電層209(請參閱第19A圖)；到達導電層102、103、108、202、208、及209的開口係藉由選擇性地去除絕緣層110或其類似物而形成；然後，形成電性連接至導電層108的導電層112，電性連接至導電層102的導電層114，電性連接至導電層103的導電層(未描繪)，導電層116，電性連接至導電層202的導電層(未描繪)，電性連接至導電層208的導電層212，電性連接至導電層209的導電層214、導電層216、及其類似物(請參閱第19B圖)。注意的是，可將導電層103及116或導電層202及216彼此互相電性連接；然而，為了要控制電場，無需一定要將導電層103及116或導電層202及216彼此互相電性連接。例如，做為導電層103的電位或導電層202的電位，可使用任何的浮動電位、固定電位、以及與導電層116之電位或導電層216之電位不同地變動的電位。
以此方式，可將功率MOSFET及薄膜電晶體形成於相同的基板上及相似的步驟中。
進一步地，藉由使用其中形成除了作用成為所謂閘極電極的導電層之外的導電層於氧化物半導體層之下面的結構，可阻擋外部的電場，使得可降低外部電場在半導體裝置之上的不利效應。因此，可防止由於在氧化物半導體層的基板側之電荷累積所導致之寄生通道的產生，以及臨限電壓的變動。
在此實施例中所敘述之該等結構、方法、及其類似者可與任何其他的實施例適當地結合。
此申請案係根據2009年10月9日在日本專利局所申請之日本專利申請案序號2009-235604，該申請案的全部內容係結合於本文以供參考之用。
100，500，600．．．基板
102，103，108，109，112，114，116，202，208，209，212，214，216，502，506，516，522，524，528，532，602，606，610，616，618，628，632．．．導電層
104，204，510，514，620，624．．．氧化物半導體層
106，206．．．晶體區
110，203，508，526，608，626．．．絕緣層
300．．．電源
302．．．參考電壓產生電路
304．．．參考電流產生電路
306．．．誤差放大器
308．．．PWM緩衝器
310．．．三角波產生電路
312．．．線圈
314．．．功率MOSFET
316．．．二極體
318．．．電容器
320，322．．．電阻器
350．．．三角波
352．．．輸出波形
354．．．脈波信號
400．．．太陽能電池板
402．．．DC開關
404．．．反流器
406．．．配電板
408．．．AC開關
410．．．電氣設備
412．．．變壓器
414．．．配電線
504，512，518，520，530，604，612，614，622，630．．．阻體罩幕
550，650．．．電晶體
在附圖之中：
第1A及1B圖係橫剖面視圖和平面視圖，描繪半導體裝置的結構；
第2A至2E圖係橫剖面視圖，描繪半導體裝置的製造方法；
第3A及3B圖係橫剖面視圖和平面視圖，描繪半導體裝置的結構；
第4A至4E圖係橫剖面視圖，描繪半導體裝置的製造方法；
第5A及5B圖係橫剖面視圖和平面視圖，描繪半導體裝置的結構；
第6A至6D圖係橫剖面視圖，描繪半導體裝置的製造方法；
第7A至7C圖係橫剖面視圖，描繪半導體裝置的製造方法；
第8A及8B圖係橫剖面視圖，描繪半導體裝置的製造方法；
第9圖描繪DC-DC轉換器之結構的實例；
第10A至10C圖描繪包含於DC-DC轉換器中的電路之輸出波形的實例；
第11圖描繪設置有反流器之太陽光伏系統的實例；
第12A至12F圖係橫剖面視圖，描繪半導體裝置的製造方法；
第13A至13E圖係橫剖面視圖，描繪半導體裝置的製造方法；
第14A至14F圖係橫剖面視圖，描繪半導體裝置的製造方法；
第15A至15E圖係橫剖面視圖，描繪半導體裝置的製造方法；
第16A至16C圖係橫剖面視圖，描繪半導體裝置的製造方法；
第17A及17B圖係橫剖面視圖，描繪半導體裝置的製造方法；
第18A至18C圖係橫剖面視圖，描繪半導體裝置的製造方法；以及
第19A及19B圖係橫剖面視圖，描繪半導體裝置的製造方法。
550．．．電晶體

Claims (17)

  1. 一種半導體裝置，包含：第一導電層，在基板之上；第一絕緣層，在該第一導電層之上；氧化物半導體層，在該第一絕緣層之上且與該第一導電層重疊，該氧化物半導體層包括通道區，其中該第一導電層與該通道區重疊；第二導電層，與該氧化物半導體層接觸；第三導電層，與該氧化物半導體層接觸；第二絕緣層，在該氧化物半導體層、該第二導電層、及該第三導電層之上；以及第四導電層，在該第二絕緣層之上且與該通道區重疊，其中該氧化物半導體層包含第一區及第二區，其中該第一區比該第二區更接近該第二絕緣層，其中該第一區包含晶體，並且該晶體的c軸實質上垂直於該第二絕緣層，其中該第二區具有比該第一區更低的晶性，以及其中包括在該第一區中所有金屬元素係包括在該第二區中，以及包括在該第二區中所有金屬元素係包括在該第一區中。
  2. 如申請專利範圍第1項之半導體裝置，其中除了包含在該氧化物半導體層之中的該晶體之區域外的區域包括非晶結構。
  3. 一種半導體裝置，包含：第一導電層，在基板之上；第一絕緣層，在該第一導電層之上；氧化物半導體層，在該第一絕緣層之上且與該第一導電層重疊，該氧化物半導體層包括通道區，其中該第一導電層與該通道區重疊；第二導電層，與該氧化物半導體層接觸；第三導電層，與該氧化物半導體層接觸；第二絕緣層，在該氧化物半導體層、該第二導電層、及該第三導電層之上；以及第四導電層，在該第二絕緣層之上且與該通道區重疊，其中該氧化物半導體層包含第一區及第二區，其中該第一區包含晶體，並且該晶體的c軸實質上垂直於該第二絕緣層，其中該第二區具有比該第一區更低的晶性，以及其中包括在該第一區中所有金屬元素係包括在該第二區中，以及包括在該第二區中所有金屬元素係包括在該第一區中。
  4. 如申請專利範圍第3項之半導體裝置，其中在該氧化物半導體層之中的該第二區包含In2 Ga2 ZnO7 的晶體。
  5. 如申請專利範圍第1項或第3項之半導體裝置，其中該第二導電層及該第三導電層的其中一者係電性連接 至該氧化物半導體層的上方表面或下方表面上之該氧化物半導體層。
  6. 如申請專利範圍第1項或第3項之半導體裝置，其中該第二導電層及該第三導電層分別作用成為源極電極與汲極電極的其中一者以及源極電極與汲極電極的其中另一者。
  7. 一種半導體裝置，包含：第一閘極電極，在基板之上；第一絕緣層，在該第一閘極電極之上；氧化物半導體層，在該第一絕緣層之上且與該第一閘極電極重疊，該氧化物半導體層包括銦、鋅及氧，其中該氧化物半導體層包含通道形成區；第二絕緣層，在該氧化物半導體層之上；以及第二閘極電極，在該第二絕緣層之上且與該氧化物半導體層重疊；其中該氧化物半導體層包含第一區及第二區，其中該第一區比該第二區更接近該第二絕緣層，其中該第一區包含晶體，並且該晶體的c軸實質上垂直於該第二絕緣層，其中該第二區具有比該第一區更低的晶性，以及其中包括在該第一區中所有金屬元素係包括在該第二區中，以及包括在該第二區中所有金屬元素係包括在該第一區中。
  8. 如申請專利範圍第1項或第7項之半導體裝置， 其中在該氧化物半導體層之中的該第一區包含In2 Ga2 ZnO7 的晶體。
  9. 如申請專利範圍第7項之半導體裝置，更包含第一導電層及第二導電層，電性連接至該氧化物半導體層的上方表面或下方表面上之該氧化物半導體層。
  10. 如申請專利範圍第1項、第3項及第7項中任一項之半導體裝置，其中該氧化物半導體層包含In-Ga-Zn-O基的氧化物半導體材料。
  11. 如申請專利範圍第1項之半導體裝置，其中該氧化物半導體層的上方表面具有晶體區。
  12. 如申請專利範圍第1項、第3項及第7項中任一項之半導體裝置，其中該第二區域包括非晶結構。
  13. 如申請專利範圍第1項、第3項及第7項中任一項之半導體裝置，其中該晶體具有20nm或更小的尺寸。
  14. 如申請專利範圍第1項或第3項之半導體裝置，其中該第四導電層作用成為閘極電極。
  15. 一種製造半導體裝置的方法，包含下列步驟：形成第一導電層於基板之上；形成第一絕緣層覆蓋該第一導電層；形成在該第一絕緣層之上且與該第一導電層重疊的氧化物半導體層；在該氧化物半導體層上執行熱處理；形成與該氧化物半導體層接觸的第二導電層及第三導電層； 形成第二絕緣層，在該氧化物半導體層以及該第二及第三導電層之上；以及形成在該第二絕緣層之上且與該氧化物半導體層的一部分重疊的第四導電層，其中該氧化物半導體層包含第一區及第二區，其中該第一區位於該第二區之上，其中在執行該熱處理之後，該第二區具有比該第一區更低的晶性，其中包括在該第一區中所有的金屬元素被包括在該第二區中，以及其中包括在該第二區中所有的金屬元素被包括在該第一區中。
  16. 如申請專利範圍第15項之製造半導體裝置的方法，其中該晶體區係由使得該氧化物半導體層的溫度為500℃或更高的熱處理形成。
  17. 如申請專利範圍第15項之製造半導體裝置的方法，其中該氧化物半導體層係藉由使用In-Ga-Zn-O基之靶極的濺鍍法而形成。
TW099132603A 2009-10-09 2010-09-27 半導體裝置和其製造方法 TWI508185B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009235604 2009-10-09

Publications (2)

Publication Number Publication Date
TW201130057A TW201130057A (en) 2011-09-01
TWI508185B true TWI508185B (zh) 2015-11-11

Family

ID=43854111

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104127323A TWI595648B (zh) 2009-10-09 2010-09-27 半導體裝置和其製造方法
TW099132603A TWI508185B (zh) 2009-10-09 2010-09-27 半導體裝置和其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104127323A TWI595648B (zh) 2009-10-09 2010-09-27 半導體裝置和其製造方法

Country Status (7)

Country Link
US (4) US9006728B2 (zh)
EP (1) EP2486593B1 (zh)
JP (3) JP5697396B2 (zh)
KR (3) KR101820972B1 (zh)
CN (1) CN102576737B (zh)
TW (2) TWI595648B (zh)
WO (1) WO2011043170A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2486593B1 (en) * 2009-10-09 2017-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102005736B1 (ko) 2009-10-16 2019-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101750982B1 (ko) 2009-11-06 2017-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101857693B1 (ko) 2009-12-04 2018-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101883802B1 (ko) 2009-12-28 2018-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
JP6014362B2 (ja) * 2011-05-19 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG11201504734VA (en) * 2011-06-17 2015-07-30 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9312390B2 (en) * 2012-07-05 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Remote control system
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
TWI535034B (zh) * 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
JP6448311B2 (ja) * 2014-10-30 2019-01-09 株式会社ジャパンディスプレイ 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529119A (ja) * 2004-03-12 2007-10-18 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 複合金属酸化物を含むチャネルを有する半導体デバイス
JP2008060419A (ja) * 2006-08-31 2008-03-13 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法

Family Cites Families (202)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2653092B2 (ja) * 1988-03-25 1997-09-10 セイコーエプソン株式会社 相補型薄膜トランジスタ及びその製造方法
JP2963529B2 (ja) 1990-10-29 1999-10-18 シャープ株式会社 アクティブマトリクス表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07176749A (ja) * 1993-12-20 1995-07-14 Sharp Corp 薄膜トランジスタ
JP3947575B2 (ja) 1994-06-10 2007-07-25 Ｈｏｙａ株式会社 導電性酸化物およびそれを用いた電極
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JPH0996836A (ja) 1995-09-29 1997-04-08 Toshiba Corp 液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
DE19712233C2 (de) 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US6211928B1 (en) 1996-03-26 2001-04-03 Lg Electronics Inc. Liquid crystal display and method for manufacturing the same
US6001539A (en) 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
US6188452B1 (en) 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3716755B2 (ja) 2001-04-05 2005-11-16 株式会社日立製作所 アクティブマトリクス型表示装置
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
JP4515035B2 (ja) 2002-03-14 2010-07-28 株式会社半導体エネルギー研究所 表示装置及びその作製方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP5072184B2 (ja) 2002-12-12 2012-11-14 株式会社半導体エネルギー研究所 成膜方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US20050031799A1 (en) 2003-06-25 2005-02-10 Fuji Photo Film Co., Ltd. Process for preparing radiation image storage panel
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR101074389B1 (ko) 2004-11-05 2011-10-17 엘지디스플레이 주식회사 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100669752B1 (ko) * 2004-11-10 2007-01-16 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1670079B1 (en) * 2004-12-08 2010-12-01 Samsung Mobile Display Co., Ltd. Method of forming a conductive pattern of a thin film transistor
KR100662790B1 (ko) * 2004-12-28 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP4761981B2 (ja) * 2005-01-28 2011-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP5036241B2 (ja) * 2005-07-27 2012-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7655566B2 (en) 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5060738B2 (ja) 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101014473B1 (ko) 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101183361B1 (ko) * 2006-06-29 2012-09-14 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4919738B2 (ja) 2006-08-31 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7767595B2 (en) 2006-10-26 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5227563B2 (ja) 2006-10-26 2013-07-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP4910779B2 (ja) * 2007-03-02 2012-04-04 凸版印刷株式会社 有機ｅｌディスプレイおよびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5465825B2 (ja) 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
KR100889688B1 (ko) 2007-07-16 2009-03-19 삼성모바일디스플레이주식회사 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
TW200921226A (en) * 2007-11-06 2009-05-16 Wintek Corp Panel structure and manufacture method thereof
KR101594335B1 (ko) 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR100870838B1 (ko) 2008-03-04 2008-11-28 한국철강 주식회사 투명전극이 코팅된 기판의 수분 제거방법
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101783193B1 (ko) 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102187427B1 (ko) 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR102094683B1 (ko) 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101961632B1 (ko) 2008-10-03 2019-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103730509B (zh) 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
KR102437444B1 (ko) 2008-11-21 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR102113148B1 (ko) 2009-09-04 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102111264B1 (ko) * 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR102443297B1 (ko) * 2009-09-24 2022-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
WO2011043203A1 (en) * 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
EP2486593B1 (en) * 2009-10-09 2017-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101680047B1 (ko) 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101770981B1 (ko) 2009-10-30 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR102484475B1 (ko) 2009-11-06 2023-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101750982B1 (ko) 2009-11-06 2017-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101945306B1 (ko) 2009-11-28 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101329849B1 (ko) 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR102462239B1 (ko) 2009-12-04 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101857693B1 (ko) 2009-12-04 2018-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102250803B1 (ko) 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI642193B (zh) * 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9362417B2 (en) * 2012-02-03 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529119A (ja) * 2004-03-12 2007-10-18 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 複合金属酸化物を含むチャネルを有する半導体デバイス
JP2008060419A (ja) * 2006-08-31 2008-03-13 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Toshio K. et. al "Self-Adjusted, Three-Dimensional Lattice-Matched Buffer Layer forGrowing ZnO Epitaxial Film: Homologous Series Layered Oxide,InGaO3(ZnO)5" September 2006, Crystal Growth & Design.,Vol.6,No.11, Page 2451-2456 *

Also Published As

Publication number Publication date
US9349791B2 (en) 2016-05-24
EP2486593A4 (en) 2014-04-23
US20110084263A1 (en) 2011-04-14
KR20120099491A (ko) 2012-09-10
US9006728B2 (en) 2015-04-14
KR101396096B1 (ko) 2014-05-15
US20140162402A1 (en) 2014-06-12
JP6126713B2 (ja) 2017-05-10
US9941413B2 (en) 2018-04-10
US8999751B2 (en) 2015-04-07
JP5697396B2 (ja) 2015-04-08
TW201601309A (zh) 2016-01-01
US20160260839A1 (en) 2016-09-08
US20150279929A1 (en) 2015-10-01
JP2015122531A (ja) 2015-07-02
KR20120093871A (ko) 2012-08-23
TWI595648B (zh) 2017-08-11
WO2011043170A1 (en) 2011-04-14
CN102576737B (zh) 2015-10-21
JP5893182B2 (ja) 2016-03-23
KR20180009385A (ko) 2018-01-26
JP2016122857A (ja) 2016-07-07
EP2486593A1 (en) 2012-08-15
EP2486593B1 (en) 2017-02-01
KR101959693B1 (ko) 2019-03-18
JP2011100992A (ja) 2011-05-19
KR101820972B1 (ko) 2018-01-22
TW201130057A (en) 2011-09-01
CN102576737A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
TWI508185B (zh) 半導體裝置和其製造方法
JP6170221B2 (ja) 半導体装置
TWI779720B (zh) 驅動電路、半導體裝置和用於製造半導體裝置的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees