JP6170221B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6170221B2
JP6170221B2 JP2016185090A JP2016185090A JP6170221B2 JP 6170221 B2 JP6170221 B2 JP 6170221B2 JP 2016185090 A JP2016185090 A JP 2016185090A JP 2016185090 A JP2016185090 A JP 2016185090A JP 6170221 B2 JP6170221 B2 JP 6170221B2
Authority
JP
Japan
Prior art keywords
conductive layer
layer
oxide semiconductor
semiconductor device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016185090A
Other languages
English (en)
Other versions
JP2016213513A (ja
Inventor
山崎　舜平
舜平 山崎
高橋　圭
圭 高橋
良明 伊藤
良明 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016213513A publication Critical patent/JP2016213513A/ja
Application granted granted Critical
Publication of JP6170221B2 publication Critical patent/JP6170221B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Description

開示する発明の技術分野は、半導体装置およびその作製方法に関するものである。
金属酸化物は多様に存在し、さまざまな用途に用いられている。酸化インジウムはよく知
られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられて
いる。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な金属酸化物をチャネル形成領域に用いた薄膜トランジスタが既に知られている（例えば
、特許文献１乃至特許文献４、非特許文献１等参照）。
ところで、金属酸化物には、一元系酸化物のみでなく多元系酸化物も知られている。例え
ば、ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、Ｇａおよ
びＺｎを有する多元系酸化物半導体として知られている（例えば、非特許文献２乃至非特
許文献４等参照）。
そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物で構成される酸化物半導体も、薄膜トラ
ンジスタのチャネル形成領域に適用可能であることが確認されている（例えば、特許文献
５、非特許文献５および非特許文献６等参照）。
特開昭６０−１９８８６１号公報 特開平８−２６４７９４号公報 特表平１１−５０５３７７号公報 特開２０００−１５０９００号公報 特開２００４−１０３９５７号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
ところで、パワーＭＯＳＦＥＴなどの大電力用途の半導体装置には、高耐圧、高変換効率
、高速スイッチングなどの特性が必要となる。現在、これらの半導体装置の半導体材料と
してはシリコンが採用されているが、上述の観点から、さらなる特性の向上が可能な新た
な半導体材料が求められている。
上述の諸特性を向上させる可能性がある半導体材料としては、例えば、炭化シリコンを挙
げることができる。炭化シリコンは、Ｓｉ−Ｃ結合の原子間距離が約０．１８ｎｍと短く
、結合エネルギーが高く、シリコンと比較して約３倍と大きなエネルギーギャップを有す
るため、半導体装置の耐圧向上、電力損失の低減などに有利であることが知られている。
ところが、炭化シリコンは、その性質上溶融させることが困難であるため、シリコンウェ
ハを製造する際に用いられるチョクラルスキー法（ＣＺ法）などの生産性の高い方法を用
いて製造することができないという問題がある。また、炭化シリコンには、マイクロパイ
プと呼ばれる欠陥の問題が存在する。これらの問題から、炭化シリコンを用いた半導体装
置の実用化は遅れている。
上述に鑑み、開示する発明の一態様では、生産性の高い新たな半導体材料を用いた大電力
向けの半導体装置を提供することを目的の一とする。または、新たな半導体材料を用いた
新たな構造の半導体装置を提供することを目的の一とする。または、当該半導体装置を用
いた電力用回路を提供することを目的の一とする。または、このような半導体装置の好適
な作製方法を提供することを目的の一とする。
開示する発明の一態様は、酸化物半導体材料を用いて耐圧（例えばドレイン耐圧）を向上
させた半導体装置である。特に、表層部に結晶領域を有する酸化物半導体層を用いた半導
体装置である。
また、開示する発明の一態様は、上述の半導体装置の作製方法である。
例えば、本発明の一態様は、基板上の第１の導電層と、第１の導電層を覆う酸化物半導体
層と、酸化物半導体層上の、第１の導電層と重畳しない領域の第２の導電層と、酸化物半
導体層および第２の導電層を覆う絶縁層と、絶縁層上の、少なくとも第１の導電層および
第２の導電層と重畳しない領域を含む領域の第３の導電層と、を有する半導体装置である
。
また、本発明の別の一態様は、基板上の第１の導電層と、第１の導電層を覆い、上方の表
層部に結晶領域を有する酸化物半導体層と、酸化物半導体層上の、第１の導電層と重畳し
ない領域の第２の導電層と、酸化物半導体層および第２の導電層を覆う絶縁層と、絶縁層
上の、少なくとも第１の導電層および第２の導電層と重畳しない領域を含む領域の第３の
導電層と、を有する半導体装置である。
また、本発明の別の一態様は、基板上の酸化物半導体層と、酸化物半導体層上の、第１の
導電層と、酸化物半導体層上の、第１の導電層と重畳しない領域の第２の導電層と、酸化
物半導体層、第１の導電層、および、第２の導電層を覆う絶縁層と、絶縁層上の、少なく
とも第１の導電層および第２の導電層と重畳しない領域を含む領域の第３の導電層と、を
有する半導体装置である。
また、本発明の別の一態様は、基板上の、上方の表層部に結晶領域を有する酸化物半導体
層と、酸化物半導体層上の、第１の導電層と、酸化物半導体層上の、第１の導電層と重畳
しない領域の第２の導電層と、酸化物半導体層、第１の導電層、および、第２の導電層を
覆う絶縁層と、絶縁層上の、少なくとも第１の導電層および第２の導電層と重畳しない領
域を含む領域の第３の導電層と、を有する半導体装置である。
上記において、酸化物半導体層の結晶領域以外の領域は非晶質とすることが好適である。
また、酸化物半導体層の結晶領域は、Ｉｎ２Ｇａ２ＺｎＯ７の結晶を含んでいることが望
ましい。また、酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を含んで
いることが望ましい。
また、上記において、第３の導電層は、その一部が第２の導電層と重畳していることが望
ましい。また、上記において、第１の導電層はソース電極またはドレイン電極の一方とし
て、第２の導電層はソース電極またはドレイン電極の他方として、第３の導電層はゲート
電極として、それぞれ機能させることが可能である。
また、本発明の別の一態様は、上記の半導体装置を有し、半導体装置の第３の導電層に入
力されるパルス信号に応じてそのオン状態とオフ状態とを変化させ、これによって出力電
圧を変化させる電力用回路である。
また、本発明の一態様は、基板上に、第１の導電層を形成し、第１の導電層を覆うように
、酸化物半導体層を形成し、酸化物半導体層に熱を加えて、酸化物半導体層の上方の表層
部に結晶領域を形成し、酸化物半導体層上の第１の導電層と重畳しない領域に、第２の導
電層を形成し、酸化物半導体層および第２の導電層を覆うように、絶縁層を形成し、絶縁
層上の、少なくとも第１の導電層および第２の導電層と重畳しない領域を含む領域に、第
３の導電層を形成する、半導体装置の作製方法である。
また、本発明の別の一態様は、基板上に、酸化物半導体層を形成し、酸化物半導体層に熱
を加えて、酸化物半導体層の上方の表層部に結晶領域を形成し、酸化物半導体層上に、第
１の導電層を形成し、酸化物半導体層上の第１の導電層と重畳しない領域に、第２の導電
層を形成し、酸化物半導体層、第１の導電層、および、第２の導電層を覆うように、絶縁
層を形成し、絶縁層上の、少なくとも第１の導電層および第２の導電層と重畳しない領域
を含む領域に、第３の導電層を形成する、半導体装置の作製方法である。
上記において、結晶領域の形成は、酸化物半導体層が５００℃以上となるように熱を加え
ることにより行うことが望ましい。また、酸化物半導体層の形成は、Ｉｎ−Ｇａ−Ｚｎ−
Ｏ系のターゲットを用いたスパッタリング法により行うことが望ましい。
また、上記において、第３の導電層は、その一部が第２の導電層と重畳するように形成さ
れることが望ましい。
なお、本明細書等において、「上」の表現は、直上であることを限定するものではない。
例えば、「基板上」と表現する場合には、基板表面から見て上部にあることを意味する。
つまり、「上」の表現は、他の構成要素を間に有する構造を含む趣旨で用いる。
開示する発明の一態様では、生産性が高く、エネルギーギャップの大きい酸化物半導体層
を用いて半導体装置を形成している。これにより、大電力用に好適な、耐圧（例えばドレ
イン耐圧等）の高い半導体装置を得ることができる。
また、開示する発明の一態様では、表層部に結晶領域を有する酸化物半導体層を用いてい
る。これにより、耐圧をさらに向上させた半導体装置を得ることができる。
また、開示する発明の一態様により、上述の半導体装置の好適な作製方法が提供される。
半導体装置の構成を説明する断面図および平面図である。 半導体装置の作製方法について説明する断面図である。 半導体装置の構成を説明する断面図および平面図である。 半導体装置の作製方法について説明する断面図である。 半導体装置の構成を説明する断面図および平面図である。 半導体装置の作製方法について説明する断面図である。 半導体装置の作製方法について説明する断面図である。 半導体装置の作製方法について説明する断面図である。 ＤＣ−ＤＣコンバータの構成の一例を示す図である。 ＤＣ−ＤＣコンバータを構成する回路の出力波形の一例を示す図である。 インバータを備えた太陽光発電システムの一例を示す図である。
以下、実施の形態について、図面を用いて詳細に説明する。ただし、発明は以下に示す実
施の形態の記載内容に限定されず、本明細書等において開示する発明の趣旨から逸脱する
ことなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異
なる実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下
に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号
を用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、半導体装置およびその作製方法の一例について、図１および図２を参
照して説明する。なお、以下では、半導体装置としてパワーＭＯＳ（ＭＩＳ）ＦＥＴを例
に挙げて説明する。
＜半導体装置の概略＞
図１には、半導体装置の構成の一例を示す。図１（Ａ）は断面図、図１（Ｂ）は平面図に
相当する。また、図１（Ａ）は、図１（Ｂ）のＡ−Ｂ線における断面に対応している。な
お、平面図においては、理解の容易のために一部の構成要素を省略している。
図１に示す半導体装置は、基板１００、ソース電極またはドレイン電極の一方として機能
する導電層１０２、酸化物半導体層１０４、酸化物半導体層１０４中の結晶領域１０６、
ソース電極またはドレイン電極の他方として機能する導電層１０８、ゲート絶縁層として
機能する絶縁層１１０、導電層１０８と電気的に接続される導電層１１２、導電層１０２
と電気的に接続される導電層１１４、ゲート電極として機能する導電層１１６、などを含
む。
ここで、酸化物半導体層１０４は、エネルギーギャップの大きい酸化物半導体材料を含む
半導体層である。半導体装置にエネルギーギャップの大きい酸化物半導体材料を用いるこ
とで、半導体装置の耐圧（例えば、ドレイン耐圧）が向上する。
結晶領域１０６は、酸化物半導体層１０４の表層部（上層）に相当し、酸化物半導体層１
０４の一部が結晶化した領域である。当該結晶領域１０６を有することで、半導体装置の
耐圧（例えば、ドレイン耐圧）をさらに向上させることができる。なお、酸化物半導体層
１０４の結晶領域１０６以外の領域は、非晶質の領域であることが望ましいが、結晶粒を
含む非晶質の領域であっても良いし、微結晶の領域であっても良い。
平面的には、ソース電極またはドレイン電極の他方として機能する導電層１０８や導電層
１０８と電気的に接続される導電層１１２の周囲に、ゲート電極として機能する導電層１
１６が配置され、さらにその周囲には、ソース電極またはドレイン電極の一方として機能
する導電層１０２や、導電層１０２と電気的に接続される導電層１１４が配置される（図
１（Ｂ）参照）。
つまり、ソース電極またはドレイン電極の一方として機能する導電層１０２と、ソース電
極またはドレイン電極の他方として機能する導電層１０８とは、重畳しない。ここで、「
重畳しない」とは、平面図において互いに重なる領域を有しないことを言う。本明細書の
他の記載においても同様とする。
また、ゲート電極として機能する導電層１１６は、導電層１０２および導電層１０８と重
畳しない領域を含む領域に設けられる。つまり、導電層１１６の少なくとも一部は、導電
層１０２および導電層１０８とは重畳しない。一方、導電層１１６の他の一部は、導電層
１０２または導電層１０８と重畳していても良い。
なお、図１では、導電層１０８および導電層１１２を中央に配置し、その周囲に導電層１
１６、導電層１０２、および、導電層１１４を配置する構成としているが、半導体装置の
レイアウトはこれに限定されない。各構成要素の配置は、半導体装置の機能を害さない範
囲において適宜変更することができる。
導電層１０８と電気的に接続される導電層１１２は、外部配線等との電気的接続を実現す
るための端子として機能するが、導電層１０８と外部配線等とを直接接続することが可能
であれば、導電層１１２は形成しなくとも良い。導電層１１４についても同様である。な
お、図１においては、導電層１１２と電気的に接続される外部配線等は示していない。
以下、図１（Ａ）および図１（Ｂ）を参照して、本実施の形態に係る半導体装置の構成の
詳細について説明する。
＜基板＞
基板１００としては、絶縁基板、半導体基板、金属基板などが採用される。また、これら
の表面を絶縁材料などで被覆した基板を採用することもできる。なお、基板１００は酸化
物半導体層の加熱に耐えうる程度の耐熱性を有することが望ましい。
絶縁基板には、ガラス基板や石英基板などがある。また、ポリイミド、ポリアミド、ポリ
ビニルフェノール、ベンゾシクロブテン樹脂、アクリル樹脂、エポキシ樹脂などの有機材
料を含む絶縁基板を採用することもできる。有機材料を含む絶縁基板を採用する場合には
プロセス中の最高温度に耐えうる絶縁基板を選択することが求められる。
半導体基板の代表例は、シリコン基板（シリコンウェハ）である。シリコン基板のグレー
ドには複数あるが、表面がある程度平坦なものであれば、廉価なものを用いても良い。例
えば、純度６Ｎ（９９．９９９９％）〜７Ｎ（９９．９９９９９％）程度のシリコン基板
を適用することもできる。
金属基板は、アルミニウム基板や銅基板が代表的である。これらの金属基板を用いる場合
には、絶縁性を確保するために、表面に絶縁層を形成しても良い。金属基板は熱伝導性が
高いため、発熱量の大きいパワーＭＯＳＦＥＴなどの大電力用半導体装置の基板として好
適である。
＜酸化物半導体層＞
酸化物半導体層１０４を構成する半導体材料の一例としては、ＩｎＭＯ３（ＺｎＯ）ｍ（
ｍ＞０）で表記されるものがある。ここで、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッ
ケル（Ｎｉ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）などから選ばれた一の金属元素また
は複数の金属元素を示す。例えば、ＭとしてＧａが選択される場合には、Ｇａのみの場合
の他に、ＧａとＮｉや、ＧａとＦｅなど、Ｇａ以外の上記金属元素が選択される場合を含
む。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素と
してＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものが
ある。本明細書等においては、上記酸化物半導体のうち、Ｍとして少なくともガリウムを
含むものをＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体と呼ぶこととする。
上記Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料は、無電界時の抵抗が十分に高く、オフ
電流を十分に小さくすることができ、また、エネルギーギャップが大きい（ワイドギャッ
プである）ため、パワーＭＯＳＦＥＴなどの大電力用半導体装置には好適である。
なお、酸化物半導体層１０４を構成する半導体材料の別の例としては、例えば、Ｉｎ−Ｓ
ｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ
−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−
Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体材料などがある。
酸化物半導体層１０４（結晶領域１０６を除く）は、非晶質構造であることが望ましいが
、非晶質構造中に結晶粒を含む構造や、微結晶構造などであっても良い。また、その厚さ
は、目的とする耐圧などの特性に応じて適宜設定することができる。具体的には、例えば
、１００ｎｍ乃至１０μｍ程度とすることができる。
結晶領域１０６は、結晶粒が配列した構造を有するのが好適である。例えば、Ｉｎ−Ｇａ
−Ｚｎ−Ｏ系の酸化物半導体材料を用いて酸化物半導体層１０４を形成する場合には、結
晶領域１０６は、Ｉｎ２Ｇａ２ＺｎＯ７の結晶粒が所定の方向に配列した領域とする。中
でも、Ｉｎ２Ｇａ２ＺｎＯ７結晶のｃ軸が基板平面（または、酸化物半導体層表面）に対
して垂直な方向となるように結晶粒を配列させる場合には、半導体装置の耐圧を大きく向
上させることができるため好適である。すなわち、ｃ軸方向と比較して、ｂ軸方向（また
はａ軸方向）は、より高い耐圧を有すると言うことができる。これは、Ｉｎ２Ｇａ２Ｚｎ
Ｏ７の誘電率の異方性に起因するものと考察される。なお、Ｉｎ２Ｇａ２ＺｎＯ７の結晶
は、ａ軸（ａ−ａｘｉｓ）およびｂ軸（ｂ−ａｘｉｓ）に平行なレイヤーの積層構造を含
むように構成される。つまり、Ｉｎ２Ｇａ２ＺｎＯ７のｃ軸とは、Ｉｎ２Ｇａ２ＺｎＯ７
の結晶を構成するレイヤーに垂直な方向をいう。
なお、上記半導体装置において、結晶領域１０６は必須の構成要素ではない。酸化物半導
体材料を用いることで十分な耐圧を確保できる場合には、結晶領域１０６を設けなくとも
良い。
＜絶縁層＞
ゲート絶縁層として機能する絶縁層１１０を構成する絶縁材料は、酸化シリコン、窒化シ
リコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタルなどか
ら選択することが可能である。また、これらの材料の複合材料を採用しても良い。絶縁層
１１０は、これらの絶縁材料を用いた層の単層構造としても良いし、積層構造としても良
い。なお、一般にＭＯＳＦＥＴとは、金属−酸化物−半導体による電界効果型トランジス
タを言うが、開示する発明の半導体装置に用いる絶縁層を、酸化物に限定する必要はない
。
なお、本明細書等において、酸化窒化物とは、その組成において、窒素よりも酸素の含有
量（原子数）が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上
７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３
５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。ま
た、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いもの
を示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２
０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原
子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード
後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃ
ｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ
ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである
。また、構成元素の含有比率の合計は１００原子％を超えない。
＜導電層＞
導電層１０２は、例えば、ドレイン電極として機能し、導電層１０８は、ソース電極とし
て機能し、導電層１１６は、ゲート電極として機能する。導電層１１２および導電層１１
４は、外部配線等との電気的接続を実現するための端子として機能するが、これらは必須
の構成要素ではない。
上記の導電層を構成する導電材料は、アルミニウム、銅、モリブデン、チタン、クロム、
タンタル、タングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属
材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物などから選択
することができる。他にも、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジ
ウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜
鉛ガリウムなどの透光性を有する酸化物導電材料などを採用することが可能である。導電
層は、これらの導電材料を用いた層の単層構造としても良いし、積層構造としても良い。
ソース電極として機能する導電層１０８は、酸化物半導体層１０４と、その上方で接して
おり、ドレイン電極として機能する導電層１０２は、酸化物半導体層１０４と、その下方
で接している。また、ゲート電極として機能する導電層１１６は、絶縁層１１０上に設け
られており、酸化物半導体層１０４中に電界を生じさせる。
なお、ソースおよびドレインの別は便宜的なものに過ぎず、半導体装置を構成する各構成
要素の機能が上記称呼に限定して解釈されるものではない。ソースおよびドレインの機能
は、半導体装置の動作に従って入れ替わることがあるためである。
以下、本実施の形態に係る半導体装置の動作について簡単に説明する。
＜半導体装置の動作＞
電子をキャリアとするｎ型半導体装置の場合、通常動作時には、ソース電極として機能す
る導電層１０８が負にバイアスされ、ドレイン電極として機能する導電層１０２が正にバ
イアスされる。
ソース電極として機能する導電層１０８と、ドレイン電極として機能する導電層１０２と
の間には、十分な厚さの酸化物半導体層１０４が介在している。また、酸化物半導体層１
０４は、ワイドギャップかつ無電界時の抵抗が十分に高い酸化物半導体材料で構成されて
いる。このため、導電層１０８が負にバイアスされ、導電層１０２が正にバイアスされた
状態において、ゲート電極として機能する導電層１１６にバイアスを印加しない場合、ま
たは、負バイアスを印加する場合には、ごく僅かな電流しか流れない。
ゲート電極として機能する導電層１１６に正バイアスを印加すると、酸化物半導体層１０
４の、導電層１１６と重なる領域の絶縁層１１０との界面付近に負の電荷（電子）が誘起
されてチャネルが形成される。これにより、ソース電極として機能する導電層１０８とド
レイン電極として機能する導電層１０２との間に電流が流れる。
開示する発明の一態様では、半導体材料として酸化物半導体を用いているため、半導体装
置の耐圧（ドレイン耐圧等）を向上させることができる。これは、酸化物半導体のエネル
ギーギャップが、一般的な半導体材料のエネルギーギャップと比較して大きいことによる
。
また、結晶粒が所定の方向に配列した結晶領域１０６を有することにより、さらに半導体
装置の耐圧を高めることができる。例えば、酸化物半導体層１０４にＩｎ−Ｇａ−Ｚｎ−
Ｏ系の酸化物半導体材料を用いる場合、Ｉｎ２Ｇａ２ＺｎＯ７のｃ軸が基板平面（または
、酸化物半導体層表面）に対して垂直な方向となるように結晶粒を配列させることにより
、半導体装置の耐圧を高めることができる。
＜作製工程＞
図１に示した半導体装置の作製工程について、図２を用いて説明する。
まず、基板１００上に導電層１０２を形成する（図２（Ａ）参照）。基板１００の詳細に
関しては、上記＜基板＞の項を参酌できる。
導電層１０２は、上記＜導電層＞の項で示した導電材料を含む導電膜を、スパッタリング
法や真空蒸着法などの方法で基板１００上に形成した後、フォトリソグラフィ法によるレ
ジストマスクを用いたエッチング処理によって不要な部分を除去することで形成される。
エッチング処理は、ウェット処理としても良いし、ドライ処理としても良い。なお、導電
層１０２上に形成される各構成要素の被覆性を向上させるため、当該エッチング処理は、
導電層１０２の側面と、導電層１０２の底面とのなす角が、鋭角となるように行うことが
望ましい。
導電層１０２を、低抵抗導電材料であるアルミニウムや銅などでなる層と、高融点導電材
料であるモリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウ
ムなどでなる層の積層構造とする場合には、導電性と耐熱性とを両立させることができる
ため好適である。例えば、アルミニウムとモリブデンの二層構造、銅とモリブデンの二層
構造、銅と窒化チタンの二層構造、銅と窒化タンタルの二層構造、窒化チタンとモリブデ
ンの二層構造などを適用することができる。また、アルミニウム、アルミニウムとシリコ
ンの合金、アルミニウムとチタンの合金、アルミニウムとネオジムの合金などを、タング
ステン、窒化タングステン、窒化チタン、チタンなどで挟んだ構造の三層構造を適用する
こともできる。
次に、導電層１０２を覆うように、結晶領域１０６を含む酸化物半導体層１０４を形成す
る（図２（Ｂ）参照）。なお、結晶領域１０６を有しない酸化物半導体層１０４を形成し
ても良い。
酸化物半導体層１０４は、上記＜酸化物半導体層＞の項で示した酸化物半導体材料を用い
て形成される。また、酸化物半導体層１０４は、アルゴンをはじめとする希ガス雰囲気下
、酸素雰囲気下、希ガスと酸素の混合雰囲気下におけるスパッタリング法などにより形成
することができる。スパッタリング法において、ＳｉＯ２を２重量％以上１０重量％以下
含むターゲットを用いることにより、酸化物半導体層１０４中にＳｉＯｘ（Ｘ＞０）を含
ませて酸化物半導体層１０４の結晶化を抑制することができる。当該方法は、非晶質構造
の酸化物半導体層１０４を得たい場合に有効である。
例えば、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体成膜用ターゲット（Ｉｎ：Ｇａ：Ｚ
ｎ＝１：１：０．５［ａｔｏｍ％］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ％］、Ｉ
ｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ％］の組成比を有するターゲットなど）を用い、
基板とターゲットとの間の距離を１００ｍｍ、圧力を０．６Ｐａ、直流電力を０．５ｋＷ
、雰囲気を酸素（酸素流量比率１００％）雰囲気とすることで、酸化物半導体層１０４と
して、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の非晶質酸化物半導体層を得ることができる。なお、電源
としてパルス直流電源を用いる場合には、成膜時のごみを低減することが可能であり、ま
た、膜厚分布を均一化することができるため好適である。
酸化物半導体層１０４の厚さは、上記＜酸化物半導体層＞の項で説明したように、目的と
する耐圧などの特性に応じて適宜設定することができる。例えば、１００ｎｍ乃至１０μ
ｍ程度とすればよい。
結晶領域１０６は、酸化物半導体層１０４を形成した後の熱処理によって形成される。な
お、当該熱処理によって、酸化物半導体層１０４中のＨ２、Ｈ、ＯＨなどが脱離するため
、当該熱処理を脱水化処理または脱水素化処理と呼んでも良い。
上記熱処理には、高温の不活性ガス（窒素や希ガスなど）を用いたＲＴＡ（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理を適用することができる。ここで、熱処理の温度は
５００℃以上とすることが好適である。熱処理温度の上限は特に限定しないが、基板１０
０の耐熱温度の範囲内とする必要がある。また、熱処理の時間は、１分以上１０分以下と
することが好適である。例えば、６５０℃で３分〜６分程度のＲＴＡ処理を行うと良い。
上述のようなＲＴＡ処理を適用することで、短時間に熱処理を行うことができるため、基
板１００に対する熱の影響を小さくすることができる。つまり、熱処理を長時間行う場合
と比較して、熱処理温度の上限を引き上げることが可能である。なお、当該熱処理は、上
記のタイミングで行うことに限定されず、他の工程の前後などにおいて行うこともできる
。また、当該熱処理は、一回に限らず、複数回行っても良い。
また、上記熱処理において、処理雰囲気中には、水素（水を含む）などが含まれないこと
が望ましい。例えば、熱処理装置に導入する不活性ガスの純度を、６Ｎ（９９．９９９９
％、即ち不純物濃度が１ｐｐｍ以下）以上、好ましくは、７Ｎ（９９．９９９９９％、即
ち不純物濃度が０．１ｐｐｍ以下）以上とする。
上記熱処理によって、酸化物半導体層１０４の表層部は結晶化し、結晶粒が配列された構
成の結晶領域１０６が形成される。酸化物半導体層１０４のその他の領域は、非晶質構造
、非晶質と微結晶が混合した構造、または微結晶構造のいずれかとなる。なお、結晶領域
１０６は酸化物半導体層１０４の一部であり、酸化物半導体層１０４には、結晶領域１０
６が含まれる。
なお、上記熱処理の後には、酸化物半導体層１０４中に水素（水を含む）を混入させない
ことが重要である。このためには、少なくとも、熱処理およびその後の降温過程において
、大気暴露しないことが必要になる。これは、例えば、熱処理およびその後の降温過程を
同一雰囲気において行うことで実現される。もちろん、降温過程の雰囲気を熱処理雰囲気
と異ならせてもよい。この場合、降温過程の雰囲気を、例えば、酸素ガス、Ｎ２Ｏガス、
超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）などの雰囲気とすることが
できる。
次に、酸化物半導体層１０４上の導電層１０２と重畳しない領域に、導電層１０８を形成
する（図２（Ｃ）参照）。
導電層１０８は、導電層１０２と同様に形成することができる。すなわち、導電層１０８
は、スパッタリング法や真空蒸着法などの方法で導電膜を形成した後、レジストマスクを
用いたエッチング処理によって不要な部分を除去することで形成される。エッチング処理
は、ウェット処理としても良いし、ドライ処理としても良いが、酸化物半導体層１０４の
表層部に結晶領域１０６を形成した場合には、当該結晶領域１０６がエッチング処理によ
って除去されないようにする必要がある。
例えば、導電層１０８にチタンなどの導電材料を用いる場合には、過酸化水素水や加熱塩
酸をエッチャントに用いたウェットエッチング処理を適用すると良い。このように、酸化
物半導体材料に対する導電層１０８を構成する導電材料のエッチング選択比が十分に高い
条件でエッチング処理を行うことで、表層部の結晶領域１０６を残存させることが可能で
ある。
次に、酸化物半導体層１０４および導電層１０８を覆うように、絶縁層１１０を形成する
（図２（Ｄ）参照）。
絶縁層１１０は、上記＜絶縁層＞の項で示した絶縁材料などを用いて形成することができ
る。形成方法としては、ＣＶＤ法（プラズマＣＶＤ法を含む）、スパッタリング法などが
ある。なお、絶縁層１１０の厚さは、半導体装置の特性に応じて適宜設定することができ
るが、１０ｎｍ以上１μｍ以下とするのが好適である。
その後、絶縁層１１０を選択的に除去して、導電層１０２または導電層１０８に達する開
口を形成した後に、導電層１０８と電気的に接続する導電層１１２、導電層１０２と電気
的に接続する導電層１１４、および、導電層１１６を形成する（図２（Ｅ）参照）。
絶縁層１１０の除去は、レジストマスクを用いたエッチング処理によって行うことができ
る。エッチング処理は、ウェット処理としても良いし、ドライ処理としても良い。
導電層１１２、導電層１１４、および、導電層１１６は、他の導電層などと同様に形成す
ることができる。すなわち、導電層１１２、導電層１１４、および、導電層１１６は、ス
パッタリング法や真空蒸着法などの方法で導電膜を形成した後、レジストマスクを用いた
エッチング処理によって不要な部分を除去することで形成される。エッチング処理は、ウ
ェット処理としても良いし、ドライ処理としても良い。
以上により、いわゆるパワーＭＯＳＦＥＴと呼ばれる半導体装置を作製することができる
。本実施の形態で示したように、半導体層に酸化物半導体材料を用いることで、半導体装
置の耐圧向上などが実現される。特に、結晶領域を有する酸化物半導体層を用いることで
、半導体装置の耐圧を一層向上させることができる。また、酸化物半導体層は、スパッタ
リング法などの生産性の高い方法を用いて形成されるため、半導体装置の生産性を高め、
製造コストを抑制することができる。
本実施の形態に示す構成、方法などは、他の実施の形態と適宜組み合わせて用いることが
できる。
（実施の形態２）
本実施の形態では、半導体装置およびその作製方法の別の一例について、図３および図４
を参照して説明する。なお、本実施の形態において説明する半導体装置は、多くの点で先
の実施の形態に係る半導体装置と共通している。このため、共通する部分については省略
し、主として相違点について説明する。
＜半導体装置の概略＞
図３には、半導体装置の構成の別の一例を示す。図３（Ａ）は断面図、図３（Ｂ）は平面
図に相当する。また、図３（Ａ）は、図３（Ｂ）のＣ−Ｄ線における断面に対応している
。
図３に示す半導体装置の構成要素は、図１に示す半導体装置と同様である。つまり、基板
１００、ソース電極またはドレイン電極の一方として機能する導電層１０２、酸化物半導
体層１２４、酸化物半導体層１２４中の結晶領域１２６、ソース電極またはドレイン電極
の他方として機能する導電層１０８、ゲート絶縁層として機能する絶縁層１１０、導電層
１０８と電気的に接続される導電層１１２、導電層１０２と電気的に接続される導電層１
１４、ゲート電極として機能する導電層１１６、などを含む。
図１に示す半導体装置との相違点は、酸化物半導体層１０４がパターニングされている点
である。当該構成を採用する場合であっても、図１に示す半導体装置と同様に動作し、同
様の効果を得ることができる。
＜作製工程＞
半導体装置の作製工程も、基本的には図２に示すものと同様である。以下、図４を参照し
て簡単に説明する。
まず、基板１００上に導電層１０２を形成する（図４（Ａ）参照）。詳細については、先
の実施の形態を参酌できる。
次に、導電層１０２の一部を覆うように、結晶領域１２６を含む酸化物半導体層１２４を
形成する（図４（Ｂ）参照）。酸化物半導体層１２４の形成方法は、先の実施の形態と同
様であるが、本実施の形態における酸化物半導体層１２４は、導電層１０２の一部を覆う
態様で形成されている点において、先の実施の形態に係る酸化物半導体層１０４とは異な
っている。
本実施の形態における酸化物半導体層１２４は、先の実施の形態に示す方法などに従って
酸化物半導体層１０４（結晶領域１０６を含む）を形成した後に、当該酸化物半導体層１
０４をパターニングすることで得ることができる。パターニングは、レジストマスクを用
いたエッチング処理によって行うことが可能である。エッチング処理は、ウェット処理と
しても良いし、ドライ処理としても良いが、結晶領域１２６が残存する態様で行うのが好
適である。
次に、酸化物半導体層１２４上の導電層１０２と重畳しない領域に、導電層１０８を形成
する（図４（Ｃ）参照）。詳細については、先の実施の形態を参酌できる。
次に、酸化物半導体層１２４および導電層１０８を覆うように、絶縁層１１０を形成する
（図４（Ｄ）参照）。絶縁層１１０の詳細についても、先の実施の形態を参酌できる。
その後、絶縁層１１０を選択的に除去して、導電層１０２または導電層１０８に達する開
口を形成した後に、導電層１０８と電気的に接続する導電層１１２、導電層１０２と電気
的に接続する導電層１１４、および、導電層１１６を形成する（図４（Ｅ）参照）。詳細
については、先の実施の形態を参酌できる。
以上により、いわゆるパワーＭＯＳＦＥＴと呼ばれる半導体装置を作製することができる
。本実施の形態に示す構成、方法などは、他の実施の形態と適宜組み合わせて用いること
ができる。
（実施の形態３）
本実施の形態では、半導体装置およびその作製方法の別の一例について、図５および図６
を参照して説明する。なお、本実施の形態において説明する半導体装置は、多くの点で先
の実施の形態に係る半導体装置と共通している。このため、共通する部分については省略
し、主として相違点について説明する。
＜半導体装置の概略＞
図５には、半導体装置の構成の別の一例を示す。図５（Ａ）は断面図、図５（Ｂ）は平面
図に相当する。また、図５（Ａ）は、図５（Ｂ）のＥ−Ｆ線における断面に対応している
。
図５に示す半導体装置は、先の実施の形態に示す半導体装置における導電層１０２を、導
電層１０９に置き換えたものに相当する。すなわち、図５に示す半導体装置は、基板１０
０、酸化物半導体層１０４、酸化物半導体層１０４中の結晶領域１０６、ソース電極また
はドレイン電極の一方として機能する導電層１０９、ソース電極またはドレイン電極の他
方として機能する導電層１０８、ゲート絶縁層として機能する絶縁層１１０、導電層１０
８と電気的に接続される導電層１１２、導電層１０９と電気的に接続される導電層１１４
、ゲート電極として機能する導電層１１６、などを含む。
導電層１０９は、導電層１０８と同一の層で形成される。導電層１０２を導電層１０９で
置き換えたことにより、すべての導電層が酸化物半導体層１０４上に設けられることにな
る。また、これにより、酸化物半導体層１０４表面の平坦性が向上する。
当該構成を採用する場合には、先の実施の形態において示す半導体装置とは異なり、酸化
物半導体層１０４の表層部、すなわち、結晶領域１０６にのみキャリアが流れる。本実施
の形態が示す半導体装置は、結晶粒が所定の方向に配列した結晶領域１０６を有すること
により、さらに半導体装置の耐圧を高めることができる。例えば、酸化物半導体層１０４
にＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を用いる場合、Ｉｎ２Ｇａ２ＺｎＯ７のｃ
軸が基板平面（または、酸化物半導体層表面）に対して垂直な方向となるように結晶粒を
配列させることにより、半導体装置における電流の方向がＩｎ２Ｇａ２ＺｎＯ７のｂ軸方
向（またはａ軸方向）となる。このため、結晶領域１０６に起因する半導体装置の耐圧を
高める効果はより顕著なものとなる。
＜作製工程＞
作製工程は、導電層１０２を形成しない点、導電層１０８と同様の工程で導電層１０９を
形成する点、を除き図２や図４に示すものと同様である。以下、図６を参照して簡単に説
明する。
まず、基板１００上に酸化物半導体層１０４を形成する（図６（Ａ）参照）。酸化物半導
体層１０４の形成等に関する詳細については、先の実施の形態を参酌できる。
次に、酸化物半導体層１０４上に導電層１０８および導電層１０９を形成する（図６（Ｂ
）参照）。導電層１０９は導電層１０８と同様に形成することができる。ここで、導電層
１０８および導電層１０９は、分離された状態で形成する点に留意すべきである。導電層
１０８の形成等に関する詳細については、先の実施の形態を参酌できる。
次に、酸化物半導体層１０４、導電層１０８、導電層１０９を覆うように、絶縁層１１０
を形成する（図６（Ｃ）参照）。絶縁層１１０の詳細についても、先の実施の形態を参酌
できる。
その後、絶縁層１１０を選択的に除去して、導電層１０８または導電層１０９に達する開
口を形成した後に、導電層１０８と電気的に接続する導電層１１２、導電層１０９と電気
的に接続する導電層１１４、および、導電層１１６を形成する（図６（Ｄ）参照）。詳細
については、先の実施の形態を参酌できる。
以上により、いわゆるパワーＭＯＳＦＥＴと呼ばれる半導体装置を作製することができる
。本実施の形態に示す構成、方法などは、他の実施の形態と適宜組み合わせて用いること
ができる。
（実施の形態４）
本実施の形態では、いわゆるパワーＭＯＳＦＥＴと、薄膜トランジスタとを、同一の基板
上に同様の工程で作製する方法の一例について、図７および図８を参照して説明する。な
お、以下では、パワーＭＯＳＦＥＴとして、図１に示す半導体装置を形成する場合を例に
挙げて説明する。
本実施の形態に示す半導体装置の作製工程は、図２に、薄膜トランジスタの作製工程が付
加されたものに相当する。つまり、基本的な作製工程は図２に示すものと同様である。な
お、パワーＭＯＳＦＥＴと薄膜トランジスタとでは、要求される特性が異なるのが一般的
であり、その大きさなどは要求に応じて適宜設定することが望ましい。この点、図７およ
び図８においてはパワーＭＯＳＦＥＴと薄膜トランジスタを同程度の大きさで示している
が、これは理解の容易のためであり、現実の大きさの関係を規定するものではない。
まず、基板１００上に導電層１０２を形成する（図７（Ａ）参照）。詳細については、先
の実施の形態を参酌できる。
次に、導電層１０２を覆うように、結晶領域１０６を含む酸化物半導体層１０４を形成す
ると共に、薄膜トランジスタの構成要素である、結晶領域２０６を含む酸化物半導体層２
０４を形成する（図７（Ｂ）参照）。酸化物半導体層１０４および酸化物半導体層２０４
は、先の実施の形態に示す方法などに従って酸化物半導体層（結晶領域を含む）を形成し
た後に、当該酸化物半導体層をパターニングすることで得られる。パターニングは、レジ
ストマスクを用いたエッチング処理によって行うことが可能である。エッチング処理は、
ウェット処理としても良いし、ドライ処理としても良いが、結晶領域が残存する態様で行
うのが好適である。
次に、酸化物半導体層１０４上の導電層１０２と重畳しない領域に導電層１０８を形成す
ると共に、酸化物半導体層２０４上に導電層２０８および導電層２０９を形成する（図７
（Ｃ）参照）。ここで、導電層２０８は薄膜トランジスタのソース電極またはドレイン電
極の一方として、導電層２０９は薄膜トランジスタのソース電極またはドレイン電極の他
方として機能する。導電層２０８および導電層２０９の作製工程は、導電層１０８の作製
工程と同様である。導電層１０８の作製工程の詳細は、先の実施の形態を参酌できる。
次に、酸化物半導体層１０４、導電層１０８、酸化物半導体層２０４、導電層２０８、お
よび導電層２０９を覆うように、絶縁層１１０を形成する（図８（Ａ）参照）。絶縁層１
１０は、薄膜トランジスタのゲート絶縁層としても機能する。絶縁層１１０の作製工程の
詳細は、先の実施の形態を参酌できる。
その後、絶縁層１１０を選択的に除去して、導電層１０２、導電層１０８、導電層２０８
、または導電層２０９に達する開口を形成した後に、導電層１０８と電気的に接続する導
電層１１２、導電層１０２と電気的に接続する導電層１１４、導電層１１６、導電層２０
８と電気的に接続する導電層２１２、導電層２０９と電気的に接続する導電層２１４、導
電層２１６、を形成する（図８（Ｂ）参照）。導電層２１２、導電層２１４、導電層２１
６の作製工程は、導電層１１２、導電層１１４、導電層１１６の作製工程と同様である。
詳細については、先の実施の形態を参酌できる。
以上により、パワーＭＯＳＦＥＴと薄膜トランジスタを、同一の基板上に同様の工程で作
製することができる。
本実施の形態に示す方法などによって、パワーＭＯＳＦＥＴと薄膜トランジスタを、同一
の基板上に同様の工程で作製することができる。これにより、各種集積回路と、電力用回
路とを同一基板上に形成することが可能である。
なお、本実施の形態では、パワーＭＯＳＦＥＴの酸化物半導体層１０４と、薄膜トランジ
スタの酸化物半導体層２０４とを、同一の工程で形成する場合を示したが、パワーＭＯＳ
ＦＥＴと薄膜トランジスタとでは酸化物半導体層の厚さへの要求が異なる場合がある。こ
のため、酸化物半導体層１０４と酸化物半導体層２０４とは、異なる工程で作り分けても
良い。具体的には、酸化物半導体層の作製工程を二段階に分け、第１段階において酸化物
半導体層１０４または酸化物半導体層２０４の一方を作製し、第２段階において酸化物半
導体層１０４または酸化物半導体層２０４の他方を作製する方法や、厚い酸化物半導体層
をエッチング処理などで選択的に薄くして、酸化物半導体層１０４と酸化物半導体層２０
４とを作製する方法、などがある。
絶縁層１１０に関しても同様のことがいえ、パワーＭＯＳＦＥＴと薄膜トランジスタとで
その厚さが異なるように作り分けても良い。具体的には、絶縁層の作製工程を二段階に分
け、第１段階において酸化物半導体層１０４上の絶縁層または酸化物半導体層２０４上の
絶縁層の一方を作製し、第２段階において酸化物半導体層１０４上の絶縁層または酸化物
半導体層２０４上の絶縁層の他方を作製する方法や、厚い絶縁層をエッチング処理などで
選択的に薄くして、酸化物半導体層１０４上の絶縁層と酸化物半導体層２０４上の絶縁層
とを作製する方法、などがある。
本実施の形態に示す構成、方法などは、他の実施の形態と適宜組み合わせて用いることが
できる。
（実施の形態５）
本実施の形態では、開示する発明に係る半導体装置を用いた回路の一例について、図９お
よび図１０を参照して説明する。なお、以下では、電力用回路（電力変換用回路など）の
一例であるＤＣ−ＤＣコンバータについて説明する。
ＤＣ−ＤＣコンバータは、直流電圧を、別の直流電圧に変換する回路である。ＤＣ−ＤＣ
コンバータの変換方式としては、リニア方式やスイッチング方式が代表的であるが、スイ
ッチング方式のＤＣ−ＤＣコンバータは変換効率に優れるため、電子機器の省電力化に好
適である。ここでは、スイッチング方式、特にチョッパ方式のＤＣ−ＤＣコンバータにつ
いて説明する。
図９に示すＤＣ−ＤＣコンバータは、電源３００、リファレンス電圧生成回路３０２、リ
ファレンス電流生成回路３０４、エラーアンプ３０６、ＰＷＭバッファ３０８、三角波生
成回路３１０、コイル３１２、パワーＭＯＳＦＥＴ３１４、ダイオード３１６、コンデン
サ３１８、抵抗３２０、抵抗３２２などを含む。なお、ここでは、パワーＭＯＳＦＥＴ３
１４として、ｎ型のパワーＭＯＳＦＥＴを用いる。
リファレンス電圧生成回路３０２は、各種リファレンス電圧（Ｖｒｅｆ）を生成する。ま
た、リファレンス電流生成回路３０４は、リファレンス電圧生成回路３０２で生成された
リファレンス電圧（Ｖｒｅｆ）を利用して、リファレンス電流（Ｉｒｅｆ）やバイアス電
流を生成する。
エラーアンプ３０６は、リファレンス電圧生成回路３０２からのリファレンス電圧（Ｖｒ
ｅｆ）とフィードバック電圧（ＶＦＢ）の差を積分して、ＰＷＭバッファ３０８に出力す
る。三角波生成回路３１０は、リファレンス電圧（Ｖｒｅｆ）およびリファレンス電流（
Ｉｒｅｆ）から三角波を生成して、ＰＷＭバッファ３０８に出力する。
ＰＷＭバッファ３０８は、エラーアンプ３０６からの出力と、三角波生成回路３１０から
の三角波とを比較して、パルス信号をパワーＭＯＳＦＥＴ３１４に出力する。
ＰＷＭバッファ３０８からのパルス信号が高電位の場合には、ｎ型のパワーＭＯＳＦＥＴ
３１４はオン状態となり、ダイオード３１６の入力側の電位は接地電位（低電位）となる
。このため、パルス信号が高電位の期間においては、出力電圧（ＶＯＵＴ）は徐々に減少
する。
一方、ＰＷＭバッファ３０８からのパルス信号が低電位の場合には、ｎ型のパワーＭＯＳ
ＦＥＴ３１４はオフ状態となり、ダイオード３１６の入力側の電位は上昇する。このため
、パルス信号が低電位の期間において、出力電圧（ＶＯＵＴ）は徐々に増大する。
ＰＷＭバッファ３０８からのパルス信号に起因する上記出力電圧（ＶＯＵＴ）の変化はご
く僅かなものであるから、ＤＣ−ＤＣコンバータを採用することで、出力電圧を略一定に
保つことができる。
なお、上記ＤＣ−ＤＣコンバータにおいて、コイル３１２は、パワーＭＯＳＦＥＴ３１４
のスイッチングに起因する電流の変化を緩和するために設けられている。また、コンデン
サ３１８は、出力電圧（ＶＯＵＴ）の急激な変動を抑制するために設けられている。さら
に、抵抗３２０および抵抗３２２は、出力電圧（ＶＯＵＴ）からフィードバック電圧（Ｖ
ＦＢ）を生成するために設けられている。
図１０には、ＤＣ−ＤＣコンバータを構成する回路の出力波形の一例を示す。
図１０（Ａ）には、三角波生成回路３１０から出力される三角波３５０を、図１０（Ｂ）
には、エラーアンプ３０６からの出力波形３５２を、それぞれ示す。
図１０（Ｃ）には、ＰＷＭバッファ３０８で生成されるパルス信号３５４を示す。三角波
３５０および出力波形３５２がＰＷＭバッファ３０８に入力されると、ＰＷＭバッファ３
０８はこれらを比較して、パルス信号３５４を生成する。そして、当該パルス信号３５４
はパワーＭＯＳＦＥＴ３１４に出力され、出力電圧（ＶＯＵＴ）が決定される。
以上に示したように、開示する発明に係るパワーＭＯＳＦＥＴをＤＣ−ＤＣコンバータに
適用することが可能である。開示する発明に係るパワーＭＯＳＦＥＴは耐圧が高く、これ
を用いたＤＣ−ＤＣコンバータの信頼性を高めることができる。また、開示する発明に係
るパワーＭＯＳＦＥＴは製造コストが抑制されているため、これを用いたＤＣ−ＤＣコン
バータの製造コストも抑制される。このように、開示する発明に係る半導体装置を電子回
路に用いることで、信頼性の向上、製造コストの低減などのメリットを享受できる。
なお、本実施の形態において示したＤＣ−ＤＣコンバータは、開示する発明の半導体装置
を用いた電力用回路の一例に過ぎず、開示する発明の半導体装置をその他の回路に用いる
ことは、当然に可能である。本実施の形態に示す構成、方法などは、他の実施の形態と適
宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、開示する発明の半導体装置を用いて構成されるインバータを備えた太
陽光発電システムの一例について、図１１を参照して説明する。なお、ここでは、住宅等
に設置される太陽光発電システムの構成の一例について示す。
図１１に示す住宅用の太陽光発電システムは、太陽光発電の状況に応じて、電力の供給方
式を変更するシステムである。例えば、晴天時など太陽光発電が行われる状況においては
、太陽光発電により生じた電力を家庭内で消費し、また、余剰電力は電力会社からの配電
線４１４に供給する。一方、太陽光発電による電力が不足する夜間や雨天時には、配電線
４１４から電気の供給を受けて、それを家庭内で消費する。
図１１に示す住宅用の太陽光発電システムは、太陽光を電力（直流電力）に変換する太陽
電池パネル４００や、その電力を直流から交流に変換するインバータ４０４などを含む。
インバータ４０４から出力される交流電力は、各種の電気器具４１０を動作させる電力と
して使用される。
余分な電力は、配電線４１４を通じて家庭外に供給される。すなわち、当該システムを利
用して電力の売却が可能である。直流開閉器４０２は、太陽電池パネル４００とインバー
タ４０４との接続または遮断を選択するために設けられている。また、交流開閉器４０８
は、配電線４１４と接続されるトランス４１２と、分電盤４０６との接続または遮断を選
択するために設けられている。
上記のインバータに、開示する発明の半導体装置を適用することで、信頼性が高く、安価
な太陽光発電システムを実現することができる。
本実施の形態に示す構成、方法などは、他の実施の形態と適宜組み合わせて用いることが
できる。
１００ 基板
１０２ 導電層
１０４ 酸化物半導体層
１０６ 結晶領域
１０８ 導電層
１０９ 導電層
１１０ 絶縁層
１１２ 導電層
１１４ 導電層
１１６ 導電層
１２４ 酸化物半導体層
１２６ 結晶領域
２０４ 酸化物半導体層
２０６ 結晶領域
２０８ 導電層
２０９ 導電層
２１２ 導電層
２１４ 導電層
２１６ 導電層
３００ 電源
３０２ リファレンス電圧生成回路
３０４ リファレンス電流生成回路
３０６ エラーアンプ
３０８ ＰＷＭバッファ
３１０ 三角波生成回路
３１２ コイル
３１４ パワーＭＯＳＦＥＴ
３１６ ダイオード
３１８ コンデンサ
３２０ 抵抗
３２２ 抵抗
３５０ 三角波
３５２ 出力波形
３５４ パルス信号
４００ 太陽電池パネル
４０２ 直流開閉器
４０４ インバータ
４０６ 分電盤
４０８ 交流開閉器
４１０ 電気器具
４１２ トランス
４１４ 配電線

Claims (3)

  1. 基板上の第１の導電層と、
    前記第１の導電層上の酸化物半導体層と、
    前記酸化物半導体層上の、前記第１の導電層と重畳しない領域を有する第２の導電層と、
    前記酸化物半導体層上および前記第２の導電層上の絶縁層と、
    前記絶縁層上の、前記第１の導電層および前記第２の導電層と重畳しない領域を有する第３の導電層と、
    を有し、
    前記第１の導電層は、上面からみて前記第２の導電層の外周を囲うように配置された領域を有し、
    前記第３の導電層は、上面からみて前記第２の導電層と前記第１の導電層との間に配置された領域を有し、
    前記酸化物半導体層は、パターニングされており、
    前記酸化物半導体層の端部は、上面からみて前記第１の導電層の外周よりも内側に配置され、且つ、前記第２の導電層の外周よりも外側に配置されていることを特徴とする半導体装置。
  2. 基板上の第１の導電層と、
    前記第１の導電層上の酸化物半導体層と、
    前記酸化物半導体層上の、前記第１の導電層と重畳しない領域を有する第２の導電層と、
    前記酸化物半導体層上および前記第２の導電層上の絶縁層と、
    前記絶縁層上の、前記第１の導電層および前記第２の導電層と重畳しない領域を有する第３の導電層と、
    を有し、
    前記第１の導電層は、上面からみて前記第２の導電層の外周を囲うように配置された領域を有し、
    前記第３の導電層は、上面からみて前記第２の導電層と前記第１の導電層との間に配置された領域を有し、
    前記酸化物半導体層は、パターニングされており、
    前記酸化物半導体層の端部は、上面からみて前記第１の導電層の外周よりも内側に配置され、且つ、前記第３の導電層の外周よりも外側に配置されていることを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記第１の導電層はソース電極またはドレイン電極の一方としての機能を有し、
    前記第２の導電層はソース電極またはドレイン電極の他方としての機能を有し、
    前記第３の導電層はゲート電極としての機能を有することを特徴とする半導体装置。
JP2016185090A 2009-09-24 2016-09-23 半導体装置 Expired - Fee Related JP6170221B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009218816 2009-09-24
JP2009218816 2009-09-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015000875A Division JP2015092615A (ja) 2009-09-24 2015-01-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2016213513A JP2016213513A (ja) 2016-12-15
JP6170221B2 true JP6170221B2 (ja) 2017-07-26

Family

ID=43756117

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010210509A Active JP5679749B2 (ja) 2009-09-24 2010-09-21 半導体装置
JP2015000875A Withdrawn JP2015092615A (ja) 2009-09-24 2015-01-06 半導体装置
JP2016185090A Expired - Fee Related JP6170221B2 (ja) 2009-09-24 2016-09-23 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2010210509A Active JP5679749B2 (ja) 2009-09-24 2010-09-21 半導体装置
JP2015000875A Withdrawn JP2015092615A (ja) 2009-09-24 2015-01-06 半導体装置

Country Status (5)

Country Link
US (3) US8723173B2 (ja)
JP (3) JP5679749B2 (ja)
KR (1) KR101811197B1 (ja)
CN (1) CN102034869B (ja)
TW (1) TWI512997B (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102065330B1 (ko) 2009-10-16 2020-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
KR20170130641A (ko) 2009-10-21 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
SG188112A1 (en) 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101844972B1 (ko) 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101803553B1 (ko) 2009-11-28 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065216A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011068025A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Dc converter circuit and power supply circuit
KR101829309B1 (ko) 2010-01-22 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20190093706A (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
US9537043B2 (en) 2010-04-23 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US8947062B2 (en) 2010-08-20 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Power supply circuit
KR101856722B1 (ko) 2010-09-22 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 절연 게이트형 전계 효과 트랜지스터
US9543933B2 (en) 2010-09-30 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Control circuit, DCDC converter, and driving method
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5825744B2 (ja) 2011-09-15 2015-12-02 株式会社半導体エネルギー研究所 パワー絶縁ゲート型電界効果トランジスタ
JP6147992B2 (ja) 2011-11-30 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102101167B1 (ko) 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6131060B2 (ja) * 2012-02-09 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
JP6207178B2 (ja) * 2012-03-05 2017-10-04 株式会社半導体エネルギー研究所 半導体装置
US9331689B2 (en) 2012-04-27 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Power supply circuit and semiconductor device including the same
JP6199583B2 (ja) * 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9293544B2 (en) 2013-02-26 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having buried channel structure
US9373711B2 (en) 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20210079411A (ko) 2013-06-27 2021-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
US9722090B2 (en) 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
US9705004B2 (en) * 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104681629B (zh) * 2015-03-18 2017-12-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
WO2019183030A1 (en) * 2018-03-19 2019-09-26 Rutgers, The State University Of New Jersey Oxide-based flexible high voltage thin film transistor

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63205963A (ja) * 1987-02-23 1988-08-25 Mitsubishi Electric Corp 薄膜トランジスタ
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06268220A (ja) * 1993-03-17 1994-09-22 Fujitsu Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6444548B2 (en) * 1999-02-25 2002-09-03 International Business Machines Corporation Bitline diffusion with halo for improved array threshold voltage control
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004055603A (ja) 2002-07-16 2004-02-19 Canon Inc 太陽電池モジュール、太陽電池アレイ、及び太陽光発電システム
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
JP4417693B2 (ja) * 2003-11-12 2010-02-17 東芝モバイルディスプレイ株式会社 Ｄｃ−ｄｃ変換回路
US6917484B2 (en) * 2003-12-02 2005-07-12 Texas Instruments Incorporated Damping resistor boost writer architecture
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP2007536634A (ja) * 2004-05-04 2007-12-13 フィッシャー−ローズマウント・システムズ・インコーポレーテッド プロセス制御システムのためのサービス指向型アーキテクチャ
US7653008B2 (en) * 2004-05-21 2010-01-26 Bea Systems, Inc. Dynamically configurable service oriented architecture
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006024610A (ja) * 2004-07-06 2006-01-26 Sony Corp 薄膜トランジスタおよび表示装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100659061B1 (ko) 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
JP2006121029A (ja) * 2004-09-27 2006-05-11 Tokyo Institute Of Technology 固体電子装置
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4887647B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置の製造方法
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5116251B2 (ja) * 2005-05-20 2013-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7537976B2 (en) 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
GB0518416D0 (en) * 2005-09-09 2005-10-19 Standard Life Assurance Compan Improvements in and relating to service orientated architecture
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007134482A (ja) * 2005-11-10 2007-05-31 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
US7314801B2 (en) 2005-12-20 2008-01-01 Palo Alto Research Center Incorporated Semiconductor device having a surface conducting channel and method of forming
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5194468B2 (ja) * 2006-03-07 2013-05-08 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
CN100547823C (zh) * 2006-03-17 2009-10-07 华南理工大学 有机薄膜晶体管及其制备方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101594335B1 (ko) 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101228160B1 (ko) * 2007-12-27 2013-01-30 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 ａ-ＩＧＺＯ 산화물 박막의 제조 방법
US8019724B2 (en) * 2008-03-25 2011-09-13 Honeywell International Inc. Software framework for evolving specifications in process control system
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
SG10201600407SA (en) 2009-02-20 2016-02-26 Semiconductor Energy Lab Semiconductor device and manufacturing method of the same
JP2010263064A (ja) * 2009-05-07 2010-11-18 Videocon Global Ltd 薄膜トランジスタ、液晶表示装置及びこれらの製造方法
US8513090B2 (en) 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device

Also Published As

Publication number Publication date
TW201133860A (en) 2011-10-01
US8723173B2 (en) 2014-05-13
CN102034869B (zh) 2015-07-08
KR101811197B1 (ko) 2017-12-22
TWI512997B (zh) 2015-12-11
KR20110033056A (ko) 2011-03-30
US20160027922A1 (en) 2016-01-28
JP5679749B2 (ja) 2015-03-04
JP2016213513A (ja) 2016-12-15
US9153702B2 (en) 2015-10-06
US20110068852A1 (en) 2011-03-24
JP2015092615A (ja) 2015-05-14
CN102034869A (zh) 2011-04-27
US20140239299A1 (en) 2014-08-28
JP2011091382A (ja) 2011-05-06
US9647131B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
JP6170221B2 (ja) 半導体装置
JP6126713B2 (ja) 半導体装置
JP2023134532A (ja) 半導体装置
JP5653193B2 (ja) 半導体装置及びその作製方法
JP2015005672A (ja) 酸化物トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170629

R150 Certificate of patent or registration of utility model

Ref document number: 6170221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees