CN102034869A - 半导体装置、电力电路及半导体装置的制作方法 - Google Patents

半导体装置、电力电路及半导体装置的制作方法 Download PDF

Info

Publication number
CN102034869A
CN102034869A CN2010102934775A CN201010293477A CN102034869A CN 102034869 A CN102034869 A CN 102034869A CN 2010102934775 A CN2010102934775 A CN 2010102934775A CN 201010293477 A CN201010293477 A CN 201010293477A CN 102034869 A CN102034869 A CN 102034869A
Authority
CN
China
Prior art keywords
conductive layer
semiconductor device
oxide semiconductor
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102934775A
Other languages
English (en)
Other versions
CN102034869B (zh
Inventor
山崎舜平
高桥圭
伊藤良明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102034869A publication Critical patent/CN102034869A/zh
Application granted granted Critical
Publication of CN102034869B publication Critical patent/CN102034869B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

一种半导体装置，包括：衬底上的第一导电层；覆盖第一导电层的氧化物半导体层；氧化物半导体层上的不与第一导电层重叠的区域中的第二导电层；覆盖氧化物半导体层及第二导电层的绝缘层；绝缘层上的包括至少不与第一导电层及第二导电层重叠的区域的区域中的第三导电层。

Description

半导体装置、电力电路及半导体装置的制作方法
技术领域
所公开的发明的技术领域涉及半导体装置及其制造方法。
背景技术
金属氧化物的种类繁多且用途广。氧化铟作为较普遍的材料被用于液晶显示器等所需要的透明电极材料。
在金属氧化物中存在呈现半导体特性的金属氧化物。作为呈现半导体特性的金属氧化物，例如可以举出氧化钨、氧化锡、氧化铟、氧化锌等，并且已知一种将这种呈现半导体特性的金属氧化物用作沟道形成区的薄膜晶体管(例如，参照专利文献1至专利文献4及非专利文献1等)。
另外，已知金属氧化物不仅有一元氧化物还有多元氧化物。例如，作为包含In、Ga及Zn的多元氧化物半导体，包含同源相(homologousphase)的InGaO3(ZnO)m(m：自然数)是众所周知的(例如，参照非专利文献2至4)。
并且，已经确认可以将上述那样的由In-Ga-Zn类氧化物构成的氧化物半导体用作薄膜晶体管的沟道形成区(例如，参照专利文献5、非专利文献5及非专利文献6等)。
[专利文献1]日本专利申请公开昭60-198861号公报
[专利文献2]日本专利申请公开平8-264794号公报
[专利文献3]日本PCT国际申请翻译平11-505377号公报
[专利文献4]日本专利申请公开2000-150900号公报
[专利文献5]日本专利申请公开2004-103957号公报
[非专利文献1]M.W.Prins，K.O.Grosse-Holz，G.Muller，J.F.M.Cillessen，J.B.Giesbers，R.P.Weening，and R.M.Wolf，″A ferroelectric transparent thin-film transistor″(透明铁电薄膜晶体管)，Appl.Phys.Lett.，17June 1996，Vol.68p.3650-3652
[非专利文献2]M.Nakamura，N.Kimizuka，and T.Mohri，″ThePhase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃″(In2O3-Ga2ZnO4-ZnO类在1350℃时的相位关系)，J.Solid State Chem.，1991，Vol.93，p.298-315
[非专利文献3]N.Kimizuka，M.Isobe，and M.Nakamura，″Syntheses and Single-Crystal Data of Homologous Compounds，In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and 16)in the In2O3-ZnGa2O4-ZnO System″(同系物的合成和单晶数据，In2O3-ZnGa2O4-ZnO类的In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and 16))，J.Solid State Chem.，1995，Vol.116，p.17O-178
[非专利文献4]中村真佐樹、君塚昇、毛利尚彦、磯部光正，″ホモロガス相、InFeO3(ZnO)m(m：自然数)とその同型化合物の合成および結晶構造″(同系物、铟铁锌氧化物(InFeO3(ZnO)m)(m为自然数)及其同型化合物的合成以及晶体结构)，固体物理(SOLID STATEPHYSICS)，1993，Vol.28，No.5，p.317-327
[非专利文献5]K.Nomura，H.Ohta，K.Ueda，T.Kamiya，M.Hirano，and H.Hosono，″Thin-film transistor fabricated insingle-crystalline transparent oxide semiconductor″(由单晶透明氧化物半导体制造的薄膜晶体管)，SCIENCE，2003，Vol.300，p.1269-1272
[非专利文献6]K.Nomura，H.Ohta，A.Takagi，T.Kamiya，M.Hirano，and H.Hosono，″Room-temperature fabrication oftransparent flexible thin-film transistors using amorphousoxide semiconductors″(在室温下制造使用非晶氧化物半导体的透明柔性薄膜晶体管)，NATURE，2004，Vol.432p.488-492
但是，功率MOSFET等的大电力用的半导体装置需要具有高耐压、高转换效率及高速开关等特性。目前，作为这些半导体装置的半导体材料采用硅，但是从上述角度来看，需要一种能使特性得到进一步提高的新的半导体材料。
作为能使上述各特性得到提高的半导体材料，例如可以举出碳化硅。已知碳化硅的Si-C键的原子间距离短(0.18nm)、键能高且能隙大(硅的能隙的3倍左右)，因此有利于提高半导体装置的耐压及减少电力损失等。
但是，由于碳化硅其性质上不易溶化，所以存在以下问题：不能使用制造硅片时所使用的如提拉法(CZ法)等的生产率高的方法来制造。另外，碳化硅还具有被称为晶间缩孔(micropipe)的缺陷的问题。由于上述问题，使用碳化硅的半导体装置的实用化迟迟未能实现。
发明内容
鉴于上述问题，所公开的发明的一个方式的目的之一在于提供一种采用生产率高的新半导体材料的大电力用的半导体装置。另外，所公开的发明的目的之一在于提供一种使用新的半导体材料的新结构的半导体装置。另外，所公开的发明的目的之一在于提供一种使用该半导体装置的电力电路。此外，所公开的发明的目的之一在于提供一种较佳的该种半导体装置的制造方法。
所公开的发明的一个方式是一种通过采用氧化物半导体材料使耐压(例如漏极耐压)得到提高的半导体装置。尤其是一种采用表层部中具有结晶区的氧化物半导体层的半导体装置。
另外，所公开的发明的一个方式是一种上述半导体装置的制造方法。
例如，本发明的一个方式是一种半导体装置，包括：衬底上的第一导电层；覆盖第一导电层的氧化物半导体层；氧化物半导体层上的不与第一导电层重叠的区域中的第二导电层；覆盖氧化物半导体层及第二导电层的绝缘层；以及，绝缘层上的至少包括不与第一导电层及第二导电层重叠的区域的区域中的第三导电层。
另外，本发明的另一个方式是一种半导体装置，包括：衬底上的第一导电层；覆盖第一导电层且在上方的表层部中具有结晶区的氧化物半导体层；氧化物半导体层上的不与第一导电层重叠的区域中的第二导电层；覆盖氧化物半导体层及第二导电层的绝缘层；以及，绝缘层上的至少包括不与第一导电层及第二导电层重叠的区域的区域中的第三导电层。
另外，本发明的另一个方式是一种半导体装置，包括：衬底上的氧化物半导体层；氧化物半导体层上的第一导电层；氧化物半导体层上的不与第一导电层重叠的区域中的第二导电层；覆盖氧化物半导体层、第一导电层以及第二导电层的绝缘层；以及，绝缘层上的至少包括不与第一导电层及第二导电层重叠的区域的区域中的第三导电层。
另外，本发明的另一个方式是一种半导体装置，包括：衬底上的上方的表层部中具有结晶区的氧化物半导体层；氧化物半导体层上的第一导电层；氧化物半导体层上的不与第一导电层重叠的区域中的第二导电层；覆盖氧化物半导体层、第一导电层以及第二导电层的绝缘层；以及，绝缘层上的至少包括不与第一导电层及第二导电层重叠的区域的区域中的第三导电层。
在上述半导体装置中，氧化物半导体层的结晶区以外的区域优选为非晶。另外，优选氧化物半导体层的结晶区包含In2Ga2ZnO7的结晶。另外，优选氧化物半导体层包含In-Ga-Zn-O类氧化物半导体材料。
另外，在上述半导体装置中，优选第三导电层的一部分与第二导电层重叠。另外，在上述半导体装置中，可以将第一导电层用作源电极或漏电极中的一方，将第二导电层用作源电极或漏电极中的另一方，并将第三导电层用作栅电极。
另外，本发明的另一个方式是一种电力电路，该电力电路具有上述半导体装置，并根据输入到该半导体装置的第三导电层的脉冲信号变为导通状态或截止状态，并由此改变输出电压。
另外，本发明的一个方式是一种半导体装置的制造方法，包括如下步骤：在衬底上形成第一导电层；覆盖第一导电层形成氧化物半导体层；加热氧化物半导体层以在氧化物半导体层的上方的表层部中形成结晶区；在氧化物半导体层上的不与第一导电层重叠的区域中形成第二导电层；覆盖氧化物半导体层及第二导电层形成绝缘层；以及，在绝缘层上的至少包括不与第一导电层及第二导电层重叠的区域的区域中形成第三导电层。
另外，本发明的另一个方式是一种半导体装置的制造方法，包括如下步骤：在衬底上形成氧化物半导体层；加热氧化物半导体层以在氧化物半导体层的上方的表层部中形成结晶区；在氧化物半导体层上形成第一导电层；在第一导电层上的不与第一导电层重叠的区域中形成第二导电层；覆盖氧化物半导体层、第一导电层及第二导电层形成绝缘层；以及，在绝缘层上的至少包括不与第一导电层及第二导电层重叠的区域的区域中形成第三导电层。
在上述半导体装置的制造方法中，优选通过对氧化物半导体层进行加热以使其达到500℃以上来形成结晶区。另外，优选通过使用In-Ga-Zn-O类的靶材的溅射法来形成氧化物半导体层。
另外，在上述半导体装置的制造方法中，优选以其一部分重叠于所述第二层的方式形成第三导电层。
另外，在本说明书中，“上”的意思不限于“直接在...上”。例如，“衬底上”是指从衬底表面看时位于衬底的上方的意思。也就是说，“上”也包括中间具有其他构成要素的结构。
在所公开的发明的一个方式中，使用生产率高且能隙大的氧化物半导体层形成半导体装置。由此，可以获得适用于大电力且高耐压(例如漏极耐压等)的半导体装置。
另外，在所公开的发明的一个方式中，使用表层部中具有结晶区的氧化物半导体层。由此，可以获得其耐压得到进一步提高的半导体装置。
另外，所公开的发明的一个方式提供一种适合于上述半导体装置的制造方法。
附图说明
图1A和1B是说明半导体装置的结构的截面图及平面图；
图2A至2E是说明半导体装置的制造方法的截面图；
图3A和3B是说明半导体装置的结构的截面图及平面图；
图4A至4E是说明半导体装置的制造方法的截面图；
图5A和5B是说明半导体装置的结构的截面图及平面图；
图6A至6D是说明半导体装置的制造方法的截面图；
图7A至7C是说明半导体装置的制造方法的截面图；
图8A和8B是说明半导体装置的制造方法的截面图；
图9是示出DC-DC转换器的结构的一个例子的图；
图10A至10C是示出构成DC-DC转换器的电路的输出波形的一个例子的图；
图11是示出具备反相器的太阳能发电系统的一个例子的图。
具体实施方式
下面，关于本发明的实施方式将参照附图给予详细的说明。但是，本发明不局限于以下所示实施方式所记载的内容，所述技术领域的普通技术人员可以很容易地理解一个事实，就是本发明的方式和详细内容可以被变换为各种各样的形式而不脱离本说明书等所公开的宗旨。此外，可以将不同实施方式的结构适当地组合而实施。另外，在以下说明的发明的结构中，相同部分或具有同样功能的部分使用相同的附图标记，而省略其重复说明。
实施方式1
在本实施方式中，参照图1A和1B及图2A至2E对半导体装置及其制造方法进行说明。此外，下面作为半导体装置以功率MOS(MIS)FET为例进行说明。
<半导体装置的概略>
图1A和1B示出半导体装置的结构的一个例子。图1A相当于截面图；图1B相当于平面图。另外，图1A对应于图1B的A-B线的截面。另外，在平面图中，为了易于理解而省略一部分构成要素。
图1A和1B所示的半导体装置包括：衬底100；用作源电极或漏电极中的一方的导电层102；氧化物半导体层104；氧化物半导体层104中的结晶区106；用作源电极或漏电极中的另一方的导电层108；用作栅极绝缘层的绝缘层110；电连接到导电层108的导电层112；电连接到导电层102的导电层114；以及用作栅电极的导电层116等。
这里，氧化物半导体层104是包括能隙大的氧化物半导体材料的半导体层。通过在半导体装置中使用能隙大的氧化物半导体材料可以提高半导体装置的耐压(例如，漏极耐压)。
结晶区106相当于氧化物半导体层104的表层部(上层)，其是氧化物半导体层104的一部分晶化了的区域。通过具有该结晶区106可以进一步提高半导体装置的耐压(例如，漏极电压)。另外，虽然优选氧化物半导体层104的结晶区106以外的区域为非晶区，但是也可以为包含晶粒的非晶区域或微晶区域。
从平面上来看，用作源电极或漏电极中的另一方的导电层108及电连接到导电层108的导电层112的周围配置有用作栅电极的导电层116，并且导电层116的周围配置有用作源电极或漏电极中的一方的导电层102及电连接到导电层102的导电层114(参照图1B)。
即，用作源电极或漏电极中的一方的导电层102不重叠于用作源电极或漏电极中的另一方的导电层108。这里，“不重叠”是指在平面图中不具有互相重叠的区域的意思。本说明书的其他的记载中也是同样的。
另外，用作栅电极的导电层116设置在包括不与导电层102及导电层106重叠的区域的区域中。即，导电层116的至少一部分不与导电层102及导电层108重叠。另一方面，导电层116的其他的一部分可以与导电层102或导电层108重叠。
另外，虽然在图1A和1B中采用将导电层108及导电层112设置在中央并在其周围设置导电层116、导电层102及导电层114的结构，但是半导体装置的布局不限于此。可以在不妨碍半导体装置的功能的范围内对各构成要素的配置进行适当地改变。
电连接到导电层108的导电层112用作与外部布线等电连接的端子。但是，若能够将导电层108与外部布线等直接连接，则不需要形成导电层112。导电层114也是同样的。另外，在图1A和1B中未图示电连接到导电层112的外部布线等。
下面，参照图1A及1B对根据本实施方式的半导体装置的结构进行详细说明。
<衬底>
作为衬底100，采用绝缘衬底、半导体衬底、金属衬底等。另外，也可以采用表面有覆盖绝缘材料的上述衬底。此外，优选衬底100具有能够承受氧化物半导体层的加热的程度的耐热性。
绝缘衬底有玻璃衬底及石英衬底等。另外，还可以使用包括聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯树脂、丙烯酸树脂、环氧树脂等有机材料的绝缘衬底。当采用包括有机材料的绝缘衬底时，需要选择能够承受工序中最高温度的绝缘衬底。
半导体衬底的典型的例子可举出硅衬底(硅片)。硅衬底的等级有多种，只要其表面在一定程度上较为平坦也可以使用廉价的衬底。例如，纯度6N(99.9999％)至7N(99.99999％)左右的硅衬底。
作为金属衬底，典型的有铝衬底和铜衬底。当使用这些金属衬底时，为了确保绝缘性，可以在其表面上形成绝缘层。由于金属衬底具有高导热性，所以适用于发热量大的功率MOSFET等的大电力用半导体装置的衬底。
<氧化物半导体层>
作为构成氧化物半导体层104的半导体材料的一个例子，可以举出由InMO3(ZnO)m(m＞O)表示的材料。这里，M是指选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)及钴(Co)等中的一种金属元素或者多种金属元素。例如，当选择Ga作为M时，除只选择Ga的情况之外，还包括选择除Ga之外的上述金属元素的情况，例如Ga和Ni、或Ga和Fe。另外，在上述氧化物半导体中，除了包含作为M的金属元素之外，有时还包含作为杂质元素的Fe、Ni以及其他过渡金属或该过渡金属的氧化物。在本说明书等中，在上述氧化物半导体中，将作为M至少包含镓的氧化物半导体称为In-Ga-Zn-O类氧化物半导体。
作为上述In-Ga-Zn-O类氧化物半导体材料，在没有电场时的电阻充分高而能够充分地减小截止电流，并且由于其能隙大(宽带隙)，所以适用于功率MOSFET等的大电力用半导体装置。
另外，作为构成氧化物半导体层104的半导体材料的其他的例子，例如可以举出In-Sn-Zn-O类、In-Al-Zn-O类、Sn-Ga-Zn-O类、Al-Ga-Zn-O类、Sn-Al-Zn-O类、In-Zn-O类、Sn-Zn-O类、Al-Zn-O类、In-O类、Sn-O类、Zn-O类的氧化物半导体材料等。
虽然氧化物半导体层104(除去结晶区106)优选为非晶结构，但是也可以为非晶结构中包含晶粒的结构或微晶结构等。另外，可以根据目标特性如耐压等适当地设定氧化物半导体层的厚度。具体地，例如，可以设定为100nm至10μm左右。
结晶区106优选具有排列有晶粒的结构。例如，当使用In-Ga-Zn-O类氧化物半导体材料形成氧化物半导体层104时，结晶区106是In2Ga2ZnO7的晶粒向预定的方向排列的区域。其中，当以使In2Ga2ZnO7结晶的c轴与衬底平面(或氧化物半导体层表面)垂直的方式排列晶粒时，可以大幅度地提高半导体装置的耐压，所以是优选的。即，与c轴方向相比，b轴方向(或a轴方向)具有更高的耐压。可以认为这是起因于In2Ga2ZnO7的介电常数的各向异性。另外，In2Ga2ZnO7结晶以包括平行于a轴(a-axis)及b轴(b-axis)的层的叠层结构的方式构成。即，In2Ga2ZnO7的c轴是指垂直于构成In2Ga2ZnO7结晶的层的方向。
另外，在上述半导体装置中，结晶区106不是必要构成要素。当使用氧化物半导体材料能够充分地确保耐压时，可以不设置结晶区106。
<绝缘层>
作为构成用作栅极绝缘层的绝缘层110的绝缘材料，可以从氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氧化钽等中选择。另外，还可以使用这些材料的复合材料。绝缘层110既可以采用这些绝缘材料的层的单层结构，又可以采用叠层结构。另外，通常MOSFET是指由金属-氧化物-半导体形成的场效应晶体管，但是公开的发明的半导体装置所使用的绝缘层不限于氧化物。
另外，在本说明书等中，氧氮化物指的是在其组成上氧含量(原子数)大于氮含量的物质，例如氧氮化硅包含：50atomic％以上且70atomic％以下的氧；0.5atomic％以上且15atomic％以下的氮；25atomic％以上且35atomic％以下的硅；以及0.1atomic％以上且10atomic％以下的氢。另外，氮氧化物指的是在其组成上氮含量(原子数)大于氧含量的物质，例如，氮氧化硅包含：5atomic％以上且30atomic％以下的氧；20atomic％以上且55atomic％以下的氮；25atomic％以上且35atomic％以下的硅；以及10atomic％以上且25atomic％以下的氢。但是，上述范围是针对使用卢瑟福背散射分析(RBS)和氢前向散射分析(HFS)来执行测量的情况的范围。此外，构成元素的含有比率的总计不超过100atomic％。
<导电层>
例如，导电层102用作漏电极，导电层108用作源电极，导电层116用作栅电极。导电层112及导电层114用作与外部布线等电连接的端子，但其不是必要构成要素。
作为构成上述导电层的导电材料，可以从铝、铜、钼、钛、铬、钽、钨、钕或钪之类的金属材料、以这些金属材料为主要组分的合金材料或以些金属材料为组分的氮化物等中选择。另外，还可以采用氧化铟、氧化铟氧化锡合金、氧化铟氧化锌合金、氧化锌、氧化锌铝、氧氮化锌铝、氧化锌镓等的具有透光性的氧化物导电材料等。导电层既可以采用这些导电材料的层的单层结构，又可以采用叠层结构。
用作源电极的导电层108接触于氧化物半导体层104的上方，用作漏电极的导电层102接触于氧化物半导体层104的下方。另外，用作栅电极的导电层116设置在绝缘层110上并使氧化物半导体层104中产生电场。
另外，区分源极及漏极只不过是为了方便而已，构成半导体装置的各构成要素的功能不应被解释为仅限于上述称呼。这是由于源极及漏极的功能有时根据半导体装置的工作而调换。
下面，对根据本实施方式的半导体装置的工作进行简单的说明。
<半导体装置的工作>
在将电子作为载流子的n型半导体装置中，当正常工作时，用作源电极的导电层108被施加负偏压，用作漏电极的导电层102被施加正电压。
用作源电极的导电层108与用作漏电极的导电层102之间夹有充分厚度的氧化物半导体层104。另外，氧化物半导体层104由宽带隙且没有电场时的电阻充分高的氧化物半导体材料构成。所以，在导电层108被施加负偏压而导电层102被施加正偏压的状态下，当不对用作栅电极的导电层116施加偏压时，或者施加负偏压时，仅有极微的电流流过。
当对用作栅电极的导电层116施加正偏压时，氧化物半导体层104与重叠于导电层116的区域的绝缘层110的界面附近产生负电荷(电子)而形成沟道。由此，用作源电极的导电层108与用作漏电极的导电层102之间流过电流。
在所公开的发明的一个方式中，由于作为半导体材料使用氧化物半导体，因此可以提高半导体装置的耐压(漏极耐压等)。这是由于氧化物半导体的能隙比一般的半导体材料的能隙大的缘故。
另外，通过具有晶粒朝预定方向排列的结晶区106，可以进一步地提高半导体装置的耐压。例如，当使用In-Ga-Zn-O类的氧化物半导体材料作为氧化物半导体层104时，通过以使In2Ga2ZnO7的c轴与衬底平面(或氧化物半导体层表面)垂直的方式排列晶粒，可以提高半导体装置的耐压。
<制造工序>
使用图2A至2E对图1A和1B所示的半导体装置的制造工序进行说明。
首先，在衬底100上形成导电层102(参照图2A)。至于衬底100的详细可以参照前述<衬底>一项。
通过利用溅射法或真空蒸镀法等方法在衬底100上形成前述<导电层>一项所示的含有导电材料的导电膜，然后通过使用由光刻法形成的抗蚀剂掩模的蚀刻处理去除不需要的部分来形成导电层102。蚀刻处理既可以采用湿处理也可以采用干处理。另外，为了提高形成在导电层102上的各构成要素的覆盖性，优选以导电层102的侧面与导电层102的底面的夹角成为锐角的方式进行该蚀刻处理。
当导电层102采用由低电阻导电材料如铝或铜等构成的层和由高熔点导电材料如钼、钛、铬、钽、钨、钕、钪等构成的层的叠层结构时，可以兼具导电性及耐热性，所以是优选的。例如，可以使用铝和钼的两层结构、铜和钼的两层结构、铜和氮化钛的两层结构、铜和氮化钽的两层结构、氮化钛和钼的两层结构等。另外，还可以采用以钨、氮化钨、氮化钛、钛等夹着铝、铝和硅的合金、铝和钛的合金、铝和钕的合金等的三层结构。
接着，覆盖导电层102形成含有结晶区106的氧化物半导体层104(参照图2B)。另外，也可以形成不具有结晶区106的氧化物半导体层104。
氧化物半导体层104使用前述<氧化物半导体层>一项所示的氧化物半导体材料形成。另外，还可以利用在以氩为代表的稀有气体气氛下、氧气氛下、稀有气体及氧的混合气氛下的溅射法等形成氧化物半导体层104。在溅射法中，通过使用含有2wt％以上且10wt％以下的SiO2的靶材，使氧化物半导体层104中含有SiOx(X＞0)而可以抑制氧化物半导体层104被氧化。该方法在想获得非晶结构的氧化物半导体层104时是有效的。
例如，通过使用含有In、Ga及Zn的用来形成氧化物半导体膜的靶材(如具有组成比为In∶Ga∶Zn＝1∶1∶0.5[atom％]、In∶Ga∶Zn＝1∶1∶1[atom％]、In∶Ga∶Zn＝1∶1∶2[atom％]的靶材等)，并将衬底和靶材之间的距离设定为100mm，将压力设定为0.6Pa，将直流电力设定为0.5kW，并在氧气氛(氧流量比率100％)下，可以形成In-Ga-Zn-O类的非晶氧化物半导体层作为氧化物半导体层104。另外，当作为电源使用脉冲直流电源时，可以减少成膜时的尘屑并使膜厚度分布均匀，所以是优选的。
至于氧化物半导体层104的厚度，如上述<氧化物半导体层>一项中说明的那样，可以根据目标的特性如耐压等适当地进行设定。例如，可以设定为100nm至10μm左右。
结晶区106是通过形成氧化物半导体层104之后的热处理而形成的。另外，通过该热处理，氧化物半导体层104中的H2、H、OH等脱离，所以也可以将该加热处理称为脱水化处理或脱氢化处理。
在上述热处理中，可以采用使用高温的惰性气体(氮或稀有气体等)的RTA(快速热退火)处理。此时，优选将热处理的温度设定为500℃以上。虽然不对热处理温度的上限进行限定，但是应在衬底100的耐热温度范围内。另外，优选将热处理的时间设定为1分钟以上10分钟以下。例如，可以在650℃下进行3分钟至6分钟的RTA处理。通过使用上述那样的RTA处理，可以在短时间内进行热处理，所以可以降低加热对衬底100的影响。即，与长时间进行热处理的情况相比，可以提高热处理温度的上限。另外，该热处理不限于在上述时序进行，也可以在其他的工序前后等进行。另外，该热处理不限于一次，也可以进行多次。
另外，在上述热处理中，优选处理气氛中不含有氢(含有水)等。例如，将引入热处理装置的惰性气体的纯度设定为6N(99.9999％，即，杂质浓度为1ppm以下)以上，优选为7N(99.99999％，即，杂质浓度为0.1ppm以下)以上。
通过上述热处理氧化物半导体层104的表层部被晶化而形成具有排列有晶粒的结构的结晶区106。氧化物半导体层104的其他的区域成为非晶结构、非晶与微晶混合的结构和微晶结构中的任何一种。另外，结晶区106是氧化物半导体层104的一部分，氧化物半导体层104包括结晶区106。
另外，在上述热处理之后，不使氧化物半导体层104中混入氢(也包括水)是十分重要的。为此，要求至少在热处理及其后的降温过程中不使其暴露于大气。例如，可以通过在同一气氛下进行热处理及其后的降温过程可以实现上述要求。当然，也可以使降温过程的气氛与热处理的气氛不同。此时，例如可以将降温过程的气氛设定为氧气氛、N2O气氛、超干燥空气(露点为-40℃以下，优选为-60℃以下)等气氛。
接着，在氧化物半导体层104上的不重叠于导电层102的区域中形成导电层108(参照图2C)。
导电层108可以与导电层102同样地形成。即，在利用溅射法或真空蒸镀法等方法形成导电膜之后，通过使用抗蚀剂掩模的蚀刻处理去除不需要的部分形成导电层108。蚀刻处理既可以使用湿处理也可使用干处理，但是当在氧化物半导体层104的表层部中形成有结晶区106时，有必要确保该结晶区106不被蚀刻处理蚀刻。
例如，当使用钛等的导电材料形成导电层108时，可以应用将过氧化氢溶液或加热盐酸用作蚀刻剂的湿蚀刻。像这样，通过在与氧化物半导体材料相比构成导电层108的导电材料的蚀刻选择比充分高的条件下进行蚀刻处理，可以使表层部的结晶区106残留下来。
接着，覆盖氧化物半导体层104以及导电层108地形成绝缘层110(参照图2D)。
绝缘层110可以使用上述<绝缘层>一项所示的绝缘材料等来形成。作为形成方法，有CVD法(包括等离子体CVD法)、溅射法等。另外，绝缘层110的厚度可以根据半导体装置的特性适当地设定，但是优选将其设定为10nm以上且1μm以下。
然后，选择性地去除绝缘层110来形成到达导电层102或导电层108的开口，然后，形成电连接到导电层108的导电层112、电连接到导电层102的导电层114以及导电层116(参照图2E)。
可以通过使用抗蚀剂掩模的蚀刻处理来去除绝缘层110。蚀刻处理既可以使用湿处理也可以使用干处理。
可以与其他的导电层等同样地形成导电层112、导电层114以及导电层116。即，在利用溅射法或真空蒸镀法等方法形成导电膜之后，通过使用抗蚀剂掩模的蚀刻处理去除不需要的部分形成导电层112、导电层114及导电层116。蚀刻处理既可以使用湿处理也可使用干处理。
通过上述方法，可以制造所谓的被称为功率MOSFET的半导体装置。如本实施方式所示那样，通过使用氧化物半导体材料作为半导体层可以使半导体装置的耐压等得到提高。尤其是通过使用具有结晶区的氧化物半导体层，可以使半导体装置的耐压得到进一步的提高。另外，由于氧化物半导体层利用溅射法等生产率高的方法而形成，所以可以提高半导体装置的生产率并抑制制造成本。
本实施方式所示的结构、方法等可以与其他的实施方式适当地组合而实施。
实施方式2
在本实施方式中，参照图3A和3B及图4A至4E对半导体装置及其制造方法的其他的一个例子进行说明。另外，本实施方式中所说明的半导体装置很多方面都与之前的实施方式中的半导体装置相同。所以，省略对相同的部分的说明而主要对其不同点进行说明。
<半导体装置的概略>
图3A和3B示出半导体装置的结构的另一个例子。图3A相当于截面图，图3B相当于平面图。另外，图3A对应于沿着图3B的C-D线的截面。
图3A和3B所示的半导体装置的构成要素与图1A和1B所示的半导体装置相同。也就是说，图3A和3B所示的半导体装置包括：衬底100；用作源电极或漏电极中的一方的导电层102；氧化物半导体层124；氧化物半导体层124中的结晶区126；用作源电极或漏电极中的另一方的导电层108；用作栅极绝缘层的绝缘层110；电连接到导电层108的导电层112；电连接到导电层102的导电层114；以及用作栅电极的导电层116等。
图3A和3B与图1A和1B所示的半导体装置的不同之处在于对氧化物半导体层104进行了构图。当采用该结构时也可以与图1A和1B所示的半导体装置进行同样的工作并获得同样的效果。
<制造工序>
半导体装置的制造工序与图2A至2E所示的制造工序基本相同。下面，参照图4A至4E进行简单的说明。
首先，在衬底100上形成导电层102(参照图4A)。至于详细内容可以参照之前的实施方式。
接着，覆盖导电层102的一部分形成含有结晶区126的氧化物半导体层124(参照图4B)。虽然氧化物半导体层124的形成方法与之前的实施方式相同，但是本实施方式中的氧化物半导体层124以覆盖导电层102的一部分的方式而形成，在这一点上与之前的实施方式中的氧化物半导体层104不同。
本实施方式中的氧化物半导体层124是通过根据之前的实施方式所示的方法等形成氧化物半导体层104(包括结晶区106)之后对该氧化物半导体层104进行构图而形成的。可以利用使用抗蚀剂掩模的蚀刻处理来进行构图。蚀刻处理既可以使用湿蚀刻也可以使用干蚀刻，优选以使结晶区126残留的方式来进行。
接着，在氧化物半导体层124上的不重叠于导电层102的区域中形成导电层108(参照图4C)。至于详细内容可以参照之前的实施方式。
接着，覆盖氧化物半导体层124及导电层108形成绝缘层110(参照图4D)。至于绝缘层110的详细内容可以参照之前的实施方式。
然后，选择性地去除绝缘层110来形成到达导电层102或导电层108的开口，然后，形成电连接到导电层108的导电层112、电连接到导电层102的导电层114以及导电层116(参照图4E)。至于详细内容，可以参照之前的实施方式。
通过上述方法，可以制造所谓的被称为功率MOSFET的半导体装置。本实施方式所示的结构、方法等可以与其他的实施方式适当地组合而实施。
实施方式3
在本实施方式中，参照图5A和5B及图6A至6D对半导体装置及其制造方法的其他的一个例子进行说明。另外，本实施方式中所说明的半导体装置很多方面都与之前的实施方式中的半导体装置相同。所以，省略对相同的部分的说明而主要对其不同点进行说明。
<半导体装置的概略>
图5A和5B示出半导体装置的结构的另一个例子。图5A相当于截面图，图5B相当于平面图。另外，图5A对应于沿着图5B的E-F线的截面。
图5A和5B所示的半导体装置相当于使用导电层109替代之前的实施方式所示的半导体装置中的导电层102的半导体装置。即，图5A和5B所示的半导体装置包括：衬底100；氧化物半导体层104；氧化物半导体层104中的结晶区106；用作源电极或漏电极中的一方的导电层109；用作源电极或漏电极中的另一方的导电层108；用作栅极绝缘层的绝缘层110；电连接到导电层108的导电层112；电连接到导电层109的导电层114；以及用作栅电极的导电层116等。
导电层109与导电层108使用同一层形成。通过使用导电层109替代导电层102，使所有的导电层都设置在氧化物半导体层104上。另外，由此可以提高氧化物半导体层104表面的平坦性。
当采用该结构时，半导体装置与之前的实施方式中所示的半导体装置不同，只有氧化物半导体层104的表层部，即，结晶区106中有载流子流过。本实施方式所示的半导体装置，通过具有晶粒朝预定方向排列的结晶区106，可以进一步地提高半导体装置的耐压。例如，当使用In-Ga-Zn-O类的氧化物半导体材料作为氧化物半导体层104时，通过以使In2Ga2ZnO7的c轴与衬底平面(或氧化物半导体层表面)垂直的方式排列晶粒，半导体装置中的电流方向成为In2Ga2ZnO7的b轴的方向(或a轴的方向)。由此，由结晶区106带来的半导体装置耐压的提高效果更为显著。
<制造工序>
至于制造工序，除了不形成导电层102以及使用与导电层108相同的工序形成导电层109之外都与图2A至2E及图4A至4E所示的工序相同。下面，参照图6A至6D进行简单的说明。
首先，在衬底100上形成氧化物半导体层104(参照图6A)。至于氧化物半导体层104的形成等的详细内容可以参照之前的实施方式。
接着，在氧化物半导体层104上形成导电层108及导电层109(参照图6B)。可以与导电层108同样地形成导电层109。这里，应该注意的是以互相分离的状态形成导电层108及导电层109。至于导电层108的形成等的详细内容可以参照之前的实施方式。
接着，覆盖氧化物半导体层104、导电层108以及导电层109形成绝缘层110(参照图6C)。至于绝缘层110的详细内容可以参照之前的实施方式。
然后，选择性地去除绝缘层110来形成到达导电层108或导电层109的开口，然后，形成电连接到导电层108的导电层112、电连接到导电层109的导电层114以及导电层116(参照图6D)。至于详细内容，可以参照之前的实施方式。
通过上述方法，可以制造所谓的被称为功率MOSFET的半导体装置。本实施方式所示的结构、方法等可以与其他的实施方式适当地组合而实施。
实施方式4
在本实施方式中，参照图7A至7C及图8A和8B对在同一衬底上使用同样的工序制造所谓的功率MOSFET和薄膜晶体管的方法的一个例子进行说明。另外，下面，作为功率MOSFET，举出形成图1A和1B所示的半导体装置时的例子进行说明。
本实施方式所述的半导体装置的制造工序相当于在图2A至2E所示的制造工序的基础上附加了薄膜晶体管的制造工序。所以，基本的制造工序与图2A至2E所示的制造工序相同。另外，通常功率MOSFET和薄膜晶体管所要求的特性不同，所以优选根据要求来适当地设定其尺寸等。关于这一点，虽然在图7A至7C及图8A和8B中功率MOSFET和薄膜晶体管使用基本相同的大小表示，但这是为了便于理解而不是用来规定其实际的大小。
首先，在衬底100上形成导电层102(参照图7A)。至于详细内容可以参照之前的实施方式。
接着，覆盖导电层102形成含有结晶区106的氧化物半导体层104，并形成作为薄膜晶体管的构成要素的含有结晶区206的氧化物半导体层204(参照图7B)。至于氧化物半导体层104及氧化物半导体层204是通过根据之前的实施方式所示的方法等形成氧化物半导体层(含有结晶区)，然后对该氧化物半导体层进行构图而形成的。可以利用使用抗蚀剂掩模的蚀刻处理来进行构图。作为蚀刻处理，既可以使用湿蚀刻也可以使用干蚀刻，但是优选以使结晶区残留的方式来进行。
接着，在氧化物半导体层104上的不与导电层102重叠的区域中形成导电层108，并在氧化物半导体层204上形成导电层208及导电层209(参照图7C)。这里，导电层208用作薄膜晶体管的源电极或漏电极中的一方，导电膜209用作薄膜晶体管的源电极或漏电极中的另一方。导电层208及导电层209的制造工序与导电层108的制造工序相同。至于导电层108的制造工序的详细内容可以参照之前的实施方式。
接着，覆盖氧化物半导体层104、导电层108、氧化物半导体层204、导电层208及导电层209形成绝缘层110(参照图8A)。绝缘层110用作薄膜晶体管的栅极绝缘层。至于绝缘层110的制造工序的详细内容可以参照之前的实施方式。
然后，选择性地去除绝缘层110以形成到达导电层102、导电层108、导电层208或导电层209的开口，然后，形成电连接到导电层108的导电层112、电连接到导电层102的导电层114、导电层116、电连接到导电层208的导电层212、电连接到导电层209的导电层214以及导电层216(参照图8B)。导电层212、导电层214及导电层216的制造工序与导电层112、导电层114及导电层116的制造工序相同。至于详细内容可以参照之前的实施方式。
根据以上工序可以使用同样的工序在同一衬底上制造功率MOSFET及薄膜晶体管。
根据本实施方式所示的方法等可以使用同样的工序在同一衬底上制造功率MOSFET及薄膜晶体管。由此，可以将各种集成电路及电力电路形成在同一衬底上。
另外，在本实施方式中，虽然示出使用同一工序形成功率MOSFET的氧化物半导体层104及薄膜晶体管的氧化物半导体层204的情况，但是有时功率MOSFET及薄膜晶体管所要求的氧化物半导体层的厚度不同。所以，也可以使用不同的工序分别形成氧化物半导体层104和氧化物半导体层204。具体而言，可以采用以下方法：将氧化物半导体层的制造工序分为两个阶段，在第一阶段中制造氧化物半导体层104或氧化物半导体层204中的一方，在第二阶段中制造氧化物半导体层104或氧化物半导体层204中的另一方；或者，通过蚀刻处理等使较厚的氧化物半导体层选择性地变薄来制造氧化物半导体层104及氧化物半导体层204。
绝缘层110也与氧化物半导体层104和氧化物半导体层204同样，也可以根据功率MOSFET和薄膜晶体管而分别形成厚度不同的绝缘层。具体而言，可以采用以下方法：将绝缘层的制造工序分为两个阶段，在第一阶段中制造氧化物半导体层104上的绝缘层或氧化物半导体层204上的绝缘层中的一方，在第二阶段中制造氧化物半导体层104上的绝缘层或氧化物半导体层204上的绝缘层中的另一方；或者，通过蚀刻处理等使较厚的绝缘层选择性地变薄来制造氧化物半导体层104上的绝缘层及氧化物半导体层204上的绝缘层。
本实施方式所示的结构、方法等可以与其他的实施方式适当地组合而实施。
实施方式5
在本实施方式中，参照图9及图10A至10C对使用根据所公开的发明的半导体装置的电路的一个例子进行说明。另外，下面对电力电路(电力转换用电路等)的一个例子的DC-DC转换器进行说明。
DC-DC转换器是将直流电压转换为其他的直流电压的电路。作为DC-DC转换器的转换方式，典型的有线性方式(linear method)及开关方式(switching method)。由于开关方式的DC-DC转换器具有优良的转换效率，有利于电子装置的低耗电量化。这里，对开关方式尤其对斩波方式(chopper method)的DC-DC转换器进行说明。
图9所示的DC-DC转换器包括电源300、参考电压生成电路302、参考电流生成电路304、误差放大器306、PWM缓冲器308、三角波发生电路310、线圈312、功率MOSFET314、二极管316、电容器318、电阻器320、电阻器322等。另外，这里，作为功率MOSFET314使用n型的功率MOSFET。
参考电压生成电路302生成各种参考电压(Vref)。另外，参考电流生成电路304利用参考电压生成电路302所生成的参考电压(Vref)来生成参考电流(Iref)及偏置电流。
误差放大器306积分来自参照电压生成电路302的参考电压(Vref)和反馈电压(VFB)的差，并将其输出到PWM缓冲器308。三角波发生电路310由参考电压(Vref)和参考电流(Iref)生成三角波，并将其输出到PWM缓冲器308。
PWM缓冲器308对误差放大器306的输出和三角波发生电路310的三角波进行比较，并对功率MOSFET314输出脉冲信号。
当来自PWM缓冲器308的脉冲信号为高电位时，n型功率MOSFET314变为导通状态，二极管316的输入一侧的电位成为接地电位(低电位)。由此，在脉冲信号为高电位的期间中，输出电压(VOUT)逐渐减小。
另一方面，当来自PWM缓冲器308的脉冲信号为低电位时，n型功率MOSFET314变为截止状态，二极管316的输入一侧的电位上升。由此，在脉冲信号为低电位的期间中，输出电压(VOUT)逐渐增大。
由于来自PWM缓冲器308的脉冲信号的上述输出电压(VOUT)的变化微小，所以通过采用DC-DC转换器可以使输出电压基本保持恒定。
另外，在上述DC-DC转换器中，设置线圈312以缓和起因于功率MOSFET314的开关的电流的变化。另外，设置电容器318以抑制输出电压(VOUT)的急剧变化。并且，设置电阻器320及电阻器322以从输出电压(VOUT)生成反馈电压(VFB)。
图10A至10C示出构成DC-DC转换器的电路的输出波形的一个例子。
图10A示出由三角波发生电路310输出的三角波350，图10B示出误差放大器306的输出波形352。
图10C示出由PWM缓冲器308生成的脉冲信号354。当三角波350及输出波形352输入到PWM缓冲器308时，PWM缓冲器308对其进行比较，并生成脉冲信号354。并且，该脉冲信号354输出到功率MOSFET314，决定输出电压(VOUT)。
如上所述，可以将根据所公开的发明的功率MOSFET用于DC-DC转换器。由于根据所公开的发明的功率MOSFET的耐压高，所以可以提高使用该功率MOSFET的DC-DC转换器的可靠性。另外，根据所公开的发明的功率MOSFET可以抑制制造成本，所以也可以抑制使用该功率MOSFET的DC-DC转换器的制造成本。如此，通过采用使用根据所公开的发明的半导体装置的电子电路具有以下优点：可以提高可靠性并降低制造成本等。
另外，本实施方式中所示的DC-DC转换器只不过是使用所公开的发明的半导体装置的电力电路的一个例子而已，当然还可以将所公开的发明的半导体装置用于其他的电路。本实施方式所述的结构、方法等可以与其他的实施方式适当地组合而实施。
实施方式6
在本实施方式中，参照图11对具有使用所公开的发明的半导体装置构成的反相器的太阳能发电系统的一个例子进行说明。另外，这里，示出设置在住宅等的太阳能发电系统的结构的一个例子。
图11所示的住宅用太阳能发电系统根据太阳能发电的状况改变电力的供给方式。例如，在晴天时等进行太阳能发电的情况下，使用太阳能发电产生的电力来供应家庭内的用电，并将剩余的电力供给到电力公司的电网(electric grid)414。另一方面，当仅利用太阳能发电电力不足的夜间或雨天时，从电网414接受供电来供应家庭内的用电。
图11所示的住宅用太阳能发电系统包括将太阳光转换为电力(直流电力)的太阳能电池面板400以及将该电力由直流转换为交流的反相器404等。使用由反相器404输出的交流电力使各种电子设备410工作。
通过电网414将剩余的电力供给到家庭外。也就是说，可以利用该系统卖出电力。设置直流开关402以进行太阳能电池面板400与反相器404的连接或切断。另外，设置交流开关408以进行连接于电网414的变压器412与配电盘406的连接或切断。
通过将所公开的发明的半导体装置用于上述反相器，可以实现可靠性高且廉价的太阳能发电系统。
本实施方式所示的结构、方法等可以与其他的实施方式适当地组合而实施。
[符号的说明]
100  衬底
102  导电层
104  氧化物半导体层
106  结晶区
108  导电层
109  导电层
110  绝缘层
112  导电层
114  导电层
116  导电层
204  氧化物半导体层
206  结晶区
208  导电层
209  导电层
212  导电层
214  导电层
216  导电层
300  电源
302  参考电压生成电路
304  参考电流生成电路
306  误差放大器
308  PWM缓冲器
310  三角波发生电路
312  线圈
314  功率MOSFET
316  二极管
318  电容器
320  电阻器
322  电阻器
350  三角波
352  输出波形
354  脉冲信号
400  太阳能电池面板
402  直流开关
404  反相器
406  配电盘
408  交流开关
410  电子设备
412  变压器
414  电网
本说明书根据2009年9月24日在日本专利局受理的日本专利申请编号2009-218816而制作，所述申请内容包括在本说明书中。

Claims (37)

1.一种半导体装置，包括：
衬底上的第一导电层；
所述第一导电层上的氧化物半导体层；
所述氧化物半导体层上的不与所述第一导电层重叠的第二导电层；
所述氧化物半导体层及所述第二导电层上的绝缘层；以及
所述绝缘层上的至少包括既不重叠于所述第一导电层也不重叠于所述第二导电层的第一部分的第三导电层。
2.根据权利要求1所述的半导体装置，其中所述第三导电层设置于所述第一导电层与所述第二导电层之间。
3.根据权利要求1所述的半导体装置，其中所述氧化物半导体层覆盖所述第一导电层。
4.根据权利要求1所述的半导体装置，其中所述氧化物半导体层以其一部分不重叠于所述第一导电层的方式设置。
5.根据权利要求1所述的半导体装置，其中所述氧化物半导体层包含铟、镓及锌。
6.根据权利要求1所述的半导体装置，其中所述第三导电层包括与所述第二导电层重叠的第二部分。
7.根据权利要求1所述的半导体装置，其中所述第一导电层用作源电极和漏电极中的一方，所述第二导电层用作所述源电极和所述漏电极中的另一方，并且所述第三导电层用作栅电极。
8.根据权利要求1所述的半导体装置，其中所述氧化物半导体层的上表层部包括结晶区。
9.根据权利要求8所述的半导体装置，其中所述结晶区包含In2Ga2ZnO7结晶。
10.根据权利要求1所述的半导体装置，其中所述第二导电层被所述第三导电层环绕。
11.一种包括根据权利要求1所述的半导体装置的电力电路，其中所述电力电路根据输入到所述第三导电层的脉冲信号通过转换所述半导体装置的导通状态或截止状态来改变输出电压。
12.一种半导体装置，包括：
衬底上的氧化物半导体层；
所述氧化物半导体层上的第一导电层；
所述氧化物半导体层上的不与所述第一导电层重叠的第二导电层；
所述氧化物半导体层、所述第一导电层及所述第二导电层上的绝缘层；以及
所述绝缘层上的至少包括既不重叠于所述第一导电层也不重叠于所述第二导电层的第一部分的第三导电层。
13.根据权利要求12所述的半导体装置，其中所述第三导电层设置于所述第一导电层与所述第二导电层之间。
14.根据权利要求12所述的半导体装置，其中所述氧化物半导体层包含铟、镓及锌。
15.根据权利要求12所述的半导体装置，其中所述第三导电层包括与所述第二导电层重叠的第二部分。
16.根据权利要求12所述的半导体装置，其中所述第一导电层用作源电极和漏电极中的一方，所述第二导电层用作所述源电极和所述漏电极中的另一方，并且所述第三导电层用作栅电极。
17.根据权利要求12所述的半导体装置，其中所述氧化物半导体层的上表层部包括结晶区。
18.根据权利要求17所述的半导体装置，其中所述结晶区包含In2Ga2ZnO7结晶。
19.根据权利要求12所述的半导体装置，其中所述第一导电层和所述第二导电层设置在同一面上。
20.根据权利要求12所述的半导体装置，其中所述第二导电层被所述第三导电层环绕。
21.一种包括根据权利要求12所述的半导体装置的电力电路，其中所述电力电路根据输入到所述第三导电层的脉冲信号通过转换所述半导体装置的导通状态或截止状态来改变输出电压。
22.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成第一导电层；
在所述第一导电层上形成氧化物半导体层；
在所述氧化物半导体层上以不与所述第一导电层重叠的方式形成第二导电层；
在所述氧化物半导体层及所述第二导电层上形成绝缘层；以及
在所述绝缘层上形成至少包括既不与所述第一导电层重叠也不与所述第二导电层重叠的第一部分的第三导电层。
23.根据权利要求22所述的半导体装置的制造方法，其中所述第三导电层设置于所述第一导电层和所述第二导电层之间。
24.根据权利要求22所述的半导体装置的制造方法，还包括如下步骤：通过加热所述氧化物半导体层在所述氧化物半导体层的上表层部形成结晶区，其中所述第二导电层形成在所述结晶区之上。
25.根据权利要求24所述的半导体装置的制造方法，其中通过以500℃以上的温度对所述氧化物半导体层进行加热来形成所述结晶区。
26.根据权利要求22所述的半导体装置的制造方法，其中所述氧化物半导体层包含铟、镓及锌。
27.根据权利要求22所述的半导体装置的制造方法，其中以包括重叠于所述第二导电层的第二部分的方式形成所述第三导电层。
28.根据权利要求22所述的半导体装置的制造方法，其中以所述第一导电层的一部分不重叠于所述氧化物半导体层的方式形成所述氧化物半导体层。
29.根据权利要求22所述的半导体装置的制造方法，其中所述第三导电层以环绕所述第二导电层的方式形成。
30.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成氧化物半导体层；
在所述氧化物半导体层上形成第一导电层；
在所述氧化物半导体层上形成不与所述第一导电层重叠的第二导电层；
在所述氧化物半导体层、所述第一导电层及所述第二导电层上形成绝缘层；以及
在所述绝缘层上形成至少包括既不与所述第一导电层重叠也不与所述第二导电层重叠的第一部分的第三导电层。
31.根据权利要求30所述的半导体装置的制造方法，其中所述第三导电层设置于所述第一导电层和所述第二导电层之间。
32.根据权利要求30所述的半导体装置的制造方法，还包括如下步骤：通过加热所述氧化物半导体层在所述氧化物半导体层的上表层部形成结晶区，其中所述第二导电层形成在所述结晶区之上。
33.根据权利要求32所述的半导体装置的制造方法，其中通过以500℃以上的温度对所述氧化物半导体层进行加热来形成所述结晶区。
34.根据权利要求30所述的半导体装置的制造方法，其中所述氧化物半导体层包含铟、镓及锌。
35.根据权利要求30所述的半导体装置的制造方法，其中以包括重叠于所述第二导电层的第二部分的方式形成所述第三导电层。
36.根据权利要求30所述的半导体装置的制造方法，其中所述第一导电层和所述第二导电层形成在同一面上。
37.根据权利要求30所述的半导体装置的制造方法，其中所述第三导电层以环绕所述第二导电层的方式形成。
CN201010293477.5A 2009-09-24 2010-09-19 半导体装置、电力电路及半导体装置的制作方法 Expired - Fee Related CN102034869B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-218816 2009-09-24
JP2009218816 2009-09-24

Publications (2)

Publication Number Publication Date
CN102034869A true CN102034869A (zh) 2011-04-27
CN102034869B CN102034869B (zh) 2015-07-08

Family

ID=43756117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010293477.5A Expired - Fee Related CN102034869B (zh) 2009-09-24 2010-09-19 半导体装置、电力电路及半导体装置的制作方法

Country Status (5)

Country Link
US (3) US8723173B2 (zh)
JP (3) JP5679749B2 (zh)
KR (1) KR101811197B1 (zh)
CN (1) CN102034869B (zh)
TW (1) TWI512997B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102462043B1 (ko) 2009-10-16 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011048945A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR101629194B1 (ko) 2009-10-30 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR20190093705A (ko) 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN105206514B (zh) * 2009-11-28 2018-04-10 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011068025A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Dc converter circuit and power supply circuit
KR101773641B1 (ko) 2010-01-22 2017-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20190093706A (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
US9537043B2 (en) 2010-04-23 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US8947062B2 (en) 2010-08-20 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Power supply circuit
KR101856722B1 (ko) 2010-09-22 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 절연 게이트형 전계 효과 트랜지스터
US9543933B2 (en) 2010-09-30 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Control circuit, DCDC converter, and driving method
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9006803B2 (en) * 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US8809854B2 (en) * 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5825744B2 (ja) 2011-09-15 2015-12-02 株式会社半導体エネルギー研究所 パワー絶縁ゲート型電界効果トランジスタ
CN103137701B (zh) 2011-11-30 2018-01-19 株式会社半导体能源研究所 晶体管及半导体装置
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102101167B1 (ko) * 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6131060B2 (ja) * 2012-02-09 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
JP6207178B2 (ja) * 2012-03-05 2017-10-04 株式会社半導体エネルギー研究所 半導体装置
JP6199583B2 (ja) * 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
US9331689B2 (en) 2012-04-27 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Power supply circuit and semiconductor device including the same
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9293544B2 (en) 2013-02-26 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having buried channel structure
US9373711B2 (en) 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014208476A1 (en) 2013-06-27 2014-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
US9722090B2 (en) 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
US9705004B2 (en) * 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104681629B (zh) * 2015-03-18 2017-12-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
US11322622B2 (en) * 2018-03-19 2022-05-03 Rutgers, The State University Of New Jersey Oxide-based flexible high voltage thin film transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1845354A (zh) * 2006-03-17 2006-10-11 华南理工大学 有机薄膜晶体管及其制备方法
CN1906770A (zh) * 2004-01-23 2007-01-31 惠普开发有限公司 包括具有掺杂部分的沉积沟道区的晶体管
US20070212807A1 (en) * 2006-03-07 2007-09-13 Jun Yamada Method for producing an organic thin film transistor and an organic thin film transistor produced by the method
US20080035920A1 (en) * 2006-08-09 2008-02-14 Nec Corporation Thin-film transistor array, method of fabricating the same, and liquid crystal display device including the same
CN101326644A (zh) * 2006-02-02 2008-12-17 日本财团法人高知县产业振兴中心 薄膜晶体管及其制造方法

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63205963A (ja) * 1987-02-23 1988-08-25 Mitsubishi Electric Corp 薄膜トランジスタ
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06268220A (ja) * 1993-03-17 1994-09-22 Fujitsu Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6444548B2 (en) * 1999-02-25 2002-09-03 International Business Machines Corporation Bitline diffusion with halo for improved array threshold voltage control
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004055603A (ja) 2002-07-16 2004-02-19 Canon Inc 太陽電池モジュール、太陽電池アレイ、及び太陽光発電システム
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
JP4417693B2 (ja) * 2003-11-12 2010-02-17 東芝モバイルディスプレイ株式会社 Ｄｃ−ｄｃ変換回路
US6917484B2 (en) * 2003-12-02 2005-07-12 Texas Instruments Incorporated Damping resistor boost writer architecture
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2007536634A (ja) * 2004-05-04 2007-12-13 フィッシャー−ローズマウント・システムズ・インコーポレーテッド プロセス制御システムのためのサービス指向型アーキテクチャ
US7653008B2 (en) * 2004-05-21 2010-01-26 Bea Systems, Inc. Dynamically configurable service oriented architecture
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006024610A (ja) * 2004-07-06 2006-01-26 Sony Corp 薄膜トランジスタおよび表示装置
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100659061B1 (ko) 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
JP2006121029A (ja) * 2004-09-27 2006-05-11 Tokyo Institute Of Technology 固体電子装置
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302964B2 (en) * 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
JP4887647B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置の製造方法
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7537976B2 (en) 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP5116251B2 (ja) * 2005-05-20 2013-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
GB0518416D0 (en) * 2005-09-09 2005-10-19 Standard Life Assurance Compan Improvements in and relating to service orientated architecture
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007134482A (ja) * 2005-11-10 2007-05-31 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
KR101112652B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US7314801B2 (en) * 2005-12-20 2008-01-01 Palo Alto Research Center Incorporated Semiconductor device having a surface conducting channel and method of forming
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101594335B1 (ko) 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8148245B2 (en) 2007-12-27 2012-04-03 Jx Nippon Mining & Metals Corporation Method for producing a-IGZO oxide thin film
US8019724B2 (en) * 2008-03-25 2011-09-13 Honeywell International Inc. Software framework for evolving specifications in process control system
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
SG183740A1 (en) 2009-02-20 2012-09-27 Semiconductor Energy Lab Semiconductor device and manufacturing method of the same
JP2010263064A (ja) * 2009-05-07 2010-11-18 Videocon Global Ltd 薄膜トランジスタ、液晶表示装置及びこれらの製造方法
US8513090B2 (en) 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906770A (zh) * 2004-01-23 2007-01-31 惠普开发有限公司 包括具有掺杂部分的沉积沟道区的晶体管
CN101326644A (zh) * 2006-02-02 2008-12-17 日本财团法人高知县产业振兴中心 薄膜晶体管及其制造方法
US20070212807A1 (en) * 2006-03-07 2007-09-13 Jun Yamada Method for producing an organic thin film transistor and an organic thin film transistor produced by the method
CN1845354A (zh) * 2006-03-17 2006-10-11 华南理工大学 有机薄膜晶体管及其制备方法
US20080035920A1 (en) * 2006-08-09 2008-02-14 Nec Corporation Thin-film transistor array, method of fabricating the same, and liquid crystal display device including the same

Also Published As

Publication number Publication date
US20110068852A1 (en) 2011-03-24
KR20110033056A (ko) 2011-03-30
KR101811197B1 (ko) 2017-12-22
JP5679749B2 (ja) 2015-03-04
US9647131B2 (en) 2017-05-09
JP2015092615A (ja) 2015-05-14
CN102034869B (zh) 2015-07-08
JP6170221B2 (ja) 2017-07-26
JP2011091382A (ja) 2011-05-06
US20140239299A1 (en) 2014-08-28
TW201133860A (en) 2011-10-01
JP2016213513A (ja) 2016-12-15
US8723173B2 (en) 2014-05-13
TWI512997B (zh) 2015-12-11
US20160027922A1 (en) 2016-01-28
US9153702B2 (en) 2015-10-06

Similar Documents

Publication Publication Date Title
CN102034869B (zh) 半导体装置、电力电路及半导体装置的制作方法
CN102576737B (zh) 半导体器件及其制造方法
CN101814529B (zh) 薄膜晶体管及其制造方法,以及半导体装置
TWI754402B (zh) 驅動電路、半導體裝置和用於製造半導體裝置的方法
CN101859710A (zh) 半导体装置及半导体装置的制造方法
Choi High-performance oxide TFTs with co-sputtered indium tin oxide and indium-gallium-zinc oxide at source and drain contacts

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150708

Termination date: 20210919

CF01 Termination of patent right due to non-payment of annual fee