TWI484639B - 薄膜電晶體 - Google Patents

薄膜電晶體 Download PDF

Info

Publication number
TWI484639B
TWI484639B TW099106350A TW99106350A TWI484639B TW I484639 B TWI484639 B TW I484639B TW 099106350 A TW099106350 A TW 099106350A TW 99106350 A TW99106350 A TW 99106350A TW I484639 B TWI484639 B TW I484639B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
semiconductor layer
thin film
film transistor
Prior art date
Application number
TW099106350A
Other languages
English (en)
Other versions
TW201104870A (en
Inventor
Hidekazu Miyairi
Takeyoshi Watabe
Takashi Shimazu
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201104870A publication Critical patent/TW201104870A/zh
Application granted granted Critical
Publication of TWI484639B publication Critical patent/TWI484639B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體
本發明係有關於薄膜電晶體與製造薄膜電晶體之方法，以及應用此薄膜電晶體之顯示裝置。
作為一種場效電晶體，已知的是薄膜電晶體中的通道形成區域係位於半導體層中，該半導體層係形成於具有絕緣表面之基板上。對於薄膜電晶體中的半導體層之使用非晶矽、微晶矽及多晶矽之技術已被揭露(參見專利文獻1至5)。薄膜電晶體之典型應用為液晶電視裝置，對於構成顯示螢幕之像素，薄膜電晶體被使用為開關電晶體。
[參考]
[專利文獻]
[專利文獻1]　日本公開專利申請案No.2001-053283
[專利文獻2]　日本公開專利申請案No.H5-129608
[專利文獻3]　日本公開專利申請案No.2005-049832
[專利文獻4]　日本公開專利申請案No. H7-131030
[專利文獻5]　日本公開專利申請案No. 2005-191546
使用非晶矽層形成通道之薄膜電晶體具有如低場效遷移率與導通電流小之問題。另一方面，使用微晶矽層形成通道之薄膜電晶體儘管其場效遷移率高於使用非晶矽層形成通道之薄膜電晶體的場效遷移率，仍具有關閉電流大因而無法獲得足夠的開關特性的問題。
使用多晶矽層於通道形成區域之薄膜電晶體，其特性為具有較上述兩種薄膜電晶體高得多之場效遷移率與大導通電流。因為這種特性，此薄膜電晶體不但供像素作為開關電晶體，亦能用於需要高速運作之驅動電路。
然而，使用多晶矽層形成之薄膜電晶體需要半導體層之結晶化處理，相較於使用非矽層形成之薄膜電晶體具有較高製造成本的問題。例如，包含於形成多晶矽層過程之雷射退火技術，具有因為雷射光照射面積較小而無法有效率地製造大螢幕液晶面板的問題。
製造液晶面板的玻璃基板年年在尺寸上成長如下：第3代(550mm×650mm)，第3.5代(600mm×720mm或620mm×750mm)，第4代(680mm×880mm或730mm×920mm)，第5代(1100mm×1300mm)，第6代(1500mm×1850mm)，第7代(1870mm×2200mm)，以及第8代(2200mm×2400mm)。從現在起，玻璃基板尺寸被期望能成長至第9代(2400mm×2800mm或2450mm×3050mm)及第10代(2950mm×3400mm)。玻璃基板尺寸之增加乃是基於成本設計最小化的觀念。
然而，以高產能製造可於如第10代(2950mm×3400mm)之大尺寸母玻璃基板上高速運作之薄膜電晶體的技術尚未建立，乃為工業界之問題。
因此，本發明實施例之目標為提供具備良好電氣特性的薄膜電晶體的高產量製造方法。
依據本發明一實施例，薄膜電晶體包含覆蓋閘電極之閘絕緣層；與閘絕緣層接觸之半導體層；與部分半導體層接觸且形成有源極區與汲極區之雜質半導體層。半導體層包含形成於閘絕緣層側之微晶半導體層與接觸該微晶半導體層之含有氮的微晶半導體區域。
依據本發明另一實施例，薄膜電晶體包含覆蓋閘電極之閘絕緣層；與閘絕緣層接觸之半導體層；與部分半導體層接觸且形成有源極區與汲極區之雜質半導體層。半導體層包含形成於閘絕緣層側之微晶半導體層與接觸該微晶半導體層之含有氮的微晶半導體區域，以及接觸該微晶半導體區域之含有氮的非晶半導體區域。
由SIMS所獲得該半導體層之氮濃度側面圖中，自該閘絕緣層向該雜質半導體層增加到達最大值然後減少。或者，由SIMS所獲得該半導體層之氮濃度側面圖中，自該閘絕緣層向該雜質半導體層增加而到達最大值然後實質上為一定值。又或者，由SIMS所獲得氮濃度側面圖於半導體層中具有最大值。此時最大值位於1×1020 atoms/cm3 至1×1021 atoms/cm3 範圍間，更佳的是2×1020 atoms/cm3 至1×1021 atoms/cm3 範圍間。
依據本發明另一實施例，薄膜電晶體包含閘絕緣層；與閘絕緣層接觸之微晶半導體層；與微晶半導體層接觸之混合層；與混合層接觸之含有非晶半導體之層以及與含有非晶半導體之層接觸之源極區與汲極區。混合層與含有非晶半導體之層各含有氮。
依據本發明另一實施例，薄膜電晶體包含閘絕緣層；與閘絕緣層接觸之微晶半導體層；與微晶半導體層接觸之混合層；與混合層接觸之含有非晶半導體之層；以及與含有非晶半導體之層接觸之源極區與汲極區。由SIMS所獲得之氮濃度側面圖於混合層中具有峰值濃度。
氮濃度側面圖之峰值濃度位於1×1020 atoms/cm3 至1×1021 atoms/cm3 範圍間，更佳的是2×1020 atoms/cm3 至1×1021 atoms/cm3 範圍間。混合層包含非晶半導體區與微晶半導體區。在此，微晶半導體區包含具有直徑介於1nm至10nm間之半導體晶粒及/或圓錐或方錐狀晶體區。
而且，混合層與含有非晶半導體之層各含有氮、NH群組或NH2 群組。
此外，混合層與含有非晶半導體之層中，位於相鄰微晶半導體區介面之間(也就是晶粒邊界)與介於微晶半導體區與非晶半導體區介面之間之半導體原子之懸空鍵與NH群組交叉耦合，因此缺陷數量減少，以形成傳輸載子之路徑。或者，懸空鍵終止於NH2 群組且因此缺陷數量降低。
結果，薄膜電晶體中，當電壓施加於源極與汲極電極時之介於閘絕緣層與源極與汲極區間的電阻降低，據此增加薄膜電晶體之導通電流與場效遷移率。含有非晶半導體之層使用具有較少缺陷且位於價帶能帶邊緣之能階尾端為陡峭的良序半導體層而形成。因此能帶間隙變得較寬，通道電流不容易流動。因此，藉由在背後通道側提供包含非晶半導體之層，可降低薄膜電晶體之關閉電流。
此處，除非在測量濃度之方法被提及情況下，濃度是以二次離子質譜儀(SIMS)量測。
需注意導通電流是指當薄膜電晶體開啟時流經源極電極與汲極電極間之電流。例如，以n通道薄膜電晶體為例，導通電流是指當薄膜電晶體閘極電壓高於臨界電壓時流經源極電極與汲極電極間之電流。
此外，關閉電流是指當薄膜電晶體關閉時流經源極電極與汲極電極間之電流。例如，以n通道薄膜電晶體為例，關閉電流是指當薄膜電晶體閘極電壓低於臨界電壓時流經源極電極與汲極電極間之電流。
如上所述，具有小關閉電流及大導通電流之薄膜電晶體可以高產能製造。
以下將參照圖式詳細敘述實施例。需注意本發明不受限於以下敘述，對熟悉該項技藝者當可輕易瞭解在不脫離本發明精神與範疇下，可將其模式及細節以各種方式修改。因此，本發明之揭露應不被解釋為受限於以下實施例所描述。注意以下本發明描述之結構中，相同部分或具相似功能部分於圖式中是以相同參考數字表示，並不再贅述。
(實施例1)
圖1為薄膜電晶體一實施例之橫截面圖。如圖1所示之薄膜電晶體包含位於基板101上的閘電極103、位於閘絕緣層105上的半導體層115、作為接觸於部分半導體層115上表面之源極區與汲極區的雜質半導體層127，以及接觸於雜質半導體層127之佈線125。半導體層115包含微晶半導體層115a、混合層115b以及含有非晶半導體之層129c，係依序堆疊於閘絕緣層105上。
具有足以抵擋製程中製程溫度的高抗熱性玻璃基板、陶瓷基板、塑膠基板或其類此者可用來作為基板101。此例中基板不需光傳輸特性，可使用表面具有絕緣層之金屬基板，例如不鏽鋼合金基板。玻璃基板可使用例如鋇硼矽酸鹽、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃或其類此者之無鹼玻璃基板。而且，玻璃基板101可使用具有以下任一尺寸之玻璃基板：第3代(550mm×650mm)，第3.5代(600mm×720mm或620mm×750mm)，第4代(680mm×880mm或730mm×920mm)，第5代(1100mm×1300mm)，第6代(1500mm×1850mm)，第7代(1870mm×2200mm)，第8代(2200mm×2400mm)，第9代(2400mm×2800mm或2450mm×3050mm)及第10代(2950mm×3400mm)。
閘電極103可以單層或堆疊層形成，使用金屬材質例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧或含有任一這些材質之合金材料作為其主要部分。或者，可使用以摻雜有例如磷之雜質的多晶矽為典型之半導體層，或AgPdCu合金。
用於閘電極103之雙層結構，將鉬層堆疊於鋁層上之雙層結構、將鉬層堆疊於銅層上之雙層結構、將氮化鈦層或氮化鉭層堆疊於銅層上之雙層結構、或將氮化鈦層及鉬層堆疊之雙層結構為較佳。用於閘電極103之三層結構，較佳堆疊結構為一鎢層或氮化鎢層，一鋁及矽之合金或鋁及鈦之合金層，及一氮化鈦或鈦層。當作為阻障層之金屬層堆疊於具有低電阻之層上時，電阻低且可防止金屬元素自金屬層至半導體層的擴散。
為改善閘電極103與基板101間之黏著，可於基板101與閘電極103間提供一含有上述任一金屬元素之氮化層。
閘絕緣層105可以藉由CVD方法、濺鍍法或類似方法而使用自氧化矽層、氮化矽層、氮氧化矽層、及矽氮氧化層其中任一種以單層或疊層所形成。
在本說明書中氮氧化矽含有之氧多於氮，此例中是以拉塞福背向散射分析(RBS)及氫氣正向散射分析(HFS)來測量，氮氧化矽所含之氧、氮、矽及氫較佳分別是50 at.%至70 at.%、0.5 at.%至15 at.%、25 at.%至35 at.%以及0.1 at.%至10 at.%。而且，矽氮氧化物含有之氮多於氧，此例中是以RBS及HFS來測量，矽氮氧化物含有之氧、氮、矽及氫較佳分別是5 at.%至30 at.%、20at.%至55at.%、25 at.%至35 at.%以及10at.%至30 at.%。注意氧、氮、矽及氫之百分比是落於以上範圍內，而氮氧化矽或矽氮氧化物所含有之原子總數定義在100 at.%。
圖2A及2B分別顯示半導體層115之結構。圖2A及2B分別為自閘絕緣層105至圖1中作為源極區與汲極區的雜質半導體層127部分的放大圖。
如圖2A所示，在半導體層115中，微晶半導體層115a、混合層115b以及含有非晶半導體之層129c係堆疊而成。
包含在微晶半導體層115a中的微晶半導體為具有晶體結構(包含單晶與多晶)之半導體。微晶半導體為具有第三態之半導體，就自由能量而言是穩定的且具有小範圍次序的結晶半導體，相對於基板表面正向成長之柱狀晶體或錐狀晶體中的晶格變形其直徑例如是介於2nm至200nm，較佳是介於10nm至80nm，更佳是介於20nm至50nm。因此，晶粒界面在一些例子中是形成於柱狀晶體或圓錐或方椎狀晶體之介面。
微晶半導體的典型例子為微晶矽，於拉曼光譜(Raman Spectrum)中之峰值偏移至較代表單晶矽的520cm-1 更低的波值。即，微晶矽於拉曼光譜中的峰值是介於代表單晶矽的520cm-1 與代表非晶矽的480cm-1 之間。微晶半導體可含有至少1 at.%的氫或鹵素以終止懸空鍵。而且，可含有稀有氣體元素如氦、氖、氬、氪或氙以促進晶格變形，微小晶體的穩定性可被加強而獲得有利的微晶半導體。關於微晶半導體的此類描述可見於例如美國專利No.4409134中。
微晶半導體層115a中含有以二次離子質譜儀量測之氧及氮的濃度設定在小於1×1018 atoms/cm3 ，此係為較佳，因微晶半導體層115a的結晶性能被改善。
混合層115b以及含有非晶半導體之層129c各含有氮。混合層115b含有之氮的濃度是介於1×1020 atoms/cm3 至1×1021 atoms/cm3 ，較佳的是介於2×1020 atoms/cm3 至1×1021 atoms/cm3 。
如圖2A所示，混合層115b包含微晶半導體區108a與填補於微晶半導體區108a間的非晶半導體區108b。具體來說，混合層115b包含自微晶半導體層115a以投影狀生長之微晶半導體區108a，及包含與含有非晶半導體之層129c相同種類半導體之非晶半導體區108b。介於微晶半導體層115a及混合層115b間的直虛線與介於混合層115b及含有非晶半導體之層129c間的直虛線各代表兩層間之介面；然而，在實際例子中，介於微晶半導體層115a及混合層115b間的介面與介於混合層115b及含有非晶半導體之層129c間的介面並不確定。
微晶半導體區108a包含具有圓錐形的或方錐狀的或投影狀的微晶半導體，其尾端自閘絕緣層105向含有非晶半導體之層129c變窄。注意微晶半導體區108a亦可包含具有圓錐形的或方錐狀的或投影狀的微晶半導體，其寬度自閘絕緣層105向含有非晶半導體之層129c增加。
此外於一些例子中，具有直徑介於1nm至10nm，較佳是1nm至5nm的半導體晶粒被作為在混合層115b之非晶半導體區108b中的微晶半導體區。
或者，如圖2B所示，於一些例子中混合層115b包含微晶半導體區108c與依次形成之微晶半導體區108a。具有均勻厚度之微晶半導體區108c位於微晶半導體層115a上，且微晶半導體區108a具有圓錐或方錐或投影之形狀，其尾端自閘絕緣層105向含有非晶半導體之層129c變窄。
如圖2A所示，包含於混合層115b中的微晶半導體區108a是微晶半導體層115a連續地形成。此外，如圖2B所示，包含於混合層115b中的微晶半導體區108c是自微晶半導體層115a連續地形成。
此外，包含於混合層115b中的非晶半導體區108b包含之半導體特性與含有非晶半導體之層129c實質上相同。
根據以上的描述，介於使用微晶半導體形成之區域與使用非晶半導體形成之區域間的介面，可對應於介於混合層中的微晶半導體區108a與非晶半導體區108b的介面；因此，介於微晶半導體區與非晶半導體區的橫斷面邊界可被描述為不平的或鋸齒狀的。
在本例中，微晶半導體區108a包含其尾端自閘絕緣層105向含有非晶半導體之層129c變窄之投影半導體晶粒。在混合層115b中的微晶半導體區的比例，在靠近微晶半導體層115a的區域相較靠近含有非晶半導體之層129c的區域要高。其理由如下。微晶半導體區108a是自微晶半導體層115a表面方向成長出膜厚度。藉由在來源氣體加入含有氮之氣體，或藉由在來源氣體加入含有氮之氣體並自該條件下降低氫氣至矽烷之流速以形成微晶半導體膜。微晶半導體區108a中的半導體晶粒之成長受到抑制，半導體晶粒變成圓錐或方錐之微晶半導體區，且非晶半導體逐漸沈積。這是由於微晶半導體區中氮的溶解度小於非晶半導體區中氮的溶解度。
要降低薄膜電晶體之關閉電流，可藉由將微晶半導體層115a與混合層115b的總厚度，也就是自位於微晶半導體層115a與閘絕緣層105間的介面至混合層115b中投影(投影部分)的尖端的距離，設定成介於3nm至80nm，較佳是5nm至50nm。
含有非晶半導體之層129c包含氮且為一半導體，其特性與包含在混合層115b中之非晶半導體區108b實質上相同。而且，含有非晶半導體之層129c可包含具有直徑介於1nm至10nm，較佳是1nm至5nm之半導體晶粒。包含非晶半導體之層129c為一半導體層，以CPM(Constant photocurrent method)或光激發螢光光譜(photoluminescence spectroscopy)量測出相較於傳統的非晶半導體層，於Urbach邊緣具有較小能量並具有少量的缺陷吸收光譜。即，包含非晶半導體之層129c為一良序半導體層，相較於傳統的非晶半導體層其具有較少缺陷且位於價帶能帶邊緣之能階尾端為陡峭的。由於包含非晶半導體之層129c中位於價帶能帶邊緣之能階尾端為陡峭的，能帶間隙較寬且通道電流較不易流動。因此，藉由在背後通道側提供包含非晶半導體之層129c，可降低薄膜電晶體之關閉電流。此外，藉由提供包含非晶半導體之層129c，可增加薄膜電晶體之導通電流及場效遷移率。
需注意包含於包含非晶半導體之層129c的非晶半導體典型為非晶矽。
此外，混合層115b與包含非晶半導體之層129c可各自包含NH群組或NH2 群組作為氮的典型範例。
如圖3所示，混合層115b係介於微晶半導體層115a與雜質半導體層127間，且包含非晶半導體之層129c並非介於混合層115b與雜質半導體層127間。混合層115b包含填充介於微晶半導體區108a空間的微晶半導體區108a與非晶半導體區108b。具體來說，混合層115b包含以投影狀自微晶半導體層115a延伸之微晶半導體區108a與非晶半導體區108b。如圖3所示結構，較佳的是混合層115b中微晶半導體區108a之比例是低的。更佳的是混合層115b中微晶半導體區108a之比例在介於一對雜質半導體層127間的區域中是低的，也就是載子流動區域。結果，薄膜電晶體之關閉電流可被降低。此外，在混合層115b中，於垂直方向中的電阻(薄膜厚度方向)，也就是介於半導體層與源極或汲極區間之電阻可被降低，且薄膜電晶體之導通電流及場效遷移率可增加。
需注意圖3中之混合層115b亦可包含如圖2B所示之微晶半導體區108c。
或者，如圖4A所示，標準非晶半導體層129d係介於含有非晶半導體之層129c與雜質半導體層127間。而且，標準非晶半導體層129d亦可如圖4B所示介於混合層115b與雜質半導體層127間。藉由此類結構，薄膜電晶體之關閉電流可被降低。
需注意圖4A與4B中之混合層115b亦可包含如圖2B所示之微晶半導體區108c。
本實施例中的薄膜電晶體之半導體層115中的雜質元素的濃度，特別是以SIMS所量測之氮及氫的濃度側面圖，將參照圖5、圖6及圖7來描述。
圖5所示為矽的二次離子強度，以及由SIMS所量測之氫、氮、氧、碳與氟在閘絕緣層105與形成於基板上之半導體層115深度方向分布的濃度側面圖。具體地說，所示為閘絕緣層105及構成如圖1所示半導體層115之微晶半導體層115a、混合層115b及含有非晶半導體之層129c的矽的二次離子強度和氫、氮、氧、碳與氟的分布濃度側面圖。
本實施例中，SIMS輪廓量測是藉由使用由ULVAC-PHI製造之PHI ADEPT-1010四極SIMS儀器所執行。結合1.0kev之主要Cs+ 束，1.0kev之主要Cs+ 束之輻射由含有非晶半導體之層129c之表面開始。
水平軸表示深度。含有非晶半導體之層129c形成於自深度200nm至深度235nm部分，混合層115b形成於自深度235nm至深度255nm部分，微晶半導體層115a形成於自深度255nm至深度260nm部分，且閘絕緣層105形成於自深度260nm至深度300nm部分。
左側之垂直軸表示氫、氮、氧、碳與氟之濃度，而右側垂直軸表示矽之二次離子強度。需注意氫、氮、氧、碳與氟之濃度是對半導體層115作量測，因此閘絕緣層中的並不精確。此外，對於介於閘絕緣層105與微晶半導體層115a間介面的精確濃度並未示出。
氮濃度側面圖自微晶半導體層115a至混合層115b具有增加之濃度。在混合層115b中，濃度自微晶半導體層115a連續增加而後逐漸減少。換句話說，在混合層115b中濃度具有一峰值(最大值)。此時氮濃度是介於1×1020 atoms/cm3 至1×1021 atoms/cm3 ，較佳是介於2×1020 atoms/cm3 至1×1021 atoms/cm3 。
氮濃度於含有非晶半導體之層129c中為定值。微晶半導體層115a與閘絕緣層105中之氮濃度側面圖，由於擊返效應、表面粗糙度及殘留於SIMS量測裝置中的氮之影響，自微晶半導體層115a至閘絕緣層105具有一尾部。然而，於微晶半導體層115a與閘絕緣層105中之實際氮濃度要比圖5所示來得低。
氫濃度側面圖自介於微晶半導體層115a及混合層115b間之介面混合層115b增加。氫濃度於含有非晶半導體之層129c中實質上為定值。於閘絕緣層105與微晶半導體層115a間介面之氫濃度峰值是由充電所引起。因此，氫濃度側面圖之峰值位置可設定在介於閘絕緣層105與微晶半導體層115a間介面處。由於充電顯示以上介面在矽之二次離子強度有一峰值。
氧濃度側面圖自微晶半導體層115a至混合層115b具有減少之濃度。氧濃度於含有非晶半導體之層129c中實質上為定值。
氟濃度側面圖自微晶半導體層115a至混合層115b具有減少之濃度。氟濃度於含有非晶半導體之層129c中實質上為定值。氟濃度側面圖於閘絕緣層105與微晶半導體層115a間之介面的峰值是由殘留於腔室的氟所引起，且於微晶半導體層115a沈積時被導入薄膜中。
圖5所示之半導體層具有之特徵為氮濃度於混合層115b中具有一峰值且於含有非晶半導體之層129c中為平坦(具有一定值)，此外，氫濃度於混合層115b中為增加且於含有非晶半導體之層129c中為定值。
或者，在圖6由SIMS所獲得之氮於深度方向濃度側面圖之模型圖中，氮濃度側面圖自微晶半導體層115a至混合層115b具有增加。在一些例子中，在混合層115b中，氮濃度側面圖自微晶半導體層115a連續增加而後於混合層115b及含有非晶半導體之層129c中變成平坦。此時氮濃度側面圖於混合層115b及含有非晶半導體之層129c中具有最大濃度。具有最大值之氮濃度介於1×1020 atoms/cm3 至1×1021 atoms/cm3 範圍中，較佳是介於2×1020 atoms/cm3 至1×1021 atoms/cm3 。
又或者，在圖7由SIMS所獲得之氫及氮於深度方向濃度側面圖之模型圖中，氮濃度側面圖自微晶半導體層115a至混合層115b具有增加。氮濃度側面圖於混合層115b中自微晶半導體層115a連續增加而後減少，且於一些例子中亦於含有非晶半導體之層129c中連續減少。在一些例子中，氮濃度側面圖於混合層115b中具有峰值濃度(最大值)。氮峰值濃度落於1×1020 atoms/cm3 至1×1021 atoms/cm3 範圍中，較佳是介於2×1020 atoms/cm3 至1×1021 atoms/cm3 。
圖5及圖7各顯示出氮濃度側面圖之最大值未存在於介於微晶半導體層115a至混合層115b間之介面而是位於混合層115b中的模式。然而沒有以上限制，氮濃度側面圖於介於微晶半導體層115a與混合層115b間之介面具有最大值。
需注意的是因為基底層所含的氮濃度或沈積裝置的處理腔室中所含的氮濃度，微晶半導體層115a之氮濃度側面圖於沈積中改變。當所含之氮盡可能減少的微晶半導體層115a形成時，微晶半導體層115a之結晶度可獲得改善，且可增加薄膜電晶體之場效遷移率及導通電流。
以下，將解釋微晶矽層所含的氮或氧在晶體成長上之影響。
本例中含有雜質元素(N原子或O原子)之矽的結晶過程是由古典分子動力學模擬所計算出。在分子動力學模擬中，原子間之實驗電位特性量測相互作用被定義，作用於每一原子之力被評估出。古典力學的法則被應用於每一原子且牛頓運動定律於數字上被解出，每一原子之運動(按時間改變)可確定地被追蹤。
此處，為了要在矽結晶核於非晶矽層產生後預估矽之晶體成長，關於非晶矽層不含任何雜質元素之例子與非晶矽層含有一雜質元素(N原子或O原子)之例子的計算模型如圖8A至8C所示。
圖8A所示模型為晶核141生成於不包含雜質元素之非晶矽層中，且具有平面定向(100)之單晶矽自晶核141成長。
圖8B所示模型為晶核141生成於含有0.5 at.%之O原子147的非晶矽層中，也就是在雜質元素之比例約為2.5×1020 atoms/cm3 且具有平面定向(100)之單晶矽自晶核141成長。
圖8C所示模型為晶核141生成於含有0.5 at.%之N原子145的非晶矽層中，也就是在雜質元素之比例約為2.5×1020 atoms/cm3 且具有平面定向(100)之單晶矽自晶核141成長。
圖8A至8C所示之三個計算模型中之古典分子動力學模擬係於1025℃下執行。
圖9A至9C所示為藉由模擬而改變圖8A之結構。具體來說，圖9A所示為0秒後之模型，圖9B所示為在1025℃下0.5毫微秒後之模型，圖9C所示為在1025℃下1毫微秒後之模型。
圖10A至10C所示為藉由模擬而改變圖8B之結構。具體來說，圖10A所示為0秒後之模型，圖10B所示為在1025℃下0.5毫微秒後之模型，圖10C所示為在1025℃下1毫微秒後之模型。
圖11A至11C所示為藉由模擬而改變圖8C之結構。具體來說，圖11A所示為0秒後之模型，圖11B所示為在1025℃下1毫微秒後之模型，圖11C所示為在1025℃下2毫微秒後之模型。
表1所示為矽在每一計算模型下之晶體成長速率。
如圖9A所示之晶核141成長區域被放大為圖9B中單晶矽的成長區域151a與圖9C中單晶矽的成長區域151b。因此，本例中在非晶矽層不含雜質元素情形下，矽143成長為晶體。
本例中非晶矽層含有O原子147，如圖10A所示之晶核141成長區域被放大為圖10B中單晶矽的成長區域155a與圖10C中單晶矽的成長區域155b。然而，與圖9A至9C中非晶矽層不含雜質元素之例相比，晶體成長區域小且晶體成長速率低。如圖10C所示，O原子147結合於單晶矽的成長區域155b，且整體薄膜之結晶度較好。
然而，當非晶矽層含有N原子時，雖然如圖11A所示之晶核141成長區域被放大為圖11B中單晶矽的成長區域153a與圖11C中單晶矽的成長區域153b，與圖9A至9C中非晶矽層不含雜質元素之例或圖10A至10C中非晶矽層含有O原子147之例相比，當在1025℃下之時間加倍時晶體成長區域仍然是小的。因此，於非晶矽層含有N原子之例中晶體成長速率低。此外，如圖11B、圖11C所示，N原子145未結合於單晶矽的成長區域153a或153b，而是存在於微晶半導體區域之介面或介於微晶半導體區域與非晶半導體區域間之介面。
接著，表2所示為單晶矽、SiN與SiO2 中矽原子間之鍵結距離(Si-Si)、矽原子與氮原子間之鍵結距離(Si-N)，及矽原子與氧原子間之鍵結距離(Si-O)。
圖28A至28C各自表示於二維方式下計算模式之局部結構的示意圖。圖28A為圖9C所示單晶矽之示意圖。圖28B為圖10C所示包含O原子之矽層區域之示意圖。圖28C為圖11C所示包含N原子之矽層區域之示意圖。
在單晶矽中，N原子及O原子皆為間隙雜質。O原子之配位數為2，且Si-O鍵結距離短於Si-N鍵結距離。因此，介於鍵結Si原子間的O原子傾向於被取代且當Si-O-Si鍵結產生時變形相對地小。另一方面，N原子之配位數為3，且Si-N鍵結距離長於Si-O鍵結距離，以致於矽層中的變形很容易被引起。因此，相較於O原子，N原子對矽結晶化之抑制程度較大是很可能發生的。圖28D為<111>結構之單晶矽中作為雜質之O原子鍵結於鍵結Si原子間之圖。雜質O原子存在於單晶矽之間隙位置，並置於具有<111>結構之鍵結Si原子間。
據此，因為配位數與介於N原子與Si原子間之鍵結距離所引起之變形，N原子降低矽結晶化的程度相較於也是間隙雜質之O原子來得更大。
根據以上所述，當晶體成長於混合層中時，氮未結合於晶體成長區域而分離於介於不同微晶半導體區域之間的介面，且氮會抑制晶體成長。因此，混合層中之晶體成長被抑制。而且，於晶體成長時未結合於微晶半導體區域之氮被分離於介於不同微晶半導體區域之間的介面及介於微晶半導體區域以及非晶半導體區域之間的介面。因此，氮濃度增加於介於不同微晶半導體區域之間的介面及介於微晶半導體區域以及非晶半導體區域之間的介面。因此，氮於混合層中具有高濃度。
此外，由於氮會抑制晶體成長且非晶半導體區增加，氫濃度側面圖為逐漸增加。因為鍵結矽原子於微晶半導體區域之比例高，此區域之氫濃度為低。另一方面，鍵結矽原子於非晶半導體區域之比例低，且懸空鍵較微晶半導體區域要多。由於氫與懸空鍵鍵結所以氫濃度為高。因此，由SIMS所量測出的氫濃度側面圖逐漸增加表示結晶度降低，且固定之氫濃度表示非晶半導體區域之形成。此外，微晶半導體區域具有圓錐形的或方錐狀的形狀。
由於混合層115b含有圓錐形的或方錐狀的微晶半導體區域108a，當電壓施加於源極或汲極電極時，垂直方向的電阻(薄膜厚度方向)，也就是微晶半導體層115a、混合層115b以及含有非晶半導體之層129c的電阻會減少。
混合層115b較佳為含有氮。這是因為當氮，典型為NH群組或NH2 群組，於微晶半導體區域108a中介於不同微晶半導體區域間之介面，或介於微晶半導體區域108a與非晶半導體區域108b間之介面與矽原子的懸空鍵鍵結時，缺陷將減少。因此，當混合層115b之氮濃度設定在介於1×1020 atoms/cm3 至1×1021 atoms/cm3 範圍中，較佳是介於2×1020 atoms/cm3 至1×1021 atoms/cm3 時，矽原子的懸空鍵可輕易與氮交聯，較佳是NH群組，以致於載子可輕易流動。或者，於前述介面之半導體原子的懸空鍵可端接於NH2 群組，以致於缺陷能階消失。因此，當薄膜電晶體係開啟且電壓施加於源極電極或汲極電極時，垂直方向的電阻(薄膜厚度方向)會降低。也就是，可增加薄膜電晶體之場效遷移率及導通電流。
而且，藉由將氧濃度減少至低於混合層115b中之氮濃度，中斷介於微晶半導體區域108a與非晶半導體區域108b間之介面載子傳輸的鍵結，與介於半導體晶粒間介面之缺陷將會減少。
此方法中，當使用介於通道形成區域與作為源極或汲極區域之雜質半導體層127間的微晶半導體層115a，與本身為具有較少缺陷之良序半導體層且價帶中之價帶邊緣的能階尾端陡峭的含有非晶半導體之層129c形成通道形成區域時，可降低薄膜電晶體之關閉電流。此外，藉由提供含有非晶半導體之層129c，可增加薄膜電晶體之導通電流及場效遷移率。而且，藉由提供含有圓錐形的或方錐狀微晶半導體區域108a的混合層115b以及如含有非晶半導體之層129c，可增加薄膜電晶體之導通電流及場效遷移率。
如圖1所示之雜質半導體層127對是使用加入磷之非晶矽，加入磷之微晶矽或其類此者所形成。需注意的是在以P-通道薄膜電晶體形成為薄膜電晶體之例子中，雜質半導體層127是使用加入硼之微晶矽、加入硼之非晶矽或其類此者而形成。需注意的是在混合層115b或包含非晶半導體之層129c與佈線125有歐姆接觸情形下，雜質半導體層127不一定要形成。
如圖1所示之佈線125可使用鋁、銅、鈦、釹、鈧、鉬、鉻、鉭、鎢或其類此者之其中任一而形成單層或堆疊層。加入用以防止小丘之元素的鋁合金也可被使用(例如可用於閘電極層103之A1-Nd合金)。佈線125也可具備堆疊結構，其中與雜質半導體層127接觸之層是以使用鈦、鉭、鉬、鎢或氮之任一元素所形成，且鋁或鋁合金形成於其處。而且，堆疊層結構為鋁或鋁合金之上表面與下表面各自被鈦、鉭、鉬、鎢或氮之任一元素所覆蓋。
如圖1、圖2A、圖2B、圖3、圖4A、圖4B、圖5、圖6、圖7所示之薄膜電晶體中，關閉電流可被降低，導通電流及場效遷移率可增加。此外，由於通道形成區域是使用微晶半導體層形成，薄膜電晶體在電性上退化較少且具有較高可靠度。而且，由於導通電流大，相較於使用非晶矽作為通道形成區域的薄膜電晶體，通道形成區域的面積，也就是薄膜電晶體的面積可降低。因此，此類薄膜電晶體可高度積體化。
(實施例2)
於此實施例中，將參照圖12A至12C、圖13A至13C及圖14A-1至14B-2對製造實施例1中的薄膜電晶體之方法做說明。
較佳的是形成於相同基板上的所有薄膜電晶體都具有相同的導電性，因為製程的步驟可降低。因此，在本實施例中，描述一種製造n-通道薄膜電晶體的方法。
首先，以下描述圖1中薄膜電晶體之製造過程。
如圖12A所示，閘電極103形成於基板101上。然後，形成閘絕緣層105以覆蓋閘電極103。之後，形成第一半導體層106。
藉由濺鍍法或真空蒸鍍法使用如實施例1中之材質形成閘電極103使基板101上覆蓋導電層，藉由微影法、噴墨法或其他類此者以形成光罩於導電層上，使用光罩以蝕刻導電層。而且，藉由以噴墨法放電銀、金、銅或其類此者之基板上的導電奈米膠，及烘烤導電奈米膠以形成閘電極103。此處，導電層形成於基板101上，而後使用以第一微影法所形成之保護遮罩而被蝕刻，從而形成閘電極103。
需注意的是，在微影法中，保護層可施加於基板之整個表面。或者，可使用印刷法將保護層印於欲形成保護遮罩之區域，而後，保護層曝光以保留光阻劑且降低成本。又或者，可使用雷射光源直接繪圖裝置將保護層曝光，以取代藉由使用曝光機對保護層曝光。
此外，當閘電極103側表面為錐形狀時，半導體層與形成於閘電極103上之階梯部分之佈線層的開路可被降低。為了在閘電極103側表面形成錐形狀，當保護遮罩尺寸縮小時可執行蝕刻。
透過閘電極103形成步驟，閘佈線(掃瞄線)與電容佈線也可同時形成。需注意的是「掃瞄線」指的是選擇像素的佈線，而「電容佈線」指的是連接像素中電容之一電極之佈線。然而，不以此為限，閘電極103與閘佈線及電容佈線其中之一或兩者可以分開的步驟形成。
閘絕緣層105可藉由CVD方法、濺鍍法或類此者使用如實施例1中之材質形成。在以CVD方法形成閘絕緣層105過程中，藉由施加高頻功率或位於VHF頻段中的高頻功率以產生輝光放電電漿，高頻功率之頻率介於3MHz至30MHz，典型的是13.56MHz或27.12MHz，位於VHF頻段中的高頻功率之頻率介於30MHz至約300MHz，典型的是60MHz。而且，閘絕緣層105可使用具有高頻(大於或等於1GHz)的微波電漿CVD裝置而形成。當閘絕緣層105藉由微波電漿CVD裝置形成時，可增加介於閘電極與汲極和源極電極間之耐受電壓，因此，可獲得高可靠性的薄膜電晶體。
而且，藉由使用有機矽烷氣體為閘絕緣層105之CVD方法形成矽氧化層，可改善稍後形成之第一半導體層之結晶度，以致薄膜電晶體的導通電流及場效遷移率可增加。含矽之化合物如矽酸乙酯(TEOS)(化學式：Si(OC2 H5 )4 )、四甲基矽烷(TMS)(化學式：Si(CH3 )4 )、有機矽化合物(TMCTS)、八甲基環狀四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(化學式：SiH(OC2 H5 )3 )或三亞二甲基矽烷(化學式：SiH(N(CH3 )2 )3 )可使用來作為有機矽烷氣體。
使用典型為微晶矽層、微晶矽鍺層、微晶鍺層或其類此者之微晶半導體層形成第一半導體層106。第一半導體層106所形成之厚度為介於3nm至10nm，較佳的是3nm至5nm。因此，在稍後形成之第二半導體層中，可控制以圓錐形的或方錐狀投影(投影部分)形成之各個微晶半導體區域的長度，薄膜電晶體之導通電流及關閉電流也可被控制。
在電漿CVD裝置的反應腔室中，藉由使用含有矽或鍺與氫之沉積氣體混合之輝光放電電漿，以形成第一半導體層106。或者，藉由使用含有矽或鍺、氫以及如氦、氖、氬、氪或氙之稀有氣體的沉積氣體混合之輝光放電電漿，以形成第一半導體層106。使用藉由以流速介於沉積氣體10至2000倍(較佳是介於10至200倍)之氫來稀釋含有矽或鍺之沉積氣體而獲得之混合物，形成微晶矽、微晶矽鍺、微晶鍺或其類此者。
含有矽或鍺之沉積氣體典型例子為SiH4 、Si2 H6 、GeH4 及Ge2 H6 。
藉由使用如氦、氖、氬、氪或氙之稀有氣體作為來源氣體於第一半導體層106，可增加第一半導體層106之沈積速率。當沈積速率增加，混入第一半導體層106之雜質數量可降低，使得第一半導體層106之結晶度改善。因此，薄膜電晶體之導通電流與場效遷移率增加，且薄膜電晶體之產能亦可提升。
當第一半導體層106形成時，藉由施加頻率介於3MHz至30MHz，典型的是13.56MHz之高頻功率、在HF頻段具有27.12MHz頻率之高頻功率、或在VHF頻段具有頻率介於30MHz至大約300MHz，典型的是60MHz之高頻功率，可產生輝光放電電漿。據此，藉由施加具有大於或等於1GHz之微波頻率的高頻功率以產生輝光放電電漿。使用於VHF頻段中之高頻功率或微波頻率，可增加沈積速率。此外，藉由VHF頻段中之高頻功率疊加於HF頻段中之高頻功率，當使用大尺寸基板時電漿之不均勻可降低，均勻性可增加且沈積速率可增加。
需注意的是在第一半導體層106形成之前，藉由當耗盡處理腔室中的氣體時引入含有矽或鍺之沈積氣體，以移除CVD裝置之處理腔室中的雜質元素，以致稍後形成之薄膜電晶體之閘絕緣層105與第一半導體層106中之雜質元素數量降低，且因此，可改善薄膜電晶體之電性。
接著，如圖12B所示，第二半導體層107沈積於第一半導體層106之上，藉以形成混合層107b以及含有非晶半導體之層107c。然後，雜質半導體層109與導電層111形成於第二半導體層107上。之後，第二保護遮罩113形成於導電層111上。
藉由使用第一半導體層106(微晶半導體層)為晶種於晶體部分地成長之狀態下，形成混合層107b以及含有非晶半導體之層107c。
在電漿CVD裝置的反應腔室中，藉由使用含有矽或鍺之沉積氣體、氫以及含有氮之氣體的混合之輝光放電電漿，以形成第二半導體層107。包含氮之氣體例如包括氨、氮、氟化氮、氯氮、氯胺或氟胺及其類此者。
在本例中，含有矽或鍺之沈積氣體與氫氣之流速比值和形成第一半導體層106例子中之形成微晶半導體層相同，且含有氮之氣體被用來作為來源氣體，藉此與第一半導體層106之沈積狀況相比，晶體成長更加被壓抑。結果，混合層107b以及由良序半導體層所形成具有較少缺陷且位於價帶能帶邊緣之能階尾端為陡峭之含有非晶半導體之層107c形成於第二半導體層107中。
此處，形成第二半導體層107狀況之典型例子如下。氫之流速是含有矽或鍺之沉積氣體的10至2000倍，較佳是介於10至200倍。需注意的是，於形成正常非晶半導體層之狀況之典型例子中，氫之流速是含有矽或鍺之沉積氣體的0至5倍。
如氦、氖、氬、氪或氙之稀有氣體被導入至第二半導體層107之來源氣體中，藉此增加第二半導體層107之沉積速率。
需注意的是當如氦、氖、氟、氪或氙之稀有氣體被導入至第二半導體層107之來源氣體中時，第二半導體層107之結晶度增加且薄膜電晶體之關閉電流增加；因此，較佳的是控制含有矽或鍺之沉積氣體、氫，以及含有氮之氣體的混合比例。典型的是，含有矽或鍺之沉積氣體的流速相對於會增加非晶形態的氫而增加，藉此混合層107b與含有非晶半導體之層107c之結晶度與非晶性可獲得控制。
在沉積第二半導體層107之初期階段，由於含有氮之氣體包含於來源氣體中，晶體成長被部分地受到抑制。因此，在圓錐形的或方錐狀的微晶半導體區成長時，形成非晶半導體區。之後，圓錐形的或方錐狀的微晶半導體區成長停止且含有非晶半導體之層形成。在一些例子中，在圓錐形的或方錐狀的微晶半導體區成長前，使用第一半導體層106作為晶種沈積微晶半導體層於第一半導體層106之整個表面上。
因此，圖1中的微晶半導體層115a對應於圖12A中第一半導體層106。
此外，圖1中的混合層115b對應於圖12B中第二半導體層107中的混合層107b。
此外，圖1中含有非晶半導體之層129c對應於圖12B中第二半導體層107中含有非晶半導體之層107c。
在電漿CVD裝置的反應腔室中，藉由使用含有矽或鍺之沉積氣體、氫及膦(以氫或矽烷稀釋)之混合之輝光放電電漿，以形成雜質半導體層109。加入磷之非晶矽或加入磷之微晶矽是藉由以氫稀釋含有矽或鍺之沉積氣體所形成。在製造P-通道薄膜電晶體例子中，雜質半導體層109可藉由使用二硼烷取代膦之輝光放電電漿形成。
導電層111可藉由使用類似於圖1中佈線125的材料所形成。導電層111可由CVD法(化學氣相沉積)，濺鍍法或真空蒸鍍法形成。或者，導電層111可藉由以印刷法(Screen printing method)、噴墨法或其類似物放電銀、金、銅或其類此者之導電奈米膠，及烘烤該導電奈米膠而形成。
保護遮罩113是藉由第二微影程序所形成。保護遮罩113有具有不同厚度的區域。此類保護遮罩可藉由使用多段式調整光罩而形成。由於光罩及製程步驟數量的減少，較佳使用的是多段式調整光罩。在本實施例中，多段式調整光罩使用於形成第一半導體層106與第二半導體層107之圖樣過程及形成源極區與汲極區之過程中。
多段式調整光罩為能夠以多階光量曝光之光罩；典型的，曝光能以三階的光量實行以提供曝光區、半曝光區以及未曝光區。藉由使用多段式調整光罩的曝光與顯影步驟，可形成具有多重厚度(典型的是二種厚度)之光罩。因此，藉由使用多段式調整光罩，可降低光罩數量。
圖14A-1與圖14B-1所示為典型之多段式調整光罩截面圖。圖14A-1表示灰色調光罩180以及圖14B-1表示半調式光罩185。
圖14A-1所示之灰色調光罩180包括使用遮光層形成在透光基板181上的遮光部182，以及供作遮光層圖型之繞射光柵部183。
繞射光柵部183具有光柵、反復點、網目或其類此者，其間距小於或等於用作曝光光源之光解析極限，藉以控制光透射率。繞射光柵部183之光柵、反復點或網目可以間隙均勻地或不間隙均勻地方式提供。
可使用石英或其類此者作為光傳輸基板181。用以形成遮光部182的遮光層及繞射光柵部183可使用鉻、氧化鉻或其類此者形成。
如圖14A-2所示灰色調光罩180受光照射以進行曝光，遮光部182所覆蓋之區域的透光率是0%，而未提供遮光部182及繞射光柵部183之區域的透光率是100%。繞射光柵部183之透光率大約是介於10%至70%間，可藉由繞射光柵之光柵、反覆點、網目或其類此者的間距而調整。
如圖14B-1所示之半調式光罩185包括使用半透光層形成於透光基板186上的半透光部187，以及使用半遮光層形成之遮光部188。
半透光部187可使用一層MoSiN、MoSi、MoSiO、MoSiON、CrSi或其類此者而形成。遮光部188可使用類似於灰色調光罩之遮光層的材料而形成，以及鉻、氧化鉻或其類此者為較佳。
如圖14B-2所示半調式光罩185受光照射以進行曝光，遮光部188所覆蓋之區域的透光率是0%，而未提供遮光部188及半透光部187之區域的透光率是100%。半透光部187之透光率大約是介於10%至70%間，可藉由使用材料之種類、厚度而調整。
藉由使用多調式光罩及顯影液作曝光，可形成具有不同厚度區域之光阻遮罩。
接著，使用光阻遮罩113，對第一半導體層106、第二半導體層107、雜質半導體層109及導電層111蝕刻。經由此程序，第一半導體層106、第二半導體層107、雜質半導體層109及導電層111被切割形成第三半導體層115、雜質半導體層117及導電層119。第三半導體層115包括微晶半導體層115a、混合層115b以及含有非晶半導體之層115c(圖12C)。
接著，光阻遮罩113尺寸降低以形成分離光阻遮罩123。使用氧電漿之灰化可使光阻遮罩尺寸縮小。此處灰化是實行於光阻遮罩113上以使光阻遮罩113分離於閘電極。據此，可形成光阻遮罩123(圖13A)。
接著，使用光阻遮罩123蝕刻導電層119，作為源極與汲極電極之佈線125形成(圖13B)。導電層119之蝕刻較佳的是以濕蝕刻實行。藉由濕蝕刻，導電層被等向性蝕刻。結果，導電層之側表面相較於光阻遮罩123位於一較內側邊，因此形成佈線125。佈線125不只作為源極與汲極電極，也作為信號線。然不以此為限信號線可與源極與汲極電極分離。
接著，使用光阻遮罩123，含有非晶半導體之層115c及雜質半導體層117被部分蝕刻。此處使用乾蝕刻。藉由以上步驟，形成於表面具有一凹陷之含有非晶半導體之層129c及作為源極與汲極區之雜質半導體層127(圖13C)。之後光阻遮罩123被移除。
注意此處，導電層119是被濕蝕刻所蝕刻，而含有非晶半導體之層115c及雜質半導體層117被乾蝕刻所蝕刻。因此，導電層119是被等向性蝕刻，佈線125之側表面不與雜質半導體層127之側表面對齊，且雜質半導體層127之側表面相較於佈線125之側表面位於更外側邊。
或者，於蝕刻導電層119及移除光阻遮罩123後將雜質半導體層117與含有非晶半導體之層115c部分蝕刻。經由蝕刻，使用佈線125作為遮罩以蝕刻雜質半導體層117，以使佈線125之側表面實質上與雜質半導體層127之側表面對齊。
接著，實行乾蝕刻。乾蝕刻之條件被設定，使得含有非晶半導體之層129c之暴露區域不會受破壞，且對於含有非晶半導體之層129c之蝕刻率較低。換句話說，適用一條件，其使得含有非晶半導體之層129c幾乎不受破壞，且含有非晶半導體之層129c之暴露區域厚度幾乎不會減少。以氯為基礎之氣體典型為Cl2 ，CF4 ，N2 或其類此者被作為蝕刻氣體。蝕刻方法並無特殊限制，感應耦合電漿(ICP)法、電容式耦合電漿(CCP)法、電子迴旋共振器(ECR)法、反應式離子蝕刻法(RIE)或其類此者皆可使用。
接著，含有非晶半導體之層129c之表面可能受電漿處理，典型的如水電漿處理、氨電漿處理、氮電漿處理或其類此者。
水電漿處理可藉由使用含有以水作為主要成分之氣體如水蒸氣(H2 O蒸氣)以產生電漿，而導入反應空間中。
如上所述，在雜質半導體層127形成之後，乾蝕刻於含有非晶半導體之層129c不受破壞的情形下進行，藉以移除例如存在於含有非晶半導體之層129c之暴露區域上的殘餘物之雜質。並且，於乾蝕刻後，水電漿處理被執行，藉以移除光阻遮罩之殘餘物。藉由電漿處理，確保源極與汲極區之間的絕緣，且因此可降低薄膜電晶體之關閉電流，且可減少電性的改變。
透過這些步驟，具有使用微晶半導體層形成之通道形成區域的薄膜電晶體可以少量的光罩而製作。而且，可以高產能製造具有低關閉電流、大導通電流及高場效遷移率的薄膜電晶體。
(實施例3)
在本實施例中，用以製造不同於實施例2中薄膜電晶體之薄膜電晶體製造方法將參照圖12A至圖12C、圖15A至圖15C及圖16A與圖16B描述。
於實施例2中，閘電極103形成於基板101上。然後，形成閘絕緣層105以覆蓋閘電極103，且形成第一半導體層106(圖12A)。接著，於實施例2中，晶體自第一半導體層106成長，藉以形成第二半導體層107(混合層107b以及含有非晶半導體之層107c)。然後，雜質半導體層109形成於第二半導體層107上(圖15A)。之後，光阻遮罩(圖未示)形成於雜質半導體層109上。
接著，使用光阻遮罩對第二半導體層107及雜質半導體層109蝕刻。藉由此步驟，切割第二半導體層107及雜質半導體層109，以形成第二半導體層115(微晶半導體層115a、混合層115b及含有非晶半導體之層115c)與雜質元素層117(圖15B)。
接著，導電層111形成於閘絕緣層105、第二半導體層115及雜質半導體層117上(圖15C)。
然後，光阻遮罩(圖未示)被形成於導電層111上，且使用光阻遮罩蝕刻導電層111，以形成作為源極與汲極電極之佈線133(圖16A)。
接著，雜質半導體層117被部分蝕刻以形成作為源極區與汲極區之雜質半導體層127。此外，含有非晶半導體之層115c被部分蝕刻，藉此形成具有凹陷部之含有非晶半導體之層129c(圖16B)。
經由以上步驟，可製造一薄膜電晶體。
於形成佈線133後，於不移除光阻遮罩下將雜質半導體層117與含有非晶半導體之層115c部分蝕刻；然而，雜質半導體層117與含有非晶半導體之層115c可在光阻遮罩被移除後被部分蝕刻。經由蝕刻，使用佈線133作為遮罩蝕刻雜質半導體層117，以使佈線133之側表面實質上與雜質半導體層127之側表面對齊。
接著，於光阻遮罩被移除後實行乾蝕刻。乾蝕刻條件被設定，使得含有非晶半導體之層129c之暴露區域不會受破壞，且對於含有非晶半導體之層129c之蝕刻率較低。換句話說，適用一條件，其使得含有非晶半導體之層129c幾乎不受破壞，且含有非晶半導體之層129c之暴露區域厚度幾乎不會減少。
接著，含有非晶半導體之層129c之表面可被水電漿、氨電漿、氮電漿處理或其類此者所照射。
水電漿處理可藉由使用含有以水作為主要成分之氣體如水蒸氣(H2 O蒸氣)以產生電漿，而導入反應空間中。
如上所述，在含有非晶半導體之層129c形成之後，乾蝕刻於含有非晶半導體之層129c不受破壞的情形下進行，藉以移除例如存在於含有非晶半導體之層129c之暴露區域上的殘餘物之雜質。並且，於乾蝕刻後，水電漿處理被執行，藉以移除光阻遮罩之殘餘物。藉由電漿處理，確保源極區與汲極區之間的絕緣，且因此可降低薄膜電晶體之關閉電流，並可減少電性的改變。
透過這些步驟，可製作具有使用微晶半導體層形成之通道形成區域的薄膜電晶體。而且，可以高產能製造具有低關閉電流、大導通電流及高場效遷移率的薄膜電晶體。
(實施例4)
在本實施例中，自形成閘絕緣層步驟至形成雜質半導體層步驟之一系列步驟可應用於實施例2與3，將以參照圖17之時序圖描述。需注意閘絕緣層是於矽氮氧化層堆疊於矽氮化層情形下形成。
首先，具有閘電極103之基板101於CVD裝置中的處理腔室中加熱，且用以沈積矽氮化層之來源氣體被導入處理腔室中(圖17中的預處理201)。在此例中，來源氣體被導入且穩定化，SiH4 流速為40sccm，H2 流速為500sccm，N2 流速為550sccm，且NH3 流速為140sccm，處理腔室中壓力為100Pa，基板溫度為280℃，輸出為370W，於此情形下實行電漿放電，據此形成厚度約為110nm的矽氮化層。之後，僅於停止供應SiH4 ，且於幾秒後(此實施例中為5秒)，停止電漿放電(圖17中形成SiN 203)。這是因為當處理腔室中仍有SiH4 之狀態下停止電漿放電時，會形成含有矽為主要成分之粒狀的化合物或粉狀的化合物使良率降低。
接著，用以沈積矽氮化層之來源氣體耗盡，用以沈積矽氮氧化層之來源氣體被導入處理腔室中(圖17中的氣體置換205)。此處例子中，來源氣體被導入且穩定化，SiH4 流速為30sccm，N2 O流速為1200sccm，處理腔室中壓力為40Pa，基板溫度為280℃，輸出為50W，電漿放電於此情形下被實行，據此形成厚度約為110nm的矽氮氧化層。之後，類似於矽氮化層之形成，只有SiH4 之供應被停止，且於幾秒後(此實施例中為5秒)，停止電漿放電(圖17中形成SiON 207)。
經由以上步驟，形成閘絕緣層105。於閘絕緣層105形成後，基板101載於處理腔室外(圖17中卸載205)。
於基板101載於處理腔室外後，導入例如NF3 氣體於處理腔室中以潔淨處理腔室內部(圖17中潔淨處理227)。之後，執行於處理腔室中形成非晶矽層的處理(圖17中預塗佈處理229)。非晶矽層藉此處理形成於處理腔室內壁上。之後，裝載基板101於反應腔室內(圖17中載入231)。
接著，導入用以沈積第一半導體層106的來源氣體於處理腔室中(圖17中替代氣體209)。然後，第一半導體層106形成於閘絕緣層105上。此處例子中，來源氣體被導入且穩定化，SiH4 流速為10sccm，H2 流速為1500sccm，且Ar流速為1500sccm，處理腔室中壓力為280Pa，基板溫度為280℃，輸出為50W，電漿放電於此情形下被實行，據此形成厚度約為5nm作為第一半導體層106的微晶矽層。其後，類似於如上所述矽氮化層之形成或類似者，只有停止SiH4 之供應，且於幾秒後(此實施例中為5秒)，電漿放電停止(圖17中第一半導體層211之形成)。
接著，供應氮氣於第一半導體層106的表面。此處，第一半導體層106的表面暴露於氨中，藉以供應氮氣(此處是指「沖洗處理」)(圖17中沖洗處理213)。而且，氫氣可含於氨中。或者，氮氣可取代氨而導入處理腔室中。又或者，氨及氮氣兩者皆導入處理腔室中。此例中，處理腔室中壓力介於20Pa至30Pa，基板溫度為280℃，處理時間為60秒。注意於此流程之處理中，基板101只暴露於氨中。然而，也可實行電漿處理。其後，這些氣體被耗盡且用以沈積第二半導體層107之氣體被導入(圖17中替代氣體215)。
接著，形成第二半導體層107。此處例子中，來源氣體被導入且穩定化，SiH4 流速為30sccm，H2 流速為1500sccm，處理腔室中壓力為280Pa，基板溫度為280℃，RF功率來源頻率為13.56MHz，RF功率來源之輸出功率為50W，電漿放電於此情形下被實行，據此形成厚度約為150nm的第二半導體層107。
在形成第二半導體層107步驟中，藉由沖洗處理被導入處理腔室中之氨藉由電漿放電被分解，然後，由氨之分解而得到的氮於沈積時被引入第二半導體層107，以形成各自含有氮之混合層與含有非晶半導體之層。而且，NH群組或NH2 群組透過氨之分解而形成，因此，當第二半導體層107被沈積時懸空鍵與NH群組交叉鏈接。或者，懸空鍵可終止於NH2 群組。注意於此例中氮氣被導入處理腔室中作為含有氮之氣體，反應藉由電漿放電發生於氮氣與第二半導體層107來源氣體所含之氫氣之間，以產生NH群組或NH2 群組。第二半導體層107中不同之懸空鍵交叉鏈接於NH群組。此外，第二半導體層107中不同的懸空鍵終止於NH2 群組且缺陷數量消失。
之後，類似於矽氮化層或類似者之形成，只停止供應SiH4 ，並於幾秒後(此實施例中為5秒)，電漿放電停止(圖17中第二半導體層217之形成)。之後，這些氣體被耗盡且用以沈積雜質半導體層109之氣體被導入(圖17中替代氣體219)。
在藉由以上方法形成之第二半導體層107中，以二次離子質譜儀所測量之氮濃度如實施例1中所述，於初期沈積第二半導體層107中氮被隔離於微晶半導體區域之介面。之後，氮含於含有非晶半導體層中。然而，在第二半導體層107沈積時，於CVD裝置的處理腔室中氮之數量降低。因此，於氮濃度於混合層107b具有峰值後，其於含有非晶半導體之層107c之沈積方向減少。
需注意如圖17之虛線235a所示，氨被供應至形成第二半導體層217之處理腔室中。如圖17之虛線235b所示，供應取代氨之氮氣。又或者，氨及氮氣兩者皆導入處理腔室中。又或者，可供應氮氟化物、氯氮、氯胺、氟胺或類似者以取代氨及氮氣。結果，第二半導體層107中之氮濃度增加，使得第二半導體層107中之懸空鍵交叉鏈接，導致缺陷數量降低。此外，懸空鍵終止且缺陷數量降低。
在藉由以上方法形成之第二半導體層107中，以二次離子質譜儀所測量之氮濃度在混合層107b中具有峰值(最大值)，且於含有非晶半導體之層107c之沈積方向固定。
或者，於第二半導體層217之形成中，使用稀有氣體為如虛線236所示之來源氣體。結果，第二半導體層107之生成率增加。
接著，雜質半導體層109形成於第二半導體層107的整個表面上。在之後過程中，雜質半導體層109圖型化至作為源極與汲極區之雜質半導體層127。首先，用以沈積雜質半導體層109之來源氣體被導入至處理腔室中。在此例中，來源氣體被導入且穩定化，SiH4 流速為100sccm，以氫氣稀釋PH3 至0.5vol%之混合氣體流速為170sccm。而且，處理腔室中壓力為280Pa，基板溫度為280℃，輸出為60W，於此情形下實行電漿放電，據此形成厚度約為50nm的含磷之非晶矽層。之後，以類似於前述之氮化矽層或類似者之形成方式，僅停止供應SiH4 ，並於幾秒後(此實施例中為5秒)，停止電漿放電(圖17中雜質半導體層221之形成)。之後，這些氣體被耗盡(圖17中耗盡223)。
如上所述，包含與雜質半導體層109上之成分可被形成。
經由以上步驟，形成含有氮之微晶半導體區以及含有氮之非晶半導體區。即，圓錐形的或方錐狀的微晶半導體區及具有較少缺陷且價帶中之價帶邊緣的能階尾端陡峭之良序半導體層可被形成。結果，可製造具有大導通電流及高場效遷移率，及小關閉電流之薄膜電晶體。
(實施例5)
在本實施例中，將描述自形成閘絕緣層步驟至形成雜質半導體層步驟之一系列步驟，可應用於實施例2與3。
在本實施例中，於第二半導體層107形成前潔淨處理腔室內部，之後，腔室內壁上覆蓋有矽氮化層，據此氮被包含於第二半導體層107中且氮濃度受控制。形成閘絕緣層105的方法類似於實施例4；因此，自形成第一半導體層106步驟至形成雜質半導體層109步驟之一系列步驟將如下以參照圖18描述。
第一半導體層106形成於閘絕緣層105的整個表面上。首先，用以沈積第一半導體層106之來源氣體被導入至處理腔室中。在此例中，以類似於實施例2之方法，形成厚度約為5nm的微晶矽層作為第一半導體層106。之後，停止電漿放電(圖18中第一半導體層211之形成)。然後，基板101載於處理腔室外(圖18中卸載225)。
於基板101載於處理腔室外之後，例如將NF3 氣體導入處理腔室中且潔淨處理腔室內部(圖18中潔淨處理227)。之後，執行於處理腔室中形成矽氮化層的處理(圖18中預塗佈處理233)。矽氮化層是於類似於實施例2中作為閘絕緣層的矽氮化層之方式形成。藉由此處理，矽氮化層形成於處理腔室之內壁面上。之後，裝載基板101至處理腔室內(圖18中之載入231)。
需注意潔淨處理227不是必需被實行，其可改善產量。
接著，導入用以沈積第二半導體層107的來源氣體於處理腔室中(圖18中替代氣體215)。然後，形成第二半導體層107。在此如同實施例2，第二半導體層107形成厚度為150nm。之後，電漿放電停止(圖18中第二半導體層217之形成)。
在形成第二半導體層107步驟中，當形成於處理腔室中之矽氮化層暴露於電漿時，氮氣被解離且引入沈積之第二半導體層107。因此，形成各含有氮之混合層與含有非晶半導體之層。而且，當矽氮化層暴露於電漿時，NH群組或NH2 群組形成；因此，當第二半導體層107被沈積時懸空鍵與NH群組交叉鏈接。或者，懸空鍵可終止於NH2 群組。
在藉由以上方法形成之第二半導體層107中，以二次離子質譜儀所測量之氮濃度如實施例1中所述，於初期沈積第二半導體層107中氮被隔離於微晶半導體區域之介面。之後，氮含於含有非晶半導體層中。然而，在第二半導體層107沈積時，於CVD裝置的處理腔室中氮之數量降低。因此，於氮濃度於混合層107b具有峰值後，其於含有非晶半導體之層107c之沈積方向減少。
需注意如圖18之虛線237a所示，在形成第二半導體層217中，氨被供應至處理腔室。如虛線237b所示，供應取代氨之氮氣。又或者，氨及氮氣兩者皆導入處理腔室中。又或者，可供應氮氟化物、氯氮、氯胺、氟胺或類似者以取代氨及氮氣。結果，第二半導體層107中之氮濃度增加，使得第二半導體層107之懸空鍵交叉鏈接，導致缺陷數量降低。或者，第二半導體層107之懸空鍵終止而缺陷數量降低。
在藉由以上方法形成之第二半導體層107中，以二次離子質譜儀所測量之氮濃度在混合層107b中具有峰值(最大值)，且於含有非晶半導體之層107c之沈積方向固定。
或者，於第二半導體層217之形成中，使用稀有氣體為如虛線238所示之來源氣體。結果，第二半導體層107之生成率增加。
然後，這些氣體被耗盡而用以沈積雜質半導體層109之氣體被導入(圖18中替代氣體219)。如同實施例1方式，形成雜質半導體層109(圖18中雜質半導體層221之形成)。之後，雜質半導體層109之來源氣體耗盡(圖18中耗盡223)。
經由此步驟，於預塗佈處理中被導入處理腔室中的氨被電漿放電所解離，以使電漿中含有氮。而且，當形成於處理腔室內壁上的矽氮化層暴露於電漿時，一部份之矽氮化層解離使電漿中含有氮。結果，第二半導體層可含有氮。
此外，於此例中，含有氮之氣體被供應至形成第二半導體層107之處理腔室中，而且，產生NH群組或NH2 群組。如上所述，包含於半導體層中之懸空鍵交叉鏈接於NH群組。而且，包含於半導體層中之懸空鍵可終止於NH2 群組。因此，含有氮之氣體被供應以於處理腔室中形成第二半導體層107，形成懸空鍵交叉鏈接之含有NH群組之半導體層。而且，包括懸空鍵終止於NH2 群組之半導體層可形成。此外，含有氮之微晶半導體區被形成於混合層中。
此外，於形成第二半導體層前藉由將矽氮化層覆蓋於處理腔室內壁上，控制氮之濃度且形成第二半導體層。
此外，藉由將矽氮化層覆蓋於處理腔室內壁上，可防止包含於處理腔室內壁上之元素或類似者被混合至第二半導體層107。
需注意的是如以上所述，形成第二半導體層107之處理腔室與形成第一半導體層106之處理腔室相同，潔淨處理與預塗佈處理於形成第一半導體層106後執行；然而，此實施例可與實施例2至4中之任一個組合而實行。即，在第一半導體層106被沈積後，矽氮化層形成於處理腔室中且沖洗處理213被進一步實行。
經由以上步驟，形成含有氮之微晶半導體區以及含有氮之非晶半導體區。即，圓錐形的或方錐狀的微晶半導體區及具有較少缺陷且價帶中之價帶邊緣的能階尾端陡峭之良序半導體層可被形成。結果，可製造具有大導通電流及高場效遷移率，及小關閉電流之薄膜電晶體。
(實施例6)
在本實施例中，將描述自形成閘絕緣層步驟至形成雜質半導體層步驟之一系列步驟，可應用於實施例2與3。
本實施例中，將作為沈積氣體之氮氣導入形成第二半導體層107之處理腔室中，控制第二半導體層107之氮濃度。自形成閘絕緣層105步驟至形成第一半導體層106步驟之一系列步驟類似於實施例1。此處，自形成第一半導體層106步驟至形成雜質半導體層109步驟之一系列步驟如下參照圖19所示。
第一半導體層106形成於閘絕緣層105的整個表面上。首先，用以沈積第一半導體層106之氣體被導入處理腔室中。此例中，以類似於實施例1之方法，形成厚度約為5nm的微晶矽層作為第一半導體層106。之後，停止電漿放電(圖19中第一半導體層211之形成)。然後，氣體耗盡且用以沈積第二半導體層107之氣體被導入(圖19中替代氣體215)。
接著，形成第二半導體層107。在此例中，來源氣體被導入且穩定化，SiH4 流速為30sccm，H2 流速為1425sccm，且1000ppm之NH3 (以氫稀釋)流速為25sccm，處理腔室中壓力為280Pa，基板溫度為280℃，RF功率來源頻率為13.56MHz，RF功率來源輸出功率為50W，電漿放電於此情形下被實行，據此形成厚度約為150nm的第二半導體層107。
經由此步驟，氨被電漿放電所解離，以使電漿中含有氮且因此第二半導體層含有氮。此外，當NH群組產生於電漿中時，於第二半導體層沈積時懸空鍵會交叉鏈接。此外，當NH2 群組產生於電漿中時，當第二半導體層沈積時懸空鍵會終止(圖19中第二半導體層217之形成)。
注意如虛線232所示，於第二半導體層217之形成中氮氣可供應至處理腔室取代氨，作為含有氮的氣體。或者，氨及氮氣兩者皆供應至處理腔室。又或者，可供應氮氟化物、氯氮、氯胺、氟胺或類似者以取代氨及氮氣。結果，第二半導體層107中之氮濃度增加，使得第二半導體層107中之懸空鍵交叉鏈接，導致缺陷數量降低。此外，第二半導體層107之懸空鍵終止且缺陷數量降低。
在藉由以上方法形成之第二半導體層107中，以二次離子質譜儀所測量之氮濃度在混合層107b中具有峰值(最大值)，且於含有非晶半導體之層107c之沈積方向固啶。
或者，於第二半導體層217之形成中，使用稀有氣體為如虛線234所示之來源氣體。結果，第二半導體層107之生成率增加。
之後，這些氣體被耗盡且用以沈積雜質半導體層109之氣體被導入(圖19中替代氣體219)。雜質半導體層109以其類似於實施例2中之方式形成(圖19中形成之雜質半導體層221)。之後，雜質半導體層109之來源氣體耗盡(圖19中耗盡223)。
經由以上步驟，形成含有氮之微晶半導體區以及含有氮之非晶半導體區。即，圓錐形的或方錐狀的微晶半導體區及具有較少缺陷且價帶中之價帶邊緣的能階尾端陡峭之良序半導體層可被形成。結果，可製造具有大導通電流及高場效遷移率，及小關閉電流之薄膜電晶體。
(實施例7)
在本實施例中，將參照圖20描述自形成閘絕緣層步驟至形成雜質半導體層步驟之一系列步驟，可應用於實施例2與3。
本實施例中，用以形成第二半導體層107之方法中，含氮之氣體於實施例2中的第一半導體層211形成後，藉由清洗處理213導入處理腔室。此外，於第二半導體層107之形成中再次導入含氮之氣體於處理腔室中(即，於第二半導體層217之形成中)，如實線239a所示(圖20)。此處氨作為含氮之氣體。如虛線239b所示，可用氮氣取代氨。或者，氨及氮氣兩者皆導入處理腔室中。又或者，可供應氮氟化物、氯氮、氯胺、氟胺或類似者以取代氨及氮氣。結果，於沈積初期及於第二半導體層107沈積時，氮濃度變高以致缺陷數量減少。
此外，於加入氮至第二半導體層107方法中，在實施例5中第一半導體層106形成後，矽氮化層形成於處理腔室中。此外，第二半導體層107形成中，再次導入含氮之氣體於處理腔室中。此處氨作為含氮之氣體。也可用氮氣取代氨。或者，氨及氮氣兩者皆可使用。又或者，可供應氮氟化物、氯氮、氯胺、氟胺或類似者以取代氨及氮氣。結果，於沈積初期及於第二半導體層107沈積時，氮濃度變高以致缺陷數量減少。
之後，這些氣體被耗盡且用以沈積雜質半導體層109之氣體被導入(圖20中替代氣體219)。雜質半導體層109以其類似於實施例2中之方式形成(圖20中形成之雜質半導體層221)。之後，雜質半導體層109之來源氣體耗盡(圖20中耗盡223)。
經由以上步驟，形成含有氮之微晶半導體區以及含有氮之非晶半導體區。即，圓錐形的或方錐狀的微晶半導體區及具有較少缺陷且價帶中之價帶邊緣的能階尾端陡峭之良序半導體層可被形成。結果，可製造具有大導通電流及高場效遷移率，及小關閉電流之薄膜電晶體。
(實施例8)
在本實施例中，薄膜電晶體之通道長度小於或等於10μm。可減少薄膜電晶體源極區與汲極區之電阻的一種模式將於以下作描述。此處使用實施例1來描述，然而此模式可應用於其他任何合適之實施例。
在使用加入磷之微晶矽或加入硼之微晶矽以形成雜質半導體層109情形中，如圖12B所示第二半導體層107中，微晶半導體層典型的為介於混合層107b或含有非晶半導體之層107c與雜質半導體層109間的微晶矽層，據此具有低密度之層不會於雜質半導體層109的沈積初期形成，且雜質半導體層109可與作為晶種之微晶半導體層成長，因此，可改善介面特性。結果，介於雜質半導體層109與混合層107b或含有非晶半導體之層107c間之介面的電阻可被降低。據此，流經薄膜電晶體之源極區、半導體層以及汲極區之電流量增加且導通電流及場效遷移率可被增加。
(實施例9)
在本實施例中，元素基板及包含實施例1至8中任一所應用元素基板之顯示裝置將於以下描述。以顯示裝置為例，如液晶顯示裝置、發光顯示裝置、電子紙以及其類似者。以上任一實施例中描述的薄膜電晶體可使用為任何其他顯示裝置的元素基板。此處包含實施例1所述之薄膜電晶體的液晶顯示裝置，典型的為垂直對準(VA)模式液晶顯示裝置將參照圖25及圖26來描述。
圖25所示為液晶顯示裝置之像素部位的截面結構。藉由以上任一實施例所製造之薄膜電晶體303及電容305形成於基板301上。此外，像素電極309形成於薄膜電晶體303上的絕緣層308上。薄膜電晶體303之源極或汲極電極307與像素電極309於形成於絕緣層308中的開孔中相互連接。配向膜311形成於像素電極309上。
電容305包含與薄膜電晶體303之閘電極302同時形成之電容佈線304、閘絕緣層306及像素電極309。
包含自基板301至配向膜311成分之堆疊體被稱為元素基板313。
反基板321具有著色層325與用以遮住入射於薄膜電晶體303光線之遮光層323。此外，平坦化層327形成於遮光層323與著色層325上。反電極329形成於平坦化層327上且配向膜331形成於反電極329上。
需注意遮光層323、著色層325與反基板321上之平坦化層327作用為濾光片。需注意遮光層323與平坦化層327之其一或兩者不需是形成在反基板321上。
濾光層具有優先地在可見光的光波範圍中傳輸預定波長範圍的光之功能。通常，優先地傳輸紅光波長範圍的光的濾光層、優先地傳輸藍光波長範圍的光的濾光層，以及優先地傳輸綠光波長範圍的光的濾光層被組合使用為濾光片。然而，濾光層組合不以上述組合為限。
基板301與反基板321藉由密封材料(圖未示)而彼此固定，且液晶層343填充於由基板301之空間、反基板321及密封材料所圍繞之空間。此外，間隔件341用以將基板301與反基板321保持一距離。
像素電極309、液晶層343及反電極329彼此重疊，形成液晶元件。
圖26所示之液晶顯示裝置不同於圖25所示之液晶顯示裝置。此處，濾光層不形成於反基板321上，而是在具有薄膜電晶體303之基板301上。
圖26所示為液晶顯示裝置之像素部位的截面結構。藉由以上任一實施例所製造之薄膜電晶體303及電容305形成於基板301上。
此外，濾光層351形成於薄膜電晶體303上的絕緣層308上。此外，保護層353形成於濾光層351上以防止濾光層351所含之雜質混入液晶層343中。像素電極309形成於濾光層351及保護層353上。作為濾光層351，每一像素可形成具有優先地傳輸預定波長範圍(紅光、藍光或綠光)的光之功能之層。而且，由於濾光層351也具有平坦化層功用，可抑制液晶層343不均勻的對準。
薄膜電晶體303之源極或汲極電極307與像素電極309於形成於絕緣層308、濾光層351與保護層353中的開孔中相互連接。配向膜311形成於像素電極309上。
電容305包含與薄膜電晶體303之閘電極302同時形成之電容佈線304、閘絕緣層306及像素電極309。
包含自基板301至配向膜311成分之堆疊體被稱為元素基板355。
反基板321具有用以遮住入射於薄膜電晶體303光線之遮光層323與覆蓋遮光層323及反基板321之平坦化層327。反電極329形成於平坦化層327上，且配向膜331形成於反電極329上。
像素電極309、液晶層343及反電極329彼此重疊，形成液晶元件。
需注意的是雖然在此將VA模式之液晶顯示裝置作為液晶顯示裝置，本發明並不以此為限。即，依據實施例1使用薄膜電晶體形成之元素基板可應用於FFS模式液晶顯示裝置、IPS模式液晶顯示裝置、TN模式液晶顯示裝置以及其他模式液晶顯示裝置。
於本實施例的液晶顯示裝置中，具有大導通電流及高場效遷移率、及小關閉電流之薄膜電晶體使用為像素電晶體，可改善液晶顯示裝置之影像品質。此外，即使當薄膜電晶體縮小，薄膜電晶體之電性也不會降低；因此藉由降低薄膜電晶體面積，增加液晶顯示裝置孔徑比。此外，可降低像素面積以改善液晶顯示裝置解析度。
並且，如圖26中所示之液晶顯示裝置，遮光層323與濾光層351不形成在同一基板上。因此可防止形成濾光層351中之遮罩不對準。據此，不需增加會增加像素孔徑比的遮光層323面積。
(實施例10)
藉由提供沒有形成配向膜311之發光元件，實施例9中所述之元素基板313可被用作發光顯示裝置或發光裝置。在發光顯示裝置或發光裝置中，利用電致發光之發光元素被作為典型的發光元素。利用電致發光之發光元素依據其發光材料是有機成份或無機成份而被分類。通常，前者是指有機EL元素且後者是指無機EL元素。
在本實施例之發光顯示裝置或發光裝置中，具有大導通電流及高場效遷移率、及小關閉電流之薄膜電晶體使用為像素電晶體；因此，發光顯示裝置或發光裝置可具有較佳影像品質(如，高對比)及低功率消耗。
(實施例11)
包含依照以上任一實施例之薄膜電晶體的顯示裝置可應用於各種電子裝置(包含娛樂機器)。電子裝置例如是電視裝置(也可指電視或電視接收器)、電腦螢幕或類似者、電子紙、如數位相機或數位影音相機之相機、數位相框、行動電話(也可指行動電話或行動電話裝置)、攜帶式遊戲機、攜帶式資訊終端、聲音再生裝置、如柏青哥機之大型遊戲機及類似者。特別是，如實施例9及10所述，依據以上任一實施例之薄膜電晶體可應用於液晶顯示裝置、發光裝置、電泳顯示裝置或類似者，且因此可作為電子裝置之顯示部分。明確的例子如下所述。
包含依照以上任一實施例之薄膜電晶體的半導體裝置可應用於電子紙。電子紙可使用於各種領域之電子裝置只要能顯示資料。例如，電子紙可應用於電子書裝置、海報、如火車之車輛上廣告、數位招牌、公共資訊顯示(PID)、如信用卡之各種卡片顯示及類似者。圖27A至27D所示為這些電子裝置範例。
圖27A所示為電子書裝置之一例。例如，電子書裝置包括兩個殼體，殼體1700與殼體1701。殼體1700與殼體1701以樞紐1704組合以使電子書裝置可以打開及關閉。藉由此裝置，電子書裝置可以如紙本的書一樣操作。
顯示部位1702及顯示部位1703分別包含於殼體1700與殼體1701。顯示部位1702及顯示部位1703可組態為顯示一種影像或不同影像。在顯示部位1702及顯示部位1703顯示不同影像情形中，例如，右側之顯示部位(圖27A中之顯示部位1702)顯示文字而左側之顯示部位(圖27A中之顯示部位1703)顯示圖形。
圖27A所示為具有操作部位及類似者之殼體1700之一例。例如，殼體1700具有電源1705、操作鍵1706、揚聲器1707及類似者。藉由操作鍵1706可使頁面翻動。需注意鍵盤、指向裝置及類似者可設於與殼體之顯示部位同一平面。而外部連接端(耳機終端、USB終端、可連接至包括AC轉接器與USB電纜或類似者之終端)、記錄媒體插入部或類似者可設於殼體之背面或側面。而且，電子書裝置可具有電子字典功能。
電子書裝置可無線傳輸及接收資料。經由無線傳輸，想要的書本資料或類似者可從電子書伺服器購買及下載。
圖27B所示為數位相框之一例。例如，在數位相框中，顯示部位1712被包含於殼體1711。各種影像可顯示於顯示部位1712。例如，顯示部位1712可如同正常相框功能般顯示由數位相機或類似者所拍攝之影像資料。
數位相框具有操作部位、外部連接部位(USB終端、可連接至包括USB電纜或類似者之終端)、記錄媒體插入部或類似者。雖然這些元件可位於顯示部位之表面，對於數位相框之設計，其更佳是在數位相框側面或背面。例如，儲存由數位相機取得之影像資料的記憶體被插入數位相框之記錄媒體插入部，使影像資料傳送及顯示於顯示部位1712。
數位相框可被組態為無線傳輸及接收資料。利用該架構，想要的影像資料可無線傳輸而被顯示。
圖27C所示為電視裝置之一例。在電視裝置中，顯示部位1722包含於殼體1721。顯示部位1722可顯示影像。而且，殼體1721由支架1723所支撐。實施例9或10之顯示裝置可應用於顯示部位1722。
電視裝置可以殼體1721之操作紐或分離的遙控器來操作。頻道或音量可以遙控器之操作紐控制以使顯示於顯示部位1722之影像受控制。或者，遙控器可具有用以顯示自遙控器輸出資料的顯示部位。
需注意電視裝置具有接收器、數據機及類似者。藉由使用接收器，接收一般電視廣播。而且，當顯示裝置藉由或不藉由纜線經數據機而連接至通訊網路時，單向(自發送器至接收器)或雙向(介於發送器與接收器間或介於接收器間)資料通訊可被實行。
圖27D所示為行動電話之一例。行動電話具有包含於殼體1731之顯示部位1732、操作鍵1733、操作鍵1737、外部連接埠1734、揚聲器1735、麥克風1736及類似者。實施例9或10中所述任一顯示裝置可應用於顯示部位1732。
圖27D所示行動電話之顯示部位1732為觸控螢幕。當顯示部位1732被手指或類似者觸碰時，可控制顯示於顯示部位1732之內容。此外，如撥號或編輯郵件之操作可藉由以手指或類似者觸碰顯示部位1732而實行。
顯示部位1732主要有三個畫面模式。第一模式為用以顯示影像的顯示模式。第二模式為主要用以輸入如文字之資料的輸入模式。第三模式為顯示模式與輸入模式混合之顯示-及-輸入模式。
例如，在撥號或編輯郵件之實例中，顯示部位1732選擇用以輸入文字之文字輸入模式以便顯示於螢幕上的字元可被輸入。此實例中，較佳的是顯示鍵盤或數字按鈕在顯示部位1732之螢幕的大區域上。
當行動電話具有包含例如陀螺儀或加速感應器的用以偵測傾斜度之感測器之偵測裝置，顯示部位1732之顯示資料可藉由決定行動電話之方位而自動地切換(行動電話是水平地或垂直地置放的風景模式或肖像模式)。
畫面模式是藉由觸碰顯示部位1732或使用殼體1731的操作鍵1737而切換。或者，畫面模式可依據顯示於顯示部位之影像種類而切換。例如當顯示於顯示部位1732之影像的信號為移動影像資料之一時，畫面模式可切換至顯示模式。當信號為文字資料之一時，畫面模式可切換至輸入模式。
此外，在輸入模式中，當一信號由顯示部位1732之光感測器而偵測到時，藉由觸碰顯示部位1732之輸入於一段時間未執行時，畫面模式受控制以自輸入模式切換至顯示模式。
顯示部位1732可作用為影像感測器。例如，當顯示部位1732藉由手掌或手指而被觸碰時，掌紋、指紋或其類似者之影像被影像感測器取得，藉此執行身份認證。此外，藉由提供背光或於顯示部位射出近紅外線之光的感測光源，手指靜脈、手掌靜脈或其類似者的影像可被取得。
此實施例可與描述於其他實施例中的任一結構組合而實行。
[例1]
在此例中，包含絕緣層、微晶半導體層、混合層及含有非晶半導體之層的截面結構與結構中之雜質元素濃度將參照圖21、圖22、圖23及圖24來描述。
形成樣品之方法將描述如下。
作為絕緣層之矽氧化層形成於玻璃基板之上(由Asahi Glass Co.,Ltd.製造之AN100)。
在此，厚度為100nm的矽氧化層是藉由電漿CVD法而形成。此時沈積條件如下：來源氣體被導入且穩定化，四乙氧基矽烷(TEOS)流速為15sccm且氧流速為750sccm，處理腔室中壓力為100Pa，上電極溫度為300℃，下電極溫度為297℃，RF功率來源頻率為27MHz，RF功率來源之功率為300W，且實行電漿放電。
接著，微晶半導體層、混合層及含有非晶半導體之層依次地形成於絕緣層上。
在此，形成作為微晶半導體層之具有厚度5nm微晶矽層。此時沈積條件如下：作為來源氣體，SiH4 流速為10sccm，H2 流速為1500sccm，處理腔室中壓力為280Pa，基板溫度為280℃，RF功率來源頻率為13.56MHz，RF功率來源之功率為50W，實行電漿放電。
然後，混合層及含有非晶半導體之層形成在微晶半導體層上。此例中，含有氮之矽層以厚度145nm形成為混合層及含有非晶半導體之層。此時沈積條件如下：作為來源氣體，SiH4 流速為20sccm，H2 流速為1475sccm，且1000ppm之NH3 (以氫稀釋)流速為25sccm，處理腔室中壓力為280Pa，基板溫度為280℃，RF功率來源頻率為13.56MHz，RF功率來源之功率為50W，電漿放電被實行。
注意當於含有氮之矽層是依以上條件沈積於微晶半導體層上時，在沈積初期使用微晶半導體層作為晶種而使晶體成長。然而，結晶度因來源氣體所含之NH3 的氮而被抑制，且非晶半導體區逐漸增加。包含微晶半導體區之層變成混合層，而晶體不會成長於其中且只包含非晶半導體區之層變成含有非晶半導體之層。
作為保護層，具有100nm厚度之非晶矽層形成於含有非晶半導體之層上。此時沈積條件如下：作為來源氣體，SiH4 流速為280sccm，H2 流速為300sccm，沈積溫度為280℃，壓力為170Pa，RF功率來源頻率為13.56MHz，RF功率來源之功率為60W，實行電漿放電。
圖21所示為接受離子銑之上述樣本之穿透式電子顯微鏡(TEM)截面圖並疊加以SIMS量測雜質元素濃度之結果。圖22所示為圖21所示中包含微晶半導體層、混合層及含有非晶半導體之層的放大圖。圖21與圖22中，保護層之表面被原始離子照射且因此實施SIMS量測。
在此實施例中，由ULVAC-PHI Incorporated製造之四極質量分析器PHI ADEPT-1010被使用為SIMS量測裝置。此外，以Cs+作為原始離子之照射以3kV之加速電壓執行。
在圖21與圖22中，水平軸代表深度而左側垂直軸代表氫、碳、氮、氧及氟之濃度。右側垂直軸代表矽的二次離子強度。
至於水平軸，深度為0nm至深度為100nm部分對應於保護層167，深度為100nm至深度約為245nm部分大致對應於以含有非晶半導體之層及混和層沈積條件下形成之區域165，深度為245nm至深度為250nm部分對應於微晶半導體層163，且深度為250nm至圖右側對應於絕緣層161。
依據圖22，在TEM影像的深度225nm至深度約為250nm區域可觀察到晶格條紋，可發現微晶半導體區形成於此。此外，依據SIMS量測結果，氮濃度輪廓於深度約為240nm處具有最大值。其原因如下。於含有非晶半導體之層及混和層沈積條件下，即，在周圍環境含有會抑制結晶度之氮的條件下，雖然在沈積初期之晶體成長使用微晶半導體層作為晶種，氮不大可能引入微晶半導體區中；因此，微晶半導體區中的氮濃度低。然而，當晶體成長，未被微晶半導體區吸收之氮濃度增加，晶體成長受抑制且非晶半導體區形成；因此，氮於不同微晶半導體區介面、介於微晶半導體區與非晶半導體區之介面被析出，造成氮濃度增加。由於非晶半導體區含有氮，氮濃度於晶體不成長之區域中為定值(此為1×1020 atoms/cm3 )，即，只包含非晶半導體區之區域。
此外，氫濃度自深度約為242nm逐漸增加，顯示出非晶半導體區逐漸增加。並且，由於氫濃度自深度213nm為定值(此為4×1021 atoms/cm3 )，微晶半導體區未形成而非晶半導體區形成。
於微晶半導體區中，鍵結矽原子比例高，因而氫濃度低。另一方面，於非晶半導體區中，鍵結矽原子比例低而矽之懸空鍵數量較微晶半導體區來的大。氫鍵結於懸空鍵，氫濃度於非晶半導體區變高。據上所述，由SIMS得到的濃度輪廓之氫濃度逐漸增加顯示結晶度減少。此外，固定之氫濃度顯示非晶半導體區形成。即，結晶度自絕緣層與微晶半導體層間之介面至微晶半導體層與混合層間介面逐漸降低。且含有非晶半導體之層包含非晶半導體區。
於深度自225nm至250nm區的碳濃度約為3×1017 atoms/cm3 至7×1019 atoms/cm3 ，且於深度自131nm至225nm區的濃度約為5×1016 atoms/cm3 至3×1017 atoms/cm3 。
於深度自225nm至250nm區的氧濃度約為2×1017 atoms/cm3 至2×1019 atoms/cm3 ，且於深度自131nm至225nm區的濃度約為4×1016 atoms/cm3 至3×1017 atoms/cm3 。
於深度自225nm至250nm區的氟濃度約為6×1016 atoms/cm3 至4×1017 atoms/cm3 ，且於深度自131nm至225nm區的濃度約為3×1016 atoms/cm3 至6×1016 atoms/cm3 。
接著，圖23所示為使用TEM觀察樣品之結果並疊加以SSDP-SIMS(基板側深度輪廓-SIMS)測量雜質元素濃度之結果。圖24所示為圖23所示中包含微晶半導體層、混合層及含有非晶半導體之層的放大圖。圖23與圖24中，樣品以SSDP-SIMS量測，基板之表面被原始離子照射且因此實施SIMS量測。本量測被執行以檢驗表面側上之層的元素被擴散至基板的現象(撞擊效應)是否使解析度降低，以及雜質元素濃度量測準確度，特別是於混合層中的氮濃度降低。
TEM影像和圖21與圖22相同；因此，SSDP-SIMS量測結果描述於此。需注意垂直軸與水平軸所代表與圖21與圖22相同。
依據圖24，由於晶格條紋在TEM影像中深度約為225nm至深度250nm之區域被觀察到，可知結晶區域形成於此。此外，依據圖24之SSDP-SIMS量測結果，氮濃度輪廓於深度237nm處具有最大值。由於非晶結構含有氮，氮濃度於晶體不成長之區域為固定(此為為1×1020 atoms/cm3 )，即，只包含非晶結構之區域。
此外，氫濃度自深度約為247nm逐漸增加。並且，氫濃度自深度212nm起為定值(此為4×1021 atoms/cm3 )。
於深度自225nm至247nm區的碳濃度約為1×1018 atoms/cm3 至2×1019 atoms/cm3 ，且於深度自134nm至225nm區的濃度約為2×1017 atoms/cm3 至1×1018 atoms/cm3 。
於深度自225nm至247nm區的氧濃度約為2×1020 atoms/cm3 至4×1021 atoms/cm3 ，且於深度自134nm至225nm區的濃度約為8×1018 atoms/cm3 至2×1020 atoms/cm3 。
於深度自225nm至247nm區的氟濃度約為4×1017 atoms/cm3 至8×1017 atoms/cm3 ，且於深度自134nm至225nm區的濃度約為1×1017 atoms/cm3 至4×1017 atoms/cm3 。
圖24中，氧、碳及氟濃度較圖22中為高係由撞擊效應造成。然而，氮及氫濃度，與氮輪廓之最大值和圖22與圖24相同。據此，在此例所述之微晶半導體層、混合層與含有非晶半導體之層中，氮濃度輪廓在混合層中具有最大濃度且於含有非晶半導體之層內為定值。而且，包含於混合層中之微晶半導體區包含於含有氮濃度1×1020 atoms/cm3 至2×1021 atoms/cm3 之混合層中。而且，含有非晶半導體之層含有氮1×1020 atoms/cm3 。
本申請案是基於在2009年3月9日向日本專利局申請之日本專利申請號2009-055549，參考其全部內容倂入本申請案中。
101．．．基板
103．．．閘電極
105．．．閘絕緣層
106．．．半導體層
107．．．半導體層
109．．．雜質半導體層
111．．．導電層
113．．．光阻遮罩
115．．．半導體層
117．．．雜質半導體層
119．．．導電層
123．．．光阻遮罩
125．．．佈線
127．．．雜質半導體層
133．．．佈線
141．．．晶體晶核
145．．．氮原子
147．．．氧原子
161．．．絕緣層
163．．．微晶半導體層
165．．．區域
167．．．保護層
180．．．灰色調光罩
181．．．光傳輸基板
182．．．遮光部
183．．．繞射光柵部
185．．．半調式光罩
186．．．光傳輸基板
187．．．半透光部
188．．．遮光部
201．．．預處理
203．．．形成SiN
205．．．氣體置換
207．．．形成SiON
209．．．氣體置換
211．．．形成第一半導體層
213．．．清洗處理
215．．．氣體置換
217．．．形成第二半導體層
219．．．氣體置換
221．．．形成雜質半導體層
223．．．耗盡
225．．．卸載
227．．．潔淨處理
229．．．預塗佈處理
231．．．載入
232．．．虛線
233．．．預塗佈處理
234．．．虛線
236．．．虛線
238．．．虛線
301．．．基板
302．．．閘電極
303．．．薄膜電晶體
304．．．電容佈線
305．．．電容
306．．．閘絕緣層
307．．．汲極電極
308．．．絕緣層
309．．．像素電極
311．．．配向膜
313．．．元素基板
321．．．反基板
323．．．遮光層
325．．．著色層
327．．．平坦化層
329．．．反電極
331．．．配向膜
341．．．間隔件
343．．．液晶層
351．．．濾光層
353．．．保護層
355．．．元素基板
107b．．．混合層
107c．．．含有非晶半導體之層
108a．．．微晶半導體區
108b．．．非晶半導體區
108c．．．微晶半導體區
115a．．．微晶半導體層
115b．．．混合層
115c．．．含有非晶半導體之層
129c．．．含有非晶半導體之層
129d．．．非晶半導體層
151a．．．成長區域
151b．．．成長區域
153a．．．成長區域
153b．．．成長區域
155a．．．成長區域
155b．．．成長區域
1700．．．殼體
1702．．．顯示部位
1703．．．顯示部位
1704．．．樞紐
1705．．．電源
1706．．．操作鍵
1707．．．揚聲器
1711．．．殼體
1712．．．顯示部位
1721．．．殼體
1722．．．顯示部位
1723．．．支架
1731．．．殼體
1732．．．顯示部位
1733．．．操作鍵
1734．．．外部連接埠
1735．．．揚聲器
1736．．．麥克風
1737．．．操作鍵
235a．．．虛線
235b．．．虛線
237a．．．虛線
237b．．．虛線
239a．．．實線
239b．．．虛線
圖1所示為薄膜電晶體之橫截面圖。
圖2A及2B所示分別為薄膜電晶體之橫截面圖。
圖3所示為薄膜電晶體之橫截面圖。
圖4A及4B所示分別為薄膜電晶體之橫截面圖。
圖5所示為薄膜電晶體之半導體層。
圖6所示為薄膜電晶體之半導體層。
圖7所示為薄膜電晶體之半導體層。
圖8A至8C所示為薄膜電晶體之半導體層。
圖9A至9C所示為薄膜電晶體之半導體層。
圖10A至10C所示為薄膜電晶體之半導體層。
圖11A至11C所示為薄膜電晶體之半導體層。
圖12A至12C所示為用以製造薄膜電晶體之方法之橫截面圖。
圖13A至13C所示為用以製造薄膜電晶體之方法之橫截面圖。
圖14A-1至14B-2所示為應用在製造薄膜電晶體之方法的多段式光罩。
圖15A至15C所示為用以製造薄膜電晶體之方法之橫截面圖。
圖16A及16B所示為用以製造薄膜電晶體之方法之橫截面圖。
圖17所示為製造薄膜電晶體之流程時序圖。
圖18所示為製造薄膜電晶體之流程時序圖。
圖19所示為製造薄膜電晶體之流程時序圖。
圖20所示為製造薄膜電晶體之流程時序圖。
圖21所示為SIMS測量結果。
圖22所示為SIMS測量結果。
圖23所示為SIMS測量結果。
圖24所示為SIMS測量結果。
圖25所示為顯示裝置之橫截面圖。
圖26所示為顯示裝置之橫截面圖。
圖27A至圖27D所示為應用薄膜電晶體之電子裝置。
圖28A至圖28D所示為薄膜電晶體之半導體層
101．．．基板
103．．．閘電極
105．．．閘絕緣層
115．．．半導體層
115a．．．微晶半導體層
115b．．．混合層
125．．．佈線
127．．．雜質半導體層
129c．．．非晶半導體之層

Claims (12)

  1. 一種薄膜電晶體，包含：位於基板上之閘電極；覆蓋於該閘電極之閘絕緣層；位於該閘絕緣層上且與其相接觸之半導體層；以及雜質半導體層，配置以形成源極區與汲極區，其係位於部分之該半導體層上且與其相接觸，其中，由SIMS所獲得之該半導體層中之氮濃度側面圖自該閘絕緣層側向該等雜質半導體層存在一增加而到達最大濃度然後減少，以及其中該最大濃度係大於或等於1×1020 atoms/cm3 且小於或等於1×1021 atoms/cm3 。
  2. 如申請專利範圍第1項之薄膜電晶體，其中該半導體層中之具有最大濃度之區域，係較靠近該閘絕緣層而較不靠近該等雜質半導體層。
  3. 一種薄膜電晶體，包含：位於基板上之閘電極；覆蓋於該閘電極之閘絕緣層；位於該閘絕緣層上且與其相接觸之半導體層；以及雜質半導體層，配置以形成源極區與汲極區，其係位於部分之該半導體層上且與其相接觸，其中，由SIMS所獲得之該半導體層中之氮濃度側面 圖自該閘絕緣層側向該等雜質半導體層存在一增加而到達最大濃度然後維持實質上一定值，以及其中該最大濃度係大於或等於1×1020 atoms/cm3 且小於或等於1×1021 atoms/cm3 。
  4. 一種薄膜電晶體，包含：位於基板上之閘電極；覆蓋於該閘電極之閘絕緣層；位於該閘絕緣層上且與其相接觸之微晶半導體層；位於該微晶半導體層上且與其相接觸之混合層；位於該混合層上且與其相接觸之含有非晶半導體之第一層；以及形成於含有非晶半導體之該第一層上之一對雜質半導體層；其中，氮濃度於該微晶半導體層中自該閘絕緣層側向含有非晶半導體之該第一層增加，其中，該氮濃度於該混合層中具有最大濃度，其中，該氮濃度於含有非晶半導體之該第一層中具有實質為固定的值，以及其中該最大濃度係大於或等於1×1020 atoms/cm3 且小於或等於1×1021 atoms/cm3 。
  5. 一種薄膜電晶體，包含：位於基板上之閘電極；覆蓋於該閘電極之閘絕緣層；位於該閘絕緣層上且與其相接觸之微晶半導體層； 位於該微晶半導體層上且與其相接觸之混合層；位於該混合層上且與其相接觸之含有非晶半導體之第一層；以及形成於含有非晶半導體之該第一層上之一對雜質半導體層；其中，氮濃度於該微晶半導體層中自該閘絕緣層側向含有非晶半導體之該第一層增加，其中，該氮濃度於含有非晶半導體之該第一層中具有實質為固定的值且於該混合層中具有最大濃度，以及其中該最大濃度係大於或等於1×1020 atoms/cm3 且小於或等於1×1021 atoms/cm3 。
  6. 一種薄膜電晶體，包含：位於基板上之閘電極；覆蓋於該閘電極之閘絕緣層；位於該閘絕緣層上且與其相接觸之微晶半導體層；位於該微晶半導體層上且與其相接觸之混合層；位於該混合層上且與其相接觸之含有非晶半導體之第一層；以及形成於含有非晶半導體之該第一層上之一對雜質半導體層；其中，氮濃度於該微晶半導體層中自該閘絕緣層側向含有非晶半導體之該第一層增加，其中，該氮濃度於該混合層中具有最大濃度，其中，該氮濃度於含有非晶半導體之該第一層向該對 雜質半導體層減少，以及其中該最大濃度係大於或等於1×1020 atoms/cm3 且小於或等於1×1021 atoms/cm3 。
  7. 如申請專利範圍第4至6項中任一項之薄膜電晶體，其中該混合層包含非晶半導體區與微晶半導體區。
  8. 如申請專利範圍第7項之薄膜電晶體，其中該微晶半導體區包含具有直徑大於或等於1nm且小於或等於10nm之半導體晶粒。
  9. 如申請專利範圍第7項之薄膜電晶體，其中該微晶半導體區具有圓錐或方錐的形狀。
  10. 如申請專利範圍第7項之薄膜電晶體，其中該微晶半導體區包含圓錐或方錐的微晶半導體區及具有直徑大於或等於1nm且小於或等於10nm之半導體晶粒。
  11. 如申請專利範圍第7項之薄膜電晶體，其中該微晶半導體區包含圓錐或方錐的微晶半導體區，其中該圓錐或方錐的微晶半導體區的寬度自該閘絕緣層側向該對雜質半導體層減小。
  12. 如申請專利範圍第4至6項中任一項之薄膜電晶體，其中該氮濃度係由SIMS所獲得。
TW099106350A 2009-03-09 2010-03-04 薄膜電晶體 TWI484639B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009055549 2009-03-09

Publications (2)

Publication Number Publication Date
TW201104870A TW201104870A (en) 2011-02-01
TWI484639B true TWI484639B (zh) 2015-05-11

Family

ID=42677437

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099106350A TWI484639B (zh) 2009-03-09 2010-03-04 薄膜電晶體

Country Status (6)

Country Link
US (2) US8304775B2 (zh)
JP (1) JP5506448B2 (zh)
KR (1) KR101650917B1 (zh)
CN (2) CN103730515B (zh)
TW (1) TWI484639B (zh)
WO (1) WO2010103906A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
KR101602252B1 (ko) * 2008-06-27 2016-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 반도체장치 및 전자기기
US8772627B2 (en) 2009-08-07 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US8476744B2 (en) * 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
TWI538218B (zh) 2010-09-14 2016-06-11 半導體能源研究所股份有限公司 薄膜電晶體
US8338240B2 (en) 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
JP5224012B2 (ja) * 2010-12-08 2013-07-03 日新電機株式会社 シリコン酸窒化膜の形成方法及び半導体デバイス
CN102738229B (zh) * 2011-03-31 2015-01-28 无锡维赛半导体有限公司 功率晶体管结构及其制作方法
KR102088462B1 (ko) 2013-07-03 2020-05-28 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102230653B1 (ko) * 2013-12-31 2021-03-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
US9166188B1 (en) * 2014-06-10 2015-10-20 Arolltech Co., Ltd. Organic light emitting diode device
CN104766859B (zh) * 2015-04-28 2017-09-01 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN105140290B (zh) * 2015-06-26 2019-01-29 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板和液晶显示面板
US20170104033A1 (en) * 2015-10-13 2017-04-13 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method for the same
CN107946366A (zh) * 2017-11-06 2018-04-20 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及阵列基板的制备方法
CN108615771A (zh) * 2018-07-02 2018-10-02 惠科股份有限公司 一种薄膜晶体管及其制造方法、以及显示面板
JP6753450B2 (ja) * 2018-11-12 2020-09-09 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器
KR20200121941A (ko) 2019-04-16 2020-10-27 삼성디스플레이 주식회사 표시 패널 및 표시 패널의 제조 방법
KR102603741B1 (ko) * 2021-10-21 2023-11-17 주식회사 원익큐엔씨 불화 대상물의 불화 가공 방법 및 이에 의해 불화 가공된 부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175503A (ja) * 1991-10-23 1993-07-13 Kyocera Corp 薄膜トランジスタおよびその製造方法
JPH10242468A (ja) * 1997-02-26 1998-09-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7109074B2 (en) * 2001-09-27 2006-09-19 Semiconductor Engery Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS5771126A (en) 1980-10-21 1982-05-01 Semiconductor Energy Lab Co Ltd Semiamorhous semiconductor
JPS5892217A (ja) 1981-11-28 1983-06-01 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS5972781A (ja) 1982-10-20 1984-04-24 Semiconductor Energy Lab Co Ltd 光電変換半導体装置
US5221631A (en) 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
JP2839529B2 (ja) 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
EP0449539B1 (en) 1990-03-27 1996-07-03 Kabushiki Kaisha Toshiba Ohmic contact for thin film transistor
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH04266019A (ja) 1991-02-20 1992-09-22 Canon Inc 成膜方法
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH05129608A (ja) 1991-10-31 1993-05-25 Sharp Corp 半導体装置
JPH05226656A (ja) * 1992-02-13 1993-09-03 Hitachi Ltd 薄膜半導体装置及びその製造方法
JP2851741B2 (ja) * 1992-02-27 1999-01-27 京セラ株式会社 半導体装置
JPH06169083A (ja) * 1992-11-30 1994-06-14 Hitachi Ltd 半導体装置およびその製造方法
US6835523B1 (en) 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
JPH06326312A (ja) 1993-05-14 1994-11-25 Toshiba Corp アクティブマトリクス型表示装置
JP3157985B2 (ja) 1993-06-10 2001-04-23 三菱電機株式会社 薄膜トランジスタおよびその製造方法
US5932302A (en) 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
TW303526B (zh) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5677236A (en) 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
JPH10275913A (ja) 1997-03-28 1998-10-13 Sanyo Electric Co Ltd 半導体装置、半導体装置の製造方法及び薄膜トランジスタの製造方法
US5920772A (en) 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
GB0017471D0 (en) 2000-07-18 2000-08-30 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
KR100436181B1 (ko) 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
WO2004086487A1 (ja) 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. 半導体装置およびその作製方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP4480968B2 (ja) 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP2005045166A (ja) * 2003-07-25 2005-02-17 Toshiba Corp 半導体装置及びその製造方法
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI372463B (en) 2003-12-02 2012-09-11 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
JP2005167051A (ja) * 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2005136434A (ja) * 2004-12-27 2005-05-26 Renesas Technology Corp 半導体装置
WO2008018478A1 (fr) * 2006-08-09 2008-02-14 Mitsui Mining & Smelting Co., Ltd. Structure de jonction de dispositif
JP2008124392A (ja) * 2006-11-15 2008-05-29 Sharp Corp 半導体装置、その製造方法及び表示装置
TWI575293B (zh) * 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
TWI456663B (zh) * 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
JP2009071289A (ja) 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
JP5416460B2 (ja) * 2008-04-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタおよび薄膜トランジスタの作製方法
KR101703511B1 (ko) 2008-06-27 2017-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터
JP2008300868A (ja) * 2008-08-04 2008-12-11 Advanced Lcd Technologies Development Center Co Ltd 半導体装置の半製品およびその非晶質半導体層の結晶化方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175503A (ja) * 1991-10-23 1993-07-13 Kyocera Corp 薄膜トランジスタおよびその製造方法
JPH10242468A (ja) * 1997-02-26 1998-09-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7109074B2 (en) * 2001-09-27 2006-09-19 Semiconductor Engery Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
US8304775B2 (en) 2012-11-06
JP2010239120A (ja) 2010-10-21
JP5506448B2 (ja) 2014-05-28
KR20110126745A (ko) 2011-11-23
CN103730515A (zh) 2014-04-16
US20130270525A1 (en) 2013-10-17
KR101650917B1 (ko) 2016-08-24
CN102349159B (zh) 2014-03-12
WO2010103906A1 (en) 2010-09-16
CN103730515B (zh) 2016-08-17
TW201104870A (en) 2011-02-01
US20100224879A1 (en) 2010-09-09
US8604481B2 (en) 2013-12-10
CN102349159A (zh) 2012-02-08

Similar Documents

Publication Publication Date Title
TWI484639B (zh) 薄膜電晶體
JP5525215B2 (ja) 半導体装置の作製方法
JP5542277B2 (ja) 微結晶半導体膜及び薄膜トランジスタの作製方法
TWI450322B (zh) 電漿處理設備及製造半導體裝置之方法
JP5530860B2 (ja) 半導体装置の作製方法
US8956934B2 (en) Thin film transistor and method for manufacturing the same
US7989325B2 (en) Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
US8557687B2 (en) Method for forming microcrystalline semiconductor film and method for manufacturing thin film transistor
CN101419980B (zh) 微晶半导体膜,薄膜晶体管和包括薄膜晶体管的显示设备
JP5498762B2 (ja) 薄膜トランジスタの作製方法
JP2009283919A (ja) 薄膜トランジスタの作製方法
US9018109B2 (en) Thin film transistor including silicon nitride layer and manufacturing method thereof
JP5495775B2 (ja) 半導体装置
JP5490515B2 (ja) 半導体装置
US8343857B2 (en) Manufacturing method of microcrystalline semiconductor film and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees