TWI468000B - 源極驅動器之時脈及資料回復電路及顯示裝置 - Google Patents

源極驅動器之時脈及資料回復電路及顯示裝置 Download PDF

Info

Publication number
TWI468000B
TWI468000B TW99127182A TW99127182A TWI468000B TW I468000 B TWI468000 B TW I468000B TW 99127182 A TW99127182 A TW 99127182A TW 99127182 A TW99127182 A TW 99127182A TW I468000 B TWI468000 B TW I468000B
Authority
TW
Taiwan
Prior art keywords
clock
signal
data
window
delay
Prior art date
Application number
TW99127182A
Other languages
English (en)
Other versions
TW201117591A (en
Inventor
Jung-Pil Lim
Jae-Youl Lee
Han-Su Pae
Dong-Hoon Baek
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090074856A external-priority patent/KR101615101B1/ko
Priority claimed from KR1020090079157A external-priority patent/KR20110021386A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201117591A publication Critical patent/TW201117591A/zh
Application granted granted Critical
Publication of TWI468000B publication Critical patent/TWI468000B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Description

源極驅動器之時脈及資料回復電路及顯示裝置
實例實施例係關於面板內介面，且更特定言之係關於源極驅動器之時脈及資料回復電路及顯示裝置。
本申請案根據35 USC § 119主張2009年8月13日向韓國智慧財產局(KIPO)申請之韓國專利申請案第2009-0074856號(該案之全部內容以引用的方式併入本文中)及2009年8月26日向韓國智慧財產局(KIPO)申請之韓國專利申請案第2009-0079157號(該案之全部內容以引用的方式併入本文中)之優先權。
顯示裝置使用一用於將資料自一時序控制器傳送至源極驅動器之面板內介面。舉例而言，減小擺動差分發信(reduced swing differential signaling)(RSDS)、微型低壓差分發信(mini-LVDS)、點對點差分發信(PPDS)及低電流差分發信已開發為面板內介面。
因為分別經由資料線及時脈信號線單獨地傳輸資料及時脈信號，所以此等習知介面具有一不可避免之時間滯後問題。詳言之，在一使用源極驅動器直接接合在玻璃基板上之玻璃上晶片(COG)技術的顯示裝置中，習知介面不能無時間滯後地以高速傳輸資料。因此，需要一改良之介面用於在玻璃基板上之高速串列資料傳輸。
一些實例實施例提供自時脈嵌入資料準確地回復一時脈 信號的一源極驅動器之一時脈及資料回復電路。
一些實例實施例藉由使用一時脈嵌入技術提供一在無時脈信號線之情況下以高速傳輸資料及時脈信號的顯示裝置。
根據實例實施例，一源極驅動器之一時脈及資料回復(CDR)電路可包括一時脈回復單元及一延遲鎖定迴路單元。該時脈回復單元可受組配成可在一顯示資料模式中經由一時脈嵌入資料頻道接收資料位元及一週期性地插入至該等資料位元中之時脈碼，並藉由偵測該時脈碼之一邊緣而產生一時脈信號。該延遲鎖定迴路單元可受組配成可在該顯示資料模式中基於該時脈信號而產生一多相時脈信號。
該時脈回復單元可受組配成可在一訓練模式中經由該時脈嵌入資料頻道接收一時脈訓練信號，且輸出該時脈訓練信號至該延遲鎖定迴路單元，且該延遲鎖定迴路單元可受組配成可在該訓練模式中回應於自該時脈回復單元所輸出的該時脈訓練信號而鎖定。
該延遲鎖定迴路單元可受組配成可基於該多相時脈信號而產生一時脈窗信號，使得該時脈窗信號在該時脈碼轉變之同時具有一邏輯高位準，且該時脈回復單元可受組配成可回應於該時脈窗信號而偵測該時脈碼之該邊緣。
該時脈回復單元可包括：一時脈碼偵測單元，其受組配成可回應於該時脈窗信號而偵測該時脈碼之該邊緣，並基於該所偵測之邊緣產生一時脈轉變信號；一時脈信號產生 單元，其受組配成可回應於該時脈轉變信號而產生一經回復時脈信號；及一輸出單元，其受組配成可將該經回復時脈信號作為該時脈信號輸出。
該時脈碼偵測單元可包括：一上升偵測器，其受組配成可藉由偵測該時脈碼之一上升邊緣而產生一上升邊緣偵測信號；一下降偵測器，其受組配成可藉由偵測該時脈碼之一下降邊緣而產生一下降邊緣偵測信號；一上升下降判定器，其受組配成可藉由判定該時脈碼是具有該上升邊緣或是該下降邊緣而產生一上升下降決策信號；及一選擇器，其受組配成可回應於該上升下降決策信號而將該上升邊緣偵測信號或該下降邊緣偵測信號作為該時脈轉變信號選擇性地輸出。
該時脈信號產生單元可包括：一延遲電路，其受組配成可藉由延遲該時脈轉變信號而產生一經延遲時脈轉變信號；及一設定重設鎖存器，其具有一接收該時脈轉變信號之設定端子、一接收該經延遲時脈轉變信號的重設端子，及一輸出該經回復時脈信號的輸出端子。
該CDR電路可進一步包括：一延遲電路，其受組配成可在該顯示資料模式中將該等資料位元及該時脈碼延遲該時脈碼偵測單元及該時脈信號產生單元之一延遲時間，並在一訓練模式中將一經由該時脈嵌入資料頻道而接收之時脈訓練信號延遲該延遲時間。
該輸出單元可受組配成可在該訓練模式中輸出自該延遲電路所接收的該時脈訓練信號，並可受組配成可在該顯示 資料模式中將自該時脈信號產生單元所接收的該經回復時脈信號作為該時脈信號輸出。
該延遲鎖定迴路單元可包括：一延遲線，其受組配成可延遲該時脈信號以產生一經延遲時脈信號，該延遲線包括複數個延遲單位，該複數個延遲單位藉由循序延遲該時脈信號而輸出該多相時脈信號；一相位頻率偵測器，其受組配成可基於一在該時脈信號與該經延遲時脈信號之間的相位差而產生一上升信號及一下降信號；一控制信號產生器，其受組配成可回應於該上升信號及該下降信號而產生一用於控制該延遲線之一延遲時間的延遲控制信號；一鎖定偵測器，其受組配成可基於該上升信號及該下降信號而產生一指示該延遲鎖定迴路單元是否被鎖定的鎖定信號；及一時脈窗產生器，其受組配成可藉由對該多相時脈信號執行一邏輯運算而產生一時脈窗信號。
該時脈窗產生器可包括：一窗信號產生單元，其受組配成可藉由對該多相時脈信號之第一時脈信號及第二時脈信號執行一邏輯運算而產生一第一窗信號，藉由對該多相時脈信號之第三時脈信號及第四時脈信號執行一邏輯運算而產生一第二窗信號，且回應於一窗選擇信號而將該第一窗信號或該第二窗信號作為該時脈窗信號選擇性地輸出，該第三時脈信號及該第四時脈信號分別鄰近於該第一時脈信號及該第二時脈信號；及一窗信號選擇單元，其受組配成可藉由偵測一在該第一窗信號之一上升邊緣與該時脈碼之該邊緣之間的時間間隔而產生該窗選擇信號。
根據實例實施例，一種顯示裝置包括一顯示面板、一時序控制器及複數個源極驅動器。該顯示面板顯示一影像。該時序控制器將一時脈碼週期性地插入至資料位元中，並在一顯示資料模式中經由時脈嵌入資料頻道傳輸該等資料位元及該時脈碼。該複數個源極驅動器在該顯示資料模式中經由該等時脈嵌入資料頻道接收該等資料位元及該時脈碼，藉由偵測該時脈碼之一邊緣而產生一時脈信號，基於該時脈信號而取樣該等資料位元，並基於該等所取樣之資料位元而驅動該顯示面板。
該時序控制器可受組配成可在一訓練模式中經由該等時脈嵌入資料頻道傳輸一時脈訓練信號，且包括於該複數個源極驅動器中之CDR電路可受組配成可在該訓練模式中回應於經由該等時脈嵌入資料頻道所接收的該時脈訓練信號而鎖定。
該等時脈嵌入資料頻道可以一點對點拓撲形式耦接於該時序控制器與該複數個源極驅動器之間。
該複數個源極驅動器可受組配成可經由一共用反向頻道傳輸關於包括於該複數個源極驅動器中之CDR電路是鎖定或是未鎖定的鎖定狀態資訊至該時序控制器。
在一些實施例中，當該等CDR電路中之一者未鎖定時，一包括該未鎖定之CDR電路的源極驅動器可受組配成可改變該共用反向頻道之一電壓以傳輸該鎖定狀態資訊。
在其他實施例中，該時序控制器可受組配成可經由該等時脈嵌入資料頻道而傳輸次序資訊至該複數個源極驅動 器，且每一源極驅動器可受組配成可在一由該次序資訊指示的相應回應時間期間改變該共用反向頻道之一電壓以傳輸該鎖定狀態資訊。
該共用反向頻道可由該複數個源極驅動器共用。該共用反向頻道可以一菊鏈拓撲形式或以一多分接拓撲形式耦接於該時序控制器與該複數個源極驅動器之間。
該時序控制器可受組配成可在該顯示資料模式中經由該等時脈嵌入資料頻道將映射至該等資料位元之資料封包傳輸至該複數個源極驅動器。該等資料封包可分別對應於一影像圖框之行。每一資料封包可包括：一行開始欄位，其指示該影像圖框之一行的一開始；一組態欄位，其包括用於控制該複數個源極驅動器之組態資料；一像素資料欄位，其包括影像資料；一等待欄位，其被指定用於該複數個源極驅動器以具有一用以接收及儲存該影像資料之時間；及一水平空白欄位，其被指定用於該複數個源極驅動器以具有一用以基於該影像資料驅動該顯示面板之時間。
該時序控制器可受組配成可藉由調整一時脈訓練信號之一上升邊緣及一下降邊緣中的至少一者而產生一經調變之時脈信號，且可受組配成可在一垂直訓練模式中經由該等時脈嵌入資料頻道將該經調變之時脈信號傳輸至該複數個源極驅動器。
因此，資料及時脈信號可無時間滯後地以高速傳輸。
自結合隨附圖式考慮之以下實施方式，將更清楚地理解說明性、非限制實例實施例。
下文將參看隨附圖式來更全面地描述各種實例實施例，在該等圖式中展示一些實例實施例。然而，本發明概念可以許多不同形式具體化，且不應解釋為限於本文所陳述之實例實施例。實情為，提供此等實例實施例，使得本發明將為詳盡且完整的，且將充分傳達本發明概念之範疇給熟習此項技術者。在圖式中，為清楚起見可能誇示層及區域的大小及相對大小。在全文中相似數字指代相似元件。
應理解，儘管術語「第一」、「第二」、「第三」等在本文中可用以描述各種元件，但此等元件不應受此等術語限制。此等術語用以將一元件與另一元件進行區分。因此，在不脫離實例實施例的情況下，可將下文所論述之第一元件、組件、區域、層或區段稱為第二元件、組件、區域、層或區段。如本文中所使用，術語「及/或」包括相關聯之所列項目中之一或多者的任何及所有組合。
應理解，當一元件被稱為「連接」或「耦接」至另一元件時，其可直接連接或耦接至另一元件或可存在介入元件。對比而言，當一元件被稱為「直接連接」或「直接耦接」至另一元件時，不存在介入元件。用以描述元件之間的關係之其他詞應以相似型式進行解譯(例如，「在...之間」對「直接在...之間」、「鄰近」對「直接鄰近」，等)。
本文中所使用之術語僅出於描述特定實例實施例之目的且不欲限制本發明概念。如本文中所使用，單數形式「一」及「該」意欲亦包括複數形式，除非上下文另外清楚指示。應進一步理解，術語「包含」在用於本說明書中時規定所述之特徵、整體、步驟、操作、元件及/或組件之存在，但不排除一或多個其他特徵、整體、步驟、操作、元件、組件及/或其群組之存在或添加。
除非另外定義，否則本文中所使用之所有術語(包括技術及科學術語)具有與一般熟習此發明概念所屬之技術者通常所理解相同之含義。應進一步理解，應將術語(諸如，常用字典中所定義的彼等術語)解譯為具有與其在相關技術背景中之含義一致的含義，且不應以理想化或過度正式之意義來解譯，除非本文中明確地如此定義。
圖1為說明根據實例實施例之顯示裝置之方塊圖。
參看圖1，顯示裝置1000包括時序控制器1100、複數個源極驅動器1200及顯示面板1300。
時序控制器1100可經由時脈嵌入資料頻道CEDC將影像資料或控制資料傳送至源極驅動器1200。時序控制器1100亦可經由時脈嵌入資料頻道CEDC傳輸一嵌入於影像資料或控制資料中之時脈信號。在訓練模式中，時序控制器1100可經由時脈嵌入資料頻道CEDC傳輸一時脈訓練信號至源極驅動器1200，且由此，一包括於每一源極驅動器1200中的時脈及資料回復(CDR)電路可基於時脈訓練信號而鎖定。在顯示資料模式中，時序控制器1100可經由時脈嵌入資料頻道CEDC傳輸資料位元及一週期性地插入至該等資料位元中之時脈碼至源極驅動器1200。時脈碼可以一與時脈訓練信號之週期相同的週期插入至資料位元中。時脈嵌入資料頻道CEDC可以點對點拓撲形式耦接於時序控制器1100與源極驅動器1200之間。
每一源極驅動器1200可經由共用反向頻道SBC提供關於CDR電路是鎖定或是未鎖定的鎖定狀態資訊至時序控制器1100。舉例而言，在訓練模式中，每一源極驅動器1200可經由共用反向頻道SBC通知時序控制器1100包括於源極驅動器1200中之CDR被鎖定。在顯示資料模式中，當一些設定值由於歸因於靜電放電(ESD)、功率波動等之軟失敗而改變時，每一源極驅動器1200可經由共用反向頻道SBC通知時序控制器1100包括於源極驅動器1200中之CDR未鎖定。共用反向頻道SBC可為一由源極驅動器1200共用之單一頻道。在一些實施例中，如圖1中所說明，共用反向頻道SBC可以菊鏈拓撲形式耦接於時序控制器1100與源極驅動器1200之間。在其他實施例中，共用反向頻道SBC可以多分接拓撲形式耦接於時序控制器1100與源極驅動器1200之間。
顯示面板1300可由源極驅動器1200操作以顯示影像。舉例而言，顯示面板1300可包括一液晶顯示面板、一有機發光顯示面板、一電漿顯示面板及/或等等。顯示裝置1000可進一步包括一灰階電壓產生器，該灰階電壓產生器提供灰階電壓至選擇顯示面板1300中之一像素列的源極驅動器1200及閘極驅動器。
根據一些實例實施例之顯示裝置1000可在無專用時脈線之情況下提供一時脈信號以及資料至源極驅動器1200。此外，因為時序控制器1100經由共用反向頻道SBC自源極驅動器1200接收鎖定狀態資訊，所以顯示裝置1000可有效地回復軟失敗。
圖2為說明包括於圖1中所說明之時序控制器中的傳輸單元及包括於圖1中所說明之源極驅動器中的接收單元之方塊圖。
參看圖2，時序控制器1100包括一傳輸單元1110，且每一源極驅動器1200包括一接收單元1210。傳輸單元1110可包括控制電路1111、串列器1112、輸出驅動器1113及共用反向頻道接收器1114。接收單元1210包括輸入比較器1211、時脈及資料回復(CDR)電路2000、解串列器1213及共用反向頻道傳輸器1214。
傳輸單元1110可在訓練模式中經由一時脈嵌入資料頻道CEDC傳送一時脈訓練信號至源極驅動器1200，且可在顯示資料模式中經由該時脈嵌入資料頻道CEDC傳送包括資料位元及時脈碼之時脈嵌入資料至源極驅動器1200。接收單元1210可在訓練模式中基於時脈訓練信號而鎖定，且可在顯示資料模式中自所接收之時脈嵌入資料回復資料及時脈信號。
控制電路1111可控制傳輸單元1110，且可在顯示資料模式中將時脈碼週期性地插入至資料位元中。舉例而言，控制電路1111可每十二個資料位元插入兩個位元之時脈碼。串列器1112可串列化包括自控制電路1111所提供的資料位元及時脈碼之並列資料。輸出驅動器1113可經由時脈嵌入資料頻道CEDC傳輸自串列器1112所提供之串列資料至源極驅動器1200。時脈嵌入資料頻道CEDC可為一差分信號線，且由輸出驅動器1113所傳輸之串列資料可為差分信號。共用反向頻道接收器1114可經由共用反向頻道SBC自源極驅動器1200接收鎖定狀態資訊，且可提供鎖定狀態資訊至控制電路1111。控制電路1111可基於經由共用反向頻道SBC所傳送的鎖定狀態資訊而知曉源極驅動器1200是鎖定或是未鎖定。在一些實施例中，控制電路1111可在所有源極驅動器1200被鎖定之後開始傳送資料。
輸入比較器1211可經由時脈嵌入資料頻道CEDC接收包括資料位元及時脈碼的串列資料。在一些實施例中，串列資料可為差分信號，且輸入比較器1211可比較差分信號以提供所接收之信號RX至CDR電路2000。CDR電路2000可自所接收之信號RX回復資料DATA及多相時脈信號MPCS。解串列器1213可藉由取樣資料DATA基於多相時脈信號MPCS而產生並列資料。CDR電路2000可將一指示CDR電路2000是鎖定或是未鎖定之鎖定信號LOCK提供給共用反向頻道傳輸器1214。共用反向頻道傳輸器1214可基於自CDR電路2000所提供之鎖定信號LOCK傳送鎖定狀態資訊至時序控制器1100。
每一源極驅動器1200可進一步包括一資料鎖存單元及一資料轉換單元。資料鎖存單元可包括一儲存自解串列器1213所提供之並列資料的電阻器。當對應於像素列之資料儲存於資料鎖存單元中時，資料鎖存單元可提供所儲存之資料至資料轉換單元。資料轉換單元可基於自資料鎖存單元所提供之資料藉由選擇灰階電壓而產生類比信號，且可將類比信號施加至圖1中所說明之顯示面板1300。
圖3為說明一包括於源極驅動器中之時脈及資料回復(CDR)電路的方塊圖。
參看圖3，CDR電路2000包括一時脈回復單元2100及一延遲鎖定迴路單元2400。
時脈回復單元2100可經由一輸入比較器1211自時序控制器接收信號RX。時脈回復電路2100可回應於一自延遲鎖定迴路單元2400所提供的時脈窗信號CLKWIN而自所接收之信號RX回復時脈信號CLK。時脈回復單元2100可將所接收之信號RX作為資料DATA提供至解串列器1213，且可提供時脈信號CLK至延遲鎖定迴路單元2400。
延遲鎖定迴路單元2400可基於自時脈回復單元2100所提供之時脈信號CLK而產生一多相時脈信號MPCS。延遲鎖定迴路單元2400可提供該多相時脈信號MPCS至解串列器1213。延遲鎖定迴路單元2400可將指示延遲鎖定迴路單元2400是鎖定或是未鎖定之鎖定信號LOCK提供給時脈回復單元2100及共用反向頻道傳輸器1214。
圖4為說明包括於圖3之CDR電路中的時脈回復單元之方塊圖。
參看圖4，時脈回復單元2100包括一時脈碼偵測單元2110、一時脈信號產生單元2130、一延遲電路2150及一輸出單元2170。
時脈碼偵測單元2110可接收一包括資料位元及時脈碼之信號RX。一或兩個位元之時脈碼可週期性地插入至每N個資料位元中，其中N為大於1之整數。舉例而言，可每十二個資料位元插入兩個位元之時脈碼。時脈碼可具有一與鄰近資料位元之位準相反的位準。舉例而言，若鄰近資料位元具有一邏輯高位準，則時脈碼可具有邏輯低位準，且若鄰近資料位元具有一邏輯低位準，則時脈碼可具有邏輯高位準。因為時脈碼具有與鄰近資料位元之位準相反的位準，所以時脈碼可具有在時脈碼與鄰近資料位元之間的一上升邊緣或一下降邊緣。在一些實施例中，時脈碼可具有與前一資料位元之位準相反的位準。在其他實施例中，時脈碼可具有與下一資料位元之位準相反的位準。
時脈碼偵測單元2110可回應於時脈窗信號CLKWIN而自所接收之信號RX偵測時脈碼之邊緣。在時脈碼自高位準轉變至低位準或自低位準轉變至高位準的同時，自圖3中所說明的延遲鎖定迴路單元2400所接收之時脈窗信號CLKWIN可具有邏輯高位準。當時脈窗信號CLKWIN具有邏輯高位準時，時脈碼偵測單元2110可自所接收之信號RX偵測邊緣。時脈碼偵測單元2110可基於所偵測之邊緣而產生一時脈轉變信號CTS。當時脈碼轉變時，時脈轉變信號CTS可具有一上升邊緣。
時脈信號產生單元2130可回應於時脈轉變信號CTS而產生一經回復時脈信號RLCK。經回復時脈信號RCLK可回應於時脈轉變信號CTS而週期性地轉變。經回復時脈信號RCLK之週期可與時脈轉變信號CTS之週期相同。
時脈信號產生單元2130可回應於自邏輯低位準上升至邏輯高位準的時脈轉變信號CTS而控制經回復時脈信號RCLK自一邏輯低位準轉變至一邏輯高位準。在一些實施例中，時脈信號產生單元2130可延遲時脈轉變信號CTS，且可回應於經延遲時脈轉變信號而控制經回復時脈信號RCLK自一邏輯高位準轉變至一邏輯低位準。在其他實施例中，時脈信號產生單元2130可自圖3中所說明之延遲鎖定迴路單元2400接收一時脈下降信號，且可回應於時脈下降信號而控制經回復時脈信號RCLK自一邏輯高位準轉變至一邏輯低位準。
延遲電路2150可將所接收之信號RX延遲時脈碼偵測單元2110及時脈信號產生單元2130之一延遲時間。在顯示資料模式中可藉由延遲電路2150來延遲資料位元及時脈碼，且在訓練模式中可藉由延遲電路2150來延遲時脈訓練信號。
輸出單元2170可基於自時脈信號產生單元2130所提供的經回復時脈信號RCLK及自延遲電路2150所提供的延遲之所接收信號DRX而輸出一時脈信號CLK及/或資料DATA。在訓練模式中，輸出單元2170可將延遲之所接收信號DRX作為時脈信號CLK輸出，延遲之所接收信號DRX為由延遲電路2150延遲的時脈訓練信號。在顯示資料模式中，輸出單元2170可將經回復時脈信號RCLK作為時脈信號CLK輸出，且可將延遲之所接收信號DRX作為資料DATA輸出。
若所接收之信號RX未以碼(諸如，8B/10B碼)編碼，則時 脈回復單元2100可能不會執行解碼操作。此外，時脈回復單元2100可藉由使用時脈窗信號CLKWIN偵測時脈碼之邊緣而準確並有效地回復一時脈信號。
圖5為用於描述圖4之時脈回復單元之操作的時序圖。
參看圖4及圖5，在訓練模式中，延遲電路2150可將一作為所接收之信號RX之時脈訓練信號延遲一延遲時間TD，且提供延遲之所接收信號DRX至輸出單元2170。延遲時間TD可與時脈碼偵測單元2110及時脈信號產生單元2130之延遲時間相同。在訓練模式中，輸出單元2170可將延遲之所接收信號DRX輸出作為時脈信號CLK。舉例而言，延遲之所接收信號DRX的脈衝202相對於時脈訓練信號之脈衝201可延遲該延遲時間TD，且可輸出作為時脈信號CLK之脈衝203。
在訓練模式中鎖定圖3中所說明之延遲鎖定迴路單元2400之後，時脈碼偵測單元2110及時脈信號產生單元2130可藉由偵測所接收之信號RX的邊緣而產生一回復的時脈信號RCLK。舉例而言，時脈碼偵測單元2110及時脈信號產生單元2130可偵測時脈訓練信號之脈衝240的上升邊緣，且可基於所偵測邊緣而產生經回復時脈信號RCLK的脈衝206。輸出單元2170可將延遲之所接收信號DRX的脈衝205或經回復時脈信號RCLK的脈衝206輸出作為時脈信號CLK的脈衝207。
在顯示資料模式中，所接收之信號RX包括資料位元209及週期性地插入至資料位元209中的時脈碼208。延遲電路 2150可將所接收之信號RX延遲延遲時間TD，且輸出延遲之所接收信號DRX。輸出單元2170可將延遲之所接收信號DRX輸出作為資料DATA。舉例而言，相對於資料位元209及時脈碼208而延遲的資料位元211及時脈碼211可輸出作為資料DATA。可藉由圖2中所說明之解串列器1213來取樣資料DATA之資料位元211。
在顯示資料模式中，時脈碼偵測單元2110及時脈信號產生單元2130可藉由偵測時脈碼208之邊緣而產生經回復時脈信號RCLK，且輸出單元2170可將經回復時脈信號RCLK輸出作為時脈信號CLK。舉例而言，時脈碼偵測單元2110可藉由偵測時脈碼208與資料位元209之間的邊緣而產生一時脈轉變信號CTS，時脈信號產生單元2130可回應於時脈轉變信號CTS而產生經回復時脈信號RCLK的脈衝214，且輸出單元2170可將經回復時脈信號RCLK的脈衝214輸出作為時脈信號CLK的脈衝215。
圖6A為用於描述包括於圖4之時脈回復單元中之時脈碼偵測單元及時脈信號產生單元的操作之實例的時序圖。
參看圖4及圖6A，包括於所接收之信號RX中之每一時脈碼214及219具有一個位元之長度，且具有一與下一資料位元215及221之位準相反的位準。舉例而言，時脈碼214具有一與下一資料位元215之邏輯高位準相反之邏輯低位準，且時脈碼219具有一與下一資料位元219之邏輯高位準相反之邏輯低位準。因此，每一時脈碼214及219可分別具有在時脈碼214與下一資料位元215之間的邊緣216及在時 脈碼219與下一資料位元220之間的邊緣221。舉例而言，時脈碼214可具有一上升邊緣216，且時脈碼219可具有一下降邊緣221。
時脈窗信號CLKWIN可具有一自每一時脈碼214及215之時間點至下一資料位元219及220之時間點的邏輯高位準。時脈碼偵測單元2110可在時脈窗信號CLKWIN具有邏輯高位準之同時偵測所接收之信號RX的邊緣。因此，時脈碼偵測單元2110可偵測時脈碼214及219之邊緣。舉例而言，時脈碼偵測單元2110可回應於時脈窗信號CLKWIN之脈衝217而偵測時脈碼214之上升邊緣216，且可回應於時脈窗信號CLKWIN之脈衝222而偵測時脈碼219之下降邊緣221。基於偵測，時脈碼偵測單元2110可在每一時脈碼214及219之邊緣216及221處產生一自低位準轉變至高位準的時脈轉變信號CTS。
時脈信號產生單元2130可回應於時脈轉變信號CTS而產生一經回復時脈信號RCLK。經回復時脈信號RCLK可回應於時脈轉變信號CTS之每一脈衝218及223而具有一週期性上升邊緣。
圖6B為用於描述包括於圖4之時脈回復單元中的時脈碼偵測單元及時脈信號產生單元之操作之另一實例的時序圖。
參看圖4及圖6B，包括於所接收之信號RX中之每一時脈碼224具有一個位元之長度，且具有一與前一資料位元225之位準相反的位準。舉例而言，時脈碼224具有一與前一 資料位元225之邏輯高位準相反之邏輯低位準，且可具有一在時脈碼224與前一資料位元225之間的下降邊緣226。時脈碼偵測單元2110可回應於自前一資料位元225之時間點至時脈碼224之時間點具有邏輯高位準的時脈窗信號CLKWIN之脈衝227而偵測時脈碼224之下降邊緣226，且可在時脈碼224之邊緣226處產生一自低位準轉變至高位準的時脈轉變信號CTS。時脈信號產生單元2130可回應於時脈轉變信號CTS之脈衝228而產生一自低位準轉變至高位準的經回復時脈信號RCLK。
圖6C為用於描述包括於圖4之時脈回復單元中的時脈碼偵測單元及時脈信號產生單元之操作之又一實例的時序圖。
參看圖4及圖6C，包括於所接收之信號RX中之每一時脈碼229具有兩個位元之長度，且具有一與下一資料位元230之位準相反的位準。舉例而言，時脈碼229具有一與下一資料位元230之邏輯高位準相反之邏輯低位準，且可具有一在時脈碼229與下一資料位元230之間的上升邊緣231。時脈碼偵測單元2110可回應於自時脈碼229之時間點至下一資料位元230之時間點具有邏輯高位準的時脈窗信號CLKWIN之脈衝232而偵測時脈碼229之上升邊緣231，且可在時脈碼229之邊緣231處產生一自低位準轉變至高位準的時脈轉變信號CTS。時脈信號產生單元2130可回應於時脈轉變信號CTS之脈衝233而產生一自低位準轉變至高位準的經回復時脈信號RCLK。
圖6D為用於描述包括於圖4之時脈回復單元中的時脈碼偵測單元及時脈信號產生單元之操作之又一實例的時序圖。
參看圖4及圖6D，包括於所接收之信號RX中之每一時脈碼234具有兩個位元之長度，且具有一與前一資料位元235之位準相反的位準。舉例而言，時脈碼234具有一與前一資料位元235之邏輯高位準相反之邏輯低位準，且可具有一在時脈碼234與前一資料位元235之間的下降邊緣236。時脈碼偵測單元2110可回應於自前一資料位元235之時間點至時脈碼234之第二位元的時間點具有邏輯高位準的時脈窗信號CLKWIN之脈衝237而偵測時脈碼234之下降邊緣236，且可在時脈碼234之邊緣236處產生一自低位準轉變至高位準的時脈轉變信號CTS。時脈信號產生單元2130可回應於時脈轉變信號CTS之脈衝238而產生一自低位準轉變至高位準的經回復時脈信號RCLK。
如圖6A至圖6D中所說明，每一時脈碼可具有一或多個位元之長度，且可具有一在時脈碼與前一或下一資料位元之間的邊緣。儘管為簡單起見圖6A至圖6D說明一未延遲的經回復時脈信號RCLK，但該經回復時脈信號RCLK可藉由時脈碼偵測單元及時脈信號產生單元相對於時脈碼之邊緣而延遲。如下文參看圖20至圖21B所描述，時脈回復單元2100可使用一根據傳輸速率及/或延遲時間而適應性地選擇的時脈窗信號，藉此準確地偵測時脈碼之邊緣。
圖7為說明包括於圖4之時脈回復單元中之時脈碼偵測單 元的方塊圖。
參看圖7，時脈碼偵測單元2110包括一上升偵測器2111、一下降偵測器2113、一上升下降判定器2115及一選擇器2117。
上升偵測器2111可回應於時脈窗信號CLKWIN藉由偵測包括於所接收之信號RX中的時脈碼之上升邊緣而產生一上升邊緣偵測信號REDS。下降偵測器2113可回應於時脈窗信號CLKWIN藉由偵測包括於所接收之信號RX中的時脈碼之下降邊緣而產生一下降邊緣偵測信號FEDS。若時脈碼具有上升邊緣，則可基於時脈碼之上升邊緣而啟動上升邊緣偵測信號REDS。若時脈碼具有下降邊緣，則可基於時脈碼之下降邊緣而啟動下降邊緣偵測信號FEDS。
上升偵測器2111可以一第一閘控鎖存器來實施，該第一閘控鎖存器具有一接收時脈窗信號CLKWIN之資料端子、一接收所接收之信號RX之致能端子、一接收時脈窗信號CLKWIN之反相重設端子及一輸出上升邊緣偵測信號REDS的輸出端子。上升偵測器2111可在時脈窗信號CLKWIN具有邏輯低位準時重設。若時脈窗信號CLKWIN具有邏輯高位準，則上升偵測器2111可在所接收之信號RX具有邏輯高位準時輸出時脈窗信號CLKWIN，且可在所接收之信號RX具有邏輯低位準時維持前一輸出。
下降偵測器2113可以一第二閘控鎖存器來實施，該第二閘控鎖存器具有一接收時脈窗信號CLKWIN之資料端子、一接收所接收之信號RX之反相致能端子、一接收時脈窗 信號CLKWIN之反相重設端子及一輸出下降邊緣偵測信號FEDS的輸出端子。下降偵測器2113可在時脈窗信號CLKWIN具有邏輯低位準時重設。若時脈窗信號CLKWIN具有邏輯高位準，則下降偵測器2113可在所接收之信號RX具有邏輯低位準時輸出時脈窗信號CLKWIN，且可在所接收之信號RX具有邏輯高位準時維持前一輸出。
上升下降判定器2115可藉由基於時脈窗信號CLKWIN來判定包括於所接收之信號RX中之時脈碼是具有一下降邊緣或是一上升邊緣而產生一上升下降決策信號RFDS。舉例而言，上升下降判定器2115可在時脈碼具有上升邊緣時產生邏輯低位準之上升下降決策信號RFDS，且可在時脈碼具有下降邊緣時產生邏輯高位準之上升下降決策信號RFDS。
上升下降判定器2115可以一上升邊緣觸發之正反器來實施，該上升邊緣觸發之正反器具有一接收所接收之信號RX之資料端子、一接收時脈窗信號CLKWIN之時脈端子及一輸出上升下降決策信號RFDS的輸出端子。上升下降判定器2115可回應於時脈窗信號CLKWIN之上升邊緣而將所接收之信號RX作為上升下降決策信號RFDS輸出。
選擇器2117可回應於自上升下降判定器2115所提供之上升下降決策信號RFDS而選擇性地輸出自上升偵測器2111所提供的上升邊緣偵測信號REDS或自下降偵測器2113所提供的下降邊緣偵測信號FEDS。
選擇器2117可以一多工器來實施，該多工器具有一接收 上升邊緣偵測信號REDS之第一輸入端子、一接收下降邊緣偵測信號FEDS之第二輸入端子、一接收上升下降決策信號RFDS的選擇端子及一輸出時脈轉變信號CTS之輸出端子。舉例而言，選擇器2117可在上升下降決策信號RFDS具有邏輯低位準時將上升邊緣偵測信號REDS作為時脈轉變信號CTS輸出，且可在上升下降決策信號RFDS具有邏輯高位準時將下降邊緣偵測信號FEDS作為時脈轉變信號CTS輸出。
時脈碼偵測單元2110可偵測時脈碼之邊緣，而不管時脈碼是具有上升邊緣或是下降邊緣。
圖8為用於描述圖7之時脈碼偵測單元之操作的時序圖。
參看圖7及圖8，在邏輯低位準之時脈碼239施加至上升偵測器2111之致能端子之同時，上升偵測器2111可維持前一輸出。在時脈碼239具有邏輯低位準之同時，上升偵測器2111可輸出邏輯低位準之上升邊緣偵測信號REDS。若邏輯高位準之資料位元240施加至上升偵測器2111之致能端子，則上升偵測器2111可將邏輯高位準之時脈窗信號CLKWIN作為上升邊緣偵測信號REDS輸出。若時脈窗信號CLKWIN自邏輯高位準轉變至邏輯低位準，則上升偵測器2111可被重設，且接著可輸出邏輯低位準之上升邊緣偵測信號REDS。因此，上升偵測器2111可回應於時脈碼239之上升邊緣而產生具有自低位準轉變至高位準之脈衝243的上升邊緣偵測信號REDS。類似地，下降偵測器2113可回應於時脈碼之下降邊緣而產生一具有一自低位準轉變至 高位準之脈衝247的下降邊緣偵測信號FEDS。
上升下降判定器2115可回應於時脈窗信號CLKWIN之上升邊緣而將所接收之信號RX作為上升下降決策信號RFDS輸出。舉例而言，上升下降判定器2115可回應於時脈窗信號CLKWIN之脈衝242的上升邊緣而藉由鎖存邏輯低位準之時脈碼239來輸出邏輯低位準245之上升下降決策信號RFDS。
選擇器2117可回應於上升下降決策信號RFDS而將上升邊緣偵測信號REDS或下降邊緣偵測信號FEDS作為時脈轉變信號CTS選擇性地輸出。舉例而言，選擇器2117可在上升下降決策信號RFDS具有邏輯低位準245時將上升邊緣偵測信號REDS作為時脈轉變信號CTS輸出，且可在上升下降決策信號RFDS具有邏輯高位準248時將下降邊緣偵測信號FEDS作為時脈轉變信號CTS輸出。因此，時脈轉變信號CTS可具有在時脈碼之邊緣處自低位準轉變至高位準的脈衝246及249。
圖9為說明包括於圖4之時脈回復單元中之時脈信號產生單元的實例之方塊圖。
參看圖9，時脈信號產生單元2130包括一設定重設(SR)鎖存器2131及一延遲電路2132。
延遲電路2132藉由延遲時脈轉變信號CTS而產生一經延遲時脈轉變信號DCTS。該經延遲時脈轉變信號DCTS可具有一相對於時脈轉變信號CTS之脈衝而延遲的脈衝。
SR鎖存器2131可具有一接收時脈轉變信號CTS的設定端 子、一接收經延遲時脈轉變信號DCTS之重設端子及一輸出經回復時脈信號RCLK的輸出端子。SR鎖存器2131可在時脈轉變信號CTS具有邏輯高位準時輸出邏輯高位準之經回復時脈信號RCLK，且可在經延遲時脈轉變信號DCTS具有邏輯高位準時輸出邏輯低位準之回復的時脈信號RCLK。SR鎖存器2131可在時脈轉變信號CTS及經延遲時脈轉變信號DCTS兩者皆具有邏輯低位準時維持前一輸出。因此，經回復時脈信號RCLK可在時脈轉變信號CTS自低位準轉變至高位準時自低位準轉變至高位準，且可在經延遲時脈轉變信號DCTS自低位準轉變至高位準時自高位準轉變至低位準。
圖10為用於描述圖9之時脈信號產生單元之操作的時序圖。
參看圖9及圖10，時脈信號產生單元2130可回應於時脈轉變信號CTS之脈衝252之上升邊緣而產生一自邏輯低位準轉變至邏輯高位準254的經回復時脈信號RCLK。經回復時脈信號RCLK回應於經延遲時脈轉變信號DCTS之脈衝253的上升邊緣而自邏輯高位準254轉變至邏輯低位準255。因此，時脈信號產生單元2130可產生在每一時脈碼250之邊緣處週期性地自低位準轉變至高位準的經回復時脈信號RCLK。
圖11為說明包括於圖4之時脈回復單元中的延遲電路之方塊圖。
參看圖11，延遲電路2150包括一偵測器複本延遲單元 2151、一選擇器複本延遲單元2153及一鎖存器複本延遲單元2155。
偵測器複本延遲單元2151可將所接收之信號RX延遲圖7中所說明的上升偵測器2111或下降偵測器2113之一延遲時間。選擇器複本延遲單元2153可進一步將所接收之信號RX延遲圖7中所說明的選擇器2117之一延遲時間。鎖存器複本延遲單元2155可再進一步將所接收之信號RX延遲圖9中所說明的SR鎖存器2131之一延遲時間。因此，延遲電路2150可將所接收之信號RX延遲圖4中所說明的時脈碼偵測單元2110及時脈信號產生單元2130之一延遲時間。因此，時脈回復單元2100可輸出延遲相同延遲時間的時脈信號CLK及資料DATA。
圖12為說明包括於圖4之時脈回復單元中之輸出單元的方塊圖。
參看圖12，輸出單元2170包括一時脈輸出單元2171及一資料輸出單元2173。
時脈輸出單元2171可將經回復時脈信號RCLK或延遲之所接收信號DRX作為時脈信號CLK選擇性地輸出。時脈輸出單元2171可在訓練模式中將延遲之所接收信號DRX作為時脈信號CLK輸出，且可在顯示資料模式中將經回復時脈信號RCLK作為時脈信號CLK輸出。
時脈輸出單元2171可以一多工器來實施，該多工器具有一接收經回復時脈信號RCLK的第一輸入端子、一接收延遲之所接收信號DRX的第二輸入端子、一接收反相鎖定信 號/LOCK之選擇端子，及一輸出時脈信號CLK之輸出端子。反相鎖定信號/LOCK可為鎖定信號LOCK之反相信號，且可自圖3中所說明之延遲鎖定迴路單元2400提供。在圖3中所說明之延遲鎖定迴路單元2400被鎖定之同時，鎖定信號LOCK可具有一邏輯高位準且反相鎖定信號/LOCK可具有一邏輯低位準。因此，時脈輸出單元2171可將延遲之所接收信號DRX作為時脈信號CLK輸出，直至圖3中所說明的延遲鎖定迴路單元2400被鎖定為止，且可在圖3中所說明之延遲鎖定迴路單元2400被鎖定之後輸出經回復時脈信號RCLK。
資料輸出單元2173可將延遲之所接收信號DRX作為資料DATA輸出。資料輸出單元2173可在訓練模式中不輸出資料DATA，且可在顯示資料模式中將延遲之所接收信號DRX作為資料DATA輸出。
資料輸出單元2173可以一由鎖定信號LOCK及反相鎖定信號/LOCK控制的傳輸閘來實施。資料輸出單元2173可在鎖定信號LOCK具有邏輯高位準且反相鎖定信號/LOCK具有邏輯低位準時輸出延遲之所接收信號DRX。因此，資料輸出單元2173可在顯示資料模式中輸出資料DATA。
圖13為說明包括於圖3之CDR電路中之延遲鎖定迴路單元的方塊圖。
參看圖13，延遲鎖定迴路單元2400包括一相位頻率偵測器2410、一鎖定偵測器2420、一控制信號產生器2430、一延遲線2440及一時脈窗產生器2450。
相位頻率偵測器2410偵測一在一自圖4中所說明之時脈回復單元2100所提供的時脈信號CLK與一自延遲線2440所提供的經延遲時脈信號DCLK之間的相位差。相位頻率偵測器2410可基於時脈信號CLK與經延遲時脈信號DCLK之間的所偵測之相位差而產生一上升信號UP及一下降信號DN。
控制信號產生器2430回應於自相位頻率偵測器2410所提供之上升信號UP及下降信號DN而產生一延遲控制信號CTRL。控制信號產生器2430可包括一回應於上升信號UP而產生充電電流且回應於下降信號DN而產生放電電流的電荷泵，及一基於充電電流及放電電流而產生對應於所偵測相位差之延遲控制信號CTRL的迴路濾波器。
舉例而言，若經延遲時脈信號滯後於時脈信號CLK，則相位頻率偵測器2410可產生邏輯高位準之上升信號UP，控制信號產生器2430可回應於上升信號UP而減少延遲線2440之延遲時間。若經延遲時脈信號超前於時脈信號CLK，則相位頻率偵測器2410可產生邏輯高位準之下降信號DN，控制信號產生器2430可回應於下降信號DN而增加延遲線2440之延遲時間。
鎖定偵測器2420可基於上升信號UP及下降信號DN而產生一指示延遲鎖定迴路單元2400是鎖定或是未鎖定的鎖定信號LOCK。舉例而言，鎖定偵測器2420可在上升信號UP具有邏輯高位準時的週期大體上與下降信號DN具有邏輯高位準時的週期相同時產生邏輯高位準之鎖定信號 LOCK。
延遲線2440藉由延遲時脈信號CLK而產生經延遲時脈信號DCLK。延遲線2440可包括循序延遲時脈信號CLK之複數個延遲單位。延遲線2440可輸出一包括分別自該複數個延遲單位所輸出之複數個時脈信號的多相時脈信號MPCS。延遲線2440可提供多相時脈信號MPCS至時脈窗產生器2450及圖2中所說明之解串列器1213。
時脈窗產生器2450基於自延遲線2440所提供的多相時脈信號MPCS而產生一時脈窗信號CLKWIN。時脈窗產生器2450可對多相時脈信號MPCS執行邏輯運算以產生時脈窗信號CLKWIN。在一些實施例中，時脈窗產生器2450可根據所接收之信號RX之傳輸速率及/或圖4之時脈回復單元2100的延遲時間適應性地產生時脈窗信號CLKWIN。儘管時脈窗產生器2450在圖13中說明為包括於延遲鎖定迴路單元2400中，但一部分或整個時脈窗產生器2450可位於時脈窗產生器2450之外部或可包括於圖4之時脈回復單元2100中。
圖14為說明包括於圖13之延遲鎖定迴路單元中之延遲線的方塊圖。
參看圖14，延遲線2440包括第一延遲單位2441至第N+3延遲單位2448。
第一延遲單位2441至第N+3延遲單位2448可藉由循序延遲時脈信號CLK來輸出第一時脈信號CLK_1至第N+3時脈信號CLK_N+3。第一延遲單位2441至第N+3延遲單位2448 可將時脈信號CLK延遲大體上相同延遲時間。第一延遲單位2441至第N+3延遲單位2448可由延遲控制信號CTRL來控制以增加或減少延遲時間。
每一延遲單位可包括複數個子延遲單位。舉例而言，第二延遲單位2442可包括第一子延遲單位2442a、第二子延遲單位2442b、第三子延遲單位2442c及第四子延遲單位2442d。每一延遲單位可在一在子延遲單位之間的節點處輸出一相應時脈信號。舉例而言，第二延遲單位2442可在第二子延遲單位2442b之輸出節點處或在第三子延遲單位2442c之輸入節點處輸出第二時脈信號CLK_2。
在一些實施例中，所接收之信號可包括每N個資料位元週期性地插入之2個位元之時脈碼，其中N為大於1之整數。在此狀況下，延遲線2440可包括N+3個延遲單位2441至2448。延遲線2440可在第N+2延遲單位2447之輸出節點處或在第N+3延遲單位2448之輸入節點處輸出經延遲時脈信號DCLK。因此，因為所接收之信號每週期包括N+2個位元且經延遲時脈信號DCLK藉由N+2個延遲單位2441至2447相對於時脈信號CLK而延遲，所以每一延遲單位的一延遲時間可對應於所接收信號之一個位元的長度。
圖15為說明包括於圖13之延遲鎖定迴路單元中的時脈窗產生器之實例的方塊圖。
參看圖15，時脈窗產生器2450a包括一及(AND)閘2451及一反相器2452。
反相器2452反相第N+3時脈信號CLK_N+3。及閘2451對 第N+1時脈信號CLK_N+1及第N+3時脈信號CLK_N+3之反相信號執行及運算。及閘2451可在第N+1時脈信號CLK_N+1具有邏輯高位準且第N+3時脈信號CLK_N+3之反相信號具有邏輯高位準時產生邏輯高位準之時脈窗信號CLKWIN。因此，及閘2451可產生自第N+1時脈信號CLK_N+1之上升邊緣至第N+3時脈信號CLK_N+3之上升邊緣具有邏輯高位準之時脈窗信號CLKWIN。
圖16為用於描述圖14之延遲線及圖15之時脈窗產生器的操作之時序圖。
參看圖14至圖16，時脈信號CLK可在時脈碼CC之邊緣256處自低位準轉變至高位準，且經延遲時脈信號DCLK可具有一與時脈信號CLK之相位大體上相同的相位。自第一延遲單位2441所輸出的第一時脈信號CLK_1可在第一資料位元D1之中間自低位準轉變至高位準。類似地，第二時脈信號CLK_2至第N時脈信號CLK_N可分別在第二資料位元D2至第N資料位元DN之中間自低位準轉變至高位準。第一時脈信號CLK_1至第N時脈信號CLK_N可用以取樣第一資料位元D1至第N資料位元DN。
第N+1時脈信號CLK_N+1可在時脈碼CC之第一位元的中間自低位準轉變至高位準，且第N+2時脈信號CLK_N+2可在時脈碼CC之第二位元的中間自低位準轉變至高位準。第N+3時脈信號CLK_N+3可在下一週期之第一資料位元D1的中間自低位準轉變至高位準。亦即，第N+3延遲單位2448可輸出相對於自第一延遲單位2441所輸出的第一時脈 信號CLK_1延遲一個週期的第N+3時脈信號CLK_N+3。
時脈窗產生器2450可藉由對第N+1時脈信號CLK_N+1及第N+3時脈信號CLK_N+3執行邏輯運算而產生一時脈窗信號CLKWIN。舉例而言，時脈窗產生器2450可反相第N+3時脈信號CLK_N+3，且可對第N+1時脈信號CLK_N+1及第N+3時脈信號CLK_N+3之反相信號執行及運算以產生時脈窗信號CLKWIN。因此，在第N+1時脈信號CLK_N+1具有邏輯高位準258且第N+3時脈信號CLK_N+3具有邏輯低位準259的同時，時脈窗信號CLKWIN可具有一邏輯高位準260。圖4之時脈回復單元2100可基於邏輯高位準260之時脈窗信號CLKWIN而偵測所接收之信號RX之邊緣256，且可在所接收之信號RX之邊緣256處產生具有上升邊緣257的時脈信號CLK。
如上文所描述，根據一些實例實施例之CDR電路可藉由使用時脈窗信號來偵測時脈碼之邊緣而自時脈嵌入資料準確地回復一時脈信號。
圖17為說明包括於圖4之時脈回復單元中的時脈信號產生單元之另一實例的方塊圖。
參看圖17，時脈信號產生單元2130包括一SR鎖存器2131。
時脈信號產生單元2130可自圖13之延遲鎖定迴路單元2400接收一時脈下降信號CFS。圖13之延遲鎖定迴路單元2400可包括一基於多相時脈信號MPCS而產生時脈下降信號CFS的電路。用於產生時脈下降信號CFS之電路可具有 一類似於圖15之時脈窗產生器2450之組態的組態。再次參看圖16，時脈下降信號CFS可藉由對第A個時脈信號CLK_A及第B個時脈信號CLK_B之反相信號執行及運算而產生。因此，在第A個時脈信號CLK_A具有邏輯高位準262且第B個時脈信號CLK_B具有邏輯低位準263的同時，時脈下降信號CFS可具有一邏輯高位準264。第A個時脈信號CLK_A及第B個時脈信號CLK_B可自位於圖14中所說明的延遲線2440之中間的兩個延遲單位輸出。
SR鎖存器2131可具有一接收時脈轉變信號CTS的設定端子、一接收時脈下降信號CFS的重設端子及一輸出經回復時脈信號RCLK的輸出端子。SR鎖存器2131可在時脈轉變信號CTS具有邏輯高位準時輸出邏輯高位準的經回復時脈信號RCLK，且可在時脈下降信號CFS具有邏輯高位準時輸出邏輯低位準之經回復時脈信號RCLK。SR鎖存器2131可在時脈轉變信號CTS及時脈下降信號CFS兩者皆具有邏輯低位準時維持前一輸出。因此，SR鎖存器2131可產生在時脈轉變信號CTS自低位準轉變至高位準時自低位準轉變至高位準且在時脈下降信號CFS自低位準轉變至高位準時自高位準轉變至低位準的經回復時脈信號RCLK。
圖18為說明包括於圖13之延遲鎖定迴路單元中的時脈窗產生器之另一實例的方塊圖。
參看圖13及圖18，時脈窗產生器2450b包括一窗信號產生單元2460及一窗信號選擇單元2470。
窗信號產生單元2460自延遲線2440接收多相時脈信號之 至少一部分。舉例而言，窗信號產生單元2460可接收第N時脈信號CLK_N、第N+1時脈信號CLK_N+1、第N+2時脈信號CLK_N+2及第N+3時脈信號CLK_N+3。
窗信號產生單元2460可藉由對超前於一經延遲時脈信號DCLK約1.5位元長度的第N+1時脈信號CLK_N+1及滯後於該經延遲時脈信號DCLK約0.5位元長度的第N+3時脈信號CLK_N+3執行邏輯運算而產生一自第N+1時脈信號CLK_N+1之上升邊緣至第N+3時脈信號CLK_N+3之上升邊緣具有邏輯高位準的第一窗信號CLKWIN1。此外，窗信號產生單元2460可藉由對超前於經延遲時脈信號DCLK約2.5位元長度的第N時脈信號CLK_N及超前於經延遲時脈信號DCLK約0.5位元長度的第N+2時脈信號CLK_N+2執行邏輯運算而產生一自第N時脈信號CLK_N之上升邊緣至第N+2時脈信號CLK_N+2之上升邊緣具有邏輯高位準的第二窗信號。
窗信號選擇單元2470可自窗信號產生單元2460接收第一窗信號CLKWIN1。窗信號選擇單元2470可偵測一在第一窗信號CLKWIN1與包括於所接收之信號RX中的時脈碼之邊緣之間的時間間隔。窗信號選擇單元2470判定所偵測時間間隔是否在預定範圍內，且可基於該判定產生一指示第一窗信號CLKWIN1或第二窗信號的窗選擇信號WINSEL。舉例而言，若第一窗信號CLKWIN1之上升邊緣超前於時脈碼之邊緣約0.5位元長度或更多，則窗信號選擇單元2470可產生指示第一窗信號CLKWIN1之窗選擇信號WINSEL。若 第一窗信號CLKWIN1之上升邊緣未超前於時脈碼之邊緣約0.5位元長度或更多，則窗信號選擇單元2470可產生指示第二窗信號之窗選擇信號WINSEL。
窗信號產生單元2460可回應於窗選擇信號WINSEL而將第一窗信號CLKWIN1或第二窗信號作為時脈窗信號CLKWIN選擇性地輸出。因為窗信號產生單元2460可適應性地將第一窗信號CLKWIN1或第二窗信號作為時脈窗信號CLKWIN輸出，所以時脈窗產生器2450b可產生無關於圖4之時脈回復單元2100的傳輸速率及/或延遲時間而準確地封閉時脈碼之邊緣的時脈窗信號CLKWIN。因此，圖4之時脈回復單元2100可準確地偵測時脈碼之邊緣以產生時脈信號CLK，且圖13之延遲鎖定迴路單元2400可產生一準確的多相時脈信號。
圖19為說明包括於圖18之時脈窗產生器中之窗信號產生單元的方塊圖。
參看圖19，窗信號產生單元2460包括一第一反相器2461、一第一及閘2462、一第二反相器2463、一第二及閘2464及一多工器2465。
第一反相器2461反相第N+3時脈信號CLK_N+3。第一及閘2462對第N+1時脈信號CLK_N+1及第N+3時脈信號CLK_N+3之反相信號執行及運算以產生第一窗信號CLKWIN1。因此，第一窗信號CLKWIN1可自第N+1時脈信號CLK_N+1之上升邊緣至第N+3時脈信號CLK_N+3之上升邊緣具有邏輯高位準。
第二反相器2463反相第N+2時脈信號CLK_N+2。第二及閘2464對第N時脈信號CLK_N及第N+2時脈信號CLK_N+2之反相信號執行及運算以產生第二窗信號CLKWIN2。因此，第二窗信號CLKWIN2可自第N時脈信號CLK_N之上升邊緣至第N+2時脈信號CLK_N+2之上升邊緣具有邏輯高位準。
多工器2465可具有一接收第一窗信號CLKWIN1之第一輸入端子、一接收第二窗信號CLKWIN2之第二輸入端子、一自圖18中所說明之窗信號選擇單元2470接收窗選擇信號WINSEL的選擇端子，及一輸出時脈窗信號CLKWIN的輸出端子。多工器2465可回應於窗選擇信號WINSEL而將第一窗信號CLKWIN1或第二窗信號CLKWIN2作為時脈窗信號CLKWIN選擇性地輸出。舉例而言，多工器2465可在窗選擇信號WINSEL具有邏輯高位準時將第一窗信號CLKWIN1作為時脈窗信號CLKWIN輸出，且可在窗選擇信號WINSEL具有邏輯低位準時將第二窗信號CLKWIN2作為時脈窗信號CLKWIN輸出。
圖20為說明包括於圖18之時脈窗產生器中的窗信號選擇單元之實例的方塊圖。
參看圖20，窗信號選擇單元2470a包括一延遲電路2471、一第一正反器2472、一第二正反器2473及一互斥或(XOR)閘2474。
延遲電路2471自圖19之窗信號產生單元2460接收第一窗信號CLKWIN1。延遲電路2471可將第一窗信號CLKWIN1 延遲約0.5位元長度(亦即，延遲單位之延遲時間的一半)。可基於時脈窗信號之上升邊緣相對於包括於所接收之信號RX中的時脈碼之邊緣的所要裕度來判定延遲電路2471之延遲時間。
第一正反器2472回應於延遲之第一窗信號CLKWIN1而鎖存所接收之信號RX。第一正反器2472可以一上升邊緣觸發之正反器來實施，該上升邊緣觸發之正反器具有一接收所接收之信號RX的資料端子、一接收延遲之第一時脈窗CLKWIN1之時脈端子及一輸出端子。該第一正反器2472可在延遲之第一窗信號CLKWIN1之上升邊緣處輸出所接收之信號RX。
第二正反器2473回應於延遲之第一窗信號CLKWIN1而鎖存所接收之信號RX。第二正反器2473可以一下降邊緣觸發之正反器來實施，該下降邊緣觸發之正反器具有一接收所接收之信號RX的資料端子、一接收延遲之第一時脈窗CLKWIN1之時脈端子及一輸出端子。該第二正反器2473可在延遲之第一窗信號CLKWIN1的下降邊緣處輸出所接收之信號RX。
互斥或閘2474對第一正反器2472之輸出信號及第二正反器2473之輸出信號執行互斥或運算。若第一正反器2472之輸出信號之邏輯位準與第二正反器2473之輸出信號的邏輯位準相同，則第一窗信號CLKWIN1可能不適於包括於所接收之信號RX中的時脈碼之邊緣偵測。在此狀況下，互斥或閘2474可產生邏輯低位準之窗選擇信號WINSEL，且圖19中所說明之多工器2465可將第二窗信號CLKWIN2作為時脈窗信號輸出。
若第一正反器2472之輸出信號之邏輯位準與第二正反器2473之輸出信號的邏輯位準不同，則第一窗信號CLKWIN1可具有一相對於時脈碼之邊緣大於延遲電路2471之延遲時間的裕度，且第一窗信號CLKWIN1可適於邊緣偵測。在此狀況下，互斥或閘2474可產生邏輯高位準之窗選擇信號WINSEL，且圖19中所說明之多工器2465可將第一窗信號CLKWIN1作為時脈窗信號輸出。
因此，包括窗信號選擇單元2470a之時脈窗產生器可產生相對於時脈碼之邊緣具有一所要裕度的時脈窗信號。因此，即使以高速率傳輸所接收之信號RX或時脈回復單元之延遲時間係長的，仍可準確地偵測時脈碼之邊緣。
在一些實施例中，窗信號選擇單元2470a可在訓練模式中執行選擇第一窗信號CLKWIN1或第二窗信號CLKWIN2之窗選擇操作，且可在顯示資料模式中操作為一偵測資料傳輸上之錯誤的時脈窗檢查器。在顯示資料模式中，窗信號選擇單元2470a可接收在訓練模式中所判定之時脈窗信號，且可檢查時脈碼是否具有在時脈窗內之邊緣。若所接收之信號RX不包括具有在時脈窗內之邊緣的時脈碼，則包括窗信號選擇單元2470a之顯示裝置可再次操作於訓練模式中。
圖21A為用於描述圖20的窗信號選擇單元之操作之實例的時序圖。
參看圖20及圖21A，若圖13之延遲鎖定迴路單元2400在訓練模式中被鎖定，則鎖定信號LOCK具有一邏輯高位準268。一旦鎖定信號LOCK具有邏輯高位準268，窗信號選擇單元2470a便可在訓練模式中執行自適應窗選擇操作。由圖4之時脈回復單元2100產生的時脈信號CLK可相對於所接收之信號RX而延遲一回復延遲時間TRD。因為第一窗信號CLKWIN1之脈衝267具有一超前於時脈信號CLK之上升邊緣約1.5位元長度的上升邊緣，所以第一窗信號CLKWIN1可具有一藉由自1.5位元長度減去回復延遲時間TRD而計算出的裕度M1。若第一窗信號CLKWIN1之裕度M1大於一預定值(例如，約0.5位元長度)，則窗信號選擇單元2470a可選擇第一窗信號CLKWIN1作為時脈窗信號CLKWIN。因此，在顯示資料模式中，可使用時脈窗信號CLKWIN之脈衝269來準確地偵測包括於所接收之信號RX中的時脈碼之邊緣。
圖21B為用於描述圖20之窗信號選擇單元之操作的另一實例的時序圖。
參看圖20及圖21B，第一窗信號CLKWIN1之脈衝272可具有一相對於所接收之信號RX的裕度M1。若第一窗信號CLKWIN1之裕度M1小於預定值(例如，約0.5位元長度)，則第一窗信號CLKWIN1可能不適於所接收之信號RX中的時脈碼之邊緣偵測。因此，超前於第一窗信號CLKWIN1約1位元長度之第二窗信號CLKWIN2可被選擇為一時脈窗信號CLKWIN。第二窗信號CLKWIN2之脈衝275可具有一相對於所接收之信號RX大於預定值之裕度M2。因此，在顯示資料模式中，可使用時脈窗信號CLKWIN之脈衝276準確地偵測包括於所接收之信號RX中的時脈碼之邊緣。
如上文所描述，圖18之時脈窗產生器2450b可根據傳輸速率及/或延遲時間適應性地產生一時脈窗信號CLKWIN。因此，包括時脈窗產生器2450b之時脈回復單元可使用適應性地產生之時脈窗信號CLKWIN來準確地偵測一以高速率傳輸之時脈碼。
圖22為說明包括於圖18之時脈窗產生器中的窗信號選擇單元之另一實例的方塊圖。
參看圖22，窗信號選擇單元2470b包括一延遲電路2471、一第一正反器2472、一第二正反器2473、一互斥或閘2474、一第三正反器2475、一計數器2476及一比較器2477。
延遲電路2471將一第一窗信號CLKWIN1延遲一所要裕度。第一正反器2472在延遲之第一窗信號CLKWIN1的上升邊緣處輸出一所接收之信號RX。第二正反器2473在延遲之第一窗信號CLKWIN1的下降邊緣處輸出該所接收之信號RX。互斥或閘2474對第一正反器2472之輸出信號及第二正反器2473之輸出信號執行互斥或運算，且輸出一指示包括於所接收之信號RX中的時脈碼之邊緣是否存在於延遲之第一窗信號CLKWIN1之上升邊緣與下降邊緣之間的信號。
第三正反器2475回應於時脈信號(例如，圖16中所說明之時脈下降信號CFS)而鎖存互斥或閘2474之輸出信號。第三正反器2475可以一上升邊緣觸發之正反器來實施，該上升邊緣觸發之正反器具有一接收互斥或閘2474之輸出信號的資料端子、一接收時脈信號之時脈端子、一接收鎖定信號LOCK之反相重設端子及一輸出端子。第三正反器2475可在圖13中所說明之鎖定偵測器2420輸出邏輯高位準之鎖定信號LOCK時開始操作。第三正反器2475可使用時脈信號與計數器2476及比較器2477同步。
計數器2476回應於第三正反器2475之輸出信號而執行一計數運算。計數器2476可以複數個串聯連接之正反器來實施。比較器2477比較計數器2476之計數值與預定值。計數器2476及比較器2477可檢查第三正反器2475之輸出信號在預定時間期間是否維持在固定位準，且若在預定時間期間維持第三正反器2475之輸出信號，則可輸出一窗選擇信號WINSEL。舉例而言，若第三正反器2475之輸出信號在預定時間期間維持於邏輯高位準，則計數器2476及比較器2477可輸出指示第一窗信號CLKWIN1之窗選擇信號WINSEL。若第三正反器2475之輸出信號在預定時間期間維持於邏輯低位準，則計數器2476及比較器2477可輸出指示第二窗信號CLKWIN2的窗選擇信號WINSEL。
在一些實施例中，窗信號選擇單元2470b可在訓練模式中執行選擇第一窗信號CLKWIN1或第二窗信號CLKWIN2的窗選擇操作，且可在顯示資料模式中操作為一偵測資料傳輸上之錯誤的時脈窗檢查器。
圖23為說明圖1中所說明之顯示裝置的操作模式之實例的狀態圖。
參看圖1及圖23，若顯示裝置1000通電S200，則顯示裝置1000操作於初始訓練模式S210中。顯示裝置1000可在初始訓練模式S210中執行初始化操作。在初始訓練模式S210中，時序控制器1100可傳輸一時脈訓練信號至源極驅動器1200，且每一源極驅動器1200中之CDR電路可回應於時脈訓練信號而被鎖定。
在包括於所有源極驅動器1200中之CDR電路被鎖定之後，顯示裝置1000操作於顯示資料模式S220中。時序控制器1100可藉由將包括行開始欄位SOL之資料傳輸至源極驅動器1200而將顯示資料模式S220之開始通知源極驅動器1200。顯示裝置1000可在影像圖框之資料傳送週期期間操作於顯示資料模式S220中。在顯示資料模式S220中，時序控制器1100可傳送分別對應於影像圖框之行的資料封包至源極驅動器1200。
在傳送影像圖框之影像資料之後，顯示裝置1000操作於垂直訓練模式S230中，直至傳送下一影像圖框之影像資料為止。時序控制器1100可藉由將包括圖框同步信號FSYNC之資料傳輸至源極驅動器1200而將顯示資料模式S220之終止通知源極驅動器1200。顯示裝置1000可在影像圖框之垂直空白週期期間操作於垂直訓練模式S230中。在垂直訓練模式S230中，時序控制器1100可傳輸經調變之時脈信號至源極驅動器1200。因為時序控制器1100在垂直空白週期中 傳輸經調變之時脈信號至源極驅動器1200，所以可減少電磁干擾(EMI)。在一些實施例中，顯示裝置1000可在無垂直訓練模式S230的情況下操作於初始訓練模式S210中或顯示資料模式S220中。
可每一影像圖框執行顯示資料模式S220及垂直訓練模式S230。顯示資料模式S220及垂直訓練模式S230可重複地執行，直至顯示裝置1000斷電為止或直至源極驅動器1200中之CDR電路因軟失敗而未鎖定為止。當顯示裝置1000之操作模式自垂直訓練模式S230改變至顯示資料模式S220時，時序控制器1100可傳送包括行開始欄位SOL之資料至源極驅動器1200。當顯示裝置1000之操作模式自顯示資料模式S220改變至垂直訓練模式S230時，時序控制器1100可傳送包括圖框同步信號FSYNC之資料至源極驅動器1200。
若在執行顯示資料模式S220或垂直訓練模式S230的同時CDR電路未鎖定，則顯示裝置1000可再次操作於初始訓練模式S210中。在初始訓練模式S210中，時序控制器1100傳輸時脈訓練信號至源極驅動器1200，源極驅動器1200中之CDR電路可回應於時脈訓練信號而被鎖定。在初始訓練模式S210中，源極驅動器1200可初始化由軟失敗所改變之設定值。
圖24為說明在圖1之顯示裝置中傳送資料之方法的流程圖。
參看圖1及圖24，時序控制器1100在初始訓練模式中經由時脈嵌入資料頻道CEDC傳輸一時脈訓練信號至源極驅 動器1200以鎖定CDR電路(步驟S310)。舉例而言，時序控制器1100可在顯示裝置1000通電時或在軟失敗發生在源極驅動器1200中時傳輸時脈訓練信號。源極驅動器1200可穩定於初始訓練模式中。舉例而言，在初始訓練模式中，包括於每一源極驅動器1200中的CDR電路可回應於時脈訓練信號而被鎖定，且源極驅動器之設定值可被初始化。
時序控制器1000在顯示資料模式中經由時脈嵌入資料頻道CEDC將分別對應於影像圖框之行的資料封包傳送至源極驅動器1200(步驟S330)。資料封包可包括資料位元及週期性地插入至該等資料位元中之時脈碼。每一源極驅動器1200中之CDR電路可藉由偵測一在每一時脈碼與鄰近於時脈碼之資料位元之間的邊緣而產生回復一時脈信號。源極驅動器1200可基於所經回復時脈信號而取樣資料位元，且可基於所取樣之資料位元來驅動一顯示面板1300。
時序控制器1000在垂直訓練模式中經由時脈嵌入資料頻道CEDC而傳輸一經調變之時脈信號至源極驅動器1200(步驟S350)。經調變之時脈信號可藉由調整時脈訓練信號之上升邊緣及下降邊緣中之至少一者而產生。在一些實施例中，在垂直訓練模式中，時序控制器1100可在顯示資料模式開始之前在預定時間期間傳輸無調變之時脈訓練信號。可每一影像圖框重複地執行資料封包的傳送及經調變之時脈信號的傳送。
源極驅動器1200可經由共用反向頻道SBC提供鎖定狀態資訊至時序控制器。在一些實施例中，源極驅動器1200可 改變共用反向頻道SBC之電壓以提供鎖定狀態資訊。在其他實施例中，時序控制器1100可經由時脈嵌入資料頻道CEDC提供次序資訊至源極驅動器1200，且源極驅動器1200可在由次序資訊所指示的回應時間期間分別提供鎖定狀態資訊。若時序控制器1100接收指示源極驅動器中之CDR電路未鎖定的鎖定狀態資訊，則時序控制器1100可再次傳輸時脈訓練信號至所有源極驅動器1200或一包括未鎖定之CDR電路的源極驅動器。
根據一些實例實施例之傳送資料的方法可適合於一使用時脈嵌入技術的面板內介面。此外，根據一些實例實施例之傳送資料的方法可減少EMI，且可有效地回復軟失敗。
圖25為說明在圖1之顯示裝置中所傳送的信號之圖。
參看圖1及圖25，時序控制器1100可在初始訓練模式中經由時脈嵌入資料頻道CEDC傳輸一時脈訓練信號410至源極驅動器1200。時序控制器1100可在顯示資料模式中經由時脈嵌入資料頻道CEDC將分別對應於影像圖框之行的資料封包傳送至源極驅動器1200。資料封包420可包括複數個資料位元421及週期性地插入至資料位元421中之時脈碼422。可每N個資料位元421a、421b及421n附加時脈碼422，其中N為大於1之整數。在一些實施例中，如圖25中所說明，時脈碼422可具有包括第一位元422a及第二位元422b之兩個位元。在其他實施例中，時脈碼422可具有一個位元。在傳送影像圖框中之資料封包之後，時序控制器1100可在垂直訓練模式中經由時脈嵌入資料頻道CEDC而 傳輸一經調變之時脈信號430至源極驅動器1200。經調變之時脈信號430可藉由調整時脈訓練信號之上升邊緣或下降邊緣中之至少一者而產生。在垂直訓練模式之後，可在下一顯示資料模式中傳送下一影像圖框之資料封包。可重複地執行顯示資料模式及垂直訓練模式。
圖26為說明在一顯示資料模式中對應於影像圖框之一行的資料封包之圖。
參看圖26，資料封包440包括一行開始欄位441、一組態欄位442、一像素資料欄位443、一等待欄位444及一水平空白欄位445。
行開始欄位441指示影像圖框之每一行的開始。源極驅動器可回應於行開始欄位441而操作一內部計數器，且可基於內部計數器之計數結果而識別組態欄位442、像素資料欄位443及等待欄位444。行開始欄位441可包括一具有與前一行之水平空白欄位445或前一影像圖框之垂直空白週期有區別的特定邊緣或圖案之時脈碼。
組態欄位442可包括用於控制源極驅動器之組態資料。因為在組態欄位442中寫入組態資料，所以圖1之顯示裝置1000可能不需要用於傳輸控制信號之線。當傳送對應於影像圖框之最後行的資料封包時，寫入於資料封包之組態欄位442中的組態資料可包括一圖框同步信號。源極驅動器可知曉將藉由接收組態欄位442中所寫入之圖框同步信號而開始垂直訓練模式。組態資料可進一步包括設定值，諸如偏壓值、等化值等。在一些實施例中，組態資料可進一 步包括一指示是否更新組態資料的組態更新位元。舉例而言，若組態更新位元具有邏輯低位準，則源極驅動器可能不處理寫入於組態欄位442中之組態資料，且若組態更新位元具有邏輯高位準，則源極驅動器可基於組態資料改變設定值。
像素資料欄位443包括影像資料。源極驅動器可接收寫入於像素資料欄位443中之影像資料，且可基於影像資料驅動顯示面板以顯示影像。等待欄位444被指定用於源極驅動器以具有用以接收及儲存影像資料之充足時間。在一些實施例中，可擾亂像素資料欄位443及等待欄位444中之資料位元，且源極驅動器可藉由解擾亂經擾亂之資料位元而回復影像資料。可藉由傳送像素資料欄位443及等待欄位444中之經擾亂之資料位元來減少EMI。
水平空白欄位445被指定用於源極驅動器以具有用以基於影像資料驅動顯示面板之充足時間。舉例而言，水平空白欄位445可具有一對應於儲存於資料鎖存單元中之影像資料以類比電壓轉換並施加至顯示面板的時間之位元長度。水平空白欄位445可具有預定方向之邊緣或可具有區別於行開始欄位441之預定圖案之時脈碼。
圖27A為說明包括於圖26之資料封包中的水平空白欄位及行開始欄位之實例的圖。
參看圖27A，水平空白欄位HBP包括一具有上升邊緣450之時脈碼，且行開始欄位SOL包括一具有下降邊緣460之時脈碼，下降邊緣460不同於包括於水平空白欄位HBP中 的時脈碼之上升邊緣450。源極驅動器可在計數器致能信號CNT_EN具有邏輯低位準的同時藉由偵測下降邊緣460來識別行開始欄位SOL。源極驅動器可藉由啟動處於邏輯低位準之計數器致能信號CNT_EN而操作一內部計數器，且可基於內部計數器之計數結果來識別一組態欄位、一像素資料欄位及一等待欄位。儘管圖27A說明水平空白欄位HBP包括具有上升邊緣450之時脈碼且行開始欄位SOL包括具有下降邊緣460之時脈碼的實例，但水平空白欄位HBP之每一時脈碼可具有一下降邊緣且行開始欄位SOL之時脈碼可具有一上升邊緣。
圖27B為說明包括於圖26之資料封包中的水平空白欄位及行開始欄位之另一實例的圖。
參看圖27B，水平空白欄位HBP包括一具有預定圖案470之時脈碼，且行開始欄位SOL包括一具有圖案480之時脈碼，圖案480不同於包括於水平空白欄位HBP中的時脈碼之圖案470。舉例而言，水平空白欄位HBP之每一時脈碼可具有邏輯低位準之第一位元及邏輯低位準之第二位元，且行開始欄位SOL之時脈碼可具有邏輯高位準之第一位元及邏輯低位準之第二位元。源極驅動器可藉由偵測具有邏輯高位準之第一位元及邏輯低位準之第二位元的時脈碼來識別行開始欄位SOL。
圖28A為說明在垂直訓練模式中所傳送的經調變之時脈信號之實例的圖。
參看圖28A，可藉由調變上升邊緣521、522及523而產生 經調變之時脈信號。舉例而言，經調變之時脈信號的上升邊緣521及522中之至少一些可具有不同於時脈訓練信號之上升邊緣511及512之彼等位置的位置。因為傳送經調變之時脈信號，所以可減少EMI。
圖28B為說明在垂直訓練模式中所傳送的經調變之時脈信號之另一實例的圖。
參看圖28B，可藉由調變下降邊緣541、542及543而產生經調變之時脈信號。舉例而言，經調變之時脈信號的下降邊緣541及542中之至少一些可具有不同於時脈訓練信號之下降邊緣531及532之彼等位置的位置。
圖28C為說明在垂直訓練模式中所傳送的經調變之時脈信號之又一實例的圖。
參看圖28C，可藉由調變時脈訓練信號之上升邊緣551、552及553以及下降邊緣561、562及563而產生經調變之時脈信號。舉例而言，經調變之時脈信號的上升邊緣551及552以及下降邊緣561及562中之至少一些可具有不同於時脈訓練信號之上升邊緣511及512以及下降邊緣531及532之彼等位置的位置。
圖29為用於描述傳輸鎖定狀態資訊之圖1之顯示裝置的操作之實例的方塊圖。
參看圖29，共用反向頻道SBC可耦接於時序控制器1100與第一源極驅動器1200a至第N源極驅動器1200n之間。第一源極驅動器1200a至第N源極驅動器1200n經由共用反向頻道SBC將鎖定狀態資訊傳送至時序控制器1100。時序控制器1100可基於經由共用反向頻道SBC所傳送的鎖定狀態資訊而知曉第一源極驅動器1200a至第N源極驅動器1200n是鎖定或是未鎖定。儘管圖29說明以多分接拓撲形式耦接之共用反向頻道SBC，但共用反向頻道SBC可以菊鏈拓撲形式耦接。
每一源極驅動器1200a至1200n可包括一用於傳送鎖定狀態資訊之共用反向頻道傳輸器1214a。共用反向頻道傳輸器1214a可包括一電晶體1200a，電晶體1200a回應於一指示包括於源極驅動器中之CDR電路未鎖定的反相鎖定信號/LOCK而接通。電晶體1200a可在CDR電路未鎖定時改變共用反向頻道SBC之電壓。時序控制器可偵測共用反向頻道SBC之電壓的改變，且可基於所偵測之改變而知曉包括於第一源極驅動器1200a至第N源極驅動器1200n中之至少一CDR電路未鎖定。另外，CDR電路並非未鎖定之源極驅動器可藉由偵測共用反向頻道SBC之電壓的改變而知曉包括於另一源極驅動器中之CDR電路未鎖定。
若時序控制器1100偵測共用反向頻道SBC之電壓的改變，則時序控制器1100可傳輸一時脈訓練信號至第一源極驅動器1200a至第N源極驅動器1200n。第一源極驅動器1200a至第N源極驅動器1200n可回應於時脈訓練信號而穩定，且軟失敗可被回復。
圖30為用於描述傳輸鎖定狀態資訊之圖1之顯示裝置的操作之另一實例的方塊圖。
參看圖30，時序控制器1100經由時脈嵌入資料頻道CEDC將第一次序資訊SID1至第N次序資訊SIDN提供至第一源極驅動器1200a至第N源極驅動器1200n。舉例而言，第一次序資訊SID1至第N次序資訊SIDN可寫入於圖26中所說明之組態欄位442中。第一源極驅動器1200a至第N源極驅動器1200n可分別基於第一次序資訊SID1至第N次序資訊SIDN而知曉其次序。
第一源極驅動器1200a至第N源極驅動器1200n可在由第一次序資訊SID1至第N次序資訊SIDN指示的回應時間期間傳輸第一狀態信號SS1至第N狀態信號SSN。每一源極驅動器1200a至1200n可包括一用於傳輸狀態信號SS1至SSN以提供鎖定狀態資訊的共用反向頻道傳輸器1214b。共用反向頻道傳輸器1214b可包括一計數器126、一開關127及一電晶體128。計數器126可檢查回應時間，且可在回應時間期間接通開關。在接通開關127的同時，指示CDR電路被鎖定的鎖定信號LOCK可被施加至電晶體128。若源極驅動器正常操作，則電晶體128可在回應時間期間改變共用反向頻道SBC的電壓。
將不同回應時間指派給源極驅動器1200a、1200b及1200n，且每一源極驅動器1200a、1200b及1200n可在一相應回應時間傳輸狀態信號SS1、SS2及SSN。若時序控制器1100在預定回應時間未接收狀態信號SS，則時序控制器1100可知曉軟失敗發生在一對應於預定回應時間的源極驅動器中。時序控制器1100可傳送一時脈訓練信號至發生軟失敗的源極驅動器。可回應於時脈訓練信號而使發生軟失敗的源極驅動器穩定，且未發生軟失敗的源極驅動器則可連續地顯示影像。
圖31為說明藉由圖30中所說明之操作而傳送之狀態信號的圖。
參看圖30及圖31，第一至第N源極驅動器1200a、1200b及1200n可在預定回應時間期間分別傳輸第一至第N狀態信號SS1、SS2及SSN，時序控制器1100可基於狀態信號SS而知曉軟失敗是否發生在第一至第N源極驅動器1200a、1200b及1200n中。
舉例而言，第一源極驅動器1200a可在一對應於第一源極驅動器1200a之第一回應時間期間改變處於邏輯低位準611的共用反向頻道SBC之電壓，以向時序控制器報告第一源極驅動器1200a正常操作。時序控制器1100可在第一回應時間期間藉由接收具有邏輯低位準621之狀態信號SS而知曉第一源極驅動器1200a正常操作。第二源極驅動器1200b可在一第二回應時間期間改變處於邏輯低位準612的共用反向頻道SBC之電壓，且時序控制器1100可在第二回應時間期間藉由接收具有邏輯低位準622之狀態信號SS而知曉第二源極驅動器1200b正常操作。
若軟失敗發生在第N源極驅動器1200n中，則第N源極驅動器1200n可在第N回應時間期間維持共用反向頻道SBC之電壓處於邏輯高位準613。時序控制器1100可在第N回應時間期間藉由接收具有邏輯高位準623之狀態信號SS而知曉軟失敗發生在第N源極驅動器1200n中。時序控制器1100可傳輸一時脈訓練信號至第N源極驅動器1200n，且第N源極驅動器1200n可回應於時脈訓練信號而穩定。
圖32為說明包括圖1之顯示裝置之系統的方塊圖。
參看圖32，系統300包括一源裝置4000及一顯示裝置1000。
源裝置4000可提供影像資料至顯示裝置1000，且顯示裝置1000可基於影像資料顯示影像。舉例而言，源裝置4000可為數位影音光碟(DVD)播放器、電腦、機上盒(STB)、遊戲機、數位攝錄一體機、行動電話之處理器，或其類似者。顯示裝置1000可為電視、監視器、行動電話之顯示裝置。
如上文所描述，根據一些實例實施例之顯示裝置可無時間滯後地以高速傳輸資料及時脈信號。因此，根據一些實例實施例之顯示裝置可適於使用玻璃上晶片(COG)技術。
前述內容說明實例實施例且不應被解釋為其限制。儘管已描述少許實例實施例，但熟習此項技術者將容易瞭解，在不顯著脫離本發明概念之新穎教示及優點之情況下，許多修改在實例實施例中係可能的。因此，所有此等修改意欲包括在如申請專利範圍中所界定之本發明概念的範疇內。因此，應理解，前述內容說明各種實例實施例且不應被解釋為限於所揭示之特定實例實施例，且意欲使對所揭示實例實施例之修改以及其他實例實施例包括於所附申請專利範圍之範疇內。
126‧‧‧計數器
127‧‧‧開關
128‧‧‧電晶體
201‧‧‧脈衝
202‧‧‧脈衝
203‧‧‧脈衝
204‧‧‧脈衝
205‧‧‧脈衝
206‧‧‧脈衝
207‧‧‧脈衝
208‧‧‧時脈碼
209‧‧‧資料位元
210‧‧‧時脈碼
211‧‧‧資料位元
212‧‧‧時脈碼
213‧‧‧資料位元
214‧‧‧脈衝/時脈碼
215‧‧‧脈衝/資料位元/時脈碼
216‧‧‧上升邊緣
217‧‧‧脈衝
218‧‧‧脈衝
219‧‧‧時脈碼
220‧‧‧資料位元
221‧‧‧下降邊緣/資料位元
222‧‧‧脈衝
223‧‧‧脈衝
224‧‧‧時脈碼
225‧‧‧資料位元
226‧‧‧下降邊緣
227‧‧‧脈衝
228‧‧‧脈衝
229‧‧‧時脈碼
230‧‧‧資料位元
231‧‧‧上升邊緣
232．．．脈衝
233．．．脈衝
234．．．時脈碼
235．．．資料位元
236．．．下降邊緣
237．．．脈衝
238．．．脈衝
239．．．時脈碼
240．．．資料位元
241．．．邊緣
242．．．脈衝
243．．．脈衝
245．．．邏輯低位準
246．．．脈衝
247．．．脈衝
248．．．邏輯高位準
249．．．脈衝
250．．．時脈碼
251．．．資料位元
252．．．脈衝
253．．．脈衝
254．．．邏輯高位準
255．．．邏輯低位準
256．．．邊緣
257．．．上升邊緣
258．．．邏輯高位準
259．．．邏輯低位準
260．．．邏輯高位準
261．．．邊緣
262．．．邏輯高位準
263．．．邏輯低位準
264．．．邏輯高位準
265．．．脈衝
266．．．脈衝
267．．．脈衝
268．．．邏輯高位準
269．．．脈衝
272．．．脈衝
275．．．脈衝
276．．．脈衝
410．．．時脈訓練信號
420．．．資料封包
421．．．資料位元
421a．．．資料位元
421b．．．資料位元
421n．．．資料位元
422．．．時脈碼
422a．．．第一位元
422b‧‧‧第二位元
430‧‧‧經調變之時脈信號
440‧‧‧資料封包
441‧‧‧行開始欄位
442‧‧‧組態欄位
443‧‧‧像素資料欄位
444‧‧‧等待欄位
445‧‧‧水平空白欄位
450‧‧‧上升邊緣
460‧‧‧下降邊緣
470‧‧‧預定圖案
480‧‧‧圖案
511‧‧‧上升邊緣
512‧‧‧上升邊緣
513‧‧‧上升邊緣
521‧‧‧上升邊緣
522‧‧‧上升邊緣
523‧‧‧上升邊緣
531‧‧‧下降邊緣
532‧‧‧下降邊緣
533‧‧‧下降邊緣
541‧‧‧下降邊緣
542‧‧‧下降邊緣
543‧‧‧下降邊緣
551‧‧‧上升邊緣
552‧‧‧上升邊緣
553‧‧‧上升邊緣
561‧‧‧下降邊緣
562‧‧‧下降邊緣
563‧‧‧下降邊緣
611‧‧‧邏輯低位準
612‧‧‧邏輯低位準
613‧‧‧邏輯高位準
621‧‧‧邏輯低位準
622‧‧‧邏輯低位準
623‧‧‧邏輯高位準
1000‧‧‧顯示裝置
1100‧‧‧時序控制器
1110‧‧‧傳輸單元
1111‧‧‧控制電路
1112‧‧‧串列器
1113‧‧‧輸出驅動器
1114‧‧‧共用反向頻道接收器
1200‧‧‧源極驅動器
1200a‧‧‧第一源極驅動器/電晶體
1200b‧‧‧第二源極驅動器
1200n‧‧‧第N源極驅動器
1210‧‧‧接收單元
1211‧‧‧輸入比較器
1213‧‧‧解串列器
1214‧‧‧共用反向頻道傳輸器
1214a‧‧‧共用反向頻道傳輸器
1214b‧‧‧共用反向頻道傳輸器
1300‧‧‧顯示面板
2000‧‧‧時脈及資料回復(CDR)電路
2100‧‧‧時脈回復單元/時脈回復電路
2110‧‧‧時脈碼偵測單元
2111‧‧‧上升偵測器
2113‧‧‧下降偵測器
2115‧‧‧上升下降判定器
2117‧‧‧選擇器
2130‧‧‧時脈信號產生單元
2130a‧‧‧時脈信號產生單元
2131‧‧‧設定重設(SR)鎖存器
2132‧‧‧延遲電路
2150‧‧‧延遲電路
2151‧‧‧偵測器複本延遲單元
2153‧‧‧選擇器複本延遲單元
2155‧‧‧鎖存器複本延遲單元
2170‧‧‧輸出單元
2171‧‧‧時脈輸出單元
2173‧‧‧資料輸出單元
2400‧‧‧延遲鎖定迴路單元
2410‧‧‧相位頻率偵測器
2420‧‧‧鎖定偵測器
2430‧‧‧控制信號產生器
2440‧‧‧延遲線
2441‧‧‧第一延遲單位
2442‧‧‧第二延遲單位
2442a‧‧‧第一子延遲單位
2442b‧‧‧第二子延遲單位
2442c‧‧‧第三子延遲單位
2442d‧‧‧第四子延遲單位
2443‧‧‧延遲單位
2444‧‧‧延遲單位
2445‧‧‧延遲單位
2446‧‧‧延遲單位
2447‧‧‧第N+2延遲單位
2448‧‧‧第N+3延遲單位
2450‧‧‧時脈窗產生器
2450a‧‧‧時脈窗產生器
2450b‧‧‧時脈窗產生器
2451‧‧‧及(AND)閘
2452‧‧‧反相器
2460‧‧‧窗信號產生單元
2461‧‧‧第一反相器
2462‧‧‧第一及閘
2463‧‧‧第二反相器
2464‧‧‧第二及閘
2465‧‧‧多工器
2470‧‧‧窗信號選擇單元
2470a‧‧‧窗信號選擇單元
2470b‧‧‧窗信號選擇單元
2471‧‧‧延遲電路
2472‧‧‧第一正反器
2473‧‧‧第二正反器
2474‧‧‧互斥或(XOR)閘
2475‧‧‧第三正反器
2476‧‧‧計數器
2477‧‧‧比較器
3000‧‧‧系統
4000‧‧‧源裝置
CC‧‧‧時脈碼
CEDC‧‧‧時脈嵌入資料頻道
CFS‧‧‧時脈下降信號
CLK‧‧‧時脈信號
CLK_1‧‧‧第一時脈信號
CLK_2‧‧‧第二時脈信號
CLK_A‧‧‧第A個時脈信號
CLK_B‧‧‧第B個時脈信號
CLK_N‧‧‧第N時脈信號
CLK_N+1‧‧‧第N+1時脈信號
CLK_N+2‧‧‧第N+2時脈信號
CLK_N+3‧‧‧第N+3時脈信號
CLKWIN‧‧‧時脈窗信號
CLKWIN1‧‧‧第一窗信號
CLKWIN2‧‧‧第二窗信號
CNT_EN‧‧‧計數器致能信號
CTS‧‧‧時脈轉變信號
CTRL‧‧‧延遲控制信號
D1‧‧‧第一資料位元
D2‧‧‧第二資料位元
DATA‧‧‧資料
DCLK‧‧‧經延遲時脈信號
DCTS‧‧‧經延遲時脈轉變信號
DN‧‧‧下降信號
DN‧‧‧第N資料位元
DRX‧‧‧延遲之所接收信號
FEDS‧‧‧下降邊緣偵測信號
FSYNC‧‧‧圖框同步信號
HBP‧‧‧水平空白欄位
LOCK‧‧‧鎖定信號
/LOCK‧‧‧反相鎖定信號
RCLK‧‧‧經回復時脈信號
REDS‧‧‧上升邊緣偵測信號
RFDS‧‧‧上升下降決策信號
RX‧‧‧所接收之信號
SBC‧‧‧共用反向頻道
SID1‧‧‧第一次序資訊
SID2‧‧‧第二次序資訊
SIDN‧‧‧第N次序資訊
SOL‧‧‧行開始欄位
SS‧‧‧狀態信號
SS1‧‧‧第一狀態信號
SS2‧‧‧第二狀態信號
SSN‧‧‧第N狀態信號
TD‧‧‧延遲時間
TRD‧‧‧回復延遲時間
M1‧‧‧裕度
M2‧‧‧裕度
MPCS‧‧‧多相時脈信號
WINSEL‧‧‧窗選擇信號
UNLOCK‧‧‧未鎖定
UP‧‧‧上升信號
圖1為說明根據實例實施例之顯示裝置之方塊圖；
圖2為說明一包括於圖1中所說明之時序控制器中的傳輸單元及一包括於圖1中所說明之源極驅動器中的接收單元的方塊圖；
圖3為說明包括於源極驅動器中之時脈及資料回復(CDR)電路的方塊圖；
圖4為說明包括於圖3之CDR電路中之時脈回復單元的方塊圖；
圖5為用於描述圖4之時脈回復單元之操作的時序圖；
圖6A至圖6D為用於描述包括於圖4之時脈回復單元中的時脈碼偵測單元及時脈信號產生單元之操作之實例的時序圖；
圖7為說明一包括於圖4之時脈回復單元中之時脈碼偵測單元的方塊圖；
圖8為用於描述圖7之時脈碼偵測單元之操作的時序圖；
圖9為說明包括於圖4之時脈回復單元中的時脈信號產生單元之實例的方塊圖；
圖10為用於描述圖9之時脈信號產生單元之操作的時序圖；
圖11為說明一包括於圖4之時脈回復單元中的延遲電路的方塊圖；
圖12為說明一包括於圖4之時脈回復單元中之輸出單元的方塊圖；
圖13為說明一包括於圖3之CDR電路中之延遲鎖定迴路單元的方塊圖；
圖14為說明一包括於圖13之延遲鎖定迴路單元中之延遲線的方塊圖；
圖15為說明一包括於圖13之延遲鎖定迴路單元中之時脈窗產生器之實例的方塊圖；
圖16為用於描述圖14之延遲線及圖15之時脈窗產生器的操作之時序圖；
圖17為說明包括於圖4之時脈回復單元中的時脈信號產生單元之另一實例的方塊圖；
圖18為說明包括於圖13之延遲鎖定迴路單元中的時脈窗產生器之另一實例的方塊圖；
圖19為說明包括於圖18之時脈窗產生器中之窗信號產生單元的方塊圖；
圖20為說明包括於圖18之時脈窗產生器中之窗信號選擇單元之實例的方塊圖；
圖21A及圖21B為用於描述圖20之窗信號選擇單元之操作之實例的時序圖；
圖22為說明包括於圖18之時脈窗產生器中之窗信號選擇單元之另一實例的方塊圖；
圖23為說明圖1中所說明的顯示裝置之操作模式之實例的狀態圖；
圖24為說明在圖1之顯示裝置中傳送資料之方法的流程圖；
圖25為說明在圖1之顯示裝置中所傳送的信號之圖；圖26為說明在顯示資料模式中對應於影像圖框之一行之資料封包的圖；圖27A及圖27B為說明包括於圖26之資料封包中的水平空白欄位及行開始欄位之實例的圖；圖28A至圖28C為說明在垂直訓練模式中所傳送的經調變之時脈信號的實例的圖；圖29為用於描述傳輸鎖定狀態資訊的圖1之顯示裝置之操作之實例的方塊圖；圖30為用於描述傳輸鎖定狀態資訊的圖1之顯示裝置之操作之另一實例的方塊圖；圖31為說明由圖30中所說明之操作所傳送的狀態信號之圖；及圖32為說明包括圖1之顯示裝置之系統的方塊圖。
1000‧‧‧顯示裝置
1100‧‧‧時序控制器
1200‧‧‧源極驅動器
1300‧‧‧顯示面板
CEDC‧‧‧時脈嵌入資料頻道
SBC‧‧‧共用反向頻道

Claims (20)

  1. 一種源極驅動器之時脈及資料回復(CDR)電路，其包含：一時脈回復單元，其受組配成可在一顯示資料模式中經由一時脈嵌入資料頻道接收資料位元及被週期性地插入至該等資料位元中的一時脈碼，並受組配成可藉由偵測該時脈碼之邊緣而產生一時脈信號；以及一延遲鎖定迴路單元，其受組配成可在該顯示資料模式中基於該時脈信號而產生一多相時脈信號；其中，該延遲鎖定迴路單元包含：一延遲線，其受組配成可延遲該時脈信號以產生一經延遲時脈信號，該延遲線包括多個延遲單位，該等多個延遲單位藉由循序延遲該時脈信號而輸出該多相時脈信號；一相位頻率偵測器，其受組配成可基於在該時脈信號與該經延遲時脈信號之間的相位差而產生一上升信號和一下降信號；一控制信號產生器，其受組配成可回應於該上升信號和該下降信號而產生用於控制該延遲線之延遲時間的一延遲控制信號；一鎖定偵測器，其受組配成可基於該上升信號和該下降信號而產生指示該延遲鎖定迴路單元是否被鎖定的一鎖定信號；及一時脈窗產生器，其受組配成可藉由在該多相 時脈信號上進行邏輯運算而產生一時脈窗信號。
  2. 如請求項1之CDR電路，其中：該時脈回復單元受組配成可在一訓練模式中經由該時脈嵌入資料頻道接收一時脈訓練信號，並將該時脈訓練信號輸出給該延遲鎖定迴路單元，並且該延遲鎖定迴路單元受組配成可在該訓練模式中回應於自該時脈回復單元所輸出的該時脈訓練信號而鎖定。
  3. 如請求項1之CDR電路，其中：該延遲鎖定迴路單元受組配成可基於該多相時脈信號而產生一時脈窗信號，以使得該時脈窗信號在該時脈碼轉變之時具有一邏輯高位準，並且該時脈回復單元受組配成可回應於該時脈窗信號而偵測該時脈碼之該邊緣。
  4. 如請求項3之CDR電路，其中，該時脈回復單元包含：一時脈碼偵測單元，其受組配成可回應於該時脈窗信號而偵測該時脈碼之該邊緣，並受組配成可基於所偵測到的該邊緣而產生一時脈轉變信號；一時脈信號產生單元，其受組配成可回應於該時脈轉變信號而產生一經回復時脈信號；以及一輸出單元，其受組配成可將該經回復時脈信號作為該時脈信號輸出。
  5. 如請求項4之CDR電路，其中，該時脈碼偵測單元包含： 一上升偵測器，其受組配成可藉由偵測該時脈碼之上升邊緣而產生一上升邊緣偵測信號；一下降偵測器，其受組配成可藉由偵測該時脈碼之下降邊緣而產生一下降邊緣偵測信號；一上升下降判定器，其受組配成可藉由判定該時脈碼是具有該上升邊緣還是該下降邊緣而產生一上升下降決策信號；以及一選擇器，其受組配成可回應於該上升下降決策信號而選擇性地將該上升邊緣偵測信號或該下降邊緣偵測信號作為該時脈轉變信號輸出。
  6. 如請求項4之CDR電路，其中，該時脈信號產生單元包含：一延遲電路，其受組配成可藉由延遲該時脈轉變信號而產生一經延遲時脈轉變信號；以及一設定重設鎖存器，其具有用於接收該時脈轉變信號的一設定端子、用於接收該經延遲時脈轉變信號的一重設端子、及用於輸出該經回復時脈信號的一輸出端子。
  7. 如請求項4之CDR電路，其進一步包含：一延遲電路，其受組配成可在該顯示資料模式中將該等資料位元和該時脈碼以該時脈碼偵測單元和該時脈信號產生單元的一延遲時間延遲，並受組配成可在一訓練模式中將經由該時脈嵌入資料頻道接收的一時脈訓練信號以該延遲時間延遲。
  8. 如請求項7之CDR電路，其中，該輸出單元受組配成可在該訓練模式中輸出自該延遲電路所接收到的該時脈訓練信號，並受組配成可在該顯示資料模式中將自該時脈信號產生單元所接收到的該經回復時脈信號作為該時脈信號輸出。
  9. 如請求項1之CDR電路，其中，該時脈窗產生器包含：一窗信號產生單元，其受組配成可藉由在該多相時脈信號之第一和第二時脈信號上進行邏輯運算而產生一第一窗信號，受組配成可藉由在該多相時脈信號之第三和第四時脈信號上進行邏輯運算而產生一第二窗信號，並受組配成可回應於一窗選擇信號而選擇性地將該第一窗信號或該第二窗信號作為該時脈窗信號輸出，該第三時脈信號和該第四時脈信號分別與該第一時脈信號和該第二時脈信號相鄰；以及一窗信號選擇單元，其受組配成可藉由偵測在該第一窗信號之一上升邊緣與該時脈碼之該邊緣之間的時間間隔而產生該窗選擇信號。
  10. 一種源極驅動器之時脈及資料回復(CDR)電路，其包含：一時脈回復單元，其受組配成可在一顯示資料模式中經由一時脈嵌入資料頻道接收資料位元及被週期性地插入至該等資料位元中的一時脈碼，並受組配成可藉由偵測該時脈碼之邊緣而產生一時脈信號；以及一延遲鎖定迴路單元，其受組配成可在該顯示資料 模式中基於該時脈信號而產生一多相時脈信號；其中，該時脈回復單元受組配成可在一訓練模式中經由該時脈嵌入資料頻道接收一時脈訓練信號，並將該時脈訓練信號輸出給該延遲鎖定迴路單元，並且該延遲鎖定迴路單元受組配成可在該訓練模式中回應於自該時脈回復單元所輸出的該時脈訓練信號而鎖定。
  11. 一種顯示裝置，其包含：一顯示面板，其受組配成可顯示一影像；一時序控制器，其受組配成可將一時脈碼週期性地插入至資料位元中，並受組配成可在一顯示資料模式中經由數個時脈嵌入資料頻道傳輸該等資料位元和該時脈碼；以及多個源極驅動器，其受組配成可在該顯示資料模式中經由該等時脈嵌入資料頻道接收該等資料位元和該時脈碼，受組配成可藉由偵測該時脈碼之邊緣而產生一時脈信號，受組配成可基於該時脈信號而取樣該等資料位元，並受組配成可基於所取樣的該等資料位元而驅動該顯示面板。
  12. 如請求項11之顯示裝置，其中：該時序控制器受組配成可在一訓練模式中經由該等時脈嵌入資料頻道傳輸一時脈訓練信號，並且在該等多個源極驅動器中所包括的數個CDR電路受組配成可在該訓練模式中回應於經由該等時脈嵌入資料 頻道所接收到的該時脈訓練信號而鎖定。
  13. 如請求項11之顯示裝置，其中，該等時脈嵌入資料頻道係以一種點對點拓撲形式耦接在該時序控制器與該等多個源極驅動器之間。
  14. 如請求項11之顯示裝置，其中，該等多個源極驅動器受組配成可經由一共用反向頻道將有關在該等多個源極驅動器中所包括的CDR電路是鎖定還是未鎖定的鎖定狀態資訊傳輸至該時序控制器。
  15. 如請求項14之顯示裝置，其中，當該等CDR電路中之一者未鎖定時，包括有未鎖定的該CDR電路的一源極驅動器受組配成可改變該共用反向頻道之電壓以傳輸該鎖定狀態資訊。
  16. 如請求項14之顯示裝置，其中：該時序控制器受組配成可經由該等時脈嵌入資料頻道而將次序資訊傳輸至該等多個源極驅動器；並且各個源極驅動器受組配成可在由該次序資訊所指示的一相應回應時間之期間內改變該共用反向頻道之電壓以傳輸該鎖定狀態資訊。
  17. 如請求項14之顯示裝置，其中，該共用反向頻道係由該等多個源極驅動器共用。
  18. 如請求項14之顯示裝置，其中，該共用反向頻道係以一種菊鏈拓撲形式或以一種多分接拓撲形式耦接在該時序控制器與該等多個源極驅動器之間。
  19. 如請求項11之顯示裝置，其中，該時序控制器受組配成 可在該顯示資料模式中經由該等時脈嵌入資料頻道將映射至該等資料位元的數個資料封包傳輸至該等多個源極驅動器，其中，該等資料封包分別對應於一影像圖框之行，並且其中，每一資料封包包括：一行開始欄位，其指示該影像圖框之一行的開始；一組態欄位，其包括用於控制該等多個源極驅動器的組態資料；一像素資料欄位，其包括影像資料；一等待欄位，其被指定用於該等多個源極驅動器以擁有用於接收和儲存該影像資料的時間；以及一水平空白欄位，其被指定用於該等多個源極驅動器以有用於基於該影像資料而驅動該顯示面板的時間。
  20. 如請求項11之顯示裝置，其中，該時序控制器受組配成可藉由調整一時脈訓練信號之一上升邊緣和一下降邊緣其中至少一者而產生一經調變時脈信號，並受組配成可在另一訓練模式中經由該等時脈嵌入資料頻道將該經調變時脈信號傳輸至該等多個源極驅動器。
TW99127182A 2009-08-13 2010-08-13 源極驅動器之時脈及資料回復電路及顯示裝置 TWI468000B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090074856A KR101615101B1 (ko) 2009-08-13 2009-08-13 클록 복원 회로 및 이를 포함하는 샘플링 신호 생성기
KR1020090079157A KR20110021386A (ko) 2009-08-26 2009-08-26 디스플레이 데이터 전송 방법

Publications (2)

Publication Number Publication Date
TW201117591A TW201117591A (en) 2011-05-16
TWI468000B true TWI468000B (zh) 2015-01-01

Family

ID=43588338

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99127182A TWI468000B (zh) 2009-08-13 2010-08-13 源極驅動器之時脈及資料回復電路及顯示裝置

Country Status (2)

Country Link
US (1) US8878792B2 (zh)
TW (1) TWI468000B (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5753656B2 (ja) * 2009-12-21 2015-07-22 ザインエレクトロニクス株式会社 送受信システムおよび画像表示システム
US8564522B2 (en) * 2010-03-31 2013-10-22 Apple Inc. Reduced-power communications within an electronic display
KR20120130355A (ko) * 2011-05-23 2012-12-03 삼성전자주식회사 타이밍 컨트롤러 및 이를 포함하는 표시 장치
US8760188B2 (en) * 2011-06-30 2014-06-24 Silicon Image, Inc. Configurable multi-dimensional driver and receiver
US9071243B2 (en) 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
DE112012003401A5 (de) * 2011-08-16 2014-08-14 Silicon Line Gmbh Schaltungsanordnung und Verfahren zum Übertragen von Signalen
US9466249B2 (en) 2011-08-26 2016-10-11 Himax Technologies Limited Display and operating method thereof
US9311840B2 (en) 2011-08-26 2016-04-12 Himax Technologies Limited Display and operating method thereof
KR101885186B1 (ko) 2011-09-23 2018-08-07 삼성전자주식회사 공유 백 채널을 통한 데이터 전송 방법 및 데이터 전송을 위한 멀티 펑션 드라이버 회로 그리고 이를 채용한 디스플레이 구동 장치
US9076398B2 (en) * 2011-10-06 2015-07-07 Himax Technologies Limited Display and operating method thereof
KR101978937B1 (ko) * 2012-03-16 2019-05-15 주식회사 실리콘웍스 전원 잡음에 둔감한 표시장치용 소스 드라이버
TWI469115B (zh) * 2012-08-31 2015-01-11 Raydium Semiconductor Corp 時序控制器、顯示裝置及其驅動方法
TWI467561B (zh) * 2012-09-26 2015-01-01 Himax Tech Ltd 顯示器及其操作方法
TWI633789B (zh) * 2013-04-12 2018-08-21 聯詠科技股份有限公司 資料讀取方法、資料傳送方法及相關行動裝置
CN104133645B (zh) * 2013-05-02 2018-09-11 联咏科技股份有限公司 数据读取方法、数据传送方法及相关行动装置
US8817184B1 (en) * 2013-07-12 2014-08-26 Samsung Display Co., Ltd. Point to multi-point clock-forwarded signaling for large displays
TWI497481B (zh) * 2013-12-02 2015-08-21 Novatek Microelectronics Corp 用於顯示裝置之傳輸方法
US9898997B2 (en) * 2014-01-27 2018-02-20 Samsung Electronics Co., Ltd. Display driving circuit
KR102155015B1 (ko) * 2014-09-29 2020-09-15 삼성전자주식회사 소스 드라이버 및 그것의 동작 방법
KR102117130B1 (ko) * 2014-10-13 2020-06-01 매그나칩 반도체 유한회사 영상 표시장치의 이상화면 방지장치 및 방법
KR102260328B1 (ko) * 2014-11-03 2021-06-04 삼성디스플레이 주식회사 구동 회로 및 그것을 포함하는 표시 장치
KR102237026B1 (ko) * 2014-11-05 2021-04-06 주식회사 실리콘웍스 디스플레이 장치
US10615954B2 (en) * 2015-03-24 2020-04-07 Maxlinear, Inc. Low-power asynchronous data links
KR101671018B1 (ko) * 2015-04-22 2016-10-31 (주)이즈미디어 스큐 자동 보정 방법 및 장치
KR102263014B1 (ko) * 2015-08-20 2021-06-09 주식회사 실리콘웍스 디스플레이 장치
KR102467526B1 (ko) * 2015-10-16 2022-11-17 삼성디스플레이 주식회사 표시 장치
KR102368864B1 (ko) 2015-10-22 2022-03-03 삼성전자주식회사 위상 고정 루프의 출력의 락을 감지하는 클록 및 데이터 복원 회로
CN105719587B (zh) 2016-04-19 2019-03-12 深圳市华星光电技术有限公司 液晶面板检测系统及方法
KR102552006B1 (ko) * 2016-11-22 2023-07-05 주식회사 엘엑스세미콘 데이터 구동 장치 및 이를 포함하는 디스플레이 장치
KR20180072170A (ko) * 2016-12-21 2018-06-29 주식회사 실리콘웍스 디스플레이 장치의 클럭 복원 회로
CN108694898B (zh) * 2017-06-09 2022-03-29 京东方科技集团股份有限公司 驱动控制方法、组件及显示装置
KR102418971B1 (ko) * 2017-11-15 2022-07-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102423645B1 (ko) * 2017-11-15 2022-07-22 삼성디스플레이 주식회사 신호 송수신 장치, 상태 정보 신호를 수신하는 소스 드라이버 및 그것을 포함하는 표시 장치
KR102502236B1 (ko) 2017-11-20 2023-02-21 삼성전자주식회사 클락 데이터 복구 회로, 이를 포함하는 장치 및 클락 데이터 복구 방법
KR102477594B1 (ko) * 2017-12-14 2022-12-14 주식회사 디비하이텍 소스 드라이버 및 이를 포함하는 디스플레이 장치
KR102637731B1 (ko) * 2017-12-26 2024-02-19 삼성전자주식회사 데이터 라인 구동 회로, 이를 포함하는 디스플레이 구동 회로 및 디스플레이 구동 방법
US10643574B2 (en) * 2018-01-30 2020-05-05 Novatek Microelectronics Corp. Timing controller and operation method thereof
TWI640901B (zh) 2018-02-21 2018-11-11 友達光電股份有限公司 資料擷取方法及裝置
CN110223620B (zh) * 2018-03-01 2022-07-22 京东方科技集团股份有限公司 驱动控制方法、组件及显示装置
TWI665652B (zh) * 2018-04-30 2019-07-11 瑞鼎科技股份有限公司 源極驅動器及其操作方法
KR102577236B1 (ko) 2018-06-05 2023-09-12 삼성전자주식회사 디스플레이 장치 및 그것의 인터페이스 동작
TWI673703B (zh) * 2018-07-03 2019-10-01 瑞鼎科技股份有限公司 源極驅動器
KR102507862B1 (ko) * 2018-07-09 2023-03-08 주식회사 엘엑스세미콘 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
US20200042134A1 (en) * 2018-08-01 2020-02-06 Novatek Microelectronics Corp. Touch display device and controller used in the same
CN108806598B (zh) * 2018-08-31 2020-04-03 京东方科技集团股份有限公司 显示装置及其驱动器及方法
CN109194459B (zh) * 2018-10-08 2020-11-06 惠科股份有限公司 传输信号的数据提取方法、装置及存储介质
KR102514636B1 (ko) * 2018-10-22 2023-03-28 주식회사 엘엑스세미콘 디스플레이장치를 구동하기 위한 데이터처리장치, 데이터구동장치 및 시스템
CN109215561B (zh) * 2018-10-30 2021-04-23 惠科股份有限公司 延时调整电路及方法、显示装置
CN109493782A (zh) * 2018-12-19 2019-03-19 惠科股份有限公司 信号校正控制器、信号校正控制方法及显示装置
KR20200114142A (ko) * 2019-03-27 2020-10-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20200113984A (ko) * 2019-03-27 2020-10-07 삼성디스플레이 주식회사 표시 장치
TWI719476B (zh) * 2019-05-14 2021-02-21 奇景光電股份有限公司 顯示控制系統及其時序控制器
US11133920B2 (en) * 2019-09-03 2021-09-28 Samsung Electronics Co., Ltd. Clock and data recovery circuit and a display apparatus having the same
KR20210075730A (ko) 2019-12-13 2021-06-23 삼성전자주식회사 클록 복원 회로, 클록 데이터 복원 회로 및 이를 포함하는 장치
CN110930929B (zh) * 2019-12-18 2022-08-30 京东方科技集团股份有限公司 一种信号处理方法、时序控制器及显示装置
KR20210088808A (ko) 2020-01-06 2021-07-15 삼성전자주식회사 전자 장치 및 전자 장치의 동작 방법
KR20210115278A (ko) * 2020-03-12 2021-09-27 주식회사 실리콘웍스 디스플레이장치에서의 데이터 통신 방법
KR20220022398A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 적응적 등화를 수행하는 수신 회로 및 이를 포함하는 시스템
CN112837644B (zh) 2021-01-07 2022-04-26 Tcl华星光电技术有限公司 时序控制器及其时钟复位方法、显示面板
TWI768714B (zh) * 2021-02-17 2022-06-21 奇景光電股份有限公司 頻率鎖定錯誤偵測電路、頻率鎖定錯誤偵測方法和顯示驅動電路
KR20220139501A (ko) * 2021-04-07 2022-10-17 삼성디스플레이 주식회사 표시 장치
US11736098B2 (en) * 2021-12-03 2023-08-22 Samsung Electronics Co., Ltd. Memory package, semiconductor device, and storage device
CN114373419A (zh) * 2022-02-10 2022-04-19 Tcl华星光电技术有限公司 显示面板及其控制方法、移动终端
CN115240584B (zh) * 2022-05-30 2023-11-28 北京奕斯伟计算技术股份有限公司 时序控制器、源极驱动芯片、驱动电路及驱动控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154495B1 (en) * 2003-12-01 2006-12-26 Analog Devices, Inc. Analog interface structures and methods for digital displays
US20080075222A1 (en) * 2006-09-25 2008-03-27 Dongyun Lee Signal interleaving for serial clock and data recovery

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028903A (en) * 1997-03-31 2000-02-22 Sun Microsystems, Inc. Delay lock loop with transition recycling for clock recovery of NRZ run-length encoded serial data signals
KR100408393B1 (ko) 2001-01-15 2003-12-06 삼성전자주식회사 액정 표시 장치의 패널 구동 장치 및 패널 구동 시스템
US7856578B2 (en) * 2005-09-23 2010-12-21 Teradyne, Inc. Strobe technique for test of digital signal timing
KR100714382B1 (ko) 2005-10-06 2007-05-04 삼성전자주식회사 클럭 및 데이터 복원 장치 및 방법
US7705841B2 (en) * 2006-01-20 2010-04-27 Novatek Microelectronics Corp. Display system and method for embeddedly transmitting data signals, control signals, clock signals and setting signals
US7358785B2 (en) * 2006-04-06 2008-04-15 International Business Machines Corporation Apparatus and method for extracting a maximum pulse width of a pulse width limiter
KR101206503B1 (ko) * 2006-06-30 2012-11-29 삼성전자주식회사 스큐 제거 회로 및 그에 의한 스큐 제거 방법
KR100913400B1 (ko) 2007-07-24 2009-08-21 고려대학교 산학협력단 직렬 송수신 장치 및 그 통신 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154495B1 (en) * 2003-12-01 2006-12-26 Analog Devices, Inc. Analog interface structures and methods for digital displays
US20080075222A1 (en) * 2006-09-25 2008-03-27 Dongyun Lee Signal interleaving for serial clock and data recovery

Also Published As

Publication number Publication date
US20110037758A1 (en) 2011-02-17
US8878792B2 (en) 2014-11-04
TW201117591A (en) 2011-05-16

Similar Documents

Publication Publication Date Title
TWI468000B (zh) 源極驅動器之時脈及資料回復電路及顯示裝置
TWI480850B (zh) 用於在時序控制器與源極驅動器之間傳送資料具有位元錯誤率測試功能的方法及裝置
US10217395B2 (en) Display device, source drive integrated circuit, timing controller and driving method thereof
US8884934B2 (en) Display driving system using single level data transmission with embedded clock signal
KR101891710B1 (ko) 클럭 임베디드 인터페이스 장치 및 이를 이용한 영상 표시장치
US20130113777A1 (en) Method of transferring data in a display device
CN110010092B (zh) 显示接口装置
JP5945812B2 (ja) 「ｌｖｄｓ」タイプのリンク用のビデオデジタル信号を送信および受信するためのシステム
US8156365B2 (en) Data reception apparatus
US20090251454A1 (en) Display
WO2017219585A1 (en) Shift register unit, gate drive circuit having the same, and driving method thereof
CN106023910A (zh) 信号传送与接收系统及相关显示器的时序控制器
US11749167B2 (en) Data drive circuit, clock recovery method of the same, and display drive device having the same
US9503253B2 (en) Serial data transmission circuit and reception circuit, transmission system using the same, electronic device, and serial data transmission method
JP2004040420A (ja) 信号伝送方法、信号伝送システム、論理回路、及び液晶駆動装置
US8704805B2 (en) System and method for handling image data transfer in a display driver
US9928799B2 (en) Source driver and operating method thereof for controlling output timing of a data signal
US9711074B2 (en) Apparatus and method for preventing image display defects in a display device
CN101807375A (zh) 用于传送和接收数据的设备
CN101540159B (zh) 在空时段期间发送时钟信号的显示设备和方法
Oh et al. 31.4: A 3.4 Gbps/lane Low Overhead Clock Embedded Intra‐panel Interface for High Resolution and Large‐Sized TFT‐LCDs
US11694652B2 (en) Data interface device and method of display apparatus
CN110706674A (zh) 时钟恢复装置和源极驱动器
KR20160083575A (ko) 표시장치