CN101540159B - 在空时段期间发送时钟信号的显示设备和方法 - Google Patents

在空时段期间发送时钟信号的显示设备和方法 Download PDF

Info

Publication number
CN101540159B
CN101540159B CN2009101286541A CN200910128654A CN101540159B CN 101540159 B CN101540159 B CN 101540159B CN 2009101286541 A CN2009101286541 A CN 2009101286541A CN 200910128654 A CN200910128654 A CN 200910128654A CN 101540159 B CN101540159 B CN 101540159B
Authority
CN
China
Prior art keywords
signal
data
bit
period
sampled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101286541A
Other languages
English (en)
Other versions
CN101540159A (zh
Inventor
李龙宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anapass Inc
Original Assignee
Anapass Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090007426A external-priority patent/KR100924704B1/ko
Application filed by Anapass Inc filed Critical Anapass Inc
Publication of CN101540159A publication Critical patent/CN101540159A/zh
Application granted granted Critical
Publication of CN101540159B publication Critical patent/CN101540159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明涉及在空时段期间发送时钟信号的显示设备和方法。一种显示设备，其包括：数据线；定时控制器，其被构造成在发送数据位的活动时段期间向数据线施加与数据位相对应的发送信号，并在不发送数据位的空时段期间向数据线施加发送时钟信号；以及数据驱动器，其被构造成对通过数据线施加的发送信号(以下称为接收信号)进行采样以恢复数据位，并根据恢复的数据位来驱动显示面板。该显示设备可以在所述空时段期间通过数据线来发送时钟信号。

Description

在空时段期间发送时钟信号的显示设备和方法
技术领域
本发明涉及显示设备和方法。
背景技术
本申请要求于2008年3月20日提交的韩国专利申请No.2008-0025772以及于2009年1月30日提交的韩国专利申请10-2009-0007426的优先权和权益，以引证方式将它们的内容整体合并于此。
作为显示设备的定时控制器与数据驱动器之间的接口的常规技术，点对点差分信号传输(PPDS：Point-to-Point Differential Signaling)方法已经由国家半导体公司公开。
图1是例示PPDS的图。参照图1，在PPDS中，在定时控制器1与数据驱动器2之间连接有独立数据线3。与常规的低摆幅差分信号传输(RSDS：Reduced Swing Differential Signaling)以及微型低压差分信号传输(LVDS：mini-Low Voltage Differential Signaling)方法相比，PPDS具有更小的电磁干扰(EMI)和更少的信号线。在定时控制器1与数据驱动器2之间连接有时钟线4和负载线5。由于差分信号传输用于发送数据信号和时钟信号，因此数据线3和时钟线4分别被构造成差分对。
发明内容
本发明涉及在空时段期间通过数据线发送时钟信号而不要求单独时钟线的显示设备和方法。
本发明还涉及通过数据线发送时钟信号由此消除了由单独时钟线生成的EMI分量的显示设备和方法。
本发明还涉及在空时段期间通过数据线一起发送时钟信号和控制位的显示设备和方法。
根据本发明的一个方面，提供了一种显示设备，该显示设备包括：数据线；定时控制器，其被构造成在发送数据位的活动时段期间向数据线施加与数据位相对应的发送信号，并在不发送数据位的空时段期间向数据线施加发送时钟信号；以及数据驱动器，其被构造成对通过数据线施加的发送信号(以下称为接收信号)进行采样以恢复数据位，并根据恢复的数据位来驱动显示面板。
根据本发明的另一方面，提供了一种显示方法，其包括以下步骤：在定时控制器处，在不发送数据位的空时段期间通过数据线对发送时钟信号进行发送；在定时控制器处，在发送数据位的活动时段期间通过数据线对与该数据位相对应的发送信号进行发送；在数据驱动器处，通过数据线来接收发送信号，并根据生成的采样时钟信号对接收到的发送信号进行采样，以恢复数据位；以及在数据驱动器处，根据恢复的数据位来驱动显示面板。
附图说明
通过参照附图在本发明的示例性实施方式中进行的详细描述，本发明的上述和其他目的、特征和优点对于本领域普通技术人员而言将变得显而易见，在附图中：
图1是例示根据常规技术的PPDS的图；
图2是根据本发明的一个示例性实施方式的显示设备的框图；
图3是例示通过数据线而发送的发送时钟信号和发送信号的图；
图4是图2中所示定时控制器的框图；
图5是图2中所示数据驱动器的框图；
图6是例示图5中所示时钟发生器的一个示例的图；
图7是例示图6中所示相位检测器的一个示例的图；
图8是例示当发送信号具有周期性跳转时的发送时钟信号和发送信号的图；以及
图9是例示图5中所示时钟发生器的另一个示例的图。
具体实施方式
下面将参照附图详细描述本发明的示例性实施方式。虽然结合本发明的示例性实施方式示出并描述本发明，但在不偏离本发明的精神和范围的情况下，本领域技术人员显然可以做出各种修改。
图2是根据本发明的一个示例性实施方式的显示设备的框图。
参照图2，显示设备包括定时控制器100、数据驱动器200、扫描驱动器300和显示面板400。
在对数据位进行发送的活动时段期间，定时控制器100向各数据线500施加与RGB图像数据位和控制位相对应的发送信号。在不对数据位进行发送的空时段期间，定时控制器100向各数据线500施加发送时钟信号。定时控制器100在发送时钟信号中包括与至少一个控制位相对应的信号，并在空时段期间向各数据线500施加具有控制位的发送时钟信号。发送时钟信号可以具有与一个时段的整数倍相对应的周期，该时段对应于发送信号的一位，并且该控制位可以位于紧接着发送时钟信号的下降沿之后。
定时控制器100在发送时钟信号中包括命令模式(comma pattern)，并向各数据线500施加具有该命令模式的发送时钟信号。该命令模式可以位于紧接着发送时钟信号的下降沿之后。
定时控制器100为数据驱动器200提供表示空时段或者活动时段的活动信号ACT。定时控制器100为扫描驱动器300提供时钟信号CLK_S和启动脉冲SP。
数据驱动器200根据在空时段期间通过数据线500施加的发送时钟信号(下文中称为“接收时钟信号”)而生成采样时钟信号。数据驱动器200根据该采样时钟信号对在活动时段期间通过数据线500发送的发送信号(下文中称为“接收信号”)进行采样，并恢复RGB图像数据位和控制位。数据驱动器200根据该采样时钟信号对在空时段期间通过数据线500施加的具有控制位的发送时钟信号进行采样，并恢复控制位。
数据驱动器200生成与恢复的控制位相对应的控制信号，并根据该控制信号向显示面板400施加与恢复的数据位相对应的数据信号。数据驱动器200可以通过活动信号ACT对活动时段与空时段进行区分。
扫描驱动器300根据均从定时控制器100提供的时钟信号CLK_S和启动脉冲SP向显示面板400施加扫描信号。
显示面板400根据从扫描驱动器300提供的扫描信号S1至Sn以及从数据驱动器200提供的数据信号D1至Dm而显示图像。包括但不限于液晶显示(LCD)板、等离子体显示面板(PDP)以及有机电致发光显示(OLED)面板的各种类型的显示面板可以用作显示面板400。
可以将使用单线线路的单端型(single-ended)信号传输和诸如LVDS的使用双线线路的差分信号传输用作将发送信号和发送时钟信号从定时控制器100发送到各数据驱动器200的方法。
图3是例示通过数据线发送的发送时钟信号和发送信号的图。
图3中的(a)例示了在空时段期间通过数据线500发送的信号和活动信号ACT的示例，图3中的(b)例示了在空时段期间通过数据线500发送的信号和活动信号ACT的另一示例，图3中的(c)例示了在活动时段期间通过数据线500发送的信号和活动信号ACT的示例。
参照图3中的(c)，定时控制器100在发送时钟信号中包括命令模式，并向数据线500施加具有命令模式的发送时钟信号，随后顺序地施加与RGB图像数据位相对应的发送信号以及与控制位相对应的发送信号。例如，命令模式可以由至少一个位来构造，并且被构造成位于紧接着发送时钟信号的下降沿之后。该命令模式位于紧接着发送时钟信号的下降沿之后以保持发送时钟信号的形状。
数据驱动器200对命令模式进行检测，对来自于在该命令模式之后施加的发送信号的RGB图像数据位进行采样，并对来自于经过了与先前设置的时钟相对应的时段之后施加的发送信号的控制位进行采样。
在图3中，低电平的活动信号ACT表示空时段，高电平的活动信号ACT表示活动时段。与图3中所示的示例不同，可以通过各种方法来发送表示是否为空时段的信息。例如，从施加了脉冲形式的活动信号后开始持续到先前设置的时间的时段可以对应于活动时段，而剩余时段可以对应于空时段。
参照图3的(a)和(b)，定时控制器100向数据线500施加发送时钟信号。定时控制器100在发送时钟信号中包括命令模式并向数据线500施加具有命令模式的发送时钟信号，并且定时控制器100包括与发送时钟信号中的控制位相对应的信号并向数据线500施加具有与该控制位相对应的信号的发送时钟信号。与该控制位相对应的信号可以位于紧接着发送时钟信号的下降沿之后。与该控制位相对应的信号位于紧接着发送时钟信号的下降沿之后以保持发送时钟信号的形状。例如，控制位可以包括如图3的(a)和(b)中所示的极性信息位POL。如果空时段持续两行或更多行，则极性信息位POL可以具有如图3的(a)中所示的高电平和如图3的(b)中所示的低电平中的任意一种。
数据驱动器200对命令模式进行检测，并在从该命令模式起经过了与先前设置的时钟相对应的时段之后对包括在发送时钟信号中的控制位进行采样。
图4是图2中所示定时控制器的框图。
参照图4，定时控制器100可以包括接收器110、缓冲存储器120、时钟发生器130以及发送器140。
接收器110从外部接收RGB图像数据并将该RGB图像数据转换为晶体管-晶体管逻辑电路(TTL)信号。输入到定时控制器100的接收信号可以包括但不限于图4中所示LVDS形式的信号或者跳转最小化差分信号传输(TMDS：Transition Minimized Differential Signaling)形式的信号。TTL信号是数字信号，并且与具有0.35V的小电压摆动的LVDS不同，其具有大电压摆动的功率电压电平。
缓冲存储器120临时存储被转换为TTL信号的图像数据，随后输出该图像数据。
时钟发生器130利用从外部输入的同步信号生成被发送到扫描驱动器300的启动脉冲SP和时钟信号CLK_S。时钟发生器130利用从外部输入的同步信号生成要发送到数据驱动器200和发送器140的活动信号ACT。时钟发生器130使用从外部输入的同步信号以及反转设置信号生成包括图3的(b)和(c)中所示控制位的发送时钟信号CLK_TX。
发送器140接收从缓冲存储器120输出的图像数据以及从时钟发生器130发送的信号ACT和CLK_TX，并向数据线500输出要发送到各数据驱动器200的发送信号或者发送时钟信号CLK_TX。
发送器140可以包括分配器150、串行器160、复用器170和驱动器180。在图4中，K表示连接到定时控制器100的数据驱动器200的数量。
分配器150向串行器160分配与从缓冲存储器120输出的图像数据相对应的数字位。串行器160输出与从分配器150发送的数字位相对应的串行发送位。复用器170在活动时段期间输出从串行器160发送的串行发送位，并在空时段期间输出从时钟发生器130发送的发送时钟信号CLK_TX。驱动器180根据从复用器170输出的信号来驱动数据线500。作为一个示例，驱动器180可以输出作为差分信号的LVDS信号，或者作为另一个示例，该驱动器可以输出单个信号。
图5是图2中所示数据驱动器的框图。
参照图5，数据驱动器200可以包括接收器210、数据锁存器220、数模(DA)转换器230和控制信号发生器270。
在空时段期间，接收器210通过数据线500对接收时钟信号进行接收，并根据该接收时钟信号生成采样时钟信号CLK_SAM。在空时段期间，接收器210对命令模式进行检测，并在自从该命令模式起经过了与先前设置的时钟相对应的时段之后对包括在该接收时钟信号中的控制位进行采样，以恢复该控制位。
在活动时段期间，接收器210通过数据线500对接收信号进行接收，并根据采样时钟信号CLK_SAM对该接收信号进行采样，以根据该接收信号恢复数据位和控制位。接收器210可以对接收时钟信号的命令模式进行检测，并由自从该命令模式起经过了与先前设置的时钟相对应的时段之后接收的接收信号而恢复控制位。
接收器210可以包括采样器240、时钟发生器250和模式信号发生器260。
时钟发生器250根据接收时钟信号而生成采样时钟信号CLK_SAM。更具体地说，时钟发生器250根据在空时段期间接收时钟信号而改变采样时钟信号CLK_SAM的相位，并在活动时段期间保持采样时钟信号CLK_SAM的相位恒定。
模式信号发生器260对命令模式进行检测，并生成与检测到的命令模式相对应的模式信号。例如，模式信号发生器260可以生成当检测到命令模式时上升而在经过了与先前设置的时钟相对应的时段之后下降的模式信号。
在活动时段期间，采样器240根据采样时钟信号CLK_SAM对接收信号进行采样以恢复数据位和控制位。在模式信号具有高电平期间，采样器240对接收信号进行采样以恢复数据位，并将恢复的数据位提供给数据锁存器220。在模式信号具有低电平期间，采样器240对接收信号进行采样以恢复控制位，并将恢复的控制位提供给控制信号发生器270。
在模式信号具有低电平期间，采样器240根据采样时钟信号CLK_SAM对包括在接收时钟信号中的控制位进行采样，以在空时段期间恢复控制位。例如，采样器240可以在空时段期间恢复极性信息位。
控制信号发生器270生成与恢复的控制位相对应的控制信号，并将该控制信号提供给数据锁存器220或DA转换器230。例如，控制信号发生器270生成与极性信息位相对应的极性控制信号，并将该极性控制信号提供给DA转换器230。例如，控制信号发生器270在极性信息位为“1”时生成具有高电平的极性控制信号，而在极性信息位为“0”时生成具有低电平的极性控制信号。
数据锁存器220顺序地存储从采样器240输出的数据位，并根据加载信号并行地输出这些数据位。
DA转换器230基于伽马参考电压将从数据锁存器220输出的数据位转换为模拟数据。首先，DA转换器230基于正伽马参考电压生成多个正电压，并基于负伽马参考电压而生成多个负电压。接着，DA转换器230根据从数据锁存器220输出的数据位而选择多个正电压中的一个以及多个负电压中的一个。DA转换器230根据极性控制信号而选择正电压和负电压中的一个，并将所选择的电压发送到显示面板400。
图6是例示图5中所示时钟发生器的一个例子的图。
参照图6，时钟发生器250可以包括相位检测器251、低通滤波器(LPF)252、延迟线253、反馈线254和开关255。
相位检测器251对接收时钟信号与反馈时钟信号FC之间的相位差进行检测。相位检测器251在空时段期间输出与接收时钟信号和反馈时钟信号FC之间的相位差相对应的信号UP和DN，在活动时段期间输出与无相位差相对应的信号UP和DN(UP和DN均为零(0))。
低通滤波器252移除与相位检测器251输出的相位差相对应的信号UP和DN的高频分量。例如，电荷泵可以用作低通滤波器252。
延迟线253具有与低通滤波器252输出的、移除了高频分量的相位差DIFF相对应的延迟。延迟线253在空时段期间对接收时钟信号进行接收，而在活动时段期间对反馈时钟信号进行接收。延迟线253输出反馈时钟信号FC。
延迟线253可以包括多个反相器I1至I16。根据从低通滤波器252输出的信号DIFF来调节多个反相器I1至I16中的每一个的各延迟。多个反相器I1至I16中的每一个均具有与对应于发送信号的一个位的时段的约一半相对应的延迟(T1/2)。将分别从第一、第三、第五、第七、第九、第十一、第十三和第十五反相器I1、I3、I5、I7、I9、I11、I13和I15输出的第一、第三、第五、第七、第九、第十一、第十三和第十五延迟时钟DC1、DC3、DC5、DC7、DC9、DC11、DC13和DC15作为采样时钟信号CLK_SAM输出到采样器240。
在活动时段期间，采样器240使用第一、第三、第五、第七、第九、第十一、第十三和第十五延迟时钟DC1、DC3、DC5、DC7、DC9、DC11、DC13和DC15对接收信号进行采样，以在与接收时钟信号的一个周期相对应的时段内由接收信号恢复八个数据位和控制位。
在空时段期间，采样器240使用第一、第三、第五、第七、第九、第十一、第十三和第十五延迟时钟DC1、DC3、DC5、DC7、DC9、DC11、DC13和DC15中的一个或更多个对控制位进行采样。例如，采样器240可以使用第一延迟时钟DC1对极性信息位进行采样。
反馈线254将延迟线253与开关255相连接，并将从延迟线253输出的反馈时钟信号FC通过开关255反馈回到延迟线253。
开关255在空时段期间将接收时钟信号输入到延迟线253，并在活动时段期间将反馈时钟信号FC输入到延迟线253。
图7是例示图6中所示相位检测器的一个示例的图。
参照图7，相位检测器251可以包括第一触发器FF1、第二触发器FF2、逻辑与运算器AND以及逻辑或运算器OR。
第一触发器FF1和第二触发器FF2分别是正沿触发的D触发器。数据线500连接到第一触发器FF1的时钟端子CLK。因此，在空时段期间，当施加到数据线500的接收时钟信号上升时第一触发器FF1输出“1”，而当施加到复位端子RS的逻辑或运算器OR的输出为“1”时第一触发器FF1输出“0”。当施加到时钟端子CLK的反馈时钟信号FC上升时第二触发器FF2输出“1”，而当施加到复位端子RS的逻辑或运算器OR的输出为“1”时第二触发器FF2输出“0”。逻辑与运算器AND对第一和第二触发器的输出执行逻辑与(AND)运算，而逻辑或运算器OR对逻辑与运算器AND的输出与活动信号ACT执行逻辑或(OR)运算。
当活动信号为“0”时(即，在空时段期间)图7中所示相位检测器251输出与通过数据线500发送的信号(接收时钟信号)以及反馈时钟信号之间的相位差相对应的信号。当活动信号为“1”时(即，在活动时段期间)相位检测器251输出与无相位差相对应的信号(UP＝0，DN＝0)，而无论通过数据线500发送的信号(接收信号)以及反馈时钟信号FC之间的相位差如何。
根据从图2至图7的本发明的示例性实施方式，在活动时段期间定时控制器100不向数据驱动器200发送时钟信息。因此，有可能在活动时段期间由于采样时钟信号CLK_SAM与接收信号不同步而使得数据驱动器200不能执行精确的采样。为了避免该问题，即使在活动时段期间，定时控制器100也可以通过数据线500向数据驱动器200发送时钟信息。例如，在活动时段期间，定时控制器100可以向数据驱动器200发送具有周期性跳转的发送信号。
图8是例示当发送信号具有周期性跳转时的发送时钟信号和发送信号的图。
图8中的(a)例示了在空时段期间向数据线500发送信号、活动信号ACT和数据位DATA_BIT的示例，图8中的(b)例示了在活动时段期间向数据线500发送信号、活动信号ACT和数据位DATA_BIT的示例。
参照图8中的(a)，在空时段期间，定时控制器100向数据线500施加发送时钟信号。定时控制器100包括诸如发送时钟信号中的极性信息位POL之类的控制位，并向数据线500施加具有该控制位的发送时钟信号。
参照图8中的(b)，在活动时段期间，定时控制器100向数据线500施加与数据位相对应并具有周期性跳转的发送信号。例如，该周期性跳转的周期可以与图8中所示发送时钟信号的周期相同。然而，与图8不同，该周期性跳转的周期可以是发送时钟信号的周期的整数倍，或者发送时钟信号的周期可以是该周期性跳转的周期的整数倍。
该周期性跳转可以由周期性插入的伪比特(dummy bit)而得到。例如，该伪比特可以具有与紧接着图8中所示伪比特之前的数据位不同的值。然而，与图8不同，该伪比特可以具有与紧接着该伪比特之后的数据位不同的值。该周期性跳转可以由周期性插入的两个伪比特而得到，在这种情况下，这些伪比特具有固定值(即，01或10)。
定时控制器100可以在数据位中周期性地包括至少一个伪比特，并生成与包括该伪比特的数据位相对应的发送信号，即具有周期性跳转的发送信号。例如，可以通过首先输出伪比特并随后顺序地输出通过图4的串行器160并行地输入的数据位而生成具有周期性跳转的发送信号。在这种情况下，该伪比特具有与对紧接着该伪比特之前输出的数据位中最末位取反相对应的值。
图9是例示图5中所示时钟发生器的另一示例的图。
数据驱动器200可以使用图9中所示的时钟发生器来代替图4中所示的时钟发生器250，根据接收时钟信号和接收信号二者的周期性跳转而生成采样时钟。
参照图9，时钟发生器250可以包括跳转检测器910、使能信号发生器920、参考时钟信号发生器930、延迟锁定环(DLL：delay-locked loop)940、延迟单元950和开关960。参考时钟信号发生器930可以包括逻辑与(AND)运算器932和触发器934，DLL 940可以包括相位检测器942、环路滤波器944和延迟线946。
在活动时段期间，跳转检测器910对接收信号进行接收并检测该接收信号的跳转。例如，跳转检测器910可以通过对接收信号进行延迟并对该接收信号和经过延迟的接收信号执行逻辑异或(XOR)运算而对接收信号的跳转进行检测。
使能信号发生器920根据通过由跳转检测器910检测到的接收信号的许多跳转中的基于伪比特的周期性跳转而生成使能信号EN，该使能信号EN是一种使得参考时钟信号发生器930能够生成参考时钟信号的信号。
例如，我们假设执行周期性跳转的时间点为T3，与接收信号的一个数据位或伪比特相对应的时段为T1。优选的是，使能信号的开始时间点T_START和使能信号的结束时间点T_END满足以下公式1：
[公式1]
T3-T1＜T3_START＜T
T3＜T_END＜T3+T1
如果开始时间点T_START等于或小于“T3-T1”或者结束时间点T_END等于或大于“T3+T1”，则在施加了使能信号EN的时段期间存在除了该接收信号的周期性跳转之外的不希望的跳转。如果开始时间点T_START大于T3或者结束时间点T_END小于T3，则在施加使能信号EN的周期期间不存在周期性跳转。
使能信号发生器920根据可以由DLL 940获得的许多延迟时钟中的至少一个而生成使能信号EN。在图9中，使能信号发生器920接收从第一反相器I1输出的第一延迟时钟DC1和从第十七反相器I17输出的第十七延迟时钟DC17。第一延迟时钟DC1是其中反馈时钟信号FC的反转被延迟了T1/2的信号，第十七延迟时钟DC17是其中反馈时钟信号FC的反转被延迟了-T1/2的信号。例如，使能信号发生器920可以由图9中所示的SR锁存器922来实现。当第十七延迟时钟DC17输入到SR锁存器922的S端子并且第一延迟时钟DC1输入到SR锁存器922的R端子时，从SR锁存器922的Q端子输出使能信号EN。作为另一个示例，使能信号发生器920可以包含反相器和逻辑与运算器，在这种情况下，可以通过对第十七延迟时钟DC17的反转信号和第一延迟时钟DC1执行AND运算而生成使能信号EN。
参考时钟信号发生器930生成参考时钟信号，该参考时钟信号是与在由跳转检测器910检测到的接收信号的许多跳转中的基于伪比特的周期性跳转相对应的时钟信号。
在活动时段期间，逻辑与运算器932通过对由跳转检测器910检测到的接收信号的跳转和由使能信号发生器920生成的使能信号执行AND运算，向触发器934的时钟端子CLK输入由跳转检测器910检测到的接收信号的跳转中的基于伪比特的周期性跳转。
触发器934是正沿触发D触发器。向触发器934的输入端子D输入与位“1”相对应的信号(例如功率电压VDD)，向时钟端子CLK输入逻辑与运算器932的输出，并向复位端子RS输入可以由DLL 940获得的其中一个延迟时钟。自从生成作为参考时钟信号输入到时钟信号CLK的信号的上升沿起直到向复位端子RS输入“1”为止，触发器934输出“1”。
延迟单元950可以包括多个反相器并对发送时钟信号进行延迟。
开关960在活动时段期间施加由参考时钟信号发生器930生成的参考时钟信号，而在空时段期间施加由延迟单元950延迟了的发送时钟信号。
DLL 940在活动时段期间根据从参考时钟信号发生器930接收的参考时钟信号而生成采样时钟信号CLK_SAM，在空时段期间根据从延迟单元950接收的接收时钟信号而生成采样时钟信号CLK_SAM。
相位检测器942对反馈时钟信号FC的跳转与参考时钟信号之间的相位差进行检测，或者对反馈时钟信号FC的跳转与接收时钟信号之间的相位差进行检测，并向环路滤波器944输出与检测到的相位差成比例的电压信号。环路滤波器944通过移除或者减少从相位检测器942输出的电压信号中的高频分量而生成控制电压。
延迟线946根据控制电压通过对参考时钟信号进行延迟而生成采样时钟信号CLK_SAM。延迟线946包括多个反相器I1至I18。根据从环路滤波器944输入的控制电压对多个反相器I1至I18的各延迟进行调节。例如，当控制电压增大时，可以减小多个反相器I1至I18的各延迟。多个反相器I1至I18中的每一个具有与大约T1/2相对应的延迟。将分别从第三、第五、第七、第九、第十一、第十三、第十五和第十七反相器I3、I5、I7、I9、I11、I13、I15和I17输出的第三、第五、第七、第九、第十一、第十三、第十五和第十七延迟时钟DC3、DC5、DC7、DC9、DC11、DC13、DC15和DC17输出到采样器240，作为采样时钟信号CLK_SAM。
本发明可以实现为计算机可读记录介质中的计算机可读代码。该计算机可读记录介质包括其中存储有计算机可读数据的所有类型的记录媒体。计算机可读记录介质的示例包括ROM、RAM、CD-ROM、磁带、软盘和光数据存储器。此外，可以经由网络向计算机系统分发该计算机可读记录介质，其中可以分布式地存储和执行计算机可读代码。本发明所属技术领域的程序员可以容易地推断出用实现本发明的功能程序、代码和代码段。
根据本发明的显示设备和方法的优点是能够在不使用与数据线分离的独立时钟线的情况下发送时钟信号。
根据本发明的显示设备和方法的优点是能够在不使用独立时钟线的情况下发送时钟信号，因此消除了从独立时钟线产生的EMI分量。
根据本发明的显示设备和方法的优点是能够在空时段期间通过数据线一起发送时钟信号和控制位。
对本领域技术人员而言，显而易见的是在不脱离本发明的精神和范围的情况下可以对本发明的上述示例性实施方式做出各种修改。因此，本发明旨在涵盖落入所附权利要求及其等同物的范围内的所有这种修改。

Claims (18)

1.一种显示设备，该显示设备包括：
数据线；
定时控制器，其被构造成在发送数据位的活动时段期间向数据线施加与所述数据位相对应的发送信号，并在不发送所述数据位的空时段期间向所述数据线施加发送时钟信号，其中所述空时段的持续时间是与所述发送信号的一个比特对应的时段的18倍或持续两行或更多行；以及
数据驱动器，其被构造成对通过所述数据线施加的所述发送信号进行采样以恢复所述数据位，并根据恢复的所述数据位来驱动显示面板。
2.根据权利要求1所述的显示设备，其中，所述数据驱动器根据通过所述数据线施加的所述发送时钟信号而生成采样时钟信号，并根据生成的所述采样时钟信号对通过所述数据线接收的所述发送信号进行采样以恢复所述数据位。
3.根据权利要求2所述的显示设备，其中，所述发送时钟信号具有与一个时段的整数倍相对应的周期，该时段对应于所述发送信号的一位。
4.根据权利要求2所述的显示设备，其中，所述发送信号具有周期性跳转，其中通过在所述数据位中周期性插入伪比特来产生所述周期性跳转。
5.根据权利要求2所述的显示设备，其中，所述定时控制器向所述数据驱动器发送表示所述活动时段或者表示所述空时段的活动信号。
6.根据权利要求2所述的显示设备，其中，所述定时控制器在所述空时段期间向所述数据线施加包括至少一个控制位的所述发送时钟信号，并且所述数据驱动器根据生成的所述采样时钟信号对所述控制位进行采样，并生成与被采样的控制位相对应的控制信号。
7.根据权利要求6所述的显示设备，其中，所述控制位位于紧接着所述发送时钟信号的下降沿处。
8.根据权利要求6所述的显示设备，其中，所述控制位是极性信息位，所述数据驱动器生成与所述极性信息位相对应的极性控制信号，并在将恢复的所述数据位转换为模拟数据的过程中根据生成的所述极性控制信号来选择正电压和负电压中的一个。
9.根据权利要求6所述的显示设备，其中，所述数据驱动器包括：
时钟发生器，其被构造成根据在所述空时段期间通过所述数据线施加的所述发送时钟信号而生成所述采样时钟信号；
采样器，其被构造成利用生成的所述采样时钟信号对在所述空时段期间通过所述数据线施加的所述控制位进行采样；以及
控制信号发生器，其被构造成生成与被采样的所述控制位相对应的控制信号。
10.根据权利要求6所述的显示设备，其中，所述定时控制器向所述数据线施加命令模式，所述数据驱动器对施加的所述命令模式进行检测，并在自从检测到所述命令模式起经过了与预定位相对应的时段时根据生成的所述采样时钟信号对所述控制位进行采样。
11.根据权利要求10所述的显示设备，其中，所述命令模式位于紧接着所述发送时钟信号的下降沿处。
12.根据权利要求1所述的显示设备，其中，所述定时控制器包括：
串行器，其被构造成生成与所述数据位相对应的串行发送位；
时钟发生器，其被构造成生成所述发送时钟信号；以及
复用器，其被构造成在所述活动时段期间输出生成的所述发送位，并在所述空时段期间输出生成的所述发送时钟信号。
13.根据权利要求1所述的显示设备，其中，所述数据驱动器包括：
时钟发生器，其被构造成根据在所述空时段期间通过所述数据线施加的所述发送时钟信号生成采样时钟信号；以及
采样器，其被构造成根据生成的所述采样时钟信号对在所述活动时段期间通过所述数据线接收的所述发送信号进行采样以恢复所述数据位。
14.根据权利要求13所述的显示设备，其中，所述时钟发生器在所述空时段期间改变所述采样时钟信号的相位，并在所述活动时段期间保持所述采样时钟信号的相位。
15.一种显示方法，该方法包括以下步骤：
在定时控制器处，在不发送数据位的空时段期间通过数据线对发送时钟信号进行发送，其中所述空时段的持续时间是与所述发送信号的一个比特对应的时段的18倍或持续两行或更多行；
在所述定时控制器处，在发送所述数据位的活动时段期间通过所述数据线对与所述数据位相对应的发送信号进行发送；
在数据驱动器处，通过所述数据线来接收所述发送时钟信号，并根据所述发送时钟信号而生成采样时钟信号；
在所述数据驱动器处，通过所述数据线来接收所述发送信号，并根据生成的所述采样时钟信号对接收到的所述发送信号进行采样，以恢复所述数据位；以及
在所述数据驱动器处，根据恢复的所述数据位来驱动显示面板。
16.根据权利要求15所述的显示方法，其中，所述发送时钟信号具有与一个时段的整数倍相对应的周期，该时段对应于所述发送信号的一位。
17.根据权利要求15所述的显示方法，其中，所述发送信号具有周期性跳转，其中通过在所述数据位中周期性插入伪比特来产生所述周期性跳转。
18.根据权利要求15所述的显示方法，该方法进一步包括以下步骤：
在所述定时控制器处，在所述空时段期间通过所述数据线来发送包括至少一个控制位的所述发送时钟信号；
在所述数据驱动器处，通过所述数据线来接收包括所述控制位的所述发送时钟信号，并根据生成的所述采样时钟信号对所述控制位进行采样；以及
生成与被采样的所述控制位相对应的控制信号。
CN2009101286541A 2008-03-20 2009-03-20 在空时段期间发送时钟信号的显示设备和方法 Active CN101540159B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020080025772 2008-03-20
KR10-2008-0025772 2008-03-20
KR1020080025772A KR100883778B1 (ko) 2008-03-20 2008-03-20 블랭크 기간에 클록 신호를 전송하는 디스플레이 및 방법
KR1020090007426A KR100924704B1 (ko) 2009-01-30 2009-01-30 블랭크 기간에 클록 신호를 전송하는 디스플레이 및 방법
KR10-2009-0007426 2009-01-30
KR1020090007426 2009-01-30

Publications (2)

Publication Number Publication Date
CN101540159A CN101540159A (zh) 2009-09-23
CN101540159B true CN101540159B (zh) 2013-01-23

Family

ID=40681662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101286541A Active CN101540159B (zh) 2008-03-20 2009-03-20 在空时段期间发送时钟信号的显示设备和方法

Country Status (2)

Country Link
KR (1) KR100883778B1 (zh)
CN (1) CN101540159B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986041B1 (ko) 2008-10-20 2010-10-07 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템
KR101037559B1 (ko) * 2009-03-04 2011-05-27 주식회사 실리콘웍스 데이터 구동부의 모니터링 수단이 구비된 디스플레이 구동 시스템
JP6130239B2 (ja) * 2013-06-20 2017-05-17 ラピスセミコンダクタ株式会社 半導体装置、表示装置、及び信号取込方法
CN111489695B (zh) * 2020-04-23 2022-01-07 京东方科技集团股份有限公司 数据驱动集成电路及其控制方法、和显示装置
CN112201194B (zh) * 2020-10-21 2022-08-23 Tcl华星光电技术有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1653767A (zh) * 2002-08-28 2005-08-10 松下电器产业株式会社 数据接收发送系统
WO2007035014A1 (en) * 2005-09-23 2007-03-29 Anapass Inc. Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
WO2007108574A1 (en) * 2006-03-23 2007-09-27 Anapass Inc. Display, timing controller and data driver for transmitting serialized multi-level data signal
CN101055712A (zh) * 2006-04-11 2007-10-17 统宝光电股份有限公司 传送显示面板的视频信号与操作时钟信号的方法
CN101101742A (zh) * 2006-07-07 2008-01-09 恩益禧电子股份有限公司 显示数据接收电路和显示面板驱动器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481217B1 (ko) * 2002-06-11 2005-04-11 엘지.필립스 엘시디 주식회사 액정표시소자의 구동방법 및 장치
KR101193632B1 (ko) * 2006-01-27 2012-10-23 삼성디스플레이 주식회사 데이터 입력 방법 및 장치와 그를 이용한 액정 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1653767A (zh) * 2002-08-28 2005-08-10 松下电器产业株式会社 数据接收发送系统
WO2007035014A1 (en) * 2005-09-23 2007-03-29 Anapass Inc. Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
WO2007108574A1 (en) * 2006-03-23 2007-09-27 Anapass Inc. Display, timing controller and data driver for transmitting serialized multi-level data signal
CN101055712A (zh) * 2006-04-11 2007-10-17 统宝光电股份有限公司 传送显示面板的视频信号与操作时钟信号的方法
CN101101742A (zh) * 2006-07-07 2008-01-09 恩益禧电子股份有限公司 显示数据接收电路和显示面板驱动器

Also Published As

Publication number Publication date
KR100883778B1 (ko) 2009-02-20
CN101540159A (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
TWI500009B (zh) 用以在空白週期傳送時脈信號之顯示裝置與方法
KR100986041B1 (ko) 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템
CN102214429B (zh) 使用具有嵌入式时钟信号的单一位准数据传输的显示器驱动系统
US9934715B2 (en) Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
US8878792B2 (en) Clock and data recovery circuit of a source driver and a display device
KR100661828B1 (ko) 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부
JP5700706B2 (ja) 液晶表示装置及びその駆動方法
US7409005B2 (en) High speed data transmitter and transmitting method thereof
CN101540158B (zh) 用于发送和接收数据位的装置和方法
CN101551968A (zh) 显示器
CN101540159B (zh) 在空时段期间发送时钟信号的显示设备和方法
US8156365B2 (en) Data reception apparatus
KR102645150B1 (ko) 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
CN101551990A (zh) 数据接收装置
WO2007108574A1 (en) Display, timing controller and data driver for transmitting serialized multi-level data signal
CN111147224A (zh) 时钟恢复装置以及源极驱动器
CN101673524A (zh) 数据解偏移装置及传输数据的解偏移方法
KR100924704B1 (ko) 블랭크 기간에 클록 신호를 전송하는 디스플레이 및 방법
CN112712769A (zh) 显示装置和数据通信用的微控制器单元
KR20090101052A (ko) 블랭크 기간에 클록 신호를 전송하는 디스플레이 및 방법
KR20170080328A (ko) Ｅｐｉ 프로토콜을 이용한 표시장치
KR20020094129A (ko) 데이터 전송을 위한 토큰링 방식의 데이터 전송 시스템
CN101262314A (zh) 应用在接收器的多取样数据回复电路及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant