CN1653767A - 数据接收发送系统 - Google Patents

数据接收发送系统 Download PDF

Info

Publication number
CN1653767A
CN1653767A CN03810614.0A CN03810614A CN1653767A CN 1653767 A CN1653767 A CN 1653767A CN 03810614 A CN03810614 A CN 03810614A CN 1653767 A CN1653767 A CN 1653767A
Authority
CN
China
Prior art keywords
signal transmission
data
switch
clock signal
level voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03810614.0A
Other languages
English (en)
Other versions
CN100514945C (zh
Inventor
道正志郎
德永祐介
土居康之
中川博文
伊达义人
大森哲郎
西川香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1653767A publication Critical patent/CN1653767A/zh
Application granted granted Critical
Publication of CN100514945C publication Critical patent/CN100514945C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明提供了一种数据接收发送系统，在发送时钟信号及和该时钟信号同步的多个数据信号时，在时钟用发送系统(12)，反馈控制驱动开关的驱动脉宽后，以小振幅发送时钟信号；通过将该脉宽的控制信号用于控制各数据用发送系统(13)中的驱动开关，同时也实现各数据信号的小振幅发送。并且，在时钟用接收系统(10)，通过将所述脉宽的控制信号应用于时钟延迟电路的延迟控制，实现在各数据用接收系统(11)的接收数据的最佳锁存时序。

Description

数据接收发送系统
技术领域
本发明涉及一种用以传送时钟信号及和该时钟信号同步的多个数据信号的数据接收发送系统。
背景技术
美国专利说明书第5418478号及第5694060号中，公开了以小振幅驱动多股绞合线的CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)差动驱动器。
日本专利公报特开平11-194748号公开的液晶显示器中，沿着液晶面板的一边配置多个数据驱动器之芯片，在各芯片间设置1条时钟信号线和多条数据线。这些数据驱动器各自接受一个时钟输入和多个数据输入，而供给液晶面板所需的数据电压，同时，对相邻的数据驱动器供给一个时钟信号输出和多个数据输出。
发明内容
在高速化及降低EMI(Electro-Magnetic Interference电磁干扰)的目的下，液晶显示器用的数据驱动器也被要求能够发送接收小振幅的数据。但是，随着液晶显示器边框窄化的发展，数据驱动器芯片的尺寸受到严格限制，无法采用所述CMOS差动驱动器的技术。
本发明的目的在于：以小规模的电路构造实现小振幅的时钟传送及数据传送。
为了达成上述目的，根据本发明，在数据发送时，首先控制时钟信号的振幅，然后使用该控制信号控制数据信号的振幅。
而且，通过控制开关的驱动脉宽，达成输出振幅的控制，除了能够在广范围的电源电压下控制输出振幅，同时，能够实现低功耗化。
进一步的，通过控制开关的导通时间，实现输出振幅的控制，进而通过在时钟及数据接收系统利用该导通时间，达成正确的数据接收。
附图说明
图1是在液晶面板的数据驱动器中，利用本发明涉及的数据接收发送系统例子的方框图。
图2是示出图1的各个数据驱动器内部构造例的方框图。
图3是示出图2的时钟用发送系统的详细构造例的方框图。
图4是示出图3的第一及第二驱动脉冲产生电路的详细构造例的电路图。
图5是示出图4的电压控制延迟电路的详细构造例的电路图。
图6是示出图3的输出高电平/低电平检测电路的详细构造例的电路图。
图7是示出图2的各个数据用发送系统的详细构造例的方框图。
图8是示出图3的时钟用发送系统及图7中数据用发送系统的驱动器输出电压和电源电压的关系图。
图9是示出图2的时钟用发送系统的其他的详细构造例的方框图。
图10是示出图2的各个数据用发送系统的其他的详细构造例之方框图。
图11是示出图2的时钟用接收系统及各个数据用接收系统的详细构造例的方框图。
图12是示出图11的电路构造的工作时序图。
最佳发明实施形态
以下，参考附图，详细说明本发明的实施形态。
图1示出，在液晶面板的数据驱动器利用本发明涉及的数据接收发送系统的例子。图1中，1是液晶面板，2是相互串联的多个数据驱动器(数据接收发送系统)，3是时钟信号传输线路，4是数据信号传输线路。
图2示出图1中的各个数据驱动器2的内部构造例。图2的数据驱动器2具有：接收时钟信号的时钟用接收系统10；多个接收各自对应的数据信号的数据用接收系统11；向时钟信号传输线路3，以小振幅发送时钟用接收系统10供给的时钟信号的时钟用发送系统12；向数据信号传输线路4，以小振幅发送从各自对应的数据用接收系统11通过对应的移位寄存器14供给的数据信号的多个数据用发送系统13；将移位寄存器14得到的所有数字数据信号转换为模拟信号的DA(Digital-to-Analog)转换器15；以及接受所述模拟信号后供给液晶面板1所要的数据电压的缓冲电路16。时钟用发送系统12及多个数据用发送系统13，各自连接第一电源Vdd(例如2V)及第二电源Vss(例如0V)连接而工作。
图3示出图2中的时钟用发送系统12的详细构造例。图3中，20是时钟信号输入端子，21是连接时钟信号传输线路3的驱动器输出端子。
图3中时钟用发送系统12具有：位于第一电源Vdd和驱动器输出端子21间的第一开关22；位于驱动器输出端子21和第二电源Vss间的第二开关23；响应时钟信号输入端子20输入的时钟信号后，产生驱动第一开关22脉冲的第一驱动脉冲产生电路24；响应时钟信号输入端子20输入的时钟信号后，产生驱动第二开关23脉冲的第二驱动脉冲产生电路25；响应时钟信号输入端子20输入的时钟信号后，向驱动器输出端子21输出高电平电压时导通，而且向驱动器输出端子21输出低电平电压时断开的第三开关30；响应时钟信号输入端子20输入的时钟信号后，向驱动器输出端子21输出高电平电压时断开，而且向驱动器输出端子21输出低电平电压时导通的第四开关31；通过第三开关30，向驱动器输出端子21，供给第一基准电压Vr1(例如1.5V)的第一缓冲器32；以及，通过第四开关31，向驱动器输出端子21，供给第二基准电压Vr2(例如0.5V)第二缓冲器33。这些元件构成时钟驱动器电路：响应时钟用接收系统10通过时钟信号输入端子20供给的时钟信号后，驱动时钟信号传输线路3。第一及第二缓冲器32、33是在第一及第二开关22、23双方断开时，具有保持驱动器输出端子21的高电平电压或低电平电压的作用。
并且，图3的时钟用发送系统12，还具有：检测驱动器输出端子21的高电平电压的输出高电平检测电路26；检测驱动器输出端子21的低电平电压的输出低电平检测电路27；将输出高电平检测电路26检测的高电平电压和第一基准电压Vr1的差予以放大后，供给为第一控制信号C1的第一放大器28；以及，将输出低电平检测电路27检测的低电平电压和第二基准电压Vr2的差予以放大后，供给为第二控制信号C2的第二放大器29。第一控制信号C1和第二控制信号C2，分别反馈回第一驱动脉冲产生电路24和第二驱动脉冲产生电路25。也就是说，第一驱动脉冲产生电路24，根据第一控制信号C1控制驱动第一开关22的脉宽，使得驱动器输出端子21的高电平电压和第一基准电压Vr1一致。第二驱动脉冲产生电路25，根据第二控制信号C2控制驱动第二开关23的脉宽，使得驱动器输出端子21的低电平电压和第二基准电压Vr2一致。
时钟信号输入端子20的电压上升到高电平时，第一驱动脉冲产生电路24工作，只有在第一控制信号C1所指定的时间使第一开关22导通，因此，驱动器输出端子21的电压电平上升。相反的，时钟信号输入端子20的电压下降到低电平时，第二驱动脉冲产生电路25工作，只有在第二控制信号C2所指定的时间使第二开关23导通，因此，驱动器输出端子21的电压电平下降。这样一来，由输出高电平及低电平检测电路26、27，以及第一及第二放大器28、29构成的反馈电路，将向时钟信号传输线路3发送的时钟信号的高电平电压控制成比第一电源Vdd的电压低的第一基准电压Vr1，将向时钟信号传输线路3发送的时钟信号的低电平电压，控制成比第二电源Vss的电压高的第二基准电压Vr2。
如上的脉宽控制方式，和数字电路一样的，能够达到低功耗化且高速化，并且有着如模拟缓冲器(例如电压输出器电路)能够正确的控制输出电压值的优点。此外，图3的第一及第二缓冲器32、33是模拟缓冲器，其目的只是保持驱动器输出端子21的电压稳定，不是使用缓冲器32、33将驱动器输出端子21的负载充放电。因此，可以将时钟用发送系统12的功耗抑制得很低。
图4示出图3的第一及第二驱动脉冲产生电路24、25的详细构造例。第一开关22由P沟道型MOS晶体管构成，第二开关23由N沟道型MOS晶体管构成。根据图4，第一驱动脉冲产生电路24，由电压控制延迟电路60、反相电路61及或(OR)电路62构成。而且，第二驱动脉冲产生电路25，由电压控制延迟电路63、反相电路64及与(AND)电路65构成。
图5示出图4的电压控制延迟电路60的详细构造例。根据图5，电压控制延迟电路60，由1组N沟道型MOS晶体管66与P沟道型MOS晶体管67及多个电流控制反相器68构成。
图6示出图3的输出高电平/低电平检测电路26、27的详细构造例。输出高电平/低电平检测电路26、27，只要串联第一及第二取样保持电路50、51简单的就能构成。图6中，52是反相电路，53是开关，54是电容器。输出高电平检测电路26是，使用来自第一驱动脉冲产生电路24输出的驱动脉冲，在产生驱动脉冲的期间，使第一取样保持电路50的开关变成导通，就能检测驱动器输出端子21的高电平电压。输出低电平检测电路27则是，使用来自第二驱动脉冲产生电路25输出的驱动脉冲，在产生驱动脉冲的期间，使第一取样保持电路50的开关变成导通，就能检测驱动器输出端子21的低电平电压。
图7示出图2各个数据用发送系统13的详细构造例。图7中，20a是数据信号输入端子，21a是连接数据信号传输线路4的驱动器输出端子。
图7中数据用发送系统13，具有：位于第一电源Vdd和驱动器输出端子21a间的第五开关22a；位于驱动器输出端子21a和第二电源Vss间的第六开关23a；响应数据信号输入端子20a输入的数据信号后，产生驱动第五开关22a脉冲的第三驱动脉冲产生电路24a；响应数据信号输入端子20a输入的数据信号后，产生驱动第六开关23a脉冲的第四驱动脉冲产生电路25a；响应数据信号输入端子20a输入的数据信号后，向驱动器输出端子21a输出高电平电压时导通，而且向驱动器输出端子21a输出低电平电压时断开的第七开关30a；响应数据信号输入端子20a输入的数据信号后，向驱动器输出端子21a输出高电平电压时断开，而且向驱动器输出端子21a输出低电平电压时导通的第八开关31a；通过第七开关30a，向驱动器输出端子21a，供给第一基准电压Vr1的第三缓冲器32a；以及，通过第八开关31a，向驱动器输出端子21a，供给第二基准电压Vr2的第四缓冲器33a。这些元件构成数据驱动电路：响应数据用接收系统11通过移位寄存器14及数据信号输入端子20a输入的数据信号后，驱动数据信号传输线路4。第三及第四缓冲器32a、33a，是在第五及第六开关22a、23a双方断开时，具有保持驱动器输出端子21a的高电平电压或低电平电压的功能。
第三及第四驱动脉冲产生电路24a、25a，各自接收图3的时钟用发送系统12产生的第一及第二控制信号C1、C2。第三驱动脉冲产生电路24a，根据第一控制信号C1控制驱动第五开关22a的脉宽，使得驱动器输出端子21a的高电平电压和第一基准电压Vr1一致。第四驱动脉冲产生电路25a，根据第二控制信号C2控制驱动第六开关23a的脉宽，使得驱动器输出端子21a的低电平电压和第二基准电压Vr2一致。也就是，所述时钟用发送系统12，具有由输出高电平及低电平检测电路26、27以及第一及第二放大器28、29构成的反馈电路，但是即使在各个数据用发送系统13，不设置对应的反馈电路，也和时钟信号传输线路3同样的，能以小振幅驱动数据信号传输线路4。
图8示出图3的时钟用发送系统12及图7的数据用发送系统13的驱动器输出电压和电源电压的关系。根据图8，得知第一电源Vdd即使是大约2V的低电压，也可以发送大约1V的小振幅数据。根据所述脉宽控制方式，原理上能够产生任何驱动器输出电压。即使第一电源Vdd的电压上升到大约4V时，也是同样的。
图9示出图2的时钟用发送系统12的其他部分的详细构造例。根据图9，利用单一的(第一)驱动脉冲产生电路24驱动第一及第二开关22、23。在第一电源Vdd和第一开关22间、第二开关23和第二电源Vss间，分别存在电流源70及电压控制电流源71。第一放大器35，将输出高电平及低电平检测电路26、27检测到的驱动器输出端子21的时钟信号的振幅和所要的输出振幅(Vr1-Vr2)的差加以放大后，供给为第一控制信号C3。第二放大器36，将输出低电平检测电路27检测的低电平电压和第二基准电压Vr2的差放大后，供给为第二控制信号C4。然后，第一驱动脉冲产生电路24，根据第一控制信号C3，分别控制驱动第一及第二开关22、23的脉宽，使得驱动器输出端子21a的时钟信号的振幅和所要的输出振幅(Vr1-Vr2)一致。而且，对电压控制电流源71的驱动能力控制端子37，输入第二控制信号C4，通过第二控制信号C4，控制电压控制电流源71的驱动能力，使得驱动器输出端子21的低电平电压和第二基准电压Vr2一致。其他则和图3的构造一样。并且，图9中之PLS表示第一驱动脉冲产生电路24所产生的驱动脉冲，OCK表示输出时钟信号。
图10示出图2的各个数据用发送系统13的其他部分的详细构造例。根据图10，利用单一的(第二)驱动脉冲产生电路24a，驱动第五及第六开关22a、23a。在第一电源Vdd和第五开关22a间、第六开关23a和第二电源Vss间，分别存在电流源70a与电压控制电流源71a。第二驱动脉冲产生电路24a及电压控制电流源71a，各自接收图9中时钟用发送系统12产生的第一及第二控制信号C3、C4。然后，第二驱动脉冲产生电路24a，根据第一控制信号C3，分别控制驱动第五及第六开关22a、23a的脉宽，使得驱动器输出端子21a的数据信号的振幅和所述所要的输出振幅(Vr1-Vr2)一致。而且，对电压控制电流源71a的驱动能力控制端子37a，输入第二控制信号C4，通过第二控制信号C4，控制电压控制电流源71a的驱动能力，使得驱动器输出端子21a的低电平电压和第二基准电压Vr2一致。其他则和图7的构造一样。
而且，图9中，驱动器输出端子21的电压电平，也能够根据第一及第二缓冲器32、33决定，因此能够省略电流源70、电压控制电流源71以及第二放大器36。并且，图10中，驱动器输出端子21a的电压电平，也能够根据第三及第四缓冲器32a、33a决定，因此，能够省略电流源70a及电压控制电流源71a。
图11示出图2的时钟用接收系统10及各个数据用接收系统11的详细构造例。图11中，40是输入时钟信号ICK的缓冲器(第一缓冲器)，41是电压控制型延迟电路，42是输入数据信号IDT的缓冲器(第二缓冲器)，43是数据的锁存器。延迟电路41按照来自时钟用发送系统12输入的第一控制信号C3的量，使第一缓冲器40接收的输入时钟信号ICK延迟。DCK示出来自延迟电路41输出的延迟时钟信号。锁存器43将第二缓冲器42接收的输入数据信号IDT，同步并取样(sampling)于延迟时钟信号DCK。
图12示出图11的电路构造的工作情况。Tw是图9中第一驱动脉冲产生电路24产生的驱动脉冲PLS的脉宽。只要时钟信号及时钟信号传输线路3、4没有特性上的差异，接收系统10、11分别收到输入时钟信号ICK和输入数据信号IDT时，将如图12所示，传送时点相同，这样一来无法根据输入时钟信号ICK，锁存输入数据信号IDT。因此，若是在延迟电路41，使输入时钟信号ICK只延迟驱动脉宽Tw的时间，而得到延迟时钟信号DCK，则锁存器43可以和延迟时钟信号DCK的传送同步，正确的锁存输入数据信号IDT。因此，不需要PLL(Phase-Locked Loop)电路等大规模电路。
产业上利用的可能性
如上所述，本发明所涉及的数据接收发送系统，能够以小规模电路构造实现小振幅的时钟发送及数据发送，因此对于液晶显示器用的数据驱动器等为有用。

Claims (8)

1.一种数据接收发送系统，用以传送时钟信号以及和该时钟信号同步的多个数据信号，其中，包括：
时钟用接收系统，接收所述时钟信号；
多个数据用接收系统，各自接收所述多个数据信号中对应的数据信号；
时钟用发送系统，以小振幅向时钟信号传输线路发送来自所述时钟用接收系统供给的时钟信号；以及
多个数据用发送系统，各自以小振幅向数据信号传输线路发送来自所述多个数据用接收系统中，对应的数据用接收系统供给的数据信号；
所述时钟用发送系统及所述多个数据用发送系统，分别连接第一电源及第二电源而工作；
所述时钟用发送系统，包括：时钟驱动电路，响应来自所述时钟用接收系统供给的时钟信号而驱动所述时钟信号传输线路；以及
反馈电路，观测所述时钟信号传输线路的高电平电压和低电平电压，而产生输入所述时钟驱动电路的至少一个控制信号，将发送给所述时钟信号传输线路的时钟信号的高电平电压控制成比所述第一电源的电压低的第一基准电压，将发送给所述时钟信号传输线路的时钟信号的低电平电压控制成比所述第二电源的电压高的第二基准电压；
所述数据用发送系统，各自具有数据驱动电路，根据所述反馈电路产生的控制信号，对发送给所述数据信号传输线路的数据信号，进行同样的振幅控制，响应来自所述多个数据用接收系统中对应的数据用接收系统供给的数据信号，而驱动所述数据信号传输线路。
2.根据权利要求1所述的数据接收发送系统，其中：
所述时钟驱动电路，具有：
第一开关，位于所述第一电源和所述时钟信号传输线路之间；
第二开关，位于所述时钟信号传输线路和所述第二电源之间；
第一驱动脉冲产生电路，驱动所述第一开关；
第二驱动脉冲产生电路，驱动所述第二开关；
第三开关，向所述时钟信号传输线路输出高电平电压时导通，并且，向所述时钟信号传输线路输出低电平电压时断开；
第四开关，向所述时钟信号传输线路输出高电平电压时断开，并且，向所述时钟信号传输线路输出低电平电压时导通；
第一缓冲器，通过所述第三开关，向所述时钟信号传输线路，供给所述第一基准电压；以及
第二缓冲器，通过所述第四开关，向所述时钟信号传输线路，供给所述第二基准电压；
所述反馈电路，具有：
检测电路，检测所述时钟信号传输线路的高电平电压及低电平电压；以及
第一与第二放大器，放大所述检测电路检测的高电平及低电平电压和所述第一及第二基准电压间的差，并作为第一及第二控制信号供给；
所述第一驱动脉冲产生电路，根据所述第一控制信号，控制驱动所述第一开关的脉宽，使得所述时钟信号传输线路的高电平电压和所述第一基准电压一致；
所述第二驱动脉冲产生电路，根据所述第二控制信号，控制驱动所述第二开关的脉宽，使得所述时钟信号传输线路的低电平电压和所述第二基准电压一致。
3.根据权利要求2所述的数据接收发送系统，其中：
所述数据驱动电路，各自具有：
第五开关，位于所述第一电源和所述数据信号传输线路之间；
第六开关，位于所述数据信号传输线路和所述第二电源之间；
第三驱动脉冲产生电路，驱动所述第五开关；
第四驱动脉冲产生电路，驱动所述第六开关；
第七开关，向所述数据信号传输线路输出高电平电压时导通，并且，向所述数据信号传输线路输出低电平电压时断开；
第八开关，向所述数据信号传输线路输出高电平电压时断开，并且，向所述数据信号传输线路输出低电平电压时导通；
第三缓冲器，通过所述第七开关，向所述数据信号传输线路，供给所述第一基准电压；以及
第四缓冲器，通过所述第八开关，向所述数据信号传输线路，供给所述第二基准电压；
所述第三驱动脉冲产生电路，根据所述第一控制信号，控制驱动所述第五开关的脉宽，使得所述数据信号传输线路的高电平电压和所述第一基准电压一致；
所述第四驱动脉冲产生电路，根据所述第二控制信号，控制驱动所述第六开关的脉宽，使得所述数据信号传输线路的低电平电压和所述第二基准电压一致。
4.根据权利要求1所述的数据接收发送系统，其中：
所述时钟驱动电路，具有：
第一开关，位于所述第一电源和所述时钟信号传输线路之间；
第二开关，位于所述时钟信号传输线路和所述第二电源之间；
第一驱动脉冲产生电路，驱动所述第一及第二开关；
第三开关，向所述时钟信号传输线路输出高电平电压时导通，并且，向所述时钟信号传输线路输出低电平电压时断开；
第四开关，向所述时钟信号传输线路输出高电平电压时断开，并且，向所述时钟信号传输线路输出低电平电压时导通；
第一缓冲器，通过所述第三开关，向所述时钟信号传输线路，供给所述第一基准电压；以及
第二缓冲器，通过所述第四开关，向所述时钟信号传输线路，供给所述第二基准电压；
所述反馈电路，具有：
电路装置，检测所述时钟信号传输线路上的时钟信号的振幅；及
第一放大器，将检测到的振幅和所要的输出振幅的差放大，供给为第一控制信号；
所述第一驱动脉冲产生电路，根据所述第一控制信号，分别控制驱动所述第一及第二开关的脉宽，使得所述时钟信号传输线路上的时钟信号的振幅和所述所要的输出振幅一致。
5.根据权利要求4所述的数据接收发送系统，其中：
所述数据驱动电路，各自具有：
第五开关，位于所述第一电源和所述数据信号传输线路之间；
第六开关，位于所述数据信号传输线路和所述第二电源之间；
第二驱动脉冲产生电路，驱动所述第五及第六开关；
第七开关，向所述数据信号传输线路输出高电平电压时导通，并且，向所述数据信号传输线路输出低电平电压时断开；
第八开关，向所述数据信号传输线路输出高电平电压时断开，并且，向所述数据信号传输线路输出低电平电压时导通；
第三缓冲器，通过所述第七开关，向所述数据信号传输线路，供给所述第一基准电压；
以及第四缓冲器，通过所述第八开关，向所述数据信号传输线路，供给所述第二基准电压；
所述第二驱动脉冲产生电路，根据所述第一控制信号，分别控制驱动所述第五及第六开关的脉宽，使得所述数据信号传输线路的数据信号的振幅和所要的输出振幅一致。
6.根据权利要求4所述的数据接收发送系统，其中：
所述反馈电路还具有第二放大器，将所述时钟信号传输线路的低电平电压和所述第二基准电压的差放大，供给为第二控制信号；
所述时钟驱动电路，还具有位于所述第二开关和所述第二电源间的第一电压控制电流源；
根据所述第二控制信号，控制所述第一电压控制电流源的驱动能力，使得所述时钟信号传输线路的低电平电压和所述第二基准电压一致。
7.根据权利要求6所述的数据接收发送系统，其中：
所述数据驱动电路，各自具有：
第五开关，位于所述第一电源和所述数据信号传输线路之间；
第六开关与第二电压控制电流源，串联于所述数据信号传输线路和所述第二电源之间；
第二驱动脉冲产生电路，驱动所述第五及第六开关；
第七开关，向所述数据信号传输线路输出高电平电压时导通，并且，向所述数据信号传输线路输出低电平电压时断开；
第八开关，向所述数据信号传输线路输出高电平电压时断开，并且，向所述数据信号传输线路输出低电平电压时导通；
第三缓冲器，通过所述第七开关，向所述数据信号传输线路，供给所述第一基准电压；以及
第四缓冲器，通过所述第八开关，向所述数据信号传输线路，供给所述第二基准电压；
所述第二驱动脉冲产生电路，根据所述第一控制信号，分别控制驱动所述第五及第六开关的脉宽，使得所述数据信号传输线路的数据信号的振幅和所要的输出振幅一致；
根据所述第二控制信号，控制所述第二电压控制电流源的驱动能力，使得所述时钟信号传输线路的低电平电压和所述第二基准电压一致。
8.根据权利要求4所述的数据接收发送系统，其中，
所述时钟用接收系统具有延迟电路，响应所述反馈电路产生的第一控制信号的量，延迟接收的所述时钟信号；
所述多个数据用接收系统，各自具有锁存器，将接收的所述数据信号，同步并加以取样于所述延迟电路输出的延迟时钟信号。
CNB038106140A 2002-08-28 2003-08-27 数据接收发送系统 Expired - Fee Related CN100514945C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002248086 2002-08-28
JP248086/2002 2002-08-28

Publications (2)

Publication Number Publication Date
CN1653767A true CN1653767A (zh) 2005-08-10
CN100514945C CN100514945C (zh) 2009-07-15

Family

ID=31972502

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038106140A Expired - Fee Related CN100514945C (zh) 2002-08-28 2003-08-27 数据接收发送系统

Country Status (5)

Country Link
US (1) US7009426B2 (zh)
JP (1) JP4324106B2 (zh)
CN (1) CN100514945C (zh)
TW (1) TWI313401B (zh)
WO (1) WO2004021656A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101273394B (zh) * 2005-09-23 2010-09-08 安纳帕斯股份有限公司 利用时钟嵌入多电平信号的显示器、定时控制器以及列驱动器集成电路
CN102214429A (zh) * 2010-04-05 2011-10-12 硅工厂股份有限公司 使用具有嵌入式时钟信号的单一位准数据传输的显示器驱动系统
CN101540159B (zh) * 2008-03-20 2013-01-23 安纳帕斯股份有限公司 在空时段期间发送时钟信号的显示设备和方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737887B1 (ko) * 2003-05-20 2007-07-10 삼성전자주식회사 구동회로, 이를 갖는 평판표시장치 및 이의 구동방법
KR101192781B1 (ko) * 2005-09-30 2012-10-18 엘지디스플레이 주식회사 액정표시장치의 구동회로 및 이의 구동방법
US7783911B2 (en) * 2006-06-27 2010-08-24 International Business Machines Corporation Programmable bus driver launch delay/cycle delay to reduce elastic interface elasticity requirements
US7734944B2 (en) * 2006-06-27 2010-06-08 International Business Machines Corporation Mechanism for windaging of a double rate driver
US7752475B2 (en) * 2006-06-27 2010-07-06 International Business Machines Corporation Late data launch for a double data rate elastic interface
US7739538B2 (en) * 2006-06-27 2010-06-15 International Business Machines Corporation Double data rate chaining for synchronous DDR interfaces
US7882322B2 (en) * 2006-06-27 2011-02-01 International Business Machines Corporation Early directory access of a double data rate elastic interface
JP2008158226A (ja) * 2006-12-22 2008-07-10 Toshiba Corp 出力回路及び液晶表示装置
US10812138B2 (en) 2018-08-20 2020-10-20 Rambus Inc. Pseudo-differential signaling for modified single-ended interface

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2973695B2 (ja) * 1992-03-12 1999-11-08 船井電機株式会社 車載用ナビゲーションシステム
US5418478A (en) 1993-07-30 1995-05-23 Apple Computer, Inc. CMOS differential twisted-pair driver
JP3416045B2 (ja) 1997-12-26 2003-06-16 株式会社日立製作所 液晶表示装置
US6775328B1 (en) * 1999-08-11 2004-08-10 Rambus Inc. High-speed communication system with a feedback synchronization loop
JP2001251283A (ja) * 2000-03-06 2001-09-14 Hitachi Ltd インターフェース回路
JP2002094489A (ja) 2000-09-18 2002-03-29 Hitachi Ltd データ伝送回路
JP2002101076A (ja) 2000-09-21 2002-04-05 Canon Inc シリアル通信システム、シリアル通信装置、シリアル通信方法、および、シリアル通信制御プログラムを記録した媒体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101273394B (zh) * 2005-09-23 2010-09-08 安纳帕斯股份有限公司 利用时钟嵌入多电平信号的显示器、定时控制器以及列驱动器集成电路
CN101540159B (zh) * 2008-03-20 2013-01-23 安纳帕斯股份有限公司 在空时段期间发送时钟信号的显示设备和方法
CN102214429A (zh) * 2010-04-05 2011-10-12 硅工厂股份有限公司 使用具有嵌入式时钟信号的单一位准数据传输的显示器驱动系统
US8884934B2 (en) 2010-04-05 2014-11-11 Silicon Works Co., Ltd. Display driving system using single level data transmission with embedded clock signal

Also Published As

Publication number Publication date
US20050174145A1 (en) 2005-08-11
TWI313401B (en) 2009-08-11
JPWO2004021656A1 (ja) 2005-12-22
CN100514945C (zh) 2009-07-15
TW200411353A (en) 2004-07-01
US7009426B2 (en) 2006-03-07
JP4324106B2 (ja) 2009-09-02
WO2004021656A1 (ja) 2004-03-11

Similar Documents

Publication Publication Date Title
US7936329B2 (en) Active matrix type display device and driving method thereof
KR100236687B1 (ko) 액정표시장치, 액정표시장치의 구동방법 및 액정표시장치의 검사방법
CN100388334C (zh) 脉冲输出电路、移位寄存器和显示器件
CN101196631B (zh) 电容性负载驱动电路、驱动电容性负载的方法以及驱动液晶显示装置的方法
US7623109B2 (en) Display device
CN100514945C (zh) 数据接收发送系统
CN100377494C (zh) 电路
US20080246755A1 (en) Display, Column Driver Integrated Circuit, and Multi-Level Detector, and Multi-Level Detection Method
WO2015172542A1 (zh) 自适应电压源、移位寄存器及其单元和一种显示器
CN103632635B (zh) 功率管分组混合驱动电路
CN101504867A (zh) 电平移位电路及使用该电路的驱动器和显示装置
CN103474015A (zh) 输出放大器、数模转换器、数据驱动电路和显示装置
CN1741119A (zh) 移位电阻电路及其操作方法
CN1866348B (zh) 半导体集成电路以及液晶显示驱动用半导体集成电路
CN1552054A (zh) 数据处理电路、显示设备及便携式终端
CN1819009A (zh) 液晶显示栅极驱动电路及面板充电时间调整方法
CN104393874A (zh) 一种触控扫描电路、触控驱动电路及触摸显示屏
CN105680845A (zh) 一种电平转换电路、电平转换方法及相关装置
CN100342271C (zh) 显示装置
CN101540148B (zh) 用于液晶显示器的驱动装置及相关输出致能信号转换装置
CN106935181A (zh) 栅极驱动电路
WO2019061604A1 (zh) 扫描驱动电路及显示装置
CN1720661A (zh) 差分电路
CN1540616A (zh) 图像显示设备和图像显示面板
US8253715B2 (en) Source driver and liquid crystal display device having the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20120827