CN1820300A - 数据传送电路和平面显示设备 - Google Patents

数据传送电路和平面显示设备 Download PDF

Info

Publication number
CN1820300A
CN1820300A CNA2004800193583A CN200480019358A CN1820300A CN 1820300 A CN1820300 A CN 1820300A CN A2004800193583 A CNA2004800193583 A CN A2004800193583A CN 200480019358 A CN200480019358 A CN 200480019358A CN 1820300 A CN1820300 A CN 1820300A
Authority
CN
China
Prior art keywords
latch
data
latchs
result
transmit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800193583A
Other languages
English (en)
Other versions
CN100440300C (zh
Inventor
木田芳利
仲岛义晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display West Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1820300A publication Critical patent/CN1820300A/zh
Application granted granted Critical
Publication of CN100440300C publication Critical patent/CN100440300C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
    • H03K3/356156—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明是一种数据传送电路，其可应用于具有例如集成在绝缘衬底上的驱动电路的液晶显示装置，配置该驱动电路，以便仅仅将第一锁存部分(41)的锁存结果的反相输出或者仅仅其非反相输出作为数据传送到第二锁存部分(42)，并且至少在将数据传送到所述第二锁存部分(42)的期间之内，升高第一锁存部分(41)的电源电压。

Description

数据传送电路和平面显示设备
技术领域
本发明涉及一种数据传送电路和一种平面显示设备，它们可以应用于具有例如在绝缘衬底上集成的驱动电路的液晶显示装置。根据本发明，该数据传送电路被配置，以便仅仅将第一锁存部分的锁存结果的反相输出或者其非反相输出作为数据传送到第二锁存部分，并且至少在数据传送到第二锁存部分期间，升高第一锁存部分的电源电压，由此能够简化与在具有TFT等的结构中的数据传送有关的配置。
背景技术
近年来，在可应用于诸如PDA、便携式电话等之类的便携式终端的平面显示设备的液晶显示装置中，已经提供了这样的一种设置，其中液晶显示面板的驱动电路集成在玻璃衬底上，该玻璃衬底是组成液晶板的绝缘衬底。
图1是示出这种类型的液晶显示装置的框图。在该液晶显示装置1中，每个像素是由液晶晶元2、多晶硅TFT(薄膜晶体管)3(其作为该液晶晶元2的开关元件)和保持电容(未示出)形成，并且通过以矩阵排列每个像素来形成矩形形状的显示部分4。在该液晶显示装置1中，通过为如上所述在显示部分4中所形成的每个像素布置滤色镜，在水平方向上顺序地并循环地重复红色、绿色和蓝色的像素R、G和B，240组红色、绿色和蓝色的像素R、G和B作为一组，形成水平方向上的像素以便形成显示部分4。在该液晶显示单元1中，为了以光栅扫描的顺序同时并行地输入指示这些红色、绿色和蓝色的像素R、G和B的灰度的灰度数据R0-R5、G0-G5和B0-B5(该灰度数据各自具有6比特)，并且基于该灰度数据D1(R0-R5、G0-G5、B0-B5)通过驱动每个像素能够显示期望的图像。
在液晶显示装置1中，显示部分4的信号线SL和栅线(gateline)SG分别与水平驱动电路5和垂直驱动电路6连接。水平驱动电路5基于灰度数据D1输出对应每个信号线SL的像素的驱动信号，并且垂直驱动电路6，对应于通过该水平驱动电路5向信号线SL的驱动信号的输出，通过控制栅线SG在显示部分4中以线为单位选择像素。由此，在液晶显示装置1中，能够通过利用这些水平驱动电路5和垂直驱动电路6驱动显示部分4中的每个像素来显示期望的图像。
更特别地，如在日本专利申请公开号2000-242209中所描述的水平驱动电路5通过根据灰度数据选择多个基准电压V0-V63能够执行灰度数据D1的数字/模拟转换处理并且生成驱动信号。也就是说，在水平驱动电路5中，通过对应于水平方向上像素的布置而提供的采样锁存电路(SL)8、通过顺序并循环地采样灰度数据D1的对应比特R0-R5、G0-G5和B0-B5，通过以线为单位将所述灰度数据D1设置在一起，它们被输出到与其对应的基准电压选择器9。基准电压生成电路10生成并且输出对应于灰度数据D1的每个灰度的多个基准电压V0-V63。基于来自每个采样锁存电路8的输出数据，基准电压选择器9选择从该基准电压生成电路10中所输出的基准电压V0-V63，并且输出由相应灰度数据D1的模拟/数字转换处理所获得的驱动信号。缓冲电路11输出该驱动信号到对应的信号线SL。
图2是示出用于如上述组成的水平驱动电路5中采样锁存电路8的一个比特部分的配置的连接图。在采样锁存电路8中，在对应于相应像素的水平方向上的位置的时刻在第一锁存部分21锁存保持灰度数据D1之后，第一锁存部分21的锁存结果在垂直消隐期间所设定的预定时刻被传送并被输出到第二锁存部分22，由此以线为单位将灰度数据设置在一起并且将该灰度数据输出到基准电压选择器9。在此，关于例如在构成这种类型的采样锁存电路8等的低温多晶硅TFT等的绝缘衬底上形成的有源元件，在它们的特性上存在很大偏差。因此，在采样锁存电路8中，设定利用输出锁存结果的反相输出以及其非反相输出即所谓的双相输出，将锁存结果输出到第二锁存部分22，可以确保在第一锁存部分21和第二锁存部分22之间平稳和可靠地数据传送锁存结果。
也就是说，在该采样锁存电路8的第一锁存部分21中，由栅极和漏极分别共同连接的N沟道MOS(下文称为NMOS)晶体管和P沟道MOS(下文称为PMOS)晶体管组成的CMOS反相器，和，同样由栅极和漏极分别共同连接的NMOS晶体管Q3和PMOS晶体管Q4组成的CMOS反相器被并联设置在电源电压VCC的正侧电源线和电源电压VSS的负侧电源线之间。在第一锁存部分21中，通过晶体管Q1和Q2的反相器输出被输入到由晶体管Q3和Q4组成的反相器。另外，经由以采样脉冲sp的反相信号xsp工作的PMOS晶体管Q5，通过晶体管Q3和Q4的反相器输出被输入到由晶体管Q1和Q2组成的反相器；另外，经由以采样脉冲sp工作的PMOS晶体管Q6，灰度数据D1被输入到由晶体管Q1和Q2组成的反相器。
由此，在采样锁存电路8中，由晶体管Q1-Q6形成具有比较器配置的CMOS锁存元件，其中，如图3(A)-3(D)所示，使灰度数据D1由采样脉冲sp锁存，并且根据在水平方向上相应像素的位置来设置该锁存的定时。
在采样锁存电路8中，该第一锁存部分21的锁存结果的反相输出和其非反相输出分别经由传送开关24、25被输入到第二锁存部分22。在此，该传送开关24、25在例如水平消隐期间的上升时间的时刻切换为导通状态(图9(E))。
在第二锁存部分22中，锁存元件是用由NMOS晶体管Q7和PMOS晶体管Q8组成的CMOS反相器和由NMOS晶体管Q9和PMOS晶体管Q10组成的CMOS反相器形成的。经由传送开关24、25输入的锁存结果的反相输出和非反相输出被分别输入到由晶体管Q7和晶体管Q8组成的CMOS反相器和由晶体管Q9和晶体管Q10组成的CMOS反相器。由此，采样锁存电路8被配置，以在水平消隐期间的上升时间上执行第一锁存部分21的锁存结果的数据传送，用于锁存在第二锁存部分22中(图3(F))，并且经由反相器26输出该锁存结果。例如，在第二锁存部分22中，通过适当地设定正电源和负电源使电平移动至到锁存输出，以适合在随后的基准电压选择器9中的处理。
然而，在如上所述使用双相来传送锁存结果等的数据的情况下，存在的一个问题是相比于使用单相的数据传送，它的配置变得比较复杂。如果与这种数据传送相关的结构能够被简化，则据此可以简化整体配置，并且可以在这种类型的显示装置中实现所谓的窄边框(Narrow Bezel)。另外，可以减少功率损耗。
发明内容
本发明是考虑到上述问题而构思的，本发明旨在提出一种数据传送电路和平面显示装置，其中可以简化TFT等的配置中的数据传送有关的结构。
为了解决上述问题，本发明应用于一种数据传送电路，其中第一锁存部分锁存输入数据，并且将该第一锁存部分的锁存结果的数据传送到第二锁存部分，用于锁存在所述第二锁存部分中，其中仅仅允许第一锁存部分的锁存结果的反相输出或仅仅允许锁存结果的非反相输出作为数据被传送到第二锁存部分，并且其中至少在将来自第一锁存部分的锁存结果的数据传送到第二锁存部分的期间之内，导致第一锁存部分的电源电压升高。
根据本发明的配置，如果仅仅第一锁存部分的锁存结果的反相输出或仅仅锁存结果的非反相输出作为数据被传送到第二锁存部分，则相比于采用反相输出和非反相结果两者传送锁存结果的数据的情况，可以相应地简化其配置。另外，如果至少在将来自第一锁存部分的锁存结果的数据传送到第二锁存部分的期间之内能够升高第一锁存部分的电源电压，则可能扩大数据传送的容限，并且由此能够补偿由于仅仅使用锁存结果的反相输出或仅仅使用锁存结果的非反相输出作为数据将锁存结果传送到第二锁存部分而导致的容限减少，从而以该扩大容限的优点可以确保锁存结果的平稳和可靠的数据传送。
另外，本发明应用于平面显示装置，其包括：用于顺序地并循环地采样灰度数据并且将该灰度数据分配给相应列的多个锁存电路；以及用于根据锁存电路的锁存结果设定向该相应列的输出信号电平的数字/模拟转换电路，其中配置每个锁存电路，以仅仅将第一锁存部分的锁存结果的反相输出或仅仅将第一锁存部分的锁存结果的非反相输出作为数据传送到第二锁存部分，并且至少在将第一锁存部分的锁存结果的数据传送到第二锁存部分的期间之内升高第一锁存部分的电源电压。
由此，根据本发明的配置，在平面显示装置的锁存电路中，利用简化的配置能够平稳且可靠地执行锁存结果的数据传送。
附图说明
图1是示出液晶显示装置的配置的框图；
图2是示出应用于现有液晶显示装置的采样锁存电路的连接图；
图3是用于描述图2中所示的采样锁存电路的操作的时间图；
图4是示出根据本发明实施方式的采样锁存电路的连接图；
图5是用于描述图4中所示的采样锁存电路的操作的时间图。
具体实施方式
下面，将参考附图详细地描述本发明的一个优选实施方式。
(1)第一实施方式
与图2所示的连接图相比，图4是示出应用于根据本发明实施方式的液晶显示装置的采样锁存电路的一个比特部分的配置的连接图。因为除了该采样锁存电路38的配置不同之外，根据本发明实施方式的该液晶显示装置被配置得与参考图1、2所描述的液晶显示装置1相同，所以将省略重复描述。
在该采样锁存电路38中，在对应于水平方向上像素的配置的时刻通过第一锁存部分41锁存灰度数据D1之后，通过该第一锁存部分41的锁存结果在水平消隐期间的预定时刻被传送到第二锁存部分42，以便锁存在其中并且输出到其后续的基准电压选择器9。该采样锁存电路38通过使用单相执行将来自第一锁存部分41的锁存结果数据传送到第二锁存部分42，并且通过升高电源电压来保证由于单相数据传送而变得不足的容限。
也就是说，在该采样锁存电路38中，第一锁存部分41，在正侧电源VH和负侧电源VSS之间并行设置有由NMOS晶体管Q11和PMOS晶体管Q12组成的CMOS反相器以及由NMOS晶体管Q13和PMOS晶体管Q14组成的CMOS反相器。在第一锁存部分41中，来自由晶体管Q11和Q12构成的反相器输出被输入由晶体管Q13和Q14组成的反相器，并且经由以采样脉冲sp执行截止动作的开关电路44，来自由晶体管Q11和Q12构成的反相器输入被输入到由晶体管Q13和Q14组成的反相器，进而还经由以采样脉冲sp执行导通动作的PMOS晶体管Q15，灰度数据D1被输入到由晶体管Q11和Q12组成的反相器。
由此，在采样锁存电路38中，由晶体管Q11至Q15形成CMOS锁存元件，并且如图5(A)-(C)所示，该CMOS锁存元件被配置为在通过采样脉冲sp将开关电路44设定为截止状态取得灰度数据D1之后，将开关电路44设定为导通状态，以保持取得的灰度数据D1，并且根据在水平方向上相应像素的位置设定与该锁存相关的定时。
另外，在第一锁存部分41中，通过经由开关电路47选择电源，在设定为2.9V的电源VDD1的状态中执行与该锁存相关的处理，该2.9V的电源VDD1等于与前置级电路相关的电源。另外，紧接在将锁存结果数据传送到第二锁存部分42之前，选择高于在锁存时刻的电压的为5.8V的电源VDD2，然后一旦完成数据传送，选择原来的电源VDD1。由此，在该采样锁存电路38中，至少在将来自第一锁存部分41的锁存结果数据传送到第二锁存部分42的期间之内，设定为升高电源电压，以保证由于使用单相来数据传送锁存结果而导致下降的容限。
由此，第一锁存部分41被配置为在水平消隐期间的预定时刻，以通过扩大其振幅而将锁存结果经由传送开关45传送到第二锁存部分42。在这个实施方式中，反相输出被施加到提供给该数据传送的锁存结果(图5(C)-(E))。
第二锁存部分42在正侧电源VDD2和负侧电源VL之间并联设置有由NMOS晶体管Q16和PMOS晶体管Q17组成的CMOS反相器和由NMOS晶体管Q18和PMOS晶体管Q19组成的CMOS反相器，由此在比较器电路结构中由这些CMOS反相器形成锁存元件，于是，将来自传送开关45的输出提供给该锁存元件。因此，第二锁存部分42被配置为，以锁存来自第一锁存部分41的锁存结果，然后经由反相器46输出该锁存结果。
另外，第二锁存部分42能够对要输出的锁存进行电平移动并输出，以便通过调整负侧电源VL适合于在基准电压选择器9中进行处理。
(2)实施方式的实施
根据上述的配置，在液晶显示装置中(图1)，由指示用于显示的每个像素的灰度的一系列数据组成的灰度数据D1被输入到水平驱动电路5，其中该灰度数据D1顺序地由采样锁存电路38采样，并且以线为单位被排列，然后通过随后的基准电压选择器9选择相应于每个灰度数据的基准电压V0-V63。在液晶显示装置1中，通过选择该基准电压V0-V63来生成用于驱动每个像素的驱动信号，经由信号线SL将该驱动信号提供给显示单元4，并且将该驱动信号施加到由垂直驱动电路6所选择的像素。由此，在液晶显示装置1中，根据相应的灰度数据D1通过驱动显示单元4中的每个像素来显示期望的图像。
在如上所述驱动显示部分4的水平驱动电路5中，在如上所述顺序并循环地对灰度数据D1进行采样的采样锁存电路38中(图4)，在灰度数据D1的每个比特在与其对应的时刻被第一锁存部分41锁存之后，在水平消隐期间的预定时刻，经由每个采样锁存电路38每个比特同时并行地被传送到第二锁存部分42，被锁存在该第二锁存部分中，并且该锁存结果被输出到基准电压选择器9。由此，在液晶显示装置1中，灰度数据D1以线为单位被排列，并且通过基准电压选择器9接受数字/模拟转换处理。
在采样锁存电路38中，通过使用如上所述的锁存结果的反相输出执行从第一锁存部分41到第二锁存部分42的数据传送，因此使用单相执行锁存结果的数据传送，相比于使用双相进行数据传送的情况，能够简化该配置。特别地，在与这种数据传送相关的传送开关中，关于反相器的结构，最少也需要两个晶体管。相反地，在如上所述使用单相进行数据传送的情况下，特别在这个实施方式中，可以省略用于如240对×3(红、绿、蓝)×6比特这么多部分的传送开关，由此与使用双相的数据传送的情况相比能够省略如4320×2这么多个晶体管。由此，根据该液晶显示装置，能够通过简化配置减少功率损耗，并进一步实现所谓的窄边框。
另外，在第一锁存部分41中，在进行这种数据传送的期间之内，该第一锁存部分41的电源电压被导致升高，由此保证在使用单相传送锁存结果的数据期间下降的容限。由此，在液晶显示装置中，锁存结果的数据被配置为通过使用单相来传送，能够平稳并可靠地将锁存结果传送到第二锁存部分42。
(3)实施方式的优点
根据上述的配置，通过设置仅仅将第一锁存部分中锁存结果的反相输出作为数据传送到第二锁存部分，并且至少在数据传送到第二锁存部分的期间之内，升高第一锁存部分的电源电压，在使用TFT的配置中，可以简化与数据传送有关的结构。
(4)其它实施方式
例如，在上述的实施方式中，已经描述了仅仅将来自第一锁存部分的锁存结果的反相输出作为数据传送到第二锁存部分的情况，然而，本发明不局限于此，本发明可以广泛地应用于仅仅将锁存结果的非反相输出作为数据传送到第二锁存部分的情况。
另外，在上述实施方式的描述中，已经描述了本发明应用于包括形成于玻璃衬底的显示部分等等的TFT液晶的情况，然而本发明不局限于此，并且可以广泛地应用于例如CGS(Continuous GrainSilicon，连续粒状结晶硅)液晶等的各种类型的液晶显示装置，并且还应用于例如EL(电致发光)显示装置等的各种平面显示装置。
另外，在上述实施方式的描述中，已经描述了本发明应用于液晶显示装置的情况，其中由在绝缘衬底所形成的低温多晶硅TFT组成的有源元件构建第一和第二锁存部分，然而，本发明不局限于此，并且本发明可以广泛地应用于执行数据传送的任何数据传送电路，其中利用在绝缘衬底上所形成的各种有源元件形成第一和第二锁存部分。
如上文所述，根据本发明，通过配置为仅仅第一锁存部分的锁存结果的反相输出或仅仅其非反相输出的数据能够被传送到第二锁存部分，并且至少在数据传送到第二锁存部分的期间之内，升高第一锁存部分的电源电压，在具有TFT等的配置中能够简化与数据传送有关的结构。
本发明涉及数据传送电路和平面显示装置，并且该发明应用于液晶显示装置，其中驱动电路例如集成在绝缘衬底上。
引用数字说明
1：液晶显示单元，2：液晶晶元，3：Q1～Q19晶体管，
4：显示部分，5：水平驱动电路，6：垂直驱动电路
8，38：采样锁存电路，9：基准电压选择器，10：基准电压生成电路
11：缓冲电路，21，41：第一锁存部分，22，42：第二锁存部分
24，25，45：传送开关，26，46：反相器，44，47：开关电路

Claims (4)

1.一种数据传送电路，用于在第一锁存部分中锁存输入数据，对所述第一锁存部分的锁存结果向第二锁存部分进行数据传送，并且锁存在该第二锁存部分，所述数据传送电路的特征在于，
仅仅对所述第一锁存部分的锁存结果的反相输出或仅仅对所述锁存结果的非反相输出向所述第二锁存部分进行数据传送，并且
至少在对所述第一锁存部分的锁存结果向所述第二锁存部分进行数据传送的期间之内，使所述第一锁存部分的电源电压升高。
2.如权利要求1所述的数据传送电路，其特征在于，
通过单相的方式传送所述第一锁存部分的锁存结果。
3.一种平面显示装置，其顺序地输入表示每个像素亮度的灰度数据，以及在预定显示部分中显示基于所述灰度数据的图像，所述平面显示装置的特征在于，
具有：
多个锁存电路，用于顺序并循环地采样所述灰度数据，并且将所述灰度数据分配给相应线；以及
数字/模拟转换电路，用于根据所述锁存电路的锁存结果设定到所述相应线的输出信号电平，
所述各锁存电路
在与之相应的各个时刻在第一锁存部分中锁存所述灰度数据，与所述多个锁存电路同时并行地对所述第一锁存部分的锁存结果向第二锁存部分进行数据传送，以将该结果输出到所述数字/模拟转换电路，
仅仅对所述第一锁存部分的锁存结果的反相输出或仅仅对所述第一锁存部分的锁存结果的非反相输出向所述第二锁存部分进行数据传送，并且
至少在对所述第一锁存部分的锁存结果向所述第二锁存部分进行数据传送的期间之内，升高所述第一锁存部分的电源电压。
4.如权利要求3所述的平面显示装置，其特征在于，
通过单相的方式传送所述第一锁存部分的锁存结果。
CNB2004800193583A 2003-07-07 2004-07-06 数据传送电路和平面显示设备 Expired - Fee Related CN100440300C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP192626/2003 2003-07-07
JP2003192626A JP4147480B2 (ja) 2003-07-07 2003-07-07 データ転送回路及びフラットディスプレイ装置

Publications (2)

Publication Number Publication Date
CN1820300A true CN1820300A (zh) 2006-08-16
CN100440300C CN100440300C (zh) 2008-12-03

Family

ID=33562413

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800193583A Expired - Fee Related CN100440300C (zh) 2003-07-07 2004-07-06 数据传送电路和平面显示设备

Country Status (7)

Country Link
US (1) US8817055B2 (zh)
EP (1) EP1643482B1 (zh)
JP (1) JP4147480B2 (zh)
KR (1) KR101080197B1 (zh)
CN (1) CN100440300C (zh)
TW (1) TWI284755B (zh)
WO (1) WO2005004102A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799089A (zh) * 2017-12-13 2018-03-13 京东方科技集团股份有限公司 像素电路和显示装置
CN110930930A (zh) * 2019-12-26 2020-03-27 信利(仁寿)高端显示科技有限公司 一种低功耗的像素锁存电路和显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1717783B1 (en) 2005-04-28 2015-06-03 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit, driving method of the data latch circuit, and display device
JP2007112734A (ja) * 2005-10-19 2007-05-10 Chugai Pharmaceut Co Ltd 抗ｃｄｃｐ１抗体を含有する癌細胞増殖抑制剤
JP2008033241A (ja) * 2006-07-04 2008-02-14 Seiko Epson Corp 電気泳動装置、電気泳動装置の駆動方法、電子機器
CN103646635B (zh) * 2011-06-10 2016-04-06 晨星软件研发(深圳)有限公司 电平移位器与升压驱动电路
KR101333519B1 (ko) * 2012-04-30 2013-11-27 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS581884A (ja) 1981-06-29 1983-01-07 Fujitsu Ltd スタティックｒａｍの電源供給方式
JPS6038920A (ja) * 1983-08-11 1985-02-28 Mitsubishi Electric Corp ラツチ回路
JPS62265812A (ja) * 1986-05-13 1987-11-18 Mitsubishi Electric Corp ラツチ回路
JPH0275219A (ja) * 1988-09-09 1990-03-14 Fujitsu Ltd ラッチ回路
JP2767858B2 (ja) * 1989-02-09 1998-06-18 ソニー株式会社 液晶ディスプレイ装置
US5239510A (en) 1991-11-25 1993-08-24 At&T Bell Laboratories Multiple voltage supplies for field programmable gate arrays and the like
JPH11184440A (ja) * 1997-12-25 1999-07-09 Sony Corp 液晶表示装置の駆動回路
TW461180B (en) * 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
JP4576648B2 (ja) 1998-12-21 2010-11-10 ソニー株式会社 液晶表示装置
JP4389284B2 (ja) * 1999-02-01 2009-12-24 ソニー株式会社 ラッチ回路およびこれを搭載した液晶表示装置
JP4576652B2 (ja) * 1999-02-18 2010-11-10 ソニー株式会社 液晶表示装置
TW554323B (en) * 2000-05-29 2003-09-21 Toshiba Corp Liquid crystal display device and data latching circuit
JP2001356741A (ja) * 2000-06-14 2001-12-26 Sanyo Electric Co Ltd レベルシフタ及びそれを用いたアクティブマトリクス型表示装置
US6351173B1 (en) * 2000-08-25 2002-02-26 Texas Instruments Incorporated Circuit and method for an integrated level shifting latch
TW526465B (en) * 2001-04-27 2003-04-01 Toshiba Corp Display apparatus, digital/analog converting circuit and digital/analog converting method
JP2003084733A (ja) * 2001-07-04 2003-03-19 Sharp Corp 表示装置および携帯機器
SG119161A1 (en) * 2001-07-16 2006-02-28 Semiconductor Energy Lab Light emitting device
JP3758545B2 (ja) * 2001-10-03 2006-03-22 日本電気株式会社 サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置
JP4480944B2 (ja) * 2002-03-25 2010-06-16 シャープ株式会社 シフトレジスタおよびそれを用いる表示装置
JP4679812B2 (ja) * 2002-11-07 2011-05-11 シャープ株式会社 走査方向制御回路および表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799089A (zh) * 2017-12-13 2018-03-13 京东方科技集团股份有限公司 像素电路和显示装置
US10923057B2 (en) 2017-12-13 2021-02-16 Boe Technology Group Co., Ltd. Pixel circuit and display device
CN110930930A (zh) * 2019-12-26 2020-03-27 信利(仁寿)高端显示科技有限公司 一种低功耗的像素锁存电路和显示装置

Also Published As

Publication number Publication date
TW200515044A (en) 2005-05-01
CN100440300C (zh) 2008-12-03
WO2005004102A1 (ja) 2005-01-13
EP1643482B1 (en) 2013-03-13
EP1643482A1 (en) 2006-04-05
KR101080197B1 (ko) 2011-11-07
KR20060029634A (ko) 2006-04-06
US8817055B2 (en) 2014-08-26
JP4147480B2 (ja) 2008-09-10
EP1643482A4 (en) 2008-12-17
TWI284755B (en) 2007-08-01
US20070109282A1 (en) 2007-05-17
JP2005031112A (ja) 2005-02-03

Similar Documents

Publication Publication Date Title
CN101192382B (zh) 液晶显示器
CN1286079C (zh) 小型模式应用的平板显示器
US8072404B2 (en) Liquid crystal display device
US20050184979A1 (en) Liquid crystal display device
US7609254B2 (en) Signal driving system for a display
CN1365093A (zh) 显示装置
US20080238895A1 (en) Driving Device of Display Device and Related Method
CN1889165A (zh) 液晶显示器件及其驱动方法
CN1437175A (zh) 显示装置及其驱动电路和驱动方法
CN1892786A (zh) 玻璃上布线型液晶显示器
US9466235B2 (en) TFT array substrate, display panel and display device
CN1741119A (zh) 移位电阻电路及其操作方法
CN1991966A (zh) 用于液晶显示器的驱动器
US7573456B2 (en) Semiconductor integrated circuit device and liquid crystal display driving semiconductor integrated circuit device
CN1819009A (zh) 液晶显示栅极驱动电路及面板充电时间调整方法
CN105321491B (zh) 栅极驱动电路和使用栅极驱动电路的液晶显示器
CN1820300A (zh) 数据传送电路和平面显示设备
CN1920926A (zh) 液晶显示器的源极驱动电路与驱动方法
CN1821855A (zh) 场顺序液晶显示器
CN1742316A (zh) 锁存器、锁存器驱动方法和平板显示装置
CN1825491A (zh) 动态移位暂存电路
CN1788302A (zh) 有源矩阵型显示设备和数模转换器
CN1209874C (zh) 低电压差动信号传送装置
EP1640963A1 (en) Flat display unit
CN1518232A (zh) 电路，显示设备以及电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JAPAN DISPLAY WEST INC.

Free format text: FORMER OWNER: SONY CORPORATION

Effective date: 20121205

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121205

Address after: Aichi

Patentee after: Japan display West Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Sony Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203

Termination date: 20200706