CN1742316A - 锁存器、锁存器驱动方法和平板显示装置 - Google Patents

Abstract

本发明应用到例如液晶显示装置的水平驱动电路中，和利用该水平驱动电路的液晶显示装置中。在CMOS锁存单元12从电源(VDD2和VSS2)断开时，CMOS锁存单元(12)的输入端连接到前一级的电路(51)上，从而在该单元上设置对应的数据。然后，CMOS锁存单元(12)的输入端从前一级的电路(51)断开。而且，CMOS锁存单元(12)的电源(VDD2，VSS2)升高，从而使置于CMOS锁存单元(12)上的数据电平移动。

Description

锁存器、锁存器驱动方法和平板显示装置

技术领域

本发明涉及锁存器、锁存方法和平板显示装置。例如，本发明可以应用到液晶显示装置的水平驱动电路，和利用该水平驱动电路的液晶显示装置中。在发明的配置中，CMOS锁存单元从它们的电源断开，每一个CMOS锁存单元的输入端连接到上游电路上，以放置对应的数据。然后，当CMOS锁存单元的电源被激活时，所述CMOS锁存单元的输入端与上游电路断开，从而使CMOS锁存单元上放置的数据电平移动。和以前的方案相比，本方案使功率消耗水平较低，并且使该配置中的装置结构较简单。

背景技术

作为用在便携式终端装置如PDA和移动电话中的一种平板显示装置，近年来的液晶显示装置具有和玻璃基板集成的LCD面板驱动电路，该玻璃基板用作构成LCD面板的一部分的绝缘基板。

上述类型的液晶显示装置采用的是在如日本公开未审查的专利申请2000-242209中公开的方法，该方法通过选择与视频数据一致的多个参考电压，将所述视频数据从数字格式转化为模拟格式，产生驱动信号。

图1是利用上述方法进行动作的数模转换器的接线图。数模转换器1包括与包含的灰度数量对应的多个串联电路，每一个串联电路由开关电路构成，根据构成视频数据D1的位b0到b4的逻辑值，所述开关电路导通和截止。在这些串联电路的一端，提供参考电压V0-V31，串联电路的另一端连接到液晶显示面板的列线SIGOUT上。图1中示出的是产生的视频数据D1为5位的配置，其中每一个开关电路都由导电的MOS(金属氧化物半导体)晶体管构成，并且其中适当地设置N和P沟道，以根据视频数据D1的值选择对应的参考电压。从而，数模转换器1被设置为根据视频数据D1选择并输出参考电压V0-V31。

利用上述结构的数模转换器1，这种类型的液晶显示装置使视频数据D1的位b0-b4电平移动，以输入到转换器1中。设计该电平移动排列，以可靠地使组成数模转换器中的开关电路的导电MOS晶体管导通和截止。

图2是对输入到数模转换器1中的视频数据D1的一位进行控制的处理块的接线图。这种类型的液晶显示装置具有和构成视频数据D1的位数一样多的单比特处理块。单比特处理块和图1的数模转换器1结合，形成建立单个液晶单元的灰度的结构。提供多个上述结构，以访问以水平连续方式设置的液晶单元，从而形成水平驱动电路。

单比特处理块由采样锁存器3和第二锁存器4构成。采样锁存器3以合适的定时方式以光栅扫描顺序对视频数据“DATA”输入进行采样。第二锁存器4用于在使来自采样锁存器3的锁存结果电平移动之前，以水平扫描间隔锁存该结果。

采样锁存器3具有在电源VDD1和地之间并联连接的CMOS反相器5和6。CMOS反相器5由N沟道MOS(称为NMOS)晶体管Q1和P沟道MOS(称为PMOS)晶体管Q2构成，它们的栅极和漏极连接在一起。同样，CMOS反相器6由NMOS晶体管Q3和PMOS晶体管Q4构成，它们的栅极和漏极连接在一起。在采样锁存器3中，CMOS反相器5的输出被输入到CMOS反相器6。CMOS反相器6的输出通过NMOS晶体管Q5输入到CMOS反相器5中，其中，由采样脉冲″sp.″的反相信号使NMOS晶体管Q5导通和截止。采样锁存器3中的这一配置构成比较器结构的CMOS锁存单元7。在采样锁存器3中，通过NMOS晶体管Q6将单比特视频数据″DATA″输入到CMOS反相器5中，由采样脉冲″sp.″使NMOS晶体管Q6导通和截止。数据″DATA″根据逻辑值使其信号电平在大约0和3V之间变化。

在采样锁存器3中，来自比较器结构的CMOS锁存单元7的锁存结果被输入到由NMOS晶体管Q7和PMOS晶体管Q8构成的CMOS反相器8中。该结果从CMOS反相器8发送到第二锁存器4中。通过由NMOS晶体管Q9和PMOS晶体管Q10形成的CMOS反相器9，CMOS反相器8的反相输出被输出到第二锁存器4中。从而，如图3A-3F所示，采样锁存器3锁存与采样脉冲″sp″(图3B)一致的数据″DATA″(图3A)，并输出锁存结果1Lout(图3C)。

在第二锁存器4中，CMOS反相器10和11构成比较器结构的CMOS锁存单元12。CMOS反相器10由NMOS晶体管Q11和PMOS晶体管Q12构成，CMOS反相器11由NMOS晶体管Q13和PMOS晶体管Q14构成。来自采样锁存器3的锁存结果1Lout和锁存结果1Lout的反相输出通过由锁存脉冲″oe1″触发的NMOS晶体管Q15和Q16输入到CMOS锁存单元12中。

在第二锁存器4中，CMOS锁存单元12通过NMOS晶体管Q17和Q19与地VSS1和负电源VSS2连接，所述NMOS晶体管Q17和Q19由脉冲″oe2″的反相信号“xoe2”互补地导通和截止。同样，CMOS锁存单元12通过PMOS晶体管Q20和Q22与电源VDD2和VDD1连接。通过由NMOS晶体管Q23和PMOS晶体管Q24构成的CMOS反相器13，第二锁存器4将CMOS锁存单元12的输出馈送给数模转换器1的对应位。在第二锁存器4中，提供脉冲″oe2″(图3E)，以将CMOS锁存单元12设置(在时刻t1)为由采样锁存器3使用的相同的电源VDD1。此后，根据锁存脉冲″oe1″(图3D)，由CMOS锁存单元12锁存(在时刻t2)来自采样锁存器3的锁存结果。根据由CMOS锁存单元12锁存的锁存结果，在锁存脉冲″oe1″的后沿，采样锁存器3被断开(在时刻t3)。然后，CMOS锁存单元12的电源电压在脉冲″oe2″的后沿切换(在时刻t4)，从而使锁存结果电平移动用于输出(图3F)。

在参考图2的上述第二锁存器4中，不能完全阻止应该互补地动作以切换CMOS锁存单元12的电源的晶体管Q20和Q22同时导通。两个晶体管的瞬间同向触发引起大量的瞬间功率消耗。更具体地说，从电源VDD2到电源VDD1或者从电源VSS1到电源VSS2能够产生流过电流。

如果阻止上述瞬间的流动电流，将降低上述类型的平板显示装置的功率消耗，并有助于提高其使用的方便性。

如果使第二锁存器4的结构更加简单，将为上述类型的显示装置提供比以前更窄的显示器框架。

发明内容

鉴于上述情况，作出本发明，并提供和以前相比，需要较少的功率消耗同时利用更简化的装置结构的锁存器、锁存器驱动方法和平板显示装置。

根据本发明的一个实施例，提供一种锁存器，用于采样并锁存连续的视频数据，或者锁存来自上游采样锁存器的锁存结果，该锁存器包括：CMOS锁存单元；用于将CMOS锁存单元连接到电源的电源开关；设置在CMOS锁存单元的输入端的输入开关；其中，电源开关和输入开关以这样一种方式互补地接通和切断，该方式使得随着CMOS锁存单元从电源断开，待锁存的数据被置于CMOS锁存单元中，并且随着CMOS锁存单元的输入端从上游采样锁存器断开，接通电源至CMOS锁存单元，以使置于CMOS锁存单元中的数据电平移动。

采用上述锁存器时，电源开关和输入开关互补地导通和切断，从而对于从电源断开CMOS锁存单元，待锁存的目标数据被置于CMOS锁存器中。此后，对于CMOS锁存器的输入从上游电路断开，接通电源至CMOS锁存单元，从而使置于CMOS锁存单元中的数据电平移动。适当地控制锁存单元与电源的连接和断开，从而有效地防止在电源切换时可能产生的流过电流。通过对流过电流的抑制，相应地降低了功率消耗。当简化了电源控制的过程时，整个装置结构被简化。

根据本发明的另一个实施例，提供一种驱动锁存器的锁存器驱动方法，该锁存器包括CMOS锁存单元，用于采样并锁存连续的视频数据，或者锁存来自上游采样锁存器的锁存结果，该锁存器驱动方法包括步骤：随着CMOS锁存单元从电源断开，将CMOS锁存单元的输入端连接到上游电路，从而在CMOS锁存单元上放置对应的数据；随着CMOS锁存单元的输入端从上游电路断开，使电源与CMOS锁存单元接通，从而电平移动置于CMOS锁存单元上的数据。

通过利用比以前简单的装置结构，如上所述的发明的锁存器驱动方法用于将功率消耗维持在较低值。

根据本发明的又一实施例，提供一种平板显示装置，包括具有以矩阵设置的象素的显示单元，和用于驱动显示单元的象素的驱动电路，在基板上集成该显示单元和驱动电路；其中驱动电路包括用于为显示单元的象素设定灰度的水平驱动电路，该水平驱动电路包括：采样锁存器，用于连续地锁存连续的视频数据；第二锁存器，用于逐线地锁存来自采样锁存器的锁存结果；和数模转换器，将第二锁存器的输出从数字形式转换为模拟形式，以输出到显示单元中；其中采样锁存器或者第二锁存器以这样一种方式动作，该方式使得随着CMOS锁存单元从电源断开，CMOS锁存单元的输入端被连接到上游电路上，从而在CMOS锁存单元上放置对应的数据，并且，随着CMOS锁存单元的输入端从上游电路断开，接通电源至CMOS锁存单元，从而使置于CMOS锁存单元上的数据电平移动。

如上所述，根据本发明实施的平板显示装置和以前相比消耗较少的能量，同时以更简单的结构运行。

附图说明

图1是基于选择参考电压的技术运行的数模转换器的接线图。

图2是常规地工作的采样锁存器和第二锁存器的接线图。

图3A-3F是显示图2中的采样锁存器和第二锁存器工作时的典型时序的时序图。

图4是便携式终端装置的方块图，该便携式终端装置作为本发明第一实施例，并且具有包括采样锁存器和第二锁存器的液晶显示装置。

图5是图4所示水平驱动电路的方块图。

图6是图4中包含的采样锁存器和第二锁存器的接线图。

图7A-7E是显示图6中的采样锁存器和第二锁存器工作时的典型定时的时序图。

图8是作为本发明第二实施例的采样锁存器和第二锁存器的接线图；和

图9A-7E是显示图8中的采样锁存器和第二锁存器工作时的典型定时的时序图。

具体实施方式

现在参考附图对本发明的优选实施例进行说明。

(1)第一实施例

图4是作为本发明第一实施例的便携式终端装置尤其是图像显示单元的方块图。便携式终端装置的例子是移动电话或者PDA。显示期望图像的图像显示单元31具有图像处理电路32，该图像处理电路32包含容纳视频数据D1的视频存储器。视频数据D1被连续地输出到液晶显示装置33中。输出视频数据D1的同时，图像处理电路32输出主时钟信号MCK，垂直同步信号VSYNC和水平同步信号HSYNC。

发明的便携式终端装置将视频数据D1、以及主时钟信号MCK、垂直同步信号VSYNC和水平同步信号HSYNC输入到内部的液晶显示装置33中，该液晶显示装置33随后对图像进行显示。液晶显示装置33是平板显示装置，其由具有以矩阵设置的象素的显示单元34和用于驱动显示单元34的象素的驱动电路35构成，显示单元34和驱动电路35集成布置在玻璃基板上。根据本实施例，显示单元34的象素由液晶单元、用于切换该单元的多晶硅TFT和辅助电容器构成。

驱动电路35通过接口(IF)36将主时钟信号MCK，垂直同步信号VSYNC和水平同步信号HSYNC输入到定时发生器(TG)37中。接下来，定时发生器37产生作为工作基准的各种定时信号。根据来自定时发生器37的相关的定时信号进行动作，DC-DC转换器(DDC)41从提供给液晶显示装置33的电源VDD产生电源VDD2、VVSS2和HVSS2。该产生的电源用于触发各种元件。

同样根据来自定时发生器37的相关的定时信号进行动作，垂直驱动电路38输出选择信号，用于对显示单元34的线进行选择。参考电压发生电路39产生水平驱动电路40执行处理时所需的参考电压。水平驱动电路40为显示单元34的那些象素设置灰度，该灰度与从视频数据D1获得的灰度数据对应。

在第一实施例中，如图5所示，水平驱动电路40由采样锁存器51、第二锁存器52和数模转换器(DAC)53组成。数模转换器53具有和参考图1讨论的数模转换器1相同的结构。

如图6所示，采样锁存器51具有和上面参考图2描述的采样锁存器3相同的结构。同时，除分别设置在电源处和接地处的晶体管Q22和Q17被取消，以及利用用于控制第二锁存器52的输入的输出允许信号“oe”对晶体管Q19和Q20进行共同控制之外，第二锁存器52具有和上面参考图2描述的常用第二锁存器4基本相同的结构。

如图7A-7E所示，采样锁存器51锁存与幅度0-6V的采样脉冲“sp”(图7B)一致的幅度0-3V的数据“DATA”(图7A)，并且输出幅度0-3V的锁存结果1Lout(图7C)。以与常用配置相同的方式发生锁存动作。

在第二锁存器52中，幅度-3到6V的输出允许脉冲“oe”(图7D)在时刻t1上升。这使得来自采样锁存器51的锁存结果1Lout(图7C)被传送到构成CMOS反相器10和11的晶体管Q11-Q14的栅极(图7E)。随后当输出允许脉冲“oe”在时刻t2下降时，第二锁存器52从采样锁存器51断开，并且CMOS锁存单元12连接到电源VDD2上。从而允许输出电平移动的数据信号2Lout。

在第一实施例中，如上所述，用于锁存的CMOS结构的CMOS锁存单元12首先从电源VDD2和VSS2断开。然后，在CMOS锁存单元12的输入端从上游电路断开之前，待锁存的目标数据被放置在CMOS锁存单元12上。同时，利用晶体管Q19和Q20，接通电源至CMOS锁存单元12。这一配置允许在无需利用通常采用的晶体管Q22和Q20切换两个电源VDD1和VDD2的情况下，电平移动数据信号2Lout以进行输出。

这意味着在第二锁存器中，对于每一位，水平驱动电路40能去掉两个晶体管。从而得到被极大地简化的结构，其提供比之前更窄的显示器框架。它还可以抑制由电源切换引起的流过电流，从而相应地降低了功率消耗。因为电源布线是伴随流线型的，整个装置结构比以前更简单。

根据上述第一实施例的结构，随着用于锁存的CMOS锁存单元12从电源VDD2和VSS2断开，将待锁存的数据置于CMOS锁存单元12上。然后，随着CMOS锁存单元12的输入端从上游电路断开，利用晶体管Q19和Q20接通电源至CMOS锁存单元12。从而，本实施例允许在无需利用通常采用的Q22和Q20切换两个电源VDD1和VDD2的情况下，电平移动数据信号以进行输出。和以前相比，该发明的配置提供较少的功率消耗和更简化的装置结构。

(2)第二实施例

图8是作为本发明第二实施例的采样锁存器61和第二锁存器62的接线图。这些锁存器取代上述参考图6的采样锁存器51和第二锁存器52。

采样锁存器61和第二锁存器62工作，使采样锁存器61锁存并电平移动目标数据。更具体地说，在采样锁存器61中，CMOS锁存单元7通过晶体管Q31和Q32连接到电源上，晶体管Q31和Q32的导通和截止与采样脉冲“sp”一致。如图9A-9E所示，随着CMOS锁存单元7从电源VDD2和VSS2断开，待锁存的数据被置于CMOS锁存单元7上(图9A-9C)。此后，随着CMOS锁存单元7的输入端从上游电路断开，利用晶体管Q31和Q 32接通电源至锁存单元7。这使得采样锁存器61首先电平移动数据，然后促使第二锁存器62锁存该结果(图9D-9E)。

以这种方式，也可以在采样锁存器侧执行电平移动操作，并且得到与第一实施例提供的相同的效果。

(3)其它实施例

在上述实施例中，示出了用于每一象素的每一位的处理块，该处理块具有晶体管Q19和Q20或者Q31和Q32。但是，这不对本发明进行限制。可选择的是，可以将处理块构成为组，给每一个组提供这些晶体管，用于对电源进行集中控制。另一种选择是，可以对所有处理块集中控制电源。

在上述实施例中，将液晶单元显示为待驱动。可选择地，本发明可以广泛地应用于其象素由各种显示装置构成的平板显示装置。

如上所述以及根据本发明，随着CMOS锁存单元从电源断开，锁存单元的输入端连接到上游电路上，从而在该单元上放置对应的数据。然后，随着CMOS锁存单元的输入端从上游电路断开，接通电源至CMOS锁存单元，从而使置于锁存单元上的数据电平移动。因此，和以前相比，发明的方案提供较低的功率消耗和更简化的装置结构。

工业实用性

本发明涉及锁存器、锁存器驱动方法和平板显示装置。作为例子，本发明可以应用于液晶显示装置的水平驱动电路，和包含该水平驱动电路的液晶显示装置。

Claims (3)

1.一种锁存器，用于采样和锁存连续的视频数据，或者锁存来自上游的采样锁存器的锁存结果，所述锁存器包括：

CMOS锁存单元；

电源开关，用于将所述CMOS锁存单元连接到电源上；

输入开关，设置在所述CMOS锁存单元的输入端；

其中，所述电源开关和所述输入开关以这样的方式互补地接通和切断，即随着所述CMOS锁存单元从所述电源断开，待锁存的数据被置于所述CMOS锁存单元中，和随着所述CMOS锁存单元的所述输入端从上游电路断开，接通所述电源至所述CMOS锁存单元，以使置于CMOS锁存单元上的数据电平移动。

2.一种驱动锁存器的锁存器驱动方法，该锁存器包括CMOS锁存单元，用于采样并锁存连续的视频数据，或者锁存来自上游的采样锁存器的锁存结果，所述锁存器驱动方法包括以下步骤：

随着所述CMOS锁存单元从电源断开，将所述CMOS锁存单元的输入端连接到上游电路，从而在所述CMOS锁存单元上放置对应的数据；和

随着所述CMOS锁存单元的所述输入端从所述上游电路断开，接通所述电源至所述CMOS锁存单元，从而使置于所述CMOS锁存单元上的数据电平移动。

3.一种平板显示装置，包括具有以矩阵设置的象素的显示单元，和用于驱动所述显示单元的象素的驱动电路，所述显示单元和所述驱动电路集成在基板上；

其中所述驱动电路包括水平驱动电路，用于为所述显示单元的所述象素设定灰度，所述水平驱动电路包括：

采样锁存器，用于连续地锁存连续的视频信号；

第二锁存器，用于逐线地锁存来自所述采样锁存器的锁存结果；和

数模转换器电路，用于将所述第二锁存器的输出从数字形式转换为模拟形式，以输出到所述显示单元中；和

其中所述采样锁存器或者所述第二锁存器以这样的方式动作，即随着将CMOS锁存单元从电源断开，所述CMOS锁存单元的输入端被连接到上游电路上，从而在所述CMOS锁存单元上放置对应的数据，和随着所述CMOS锁存单元的所述输入端从所述上游电路断开，被接通所述电源至所述CMOS锁存单元，从而使置于所述CMOS锁存单元上的数据电平移动。

Images