TWI480850B - 用於在時序控制器與源極驅動器之間傳送資料具有位元錯誤率測試功能的方法及裝置 - Google Patents

用於在時序控制器與源極驅動器之間傳送資料具有位元錯誤率測試功能的方法及裝置 Download PDF

Info

Publication number
TWI480850B
TWI480850B TW100148884A TW100148884A TWI480850B TW I480850 B TWI480850 B TW I480850B TW 100148884 A TW100148884 A TW 100148884A TW 100148884 A TW100148884 A TW 100148884A TW I480850 B TWI480850 B TW I480850B
Authority
TW
Taiwan
Prior art keywords
bit
source driver
packet
error rate
data
Prior art date
Application number
TW100148884A
Other languages
English (en)
Other versions
TW201230005A (en
Inventor
Kwang Il Oh
Yun Tack Han
Soo Woo Kim
Jung Hwan Choi
Hyun Kyu Jeon
Joon Ho Na
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of TW201230005A publication Critical patent/TW201230005A/zh
Application granted granted Critical
Publication of TWI480850B publication Critical patent/TWI480850B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Description

用於在時序控制器與源極驅動器之間傳送資料具有位元錯誤率測試功能的方法及裝置
本發明涉及一種用於在時序控制器與源極驅動器之間傳送資料的方法及裝置，尤其涉及一種在時序控制器與源極驅動器之間具有位元錯誤率測試(BERT)功能的資料傳送方法及裝置，該位元錯誤率測試功能用於當在時序控制器與源極驅動器之間傳送/接收資料時，即時感測錯誤率。
由於與傳統的陰極射線管(cathode ray tube，CRTs)相比，平板顯示裝置更加薄且輕，因此平板顯示裝置用於各個領域。具體來說，顯示裝置，如液晶顯示裝置(liquid crystal display，LCD)、電漿顯示面板(plasma display panel，PDP)以及有機發光二極體(organic light emitting diode，OLED)正迅速地在市場上蔓延，用於替代傳統的CRTs。
平板顯示裝置接收來自外部主機系統的資料信號，並將該資料信號施加於顯示面板，從而顯示影像。在這種情況下，平板顯示裝置包括一時序控制器與一源極驅動器。
也就是說，從外部主機系統施加的資料信號被輸入至時序控制器，時序控制器重新處理且將輸入的資料信號傳送至源極驅動器。源極驅動器使用從時序控制器接收的資料信號將影像資料電壓施加給顯示面板。
近年來，由於平板顯示裝置的尺寸增加且必須提供影像的高品質，高解析度已經顯示出更高的趨勢。因此，對時序控制器與源極驅動器之間的資料傳送而言，需要高於現有技術的信號品質及傳送速率、以及低的電磁干擾(electromagnetic interference，EMI)水準，以保持顯示系統的可靠性。
使用小幅度擺動差分信號(Reduced Swing Differential Signaling，RSDS)和微型低電壓差分信號(mini-Low Voltage Differential Signaling，LVDS)的顯示裝置為傳統的資料傳送標準，在多點匯流排方案中信號線結構被使用。該RSDS方案導致結構性阻抗不匹配問題，從而當傳送速率增加時，信號品質迅速下降，同時EMI等級變高。
為了補償這種問題，提出點對點差分信號(Point-to-Point Differential Signaling，PPDS)技術。該技術藉由具有點對點結構的信號線傳送資料信號，其中幾乎沒有任何信號不匹配，從而使其能夠保持高信號品質，甚至在高傳送速率的情況下。然而，當增加源極驅動器的數量時，資料信號線和時脈信號線的數量以相同的速率增加，從而使整個信號線的連接複雜化，且造成成本增加。
第1圖為說明時序控制器與源極驅動器之間的資料傳送的傳統協定的示例圖。
如第1圖所示，用於時序控制器與源極驅動器之間的資料傳送的傳統協定包括：步驟1(P-I)、步驟2(P-II)以及步驟3(P-III)，其中該步驟1至步驟3作為一個週期。步驟1對應一時脈訓練步驟，其中傳送用於同步時序控制器與源極驅動器之間的時脈的時脈信號CT。在步驟2中，傳送用於源極驅動器的操作設置和組態暫存的控制信號。在步驟3中，傳送用於施加影像資料給顯示面板的資料信號(RGB信號)。
第2圖為說明步驟2中時序控制器與源極驅動器之間的資料傳送的傳統協定的示例的詳細傳送封包的示意圖。
參考第2圖，步驟2用於傳送源極驅動器的設置資訊信號，其中包括：控制起始封包“CTR_START packet”、控制封包“CTR1 packet”和“CTR2 packet”、以及資料起始封包“DATA_START packet”。控制起始封包表示下一封包為一控制封包，控制封包具有各種用於源極驅動器的組態設置的控制信號，資料起始封包表示下一封包為一資料封包。在步驟2中，可以包括用於資料同步等的前序封包“PREAMBLE packet”。
下面所示的表1和表2分別表示分配給控制起始封包與資料起始封包的位元的定義。
參考表1和表2，控制起始封包包括：用於表示下一封包為一控制封包的控制起始位元(CTR_START；第2位元至第7位元)、以及保留位元(Dummy；第8位元至第25位元)；以及資料起始封包也包括：用於表示下一封包為一資料封包的資料起始位元(DATA_START；第2位元至第7位元)，以及保留位元(Dummy；第8位元至第25位元)。此外，每一個控制起始封包與資料起始封包包括嵌入具有與資料信號相同尺寸的時脈信號“CK”和“DMY”。
如上所述，用於在時序控制器與源極驅動器之間的資料傳送的傳統協定不包括位元錯誤率測試(以下簡稱為“BERT”)功能，因此在時序控制器與源極驅動器之間的傳送路徑中存在即時感測位元錯誤率的困難。
因此，本發明旨在解決存在於現有技術中的問題，且本發明的一個目的為提供一種用於在時序控制器與源極驅動器之間傳送資料的方法及裝置，其中該方法及裝置又包括在時序控制器與源極驅動器之間的傳送路徑中感測位元錯誤率的位元錯誤率測試功能。
為了實現上述目的，根據本發明的一方面，提供一種用於在時序控制器與源極驅動器之間傳送資料的方法，該方法具有位元錯誤率測試功能，該方法包括以下步驟：(a)在正常模式中傳送，其中包括：同步時序控制器與源極驅動器之間的時脈的一時脈訓練步驟；順序傳送用於源極驅動器的組態設置的一控制起始封包CTR_START、控制封包CTR1和CTR2、以及一資料起始封包DATA_START的步驟；以及傳送一資料封包RGB DATA的步驟，其中該三個步驟作為一個週期；(b)在位元錯誤率測試(BERT)就緒模式中傳送，其中，在正常模式中的控制起始封包與資料起始封包的 邏輯狀態是由第一BERT封包和第二BERT封包變化及傳送；(c)在BERT操作模式中傳送，其中，控制封包在BERT就緒模式中被第一BERT封包忽略，藉由第二BERT封包傳送替代資料封包的偽隨機二進位元序列(PRBS)；以及(d)比較源極驅動器中的偽隨機二進位元序列與位元串流，並感測位元錯誤率。
這裏，該方法進一步包括在顯示面板上顯示位元錯誤率的步驟。較佳地，在步驟(b)連續地重複一次或多次之後，執行在BERT操作模式中傳送的步驟(c)。
此外，根據本發明的另一方面，提供一種用於在時序控制器與源極驅動器之間傳送資料的裝置，該裝置具有位元錯誤率測試功能，該裝置包括：時序控制器，該時序控制器包含：用於處理並輸出自外部輸入的資料信號的一資料處理單元、用於輸出第一位元串流的一第一線性回饋位移寄存器(LFSR)、一第一XOR閘，藉由在第一位元串流與所有位元的值均為1的位元串流之間進行一XOR操作輸出一偽隨機二進位元序列(PRBS)、以及一多工器，用於選擇並輸出偽隨機二進位元序列與資料信號的其中之一至資料信號傳輸線；以及源極驅動器，該源極驅動器包括：用於輸出第二位元串流的第二線性回饋位移寄存器、以及用於輸出在第二位元串流與偽隨機二進位元序列之間的XOR操作的結果的一第二XOR閘。
這裏，該裝置進一步包括一錯誤計數器，用於當將自時序控制器傳送的一偽隨機二進位元序列與源極驅動器中的一位元串流進行比較時，執行計數操作，從而感測位元錯誤。
較佳地，第一線性回饋位移寄存器和第二線性回饋位移寄存器輸出位元串流，其中的每一個均由24位元構成。
現在參考本發明的首選實施例，並參考所附圖式作出詳細說明。無論如何，相似的附圖標記在這裏用於代表相同或相似的組成部分。
第3圖為說明根據本發明的實施例中在時序控制器與源極驅動器之間具有位元錯誤率測試(BERT)功能的資料傳送方法的示意圖。
參考第3圖，根據本發明的實施例中在時序控制器與源極驅動器之間 具有BERT功能的資料傳送方法中包括：步驟S110，在正常模式中傳送；步驟S120，在BERT就緒模式中傳送；步驟S130，在BERT操作模式中傳送；以及步驟S140，感測位元錯誤率。
在此，資料傳送方法可進一步包括在顯示面板上顯示位元錯誤率的步驟。
用於在正常模式中傳送的步驟S110包括：一時脈訓練步驟，同步時序控制器與源極驅動器之間的時脈；順序傳送用於源極驅動器的組態設置的一控制起始封包“CTR_START packet”、控制封包“CTR1 packet”和“CTR2 packet”、以及一資料起始封包“DATA_START packet”的步驟；以及傳送一資料封包“RGB DATA packet”的步驟，作為一個週期。
基於用於在時序控制器與源極驅動器之間的資料傳送的現有協定進行在正常模式中傳送的步驟S110。然而，該過程僅為本發明的一典型實施例，在不脫離本發明的技術方面的範圍下，熟悉本領域的技術人員可在結構和細節上做各種變換。
在BERT就緒模式中傳送的步驟S120中，在正常模式中控制起始封包與資料起始封包的邏輯狀態是由第一BERT封包和第二BERT封包變化及傳送。
在BERT操作模式中傳送的步驟S130中，被在BERT就緒模式中傳送的第一BERT封包忽略的控制封包“CTR1 packet”和“CTR2 packet”以及替代資料封包(即，RGB DATA packet)的偽隨機二進位元序列(PRBS)被第二BERT封包傳送。
在此，當在BERT就緒模式中傳送的步驟S120已連續地重複一次或多次時，開始在BERT操作模式中傳送的步驟S130。較佳地，為保證可靠性，當在BERT就緒模式中傳送的步驟S120已連續地重複至少三次時，在BERT操作模式中傳送的步驟S130開始。
下面的表3和表4分別定義根據本發明的實施例中第一BERT封包和第二BERT封包的位元組態。
參考表3，第一BERT封包將現有的控制起始封包中控制起始位元(第2位元至第7位元)的邏輯狀態“HLHLHL”變為“LLLLLL”，且使用部分保留位元(第8位元至第25位元)作為用於控制BERT操作模式的位元。儘管本發明的實施例描述了這種情況，即第一BERT封包將現有的控制起始封包中控制起始位元(第2位元至第7位元)的邏輯狀態“HLHLHL”變為“LLLLLL”，但本發明不限於此。控制起始位元的邏輯狀態可變為能夠與現有的控制起始封包的控制起始位元的邏輯狀態欄分開的另一邏輯狀態。
用於控制BERT操作模式的位元包括，例如，重設位元DSRST，用於使由時序控制器傳送的PRBS與源極驅動器的位元串流相一致；以及致能位元DSEN，用於確定PRBS的傳送。
也就是說，當重設位元具有第一邏輯狀態時，源極驅動器中的偽隨機二進位元序列和位元串流彼此相一致。當致能位元具有第二邏輯狀態時，偽隨機二進位元序列在下一週期中被傳送至源極驅動器。然而，當致能位元具有第三邏輯狀態時，在下一週期中保持偽隨機二進位元序列的傳送。 較佳地，第二邏輯狀態與第三邏輯狀態能夠彼此相互區分。
例如，重設位元DSRST可組態為三位元，其中，當其邏輯狀態是“HHH”時，在源極驅動器中由時序控制器和位元串流傳送的PRBS可彼此相一致。
同時，致能位元DSEN可組態為三位元，其中，當致能位元具有邏輯狀態“HHH”時，PRBS在下一週期中被傳送，當致能位元具有邏輯狀態“LLL”時，在下一週期中保持PRBS的傳送。
參考表4，第二BERT封包將現有的資料起始封包“DATA_START packet”中資料起始位元(第2位元至第7位元)的邏輯狀態“LHLHLH”變為“LLLHHH”，且使用部分保留位元(第8位元至第25位元)作為位元“POL”，“RXC”，“EQ1”，“EQ2”以及“CLR/HLDb”，用於設置源極驅動器的組態，以替代被第一BERT封包忽略的控制封包。
儘管本發明的實施例描述了這種情況，即第二BERT封包將現有的資料起始封包“DATA_START封包”中資料起始位元(第2位元至第7位元)的邏輯狀態“LHLHLH”變為“LLLHHH”，本發明不限於此。資料起始位元的邏輯狀態可變為能夠與現有的資料起始封包中的資料起始位元的邏輯狀態欄分開的另一邏輯狀態。
在感測位元錯誤率的步驟S140中，由時序控制器傳送的PRBS可與源極驅動器中的位元串流相比，以感測傳送路徑的錯誤率。
根據本發明的實施例，在源極驅動器中，在傳送的PRBS與位元串流之間設置一預定的規則，然後檢查在傳送的PRBS與位元串流之間是否保持上述預定的規則。
再者，在顯示面板上顯示位元錯誤率的步驟可藉由在顯示面板上顯示的位元錯誤率即時識別位元錯誤率。
第4圖和第5圖為說明根據本發明的實施例中在時序控制器與源極驅動器之間具有BERT功能的資料傳送方法中BERT操作模式的開始的示意圖。
參考第4圖和第5圖，根據本發明的實施例中開始BERT操作模式是為了改變且傳送控制起始封包和資料起始封包的邏輯狀態，控制起始封包和資料起始封包的邏輯狀態在步驟II中藉由正常模式中的第一BERT封包 和第二BERT封包被傳送，其中包括：進行時脈訓練的步驟I(P-I)；傳送控制起始封包“CTR_START package”、控制封包“CTR1 package”和“CTR2 package”、以及資料起始封包“DATA_START package”的步驟II(P-II)；以及傳送資料封包的步驟III(P-III)，上述三個步驟作為一個週期。
較佳地，控制起始封包的控制起始位元與資料起始封包的資料起始位元的邏輯狀態是變化的。例如，控制起始位元的邏輯狀態可變化為“LLLLLL”，資料起始位元的邏輯狀態可變化為“LLLHHH”。
此外，控制起始封包的部分保留位元(即，第8位元至第25位元)被用作為重設位元DSRST，其中由時序控制器傳送的偽隨機二進位元序列與源極驅動器中的位元串流相一致；控制起始封包的部分保留位元(即，第8位元至第25位元)被用作為致能位元DSEN，用於確定偽隨機二進位元序列的傳送。
相似地，資料起始封包的部分保留位元(即，第8位元至第25位元)被用作為位元“POL”，“RXC”，“EQ1”，“EQ2”以及“CLR/HLDb”，用於設置源極驅動器的組態，以替代被第一BERT封包忽略的控制封包。
根據本發明的實施例，當第一BERT封包和第二BERT封包連續地重複至少三次時，一模式被轉換為BERT操作模式，進行傳送。在BERT操作模式中，步驟II(P-II)的控制封包被第一BERT封包忽略，用於替代步驟III(P-III)的資料封包的PRBS被第二BERT封包傳送。
同時，在BERT操作模式中，可進一步包括藉由將源極驅動器中的位元串流與由時序控制器傳送的PRBS比較來感測位元錯誤率的步驟，以及在顯示面板上顯示感測的位元錯誤率的步驟。
第6圖和第7圖為說明根據本發明的實施例中在時序控制器與源極驅動器之間具有BERT功能的資料傳送方法中BERT操作模式的終止的示意圖。
參考第6圖和第7圖，根據本發明的實施例中BERT操作模式的終止是為了將第一BERT封包和第二BERT封包的邏輯狀態返回至在BERT操作模式中正常模式的邏輯狀態，其中包括：進行時脈訓練的步驟I(P-I)；傳送第一BERT封包和第二BERT封包的步驟II(P-II)；以及傳送PRBS的步驟III(P-III)，上述三個步驟作為一個週期。因此，自下一週期，控制 封包再次被控制起始封包識別，替代PRBS的像素資料RGB data被資料起始封包傳送。
較佳地，第一BERT封包的第一BERT位元和第二BERT封包的第二BERT位元的邏輯狀態是變化的。例如，第一BERT位元的邏輯狀態可變化為“HLHLHL”，第二BERT位元的邏輯狀態可變化為“LHLHLH”。
第8圖為說明根據本發明的實施例中用於在時序控制器與源極驅動器之間傳送資料具有BERT功能的裝置的示意圖。
參考第8圖，根據本發明的實施例中用於在時序控制器與源極驅動器之間傳送資料具有BERT功能的裝置100包括：時序控制器110、源極驅動器120、以及資料信號傳輸線130。
根據本發明的實施例中用於在時序控制器與源極驅動器之間傳送資料的裝置100又具有BERT功能，用於感測信號傳輸線的錯誤率。
為此，根據本發明的實施例中的時序控制器110不僅可以接收並傳送自外部輸入的資料信號、時脈信號等，而且可以傳送PRBS，用於確定在資料信號傳輸線上是否存在錯誤。
再者，源極驅動器接收PRBS和資料信號DATA，並將PRBS與位元串流進行比較，以感測錯誤率。此外，感測的錯誤率可即時顯示在顯示面板上。最好使資料信號傳輸線130以點對點的方案相連，但本發明不限於此。
第9圖為說明根據本發明的實施例中用於在時序控制器與源極驅動器之間傳送資料具有BERT功能的裝置中時序控制器的詳細組態圖。
參考第9圖，根據本發明的實施例中的時序控制器110包括：資料處理單元111、第一線性回饋位移寄存器(以下簡稱為“LFSR”)112、第一XOR閘113、以及多工器(MUX)114。
資料處理單元111處理並輸出自外部輸入的資料信號，藉由在第一位元串流與所有位元的值均為1的位元串流之間進行XOR操作使第一線性回饋位移寄存器112輸出一第一位元串流，第一XOR閘113輸出一PRBS。最後，多工器114選擇並輸出PRBS與資料信號DATA的其中之一至資料信號傳輸線。
在此，LFSR是一種位移寄存器，具有其中輸入至寄存器的值藉由之前的狀態值的線性功能來計算的結構。在提出本申請之前，在LFSR上的技術 被廣泛地熟知且應用在數位元通信和信號處理領域，因此對其操作詳細描述。
根據本發明的實施例，當液晶顯示裝置以8位元彩色模式操作時，LFSR輸出由24位元構成的位元串流24’hFFFF，其中典型的多項式用方程式1表示如下：X 24 +X 9 +X 5 +X 2 +1..................(1)
此外，根據本發明的實施例，LFSR回應資料信號之間具有相同尺寸的嵌入式時脈信號EPI Word CLK，其中，當接收致能信號DSEN時，LFSR輸出第一位元串流，當接收重設信號DSRST時，輸出所有位元的值均為1的位元串流。LFSR僅為本發明的典型實施例，在不脫離本發明的範圍下，熟悉本領域的技術人員可以對其進行各種修改及變換。
第10圖為說明根據本發明的實施例中用於在時序控制器與源極驅動器之間傳送資料具有BERT功能的裝置中源極驅動器的詳細組態圖。
參考第10圖，根據本發明的實施例中的源極驅動器120包括：第二線性回饋位移寄存器121和第二XOR閘122。這裏，源極驅動器120可進一步包括錯誤計數器123，用於將自時序控制器110傳送的PRBS與源極驅動器120中的位元串流進行比較，且當感測位元錯誤時，執行計數操作。此外，本發明可以這種方式實現，即在顯示面板上顯示錯誤計數器的輸出，以即時識別資料信號傳輸線的錯誤率。
根據本發明的實施例，第二線性回饋位移寄存器121輸出第二位元串流，第二XOR閘122輸出在第二位元串流與自時序控制器110傳送的PRBS之間的XOR操作的結果。較佳地，第二線性回饋位移寄存器121輸出與第一線性回饋位移寄存器112相同的位元串流，第二線性回饋位移寄存器121的典型的方程式也與第一線性回饋位移寄存器112的相同。
此外，錯誤計數器123在傳送的PRBS與第二位元串流之間設置一預定的規則，然後當在傳送的偽隨機二進位元序列與第二位元串流之間不保持該預定的規則時，執行計數操作。
在此，PRBS可以藉由第一線性回饋位移寄存器112作為第一位元，但是根據本發明的實施例中的PRBS藉由具有位元串流的XOR操作產生，其中，藉由第一XOR閘113可使該位元串流的24位元的值均為1。因此， 第二線性回饋位移寄存器121的第二位元串流具有一其所有位元均與PRBS的位元相反的形式。因此，當在資料信號傳輸線130中沒有位元錯誤時，第二XOR閘122輸出所有位元的值均為1的位元串流。這僅是本發明的典型實施例，在不脫離本發明的技術方面的範圍下，熟悉本領域的技術人員可在結構和細節上做各種變化。
由於上面的描述是顯而易見的，本發明提供一種方法和裝置，其可藉由將源極驅動器中的位元串流與自時序控制器110傳送的偽隨機二進位元序列(PRBS)進行比較幾秒的方法即時感測位元錯誤率。
再者，根據本發明，可藉由使用時序控制器與源極驅動器之間無任何變化的現有傳送協定與資料格式來即時感測，顯示並識別位元錯誤率。
儘管本發明的首選實施例已作為說明性目的被描述，在不脫離本發明及所附申請專利範圍的範圍和精神下，熟悉本領域的技術人員可做各種修改，添加和替換。
100‧‧‧在時序控制器與源極驅動器之間傳送資料具有位元錯誤率測試功能的裝置
110‧‧‧時序控制器
111‧‧‧資料處理單元
112‧‧‧第一線性回饋位移寄存器
113‧‧‧第一XOR閘
114‧‧‧多工器
120‧‧‧源極驅動器
121‧‧‧第二線性回饋位移寄存器
122‧‧‧第二XOR閘
123‧‧‧錯誤計數器
130‧‧‧資料信號傳輸線
S110、S120、S130、S140‧‧‧步驟
在結合所附圖式閱讀下面的詳細描述之後，本發明的上述目的，其他特點及優點將變得更加明顯。圖式中：第1圖為說明用於在時序控制器與源極驅動器之間資料傳送的協定的示例圖；第2圖為說明步驟2中時序控制器與源極驅動器之間資料傳送的協定的示例的詳細傳送封包的示意圖；第3圖為說明根據本發明的實施例中在時序控制器與源極驅動器之間的具有BERT功能的資料傳送方法的示意圖；第4圖和第5圖為說明根據本發明的實施例中在時序控制器與源極驅動器之間具有BERT功能的資料傳送方法中的BERT操作模式的開始的示意圖；第6圖和第7圖為說明根據本發明的實施例中在時序控制器與源極驅動器之間具有BERT功能的資料傳送方法中的BERT操作模式的終止的示意圖；第8圖為說明根據本發明的實施例中一種用於在時序控制器與源極驅 動器之間傳送資料具有BERT功能的裝置的示意圖；第9圖為說明根據本發明的實施例中在用於在時序控制器與源極驅動器之間傳送資料具有BERT功能的裝置中時序控制器的詳細組態圖；以及第10圖為說明根據本發明的實施例中在用於在時序控制器與源極驅動器之間傳送資料具有BERT功能的裝置中源極驅動器的詳細組態圖。
S110、S120、S130、S140．．．步驟

Claims (23)

  1. 一種用於在時序控制器與源極驅動器之間傳送資料的方法，該方法具有一位元錯誤率測試功能，該方法包括以下步驟：步驟(a)在一正常模式中傳送，其中包括：一時脈訓練步驟，同步在該時序控制器與該源極驅動器之間的複數個時脈；順序傳送用於該源極驅動器的組態設置的一控制起始封包、複數個控制封包、以及一資料起始封包的步驟；以及傳送一資料封包的步驟，該三個步驟作為一個週期；步驟(b)在一位元錯誤率測試就緒模式中傳送，其中在該正常模式中的該控制起始封包和該資料起始封包的一邏輯狀態是藉由一第一位元錯誤率測試封包及一第二位元錯誤率測試封包而變化及傳送；步驟(c)在一位元錯誤率測試操作模式中傳送，其中該等控制封包被該位元錯誤率測試就緒模式中的該第一位元錯誤率測試封包忽略，且藉由該第二位元錯誤率測試封包傳送替代該資料封包的一偽隨機二進位元序列；以及步驟(d)比較該偽隨機二進位元序列與設定於該源極驅動器中的位元串流，並偵測一位元錯誤率，其中，於該正常模式中，該控制起始封包包括表示下一封包為一控制封包的一控制起始位元、以及其餘保留位元，以及其中，於該位元錯誤率測試就緒模式中，該第一位元錯誤率測試封包將該控制起始封包中的該控制起始位元的邏輯狀態變化為另一邏輯狀態，且使用該等保留位元的一部分作為用於控制該位元錯誤率測試操作模式的位元。
  2. 如申請專利範圍第1項所述之用於在時序控制器與源極驅動器之間傳送資料的方法，其中該方法進一步包括(e)在一顯示面板上顯示該位元錯誤率的步驟。
  3. 如申請專利範圍第1項所述之用於在時序控制器與源極驅動器之間傳送資料的方法，其中在該步驟(b)連續地重複一次或多次之後，進行在位元錯誤率測試操作模式中傳送的該步驟(c)。
  4. 如申請專利範圍第1項所述之用於在時序控制器與源極驅動器之間傳送資料的方法，其中在該步驟(d)中，在該源極驅動器中傳送的該偽隨機二 進位元序列與該位元串流之間設置一預定的規則，然後根據在傳送的該偽隨機二進位元序列與該位元串流之該預定的規則是否保持來感測該位元錯誤率。
  5. 如申請專利範圍第1項所述之用於在時序控制器與源極驅動器之間傳送資料的方法，其中用於控制該位元錯誤率測試操作模式的該等位元包括：複數個重設位元，用於使該偽隨機二進位元序列與設定於該源極驅動器中的該位元串流一致；以及複數個致能位元，用於決定是否傳送該偽隨機二進位元序列。
  6. 如申請專利範圍第5項所述之用於在時序控制器與源極驅動器之間傳送資料的方法，其中當該等重設位元處於一第一邏輯狀態時，該源極驅動器中的該偽隨機二進位元序列與該位元串流彼此相一致。
  7. 如申請專利範圍第6項所述之用於在時序控制器與源極驅動器之間傳送資料的方法，其中當該等致能位元處於一第二邏輯狀態時，該偽隨機二進位元序列在下一週期中被傳送至該源極驅動器，當該等致能位元處於一第三邏輯狀態時，在下一週期停止該偽隨機二進位元序列的傳送。
  8. 如申請專利範圍第1項所述之用於在時序控制器與源極驅動器之間傳送資料的方法，其中該第二位元錯誤率測試封包將該資料起始封包中的一資料起始位元的邏輯狀態變化為另一邏輯狀態，且使用該等保留位元的一部分作為用於設置該源極驅動器的組態的位元，替代被該第一位元錯誤率測試封包忽略的該等控制封包，其中該資料起始封包包括表示下一封包為一資料封包的該資料起始位元、以及其餘的該等保留位元。
  9. 一種用於在時序控制器與源極驅動器之間傳送資料的裝置，該裝置具有位元錯誤率測試功能，該裝置包括：一時序控制器，包括：一資料處理單元，用於處理並輸出自外部輸入的一資料信號、一第一線性回饋位移寄存器，用於輸出一第一位元串流、一第一XOR閘，用於藉由在該第一位元串流與一所有位元的值均為1的位元串流之間進行XOR操作來輸出一偽隨機二進位元序列、以及一多工器，用於選擇並輸出該偽隨機二進位元序列與該資料信號的其中之一至一資料信號傳輸線；以及一源極驅動器，包括：一第二線性回饋位移寄存器，用於輸出一第二位元 串流、以及第二XOR閘，用於輸出在該第二位元串流與該偽隨機二進位元序列之間的XOR操作的結果，其中，於一正常模式中，該時序控制器傳送一控制起始封包、複數個控制封包、以及一資料起始封包至該源極驅動器，用以該源極驅動器之組態設置；其中，該控制起始封包包括表示下一封包為一控制封包的一控制起始位元、以及其餘保留位元；以及其中，於一位元錯誤率測試就緒模式中，該時序控制器傳送一第一位元錯誤率測試封包及一第二位元錯誤率測試封包至該源極驅動器，該第一位元錯誤率測試封包將該控制起始封包中的一控制起始位元的邏輯狀態變化為另一邏輯狀態，且使用該等保留位元的一部分作為用於控制該位元錯誤率測試操作模式的位元。
  10. 如申請專利範圍第9項所述之用於在時序控制器與源極驅動器之間傳送資料的裝置，其中該第一線性回饋位移寄存器和該第二線性回饋位移寄存器輸出該第一位元串流及該第二位元串流，每一個位元串流均由24位元構成。
  11. 如申請專利範圍第10項所述之用於在時序控制器與源極驅動器之間傳送資料的裝置，其中該第一線性回饋位移寄存器和該第二線性回饋位移寄存器的典型的多項式用下面的方程式表示：X 24 +X 9 +X 5 +X 2 +1。
  12. 如申請專利範圍第9項所述之用於在時序控制器與源極驅動器之間傳送資料的裝置，其中該第一線性回饋位移寄存器和該第二線性回饋位移寄存器分別輸出該第一位元串流和該第二位元串流，以回應一致能信號，以及輸出該所有位元的值均為1的位元串流，以回應一重設信號。
  13. 如申請專利範圍第9項所述之用於在時序控制器與源極驅動器之間傳送資料的裝置，進一步包括一錯誤計數器，用於當將來自該時序控制器傳送的該偽隨機二進位元序列與該源極驅動器中的該位元串流進行比較時，執行一計數操作，從而感測一位元錯誤。
  14. 如申請專利範圍第13項所述之用於在時序控制器與源極驅動器之間傳送資料的裝置，其中該錯誤計數器在傳送的該偽隨機二進位元序列與該第 二位元串流之間設置一預定的規則，且當在傳送的該偽隨機二進位元序列與該第二位元串流之間不保持該預定的規則時，執行該計數操作。
  15. 如申請專利範圍第14項所述之用於在時序控制器與源極驅動器之間傳送資料的裝置，其中該錯誤計數器的輸出值顯示在一顯示面板上。
  16. 一種用於在時序控制器與源極驅動器之間傳送資料的裝置，該裝置具有位元錯誤率測試功能，該裝置包括：該時序控制器；以及該源極驅動器；其中，在一正常模式中，於一個週期，該時序控制器以及該源極驅動器的複數個時脈係為同步，該時序控制器依序地傳送一控制起始封包、複數個控制封包、以及一資料起始封包至該源極驅動器，用以該源極驅動器之組態設置，且該時序控制器傳送一資料封包至該源極驅動器，其中，在一位元錯誤率測試就緒模式中，在該正常模式中的該控制起始封包和該資料起始封包的邏輯狀態藉由一第一位元錯誤率測試封包及一第二位元錯誤率測試封包而變化及傳送，其中，在一位元錯誤率測試操作模式中，該等控制封包被該位元錯誤率測試就緒模式中的該第一位元錯誤率測試封包忽略，且藉由該第二位元錯誤率測試封包傳送替代該資料封包的一偽隨機二進位元序列，其中，該源極驅動器接收該偽隨機二進位元序列，並將該偽隨機二進位元序列與設定於該源極驅動器中的位元串流進行比較，以感測一位元錯誤率，其中，於該正常模式中，該控制起始封包包括表示下一封包為一控制封包的一控制起始位元、以及其餘保留位元，以及其中，於該位元錯誤率測試就緒模式中，該第一位元錯誤率測試封包將該控制起始封包中的該控制起始位元的邏輯狀態變化為另一邏輯狀態，且使用該等保留位元的一部分作為用於控制該位元錯誤率測試操作模式的位元。
  17. 如申請專利範圍第16項所述之用於在時序控制器與源極驅動器之間傳送資料的裝置，其中，該位元錯誤率係顯示於一顯示面板上。
  18. 如申請專利範圍第16項所述之用於在時序控制器與源極驅動器之間傳 送資料的裝置，其中，在該正常模式中的該控制起始封包和該資料起始封包的邏輯狀態藉由該第一位元錯誤率測試封包及該第二位元錯誤率測試封包而變化及傳送，予以連續地重複一次或多次之後，於該位元錯誤率測試就緒模式中，該等控制封包被該位元錯誤率測試就緒模式中的該第一位元錯誤率測試封包、以及一偽隨機二進位元序列忽略。
  19. 如申請專利範圍第16項所述之用於在時序控制器與源極驅動器之間傳送資料的裝置，其中，在該源極驅動器中傳送的該偽隨機二進位元序列與該位元串流之間設置一預定的規則，然後根據在傳送的該偽隨機二進位元序列與該位元串流之該預定的規則是否保持來感測該位元錯誤率。
  20. 如申請專利範圍第16項所述之用於在時序控制器與源極驅動器之間傳送資料的裝置，其中，用於控制該位元錯誤率測試操作模式的該等位元包括：複數個重設位元，用於使該偽隨機二進位元序列與設定於該源極驅動器中的該位元串流一致；以及複數個致能位元，用於決定是否傳送該偽隨機二進位元序列。
  21. 如申請專利範圍第16項所述之用於在時序控制器與源極驅動器之間傳送資料的裝置，其中，當該等重設位元處於一第一邏輯狀態時，該源極驅動器中的該偽隨機二進位元序列與該位元串流彼此相一致。
  22. 如申請專利範圍第16項所述之用於在時序控制器與源極驅動器之間傳送資料的裝置，其中，當該等致能位元處於一第二邏輯狀態時，該偽隨機二進位元序列在下一週期中被傳送至該源極驅動器，當該等致能位元處於一第三邏輯狀態時，在下一週期停止該偽隨機二進位元序列的傳送。
  23. 如申請專利範圍第16項所述之用於在時序控制器與源極驅動器之間傳送資料的裝置，其中，該第二位元錯誤率測試封包將該資料起始封包中的一資料起始位元的邏輯狀態變化為另一邏輯狀態，且使用該等保留位元的一部分作為用於設置該源極驅動器的組態的位元，替代被該第一位元錯誤率測試封包忽略的該等控制封包，其中該資料起始封包包括表示下一封包為一資料封包的該資料起始位元、以及其餘的該等保留位元。
TW100148884A 2010-12-28 2011-12-27 用於在時序控制器與源極驅動器之間傳送資料具有位元錯誤率測試功能的方法及裝置 TWI480850B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100136800A KR101187571B1 (ko) 2010-12-28 2010-12-28 Ｂｅｒｔ 기능이 추가된 타이밍 컨트롤러와 소스 드라이버 사이의 데이터 전송 방법 및 장치

Publications (2)

Publication Number Publication Date
TW201230005A TW201230005A (en) 2012-07-16
TWI480850B true TWI480850B (zh) 2015-04-11

Family

ID=45444449

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100148884A TWI480850B (zh) 2010-12-28 2011-12-27 用於在時序控制器與源極驅動器之間傳送資料具有位元錯誤率測試功能的方法及裝置

Country Status (6)

Country Link
US (1) US8775879B2 (zh)
EP (1) EP2472508B1 (zh)
JP (1) JP5269973B2 (zh)
KR (1) KR101187571B1 (zh)
CN (1) CN102542974B (zh)
TW (1) TWI480850B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632628B (zh) * 2012-08-22 2016-06-29 联咏科技股份有限公司 呈现显示器的数据信道错误率的方法
CN103680374A (zh) * 2012-09-26 2014-03-26 联咏科技股份有限公司 面板显示装置
KR101995290B1 (ko) * 2012-10-31 2019-07-03 엘지디스플레이 주식회사 표시장치와 그 구동 방법
TWI567705B (zh) * 2012-12-27 2017-01-21 天鈺科技股份有限公司 顯示裝置及其驅動方法、時序控制電路的資料處理及輸出方法
TWI506608B (zh) * 2013-02-08 2015-11-01 Novatek Microelectronics Corp 顯示裝置、驅動晶片以及錯誤信息的傳輸方式
CN104008712B (zh) * 2013-02-22 2016-08-03 联咏科技股份有限公司 显示装置、驱动芯片以及错误信息的传输方法
EP2775652B1 (en) * 2013-03-07 2018-08-22 Viavi Solutions Deutschland GmbH Bit error pattern analyzer and method
CN104243222A (zh) * 2013-06-06 2014-12-24 鸿富锦精密工业（深圳）有限公司 网络设备性能测试方法及测试装置和测试系统
KR102112089B1 (ko) * 2013-10-16 2020-06-04 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR102113618B1 (ko) * 2013-12-02 2020-05-21 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR102154186B1 (ko) * 2013-12-03 2020-09-10 삼성전자 주식회사 테스트 효율성을 향상한 타이밍 콘트롤러, 소스 드라이버, 디스플레이 구동회로 및 디스플레이 구동회로의 동작방법
KR102176504B1 (ko) * 2014-02-25 2020-11-10 삼성디스플레이 주식회사 표시장치와 그 구동방법
JP6697217B2 (ja) * 2014-10-29 2020-05-20 ラピスセミコンダクタ株式会社 表示装置及び表示ドライバの制御方法
TWI554994B (zh) * 2015-05-20 2016-10-21 友達光電股份有限公司 面板及訊號編碼方法
KR102563779B1 (ko) * 2016-06-30 2023-08-04 엘지디스플레이 주식회사 Oled 표시 장치
KR102543180B1 (ko) 2016-09-02 2023-06-14 삼성전자주식회사 디스플레이 구동 장치
KR102655052B1 (ko) * 2016-12-14 2024-04-05 주식회사 엘엑스세미콘 디스플레이 장치 및 그의 소스 드라이버와 패킷 인식 방법
KR102417475B1 (ko) * 2017-07-21 2022-07-05 주식회사 엘엑스세미콘 표시장치, 센싱회로 및 소스드라이버집적회로
TWI626643B (zh) * 2017-07-21 2018-06-11 宏碁股份有限公司 顯示器及其動態驅動電壓補償方法
CN108898986B (zh) * 2018-07-27 2021-08-20 京东方科技集团股份有限公司 显示方法及显示装置
CN108922492B (zh) * 2018-09-18 2021-01-26 京东方科技集团股份有限公司 一种数据驱动器及方法、时序控制器及方法、显示控制装置及显示装置
CN109192127B (zh) * 2018-10-29 2022-06-24 合肥鑫晟光电科技有限公司 时序控制器及其驱动方法、显示装置
KR102529502B1 (ko) * 2018-11-06 2023-05-08 엘지디스플레이 주식회사 표시장치와 그 데이터 송수신 장치
JP7270422B2 (ja) * 2019-03-14 2023-05-10 ラピスセミコンダクタ株式会社 表示装置及び表示ドライバ
CN111179804B (zh) * 2020-01-13 2023-04-18 合肥鑫晟光电科技有限公司 一种时序控制器、显示装置、信号调整方法
CN111161690B (zh) * 2020-03-06 2021-03-23 Tcl华星光电技术有限公司 一种显示面板的驱动方法、驱动系统及存储介质
KR20210133668A (ko) 2020-04-29 2021-11-08 주식회사 엘엑스세미콘 디스플레이장치를 구동하기 위한 데이터구동장치, 데이터처리장치 및 시스템
CN111722832B (zh) * 2020-06-19 2022-08-02 西安微电子技术研究所 一种卫星载荷数据模拟源测试方法及装置
CN111737475B (zh) * 2020-07-21 2021-06-22 南京擎盾信息科技有限公司 一种无监督的网络舆情垃圾长文本识别方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726991A (en) * 1993-06-07 1998-03-10 At&T Global Information Solutions Company Integral bit error rate test system for serial data communication links
US7219113B2 (en) * 2003-09-26 2007-05-15 International Business Machines Corporation Pseudo-random binary sequence checker with automatic synchronization

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228042A (en) 1991-02-07 1993-07-13 Northern Telecom Limited Method and circuit for testing transmission paths
JPH06209355A (ja) 1993-01-12 1994-07-26 Sumitomo Electric Ind Ltd 伝送検査用信号発生回路
JP4422251B2 (ja) 1999-10-06 2010-02-24 株式会社アドバンテスト ビット誤り測定器
US6873939B1 (en) 2001-02-02 2005-03-29 Rambus Inc. Method and apparatus for evaluating and calibrating a signaling system
US7404115B2 (en) 2004-02-12 2008-07-22 International Business Machines Corporation Self-synchronising bit error analyser and circuit
KR100719362B1 (ko) 2005-05-13 2007-05-17 삼성전자주식회사 소스 드라이버, 소스 드라이버의 클럭 신호 제어 방법 및이를 포함하는 디스플레이 장치
US8421779B2 (en) 2008-05-29 2013-04-16 Himax Technologies Limited Display and method thereof for signal transmission
KR100986041B1 (ko) 2008-10-20 2010-10-07 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템
CN101853624A (zh) 2009-03-31 2010-10-06 友达光电股份有限公司 显示装置及该显示装置的讯号传输方法
US7996586B2 (en) * 2009-07-24 2011-08-09 Via Technologies, Inc. USB port for employing a plurality of selectable data transmission priority rules

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726991A (en) * 1993-06-07 1998-03-10 At&T Global Information Solutions Company Integral bit error rate test system for serial data communication links
US7219113B2 (en) * 2003-09-26 2007-05-15 International Business Machines Corporation Pseudo-random binary sequence checker with automatic synchronization

Also Published As

Publication number Publication date
CN102542974A (zh) 2012-07-04
KR20120074839A (ko) 2012-07-06
EP2472508A2 (en) 2012-07-04
EP2472508B1 (en) 2019-03-06
CN102542974B (zh) 2015-01-21
US20120166896A1 (en) 2012-06-28
EP2472508A3 (en) 2014-05-14
JP2012142941A (ja) 2012-07-26
US8775879B2 (en) 2014-07-08
KR101187571B1 (ko) 2012-10-05
TW201230005A (en) 2012-07-16
JP5269973B2 (ja) 2013-08-21

Similar Documents

Publication Publication Date Title
TWI480850B (zh) 用於在時序控制器與源極驅動器之間傳送資料具有位元錯誤率測試功能的方法及裝置
TWI468000B (zh) 源極驅動器之時脈及資料回復電路及顯示裝置
TWI438747B (zh) 使用具有嵌入式時脈信號之單一位準資料傳輸之顯示器驅動系統
US8237699B2 (en) Apparatus and method for data interface of flat panel display device
KR101891710B1 (ko) 클럭 임베디드 인터페이스 장치 및 이를 이용한 영상 표시장치
CN108269551B (zh) 显示接口装置及其数据传输方法
TWI543531B (zh) 用於控制資料介面的裝置與方法
CN109961731B (zh) 数据线驱动电路、显示器驱动电路以及驱动显示器的方法
KR20120065840A (ko) 디스플레이 구동 회로, 그것의 동작 방법, 및 그것을 포함하는 사용자 장치
TW201320043A (zh) 顯示元件中轉移資料的方法
KR101323055B1 (ko) 내부 디스플레이 포트 인터페이스 테스트 방법 및 장치
US10804332B2 (en) Display, circuit arrangement for a display and method of operating a display
KR102576968B1 (ko) 표시장치
US20160365071A1 (en) Display device and driving method thereof
KR20150001164A (ko) 표시 장치 및 이의 구동 방법
KR20160053116A (ko) 표시장치
KR102293371B1 (ko) 표시장치
WO2022143151A1 (zh) 驱动方法、驱动装置和显示设备
US9466249B2 (en) Display and operating method thereof
TWI441129B (zh) 顯示器及其操作方法
US20110273424A1 (en) Display panel data driver and display apparatus including same
US9311840B2 (en) Display and operating method thereof
TWI467561B (zh) 顯示器及其操作方法
TWI825938B (zh) 螢幕控制系統
JP6678555B2 (ja) 表示ドライバ、表示装置及び表示パネルの駆動方法