KR102543180B1 - 디스플레이 구동 장치 - Google Patents

디스플레이 구동 장치 Download PDF

Info

Publication number
KR102543180B1
KR102543180B1 KR1020160113129A KR20160113129A KR102543180B1 KR 102543180 B1 KR102543180 B1 KR 102543180B1 KR 1020160113129 A KR1020160113129 A KR 1020160113129A KR 20160113129 A KR20160113129 A KR 20160113129A KR 102543180 B1 KR102543180 B1 KR 102543180B1
Authority
KR
South Korea
Prior art keywords
source driver
source
test data
timing controller
periodicity
Prior art date
Application number
KR1020160113129A
Other languages
English (en)
Other versions
KR20180026140A (ko
Inventor
김경호
최영민
백동훈
이재열
임현욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160113129A priority Critical patent/KR102543180B1/ko
Priority to US15/454,062 priority patent/US10600346B2/en
Publication of KR20180026140A publication Critical patent/KR20180026140A/ko
Application granted granted Critical
Publication of KR102543180B1 publication Critical patent/KR102543180B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Abstract

본 발명의 실시예에 따른 디스플레이 구동 장치는, 소정의 주기성을 갖는 테스트 데이터를 생성하는 타이밍 컨트롤러, 및 디스플레이 패널의 소스 라인들을 구동하며, 상기 테스트 데이터에서 비주기성이 나타나는 경우 비트 에러가 발생한 것으로 판단하여 비트 에러율(Bit Error Rate, BER)을 측정하는 소스 드라이버를 포함한다.

Description

디스플레이 구동 장치{DISPLAY DRIVING APPARATUS}
본 발명은 디스플레이 구동 장치에 관한 것이다.
디스플레이 패널의 해상도 및 크기가 증가함에 따라, 디스플레이 구동 장치에서 송수신되는 신호가 전자파 간섭 또는 신호 지연 등에 의해 영향을 받을 수 있으며, 그로부터 오류가 발생할 수 있다. 상기와 같은 오류 발생 시에도 신호가 정상적으로 송수신되는지 여부를 판단하기 위해, 디스플레이 구동 장치는 비트 에러율(Bit Error Rate, BER) 검사를 수행할 수 있다. 비트 에러율 검사는, 타이밍 컨트롤러가 출력하는 데이터와 소스 드라이버가 수신한 데이터가 일치하는지 여부를 판단함으로써 수행될 수 있다
본 발명의 기술적 사상이 이루고자 하는 과제 중 하나는, 디스플레이 패널의 특성과 디스플레이 구동 장치의 다양한 동작 환경을 반영하여 비트 에러율을 측정하고, 이상 상태 또는 성능 불량이 발생한 소스 드라이버를 효과적으로 특정할 수 있는 디스플레이 구동 장치를 제공하고자 하는 데에 있다.
본 발명의 실시 형태에 따른 디스플레이 구동 장치는, 소정의 주기성을 갖는 테스트 데이터를 생성하는 타이밍 컨트롤러, 및 디스플레이 패널의 소스 라인들을 구동하며, 상기 테스트 데이터에서 비주기성이 나타나는 경우 비트 에러가 발생한 것으로 판단하여 비트 에러율(Bit Error Rate, BER)을 측정하는 소스 드라이버를 포함한다.
본 발명의 실시 형태에 따른 디스플레이 구동 장치는, 디스플레이 패널의 소스 라인들을 구동하는 복수의 소스 드라이버들, 및 상기 소스 드라이버들과 하나의 공유 백 채널(Shared Back Channel, SBC)을 통해 연결되며, 상기 소스 드라이버들 중 적어도 하나에서 이상 상태가 발생하면, 상기 하나의 공유 백 채널을 통해 이상 상태가 발생한 소스 드라이버의 식별 정보를 수신하는 타이밍 컨트롤러를 포함한다.
본 발명의 실시예에 따르면, 타이밍 컨트롤러가 디스플레이 구동 장치의 다양한 동작 환경 및 디스플레이 구동 장치에 연결되는 패널의 특성 중 적어도 하나를 반영한 테스트 데이터를 생성하여 소스 드라이버에 전송할 수 있으며, 소스 드라이버는 테스트 데이터의 주기성을 검사하여 비트 에러율을 측정할 수 있다. 공유 백 채널을 통해 이상 상태 또는 성능 불량이 발생한 소스 드라이버의 식별 정보를 타이밍 컨트롤러에 전송함으로써, 이상 상태가 발생한 소스 드라이버를 타이밍 컨트롤러가 효과적으로 특정할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1 및 도 2는 본 발명의 실시예에 따른 디스플레이 장치를 나타낸 도이다.
도 3은 본 발명의 실시예에 따른 디스플레이 구동 장치를 나타낸 블록도이다.
도 4 및 도 5는 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작을 설명하기 위해 제공되는 도이다.
도 6은 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작을 설명하기 위해 제공되는 흐름도이다.
도 7은 본 발명의 실시예에 따른 디스플레이 구동 장치를 나타낸 블록도이다.
도 8 내지 도 11은 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작을 설명하기 위해 제공되는 도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
도 1 및 도 2는 본 발명의 실시예에 따른 디스플레이 장치를 나타낸 도이다.
우선 도 1를 참조하면, 본 발명의 실시예에 따른 디스플레이 장치(1)는 타이밍 컨트롤러(11), 게이트 드라이버(12), 소스 드라이버(13), 전원 회로(14) 및 패널(20)을 포함할 수 있다. 타이밍 컨트롤러(11)와 게이트 드라이버(12), 소스 드라이버(13), 및 전원 회로(14)는 디스플레이 구동 장치(10)에 포함될 수 있다.
패널(20)은 적어도 하나의 투명 기판을 포함할 수 있으며, 투명 기판 상에는 복수의 게이트 라인과 소스 라인이 서로 교차하도록 배치될 수 있다. 복수의 게이트 라인과 소스 라인의 교차 지점에는 복수의 픽셀이 정의될 수 있다. 각 픽셀은 트랜지스터와 커패시터를 포함할 수 있으며, 트랜지스터의 게이트 전극, 소스 전극은 각각 게이트 라인과 소스 라인에 연결될 수 있다. 커패시터는 트랜지스터의 드레인 전극에 연결될 수 있으며, 스토리지 커패시터를 포함할 수 있다. 디스플레이 장치(1)가 액정 표시 장치(LCD)인 경우, 스토리지 커패시터 외에 액정 커패시터가 더 연결될 수도 있다.
타이밍 컨트롤러(11)는 외부에서 전달되는 이미지 데이터를 수신하거나 또는 외부에서 전달되는 제어 신호 등에 기초하여 이미지 데이터를 생성할 수 있다. 타이밍 컨트롤러(11)는 게이트 드라이버(12)와 소스 드라이버(13)가 복수의 게이트 라인 및 복수의 소스 라인에 제공하는 신호의 구동 타이밍을 제어하기 위한 신호를 생성할 수 있다.
게이트 드라이버(12)는 타이밍 컨트롤러(11)에서 전달되는 제어 신호에 기초하여 복수의 게이트 라인을 순차적으로 스캔할 수 있다. 일 실시예에서, 게이트 드라이버(12)는 복수의 게이트 라인 중 적어도 하나를 선택하여 게이트 전원 전압(VG)을 입력할 수 있으며, 게이트 전원 전압(VG)을 입력받은 게이트 라인이 활성화될 수 있다. 소스 드라이버(13)는 게이트 전원 전압(VG)에 의해 활성화된 게이트 라인과 교차하는 소스 라인에, 이미지를 표시하기 위한 소스 전압(VS)을 입력할 수 있다.
소스 드라이버(13)는 타이밍 컨트롤러(11)가 전달하는 제어 신호에 기초하여 소스 전압(VS)을 출력함으로써 복수의 소스 라인을 구동할 수 있다. 소스 전압(VS)은 이미지를 표시하는 데에 필요한 아날로그 신호로서, 계조 전압일 수 있다. 소스 전압(VS)은, 게이트 드라이버(12)에 의해 게이트 전원 전압(VG)을 공급받아 활성화된 게이트 라인과 교차하는 소스 라인에 인가될 수 있다. 따라서, 게이트 드라이버(12)가 게이트 라인을 스캔하는 순서대로, 즉 패널(20)의 수평 라인 단위로 이미지가 표시될 수 있다.
전원 회로(14)는 외부로부터 공급되는 외부 전원 전압에 기초하여 디스플레이 장치(1)의 동작에 필요한 다양한 내부 전원 전압을 생성할 수 있다. 상기 내부 전원 전압은 서로 다른 값을 갖는 복수 개의 전압일 수 있다. 전원 회로(14)는 상기 내부 전원 전압을 생성하기 위한 차지 펌프(Charge Pump) 회로 등을 포함할 수 있다. 일 실시예로, 전원 회로(14)는 외부 전원 전압에 기초하여 게이트 라인을 구동하는 데에 필요한 게이트 전원 전압(VG)을 생성할 수 있다. 게이트 전원 전압(VG) 중 적어도 일부는, 외부 전원 전압과 다른 값을 가질 수도 있다.
다음으로 도 2를 참조하면, 본 발명의 실시예에 따른 디스플레이 장치(1A)는 디스플레이 구동 장치(10A)와 패널(20)을 포함할 수 있다. 도 2에 도시한 실시예에서, 디스플레이 구동 장치(10A)의 소스 드라이버(13A)는 제1 내지 제N 소스 드라이버들을 포함할 수 있다. 제1 내지 제N 소스 드라이버들은 소스 드라이버(13A) 내에서 병렬로 배치될 수 있으며, 제1 내지 제N 소스 드라이버들 각각은 서로 다른 소스 라인들을 구동할 수 있다. 도 2에 도시한 실시예에 따른 디스플레이 장치(1A)는, 도 1에 도시한 실시예에 따른 디스플레이 장치(1)보다 상대적으로 크기가 큰 경우에 해당할 수 있다.
도 3은 본 발명의 실시예에 따른 디스플레이 구동 장치를 나타낸 블록도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 디스플레이 구동 장치(100)는, 타이밍 컨트롤러(110)와 소스 드라이버(120)를 포함할 수 있다. 성능 평가 단계에서, 타이밍 컨트롤러(110)는 소정의 주기성을 갖는 테스트 데이터를 생성하여 소스 드라이버(120)에 전송할 수 있다. 소스 드라이버(120)는 타이밍 컨트롤러(110)로부터 수신한 테스트 데이터의 주기성을 평가하고, 비주기성이 나타나는 경우 비트 에러가 발생한 것으로 카운팅함으로써 비트 에러율(Bit Error Rate, BER)을 측정할 수 있다. 일 실시예에서, 비트 에러율은 소스 드라이버(120)에 포함되어 소스 드라이버(120)와 타이밍 컨트롤러(110) 사이의 통신을 중개하는 인터페이스 유닛에서 측정될 수 있다.
도 3을 참조하면, 타이밍 컨트롤러(110)는 컨트롤 로직(111)과 스크램블러(112)를 포함할 수 있다. 컨트롤 로직(111)은 소스 드라이버(120)가 소스 라인들을 구동하는 데에 필요한 데이터를 생성하거나 또는 외부에서 수신할 수 있다. 일 실시예로 디스플레이 구동 장치(100)가 테스트 모드에서 동작하는 경우, 컨트롤 로직(111)은 비트 에러율을 검사하는 데에 필요한 테스트 데이터(BERT DATA)를 출력할 수 있다. 테스트 데이터(BERT DATA)는, 디스플레이 구동 장치(100)의 동작 환경 또는 디스플레이 구동 장치(100)에 연결되는 패널의 특성 등에 의해 결정되는 주기성을 가질 수 있다. 즉, 같은 디스플레이 구동 장치(100)라 해도, 서로 다른 동작 환경에서 동작할 것으로 예상되거나, 또는 다른 특성의 패널에 연결되는 경우에는 컨트롤 로직(111)이 서로 다른 주기성을 갖는 테스트 데이터(BERT DATA)를 출력할 수 있다.
타이밍 컨트롤러(110)가 출력하는 테스트 데이터(BERT DATA)는 디스플레이 구동 장치(100)가 워스트 케이스(worst case)에서 동작할 때 소스 드라이버(120)가 출력해야 하는 소스 전압에 대응하는 데이터일 수 있다. 워스트 케이스는, 소스 드라이버(120)가 테스트 데이터(BERT DATA)를 이용하여 소스 전압을 출력하는 동안, 소스 드라이버(120)의 부하(load)가 최대 값을 갖는 경우일 수 있다. 즉, 테스트 데이터(BERT DATA)는, 의도적으로 소스 드라이버(120)의 부하(load)를 최대로 증가시키는 데이터일 수 있다. 일 실시예에서, 소스 드라이버(120)가 테스트 데이터(BERT DATA)를 이용하여 소스 전압을 출력하는 동안, 소스 드라이버(120)의 소모 전력이 최대값에 가깝거나, 또는 소스 전압을 출력하는 증폭기의 전압이 최대의 변화폭을 가질 수 있다.
본 발명의 실시예에서, 소스 드라이버(120)가 테스트 데이터(BERT DATA)를 이용하여 디스플레이 패널의 소스 라인을 구동하는 경우, 디스플레이 장치의 패널에는 일정한 주기성을 갖는 테스트 화면이 표시될 수 있다. 상기 테스트 화면의 주기성은 테스트 데이터(BERT DATA)의 주기성에 따라 결정될 수 있으며, 테스트 데이터(BERT DATA)의 주기성은 디스플레이 구동 장치(100)의 동작 환경, 소스 드라이버(120)와 연결되는 패널의 특성, 타이밍 컨트롤러(110)와 소스 드라이버(120) 사이의 신호 경로에서 발생할 수 있는 다양한 전자파 간섭 등에 의해 결정될 수 있다.
테스트 데이터(BERT DATA)는 스크램블러(112)에 의해 랜덤화되어 소스 드라이버(120)로 전달될 수 있다. 스크램블러(112)에 의해 전자파 장애 및 신호 지연 등이 타이밍 컨트롤러(110)와 소스 드라이버(120) 사이의 신호 송수신에 미치는 영향을 줄일 수 있다.
소스 드라이버(120)는 수신기(121), 디스크램블러(122), RGB 디코더(123), 및 에러 검출기(124) 등을 포함할 수 있다. 수신기(121)는 타이밍 컨트롤러(110)로부터 랜덤화된 테스트 데이터를 수신할 수 있으며, 디스크램블러(122)는 랜덤화된 테스트 데이터를 디랜덤화하여 테스트 데이터(BERT DATA)를 추출할 수 있다. RGB 디코더(123)는 테스트 데이터(BERT DATA)를 이용하여 각 픽셀에 공급되어야 하는 소스 전압에 대응하는 픽셀 데이터(PIXEL DATA)를 계산할 수 있다. 이때, 픽셀 데이터(PIXEL DATA)는 테스트 데이터(BERT DATA)와 마찬가지로 소정의 주기성을 가질 수 있다. 에러 검출기(124)는 픽셀 데이터(PIXEL DATA)의 주기성을 체크하여 비트 에러가 존재하는지 여부를 판단할 수 있다. 에러 검출기(124)가 픽셀 데이터(PIXEL DATA)의 주기성을 체크하는 동안, 소스 드라이버(120)가 실제로 소스 전압을 출력하지는 않을 수 있다.
에러 검출기(124)는 픽셀 데이터(PIXEL DATA)에서 비주기성이 검출될 때마다 비트 에러가 존재하는 것으로 카운팅하고, 카운팅한 비트 에러의 개수가 소정의 임계 개수보다 클 경우 소스 드라이버(120)에서 이상 상태가 발생한 것으로 판정할 수 있다. 하나의 디스플레이 구동 장치(100)에 복수 개의 소스 드라이버(120)가 포함되는 경우, 각각의 소스 드라이버(120)가 개별적으로 비트 에러를 체크하여 이상 상태 발생 여부를 체크할 수 있다.
픽셀 데이터(PIXEL DATA)는 디스플레이 패널에 포함되는 복수의 RGB 픽셀에 입력되는 소스 전압을 결정하는 값을 가질 수 있다. 일 실시예로, 디스플레이 패널에서 하나의 단위 픽셀은 3개의 서브 픽셀을 포함하며, 3개의 서브 픽셀 각각은 적색, 녹색, 청색의 빛을 낼 수 있다. 픽셀 데이터(PIXEL DATA)는 3개의 서브 픽셀에 입력되는 소스 전압의 크기를 독립적으로 결정하기 위한 값을 가질 수 있다. 일 실시예로, 각 서브 픽셀에 입력되는 소스 전압의 크기는, 0부터 255까지 변하는 픽셀 데이터(PIXEL DATA)의 값에 의해 결정될 수 있다.
도 4 및 도 5는 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작을 설명하기 위해 제공되는 도이다.
우선 도 4를 참조하면, 비트 에러율 측정을 위한 제1 픽셀 데이터(210)가 에러 검출기(200)에 입력될 수 있다. 제1 픽셀 데이터(210)는 타이밍 컨트롤러가 전송하는 테스트 데이터로부터 추출되는 데이터일 수 있으며, 일 실시예로 소스 드라이버의 소모 전력이 최대인 경우에 대응하는 데이터일 수 있다. 일 실시예에서, 제1 픽셀 데이터(210)에 기초하여 소스 드라이버가 소스 전압을 디스플레이 패널로 출력하는 경우, 디스플레이 패널에는 백색 세로줄과 흑색 세로줄이 교대로 나타날 수 있다. 이 경우, 각 픽셀(PX1-PX4)에 포함되는 서브 픽셀에 대응하는 픽셀 데이터의 값은 아래의 표 1과 같을 수 있다.
R1 G1 B1 R2 G2 B2 R3 G3 B3 R4 G4 B4
0 0 0 255 255 255 0 0 0 255 255 255
표 1과 같은 제1 픽셀 데이터(210)에 의해 소스 전압이 공급되면, 제1 및 제3 서브 픽셀들(R1, G1, B1, R3, G3, B3)은 가장 밝은 밝기로 동작할 수 있다. 한편, 제2 및 제4 서브 픽셀들(R2, G2, B2, R4, G4, B4)은 가장 어두운 밝기로 동작할 수 있다. 따라서, 제1 및 제3 픽셀(PX1, PX3)은 흰색으로, 제2 및 제4 픽셀(PX2, PX4)은 검은색을 표시할 수 있다. 서로 인접한 픽셀들(PX1-PX4)이 최대 편차를 갖는 소스 전압을 공급받아야 하기 때문에, 소스 드라이버의 부하(load) 및 소모 전력이 최대 값에 가까울 수 있다.
에러 검출기(200)는 연속적으로 배치된 서브 픽셀들을 소정의 그룹으로 분류하고, 각 서브 픽셀에 대응하는 픽셀 데이터 값의 차이를 계산할 수 있다. 에러 검출기(200)는 각 서브 픽셀에 대응하는 픽셀 데이터 값의 차이를 그룹별로 비교함으로써 픽셀 데이터에서 비주기성이 나타나는지 여부를 판단하고, 그로부터 비트 에러를 체크할 수 있다.
도 4를 참조하면, 에러 검출기(200)는 12개의 서브 픽셀들을 제1 및 제2 그룹(201, 202)으로 구분할 수 있다. 제1 및 제2 그룹(201, 202)은 각각 서브 픽셀들을 6개씩 포함할 수 있다. 에러 검출기(200)는 제1 및 제2 그룹(201, 202) 각각에서 서로 인접하는 서브 픽셀들에 대응하는 픽셀 데이터 값의 차이를 계산하고, 제1 및 제2 그룹(201, 202)의 계산 결과를 서로 비교할 수 있다. 도 4에 도시한 실시예에서는 제1 및 제2 그룹(201, 202)의 계산 결과가 모두 동일하므로, 에러 검출기(200)는 비트 에러가 발생하지 않은 것으로 판단할 수 있다.
비트 에러율 측정에 필요한 픽셀 데이터의 주기성이 반드시 도 4에 도시한 실시예로 한정되는 것은 아니다. 앞서 설명한 바와 같이, 비트 에러율 측정을 위한 픽셀 데이터는 타이밍 컨트롤러가 출력하는 테스트 데이터에 의해 결정되며, 테스트 데이터의 주기성은 디스플레이 패널의 특성과 소스 드라이버의 동작 환경 등에 따라 변경될 수 있다.
도 5에 도시한 실시예에서, 에러 검출기가 수신하는 제2 픽셀 데이터(220)의 주기성은 도 4에 도시한 실시예에 따른 제1 픽셀 데이터(210)의 주기성과 다를 수 있다. 도 5에 도시한 실시예에 따르면, 제2 픽셀 데이터(220)에 기초하여 소스 드라이버가 소스 전압을 디스플레이 패널로 출력하는 경우, 디스플레이 패널에는 백색 세로줄과 흑색 세로줄이 교대로 나타날 수 있다. 다만, 도 4의 실시예와 달리, 2개의 인접한 픽셀이 백색 또는 흑색을 함께 표시할 수 있다. 따라서 도 5에 도시한 실시예에서 각 픽셀(PX1-PX8)에 포함되는 서브 픽셀에 대응하는 픽셀 데이터의 값은 아래의 표 2와 같을 수 있다.
R1 G1 B1 R2 G2 B2 R3 G3 B3 R4 G4 B4
0 0 0 0 0 0 255 255 255 255 255 255
R5 G5 B5 R6 G6 B6 R7 G7 B7 R8 G8 B8
0 0 0 0 0 10 255 255 255 255 255 230
제2 픽셀 데이터(220)에 의해 소스 전압이 공급되면, 서로 인접한 제1, 제2 픽셀(PX1, PX2)은 백색을 표시하고, 제3, 제4 픽셀(PX3, PX4)은 검은색을 표시할 수 있다. 마찬가지로, 제5, 제6 픽셀(PX5, PX6)은 백색을 표시하고, 제7, 제8 픽셀(PX7, PX8)은 검은색을 표시할 수 있다. 즉, 제2 픽셀 데이터(220)의 주기성은 제1 픽셀 데이터(210)의 주기성과 다르며, 이는 소스 드라이버의 동작 환경, 또는 소스 드라이버와 연결되는 디스플레이 패널의 특성, 타이밍 컨트롤러와 소스 드라이버 사이의 신호 채널에 영향을 미칠 수 있는 전자파, 간섭 신호 등으로 인해 워스트 케이스가 서로 다른 주기성으로 나타나기 때문일 수 있다.
에러 검출기(200)는 연속적으로 배치된 서브 픽셀들을 제1 및 제2 그룹(203, 204)으로 분류하고, 각 서브 픽셀에 대응하는 픽셀 데이터 값의 차이를 계산하여 비교할 수 있다. 도 5에 도시한 실시예에서는 계산 및 비교 결과에서 총 3번의 차이가 발생할 수 있으며, 에러 검출기(200)는 총 3개의 비트 에러가 발생한 것으로 판단할 수 있다.
도 6은 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작을 설명하기 위해 제공되는 흐름도이다. 이하, 설명의 편의를 위해 도 3을 함께 참조하여 설명하기로 한다.
도 6을 참조하면, 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작은, 소스 드라이버(120)가 테스트 데이터(BERT DATA)를 수신하는 것으로 시작할 수 있다(S10). 소스 드라이버(120)는 타이밍 컨트롤러(110)로부터 테스트 데이터(BERT DATA)를 수신할 수 있다. 일 실시예로, 타이밍 컨트롤러(110)가 전송하는 테스트 데이터(BERT DATA)는 스크램블러(112)에 의해 랜덤화된 데이터일 수 있으며, 소스 드라이버(120)의 디스크램블러(122)에 의해 디스크램블될 수 있다(S11).
소스 드라이버(120)는 테스트 데이터(BERT DATA)의 주기성을 확인할 수 있다(S12). 테스트 데이터(BERT DATA)의 주기성은, 디스플레이 패널의 각 서브 픽셀에 입력되어야 하는 소스 전압을 정의하는 픽셀 데이터(PIXEL DATA)를 테스트 데이터(BERT DATA)로부터 추출하고, 픽셀 데이터(PIXEL DATA)의 주기성을 검사함으로써 확인될 수 있다.
픽셀 데이터(PIXEL DATA)의 주기성은 도 4 또는 도 5에 도시한 실시예와 같은 방법으로 확인될 수 있다. 예를 들어, 에러 검출기(124)는 픽셀 데이터(PIXEL DATA)의 주기성에 따라 픽셀 데이터(PIXEL DATA)를 복수의 그룹으로 나눌 수 있다. 에러 검출기(124)는 각 그룹 내에서 서로 인접하는 서브 픽셀에 대응하는 픽셀 데이터의 값의 차이를 계산하고, 이를 그룹별로 비교함으로써 비주기성이 나타나는지 여부를 확인할 수 있다(S13).
에러 검출기(124)는 비주기성이 나타나는 경우를 비트 에러로 체크할 수 있다(S14). 일 실시예로 에러 검출기(124)는 비트 에러의 발생 횟수를 카운팅할 수 있으며, 비트 에러의 발생 횟수가 소정의 임계 값보다 크면, 해당 소스 드라이버(120)가 비트 에러율 측정 한계를 초과한 불량인 것으로 판단할 수 있다. 에러 검출기(124)는 모든 서브 픽셀에 대응하는 픽셀 데이터에서 주기성이 확인되었는지 여부를 판단하고, 그에 따라 비트 에러율 측정이 종료되었는지 여부를 결정할 수 있다(S15).
비트 에러율 측정 결과 특정 소스 드라이버(120)가 불량인 것으로 판별되거나, 또는 디스플레이 구동 장치(100)의 동작 중 소스 드라이버(120)에서 이상 상태, 예를 들어 락킹 불량 등이 발생하는 경우, 해당 소스 드라이버(120)의 상태를 타이밍 컨트롤러(110)에 알릴 필요가 있을 수 있다. 하나의 디스플레이 구동 장치(100)가 복수의 소스 드라이버(120)를 포함하는 경우, 복수의 소스 드라이버(120)는 하나의 공유 백 채널(Shared Back Channel, SBC)을 통해 타이밍 컨트롤러(110)와 연결될 수 있다. 복수의 소스 드라이버(120) 각각은 오픈 드레인(Open Drain) 방식으로 공유 백 채널에 연결되는 트랜지스터를 포함할 수 있다. 따라서 하나의 소스 드라이버(120)에서 이상이 발생하여 공유 백 채널의 값을 로우(Low)로 설정할 경우, 타이밍 컨트롤러(110)는 단순히 공유 백 채널의 값이 로우(Low)로 변한 것을 감지하여 복수의 소스 드라이버(120) 중 적어도 하나에서 이상이 발생한 것만을 인식할 뿐, 상태 이상이나 성능 불량 등이 발생한 소스 드라이버(120)를 특정하지 못 할 수 있다. 이하, 도 7 내지 도 11을 참조하여 이러한 문제를 해결하기 위한 본 발명의 실시예에 대해 설명하기로 한다.
도 7은 본 발명의 실시예에 따른 디스플레이 구동 장치를 나타낸 블록도이다.
도 7을 참조하면, 본 발명의 실시예에 따른 디스플레이 구동 장치(300)는 타이밍 컨트롤러(310)와 소스 드라이버(320)를 포함할 수 있다. 소스 드라이버(320)는 제1 내지 제6 소스 드라이버들(321-326)을 포함할 수 있으며, 제1 내지 제6 소스 드라이버들(321-326)은 서로 병렬로 배치될 수 있다. 제1 내지 제6 소스 드라이버들(321-326)은 서로 다른 소스 라인들과 연결되어 소스 전압을 출력할 수 있으며, 하나의 공유 백 채널(SBC)을 통해 타이밍 컨트롤러(310)와 연결될 수 있다.
하나의 공유 백 채널(SBC)을 공유하기 위해, 제1 내지 제6 소스 드라이버들(321-326) 각각은 오픈 드레인(Open Drain) 또는 오픈 컬렉터(Open Collector) 방식으로 공유 백 채널(SBC)과 연결되는 트랜지스터를 포함할 수 있다. 공유 백 채널(SBC)은 풀-업 저항(RSBC)을 통해 전원 전압(VDD)에 연결될 수 있으며, 제1 내지 제N 소스 드라이버(321-326) 중 적어도 하나에서 이상 상태가 발생할 경우 로우(Low) 값으로 변경될 수 있다.
하나의 공유 백 채널(SBC)을 제1 내지 제6 소스 드라이버들(321-326)이 공유하므로, 제1 내지 제6 소스 드라이버들(321-326) 중 어느 하나에서 상태 이상이나 성능 불량 등이 검출되어 공유 백 채널(SBC)이 로우(Low) 값으로 변경될 경우, 타이밍 컨트롤러(310)는 상태 이상이나 성능 불량 등이 발생한 소스 드라이버를 제1 내지 제6 소스 드라이버(321-326)에서 특정할 수가 없다. 본 발명에서는 제1 내지 제6 소스 드라이버(321-326) 중 적어도 하나에서 상태 이상, 성능 불량 등이 발생하면, 공유 백 채널(SBC) 값을 로우(Low)로 변경하기 전에, 해당 소스 드라이버가 타이밍 컨트롤러(310)에 식별 정보를 먼저 송신하도록 함으로써 이와 같은 문제를 해결할 수 있다. 이하, 도 8 내지 도 11을 참조하여 설명하기로 한다.
도 8 내지 도 11은 본 발명의 실시예에 따른 디스플레이 구동 장치의 동작을 설명하기 위해 제공되는 도이다.
도 8에 도시한 실시예는, 제2 소스 드라이버(322)에서 상태 이상 또는 성능 불량 등이 발생한 경우에 해당할 수 있다. 제2 소스 드라이버(322)의 상태 이상 또는 성능 불량은, 인터페이스 유닛이 측정하는 비트 에러율, 또는 소스 드라이버의 페이즈 클럭의 락킹(locking) 검사 등으로부터 판단될 수 있다.
상태 이상 또는 성능 불량 등이 발생한 것으로 판단되면, 제2 소스 드라이버(322)는 자신의 식별 정보를 알리기 위한 신호(330)를 타이밍 컨트롤러(310)에 송신할 수 있다. 신호(330)의 프로토콜은 송신 시작을 알리는 프리앰블(START), 상태 이상이나 성능 불량이 발생한 제2 소스 드라이버(322)의 식별 정보, 및 송신 종료를 알리는 포스트앰블(END)을 포함할 수 있다. 프리앰블(START)과 포스트앰블(END)은 제2 소스 드라이버(322)와 타이밍 컨트롤러(310) 사이에서 사전에 정의된 비트 시퀀스를 가질 수 있으며, 일 실시예로 각각 4 비트의 데이터를 포함할 수 있다. 도 8에 도시한 실시예에서는 프리앰블(START)과 포스트앰블(END)이 모두 [0101]의 데이터를 갖는 것으로 예시되었으나, 반드시 이와 같은 형태로 한정되는 것은 아니다.
프리앰블(START)과 포스트앰블(END) 사이에는 제2 소스 드라이버(322)의 식별 정보가 삽입될 수 있다. 타이밍 컨트롤러(310)는 프리앰블(START)과 포스트앰블(END) 사이에 삽입된 식별 정보를 이용하여 상태 이상 또는 성능 불량이 발생한 소스 드라이버를 특정할 수 있다. 포스트앰블(END)까지 전송이 완료되면, 제2 소스 드라이버(322)는 공유 백 채널(SBC)의 값을 로우(Low)로 전환할 수 있다. 제2 소스 드라이버(322)의 식별 정보를 수신한 후 공유 백 채널(SBC)의 값이 로우(Low)로 전환되는 것이 감지되면, 타이밍 컨트롤러(310)는 제2 소스 드라이버(322)에서 상태 이상이나 성능 불량 등이 발생한 것으로 판단할 수 있다.
제2 소스 드라이버(322)에서 성능 불량이나 상태 이상이 발생한 것으로 특정되면, 타이밍 컨트롤러(310)는 제2 소스 드라이버(322)만을 선택적으로 재구동 또는 리셋시킬 수 있다. 따라서, 시스템 성능 분석에 필요한 시간을 단축시키고, 불량으로 판정된 특정 소스 드라이버만을 재구동, 또는 리셋함으로써 불량 화면의 시인성을 빠르게 개선할 수 있다.
한편, 본 발명의 실시예에서는 복수 개의 소스 드라이버들(321-326)이 하나의 공유 백 채널(SBC)을 공유하며 타이밍 컨트롤러(310)와 연결될 수 있다. 따라서, 복수 개의 소스 드라이버들(321-326) 중 둘 이상에서 동시, 또는 거의 비슷한 타이밍에 상태 이상 또는 성능 불량이 발생하는 경우, 둘 이상의 소스 드라이버들(321-326)에서 전송되는 식별 정보가 중복되어 타이밍 컨트롤러(310)가 상태 이상 또는 성능 불량이 발생한 소스 드라이버(321-326)를 특정하기 어려운 문제가 발생할 수 있다.
본 발명의 실시예에서는 이러한 문제를 해결하기 위해, 복수 개의 소스 드라이버들(321-326)에 부여되는 식별 정보를, 소스 드라이버들(321-326) 각각의 우선 순위에 따라 결정할 수 있다. 우선 순위에 기초하여 식별 정보를 부여함에 따라, 소스 드라이버들(321-326) 중 둘 이상에서 동시 또는 거의 비슷한 타이밍에 식별 정보를 송신하는 경우, 우선 순위가 높은 소스 드라이버(321-326)의 식별 정보를 먼저 수신하고, 우선 순위가 높은 소스 드라이버(321-326)를 먼저 재구동 또는 리셋시킬 수 있다. 이하, 도 9 내지 도 11을 참조하여 설명하기로 한다.
우선 도 9 및 도 10에 도시한 실시예는, 제1 및 제2 소스 드라이버(321, 322) 각각이 거의 동시에 상태 이상 또는 성능 불량을 감지하는 경우에 해당할 수 있다. 도 9를 참조하면, 제1 소스 드라이버(321)가 제2 소스 드라이버(322)보다 먼저 상태 이상 또는 성능 불량을 감지하며, 4 비트 데이터로 구성된 프리앰블(START)을 타이밍 컨트롤러(310)에 전송할 수 있다. 제2 소스 드라이버(322)는 제1 소스 드라이버(321)보다 조금 늦게 프리앰블(START) 전송을 시작할 수 있다.
프리앰블(START) 전송이 완료되면, 제1 및 제2 소스 드라이버(321, 322)는 각각 식별 정보 전송을 시작할 수 있다. 도 9 및 도 10에 도시한 실시예에서 소스 드라이버들(321-326) 각각의 식별 정보는 4 비트 데이터일 수 있으며, 제1 소스 드라이버(321)의 식별 정보는 [0000], 제2 소스 드라이버(322)의 식별 정보는 [0011]일 수 있다.
제1 및 제2 소스 드라이버(321, 322) 각각은 하나의 공유 백 채널(SBC)을 통해 타이밍 컨트롤러(310)에 연결되며, 따라서 제1 및 제2 소스 드라이버(321, 322) 중 어느 하나의 출력이 로우(Low)인 경우, 공유 백 채널(SBC)과 오픈 드레인 타입으로 연결되는 트랜지스터를 통해 다른 소스 드라이버가 이를 감지할 수 있다. 제2 소스 드라이버(322)가 자신의 식별 정보 [0011]을 전송하기 위해 공유 백 채널(SBC)의 값을 하이(High)로 전환하고자 하는 시점 t1에서, 제2 소스 드라이버(322)는 제1 소스 드라이버(321)의 식별 정보 [0000] 전송에 의해 로우(Low)로 고정되어 있는 공유 백 채널(SBC)의 값을 감지할 수 있다.
시점 t1에서 제1 소스 드라이버(321)의 식별 정보 [0000]이 전송되는 것을 감지한 제2 소스 드라이버(322)는, 우선 순위에 따라 자신의 식별 정보 [0011]을 전송을 중단할 수 있다. 상대적으로 더 높은 우선 순위를 갖는 제1 소스 드라이버(321)의 식별 정보 [0000]이 정상적으로 먼저 전송될 수 있도록, 제2 소스 드라이버(322)가 중재(arbitration) 기능을 수행할 수 있다. 일 실시예에서, 우선 순위에 따른 식별 정보 전송이 원활히 수행될 수 있도록, 우선 순위가 높은 소스 드라이버에 부여되는 식별 정보는, 우선 순위가 낮은 소스 드라이버에 부여되는 식별 정보보다 더 낮은 값을 가질 수 있다. 예를 들어 제5 소스 드라이버(325)가 제1 소스 드라이버(321)보다는 낮고 제2 소스 드라이버(322)보다는 높은 우선 순위를 가질 경우, 제5 소스 드라이버(325)의 식별 정보는 [0001]로 결정될 수 있다.
다음으로 도 10을 참조하면, 도 9에 도시한 실시예와 달리 제2 소스 드라이버(322)가 제1 소스 드라이버(321)보다 먼저 식별 정보를 타이밍 컨트롤러(310)에 전송할 수 있다. 제2 소스 드라이버(322)는 제1 소스 드라이버(321)보다 먼저 프리앰블(START) 전송을 완료하고 식별 정보 전송을 시작할 수 있다. 제1 및 제2 소스 드라이버(321, 322) 각각의 식별 정보는, 도 9에 도시한 실시예와 마찬가지로 [0000], [0011]일 수 있다.
제2 소스 드라이버(322)는 식별 정보 [0011] 전송을 위해 시점 t2에서 공유 백 채널(SBC)의 값을 하이(High)로 변경하고자 할 수 있다. 다만 도 10에 도시한 실시예에서, 제1 소스 드라이버(321)가 식별 정보 [0000]을 전송하는 중이므로 시점 t2에서 공유 백 채널(SBC)의 값은 로우(Low)로 고정될 수 있다. 제2 소스 드라이버(322)는 시점 t2에서 로우(Low)로 고정된 공유 백 채널(SBC)의 값을 감지하여 제1 소스 드라이버(321)의 식별 정보 [0000]가 타이밍 컨트롤러(310)로 전송되고 있음을 인식하고, 자신의 식별 정보 [0011] 전송을 중단할 수 있다. 따라서 타이밍 컨트롤러(310)는, 우선 순위가 낮은 제2 소스 드라이버(322)가 상태 이상이나 성능 불량 등을 먼저 감지한 경우에도, 우선 순위가 높은 제1 소스 드라이버(321)의 상태 이상, 성능 불량 등을 우선적으로 인식할 수 있다.
도 9 및 도 10에 도시한 실시예에서 제1 소스 드라이버(321)는 식별 정보 [0000] 및 포스트앰블(END)을 전송한 후, 공유 백 채널(SBC)의 값을 로우(Low)로 유지할 수 있다. 타이밍 컨트롤러(310)는 제1 소스 드라이버(321)의 식별 정보인 [0000]과 포스트앰블(END)을 수신한 후 로우(Low) 값을 유지하는 공유 백 채널(SBC)을 통해, 제1 소스 드라이버(321)에서 상태 이상, 성능 불량 등이 발생하였음을 감지하고, 제1 소스 드라이버(321)를 재구동 또는 리셋할 수 있다.
도 11을 참조하면, 제2 및 제3 소스 드라이버(322, 323)에서 동시에 상태 이상 또는 성능 불량이 발생할 수 있다. 따라서, 제2 및 제3 소스 드라이버(322, 323)는 공유 백 채널(SBC)을 통한 프리앰블(START) 전송을 동시에 시작할 수 있으며, 제2 및 제3 소스 드라이버(322, 323)의 식별 정보 역시 동시에 전송되기 시작할 수 있다. 제2 및 제3 소스 드라이버(322, 323) 각각의 식별 정보는 [0011], [0110]일 수 있다.
즉, 제2 소스 드라이버(322)의 식별 정보가 제3 소스 드라이버(323)의 식별 정보보다 작은 값을 가질 수 있으며, 이는 제2 소스 드라이버(322)가 제3 소스 드라이버(323)보다 높은 우선 순위를 갖기 때문일 수 있다. 도 11을 참조하면, 제3 소스 드라이버(323)는 식별 정보 [0110]을 전송하기 위해, 시점 t3에서 공유 백 채널(SBC)의 값을 하이(High)로 변경할 수 있다.
도 11에 도시한 실시예에서 제2 소스 드라이버(322)의 식별 정보 [0011]이 전송됨에 따라 시점 t3에서 공유 백 채널(SBC)의 값은 로우(Low)로 유지되며, 제3 소스 드라이버(323)는 시점 t3에서 로우(Low)로 유지되는 공유 백 채널(SBC) 값을 감지하여 제2 소스 드라이버(322)가 식별 정보를 전송하고 있음을 인식할 수 있다. 따라서 제3 소스 드라이버(323)는 시점 t3 이후 식별 정보 전송을 중단할 수 있으며, 타이밍 컨트롤러(310)는 상대적으로 높은 우선 순위를 갖는 제2 소스 드라이버(322)의 식별 정보만을 수신할 수 있다. 포스트앰블(END)의 전송이 완료된 후 공유 백 채널(SBC)의 값이 로우(Low)로 유지되면, 타이밍 컨트롤러(310)는 수신한 식별 정보 [0011]에 기초하여 제2 소스 드라이버(322)에서 상태 이상 또는 성능 불량 등이 발생한 것으로 판단하고, 제2 소스 드라이버(322)를 재구동 또는 리셋시킬 수 있다.
즉, 본 발명의 실시예에서는 각 소스 드라이버(321-326)의 우선 순위를 고려하여 복수 개의 소스 드라이버들(321-326)에 식별 정보를 부여할 수 있다. 예를 들어, 더 높은 우선 순위를 가질수록 소스 드라이버(321-326)에 더 작은 값의 식별 정보가 부여되며, 더 낮은 우선 순위를 가질수록 소스 드라이버(321-326)에 더 큰 값의 식별 정보가 부여될 수 있다. 이는 소스 드라이버들(321-326)이 하나의 공유 백 채널(SBC)에 오픈 드레인 방식으로 연결되기 때문일 수 있으며, 소스 드라이버들(321-326)과 공유 백 채널(SBC)의 연결 구조가 변경될 경우 우선 순위와 식별 정보의 관계 역시 달라질 수 있을 것이다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 본 발명의 기본적인 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1, 1A: 디스플레이 장치
10, 100, 300: 디스플레이 구동 장치
11, 110, 310: 타이밍 컨트롤러
13, 13A, 120, 320: 소스 드라이버

Claims (10)

  1. 소정의 주기성을 갖는 테스트 데이터를 생성하는 타이밍 컨트롤러; 및
    디스플레이 패널의 소스 라인들을 구동하며, 상기 테스트 데이터에서 비주기성이 나타나는 경우 비트 에러가 발생한 것으로 판단하여 비트 에러율(Bit Error Rate, BER)을 측정하는 소스 드라이버; 를 포함하고,
    상기 테스트 데이터의 주기성은 동작 환경, 상기 소스 드라이버에 연결된 패널의 특성, 혹은 상기 타이밍 컨트롤러와 상기 소스 드라이버 사이의 신호 경로에 발생하는 전자파 간섭에 의해 결정되는 것을 특징으로 하는 디스플레이 구동 장치.
  2. 제1항에 있어서,
    상기 타이밍 컨트롤러는, 상기 디스플레이 패널과 상기 소스 드라이버의 특성 및 동작 환경 중 적어도 하나에 기초하여 상기 테스트 데이터를 생성하는 디스플레이 구동 장치.
  3. 제1항에 있어서,
    상기 타이밍 컨트롤러는, 상기 소스 드라이버가 상기 테스트 데이터를 이용하여 상기 소스 라인들을 구동하는 동안, 상기 소스 드라이버의 부하(load)가 최대가 되도록 상기 테스트 데이터를 생성하는 디스플레이 구동 장치.

  4. 제3항에 있어서,
    상기 테스트 데이터를 이용하여 상기 소스 라인들을 구동하는 동안, 상기 소스 드라이버의 소모 전력이 최대값을 갖는 디스플레이 구동 장치.
  5. 제1항에 있어서,
    상기 소스 드라이버는, 상기 타이밍 컨트롤러와 통신 가능하도록 연결되며, 상기 테스트 데이터를 이용하여 상기 비트 에러율을 측정하는 인터페이스 유닛을 포함하는 디스플레이 구동 장치.
  6. 제5항에 있어서,
    상기 테스트 데이터로부터 검출되는 비트 에러의 개수가 소정의 임계 개수 이상이면, 상기 인터페이스 유닛은 상기 소스 드라이버가 불량인 것으로 판단하는 디스플레이 구동 장치.
  7. 제1항에 있어서,
    상시 소스 드라이버는, 상기 소스 라인들에 대응하는 픽셀 데이터를 상기 테스트 데이터로부터 추출하고, 상기 디스플레이 패널에서 서로 인접하는 상기 소스 라인들 각각에 대응하는 상기 픽셀 데이터의 차이를 계산하여 상기 테스트 데이터의 비주기성을 판단하는 디스플레이 구동 장치.
  8. 제1항에 있어서,
    상기 소스 드라이버는 하나의 공유 백 채널(Shared Back Channel, SBC)을 통해 상기 타이밍 컨트롤러와 연결되는 복수의 소스 드라이버들을 포함하며,
    상기 소스 드라이버들 각각은 상기 테스트 데이터로부터 상기 비트 에러율을 측정하여 이상 상태 발생 여부를 판단하는 디스플레이 구동 장치.
  9. 제8항에 있어서,
    상기 소스 드라이버들 중 적어도 하나에서 이상 상태가 발생한 것으로 판단되면, 상기 하나의 공유 백 채널을 통해 이상 상태가 발생한 소스 드라이버의 식별 정보를 상기 타이밍 컨트롤러에 전송하는 디스플레이 구동 장치.
  10. 삭제
KR1020160113129A 2016-09-02 2016-09-02 디스플레이 구동 장치 KR102543180B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160113129A KR102543180B1 (ko) 2016-09-02 2016-09-02 디스플레이 구동 장치
US15/454,062 US10600346B2 (en) 2016-09-02 2017-03-09 Display driving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160113129A KR102543180B1 (ko) 2016-09-02 2016-09-02 디스플레이 구동 장치

Publications (2)

Publication Number Publication Date
KR20180026140A KR20180026140A (ko) 2018-03-12
KR102543180B1 true KR102543180B1 (ko) 2023-06-14

Family

ID=61280676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160113129A KR102543180B1 (ko) 2016-09-02 2016-09-02 디스플레이 구동 장치

Country Status (2)

Country Link
US (1) US10600346B2 (ko)
KR (1) KR102543180B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108923861A (zh) * 2018-06-15 2018-11-30 青岛海信电器股份有限公司 信号传输方法、装置、终端及可读存储介质
US11783739B2 (en) * 2020-09-10 2023-10-10 Apple Inc. On-chip testing architecture for display system
JP2023146480A (ja) * 2022-03-29 2023-10-12 ラピステクノロジー株式会社 表示装置及びソースドライバ
KR20230159767A (ko) * 2022-05-13 2023-11-22 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050259099A1 (en) * 2004-05-24 2005-11-24 Seiko Epson Corporation Current supply circuit, current supply device, voltage supply circuit, voltage supply device, electro-optical device, and electronic apparatus
US20120146965A1 (en) * 2010-12-13 2012-06-14 Dong-Hoon Baek Display driver circuit, operating method thereof, and user device including the same
US20130036335A1 (en) * 2011-08-05 2013-02-07 Apple Inc. Devices and methods for bit error rate monitoring of intra-panel data link

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04312092A (ja) * 1991-04-11 1992-11-04 Sony Corp ディジタル伝送テスト信号発生回路
KR100224836B1 (ko) 1997-02-21 1999-10-15 윤종용 비트 에러 레이트 측정장치
GB2383137B (en) 2001-12-17 2005-06-29 Micron Technology Inc DVI link with circuit and method for test
GB2383240B (en) 2001-12-17 2005-02-16 Micron Technology Inc DVi link with parallel test data
KR100720555B1 (ko) 2005-04-29 2007-05-22 엘지전자 주식회사 수신감도 표시기능을 갖는 ｄｍｂ 단말기 및 이를 이용한수신감도 표시방법
US20100077211A1 (en) 2008-09-24 2010-03-25 Apple Inc. Bit-error rate tester with pattern generation
JP5154585B2 (ja) 2010-01-12 2013-02-27 アンリツ株式会社 誤り率測定装置及び方法
KR101187571B1 (ko) 2010-12-28 2012-10-05 주식회사 실리콘웍스 Ｂｅｒｔ 기능이 추가된 타이밍 컨트롤러와 소스 드라이버 사이의 데이터 전송 방법 및 장치
KR101186102B1 (ko) 2011-03-18 2012-09-28 주식회사 실리콘웍스 표시장치의 구동회로
KR101872430B1 (ko) 2011-08-25 2018-07-31 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR101885186B1 (ko) 2011-09-23 2018-08-07 삼성전자주식회사 공유 백 채널을 통한 데이터 전송 방법 및 데이터 전송을 위한 멀티 펑션 드라이버 회로 그리고 이를 채용한 디스플레이 구동 장치
KR101333519B1 (ko) 2012-04-30 2013-11-27 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
KR102129552B1 (ko) 2014-03-20 2020-07-02 주식회사 실리콘웍스 소스 드라이버 및 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050259099A1 (en) * 2004-05-24 2005-11-24 Seiko Epson Corporation Current supply circuit, current supply device, voltage supply circuit, voltage supply device, electro-optical device, and electronic apparatus
US20120146965A1 (en) * 2010-12-13 2012-06-14 Dong-Hoon Baek Display driver circuit, operating method thereof, and user device including the same
US20130036335A1 (en) * 2011-08-05 2013-02-07 Apple Inc. Devices and methods for bit error rate monitoring of intra-panel data link

Also Published As

Publication number Publication date
US20180068600A1 (en) 2018-03-08
US10600346B2 (en) 2020-03-24
KR20180026140A (ko) 2018-03-12

Similar Documents

Publication Publication Date Title
KR102543180B1 (ko) 디스플레이 구동 장치
US9099023B2 (en) Display driver circuit, operating method thereof, and user device including the same
US8775879B2 (en) Method and apparatus for transmitting data between timing controller and source driver, having bit error rate test function
US10403218B2 (en) Mura compensation circuit and method, driving circuit and display device
US9305483B2 (en) Display device including a timing controller with a self-recovery block and method for driving the same
US8982026B2 (en) Sub-pixel circuit, display panel and driving method thereof
KR100866952B1 (ko) 홀드 타입의 디스플레이 패널 구동 장치 및 방법
US20080284761A1 (en) Interface and method for image data transmission
JP2011248329A (ja) 液晶表示装置とその駆動方法
KR102566997B1 (ko) 타이밍 컨트롤러 및 이를 포함하는 디스플레이 구동 회로
US7342410B2 (en) Display device and pixel testing method thereof
US10008140B2 (en) Bright dot detection method and display panel
KR102450859B1 (ko) 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치
US9275590B2 (en) Liquid crystal display and driving method capable of adaptively changing a problem pattern
CN111489712B (zh) 一种像素矩阵驱动装置及显示器
US10755629B2 (en) Display screen, pixel driving method and display device
US10109229B2 (en) Display panel driving circuit and compensation method thereof
CN109658898B (zh) 防止读取数据出错的电路、方法及显示装置
KR20140074604A (ko) 액정표시장치 및 그 구동 방법
KR20110018722A (ko) 액정표시장치와 그 데이터 극성 제어방법
KR20130038683A (ko) 구동 장치 및 이를 포함하는 표시 장치
KR102264272B1 (ko) 표시 장치 및 그 표시 장치의 불량 검출 방법
US20150160906A1 (en) Interface and display connected to the same
KR102385626B1 (ko) 타이밍 컨트롤러 및 그 불량 감지 방법과, 이를 이용한 표시 장치
CN113380175A (zh) 显示面板的驱动方法和显示设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right