KR102129552B1 - 소스 드라이버 및 디스플레이 장치 - Google Patents

소스 드라이버 및 디스플레이 장치 Download PDF

Info

Publication number
KR102129552B1
KR102129552B1 KR1020140032474A KR20140032474A KR102129552B1 KR 102129552 B1 KR102129552 B1 KR 102129552B1 KR 1020140032474 A KR1020140032474 A KR 1020140032474A KR 20140032474 A KR20140032474 A KR 20140032474A KR 102129552 B1 KR102129552 B1 KR 102129552B1
Authority
KR
South Korea
Prior art keywords
signal
source driver
lock
source
status information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140032474A
Other languages
English (en)
Other versions
KR20150109569A (ko
Inventor
오광일
한윤택
강광명
전현규
김언영
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020140032474A priority Critical patent/KR102129552B1/ko
Priority to PCT/KR2015/002223 priority patent/WO2015141969A1/ko
Publication of KR20150109569A publication Critical patent/KR20150109569A/ko
Application granted granted Critical
Publication of KR102129552B1 publication Critical patent/KR102129552B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 소스 드라이버의 락 상태와 같은 상태 정보를 모니터링하는 것을 개선한 소스 드라이버 및 디스플레이 장치를 개시하며, 캐스케이드 경로를 형성하고 모니터링할 특정 위치를 선택하기 위한 테스트 신호를 제공함으로써 개별 소스 드라이버의 락 신호 또는 상태 정보를 모니터링할 수 있다.

Description

소스 드라이버 및 디스플레이 장치{COLUMN DRIVER AND DISPLAY APPARATUS}
본 발명은 디스플레이 장치에 관한 것으로서, 보다 상세하게는 소스 드라이버의 락 상태와 같은 상태 정보를 모니터링하는 것을 개선한 소스 드라이버 및 디스플레이 장치에 관한 것이다.
최근 디스플레이 장치는 액정 디스플레이(LCD) 장치, 발광 다이오드 디스플레이(LED) 장치 및 유기 발광 다이오드 디스플레이(OLED) 장치 등 다양하게 개발되고 있다.
디스플레이 장치는 패널에 화상을 표현하기 위하여 게이트 드라이버, 소스 드라이버, 타이밍 컨트롤러 및 파워 회로 등 다양한 부품을 실장한다.
타이밍 컨트롤러는 화상을 표현하기 위한 디스플레이 데이터를 소스 드라이버에 제공하며, 소스 드라이버는 디스플레이 데이터에 대응하는 소스 구동 신호를 생성하고 패널에 소스 구동 신호를 제공한다. 소스 드라이버는 패널의 크기나 해상도를 고려하여 패널에 대하여 복수 개가 실장될 수 있다.
디스플레이 데이터를 전송하기 위한 타이밍 컨트롤러와 소스 드라이버 간의 신호 인터페이스는 다양한 방법으로 구현될 수 있다. 그 일례로, CEDS(Clock Embedded Data signaling) 방식이 제시될 수 있다. CEDS 방식은 데이터 신호 사이에 클럭 신호와 제어 데이터를 임베드(Embed)한 패킷을 전송하는 신호 인터페이스 방식이다.
상기와 같이 패킷으로 디스플레이 데이터가 전송되는 경우, 디스플레이 데이터에 포함된 데이터 신호와 클럭 신호는 소스 드라이버에서 복원된다.
타이밍 컨트롤러는 클럭 신호를 복원하기 위하여 소스 드라이버에 클럭 트레이닝을 위한 디스플레이 데이터를 제공한다. 클럭 트레이닝을 위하여, 소스 드라이버는 데이터 신호를 제외한 클럭 신호만 포함하는 클럭 트레이닝 패턴(Clock Training Pattern)을 갖는 디스플레이 데이터를 수신하며 클럭 신호를 복원하는 클럭 트레이닝 동작을 수행한다.
클럭 트레이닝 동작에 의하여 소스 드라이버에서 클럭 신호가 복원되면, 타이밍 컨트롤러는 데이터 신호와 클럭 신호를 포함하는 디스플레이 데이터를 전송한다. 그 후, 소스 드라이버는 복원된 클럭 신호를 이용하여 데이터 신호에 대응하는 소스 구동 신호를 생성한다.
상기한 과정에서, 소스 드라이버는 클럭 신호의 복원이 완료되지 않아서 위상이 언락(Unlock)된 경우에 대응하여 디스에이블 상태의 락 신호(LOCK)를 타이밍 컨트롤러에 피드백하고, 클럭 신호의 복원이 완료되어서 위상이 락(lock)된 경우에 대응하여 인에이블 상태의 락 신호를 타이밍 컨트롤러에 피드백한다.
대개의 경우, 디스플레이 장치는 복수 개의 소스 드라이버를 실장하며, 락 신호(LOCK)를 타이밍 컨트롤러에 전송하기 위한 캐스케이드(Cascade) 경로가 제공될 수 있다. 상기한 캐스케이드 경로는 이전 단계의 락 신호(LOCK)와 현재 단계의 락 신호(LOCK)를 비교하고 비교한 결과를 다음 단계로 전송하도록 형성될 수 있다.
상기와 같이 각 소스 드라이버들의 락 신호(LOCK)를 타이밍 컨트롤러에 전송하는 경우, 복수 개의 소스 드라이버들 중 어느 하나의 락 신호(LOCK)가 디스에이블 상태여도 결과적으로 타이밍 컨트롤러에 피드백되는 락 신호(LOCK)는 디스에이블 상태이다.
그러므로, 타이밍 컨트롤러는 소스 드라이버들 중 어느 하나에서 락 페일(Lock Fail)이 발생한 것을 판단할 수 있을 뿐 락 페일이 발생한 소스 드라이버를 분별하기 어렵다.
그러므로, 디스플레이 장치는 락 페일(lock fail)이 발생한 위치를 판단하기 어렵고 소스드라이버들의 개별적인 상태를 모니터링하는데 제한이 있다.
따라서, 타이밍 컨트롤러가 락 페일과 같은 각 소스 드라이버의 개별 상태 정보를 정확히 수집할 수 있는 기술이 제시될 필요성이 있다.
본 발명은 락 신호와 같은 로직 신호의 페일이 발생한 경우, 복수 개의 소스 드라이버들 중에서 락 페일이 발생한 위치를 타이밍 컨트롤러에서 확인할 수 있는 소스 드라이버 및 디스플레이 장치를 제공함을 목적으로 한다.
또한, 본 발명은 복수 개의 소스 드라이버를 경유하는 캐스케이드 경로를 제공하며, 상기 캐스게이트 경로를 이용하여 락 신호를 포함한 제어 신호의 상태를 모니터링할 수 있는 소스 드라이버 및 디스플레이 장치를 제공함을 다른 목적으로 한다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 소스 드라이버는, 타이밍 컨트롤러에서 제공되는 디스플레이 데이터에 대응하는 소스 구동 신호를 출력하는 신호 처리부; 상기 디스플레이 데이터를 상기 소스 구동 신호로 처리하는데 필요한 제어 신호를 상기 신호 처리부에 제공하고, 외부에서 제공되는 테스트 신호에 대응하여 상기 제어 신호의 상태와 미리 설정된 값 중 하나를 표현하는 상태 정보를 제공하는 신호 제공부; 및 상기 상태 정보에 대응하는 전송 신호를 출력하는 전송 회로;를 포함함을 특징으로 한다.
또한, 본 발명에 따른 디스플레이 장치는, 디스플레이 데이터를 제공하는 타이밍 컨트롤러; 및 상기 디스플레이 데이터에 대응하는 소스 구동 신호를 출력하며, 외부에서 제공되는 테스트 신호에 대응하여 상기 제어 신호의 상태와 미리 설정된 값 중 하나를 표현하는 상태 정보를 생성하고, 상기 상태 정보에 대응하는 전송 신호를 제공하는 복수 개의 소스 드라이버;를 포함하며, 첫째의 상기 소스 드라이버에서 생성되는 상기 전송 신호가 나머지 상기 소스 드라이버를 순차적으로 경유한 후 상기 타이밍 컨트롤러로 전송되고, 상기 첫째의 소스 드라이버에서 상기 전송 신호는 미리 설정된 값과 상기 상태 정보를 조합하여 생성되며, 상기 나머지 소스 드라이버에서 상기 전송 신호는 이전 단계의 상기 소스 드라이버의 상기 전송 신호와 현재 단계의 상기 소스 드라이버의 상기 상태 정보를 조합하여 생성됨을 특징으로 한다.
따라서, 본 발명에 의하면 원하는 소스 드라이버의 상태 정보를 모니터링할 수 있고, 복수 개의 소스 드라이버들 중에서 락 페일이 발생한 위치를 타이밍 컨트롤러에서 확인할 수 있다.
또한, 본 발명에 의하면 각 소스 드라이버의 상태 정보를 수집할 수 있는 캐스케이드 경로가 제공될 수 있으며, 상기 캐스게이트 경로를 이용하여 락 신호를 포함한 제어 신호의 상태를 모니터링할 수 있다.
그러므로, 본 발명은 복수 개의 소스 드라이버의 개별적인 상태를 모니터링할 수 있는 효율성을 제공할 수 있다.
도 1은 본 발명의 바람직한 실시예의 소스 드라이버 및 디스플레이 장치에 따른 실시예의 블록도.
도 2는 디스플레이 데이터의 패킷 구조도.
도 3은 본 발명의 실시예에 의한 테스트가 수행되는 것을 설명하는 타이밍 차트.
도 4는 본 발명의 소스 드라이버 및 디스플레이 장치에 따른 다른 실시예의 블록도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
본 발명은 소스 드라이버와 디스플레이 장치를 개시하며, 소스 드라이버는 상태 정보를 개별적으로 피드백할 수 있으며, 디스플레이 장치의 타이밍 컨트롤러는 복수 개의 소스 드라이버 중 선택된 위치의 소스 드라이버의 상태 정보를 수신할 수 있다. 여기에서, 소스 드라이버는 집적 회로로 구현될 수 있다.
본 발명에서 상태 정보는 디스플레이 데이터의 수신, 디스플레이 데이터에 포함된 데이터 신호 또는 클럭 신호의 복원, 데이터 신호에 대응하는 소스 구동 신호의 생성 또는 소스 구동 신호의 출력에 직간접으로 관련된 소스 드라이버 내부의 제어신호를 포함할 수 있다. 상기한 상태 정보는 각 제어 신호 또는 둘 이상의 제어 신호가 조합된 것으로 정의될 수 있다. 제어 신호는 로직 신호가 예시될 수 있으며, 본 발명의 실시예는 락 신호(LOCK)를 제어 신호의 일례로서 예시하여 설명한다.
본 발명에서, 디스플레이 데이터는 데이터 신호 사이에 클럭 신호와 제어 데이터가 데이터 신호 사이에 임베드(Embed)된 CEDS 방식의 포맷을 갖는 신호로 정의될 수 있다. CEDS 방식의 디스플레이 데이터에 포함되는 데이터 신호와 클럭 신호 및 제어 신호는 동일 신호선을 통하여 전송된다. 그리고, CEDS 방식의 디스플레이 데이터의 데이터 신호와 클럭 신호는 동일한 레벨과 동일한 진폭을 갖도록 표현될 수 있다. 그리고, CEDS 방식의 디스플레이 데이터의 제어 데이터도 데이터 신호 및 클럭 신호와 동일한 레벨과 동일한 진폭을 갖도록 표현될 수 있다.
디스플레이 데이터는 후술되는 도 2와 같이 디스플레이 데이터가 존재하는 데이터 신호 구간(DT), 클럭 신호가 존재하는 클럭 신호 구간(CT) 및 제어 데이터가 존재하는 제어 데이터 구간(P)으로 구분될 수 있다. 데이터 신호 구간(DT)에는 데이터 신호, 클럭 신호 및 제어 데이터가 각 화소 단위 또는 복수의 화소 단위로 주기적으로 존재할 수 있고, CEDS 방식의 포맷을 가질 수 있다. 즉, 클럭 신호 및 제어 데이터는 데이터 신호에 임베드된다. 클럭 신호 구간(T)에는 클럭 신호만 존재할 수 있고, 제어 데이터 구간(P)에는 제어 데이터만 존재할 수 있다. 본 발명에서 제어 데이터는 후술되는 테스트 신호(PL)를 포함할 수 있다.
또한, 디스플레이 데이터에 의하여 패널에는 주기적인 프레임을 포함하는 화상이 형성되며, 각 프레임은 복수 개의 수평 라인을 포함한다. 여기에서, 각 수평 라인은 데이터 신호 구간(DT)에 대응될 수 있다. 그리고, 각 수평 라인의 사이에는 수평 블랭크 구간이 존재하고, 각 프레임 사이에는 수직 블랭크 구간이 존재한다. 수평 블랭크 구간과 수직 블랭크 구간에는 상기한 클럭 신호 구간(CT) 및 제어 데이터 구간(P)이 포함될 수 있고 클럭 트레이닝 패턴의 디스플레이 데이터를 이용한 클럭 트레이닝 동작이 수행될 수 있다.
또한, 본 발명에서, 각 소스 드라이버의 상태 정보를 수집하기 위하여, 소스 드라이버는 테스트 신호(PL)를 수신할 수 있으며, 테스트 신호(PL)가 인에이블 상태인 구간은 테스트 구간이라 정의할 수 있고, 테스트 신호(Pl)가 디스인에이블 상태인 구간은 노멀 구간이라 정의할 수 있다. 본 발명에서 인에이블 상태는 로직 하이 즉 하이(H)로 표시하고 디스에이블 상태는 로직 로우 즉 로우(L)로 표시한다.
도 1을 참조하면, 본 발명의 실시예에 따른 디스플레이 장치는 타이밍 컨트롤러(10)와 소스 드라이버들(20, 22, 24)을 포함한다.
타이밍 컨트롤러(10)는 소스 드라이버들(20, 22, 24)에 디스플레이 데이터들(DD1, DD2, DD3)을 제공하고, 소스 드라이버(24)에서 전송 신호(TL3)를 수신하도록 구성된다.
타이밍 컨트롤러(10)는 외부 디스플레이 소스(도시되지 않음)로부터 제공되는 데이터 신호와 클럭 신호 및 제어 데이터를 이용하여 도 2와 같은 포맷을 갖는 디스플레이 데이터들(DD1, DD2, DD3)을 구성하고, 디스플레이 데이터들(DD1, DD2, DD3)을 소스 드라이버들(20, 22, 24)에 각각 제공한다.
타이밍 컨트롤러(10)는 도 2와 같이 데이터 신호 구간(DT), 클럭 신호 구간(CT) 및 제어 데이터 구간(P)으로 구분되는 디스플레이 데이터들(DD1, DD2, DD3)을 생성하는 것으로 예시할 수 있다. 제어 데이터 구간(P)의 제어 데이터는 후술되는 테스트 신호(PL)를 포함할 수 있다.
타이밍 컨트롤러(10)는 테스트를 원하는 소스 드라이버에 하이(H) 상태의 테스트 신호(PL)를 제공하고 테스트를 원하지 않는 소스 드라이버에 로우(L) 상태의 테스트 신호(PL)를 제공할 수 있다.
그리고, 타이밍 컨트롤러(10)는 소스 드라이버(24)의 전송 신호(TL3)의 상태를 참조하여 선택된 소스 드라이버의 상태 정보를 모니터링 할 수 있다. 이에 대하여 소스 드라이버들(20, 22, 24)의 구성을 참조하여 후술한다.
각 소스 드라이버(20, 22, 24)는 각 디스플레이 데이터(DD1, DD2, DD3)에 대응하는 소스 구동 신호(SOUT1, SOUT2, SOUT3)를 각각 출력하며, 테스트 신호(PL)의 상태에 대응하여 락 신호(LOCK)와 미리 설정된 값 중 하나를 표현하는 상태 정보(iLOCK)를 생성하고, 상태 정보(iLOCK)를 참조한 전송 신호(TL1, TL2, TL3)를 각각 제공하도록 구성된다.
여기에서, 소스 드라이버(20)의 전송 신호(TL1)는 소스 드라이버들(22, 24)을 경유한 후 타이밍 컨트롤러(10)로 전송되고, 소스 드라이버(22)의 전송 신호(TL2)는 소스 드라이버(24)를 경유한 후 타이밍 컨트롤러(10)로 전송되며, 소스 드라이버(24)의 전송 신호(TL3)는 직접 컨트롤러(10)로 전송된다.
소스 드라이버(20)는 고정 값(VCC)과 상태 정보(iLOCK)를 조합하여 전송 신호(TL1)를 생성하고, 소스 드라이버(22)는 소스 드라이버(20)의 전송 신호(TL1)와 자신의 상태 정보(iLOCK)를 조합하여 전송 신호(TL2)를 생성하며, 소스 드라이버(24)는 소스 드라이버(22)의 전송 신호(TL2)와 자신의 상태 정보(iLOCK)를 조합하여 전송 신호(TL3)를 생성한다.
상기와 같이 본 발명의 실시예는 세 개의 소스 드라이버(20, 22, 24)를 포함한 것으로 예시된다. 이는 설명을 위한 예시일 뿐이며, 전송 신호를 전송하는 캐스케이드 경로가 네 개 이상의 소스 드라이버들을 경유하여 형성되도록 실시예가 구성될 수 있다. 도 1의 경우, 캐스케이드 경로는 전송 신호들(TL1, TL2, TL3)이 전송되는 경로를 포함하는 것으로 정의될 수 있다.
먼저, 소스 드라이버(20)의 구성을 설명한다. 소스 드라이버(20)는 신호 처리부(40)와, 신호 제공부(42) 및 전송 회로(44)를 포함하는 것으로 정의될 수 있다.
여기에서, 신호 처리부(40)는 타이밍 컨트롤러(10)에서 제공되는 디스플레이 데이터(DD1)에 대응하는 소스 구동 신호(SOUT1)를 출력하는 구성 요소를 포함할 수 있다. 도 1에서, 상기한 신호 처리부(40)는 복원부(30)와 프로세서(32)를 포함하는 것으로 정의될 수 있다.
그리고, 신호 제공부(42)는 디스플레이 데이터(DD1)를 소스 구동 신호(SOUT1)로 처리하는데 필요한 제어 신호를 제공하는 구성 요소를 포함할 수 있다. 도 1에서, 상기한 신호 제공부(42)는 락 신호(LOCK)를 신호 처리부(40)의 복원부(30)에 제공하고 테스트 신호(PL)에 대응하여 락 신호(LOCK)와 미리 설정된 값 중 하나를 표현하는 상태 정보(iLOCK)를 제공하는 락 신호 발생기(34)를 포함하는 것으로 정의될 수 있다.
그리고, 전송 회로(44)는 상태 정보(iLOCK)를 전송하는 구성요소를 포함할 수 있다. 도 1에서 상기한 전송 회로(44)는 앤드 게이트(36)를 포함하는 것으로 정의할 수 있다.
보다 구체적으로, 복원부(30)는 디스플레이 데이터(DD1)에 포함되어 전송된 클럭 신호(CLK), 데이터 신호(DATA) 및 테스트 신호(PL)를 복원한다. 복원부(30)에서 복원된 클럭 신호(CLK) 및 테스트 신호(PL)는 락 신호 발생기(34)에 제공된다. 또한, 복원부(30)에서 복원된 클럭 신호(CLK)는 데이터 신호(DATA) 복원에 이용되며, 복원부(30)는 복원된 데이터 신호(DATA)를 후술되는 프로세서(32)에 제공한다. 클럭 신호(CLK), 데이터 신호(DATA) 및 테스트 신호(PL)를 복원하는 복원부(30)의 구성 및 동작은 통상적으로 실시될 수 있는 것이므로 이에 대한 구체적인 설명은 생략한다.
프로세서(32)는 복원부(30)에서 제공된 데이터 신호(DATA)를 이용하여 소스 구동 신호(SOUT1)를 생성하고 생성된 소스 구동 신호(SOUT1)를 출력한다.
락신호 발생기(34)는 복원부(30)에서 테스트 신호(PL)와 클럭 신호(CLK)를 제공받고, 복원부(30)에 락 신호(LOCK)를 제공하며, 앤드 게이트(36)에 상태 정보(iLOCK)를 제공한다.
락 신호 발생기(34)는 클럭 신호(CLK)가 락 상태이면 하이(H) 상태의 락 신호(LOCK)를 복원부(30)에 제공하고 클럭 신호(CLK)가 언락(Unlock) 상태이면 로우(L) 상태의 락 신호(LOCK)를 복원부에 제공한다. 락 신호 발생기(34)는 기준 클럭 신호(미도시)를 이용하여 클럭 신호(CLK)의 락 상태를 판단할 수 있으며, 기준 클럭 신호는 내부에서 생성된 일정한 주파수를 갖는 신호 또는 복원부(30)에서 제공되는 복원되기 전의 클럭 신호가 이용될 수 있다. 즉, 락 신호 발생기(34)는 기준 클럭 신호와 클럭 신호(CLK)의 위상이 동기된 상태에 대응하여 하이(H) 상태 또는 로우(L) 상태의 락 신호(LOCK)를 제공한다.
또한, 락 신호 발생기(34)는 테스트 신호(PL)가 하이(H) 상태이면 제어 신호인 락 신호(LOCK)를 그대로 상태 정보(iLOCK)로 제공하고 테스트 신호(PL)가 로우(L) 상태이면 락 신호(LOCK)의 상태와 무관하게 미리 설정된 값을 갖도록 상태 정보(iLOCK)를 제공한다. 로우(L) 상태의 테스트 신호(PL)에 대응하여 상태 정보(iLOCK)로 제공되는 미리 설정된 값은 논리 레벨 하이로 제공됨이 바람직하다.
소스 드라이버(20)의 앤드 게이트(36)는 논리 레벨 하이에 대응하는 고정 값(VCC)과 락 신호 발생기(34)의 상태 정보(iLOCK)를 논리곱하고 논리곱 결과를 전송 신호(TL1)로서 출력한다.
앤드 게이트(36)는 상태 정보(iLOCK)를 전송하기 위하여 구성된 것이다. 소스 드라이버(20)에 구성된 앤드 게이트(36)는 고정 값(Vcc)과 상태 정보(iLOCK)를 논리곱한 결과를 전송 신호(TL1)로 출력하며, 그 결과 락 신호 발생기(34)의 상태 정보(iLOCK)가 그대로 전송 신호(TL1)로 출력된다. 이와 달리 소스 드라이버(22)의 앤드 게이트(36)는 락 신호 발생기(34)의 상태 정보(iLOCK)와 소스 드라이버(20)의 전송 신호(TL1)를 논리곱한 결과를 전송 신호(TL2)로 출력하도록 구성되며, 소스 드라이버(24)의 앤드 게이트(36)는 락 신호 발생기(34)의 상태 정보(iLOCK)와 소스 드라이버(22)의 전송 신호(TL2)를 논리곱한 결과를 전송 신호(TL3)로 출력하도록 구성된다.
본 발명의 실시예가 상술한 도 1과 같이 구성될 수 있으며, 도 1의 실시예를 이용하여 도 3과 같이 소스 드라이버를 모니터링하는 방법을 설명한다.
소스 드라이버들(20, 22, 24) 중 특정한 위치의 소스 드라이버에 대한 상태 정보를 얻기를 원하는 경우, 타이밍 컨트롤러(10)는 원하는 위치의 소스 드라이버에 하이(H) 상태의 테스트 신호(PL)를 제공할 수 있다. 타이밍 컨트롤러(10)에서 원하는 위치의 소스 드라이버에 하이(H) 상태의 테스트 신호(PL)를 제공하는 구간은 도 3과 같이 테스트 구간으로 정의할 수 있다.
보다 구체적으로, 소스 드라이버(20)의 상태 정보(iLOCK)를 얻기 원하는 경우, 소스 드라이버(22)의 상태 정보(iLOCK)를 얻기 원하는 경우 및 소스 드라이버(24)의 상태 정보(iLOCK)를 얻기 원하는 경우를 각각 설명한다.
먼저, 소스 드라이버(20)의 상태 정보(iLOCK)를 얻기 원하는 경우, 타이밍 컨트롤러(10)는 하이(H) 상태의 테스트 신호(PL)를 포함하는 디스플레이 데이터(DD1)를 소스 드라이버(20)에 제공한다. 또한, 타이밍 제어부(10)는 로우(L) 상태의 테스트 신호(PL)를 포함하는 디스플레이 데이터(DD2, DD3)를 소스 드라이버(22, 24)에 각각 제공한다. 여기에서, 테스트 신호(PL)은 수평 블랭크 구간 또는 수직 블랭크 구간의 제어 데이터 구간(P)에 제공될 수 있다.
하이(H) 상태의 테스트 신호(PL)를 제공받은 소스 드라이버(20)의 복원부(30)는 하이(H) 상태의 테스트 신호(PL)를 락 신호 발생기(34)에 제공한다.
락 신호 발생기(34)는 하이(H) 상태의 테스트 신호(PL)에 대응하여 현재 상태의 락 신호(LOCK)를 그대로 상태 정보(iLOCK)로 제공한다. 즉, 도 3과 같이 테스트 구간에 대응하여 상태 정보(iLOCK)는 락 신호(LOCK)의 변화를 따도록 출력된다.
그 결과, 소스 드라이버(20)의 앤드 게이트(36)는 고정 값(VCC)과 상태 정보(iLOCK)를 논리곱한다. 고정 값(Vcc)는 논리적으로 하이 값에 해당하는 전압이며, 소스 드라이버(20)의 내부에서 생성되거나 또는 소스 드라이버(20)의 전압 인가 단자를 통하여 외부(일례로, 타이밍 컨트롤러(10))에서 제공될 수 있다. 결국, 소스 드라이버(20)의 앤드 게이트(36)는 락 신호 발생기(34)의 상태 정보(iLOCK)를 그대로 전송 신호(TL1)로 출력한다.
소스 드라이버(20)의 상태 정보(iLOCK)는 소스 드라이버(22)에 전달된다.
한편, 소스 드라이버들(22, 24)의 복원부(30)는 디스플레이 데이터(DD2)의 로우(L) 상태의 테스트 신호에 대응하여 락 신호 발생기(34)에 로우(L) 상태의 테스트 신호(PL)를 제공한다.
소스 드라이버들(22, 24)의 락 신호 발생기(34)는 로우(L) 상태의 테스트 신호(PL)에 대응하여 현재의 락 신호(LOCK)를 무시하고 논리적 하이 레벨에 대응하는 미리 고정된 값의 상태 정보(iLOCK)를 제공한다.
그 결과, 소스 드라이버(22)의 앤드 게이트(36)는 논리적 하이 레벨의 상태 정보(iLOCK)와 소스 드라이버(20)의 전송 신호(TL1)를 논리곱한다. 그리고, 소스 드라이버(24)의 앤드 게이트(36)는 논리적 하이 레벨의 상태 정보(iLOCK)와 소스 드라이버(22)의 전송 신호(TL2)를 논리곱한다. 결국, 소스 드라이버(22)의 앤드 게이트(36)는 수신된 전송 신호(TL1)를 그대로 전송 신호(TL2)로 출력하고, 소스 드라이버(24)의 앤드 게이트(36)는 수신된 전송 신호(TL2)를 그대로 전송 신호(TL3)로 출력한다.
상기와 같이 소스 드라이버(20)의 상태 정보(iLOCK)는 소스 드라이버들(22, 24)을 경유하는 캐스케이드 경로를 통하여 타이밍 컨트롤러(10)에 전송될 수 있다.
즉, 타이밍 컨트롤러(10)는 소스 드라이버(20)의 락 신호(LOCK)를 모니터링하기 위하여 하이(H) 상태의 테스트 신호(PL)를 소스 드라이버(20)에만 제공하고 그 결과 수신되는 전송 신호(TL3)를 이용하여 소스 드라이버(20)의 락 신호(LOCK)의 상태를 판단할 수 있다.
한편, 소스 드라이버(22)의 상태 정보(iLOCK)를 얻기 원하는 경우, 타이밍 컨트롤러(10)는 하이(H) 상태의 테스트 신호(PL)를 포함하는 디스플레이 데이터(DD2)를 소스 드라이버(22)에 제공한다. 또한, 타이밍 제어부(10)는 로우(L) 상태의 테스트 신호(PL)를 포함하는 디스플레이 데이터(DD1, DD3)를 소스 드라이버(20, 24)에 각각 제공한다.
하이(H) 상태의 테스트 신호(PL)를 제공받은 소스 드라이버(22)의 복원부(30)는 하이(H) 상태의 테스트 신호(PL)를 락 신호 발생기(34)에 제공한다.
소스 드라이버(22)의 락 신호 발생기(34)는 하이(H) 상태의 테스트 신호(PL)에 대응하여 현재 상태의 락 신호(LOCK)를 그대로 상태 정보(iLOCK)로 제공한다. 그리고, 소스 드라이버(22)의 앤드 게이트(36)는 소스 드라이버(22)에서 제공되는 전송 신호(TL1)와 상태 정보(iLOCK)를 논리곱한다. 여기에서, 전송 신호(TL1)는 후술되는 바와 같이 논리적으로 하이 값을 갖는다. 그러므로, 소스 드라이버(22)의 앤드 게이트(36)는 락 신호 발생기(34)의 상태 정보(iLOCK)를 그대로 전송 신호(TL2)로 출력한다.
소스 드라이버(22)의 상태 정보(iLOCK)는 소스 드라이버(24)에 전달된다.
소스 드라이버들(20, 24)의 락 신호 발생기(34)는 로우(L) 상태의 테스트 신호(PL)에 대응하여 현재의 락 신호(LOCK)를 무시하고 논리적 하이 레벨에 대응하는 미리 고정된 값의 상태 정보(iLOCK)를 제공한다.
그 결과, 소스 드라이버(20)의 앤드 게이트(36)는 논리적 하이 레벨의 상태 정보(iLOCK)와 논리적 하이 레벨 상태의 고정 값(Vcc)을 논리곱한다. 그리고, 소스 드라이버들(24)의 앤드 게이트(36)는 논리적 하이 레벨의 상태 정보(iLOCK)와 소스 드라이버(22)의 전송 신호(TL2)를 논리곱한다. 결국, 소스 드라이버(20)의 앤드 게이트(36)는 논리적 하이 레벨의 전송 신호(TL1)를 출력하고, 소스 드라이버(24)의 앤드 게이트(36)는 수신된 전송 신호(TL2)를 그대로 전송 신호(TL3)로 출력한다.
상기와 같이 소스 드라이버(22)의 상태 정보(iLOCK)는 소스 드라이버(24)를 경유하는 캐스케이드 경로를 통하여 타이밍 컨트롤러(10)에 전송될 수 있다.
즉, 타이밍 컨트롤러(10)는 소스 드라이버(22)의 락 신호(LOCK)를 모니터링하기 위하여 하이(H) 상태의 테스트 신호(PL)를 소스 드라이버(22)에만 제공하고 그 결과 수신되는 전송 신호(TL3)를 이용하여 소스 드라이버(22)의 락 신호(LOCK)의 상태를 판단할 수 있다.
또한편, 소스 드라이버(24)의 상태 정보(iLOCK)를 얻기 원하는 경우, 타이밍 컨트롤러(10)는 하이(H) 상태의 테스트 신호(PL)를 포함하는 디스플레이 데이터(DD3)를 소스 드라이버(24)에 제공한다. 또한, 타이밍 제어부(10)는 로우(L) 상태의 테스트 신호(PL)를 포함하는 디스플레이 데이터(DD1, DD2)를 소스 드라이버(20, 22)에 각각 제공한다.
하이(H) 상태의 테스트 신호(PL)를 제공받은 소스 드라이버(24)의 복원부(30)는 하이(H) 상태의 테스트 신호(PL)를 락 신호 발생기(34)에 제공한다.
소스 드라이버(24)의 락 신호 발생기(34)는 하이(H) 상태의 테스트 신호(PL)에 대응하여 현재 상태의 락 신호(LOCK)를 그대로 상태 정보(iLOCK)로 제공한다. 그리고, 소스 드라이버(24)의 앤드 게이트(36)는 소스 드라이버(22)에서 제공되는 전송 신호(TL2)와 상태 정보(iLOCK)를 논리곱한다. 여기에서, 전송 신호(TL2)는 후술되는 바와 같이 논리적으로 하이 값을 갖는다. 그러므로, 소스 드라이버(22)의 앤드 게이트(36)는 락 신호 발생기(34)의 상태 정보(iLOCK)를 그대로 전송 신호(TL3)로 출력한다.
소스 드라이버(24)의 상태 정보(iLOCK)는 타이밍 컨트롤러(10)에 제공된다.
소스 드라이버들(20, 22)의 락 신호 발생기(34)는 로우(L) 상태의 테스트 신호(PL)에 대응하여 현재의 락 신호(LOCK)를 무시하고 논리적 하이 레벨에 대응하는 미리 고정된 값의 상태 정보(iLOCK)를 제공한다.
그 결과, 소스 드라이버(20)의 앤드 게이트(36)는 논리적 하이 레벨의 상태 정보(iLOCK)와 논리적 하이 레벨 상태의 고정 값(Vcc)을 논리곱한다. 그리고, 소스 드라이버들(22)의 앤드 게이트(36)는 논리적 하이 레벨의 상태 정보(iLOCK)와 소스 드라이버(20)의 전송 신호(TL1)를 논리곱한다. 결국, 소스 드라이버들(20, 22)의 앤드 게이트(36)는 논리적 하이 레벨의 전송 신호들(TL1, TL2)를 출력한다.
상기와 같이 소스 드라이버(24)의 상태 정보(iLOCK)는 소스 드라이버(24)와 타이밍 컨트롤러(10) 간의 캐스케이드 경로를 통하여 타이밍 컨트롤러(10)에 전송될 수 있다.
즉, 타이밍 컨트롤러(10)는 소스 드라이버(24)의 락 신호(LOCK)를 모니터링하기 위하여 하이(H) 상태의 테스트 신호(PL)를 소스 드라이버(24)에만 제공하고 그 결과 수신되는 전송 신호(TL3)를 이용하여 소스 드라이버(24)의 락 신호(LOCK)의 상태를 판단할 수 있다.
본 발명의 실시예는 다양한 방법으로 테스트 신호(PL)를 소스 드라이버에 제공할 수 있다. 그 일례로, 실시예는 도 4와 같이 핀 옵션 단자를 통하여 테스트 신호(PL)이 제공되도록 변형 구성될 수 있다.
도 4의 실시예는 신호 제공부(42)로서 구성되는 락 신호 발생기(34)가 소스 드라이버들(20, 22)의 외부 제어 신호를 수신하기 위하여 구성 가능한 핀 옵션 단자를 통하여 테스트 신호(PL)를 수신하는 것을 예시한다. 이때 테스트 신호(PL)는 디스플레이 데이터를 전송하는 전송 라인과 다른 전송 라인을 통하여 타이밍 컨트롤러(10)에서 제공되거나 또는 옵션 스위치나 레지스터 또는 퓨즈에서 제공될 수 있다. 도 4에서 테스트 신호(PL)가 인가되는 핀 옵션 단자들은 'P1', 'P2'로 표기한다.
도 4의 실시예는 도 1과 대비하여 테스트 신호(PL)를 제공하는 소스(Source)가 핀 옵션 단자인 것을 제외하고 나머지 구성 및 동작은 동일하다. 그러므로, 도 4의 실시예에 대한 구성 및 동작에 대한 상세한 설명은 생략한다.
따라서, 본 발명은 디스플레이 장치에 구성되는 복수 개의 소스 드라이버의 각각에 대하여 락 신호와 같은 제어 신호를 모니터링 할 수 있다. 그러므로, 복수 개의 소스 드라이버들 중에서 특정한 소스 드라이버의 락 페일 상태 등을 정확히 확인할 수 있다. 그러므로 소스 드라이버에 대한 모니터링의 효용성 및 효율성이 향상될 수 있다.
또한, 본 발명은 복수 개의 소스 드라이버의 개별적인 상태 정보를 수집할 수 있는 캐스케이드 경로가 락 신호를 전송하는 경로를 이용하여 형성될 수 있다. 즉, 프로세서(32)에서 이용되는 인에이블 신호 또는 스위칭 제어 신호, 시프트 제어 신호 등의 다양한 로직 신호가 앤드 게이트(36)를 통하여 전송될 수 있으며, 이를 이용하여 원하는 위치의 소스 드라이버에 대한 다양한 상태 정보가 타이밍 컨트롤러(10)에서 모니터링 될 수 있다. 그러므로, 소스 드라이버에 대한 모니터링 기능의 확장성이 제공될 수 있다.
10 : 타이밍 컨트롤러 20, 22 : 소스 드라이버
30 : 복원부 32 : 프로세서
34 : 락신호 발생기 36 : 앤드 게이트

Claims (11)

  1. 타이밍 컨트롤러에서 제공되는 디스플레이 데이터에 대응하는 소스 구동 신호를 출력하는 신호 처리부;
    상기 디스플레이 데이터를 상기 소스 구동 신호로 처리하는데 필요한 제어 신호를 상기 신호 처리부에 제공하고, 외부에서 제공되는 테스트 신호에 대응하여 상기 제어 신호의 상태와 미리 설정된 값 중 하나를 표현하는 상태 정보를 제공하는 신호 제공부; 및
    상기 상태 정보에 대응하는 전송 신호를 출력하는 전송 회로;를 포함함을 특징으로 하는 소스 드라이버.
  2. 제 1 항에 있어서,
    상기 제어 신호는 로직 신호인 소스 드라이버.
  3. 제 1 항에 있어서,
    상기 신호 제공부는 락신호 발생기를 포함하며, 상기 락신호 발생기는 상기 디스플레이 데이터에서 복원된 클럭 신호의 락 상태를 표현하는 락 신호를 생성하고 상기 제어 신호로서 상기 락 신호를 제공하는 소스 드라이버.
  4. 제1 항에 있어서,
    상기 신호 처리부는 상기 디스플레이 데이터에 포함되어 전송된 상기 테스트 신호를 복원하고,
    상기 신호 제공부는 상기 테스트 신호를 상기 신호 처리부에서 수신하는 소스 드라이버.
  5. 제1 항에 있어서,
    상기 신호 제공부는 외부에서 제공되는 상기 테스트 신호를 핀 옵션 단자를 통하여 수신하는 소스 드라이버.
  6. 제1 항에 있어서,
    상기 전송 회로는 상기 상태 정보와 다른 소스 드라이버의 상기 전송 신호를 비교한 결과를 출력하는 소스 드라이버.
  7. 제6 항에 있어서,
    상기 전송 회로는 상기 상태 정보와 상기 다른 소스 드라이버의 상기 전송 신호를 앤드 조합한 결과를 출력하는 소스 드라이버.
  8. 디스플레이 데이터를 제공하는 타이밍 컨트롤러; 및
    상기 디스플레이 데이터에 대응하는 소스 구동 신호를 출력하며, 외부에서 제공되는 테스트 신호에 대응하여 제어 신호와 미리 설정된 값 중 하나를 표현하는 상태 정보를 생성하고, 상기 상태 정보에 대응하는 전송 신호를 제공하는 복수 개의 소스 드라이버;를 포함하며,
    첫째의 상기 소스 드라이버에서 생성되는 상기 전송 신호가 나머지 상기 소스 드라이버를 순차적으로 경유한 후 상기 타이밍 컨트롤러로 전송되고, 상기 첫째의 소스 드라이버에서 상기 전송 신호는 미리 설정된 값과 상기 상태 정보를 조합하여 생성되며, 상기 나머지 소스 드라이버에서 상기 전송 신호는 이전 단계의 상기 소스 드라이버의 상기 전송 신호와 현재 단계의 상기 소스 드라이버의 상기 상태 정보를 조합하여 생성됨을 특징으로 하는 디스플레이 장치.
  9. 제8 항에 있어서,
    상기 소스 드라이버는 상기 테스트 신호의 상태에 의하여 모니터링 하는 것이 선택되고,
    모니터링 하는 것이 선택되지 않은 상기 소스 드라이버들은 상기 미리 설정된 값에 대응하는 상기 상태 정보에 의하여 이전 단계의 상기 소스 드라이버의 상기 전송 신호를 그대로 출력하고, 모니터링하는 것으로 선택된 상기 소스 드라이버는 상기 제어 신호에 대응하는 상기 상태 정보에 대응하는 상기 전송 신호를 제공하는 디스플레이 장치.
  10. 제8 항에 있어서,
    상기 전송 신호를 전송하는 캐스케이드 경로가 상기 복수 개의 소스 드라이버를 경유한 후 상기 타이밍 컨트롤러에 연결되도록 형성되며, 상기 제어 신호는 상기 디스플레이 데이터에서 복원된 클럭 신호의 락 상태를 표현하는 상기 각 소스 드라이버의 락 신호 또는 상기 각 소스 드라이버의 제어를 위한 로직 신호를 포함하는 디스플레이 장치.
  11. 제8 항에 있어서,
    상기 테스트 신호는 상기 디스플레이 데이터에 포함되어 제공되거나 상기 각 소스 드라이버의 핀 옵션 단자를 통하여 제공되는 디스플레이 장치.
KR1020140032474A 2014-03-20 2014-03-20 소스 드라이버 및 디스플레이 장치 Active KR102129552B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140032474A KR102129552B1 (ko) 2014-03-20 2014-03-20 소스 드라이버 및 디스플레이 장치
PCT/KR2015/002223 WO2015141969A1 (ko) 2014-03-20 2015-03-09 소스 드라이버 및 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140032474A KR102129552B1 (ko) 2014-03-20 2014-03-20 소스 드라이버 및 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20150109569A KR20150109569A (ko) 2015-10-02
KR102129552B1 true KR102129552B1 (ko) 2020-07-02

Family

ID=54144882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140032474A Active KR102129552B1 (ko) 2014-03-20 2014-03-20 소스 드라이버 및 디스플레이 장치

Country Status (2)

Country Link
KR (1) KR102129552B1 (ko)
WO (1) WO2015141969A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102263014B1 (ko) 2015-08-20 2021-06-09 주식회사 실리콘웍스 디스플레이 장치
KR102543180B1 (ko) 2016-09-02 2023-06-14 삼성전자주식회사 디스플레이 구동 장치
KR102682574B1 (ko) 2019-12-11 2024-07-08 주식회사 엘엑스세미콘 디스플레이를 위한 시스템
KR102727304B1 (ko) 2020-06-15 2024-11-07 주식회사 엘엑스세미콘 디스플레이 장치를 구동하기 위한 데이터구동장치, 방법 및 시스템
KR102853791B1 (ko) * 2020-07-27 2025-09-03 주식회사 엘엑스세미콘 시간 디지털 변환 회로 및 이를 포함하는 소스 드라이버
KR20230083852A (ko) * 2021-12-03 2023-06-12 주식회사 엘엑스세미콘 디스플레이패널을 구동하기 위한 데이터처리장치, 데이터구동장치 및 디스플레이구동장치
WO2024053758A1 (ko) * 2022-09-07 2024-03-14 엘지전자 주식회사 디스플레이 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101457158B1 (ko) * 2007-11-13 2014-11-12 삼성디스플레이 주식회사 회로 기판 및 이를 포함하는 액정 표시 장치
KR101037559B1 (ko) * 2009-03-04 2011-05-27 주식회사 실리콘웍스 데이터 구동부의 모니터링 수단이 구비된 디스플레이 구동 시스템
TWI518653B (zh) * 2010-12-17 2016-01-21 聯詠科技股份有限公司 時序控制器、源極驅動裝置、面板驅動裝置、顯示器裝置及驅動方法
KR101186102B1 (ko) * 2011-03-18 2012-09-28 주식회사 실리콘웍스 표시장치의 구동회로
KR101808344B1 (ko) * 2011-06-07 2017-12-13 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR20130051182A (ko) * 2011-11-09 2013-05-20 삼성전자주식회사 디스플레이 데이터 전송 방법
KR20130124096A (ko) * 2012-05-04 2013-11-13 삼성전자주식회사 영상표시장치 및 영상표시방법, 발광소자 구동장치 및 발광소자 구동방법

Also Published As

Publication number Publication date
KR20150109569A (ko) 2015-10-02
WO2015141969A1 (ko) 2015-09-24

Similar Documents

Publication Publication Date Title
KR102129552B1 (ko) 소스 드라이버 및 디스플레이 장치
CN109785806B (zh) 显示设备及其驱动方法
US10354587B2 (en) Display device
KR102552006B1 (ko) 데이터 구동 장치 및 이를 포함하는 디스플레이 장치
JP5952072B2 (ja) 符号化装置、復号化装置及び伝送システム
KR102263014B1 (ko) 디스플레이 장치
KR101891710B1 (ko) 클럭 임베디드 인터페이스 장치 및 이를 이용한 영상 표시장치
JP4567046B2 (ja) 液晶パネル駆動装置
JP2014130354A (ja) 表示装置及びその駆動方法並びにタイムスケジュール制御回路のデータの処理及び出力方法
US9812090B2 (en) Display device and driving method thereof
US10388209B2 (en) Interface circuit
CN106023910A (zh) 信号传送与接收系统及相关显示器的时序控制器
JP2014130355A (ja) 表示装置及びその駆動方法並びにタイムスケジュール制御回路のデータの処理及び出力方法
KR102505197B1 (ko) 표시 장치 및 그것의 구동 방법
KR20110021386A (ko) 디스플레이 데이터 전송 방법
US20210201734A1 (en) Display device
US9190000B2 (en) LCD panel driving method, driver circuit and LCD device
KR20140140939A (ko) 표시 장치 및 표시 장치용 신호 처리 방법
KR20100078605A (ko) 데이터 송신 및 수신 장치들
KR102511344B1 (ko) 표시장치 및 그의 구동방법
KR102369371B1 (ko) 유기발광 표시장치 및 그 구동방법
KR102276734B1 (ko) 표시장치와 이의 구동방법
KR102607405B1 (ko) 발광 표시장치
CN110349546A (zh) 显示装置
CN115966154A (zh) 具有锁定功能的显示装置及其显示驱动电路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140320

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190221

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140320

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200331

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200626

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200626

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240305

Start annual number: 5

End annual number: 5