KR101457158B1 - 회로 기판 및 이를 포함하는 액정 표시 장치 - Google Patents

회로 기판 및 이를 포함하는 액정 표시 장치 Download PDF

Info

Publication number
KR101457158B1
KR101457158B1 KR1020070115620A KR20070115620A KR101457158B1 KR 101457158 B1 KR101457158 B1 KR 101457158B1 KR 1020070115620 A KR1020070115620 A KR 1020070115620A KR 20070115620 A KR20070115620 A KR 20070115620A KR 101457158 B1 KR101457158 B1 KR 101457158B1
Authority
KR
South Korea
Prior art keywords
signal
edid
connector
circuit board
input terminal
Prior art date
Application number
KR1020070115620A
Other languages
English (en)
Other versions
KR20090049388A (ko
Inventor
박동원
이상근
박진규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070115620A priority Critical patent/KR101457158B1/ko
Priority to US12/198,792 priority patent/US8244925B2/en
Publication of KR20090049388A publication Critical patent/KR20090049388A/ko
Application granted granted Critical
Publication of KR101457158B1 publication Critical patent/KR101457158B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

외부로부터 제공되는 EDID 정보를 저장할 수 있는 회로 기판과 이를 포함하는 액정 표시 장치가 제공된다. 액정 표시 장치는 외부로부터 제공되는 영상 신호를 전달하는 제1 커넥터와, 외부로부터 제공되는 EDID 신호를 전달하는 제2 커넥터와, 제2 커넥터와 연결되어 EDID 신호를 저장하는 메모리와, 제1 커넥터로부터 전달된 영상 신호를 입력받아 EDID 신호를 이용하여 영상 데이터 전압을 출력하는 타이밍 컨트롤러를 포함하는 회로 기판 및 영상 데이터 전압에 응답하여 영상이 표시되는 액정 패널을 포함한다.
EDID 정보, 디스플레이포트(DisplayPort), 액정 표시 장치

Description

회로 기판 및 이를 포함하는 액정 표시 장치{Circuit board and liquid crystal display comprising the same}
본 발명은 회로 기판 및 이를 포함하는 액정 표시 장치에 관한 것으로, 보다 상세하게는 외부로부터 제공되는 EDID 정보를 저장할 수 있는 회로 기판과 이를 포함하는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 화소 전극이 구비된 제1 표시판, 공통 전극이 구비된 제2 표시판, 제1 표시판과 제2 표시판 사이에 주입된 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 갖는 액정 패널을 포함한다.
화소 전극과 공통 전극 사이에 전계를 형성하고, 이 전계의 세기를 조절하여, 액정 패널을 투과하는 빛의 양을 제어함으로써, 원하는 영상을 표시한다. 여기서, 액정 표시 장치는 자체 발광형 표시 장치가 아니므로, 광원으로서 동작하는 백라이트 유닛을 액정 패널의 배면에 설치한다.
액정 표시 장치를 구동하기 위해서는, 액정 패널, 영상을 표시하는데 필요한 신호들을 제공하는 구동 IC들, 백라이트 유닛, 인버터, 구동에 필요한 전원 전압을 제공하는 전원 공급부 및 외부로부터 영상 및 음성 신호를 전송하는 전송 케이블들 을 서로 전기적으로 연결하여야 한다.
이러한 전기적 연결에 있어서, 내부 인터페이스 표준으로서는 LVDS(Low Voltage Differential Signaling)가, 외부 인터페이스 표준으로서는 VGA(Video Graphics Array)나 DVI(Digital Video/visual Interactive)가 널리 사용되었다.
LVDS/DVI와 같은 종래의 연결 표준에서는 EDID(Extended Display Identification Data) 정보를 스케일러 보드에 저장한다. 여기서, EDID 정보는 모니터의 표현 가능 해상도, 수평 주파수, 수직 주파수, 제조사명, 모델명, 시리얼 넘버 등을 말한다.
그런데, 최근 디스플레이와 관련된 표준을 제정하는 VESA(Video Electronics Standards Association)는 이러한 전기적 연결을 좀 더 단순화하면서도, 더 많은 색상과 더 높은 해상도 및 더 빠른 리플래시율을 실현할 수 있는 새로운 표준을 검토하고 있다. 그리고, 새로운 표준의 하나로서, '디스플레이포트(DisplayPort)'라는 디지털 디스플레이 인터페이스가 각광받고 있다.
디스플레이포트는 하나의 케이블로 고품질의 비디오 신호와 고품질의 오디오 신호를 함께 전송하며, 데이터 전송 속도를 최대 10.8Gbps까지 사용할 수 있는 인터페이스이다. 또한, 전송되는 컨텐츠를 보호하는 기능을 옵션으로 사용할 수 있다. 디스플레이포트와 같은 새로운 인터페이스에서는 스케일러 보드가 제거된다. 따라서, EDID 정보를 저장하는 새로운 구조가 요구된다.
본 발명이 해결하고자 하는 과제는, 외부로부터 제공되는 EDID 정보를 저장할 수 있는 회로 기판을 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 외부로부터 제공되는 EDID 정보를 저장할 수 있는 액정 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 회로 기판은, 외부로부터 제공되는 영상 신호를 전달하는 제1 커넥터, 외부로부터 제공되는 EDID 신호를 전달하는 제2 커넥터, 및 상기 제2 커넥터와 연결되어 상기 EDID 신호를 저장하는 메모리를 포함하여, 외부로부터 상기 영상 신호 및 상기 EDID 신호를 제공받고, 상기 EDID 신호를 저장한다.
상기 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 외부로부터 제공되는 영상 신호를 전달하는 제1 커넥터와, 외부로부터 제공되는 EDID 신호를 전달하는 제2 커넥터와, 상기 제2 커넥터와 연결되어 상기 EDID 신호를 저장하는 메모리와, 상기 제1 커넥터로부터 전달된 상기 영상 신호를 입력받아 상기 EDID 신호를 이용하여 영상 데이터 전압을 출력하는 타이밍 컨트롤러를 포함하는 회로 기판 및 상기 영상 데이터 전압에 응답하여 영상이 표시되는 액정 패널을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에 따른 회로 기판과, 이를 포함하는 액정 표시 장치에 의하면, 외부로부터 제공되는 EDID 정보를 저장할 수 있다. 따라서, 디스플레이포트와 같이 종래 EDID 정보가 저장되는 보드가 제거된 새로운 디스플레이 표준에 있어서 EDID 정보를 저장할 수 있다. 그리고, 제1 EDID 정보는 패널 메이커가 저장시키고, 이와 별개로 모니터 셋 메이커가 외부로부터 제2 EDID 정보를 제공하여 이를 저장시킬 수 있다. 또한, EDID 정보를 언제든지 수정할 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한 "및/또는"는 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함하며, 또한 "커플링 된(coupled to)"이라고 지칭되는 것은, 다른 소자와 전기적으로 연결되는 것을 의미한다.
비록 제1, 제2 등이 다양한 소자, 구성 요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성 요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성 요소 또는 섹션들을 다른 소자, 구성 요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성 요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성 요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하 도 1 내지 도 7을 참조하여 본 발명의 일 실시예에 따른 회로 기판 및 이를 포함하는 액정 표시 장치를 설명한다. 도 1은 본 발명의 일 실시예에 따른 회로 기판 및 이를 포함하는 액정 표시 장치를 설명하기 위한 블록도이다. 도 2는 도 1에서 나타낸 액정 표시 장치의 정면도이다. 도 3은 도 1의 제1 커넥터와 전송 케이블을 설명하기 위한 사시도와 단면도이다. 도 4는 도 1의 제1 커넥터의 핀 구조를 설명하기 위한 도면이다. 도 5는 도 1의 제2 커넥터의 핀 구조를 설명하기 위한 도면이다. 도 6은 본 발명의 일 실시예에 따른 회로 기판 및 이를 포함하는 액정 표시 장치에서 EDID 정보를 저장하는 원리를 설명하기 위한 개념도이다. 도 7은 도 6의 개념도에서 EDID 정보를 저장하기 위한 각 신호들의 타이밍 선도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(10)는 액정 패널(100), 회로 기판(200) 및 내부 모듈들(510, 520, 530, 540)을 포함한다.
액정 패널(100)은 다수의 게이트 라인(미도시), 다수의 데이터 라인(미도시), 다수의 게이트 라인(미도시) 및 다수의 데이터 라인(미도시)이 교차하는 영역마다 형성된 다수의 화소(미도시)를 포함한다. 그리고, 데이터 구동부(DIC) 및 게이트 구동부(미도시)로부터 제공받은 영상 데이터 전압(DATA_V)에 응답하여 영상을 표시한다.
회로 기판(200)은 구동 회로들(미도시), 제1 커넥터(400), 제2 커넥터(500), 메모리(350), 및 타이밍 컨트롤러(300)를 포함한다.
구동 회로들(미도시)은 회로 기판(200) 상에 실장되어, 액정 표시 장치(10)를 구동하기 위한 각종 신호를 생성한다. 예를 들어, 게이트 구동부(미도시)와 데 이터 구동부(DIC)는 액정 패널(100)과 접속되어, 각각 영상을 표시하기 위한 게이트 신호와 영상 데이터 전압(DATA_V)를 제공한다. 도 1에는 데이터 구동부(DIC)가 집적 회로 형태로 액정 패널(100)에 접속되고, 게이트 구동부(미도시)는 액정 패널(100) 상에 실장되어 있는 예가 도시되어 있다. 다만, 데이터 구동부(DIC) 및 게이트 구동부(미도시)의 형태가 이에 한정되는 것은 아니다.
제1 및 제2 커넥터(400, 500)를 포함하는 회로 기판(200)과 액정 표시 장치(10)는, 외부 장치(미도시)와는 제1 커넥터(400)를 통해 인터페이스하고, 내부의 모듈들은 내부의 모듈들이 접속되어 있는 제2 커넥터(500)를 통해 서로 인터페이스할 수 있다. 이에 대하여 아래에서 상술한다.
제1 커넥터(400)는 외부로부터 제공되는 영상 신호(VIDEO), 음성 신호(AUDIO), 및/또는 그 제어 신호(CON_V, CON_A)를 회로 기판(200)에 전달한다. 제1 커넥터(400)는 외부의 호스트 장치(미도시), 예컨대 컴퓨터로부터 출력된 영상 신호(VIDEO), 음성 신호(AUDIO), 및/또는 그 제어 신호(CON_V, CON_A)를 전송하는 전송 케이블(450)과 접속될 수 있다.
여기서, 영상 제어 신호(CON_V)는 영상의 휘도 등을 제어하는 신호일 수 있고, 음성 제어 신호(CON_A)는 음량을 제어하는 신호일 수 있다. 또한, 제어 신호(CON_V, CON_A)는 비디오 일렉트로닉스 표준화 협회(Video Electronics Standards Association, 이하 'VESA'라 함)에 의해 표준화된 모니터 제어 커맨드 세트(Monitor Control Command Set, 이하 'MCCS' 라 함)일 수 있다. 제1 커넥터(400)에 대한 상세한 설명은 도 3 및 도 4를 참조하여 후술한다.
제2 커넥터(500)는 액정 표시 장치(10)의 모듈들과 접속되어, 제2 커넥터(500)에 접속된 모듈들이 서로 인터페이스 하도록 한다. 제2 커넥터(500)를 통해 각 모듈들, 예컨대 타이밍 컨트롤러(300), 인버터(510), 전원 공급부(520), 핸들링부(530) 및 모드 표시부(540)가 서로 전기적으로 연결되어 동작할 수 있다. 제2 커넥터(500)에 대한 상세한 설명은 도 5를 참조하여 후술한다.
제2 커넥터(500)는 외부로부터 제공되는 EDID(Extended Display Identification Data) 신호(SCL, SDA)를 회로 기판(200)에 전달한다. 또한, 제2 커넥터(500)는 외부로부터 제공되는 기입 프로텍션 신호(/WP)를 회로 기판(200)에 전달할 수 있다. EDID 신호(SCL, SDA)와 기입 프로텍션 신호(/WP)에 대해서는 본 발명의 실시예들에 따른 회로 기판 및 이를 포함하는 액정 표시 장치에서 EDID 정보를 저장하는 원리와 함께 후술한다.
메모리(350)는 제2 커넥터(500)와 연결되어 EDID 정보를 저장한다. 메모리(350)는 제1 EDID 정보가 저장되는 제1 EDID 정보 블록과 제2 EDID 정보가 저장되는 제2 EDID 정보 블록을 포함할 수 있다.
여기서, EDID(Extended Display Identification Data) 정보는 디스플레이 시스템이 액정 표시 장치(10)를 식별하기 위한 제 정보이다. 디스플레이 시스템은 메모리(350)에 저장되어 있는 EDID 정보를 읽어 들여서 액정 표시 장치(10)를 인식한다.
EDID 정보는 제1 및 제2 EDID 정보로 구분될 수 있다. 제1 EDID 정보는 모니터의 표현 가능 해상도, 수평 주파수, 수직 주파수, 색상 정보, 최대 이미지 크기, 주파수 범위 제한 등과 같은 기본 디스플레이 변수 및 특성이고, 제2 EDID 정보는 제조사명, 모델명, 시리얼 넘버 등에 관한 정보이다. 이를 제조자의 관점에서 구분하면, 제1 EDID 정보는 패널 메이커와, 제2 EDID 정보는 모니터 셋 메이커와 관련된 정보이다.
본 발명의 실시예들에 따른 회로 기판 및 이를 포함하는 액정 표시 장치에서 EDID 정보는 제2 커넥터(500)를 통해 제공되는 EDID 데이터 신호(SDA)와 EDID 클락 신호(SCL)를 포함하는 EDID 신호로서 메모리(350)에 저장될 수 있다. 이에 대해서는 본 발명의 실시예들에 따른 회로 기판 및 이를 포함하는 액정 표시 장치에서 EDID 정보를 저장하는 원리와 함께 후술한다.
메모리(350)는 비휘발성 메모리, 특히 EEPROM(Electrically Erasable Programmable Read-Only Memory)으로 구성될 수 있다. EEPROM을 사용하면, 전원 없이도 메모리(350)에 저장된 정보를 장기간 안정적으로 기억할 수 있을 뿐만 아니라, 사용자가 일단 기입된 정보를 반복적으로 수정할 수 있다. 또한, EEPROM이 시스템에 내장된 상태에서 저장된 정보를 수정할 수 있다.
메모리(350)가 EEPROM으로 구성된다면, EEPROM에 EDID 정보를 기입하는 인터페이스로서, 인터페이스를 위한 입출력 핀 수를 최소화할 수 있는 직렬 인터페이스가 이용될 수 있다.
여기서, 직렬 인터페이스는 예컨대 I2C(I-square-C) 또는 SPI(serial peripheral interface) 등이 이용될 수 있다. I2C는 필립스(Phillips)에서 제안한 인터페이스 규격으로서 하나의 클록 신호 라인과 하나의 데이터 라인을 포함한 두 개의 라인만을 사용한다. SPI는 클록 신호 라인, 스트로브(strobe) 라인과 하나 또는 두 개의 데이터 라인으로 구성된 직렬 인터페이스 규격이다.
타이밍 컨트롤러(300)는 제1 커넥터(400)로부터 전달된 영상 신호(VIDEO), 음성 신호(AUDIO), 및/또는 그 제어 신호(CON_V, CON_A)를 입력받아 EDID 신호를 이용하여 영상 데이터 전압(DATA_V), 음성 데이터 전압(DATA_A)을 출력한다. 타이밍 컨트롤러(300)가 영상 데이터 전압(DATA_V)을 데이터 구동부(DIC) 및 게이트 구동부(미도시)에 제공하면, 데이터 구동부(DIC) 및 게이트 구동부(미도시)에 의해 액정 패널(100)에 영상이 표시된다.
내부 모듈들(510, 520, 530, 540)은 전원 공급부(520), 인버터(510), 핸들링(handling)부(530), 모드 표시부(540)을 포함한다.
전원 공급부(520)는 제2 커넥터(500)와 연결되어, 외부 전압을 제공 받아 전원 전압(Vcc)을 생성하고, 생성된 전원 전압(Vcc)을 제2 커넥터(500)를 통해 회로 기판(200)으로 제공한다. 즉, 전원 공급부(520)는 전원 전압(Vcc)을 제2 커넥터(500)를 통해, 회로 기판(200)에 실장된 메모리(350). 타이밍 컨트롤러(300), 데이터 구동부(DIC) 및 기타 회로에 제공한다.
한편, 전원 공급부(520)는 제2 커넥터(500)를 통해 타이밍 컨트롤러(300)와 인터페이스할 수 있다. 예컨대, 타이밍 컨트롤러(300)는 절전 모드 신호(PSM)를 제2 커넥터(500)를 통해 전원 공급부(520)로 제공할 수 있다. 여기서, 절전 모드 신호(PSM)는, 전력 소모를 줄이기 위해 백라이트 유닛(600)에 공급되는 전원 전압(Vcc)을 차단하기 위한 신호일 수 있다. 전원 공급부(520)가 절전 모드 신 호(PSM)를 입력 받으면, 전원 전압(Vcc)을 백라이트 유닛(600)에 제공하지 않을 수 있다.
인버터(510)는 제2 커넥터(500)에 접속되어, 타이밍 컨트롤러(300)와 인터페이스할 수 있다. 예컨대, 인버터(510)는 타이밍 컨트롤러(300)로부터 백라이트 온/오프 신호(ON/OFF) 및 디밍 신호(DIM)를 입력받아, 백라이트 유닛(600)의 온/오프 및 휘도를 조절할 수 있다.
핸들링부(530)는 제2 커넥터(500)에 접속되어, 타이밍 컨트롤러(300)와 인터페이스할 수 있다. 핸들링부(530)는, 예컨대 도 2에 도시된 바와 같이 액정 표시 장치(10)의 앞면에 버튼(button)의 형태로 구비되어, 사용자의 핸들링(handling)에 따라 사용자 커맨드 신호(UCS)를 생성할 수 있다. 사용자 커맨드 신호(UCS)는 제2 커넥터(500)를 통해 타이밍 컨트롤러(300)로 제공된다. 타이밍 컨트롤러(300)는 사용자 커맨드 신호(UCS)를 예컨대, 백라이트 온/오프 신호(ON/OFF) 또는 디밍 신호(DIM)로 변환하여 제2 커넥터(500)를 통해 인버터(510)로 제공할 수 있다.
모드 표시부(540)는 제2 커넥터(500)에 접속되어, 타이밍 컨트롤러(300)와 인터페이스할 수 있다. 예컨대, 상기 타이밍 컨트롤러(300)로부터 출력된 절전 모드 신호(PSM)를 제2 커넥터(500)를 통해 전달받아 절전 모드인지 여부를 표시할 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치(10)는, 전송 케이블(450)을 더 포함할 수 있다. 전송 케이블(450)은 제1 커넥터(400)와 연결되어, 영상 신호를 전송하는 메인 링크(main link)와, 제어 신호를 전송하는 보조 채널(auxiliary channel)을 포함한다. 전송 케이블(450)에 대한 상세한 설명은 도 3 및 도 4를 참조하여 후술한다.
도 3 및 도 4를 참조하여 도 1의 제1 커넥터(400) 및 전송 케이블(450)에 대해 상세히 설명한다. 이하에서 제1 커넥터(400)는 30핀(pin) 커넥터이고, 전송 케이블(450)은 디스플레이포트(DisplayPort)에 사용되는 케이블인 경우를 예로 들어 설명하나, 본 발명이 이에 한정되는 것은 아니다.
도 3을 참조하면, 전송 케이블(450)은 제1 커넥터(400)와 접속된다. 전송 케이블(450)은 네 쌍의 메인 링크(ML_Lane0, ML_Lane1, ML_Lane2, ML_Lane3, ML_Lane4)와 한 쌍의 보조 채널(AUX), 핫 플러그 감지(hot plug detect) 라인(HPDL), 보조 파워 라인(AUX_PWR)을 포함할 수 있다. 메인 링크(ML_Lane0, ML_Lane1, ML_Lane2, ML_Lane3, ML_Lane4)를 통해 영상 신호와 음성 신호(VIDEO, AUDIO)가 전송되며, 보조 채널(AUX)을 통해 MCCS가 전송될 수 있다. 이러한 전송 케이블(450)은 도 4에 도시된 바와 같이 각 핀(P1~P30)에 접속된다.
도 4를 참조하면, 2번 내지 9번 핀(P2, P9)은 노 커넥트(No Connect, 이하 'NC'라 한다.) 핀(NC)이다. 10번 핀(P10)은 핫 플러그 감지 핀(HPD)으로서 핫 플러그 감지 라인(HPDL)과 접속된다. 13번 핀(P13), 16번 핀(P16), 19번(P19), 22번 핀(P22), 25번 핀(P25), 28번 핀(P28)은 그라운드 핀(H_GND)으로서, 메인 링크(ML_Lane0, ML_Lane1, ML_Lane2, ML_Lane3, ML_Lane4)를 위한 그라운드 전압이 인가된다. 29번 핀(P29)은 보조 파워 핀(AUX_PWR)으로서 보조 파워 라인(AUX_PWR)과 접속된다. 1번 핀(P1), 11번 핀(P11), 12번 핀(P12), 30번 핀(P30)은 리저브 드(reserved) 핀(Reserved)으로서 향후 VESA에 의해 사용될 수 있는 핀이다. 14번 핀(P14)과 15번 핀(P15), 17번 핀(P17)과 18번 핀(P18), 20번 핀(P20)과 21번 핀(P21) 및 23번 핀(P23)과 24번 핀(P24)은 메인 링크 레인 핀(ML_Lane0(n), ML_Lane0(p), ML_Lane1(n), ML_Lane1(p), ML_Lane2(n), ML_Lane2(p), ML_Lane3(n), ML_Lane3(p), ML_Lane4(n), ML_Lane4(p))으로서, 쌍을 이루어 각각 네 쌍의 메인 링크(ML_Lane0, ML_Lane1, ML_Lane2, ML_Lane3, ML_Lane4)와 접속된다. 26번 핀(P26)과 27번 핀(P27)은 보조 채널 핀(AUX_CH(n), AUX_CH(p))으로서 한 쌍의 보조 채널(AUX)과 접속된다.
도 5를 참조하여 도 1의 제2 커넥터(500)에 대해 상세히 설명한다. 이하에서 제2 커넥터(500)는 20핀(pin) 커넥터인 경우를 예로 들어 설명하나, 본 발명이 이에 한정되는 것은 아니다.
도 5를 참조하면, 1번 핀 내지 3번 핀(P1~P3)은 그라운드 핀(GND)으로서, 그라운드 전압이 인가된다. 4번 핀 내지 6번 핀(P4~P6)은 전원 전압 핀(VCC)으로서, 전원 공급부(520)와 접속되어 전원 전압(Vcc)이 인가된다. 7번 핀 내지 9번 핀(P7~P9)은 리저브드 핀(Reserved)으로서, 향후 VESA에 의해 사용될 수 있는 핀이다. 10번 핀 및 11번 핀(P10, P11)은 노커넥트 핀(NC)이다. 12번 핀(P12)은 로우 파워 모드(low power mode) 핀(LPM)으로서, 타이밍 컨트롤러(300)로부터 출력된 절전 모드 신호(PSM)가 인가되고, 전원 공급부(520)와 접속된다. 13번 핀(P13)은 프론트 패널 버튼(front panel button) 핀(FPB)으로서, 핸들링부(530)와 접속되고, 핸들링부(530)로부터 출력된 사용자 커맨트 신호(UCS)가 인가된다. 14번 핀 및 15 번 핀(P14, P15)은 엘이디 핀(LED1, LED2)로서 모드 표시부(540)와 접속되고, 절전 모드 신호(PSM)가 인가된다. 16번 핀(P16)은 프론트 패널 그라운드 핀(FP_GND)로서, 핸들링부(530) 및 모드 표시부(540)를 위한 그라운드 전압이 인가된다. 17번 핀(P17)은 프론트 패널 파워 핀(FP_PWR)으로서, 핸들링부(530) 및 모드 표시부(540)와 접속되고, 핸들링부(530) 및 모드 표시부(540)의 구동을 위한 전원 전압(Vdd)이 인가된다. 18번 핀(P18)은 디밍 핀(BL_PWM)으로서, 인버터(510)와 접속되고, 디밍 신호(DIM), 예컨대 PWM 신호가 인가된다. 19번 핀(P19)은 백라이트 그라운드 핀(BL_GND)으로서 인버터(510)와 접속되며, 인버터(510)를 위한 그라운드 전압이 인가된다. 20번 핀(P20)은 백라이트 온/오프 핀(BL_On_Off)으로서, 인버터(510)와 접속되고, 백라이트 온/오프 신호(ON/OFF)가 인가된다.
본 발명의 실시예들에 따른 액정 표시 장치에서, 상기 리저브드 핀(Reserved) 또는 노커넥트 핀(NC) 중 어느 세 핀이 각각 SCL 핀과, SDA 핀, 및 /WP 핀으로 할당될 수 있다. SDA 핀은 외부로부터 EDID 데이터 신호(SDA)가 인가되는 핀이다. SCL 핀은 외부로부터 EDID 클락 신호(SCL)가 인가되는 핀이다. /WP 핀은 외부로부터 기입 프로텍션 신호(/WP)가 인가되는 핀이다. 여기서, 기입 프로텍션 신호(/WP)는 메모리에 기입 동작이 가능한지 여부를 결정하는 신호이다. 상기 SCL 핀과, SDA 핀, 및 /WP 핀은 메모리(350)와 접속된다.
도 6 내지 도 7을 참조하여 본 발명의 일 실시예에 따른 회로 기판 및 이를 포함하는 액정 표시 장치에서 EDID 정보를 저장하는 원리를 설명한다.
도 6을 참조하면, 제2 커넥터(500)는 제1 내지 제4 핀(P1, P2, P3, P4)을 포 함할 수 있다. 제1 핀(P1)은 회로 기판 외부로부터 전원 전압(Vcc)이 인가되는 핀이다. 제2 핀(P2)은 외부로부터 기입 프로텍션 신호(/WP)가 인가되는 핀이다. 제3 핀(P3)은 외부로부터 EDID 데이터 신호(SDA)가 인가되는 핀이다. 그리고, 제4 핀(P4)은 외부로부터 EDID 클락 신호(SCL)가 인가되는 핀이다.
본 발명의 실시예들에 따른 회로 기판 및 이를 포함하는 액정 표시 장치는 전원 전압이 인가되는 입력단과 메모리의 기입 프로텍션 신호(/WP)가 입력되는 입력단 사이에 풀업 저항(Rp3)을 포함할 수 있다. 풀업 저항(Rp3)은 메모리의 기입 프로텍션 신호(/WP)가 입력되는 입력단을 평상시에는 Vcc로 풀업시켜서, 원치 않는 데이터가 메모리(350)에 기입되는 것을 막는다.
도 7을 참조하여, I2C 인터페이스를 사용하여, 제2 EDID 정보 블록(354)에 제2 EDID 정보를 저장하는 경우를 예를 들어 설명한다.
I2C 인터페이스는 I2C 버스라고 불리는 두 개의 라인, SCL(Serial Clock Line)과 SDL(Serial Data Line)을 이용하여 직렬 데이터 통신을 행한다. SCL은 동기용 클럭이 실린 신호(SCL)를 전달하고, SDL은 전달하려는 데이터의 비트 정보가 실린 신호(SDA)를 전달한다. 두 개의 라인 각각에 연결된 풀업 저항(Rp1, Rp2)은 각 라인들을 초기 상태에서 VH 상태로 유지시킨다.
우선 /WP를 VL 상태로 만들어서, EEPROM(350)에 정보를 기입할 수 있도록 만든다. 기입 프로텍션을 디스에이블시켜야, SCL과 SDA를 통해서 제2 EDID 정보를 EEPROM(350)의 제2 EDID 정보 블록(354)에 기입할 수 있다.
이어서, 개시 신호를 생성하여 전송을 개시한다. 개시 신호는 데이터 전송 시작을 알리기 위한 것으로, SCL이 VH 상태가 유지될 때 SDA가 VH에서 VL로 변화되면 개시 신호로 해석된다. 도 7에서 t1인 시간에 시작 신호가 해석된다.
이어서, 전달하려는 데이터를 전송한다. 데이터의 1비트를 표현하기 위해서는 SCL이 VL 상태에서 전송하려는 비트 데이터를 SDA 신호에 결정하고 SCL을 VH 상태로 만든다. SCL이 VH 상태일 때의 SDA 신호 상태를 보고 SDA 신호가 VH 이면 1로, VL 이면 0으로 판단한다. 도 7에서 t3 ~ t4 시간에 데이터 '1'이, t6 ~ t7 시간에 데이터 '0'이, t8 ~ t9 시간에 데이터 '0'이, t11 ~ t12 시간에 데이터 '1'이, t13 ~ t14 시간에 데이터 '1'이, t16 ~ t17 시간에 데이터 '0'이 순차적으로 송신된다.
이어서, 종료 신호를 생성하여 전송을 종료한다. 종료 신호는 데이터 전송 종료를 알리기 위한 것으로, SCL이 VH 상태가 유지될 때 SDA가 VL에서 VH로 변화되면 종료 신호로 해석된다. 도 7에서 t18인 시간에 종료 신호가 해석된다.
이러한 원리를 이용하여, 본 발명에 따른 회로 기판과, 이를 포함하는 액정 표시 장치에, 외부로부터 제공되는 EDID 정보를 저장할 수 있다. 특히, 디스플레이포트와 같이 종래 EDID 정보가 저장되는 보드가 제거된 새로운 디스플레이 표준에 있어서 EDID 정보를 저장할 수 있다. 이때, 제1 EDID 정보는 패널 메이커가 저장시키고, 이와 별개로 모니터 셋 메이커가 외부로부터 제2 EDID 정보를 제공하여 이를 저장할 수 있다. 또한, EDID 정보를 언제든지 수정할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수 적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 일 실시예에 따른 회로 기판 및 이를 포함하는 액정 표시 장치를 설명하기 위한 블록도이다.
도 2는 도 1에서 나타낸 액정 표시 장치의 정면도이다.
도 3은 도 1의 제1 커넥터와 전송 케이블을 설명하기 위한 사시도와 단면도이다.
도 4는 도 1의 제1 커넥터의 핀 구조를 설명하기 위한 도면이다.
도 5는 도 1의 제2 커넥터의 핀 구조를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 회로 기판 및 이를 포함하는 액정 표시 장치에서 EDID 정보를 저장하는 원리를 설명하기 위한 개념도이다.
도 7은 도 6의 개념도에서 EDID 정보를 저장하기 위한 각 신호들의 타이밍도이다.
(도면의 주요부분에 대한 부호의 설명)
10: 액정 표시 장치 100: 액정 패널
200: 회로 기판 300: 타이밍 컨트롤러
350: 메모리 400: 제1 커넥터
450: 전송 케이블 500: 제2 커넥터
510: 인버터 520: 전원 공급부

Claims (19)

  1. 회로기판; 및
    상기 회로 기판과 유효하게 결합되는 액정 패널을 포함하되,
    상기 회로 기판은 외부로부터 제공되는 영상 신호를 전달하는 제1 커넥터;
    제1 입력단 및 제2 입력단을 포함하며, 외부로부터 제공되는 하나 이상의 EDID 신호들을 전달하는 제2 커넥터;
    상기 제2 커넥터와 연결되어 제1 EDID 신호를 제공하고, 상기 회로기판의 외부로부터 제공된 기입 프로텍션 신호에 의해 재프로그램 가능한 메모리; 및
    상기 제1 커넥터로부터 전달된 상기 영상 신호를 입력받으며, 상기 제1 EDID 신호에 의해 제공되는 프로그래밍 데이터에 대응하는 영상 데이터 전압을 출력하는 타이밍 컨트롤러를 포함하며,
    상기 액정 패널은 상기 출력된 영상 데이터 전압에 응답하여 상기 출력된 영상 데이터 전압에 대응되는 영상을 표시하며,
    상기 제1 입력단에는 상기 회로 기판 외부로부터 전원 전압이 인가되며,
    상기 제2 입력단에는 상기 기입 프로텍션 신호가 인가되며,
    상기 제1 입력단과 상기 제2 입력단 사이에 풀업 저항을 더 포함하는 액정 표시 장치.
  2. 제1 항에 있어서,
    상기 EDID 신호는 EDID 정보를 담고 있고,
    상기 메모리는 상기 EDID 정보가 구분되어 저장되는 다수의 블록을 포함하는 액정 표시 장치.
  3. 제1 항에 있어서,
    상기 메모리는 EEPROM인 액정 표시 장치.
  4. 제1 항에 있어서,
    상기 EDID 신호는 EDID 데이터 신호를 포함하는 액정 표시 장치.
  5. 제4 항에 있어서,
    상기 EDID 신호는 EDID 클락 신호를 더 포함하는 액정 표시 장치.
  6. 제5 항에 있어서,
    상기 EDID 신호는 I2C(I-square-C) 인터페이스를 통하여 상기 메모리에 기입되는 액정 표시 장치.
  7. 제1 항에 있어서,
    상기 제2 커넥터는 상기 메모리에 기입 동작이 가능한지 여부를 결정하는 상기 기입 프로텍션 신호를 더 전달하는 영상 표시 장치.
  8. 제1 항에 있어서,
    상기 제2 커넥터와 연결된 전원 공급부로서, 외부 전압을 제공 받아 전원 전압을 생성하고, 상기 전원 전압을 상기 제2 커넥터를 통해 상기 회로 기판으로 제공하는 전원 공급부를 더 포함하는 액정 표시 장치.
  9. 제8 항에 있어서,
    상기 제2 커넥터는 상기 메모리에 기입 동작이 가능한지 여부를 결정하는 기입 프로텍션 신호를 더 전달하고,
    상기 전원 전압이 인가되는 입력단과 상기 메모리의 상기 기입 프로텍션 신호가 입력되는 입력단 사이에 풀업 저항을 포함하는 액정 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 커넥터는 외부로부터 제공되는 제어 신호를 더 전달하고,
    상기 제1 커넥터와 연결된 전송 케이블로서, 상기 영상 신호를 전송하는 메인 링크(main link)와, 상기 제어 신호를 전송하는 보조 채널(auxiliary channel)을 포함하는 전송 케이블을 더 포함하고, 상기 제어 신호는 MCCS(Monitor Control Command Set)인 액정 표시 장치.
  11. 외부로부터 제공되는 영상 신호를 전달하는 제1 커넥터;
    제1 입력단 및 제2 입력단을 포함하며, 회로기판의 외부로부터 제공되는 하나 이상의 EDID 신호들을 전달하는 제2 커넥터; 및
    상기 제2 커넥터와 연결되어 상기 제1 EDID 신호를 제공하고, 상기 회로기판의 외부로부터 제공되며 기입 동작이 가능한지 여부를 결정하는 기입 프로텍션 신호에 의해 재프로그램 가능한 메모리를 포함하되,
    상기 제1 입력단에는 상기 회로기판의 외부로부터 전원 전압이 인가되며,
    상기 제2 입력단에는 상기 기입 프로텍션 신호가 인가되며,
    상기 제1 입력단과 상기 제2 입력단 사이에 풀업 저항을 더 포함하는 회로 기판.
  12. 제11 항에 있어서,
    상기 EDID 신호는 EDID 정보를 담고 있고,
    상기 메모리는 상기 EDID 정보가 구분되어 저장되는 다수의 블록을 포함하는 회로 기판.
  13. 제11 항에 있어서,
    상기 메모리는 EEPROM인 회로 기판.
  14. 제11 항에 있어서,
    상기 EDID 신호는 EDID 데이터 신호를 포함하고,
    상기 제2 커넥터는 상기 EDID 데이터 신호가 외부로부터 인가되는 제1 핀을 포함하는 회로 기판.
  15. 제14 항에 있어서,
    상기 EDID 신호는 EDID 클락 신호를 더 포함하고,
    상기 제2 커넥터는 상기 EDID 클락 신호가 외부로부터 인가되는 제2 핀을 더 포함하는 회로 기판.
  16. 제15 항에 있어서,
    상기 EDID 신호는 I2C 인터페이스를 통하여 상기 메모리에 기입되는 회로 기판.
  17. 제14 항에 있어서,
    상기 제2 커넥터는 상기 기입 프로텍션 신호가 인가되는 제2 핀을 포함하는 회로 기판.
  18. 제14 항에 있어서,
    상기 제2 커넥터는 상기 회로 기판 외부로부터 상기 전원 전압이 인가되는 제2 핀을 포함하는 회로 기판.
  19. 제14 항에 있어서,
    상기 제2 커넥터는 상기 메모리에 기입 동작이 가능한지 여부를 결정하는 기입 프로텍션 신호가 인가되는 제2 핀과, 상기 회로 기판 외부로부터 전원 전압이 인가되는 제3 핀을 포함하고,
    상기 전원 전압이 인가되는 입력단과 상기 메모리의 상기 기입 프로텍션 신호가 입력되는 입력단 사이에 풀업 저항을 포함하는 회로 기판.
KR1020070115620A 2007-11-13 2007-11-13 회로 기판 및 이를 포함하는 액정 표시 장치 KR101457158B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070115620A KR101457158B1 (ko) 2007-11-13 2007-11-13 회로 기판 및 이를 포함하는 액정 표시 장치
US12/198,792 US8244925B2 (en) 2007-11-13 2008-08-26 Circuit board and liquid crystal display includes changing EDID information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070115620A KR101457158B1 (ko) 2007-11-13 2007-11-13 회로 기판 및 이를 포함하는 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20090049388A KR20090049388A (ko) 2009-05-18
KR101457158B1 true KR101457158B1 (ko) 2014-11-12

Family

ID=40623276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070115620A KR101457158B1 (ko) 2007-11-13 2007-11-13 회로 기판 및 이를 포함하는 액정 표시 장치

Country Status (2)

Country Link
US (1) US8244925B2 (ko)
KR (1) KR101457158B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373469B1 (ko) * 2009-11-27 2014-03-13 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US20120026079A1 (en) * 2010-07-27 2012-02-02 Apple Inc. Using a display abstraction to control a display
KR102129552B1 (ko) * 2014-03-20 2020-07-02 주식회사 실리콘웍스 소스 드라이버 및 디스플레이 장치
CN104318949B (zh) * 2014-11-20 2017-06-16 京东方科技集团股份有限公司 一种烧录装置、烧录系统和烧录方法
US10123005B2 (en) * 2015-03-06 2018-11-06 Apple Inc. Displays with unit-specific display identification data
JP6267149B2 (ja) * 2015-03-27 2018-01-24 ファナック株式会社 表示ユニット
CN109272956B (zh) * 2018-11-06 2020-12-29 惠科股份有限公司 显示面板中存储单元的保护电路及显示装置
TWI723779B (zh) * 2020-02-19 2021-04-01 宏碁股份有限公司 顯示裝置
CN113496665B (zh) * 2020-03-20 2023-08-08 宏碁股份有限公司 显示设备
CN111681615B (zh) * 2020-06-22 2021-09-21 昆山龙腾光电股份有限公司 一种背光控制电路及背光控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040239676A1 (en) 2003-06-02 2004-12-02 Samsung Electronics Co., Ltd. Computer system and method of controlling the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050120384A1 (en) * 2003-12-01 2005-06-02 General Instrument Corporation Methods and systems for enabling software and firmware downloads to high definition television appliances
US20080198128A1 (en) * 2007-02-15 2008-08-21 Aten International Co., Ltd. Kvm switch capable of providing edid of display for computer coupled thereto and method thereof
US20080309584A1 (en) * 2007-06-12 2008-12-18 Aten International Co., Ltd. Video extender devices capable of providing edid of a display to a computer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040239676A1 (en) 2003-06-02 2004-12-02 Samsung Electronics Co., Ltd. Computer system and method of controlling the same
KR20040103701A (ko) * 2003-06-02 2004-12-09 삼성전자주식회사 컴퓨터시스템 및 그 제어방법

Also Published As

Publication number Publication date
US20090122033A1 (en) 2009-05-14
US8244925B2 (en) 2012-08-14
KR20090049388A (ko) 2009-05-18

Similar Documents

Publication Publication Date Title
KR101457158B1 (ko) 회로 기판 및 이를 포함하는 액정 표시 장치
EP2166530A2 (en) Liquid crystal display and display system comprising the same
US8519926B2 (en) Liquid crystal display device and driving method thereof
KR100667748B1 (ko) 커넥터 타입에 따른 디스플레이 인식 정보 출력 장치 및방법
KR20030054654A (ko) 통합형 커넥터를 갖는 액정표시모듈과 이를 구비하는액정표시장치
US20060114248A1 (en) Displaying apparatus and control method thereof
KR20090057789A (ko) 액정 표시 장치 및 이를 포함하는 표시 시스템
WO2017024627A1 (zh) 一种液晶显示驱动系统及驱动方法
KR20080088854A (ko) 회로 기판 및 이를 포함하는 액정 표시 장치
TWI436339B (zh) 時序控制器，具有該時序控制器的液晶顯示器，及該液晶顯示器的驅動方法
US20090189537A1 (en) Connector and a display apparatus having the same
KR100375531B1 (ko) 복수의 연쇄 디스플레이 장치의 구동 방법, 구동 장치,연쇄 가능한 디스플레이 장치, 및 연쇄 디스플레이 시스템
WO2012172976A1 (ja) 半導体集積装置、表示装置、および半導体集積装置のデバッグ方法
US8520013B2 (en) DDC communication module
KR100370047B1 (ko) 모니터의 디스플레이 데이터 처리장치
KR101784522B1 (ko) 멀티 마스터의 데이터 통신 장치와 이를 이용한 표시장치
JP5175465B2 (ja) 表示装置におけるｄｄｃ回路および液晶プロジェクタ
CN101276560A (zh) 电路板及包括该电路板的液晶显示器
KR100584621B1 (ko) 커넥터 타입에 따른 디스플레이 인식 정보 출력 장치 및방법
US20090046081A1 (en) Modification device and method for selectively modifying transmission performance of image frame data
KR20020082920A (ko) 표시 소자의 제어 데이터 전송 방법
KR19990005575A (ko) 모니터의 i²c 통신불능 처리방법
KR20080008483A (ko) 액정 표시 장치 및 이의 구동 방법
KR20060131224A (ko) 단일 ｄｖｉ-ｉ 커넥터를 이용한 ｄｖｉ／ｒｇｂ ｄｄｃ데이터 컨트롤 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee