JP2009145485A - 液晶パネル駆動装置 - Google Patents

Abstract

【課題】複数のタイミングコントローラの各々が異常な表示データ信号を受け取った場合でも、液晶パネルを損傷することなく正常な表示を実現することができる液晶パネル駆動装置を提供する。
【解決手段】液晶パネル駆動装置に含まれるタイミングコントローラの各々が、表示データ信号の異常を検出して生成した異常検出信号を、異常検出ラインを介して他のタイミングコントローラに伝達すると共に、該異常検出信号に応じて画像データメモリに記憶されている異常時画像データを出力する。
【選択図】図１

Description

本発明は、複数のタイミングコントローラにより液晶パネルを駆動する液晶パネル駆動装置に関する。

液晶パネルにおいて高解像度の表示を行う場合に、表示データ信号の転送速度を低下させつつ、多くの表示データ信号を転送できるように、複数のタイミングコントローラを用いて液晶パネルを駆動する液晶パネル駆動装置が知られている。図４は液晶パネル及びこれを駆動する液晶パネル駆動装置を表す図である。グラフィックプロセッサ３００が、表示データ信号ＤＤ１をタイミングコントローラ１００に、表示データ信号ＤＤ２をタイミングコントローラ２００に、それぞれ供給する。タイミングコントローラ１００は、表示データ信号ＤＤ１に基づくソースドライバー制御信号ＳＤ１及び画像データ信号ＰＤ１をソースドライバー４１０−１〜４１０−ｎ（ｎは正整数）の各々に供給する。また、タイミングコントローラ１００は、表示データ信号ＤＤ１に基づくゲートドライバー制御信号ＧＤ１をゲートドライバー５１０−１〜５１０−ｍ（ｍは正整数）の各々に供給する。ソースドライバー４１０−１〜４１０−ｎ及びゲートドライバー５１０−１〜５１０−ｍの各々は、タイミングコントローラ１００から受け取ったソースドライバー制御信号ＳＤ１、画像データ信号ＰＤ１及びゲートドライバー制御信号ＧＤ１に応じて液晶パネル６００を駆動する。タイミングコントローラ２００、ソースドライバー４２０−１〜４２０−ｎ及びゲートドライバー５２０−１〜５２０−ｍの各々も、上記したのと同様に動作する。

図４に示される如き構成の場合には、通常、タイミングコントローラ１００とタイミングコントローラ２００とは、それぞれ独立して動作する。また、タイミングコントローラ１００は、表示データ信号ＤＤ１が異常である場合に液晶パネル保護のために、異常時表示を行う機能を有し、タイミングコントローラ２００も同様に表示データ信号ＤＤ２が異常である場合に異常時表示を行う機能を有する場合がある。このとき、例えば表示データ信号ＤＤ１のみに異常が生じた場合、タイミングコントローラ１００による異常時表示と、タイミングコントローラ２００による正常表示とが混在して表示されてしまう。また、タイミングコントローラ１００によるゲートドライバー５１０−１〜５１０−ｍの制御タイミングと、タイミングコントローラ２００によるゲートドライバー５２０−１〜５２０−ｍの制御タイミングとが異なる場合には、ゲートドライバー５１０−１〜５１０−ｍ、５２０−１〜５２０−ｍや液晶パネル６００を破壊してしまう可能性がある。

例えば特許文献１には、複数のタイミングコントローラを用いた表示パネルの駆動方法が開示されている。ここでは、一方のタイミングコントローラが表示制御の異常を検出したとき、当該検出の結果を他方のタイミングコントローラに通知し、該他方のタイミングコントローラが、該一方のタイミングコントローラへ正常な画像信号やクロック信号を送信することにより、表示制御を正常に行い、表示パネルの劣化を防止することができるとしている。
特開２００６−２４３５６５号公報

しかしながら、特許文献１には、複数のタイミングコントローラの各々が、同時に異常な表示データ信号を受け取った場合についての言及が無く、また、これに対処するための具体的な回路構成が示されていない。また、特許文献１には、例えば、一方のタイミングコントローラにクロック信号が消失した表示データ信号が入力され、他方のタイミングコントローラに同期信号が消失した表示データ信号が入力されるなどの、タイミングコントローラ間で異なる異常表示データ信号が入力された場合への対処が示されていない。これらのことから、特許文献１に開示されている表示パネルの駆動方法では、複数のタイミングコントローラの各々が同時に異常な表示データ信号を受け取った場合、異常時表示と正常表示とが混在して表示されてしまうという問題点があった。加えて、特許文献１では、複数のタイミングコントローラ間での画像表示のタイミング合わせに関しても触れられておらず、ここに開示される表示パネルの駆動方法では、タイミングコントローラ間のゲートドライバー制御タイミングのズレに起因して液晶パネルが損傷してしまうという問題点があった。

本発明は上記した如き問題点に鑑みてなされたものであって、複数のタイミングコントローラの各々が異常な表示データ信号を受け取った場合でも、液晶パネルを損傷することなく正常な表示を実現することができる液晶パネル駆動装置を提供することを目的とする。

本発明による液晶パネル駆動装置は、外部からの表示データ信号に含まれる画像データを記憶するラインメモリと前記ラインメモリに記憶されている画像データ及び前記表示データ信号に基づく駆動信号を液晶パネル駆動ドライバに与える出力制御部とを各々が含む複数のタイミングコントローラを含む液晶パネル駆動装置であって、前記タイミングコントローラの各々は、前記表示データ信号の異常を検出した場合に異常検出信号を出力する異常検出部と、前記異常検出信号を他のタイミングコントローラに伝達する異常検出信号伝達部と、異常時画像データを記憶する画像データメモリと、前記異常検出信号に応じて前記ラインメモリに記憶されている画像データに代えて前記画像データメモリに記憶されている異常時画像データを前記出力制御部に与える画像切替部と、を含むことを特徴とする。

以下、本発明に係る実施例について添付の図面を参照しつつ詳細に説明する。
＜第１の実施例＞
図１は本発明による液晶パネル駆動装置１を表すブロック図である。液晶パネル駆動装置１は、液晶パネル（図示せず）を駆動するための装置であり、タイミングコントローラ１００及び２００、ソースドライバー４１０−１〜４１０−ｎ及び４２０−１〜４２０−ｎ（ｎは正整数）、ゲートドライバー５１０−１〜５１０−ｍ及び５２０−１〜５２０−ｍ（ｍは正整数）を含む。

タイミングコントローラ１００は、グラフィックプロセッサ（図示せず）からの表示データ信号ＤＤ１を受け取り、これに基づいて生成して得られたソースドライバー制御信号ＳＤ１及び画像データ信号ＰＤ１をソースドライバー４１０−１〜４１０−ｎの各々に与え、同じく表示データ信号ＤＤ１に基づいて生成して得られたゲートドライバー制御信号ＧＤ１をゲートドライバー５１０−１〜５１０−ｍの各々に与える。

ソースドライバー４１０−１〜４１０−ｎの各々は、液晶パネル駆動ドライバであって、タイミングコントローラ１００からのソースドライバー制御信号ＳＤ１及び画像データ信号ＰＤ１に基づいて図示せぬ液晶パネルを駆動する。ゲートドライバー５１０−１〜５１０−ｍの各々も、液晶パネル駆動ドライバであって、タイミングコントローラ１００からのゲートドライバー制御信号ＧＤ１に基づいて液晶パネルを駆動する。

タイミングコントローラ１００は、異常検出部１０１と、ラインメモリ１０２と、画像データメモリ１０３と、画像切替部１０４と、出力制御部１０５と、異常検出信号伝達部７００の一部であるオープンドレイン出力回路１０６と、バッファ１０７と、を含む。

異常検出部１０１は、図示せぬグラフィックプロセッサからの表示データ信号ＤＤ１を受け取り、表示データ信号ＤＤ１の異常を検出する。異常検出部１０１は、例えば、本来、表示データ信号ＤＤ１に含まれているはずのクロック信号や同期信号が消失していた場合などに、表示データ信号ＤＤ１が異常であると判断する。異常検出部１０１は、表示データ信号ＤＤ１の異常を検出した場合に、異常検出信号ＵＤ１を出力する。ここでは、異常検出部１０１は、正常時、すなわち、表示データ信号ＤＤ１の異常を検出していない場合、ローレベルの信号を出力しているものとする。また、異常検出部１０１は、異常検出時、ハイレベルの異常検出信号ＵＤ１を出力するものとする。

ラインメモリ１０２は、グラフィックプロセッサからの表示データ信号ＤＤ１を受け取り、これに含まれる画像データを記憶する。

画像データメモリ１０３は、表示データ信号ＤＤ１及び／又はＤＤ２に異常が発生した場合に、図示せぬ液晶パネルに表示するための画像を表す異常時画像データを記憶する。

画像切替部１０４は、正常時、すなわち、異常検出信号ＵＤ１が発せられていない場合、ラインメモリ１０２に記憶されている画像データを出力制御部１０５に与える。また、画像切替部１０４は、異常検出信号ＵＤ１に応じて、ラインメモリ１０２に記憶されている画像データに代えて、画像データメモリ１０３に記憶されている異常時画像データを出力制御部１０５に与える。ここでは、画像切替部１０４は、自身の切り替え制御入力端子（図示せず）にハイレベルの信号が入力されている場合に、ラインメモリ１０２に記憶されている画像データを出力制御部１０５に与え、切り替え制御入力端子にローレベルの信号が入力されている場合に、画像データメモリ１０３に記憶されている異常時画像データを出力制御部１０５に与えるものとする。

出力制御部１０５は、画像切替部１０４からの正常時の画像データ若しくは異常時画像データに基づいて生成して得られたソースドライバー制御信号ＳＤ１及び画像データ信号ＰＤ１をソースドライバー４１０−１〜４１０−ｎの各々に与えると共に、ゲートドライバー制御信号ＧＤ１をゲートドライバー５１０−１〜５１０−ｍの各々に与える。

オープンドレイン出力回路１０６のゲート入力は、異常検出部１０１の出力に接続されており、異常検出部１０１からの異常検出信号ＵＤ１を受け入れる。正常時、ゲート入力には、異常検出部１０１からのローレベルの信号が入力されており、ドレイン−ソース間が電気的に疎通していない。異常時には、ゲート入力にハイレベルの異常検出信号ＵＤ１が入力され、ドレイン−ソース間が電気的に疎通する。また、オープンドレイン出力回路１０６のソース接地は、基準電位（ＧＮＤ）に接続されている。

オープンドレイン出力回路１０６のドレイン出力は、プルアップ抵抗７１０に接続されている異常検出ライン７１１の一端に接続されている。プルアップ抵抗７１０は、タイミングコントローラ１００が搭載されている基板上に配置され、一端が異常検出ライン７１１上に接続され、他端が該基板のハイレベル電位の電源層に接続されている。異常検出ライン７１１の他端はタイミングコントローラ２００に含まれているオープンドレイン出力回路２０６のドレイン出力に接続されている。また、オープンドレイン出力回路１０６のドレイン出力は、バッファ１０７を介して画像切替部１０４の切り替え制御入力端子に接続されている。

タイミングコントローラ２００も、タイミングコントローラ１００と同様の構成であり、同様の処理を行う。また、ソースドライバー４２０−１〜４２０−ｎ及びゲートドライバー５２０−１〜５２０−ｍも、上記したのと同様の処理を行う。

以下に、グラフィックプロセッサからの表示データ信号ＤＤ１に異常があり且つ表示データ信号ＤＤ２が正常である場合の液晶パネル駆動装置１の動作について説明する。

先ず、異常検出部１０１が、表示データ信号ＤＤ１に異常がないと判別している場合には、オープンドレイン出力回路１０６のゲート入力にローレベルの信号が入力されており、オープンドレイン出力回路１０６のドレイン−ソース間は電気的に疎通していない。異常検出部２０１は、表示データ信号ＤＤ２が正常であると判別しており、オープンドレイン出力回路２０６のゲート入力にローレベルの信号が入力され、オープンドレイン出力回路２０６のドレイン−ソース間は電気的に疎通していない。この場合、プルアップ抵抗７１０がハイレベルの電位に接続されていることから、ハイレベルの信号が、画像切替部１０４及び２０４の双方の切り替え制御入力端子に供給されている。

異常検出部１０１は、表示データ信号ＤＤ１の異常を検出した場合、ハイレベルの異常検出信号ＵＤ１を発する。異常検出信号ＵＤ１はオープンドレイン出力回路１０６のゲート入力に入力され、オープンドレイン出力回路１０６のドレイン−ソース間が電気的に疎通する。ソース接地が基準電位に接続されていることから、ローレベルの信号がバッファ１０７を介して画像切替部１０４の切り替え制御入力端子に供給されると共に、異常検出ライン７１１及びバッファ２０７を介して画像切替部２０４の切り替え制御入力端子に供給される。一方、異常検出部２０１は、継続して表示データ信号ＤＤ２が正常であると判別しており、ハイレベルの異常検出信号ＵＤ２を発しないため、オープンドレイン出力回路２０６のドレイン−ソース間は電気的に疎通していない。

画像切替部１０４は、自身の切り替え制御入力端子に供給されたローレベルの信号に応じて、ラインメモリ１０２に記憶されている画像データに代えて、画像データメモリ１０３に記憶されている異常時画像データを出力制御部１０５に与える。同様に画像切替部２０４は、自身の切り替え制御入力端子に供給されたローレベルの信号に応じて、ラインメモリ２０２に記憶されている画像データに代えて、画像データメモリ２０３に記憶されている異常時画像データを出力制御部２０５に与える。

出力制御部１０５は、画像切替部１０４からの異常時画像データに基づいて生成して得られたソースドライバー制御信号ＳＤ１及び異常時の画像データ信号ＰＤ１をソースドライバー４１０−１〜４１０−ｎの各々に与えると共に、ゲートドライバー制御信号ＧＤ１をゲートドライバー５１０−１〜５１０−ｍの各々に与える。出力制御部２０５も出力制御部１０５と同様の処理を行う。

上記した処理により、タイミングコントローラ１００への表示データ信号ＤＤ１にのみ異常があった場合においても、タイミングコントローラ１００及び２００の双方が、異常時の画像データ信号を出力するするため、異常時表示と正常表示とが混在して表示されるという従来技術における問題を解消して、液晶パネルを損傷することなく正常な表示を実現することができる。

次に、グラフィックプロセッサからの表示データ信号ＤＤ１及びＤＤ２の双方に異常があった場合の液晶パネル駆動装置１の動作について説明する。この場合、異常検出部１０１は、表示データ信号ＤＤ１の異常を検出して、ハイレベルの異常検出信号ＵＤ１を発し、異常検出部２０１は、表示データ信号ＤＤ２の異常を検出して、ハイレベルの異常検出信号ＵＤ２を発する。これにより、オープンドレイン出力回路１０６及び２０６の双方のドレイン−ソース間が電気的に疎通する。この場合、ローレベルの信号が、バッファ１０７を介して画像切替部１０４の切り替え制御入力端子に供給されると共に、バッファ２０７を介して画像切替部２０４の切り替え制御入力端子に供給される。

画像切替部１０４は、自身の切り替え制御入力端子に供給されたローレベルの信号に応じて、ラインメモリ１０２に記憶されている画像データに代えて、画像データメモリ１０３に記憶されている異常時画像データを出力制御部１０５に与える。同様に画像切替部２０４は、自身の切り替え制御入力端子に供給されたローレベルの信号に応じて、ラインメモリ２０２に記憶されている画像データに代えて、画像データメモリ２０３に記憶されている異常時画像データを出力制御部２０５に与える。出力制御部１０５及び２０５は上述したのと同様に動作する。

上記した処理により、タイミングコントローラ１００への表示データ信号ＤＤ１及びタイミングコントローラ２００への表示データ信号ＤＤ２の双方に異常があった場合においても、タイミングコントローラ１００及び２００の双方が、異常時の画像データ信号を出力するため、異常時表示と正常表示とが混在して表示されるという従来技術における問題を解消して、液晶パネルを損傷することなく正常な表示を実現することができる。

また、タイミングコントローラ１００と２００とを１本の異常検出ライン７１１で接続し、タイミングコントローラ１００及び２００が搭載されている基板上に、異常検出ライン７１１に接続されたプルアップ抵抗を搭載するのみで、異常検出信号伝達部７００を構成できるため、該基板上の面積の増大及びコストの増加を最小限に抑えつつ正常な表示を実現することができる。
＜第２の実施例＞
図２は液晶パネル駆動装置２を表すブロック図である。以下、第１の実施例と異なる点を主として説明する。

異常検出部１０１は、グラフィックプロセッサからの表示データ信号ＤＤ１を受け取り、表示データ信号ＤＤ１に含まれるクロック信号及び同期信号の異常を検出する。異常検出部１０１は、クロック信号の異常を検出した場合にハイレベルのクロック異常検出信号ＣＳ１を出力する。また、異常検出部１０１は、同期信号の異常を検出した場合にハイレベルの同期異常検出信号ＳＳ１を出力する。なお、異常検出部１０１は、正常時、すなわち、表示データ信号ＤＤ１の異常を検出していない場合、ローレベルの信号を出力している。

オープンドレイン出力回路１０６のゲート入力は、異常検出部１０１の出力に接続されており、異常検出部１０１からのクロック異常検出信号ＣＳ１を受け入れる。正常時、ゲート入力には、異常検出部１０１からのローレベルの信号が入力されており、ドレイン−ソース間が電気的に疎通していない。異常時には、ゲート入力にハイレベルのクロック異常検出信号ＣＳ１が入力され、ドレイン−ソース間が電気的に疎通する。また、オープンドレイン出力回路１０６のソース接地は、基準電位（ＧＮＤ）に接続されている。

オープンドレイン出力回路１０６のドレイン出力は、プルアップ抵抗７２０に接続されているクロック異常検出ライン７２１の一端に接続されている。プルアップ抵抗７２０は、タイミングコントローラ１００が搭載されている基板上に配置され、一端がクロック異常検出ライン７２１上に接続され、他端が該基板のハイレベル電位の電源層に接続されている。クロック異常検出ライン７２１の他端はタイミングコントローラ２００に含まれているオープンドレイン出力回路２０６のドレイン出力に接続されている。オープンドレイン出力回路１０６のドレイン出力は、バッファ１０７を介してＡＮＤ回路１１０の入力に接続されている。また、オープンドレイン出力回路１０６のドレイン出力は、バッファ１０７を介してクロック切替部１１１に接続されている。

オープンドレイン出力回路１０８のゲート入力は、異常検出部１０１の出力に接続されており、異常検出部１０１からの同期異常検出信号ＳＳ１を受け入れる。正常時、ゲート入力には、異常検出部１０１からのローレベルの信号が入力されており、ドレイン−ソース間が電気的に疎通していない。異常時には、ゲート入力にハイレベルの同期異常検出信号ＳＳ１が入力され、ドレイン−ソース間が電気的に疎通する。また、オープンドレイン出力回路１０８のソース接地は、基準電位（ＧＮＤ）に接続されている。

オープンドレイン出力回路１０８のドレイン出力は、プルアップ抵抗７３０に接続されている同期異常検出ライン７３１の一端に接続されている。プルアップ抵抗７３０は、タイミングコントローラ１００が搭載されている基板上に配置され、一端が同期異常検出ライン７３１上に接続され、他端が該基板のハイレベル電位の電源層に接続されている。同期異常検出ライン７３１の他端はタイミングコントローラ２００に含まれているオープンドレイン出力回路２０８のドレイン出力に接続されている。また、オープンドレイン出力回路１０８のドレイン出力は、バッファ１０９を介してＡＮＤ回路１１０の入力に接続されている。

ＡＮＤ回路１１０の一方の入力は、バッファ１０７の出力に接続され、他方の入力はバッファ１０９の出力に接続されている。ＡＮＤ回路１１０の出力は画像切替部１０４の切り替え制御入力端子に接続されている。

クロック切替部１１１は、内部クロックを生成する内部クロック生成手段を有し、クロック異常検出信号ＣＳ１に応じて、表示データ信号ＤＤ１に含まれるクロック信号に代えて内部クロック信号を選択し、これを出力制御部１０５に与える。ここでは、クロック切替部１１１は、バッファ１０７からのローレベルの信号入力に応じて、内部クロック信号を選択するものとする。

出力制御部１０５は、正常時には、表示データ信号ＤＤ１に含まれるクロック信号に同期して、ソースドライバー制御信号ＳＤ１、画像データ信号ＰＤ１をソースドライバー４１０−１〜４１０−ｎに、ゲートドライバー制御信号ＧＤ１をゲートドライバー５１０−１〜５１０−ｍに与えている。出力制御部１０５は、異常時には、表内部クロックに同期して、これらの信号をソースドライバー４１０−１〜４１０−ｎ及びゲートドライバー５１０−１〜５１０−ｍに与える。

タイミングコントローラ２００も、タイミングコントローラ１００と同様の構成であり、同様の処理を行う。

グラフィックプロセッサからの表示データ信号ＤＤ１に含まれている同期信号に異常があり且つクロック信号が正常である場合、液晶パネル駆動装置２は以下のように動作する。

異常検出部１０１は、表示データ信号ＤＤ１の同期異常を検出して、ハイレベルの同期異常検出信号ＳＳ１を発する。同期異常検出信号ＳＳ１はオープンドレイン出力回路１０８のゲート入力に入力され、オープンドレイン出力回路１０８のドレイン−ソース間が電気的に疎通する。ソース接地が基準電位に接続されていることから、ローレベルの信号がバッファ１０９を介してＡＮＤ回路１１０の一方の入力に供給されると共に、同期異常検出ライン７３１及びバッファ２０９を介してＡＮＤ回路２１０の一方の入力に供給される。

異常検出部１０１は、表示データ信号ＤＤ１に含まれているクロック信号については正常であると判断し、ハイレベルのクロック異常検出信号ＣＳ１を発しないため、オープンドレイン出力回路１０６のドレイン−ソース間は電気的に疎通していない。このとき、プルアップ抵抗７２０の一端がハイレベル電位の電源層に接続されていることから、ＡＮＤ回路１１０の他方の入力にはバッファ１０７を介してハイレベルの信号が入力されると共に、ＡＮＤ回路２１０の他方の入力にはバッファ２０７を介してハイレベルの信号が入力される。

また、クロック切替部１１１は、バッファ１０７からのハイレベルの信号入力に応じて表示データ信号ＤＤ１に含まれるクロック信号を選択し、これを出力制御部１０５に与える。同様にクロック切替部２１１は、バッファ２０７からのハイレベルの信号入力に応じて表示データ信号ＤＤ２に含まれるクロック信号を選択し、これを出力制御部２０５に与える。

ＡＮＤ回路１１０の一方の入力にはバッファ１０７からのハイレベルの信号が入力され、他方の入力にはバッファ１０９からのローレベルの信号が入力されるため、ＡＮＤ回路１１０の出力はローレベルの信号を画像切替部１０４に与える。同様にしてＡＮＤ回路２１０の出力はローレベルの信号を画像切替部２０４に与える。

画像切替部１０４は、自身の切り替え制御入力端子に供給されたローレベルの信号に応じて、ラインメモリ１０２に記憶されている画像データに代えて、画像データメモリ１０３に記憶されている異常時画像データを出力制御部１０５に与える。同様に画像切替部２０４は、自身の切り替え制御入力端子に供給されたローレベルの信号に応じて、ラインメモリ２０２に記憶されている画像データに代えて、画像データメモリ２０３に記憶されている異常時画像データを出力制御部２０５に与える。

出力制御部１０５は、表示データ信号ＤＤ１に含まれているクロック信号に同期して、ソースドライバー制御信号ＳＤ１及び異常時の画像データ信号ＰＤ１をソースドライバー４１０−１〜４１０−ｎの各々に与えると共に、ゲートドライバー制御信号ＧＤ１をゲートドライバー５１０−１〜５１０−ｍの各々に与える。出力制御部２０５も出力制御部１０５と同様の処理を行う。

上記した処理により、タイミングコントローラ１００は、表示データ信号ＤＤ１に含まれている同期信号が異常でありクロック信号が正常である場合には、表示データ信号ＤＤ１に含まれているクロック信号に同期して異常時の画像データ信号ＰＤ１を出力することができる。同期信号の異常は、同期異常検出ラインを介してタイミングコントローラ２００に伝達されるため、タイミングコントローラ２００も表示データ信号ＤＤ２に含まれているクロック信号に同期して異常時の画像データ信号ＰＤ２を出力することができる。

次にグラフィックプロセッサからの表示データ信号ＤＤ１に含まれているクロック信号に異常があり、同期信号は正常若しくは異常である場合、液晶パネル駆動装置２は以下のように動作する。

異常検出部１０１は、表示データ信号ＤＤ１のクロック異常を検出して、ハイレベルのクロック異常検出信号ＣＳ１を発する。クロック異常検出信号ＣＳ１はオープンドレイン出力回路１０６のゲート入力に入力され、オープンドレイン出力回路１０６のドレイン−ソース間が電気的に疎通する。ソース接地が基準電位に接続されていることから、ローレベルの信号がバッファ１０７を介してＡＮＤ回路１１０の一方の入力に供給されると共に、同期異常検出ライン７２１及びバッファ２０７を介してＡＮＤ回路２１０の一方の入力に供給される。異常検出部１０１は、同期信号に関して正常若しくは異常の判断を下し、ＡＮＤ回路１１０の他方の入力にはバッファ１０９を介してハイレベル若しくはローレベルの信号が入力されると共に、ＡＮＤ回路２１０の他方の入力にはバッファ２０９を介してハイレベル若しくはローレベルの信号が入力される。

また、クロック切替部１１１は、バッファ１０７からのローレベルの信号入力に応じて内部クロック信号を選択し、これを出力制御部１０５に与える。同様にクロック切替部２１１は、バッファ２０７からのローレベルの信号入力に応じて内部クロック信号を選択し、これを出力制御部２０５に与える。

ＡＮＤ回路１１０の一方の入力にはバッファ１０７からのローレベルの信号が入力されるため、ＡＮＤ回路１１０の出力はローレベルの信号を画像切替部１０４に与える。同様にしてＡＮＤ回路２１０の出力はローレベルの信号を画像切替部２０４に与える。

画像切替部１０４は、自身の切り替え制御入力端子に供給されたローレベルの信号に応じて、画像データメモリ１０３に記憶されている異常時画像データを出力制御部１０５に与える。同様に画像切替部２０４は、自身の切り替え制御入力端子に供給されたローレベルの信号に応じて、画像データメモリ２０３に記憶されている異常時画像データを出力制御部２０５に与える。

出力制御部１０５は、内部クロック信号に同期して、ソースドライバー制御信号ＳＤ１及び異常時の画像データ信号ＰＤ１をソースドライバー４１０−１〜４１０−ｎの各々に与えると共に、ゲートドライバー制御信号ＧＤ１をゲートドライバー５１０−１〜５１０−ｍの各々に与える。出力制御部２０５も出力制御部１０５と同様の処理を行う。

上記した処理により、タイミングコントローラ１００は、表示データ信号ＤＤ１に含まれているクロック信号が異常である場合には、クロック切替部１１１により生成された内部クロック信号に同期して異常時の画像データ信号ＰＤ１を出力することができる。同期信号の異常は、同期異常検出ラインを介してタイミングコントローラ２００に伝達されるため、タイミングコントローラ２００もクロック切替部２１１により生成された内部クロック信号に同期して異常時の画像データ信号ＰＤ２を出力することができる。

以上、タイミングコントローラ１００への表示データ信号ＤＤ１に異常があった場合について説明したが、タイミングコントローラ２００への表示データ信号ＤＤ２に異常があった場合にも、同様の処理がなされる。

以上のように第２の実施例による液晶パネル駆動装置２は、表示データ信号ＤＤ１に含まれているクロック信号の異常と同期信号の異常とを個別に検出し、同期信号が異常であり且つクロック信号が正常であると判別した場合には、該クロック信号に同期して異常時の画像データ信号を出力し、クロック信号が異常であると判別した場合には、内部クロック信号に同期して異常時の画像データ信号を出力する。液晶パネル駆動装置２には、クロック信号の異常を伝達するためのクロック異常検出ラインと、同期信号の異常を伝達するための同期異常検出ラインとが設けられ、それぞれの異常を他方のタイミングコントローラに伝達しているため、クロック信号に異常があった場合には、タイミングコントローラ１００及び２００の双方が同時に表示データ信号に含まれているクロック信号から内部クロック信号に切り替えることができる。

タイミングコントローラ１００への表示データ信号ＤＤ１及び／又はタイミングコントローラ２００への表示データ信号ＤＤ２に異常があった場合においても、タイミングコントローラ１００及び２００の双方が、同時に内部クロック信号に切り替えて、該内部クロック信号に同期して異常時の画像データ信号ＰＤ１及びＰＤ２を出力するため、異常時表示と正常表示とが混在して表示されるという従来の問題を解消して、液晶パネルを損傷することなく正常な表示を実現することができる。
＜第３の実施例＞
図３は液晶パネル駆動装置３を表すブロック図である。以下、第２の実施例と異なる点を主として説明する。

画像切替部１０４は、ラインメモリ１０２に記憶されている画像データ又は画像データメモリ１０３に記憶されている異常時画像データの１ライン分のデータを出力制御部１０５へ出力開始する毎にハイレベルのパルス信号を生成して出力する。以下、該パルス信号をスタート信号ＳＴ１と称する。

セレクタ１１２の一方の入力（１）には、スタート信号ＳＴ１が入力される。セレクタ１１２の他方の入力（２）には、バッファ１１４の出力が接続されている。セレクタ１１２は、自身の入力信号選択端子（図示せず）にハイレベルの信号が入力された場合に、入力（１）を選択し、ローレベルの信号が入力された場合に、入力（２）を選択する。ここでは、ハイレベル固定のセレクト信号ＳＬ１がセレクタ１１２の入力信号選択端子に入力され、スタート信号ＳＴ１が出力されているものとする。セレクタ１１２の出力はバッファ１１３の入力及び出力制御部１０５に接続されている。

バッファ１１３の出力は、スタート信号伝達ライン７４０の一端に接続されている。バッファ１１３は、自身のイネーブル端子（図示せず）にハイレベルの信号を入力された場合にイネーブル状態となり、ローレベルの信号を入力された場合にディセーブル状態となる。ここでは、該イネーブル端子にハイレベル固定のセレクト信号ＳＬ１が入力され、バッファ１１３はイネーブル状態であるとする。この場合、セレクタ１１２からのスタート信号ＳＴ１がバッファ１１３及びスタート信号伝達ライン７４０を介してタイミングコントローラ２００に伝達される。

バッファ１１４の入力は、スタート信号伝達ライン７４０の一端に接続され、タイミングコントローラ２００からのスタート信号ＳＴ２をセレクタ１１２の他方の入力（２）に与える。

タイミングコントローラ２００に含まれている画像切替部２０４も、画像切替部１０４と同様にスタート信号ＳＴ２を生成して出力する。

セレクタ２１２の一方の入力（１）には、スタート信号ＳＴ２が入力される。セレクタ２１２の他方の入力（２）には、バッファ２１４の出力が接続されている。セレクタ２１２は、自身の入力信号選択端子（図示せず）にハイレベルの信号が入力された場合に、入力（１）を選択し、ローレベルの信号が入力された場合に、入力（２）を選択する。ここでは、ローレベル固定のセレクト信号ＳＬ２がセレクタ２１２の入力信号選択端子に入力され、スタート信号伝達ライン７４０を介して伝達されたタイミングコントローラ１００からのスタート信号ＳＴ１が出力されているものとする。セレクタ２１２の出力はバッファ２１３の入力及び出力制御部２０５に接続されている。

バッファ２１３の出力は、スタート信号伝達ライン７４０の一端に接続されている。バッファ２１３は、自身のイネーブル端子（図示せず）にハイレベルの信号を入力された場合にイネーブル状態となり、ローレベルの信号を入力された場合にディセーブル状態となる。ここでは、該イネーブル端子にローレベル固定のセレクト信号ＳＬ２が入力され、バッファ２１３はディセーブル状態であるとする。なお、このときのセレクタ２１２はスタート信号ＳＴ２を出力していない。

バッファ２１４の入力は、スタート信号伝達ライン７４０の一端に接続され、タイミングコントローラ１００からのスタート信号ＳＴ１をセレクタ２１２の他方の入力（２）に与える。

以下に、液晶パネル駆動装置３の動作について説明する。なお、異常検出部１０１及び２０１におけるクロック異常、同期異常の検出処理は第２の実施例と同一である。

画像切替部１０４は、スタート信号ＳＴ１をセレクタ１１２の一方の入力（１）に出力している。スタート信号ＳＴ１は、画像切替部１０４がラインメモリ１０２に記憶されている画像データ又は画像データメモリ１０３に記憶されている異常時画像データの１ライン分のデータを出力制御部１０５へ出力開始する毎にハイレベルのパルスが表れる信号である。

セレクタ１１２の入力信号選択端子には、ハイレベル固定のセレクト信号ＳＬ１が入力されており、入力（１）が選択されているため、セレクタ１１２の出力からはスタート信号ＳＴ１が出力されている。セレクタ１１２から出力されたスタート信号ＳＴ１は、出力制御部１０５に与えられると共に、スタート信号伝達ライン７４０を介してタイミングコントローラ２００へ伝達される。

スタート信号伝達ライン７４０を介して伝達されたスタート信号ＳＴ１は、バッファ２１４を介してセレクタ２１２の入力（２）へ入力される。セレクタ２１２の入力信号選択端子には、ローレベル固定のセレクト信号ＳＬ２が入力されており、入力（２）が選択されているため、セレクタ２１２の出力からはスタート信号ＳＴ１が出力されている。なお、バッファ２１３は、ディセーブル状態になっているため、スタート信号ＳＴ１をスタート信号伝達ライン７４０へ出力しない。

出力制御部１０５は、スタート信号ＳＴ１のハイレベルのパルスに応じて、画像切替部１０４からのソースドライバー制御信号ＳＤ１、画像データ信号ＰＤ１及びゲートドライバー制御信号ＧＤ１の出力を開始する。同時に、出力制御部２０５は、スタート信号ＳＴ１のハイレベルのパルスに応じて、画像切替部２０４からのソースドライバー制御信号ＳＤ２、画像データ信号ＰＤ２及びゲートドライバー制御信号ＧＤ２の出力を開始する。

上記したように、第３の実施例によれば、タイミングコントローラ１００がスタート信号ＳＴ１を生成し、これを自身の出力制御部１０５に与えると共に、スタート信号伝達ライン７４０を介してタイミングコントローラ２００の出力制御部２０５へ伝達する。出力制御部１０５及び２０５の双方はスタート信号ＳＴ１のハイレベルのパルスを起点として１ライン毎に画像データ信号ＰＤ１及びＰＤ２などを出力する。これにより、タイミングコントローラ１００及び２００の双方が、画像データ信号ＰＤ１及びＰＤ２などの出力タイミングを合わせることができるため、タイミングずれによる表示異常及び液晶パネルの損傷を回避することができる。

以上、タイミングコントローラ１００が生成したスタート信号ＳＴ１を、スタート信号伝達ライン７４０を介してタイミングコントローラ２００へ伝達する場合について説明したが、反対に、タイミングコントローラ２００が生成したスタート信号ＳＴ２を、スタート信号伝達ライン７４０を介してタイミングコントローラ１００へ伝達することもできる。この場合、上記の例とは反対に、セレクト信号ＳＬ１をローレベル固定、セレクト信号ＳＬ２をハイレベル固定することで容易に実現できる。

第１〜３の実施例はタイミングコントローラの個数が２つの場合の例であるが、本発明による液晶パネル駆動装置は、タイミングコントローラの個数が３つ以上の場合にも適用可能である。この場合、各タイミングコントローラ間を第１〜３の実施例の場合と同様に、プルアップ抵抗に接続された異常検出ライン及びスタート信号伝達ラインで接続することにより、同様の効果を奏することができる。

第１の実施例による液晶パネル駆動装置を表すブロック図である。 第２の実施例による液晶パネル駆動装置を表すブロック図である。 第３の実施例による液晶パネル駆動装置を表すブロック図である。 液晶パネル及び液晶パネル駆動装置を表すブロック図である。

符号の説明

１、２、３ 液晶パネル駆動装置
１００、２００ タイミングコントローラ
１０１、２０１ 異常検出部
１０２、２０２ ラインメモリ
１０３、２０３ 画像データメモリ
１０４、２０４ 画像切替部
１０５、２０５ 出力制御部
１０６、２０６、１０８、２０８ オープンドレイン出力回路
１０７、２０７、１０９、２０９、１１３、２１３、１１４、２１４ バッファ
１１０、２１０ ＡＮＤ回路
１１１、２１１ クロック切替部
１１２、２１２ セレクタ
３００ グラフィックプロセッサ
４１０−１〜４１０−ｎ、４２０−１〜４２０−ｎ ソースドライバー
５１０−１〜５１０−ｍ、５２０−１〜５２０−ｍ ゲートドライバー
６００ 液晶パネル
７００ 異常検出信号伝達部
７１０、７２０、７３０ プルアップ抵抗
７１１ 異常検出ライン
７２１ クロック異常検出ライン
７３１ 同期異常検出ライン
７４０ スタート信号伝達ライン
ＣＳ１、ＣＳ２ クロック異常検出信号
ＤＤ１、ＤＤ２ 表示データ信号
ＧＤ１、ＧＤ２ ゲートドライバー制御信号
ＰＤ１、ＰＤ２ 画像データ信号
ＳＤ１、ＳＤ２ ソースドライバー制御信号
ＳＬ１、ＳＬ２ セレクト信号
ＳＳ１、ＳＳ２ 同期異常検出信号
ＵＤ１、ＵＤ２ 異常検出信号

Claims (7)

1. 外部からの表示データ信号に含まれる画像データを記憶するラインメモリと前記ラインメモリに記憶されている画像データ及び前記表示データ信号に基づく駆動信号を液晶パネル駆動ドライバに与える出力制御部とを各々が含む複数のタイミングコントローラを含む液晶パネル駆動装置であって、
   前記タイミングコントローラの各々は、
   前記表示データ信号の異常を検出した場合に異常検出信号を出力する異常検出部と、
   前記異常検出信号を他のタイミングコントローラに伝達する異常検出信号伝達部と、
   異常時画像データを記憶する画像データメモリと、
   前記異常検出信号に応じて前記ラインメモリに記憶されている画像データに代えて前記画像データメモリに記憶されている異常時画像データを前記出力制御部に与える画像切替部と、を含むことを特徴とする液晶パネル駆動装置。
2. 前記異常検出信号伝達部は、前記異常検出信号を受け入れるゲート入力と、プルアップ抵抗に接続されている異常検出ラインを介して前記異常検出信号を他のタイミング制御部に伝達するドレイン出力と、基準電位に接続されているソース接地と、からなるオープンドレイン出力回路であることを特徴とする請求項１に記載の液晶パネル駆動装置。
3. 前記タイミングコントローラの１に含まれるオープンドレイン出力回路のドレイン出力と、前記タイミングコントローラの別の１に含まれるオープンドレイン出力回路のドレイン出力とは、前記プルアップ抵抗に接続されている異常検出ラインを介して相互に接続されていることを特徴とする請求項２に記載の液晶パネル駆動装置。
4. 前記出力制御部は、前記表示データ信号に含まれるクロック信号に同期して前記画像データを前記液晶パネル駆動ドライバに与え、
   前記異常検出信号は、前記クロック信号の異常検出を表すクロック異常検出信号と、当該同期の異常検出を表す同期異常検出信号とからなり、
   前記画像切替部は、前記クロック異常検出信号及び同期異常検出信号の両方若しくは一方に応じて前記異常時画像データを前記出力制御部に与えることを特徴とする請求項１に記載の液晶パネル駆動装置。
5. 前記タイミングコントローラの各々は、前記クロック異常検出信号に応じて前記表示データ信号に含まれるクロック信号に代えて内部クロック信号を選択するクロック切替え部を含み、
   前記出力制御部は、前記内部クロック信号に同期して前記異常時画像データを前記液晶パネル駆動ドライバに与えることを特徴とする請求項４に記載の液晶パネル駆動装置。
6. 前記画像切替部は、スタート信号を生成するスタート信号生成手段と、前記スタート信号を自身が属するタイミングコントローラとは異なる他のタイミングコントローラに伝達するスタート信号伝達手段と、を含み、
   前記出力制御部は、前記スタート信号に応じて前記液晶パネル駆動ドライバへの前記画像データの供給を開始することを特徴とする請求項１に記載の液晶パネル駆動装置。
7. 自身が属するタイミングコントローラに含まれる画像切替部が生成したスタート信号と、当該タイミングコントローラとは異なる他のタイミング制御部からのスタート信号とのいずれか１つを選択するセレクタと含み、
   前記出力制御部は、前記セレクタによって選択されたスタート信号に応じて前記画像データの供給を開始することを特徴とする請求項６に記載の液晶パネル駆動装置。

Images