KR20180076236A - 게이트구동회로 및 이를 포함하는 표시장치 - Google Patents

게이트구동회로 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR20180076236A
KR20180076236A KR1020160180465A KR20160180465A KR20180076236A KR 20180076236 A KR20180076236 A KR 20180076236A KR 1020160180465 A KR1020160180465 A KR 1020160180465A KR 20160180465 A KR20160180465 A KR 20160180465A KR 20180076236 A KR20180076236 A KR 20180076236A
Authority
KR
South Korea
Prior art keywords
signal
gate
reset
level
switching
Prior art date
Application number
KR1020160180465A
Other languages
English (en)
Other versions
KR102655045B1 (ko
Inventor
김화영
정병무
김재혁
정기문
조대명
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160180465A priority Critical patent/KR102655045B1/ko
Publication of KR20180076236A publication Critical patent/KR20180076236A/ko
Application granted granted Critical
Publication of KR102655045B1 publication Critical patent/KR102655045B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

게이트 인 패널 구조의 게이트구동회로에서 더미스테이지의 출력노드 홀딩시간을 감소시켜 트랜지스터의 열화를 방지할 수 있는 게이트구동회로 및 이를 포함하는 표시장치가 제공된다. 게이트구동회로는, 레벨쉬프터가 제1 및 제2리셋신호를 순차적으로 출력하고, 다수의 더미스테이지 중 일부는 제1리셋신호에 따라 선순위로 동시에 리셋되고, 나머지는 제2리셋신호에 따라 후순위로 동시에 리셋된다.

Description

게이트구동회로 및 이를 포함하는 표시장치{Gate driving circuit and display device including the same}
본 발명은 게이트구동회로에 관한 것으로, 특히 게이트 인 패널(Gate In Panel; GIP) 구조로 구성된 게이트구동회로의 더미스테이지에서 트랜지스터의 열화를 방지할 수 있는 게이트구동회로 및 이를 포함하는 표시장치에 관한 것이다.
액정표시장치는 게이트라인과 데이터라인에 접속된 박막트랜지스터가 구비된 다수의 화소를 포함하는 표시패널, 게이트라인에 게이트신호를 순차적으로 제공하기 위한 게이트구동회로 및 데이터라인에 데이터신호를 제공하기 위한 데이터구동회로를 포함한다.
통상적으로, 게이트구동회로 및 데이터구동회로는 집적회로로 구현되고, 이들은 테이프 캐리어 패키지(Tape Carrier Package) 또는 칩 온 필름(Chip On Film) 등과 같은 연성필름에 실장되어 표시패널에 부착된다. 또한, 최근에는 게이트구동회로의 일부가 표시패널 내에 내장되어 제조 원가를 절감하고 베젤(bezel) 영역을 줄일 수 있는 게이트 인 패널(Gate In Panel; GIP) 구조의 액정표시장치가 개발되고 있다.
도 1은 종래의 GIP 구조의 액정표시장치에서 표시패널에 내장된 게이트구동회로를 개략적으로 나타내는 도면이다.
도 1에 도시된 바와 같이, 종래의 게이트구동회로(10)는 외부에서 제공된 다수의 게이트클록신호(GCLK) 및 개시신호(VST)에 따라 종속적으로 구동되는 N개의 스테이지(S1~Sn)를 포함한다. 그리고, 제N스테이지(Sn)의 후단으로 다수의 더미스테이지(d1~d6)가 구성된다. N개의 스테이지(S1~Sn) 및 다수의 더미스테이지(d1~d6) 각각은 다수의 트랜지스터들로 구성된다.
개시신호(VST)는 제1스테이지(S1)에 제공된다. 그리고, 제1스테이지(S1)를 제외한 나머지 스테이지들, 즉 제2스테이지(미도시) 내지 제N스테이지(Sn) 및 다수의 더미스테이지(d1~d6) 각각은 이전 단 스테이지의 출력을 개시신호로 제공받아 순차적으로 동작된다.
또한, 다수의 더미스테이지(d1~d6)를 제외한 N개의 스테이지(S1~SN) 각각은 후단 스테이지의 출력을 리셋신호로 제공받아 순차적으로 리셋된다. 다수의 더미스테이지(d1~d6) 각각은 외부에서 제공된 리셋신호(RST)에 따라 동시에 리셋된다.
도 2는 종래의 게이트구동회로의 동작을 나타내는 타이밍도이다.
도 1 및 도 2를 참조하면, 게이트구동회로(10)의 N개의 스테이지(S1~SN) 중 제1스테이지(S1)는 개시신호(VST)에 따라 제1게이트신호(Gout_1)를 출력한다. 또한, 제1스테이지(S1)를 제외한 제2스테이지 내지 제N스테이지(Sn)는 이전 단 스테이지의 출력을 개시신호로 제공받아 각각 게이트신호를 출력한다.
또한, 제1스테이지(S1)는 후단 스테이지, 예컨대 제6스테이지(미도시)의 출력을 리셋신호로 제공받아 리셋된다. 제2스테이지 내지 제N스테이지(Sn)도 후단 스테이지의 출력을 리셋신호로 제공받아 리셋된다.
제1더미스테이지(d1)는 제N스테이지(Sn)의 제N게이트신호(Gout_n)를 개시신호로 제공받아 제1더미신호(d_1)를 출력한다. 제1더미신호(d_1)는 N개의 스테이지(S1~SN) 중에서 제(N-5)스테이지(미도시)의 리셋신호로 제공된다.
제2더미스테이지(미도시)는 제1더미스테이지(d1)의 제1더미신호(d_1)를 개시신호로 제공받아 제2더미신호(d_2)를 출력한다. 제2더미신호(d_2)는 N개의 스테이지(S1~SN) 중에서 제(N-4)스테이지(미도시)의 리셋신호로 제공된다.
마찬가지로, 제6더미스테이지(d6)는 제5더미스테이지(미도시)의 제5더미신호(미도시)를 개시신호로 제공받아 제6더미신호(d_6)를 출력한다. 제6더미신호(d_6)는 N개의 스테이지(S1~SN) 중에서 제N스테이지(Sn)의 리셋신호로 제공된다.
제1더미스테이지(d1) 내지 제6더미스테이지(d6)는 외부에서 제공되는 리셋신호(RST)에 의해 동시에 리셋된다. 이때, 리셋신호(RST)는 제6더미스테이지(d6)에서 제6더미신호(d_6)가 출력된 이후에 게이트구동회로(10)에 제공된다.
이로 인해, 종래의 게이트구동회로(10)는 다수의 더미스테이지(d1~d6) 각각에서 출력노드의 홀드(hold)기간이 증가된다. 특히, 제1더미스테이지(d1)는 대략 6H 이상의 홀딩시간(T1), 즉 제6더미스테이지(d6)에서 제6더미신호(d_6)가 출력될 때까지 출력노드를 홀드해야 한다.
이러한 출력노드의 홀드기간 증가는 다수의 더미스테이지(d1~d6) 각각에 구비된 트랜지스터들을 열화시킨다. 그리고, 트랜지스터들의 열화는 다수의 더미스테이지(d1~d6) 및 이를 포함하는 게이트구동회로(10)의 오동작을 발생시켜 액정표시장치의 동작 신뢰성을 저하시킨다.
본 발명은 더미스테이지의 트랜지스터의 열화를 방지할 수 있는 게이트구동회로 및 이를 포함하는 표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 게이트구동회로는, 레벨쉬프트 및 쉬프트레지스터를 포함한다.
레벨쉬프트는 게이트제어신호에 응답하여 다수의 게이트클록신호, 개시신호, 제1리셋신호 및 제2리셋신호를 생성한다.
쉬프트레지스터는 다수의 게이트스테이지 및 다수의 더미스테이지로 구성된다. 다수의 더미스테이지 중 일부는 제1리셋신호에 응답하여 선순위로 동시에 리셋된다. 다수의 더미스테이지 중 나머지는 제2리셋신호에 응답하여 후순위로 동시에 리셋된다.
상기 목적을 달성하기 위한 본 발명의 표시장치는, 표시패널, 타이밍제어부 및 게이트구동회로를 포함한다.
게이트구동회로는 레벨쉬프터 및 쉬프트레지스터를 포함한다. 쉬프트레지스터는 표시패널 내부에 GIP 구조로 배치되고, 레벨쉬프터는 표시패널에 연결된 인쇄회로기판에 배치된다.
본 발명에 따른 게이트구동회로는, 레벨쉬프터에서 순차적으로 출력되는 제1리셋신호 및 제2리셋신호에 의해 쉬프트레지스터의 다수의 더미스테이지가 리셋될 수 있다. 이때, 다수의 더미스테이지 중 일부는 제1리셋신호에 따라 선순위로 동시에 리셋되고, 나머지는 제2리셋신호에 따라 후순위로 동시에 리셋될 수 있다.
따라서, 게이트구동회로는 다수의 더미스테이지 중 첫번째 더미스테이지의 출력노드 홀딩시간을 감소시킬 수 있으며, 이로 인해, 더미스테이지 내부의 다수의 트랜지스터들의 열화를 방지할 수 있다.
또한, 더미스테이지의 트랜지스터 열화가 방지됨으로써, 게이트구동회로의 오동작이 발생되지 않으며, 이는 표시장치의 동작 신뢰성을 향상시킬 수 있다.
도 1은 종래의 GIP 구조의 액정표시장치에서 표시패널에 내장된 게이트구동회로를 개략적으로 나타내는 도면이다.
도 2는 종래의 게이트구동회로의 동작을 나타내는 타이밍도이다.
도 3은 본 발명의 실시예에 따른 표시장치를 나타내는 도면이다.
도 4는 도 3에 도시된 게이트구동회로의 레벨쉬프터를 나타내는 도면이다.
도 5는 도 3에 도시된 게이트구동회로의 쉬프트레지스터를 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 표시장치의 동작을 나타내는 타이밍도이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 표시장치를 상세하게 설명한다. 설명의 편의를 위하여, 본 실시예의 표시장치는 액정표시장치인 것을 예로 드나, 본 발명은 이에 제한되지는 않는다. 본 발명의 표시장치는 액정표시장치 외에, 플라즈마 디스플레이패널, 전계방출 표시장치, 유기발광표시장치 등 다양한 평판표시장치 중 하나일 수 있다.
도 3은 본 발명의 실시예에 따른 표시장치를 나타내는 도면이다.
도 3을 참조하면, 본 실시예의 표시장치(100)는 표시패널(110) 및 이를 구동하기 위한 구동회로들을 포함할 수 있다. 구동회로들은 게이트구동회로(120), 데이터구동회로(150) 및 타이밍제어부(160)를 포함할 수 있다.
표시패널(110)은 어레이기판(미도시), 컬러필터기판(미도시) 및 두 기판 사이에 개재된 액정층(미도시)을 포함하는 액정패널일 수 있으나, 이에 제한되지는 않는다. 표시패널(110)은 표시영역(A/A)과 비표시영역(N/A)을 포함할 수 있다.
표시패널(110)의 표시영역(A/A)에는 다수의 게이트라인(GL)과 다수의 데이터라인(DL)이 서로 교차되어 배치되고, 각 라인의 교차영역마다 박막트랜지스터(T) 및 액정셀(LC)을 포함하는 화소(P)가 구성될 수 있다.
각 화소(P)의 박막트랜지스터(T)는 게이트전극이 게이트라인(GL)에 연결되고, 소스전극이 데이터라인(DL)에 연결되며, 드레인전극이 액정셀(LC)의 일단에 연결된다. 액정셀(LC)은 일단이 박막트랜지스터(T)의 드레인전극에 연결되고, 타단에는 공통전압(VCOM)이 인가된다.
박막트랜지스터(T)는 게이트라인(GL)을 통해 인가된 게이트신호에 의해 턴-온되고, 데이터라인(DL)을 통해 인가된 화소전압을 액정셀(LC)로 전달한다. 액정셀(LC)은 박막트랜지스터(T)로부터 전달된 화소전압을 충전하며, 충전된 화소전압을 표시패널(101)의 다음 프레임까지 유지시킨다. 또한, 액정셀(LC)은 충전된 화소전압과 타단으로 인가된 공통전압이 이루는 전계에 따라 액정의 배열상태를 변화시켜 광 투과율을 조절함으로써, 화상을 표시하게 된다.
게이트구동회로(120)는 레벨쉬프터(130) 및 쉬프트레지스터(140)를 포함할 수 있다. 레벨쉬프터(130)는 표시패널(110)의 외부, 예컨대 연성필름(미도시) 등을 통해 표시패널(110)에 연결되는 인쇄회로기판(미도시)에 배치될 수 있다. 쉬프트레지스터(140)는 표시패널(110)의 비표시영역(N/A)에 게이트 인 패널(Gate In Panel; GIP) 구조로 배치될 수 있다.
게이트구동회로(120)는 타이밍제어부(160)로부터 제공된 게이트제어신호(GCS)에 응답하여 다수의 게이트신호를 생성할 수 있다. 게이트구동회로(120)는 다수의 게이트신호를 표시패널(110)의 다수의 게이트라인(GL)에 순차적으로 출력할 수 있다.
좀 더 설명하면, 레벨쉬프터(130)는 타이밍제어부(160)로부터 제공된 게이트제어신호(GCS)에 응답하여 다수의 신호들, 예컨대 다수의 게이트클록신호(GCLK), 개시신호(VST), 제1리셋신호(RST1) 및 제2리셋신호(RST2)를 생성할 수 있다. 레벨쉬프터(130)는 생성된 다수의 신호들을 쉬프트레지스터(140)로 출력할 수 있다.
쉬프트레지스터(140)는 레벨쉬프터(130)에서 출력된 개시신호(VST) 및 다수의 게이트클록신호(GCLK)에 응답하여 다수의 게이트신호를 생성할 수 있다. 쉬프트레지스터(140)는 다수의 게이트스테이지(미도시) 및 다수의 더미스테이지(미도시)를 포함할 수 있다. 각 스테이지는 다수의 트랜지스터들로 구성될 수 있다.
다수의 게이트스테이지 및 다수의 더미스테이지 각각은 개시신호(VST) 및 전단 스테이지의 게이트신호에 따라 종속적으로 동작되어 게이트신호 및 더미신호를 출력할 수 있다.
또한, 다수의 게이트스테이지 각각은 후단 스테이지의 출력에 따라 리셋(reset)될 수 있다. 다수의 더미스테이지 각각은 레벨쉬프터(130)에서 출력된 제1리셋신호(RST1) 및 제2리셋신호(RST2)에 응답하여 리셋될 수 있다. 이때, 다수의 더미스테이지 중 일부는 제1리셋신호(RST1)에 따라 선순위로 동시에 리셋되고, 이를 제외한 나머지는 제2리셋신호(RST2)에 따라 후순위로 동시에 리셋될 수 있다.
이에 따라, 본 실시예의 게이트구동회로(120)는 다수의 더미스테이지의 출력노드 홀딩기간을 줄일 수 있다. 이로 인해, 게이트구동회로(120)는 다수의 더미스테이지 내부에 구비된 트랜지스터들의 열화를 방지함으로써, 게이트구동회로(120)의 오동작을 방지할 수 있다. 이러한 게이트구동회로(120)의 구체적인 구성은 후에 도면을 참조하여 좀 더 구체적으로 설명하기로 한다.
데이터구동회로(150)는 타이밍제어부(160)에서 제공된 데이터제어신호(DCS)에 응답하여 영상데이터(DATA)로부터 데이터신호를 생성할 수 있다. 데이터신호는 표시패널(110)의 다수의 데이터라인(DL)을 통해 표시영역(A/A)의 각 화소(P)로 출력될 수 있다.
타이밍제어부(160)는 외부시스템(미도시)으로부터 제공된 타이밍신호(TS)로부터 게이트제어신호(GCS) 및 데이터제어신호(DCS)를 생성할 수 있다. 게이트제어신호(GCS)는 게이트구동회로(120)에 출력되고, 데이터제어신호(DCS)는 데이터구동회로(150)에 출력될 수 있다.
또한, 타이밍제어부(160)는 외부시스템에서 입력된 영상신호(RGB)를 표시패널(110)의 해상도에 따라 정렬하여 영상데이터(DATA)를 생성할 수 있다. 영상데이터(DATA)는 데이터제어신호(DCS)와 함께 데이터구동회로(150)에 출력될 수 있다.
도 4는 도 3에 도시된 게이트구동회로의 레벨쉬프터를 나타내는 도면이다.
도 3 및 도 4를 참조하면, 본 실시예의 레벨쉬프터(130)는 스위칭신호생성부(131), 제1스위치(132), 제2스위치(133), 스위치제어부(134), 선택부(135) 및 다수의 신호생성부들(136, 137, 138)을 포함할 수 있다. 다수의 신호생성부들(136, 137, 138)은 제1리셋신호생성부(136), 제2리셋신호생성부(137) 및 개시신호생성부(138)를 포함할 수 있다.
스위칭신호생성부(131)는 타이밍제어부(160)로부터 제공된 게이트제어신호(GCS)에 따라 제1스위칭신호(S1) 및 제2스위칭신호(S2)를 생성할 수 있다. 게이트제어신호(GCS)는 게이트스타트신호(GST), 제1클록신호(CLK_on) 및 제2클록신호(CLK_off)를 포함할 수 있다. 스위칭신호생성부(131)는 상술된 게이트제어신호(GCS)를 조합하여 제1스위칭신호(S1) 및 제2스위칭신호(S2)를 각각 생성할 수 있다.
이를 위하여, 스위칭신호생성부(131)는 다수의 논리소자들로 구성될 수 있다. 스위칭신호생성부(131)는 3개의 AND게이트소자들(AND1~AND3), 1개의 OR게이트소자(OR) 및 1개의 인버터소자(NOT)를 포함할 수 있다.
제1AND게이트소자(AND1)는 게이트스타트신호(GST)와 제1클록신호(CLK_on)를 논리곱하여 출력한다. OR게이트소자(OR)는 제1AND게이트소자(AND1)의 출력과 인버터소자(NOT)의 출력을 논리합하여 출력한다. 인버터소자(NOT)는 제2클록신호(CLK_off)를 반전시켜 출력한다. 제2AND게이트소자(AND2)는 게이트스타트신호(GST)와 OR게이트소자(OR)의 출력을 논리곱하여 제1스위칭신호(S1)를 출력한다. 제3AND게이트소자(AND3)는 게이트스타트신호(GST)와 제2클록신호(CLK_off)를 논리곱하여 제2스위칭신호(S2)를 출력한다. 제1스위칭신호(S1) 및 제2스위칭신호(S2)는 제1레벨, 예컨대 하이레벨과 제2레벨, 예컨대 로우레벨 중 하나의 레벨로 출력될 수 있다.
제1스위치(132)는 스위칭 동작되어 제1스위칭신호(S1)를 선택부(135)로 제공할 수 있다. 제2스위치(133)는 스위칭 동작되어 제2스위칭신호(S2)를 선택부(135)로 제공할 수 있다.
스위치제어부(134)는 제1스위치(132) 및 제2스위치(133)의 스위칭 동작을 제어할 수 있다. 스위치제어부(134)는 제1스위치(132)와 제2스위치(133)를 모두 턴-온시켜 스위칭신호생성부(131)와 선택부(135) 간을 연결시킬 수 있다. 이에 따라, 스위칭신호생성부(131)에서 출력되는 제1스위칭신호(S1) 및 제2스위칭신호(S2)는 선택부(135)로 전달될 수 있다.
또한, 스위치제어부(134)는 선택부(135)와 개시신호생성부(138) 사이의 A노드(A) 레벨을 판단하고, 그에 따라 제1스위치(132)와 제2스위치(133)를 모두 턴-오프시킬 수 있다. 스위치제어부(134)는 A노드(A)가 제1레벨인 경우에 제1스위치(132)와 제2스위치(133)를 모두 턴-오프시킬 수 있다. 이에 따라, 스위칭신호생성부(131)와 선택부(135) 간의 연결이 차단될 수 있다.
선택부(135)는 제1스위치(132) 및 제2스위치(133)로부터 각각 제공된 제1스위칭신호(S1)의 레벨과 제2스위칭신호(S2)의 레벨에 따라 다수의 신호생성부들(136, 137, 138)의 동작을 제어할 수 있다.
예컨대, 제1스위칭신호(S1) 및 제2스위칭신호(S2)가 모두 제1레벨이면, 선택부(135)는 다수의 신호생성부들(136, 137, 138) 중에서 제1리셋신호생성부(136)가 동작되도록 제어할 수 있다. 또한, 제1스위칭신호(S1)가 제2레벨이고, 제2스위칭신호(S2)가 제1레벨이면, 선택부(135)는 다수의 신호생성부들(136, 137, 138) 중에서 제2리셋신호생성부(137)가 동작되도록 제어할 수 있다. 제1스위칭신호(S1)가 제1레벨이고, 제2스위칭신호(S2)가 제2레벨이면, 선택부(135)는 다수의 신호생성부들(136, 137, 138) 중에서 개시신호생성부(138)가 동작되도록 제어할 수 있다.
또한, 스위치제어부(134)에 의해 스위칭신호생성부(131)와 선택부(135) 간의 연결이 차단되면, 선택부(135)는 이전의 상태를 유지할 수 있다. 다시 말해, 스위치제어부(134)는 A노드(A)가 제1레벨인 경우에 제1스위치(132)와 제2스위치(133)를 모두 턴-오프시킨다. A노드(A)는 선택부(135)와 개시신호생성부(138) 사이의 노드로, 선택부(135)에 의해 개시신호생성부(138)가 동작될 때 제1레벨이 될 수 있다. 따라서, 스위치제어부(134)에 의해 스위칭신호생성부(131)와 선택부(135) 간의 연결이 차단되더라도, 선택부(135)는 개시신호생성부(138)의 동작제어를 유지할 수 있다. 이때, 선택부(135)는 타이밍제어부(160)로부터 제공되는 게이트스타트신호(GST)를 개시신호(VST)로 출력할 수 있다.
제1리셋신호생성부(136)는 선택부(135)의 제어에 따라 제1리셋신호(RST1)를 생성하여 출력할 수 있다. 제1리셋신호생성부(136)는 제1클록카운터(136_a) 및 제1출력단을 포함할 수 있다.
제1클록카운터(136_a)는 타이밍제어부(160)에서 제공된 제2클록신호(CLK_off)를 카운트할 수 있다. 제1클록카운터(136_a)는 제2클록신호(CLK_off)를 4H 동안 카운트할 수 있다.
제1출력단은 제1클록카운터(136_a)의 카운트 동작 동안 제1리셋신호(RST1)를 제1레벨로 출력할 수 있다. 제1출력단은 게이트하이전압(VGH)과 게이트로우전압(VGL) 사이에 배치된 2개의 트랜지스터들(T1, T2)로 구성될 수 있다.
제2리셋신호생성부(137)는 선택부(135)의 제어에 따라 제2리셋신호(RST2)를 생성하여 출력할 수 있다. 제2리셋신호생성부(137)는 제2클록카운터(137_a) 및 제2출력단을 포함할 수 있다.
제2클록카운터(137_a)는 타이밍제어부(160)에서 제공된 제2클록신호(CLK_off)를 카운트할 수 있다. 제2클록카운터(137_a)는 제2클록신호(CLK_off)를 4H 동안 카운트할 수 있다.
제2출력단은 제2클록카운터(137_a)의 카운트 동작 동안 제2리셋신호(RST2)를 제1레벨로 출력할 수 있다. 제2출력단은 게이트하이전압(VGH)과 게이트로우전압(VGL) 사이에 배치된 2개의 트랜지스터들(T3, T4)로 구성될 수 있다.
개시신호생성부(138)는 선택부(135)의 제어에 따라 개시신호(VST)를 생성하여 출력할 수 있다. 개시신호생성부(138)는 게이트하이전압(VGH)과 게이트로우전압(VGL) 사이에 배치된 2개의 트랜지스터들(T5, T6)로 구성된 제3출력단을 포함할 수 있다.
제1리셋신호생성부(136), 제2리셋신호생성부(137) 및 개시신호생성부(138)는 선택부(135)의 제어에 따라 동작될 수 있다. 이때, 제1리셋신호생성부(136), 제2리셋신호생성부(137) 및 개시신호생성부(138)는 동시에 동작되지 않는다. 즉, 제1리셋신호생성부(136)가 동작되는 중에는 제2리셋신호생성부(137)와 개시신호생성부(138)는 동작되지 않는다. 마찬가지로, 제2리셋신호생성부(137)의 동작 중에 제1리셋신호생성부(136) 및 개시신호생성부(138)는 동작되지 않고, 개시신호생성부(138)의 동작 중에 제1리셋신호생성부(136) 및 제2리셋신호생성부(137)는 동작되지 않는다.
상술한 바와 같이, 본 실시예의 레벨쉬프터(130)는 타이밍제어부(160)로부터 제공된 게이트제어신호(GCS)에 응답하여 제1리셋신호(RST1), 제2리셋신호(RST2) 및 개시신호(VST)를 각각 출력할 수 있다. 그리고, 앞서 설명한 바와 같이, 제1리셋신호(RST1)를 쉬프트레지스터(140)의 다수의 더미스테이지 중 일부에 선순위로 출력하여 이들을 리셋하고, 제2리셋신호(RST2)를 다수의 더미스테이지 중 나머지에 후순위로 출력하여 이들을 리셋할 수 있다.
이에 따라, 본 실시예의 게이트구동회로(120)에서는 다수의 더미스테이지의 출력노드 홀딩시간을 줄일 수 있다. 이로 인해, 더미스테이지의 내부에 구비된 다수의 트랜지스터들의 열화를 방지하여 게이트구동회로(120)가 오동작되는 것을 개선할 수 있다.
도 5는 도 3에 도시된 게이트구동회로의 쉬프트레지스터를 나타내는 도면이다.
도 3 및 도 5를 참조하면, 본 실시예의 쉬프트레지스터(140)는 다수의 게이트스테이지(ST1~STn) 및 다수의 더미스테이지(DST1~DST3)를 포함할 수 있다. 다수의 게이트스테이지(ST1~STn) 및 다수의 더미스테이지(DST1~DST3)는 종속적으로 연결될 수 있다. 다수의 더미스테이지(DST1~DST3)는 다수의 게이트스테이지(ST1~STn) 중 마지막 게이트스테이지, 예컨대 제N게이트스테이지(STn)의 후단에 배치될 수 있다. 여기서, N은 1보다 큰 자연수이다.
다수의 게이트스테이지(ST1~STn)는 각각이 한 쌍의 게이트신호를 생성하여 표시패널(110)의 다수의 게이트라인(GL)에 순차적으로 출력하는 제1게이트스테이지(ST1) 내지 제N게이트스테이지(STn)를 포함할 수 있다. 다수의 게이트스테이지(ST1~STn)는 제1게이트클록신호(GCLK1) 내지 제4게이트클록신호(GCLK4)를 공급하는 다수의 클록신호라인에 선택적으로 연결될 수 있다.
다수의 더미스테이지(DST1~DST3)는 각각이 한 쌍의 더미신호를 생성하고, 이를 다수의 게이트스테이지(ST1~STn)에 순차적으로 출력하는 제1더미스테이지(DST1) 내지 제3더미스테이지(DST3)를 포함할 수 있다. 다수의 더미스테이지(DST1~DST3)에서 출력되는 다수의 더미신호(D1~D6)는 다수의 게이트스테이지(ST1~STn)를 리셋시키는 신호일 수 있다. 다수의 더미스테이지(DST1~DST3)는 제1게이트클록신호(GCLK1) 내지 제4게이트클록신호(GCLK4)를 공급하는 다수의 클록신호라인에 선택적으로 연결될 수 있다.
다수의 게이트스테이지(ST1~STn) 및 다수의 더미스테이지(DST1~DST3)는 제1게이트스테이지(ST1)를 제외한 나머지 스테이지들이 전단 스테이지의 출력에 응답하여 종속적으로 동작될 수 있다.
구체적으로, 제1게이트스테이지(ST1)는 레벨쉬프터(130)에서 제공된 개시신호(VST)에 응답하여 제1게이트신호(G1) 및 제2게이트신호(G2)를 각각 출력할 수 있다. 제1게이트신호(G1) 및 제2게이트신호(G2)는 표시패널(110)의 제1게이트라인과 제2게이트라인에 순차적으로 출력될 수 있다. 이와 동시에, 제1게이트신호(G1) 및 제2게이트신호(G2)는 제2게이트스테이지(미도시)의 개시신호로 제공될 수 있다. 따라서, 제2게이트스테이지는 제1게이트신호(G1) 및 제2게이트신호(G2)에 응답하여 제3게이트신호(미도시) 및 제4게이트신호(미도시)를 각각 출력할 수 있다.
마찬가지로, 제N게이트스테이지(STn)는 제(N-1)게이트스테이지(미도시)에서 출력된 게이트신호를 개시신호로 제공받아 제(N-1)게이트신호(G(n-1)) 및 제N게이트신호(Gn)를 출력할 수 있다. 또한, 제1더미스테이지(DST1)는 제N게이트스테이지(STn)에서 출력된 제(N-1)게이트신호(G(n-1)) 및 제N게이트신호(Gn)에 응답하여 제1더미신호(D1) 및 제2더미신호(D2)를 각각 출력할 수 있다. 제3더미스테이지(DST3)는 제2더미스테이지(DST2)에서 출력된 제3더미신호(D3) 및 제4더미신호(D4)에 응답하여 제5더미신호(D5) 및 제6더미신호(D6)를 각각 출력할 수 있다.
또한, 다수의 게이트스테이지(ST1~STn)는 후단 스테이지의 출력에 응답하여 종속적으로 리셋될 수 있다.
구체적으로, 제1게이트스테이지(ST1)는 후단 스테이지, 예컨대 제4게이트스테이지(미도시)에서 출력된 제7게이트신호(미도시) 및 제8게이트신호(미도시)에 응답하여 리셋될 수 있다. 또한, 제N게이트스테이지(STn)는 제3더미스테이지(DST3)에서 출력된 제5더미신호(D5) 및 제6더미신호(D6)에 응답하여 리셋될 수 있다.
한편, 다수의 더미스테이지(DST1~DST3)는 레벨쉬프터(130)에서 출력된 제1리셋신호(RST1) 및 제2리셋신호(RST2)에 응답하여 리셋될 수 있다.
구체적으로, 제1더미스테이지(DST1) 및 제2더미스테이지(DST2)의 일부, 예컨대 제2더미스테이지(DST2)에서 제3더미신호(D3)를 출력하는 회로유닛(미도시)은 레벨쉬프터(130)에서 출력된 제1리셋신호(RST1)에 응답하여 동시에 리셋될 수 있다. 또한, 제2더미스테이지(DST2)의 나머지, 예컨대 제2더미스테이지(DST2)에서 제4더미신호(D4)를 출력하는 회로유닛(미도시) 및 제3더미스테이지(DST3)는 레벨쉬프터(130)에서 출력된 제2리셋신호(RST2)에 응답하여 동시에 리셋될 수 있다.
여기서, 레벨쉬프터(130)는 제1리셋신호(RST1)를 출력한 후에 제2리셋신호(RST2)를 출력할 수 있다. 따라서, 제1더미스테이지(DST1) 및 제2더미스테이지(DST2)의 일부는 제1리셋신호(RST1)에 따라 선순위로 리셋되고, 제2더미스테이지(DST2)의 나머지 및 제3더미스테이지(DST3)는 제2리셋신호(RST2)에 따라 후순위로 리셋될 수 있다.
상술한 바와 같이, 본 실시예의 쉬프트레지스터(140)는 레벨쉬프터(130)에서 출력된 제1리셋신호(RST1) 및 제2리셋신호(RST2)에 응답하여 다수의 더미스테이지(DST1~DST3)가 리셋될 수 있다. 이때, 제1리셋신호(RST1)에 의해 전단의 더미스테이지, 즉 제1더미스테이지(DST1) 및 제2더미스테이지(DST2)의 일부가 선순위로 리셋되고, 제2리셋신호(RST2)에 의해 후단의 제2더미스테이지(DST2)의 나머지 및 제3더미스테이지(DST3)가 후순위로 리셋될 수 있다. 따라서, 본 실시예의 게이트구동회로(120)에서는 다수의 더미스테이지(DST1~DST3) 중 제1더미스테이지(DST1)에서 출력노드가 홀드되는 시간을 줄일 수 있다. 이로 인해, 제1더미스테이지(DST1) 내부의 다수의 트랜지스터들의 열화가 방지됨으로써, 게이트구동회로(120)의 오동작을 개선할 수 있다.
도 6은 본 발명의 실시예에 따른 표시장치의 동작을 나타내는 타이밍도이다.
도 3 내지 도 6을 참조하면, 타이밍제어부(160)는 게이트제어신호(GCS)를 게이트구동회로(120)로 출력할 수 있다. 게이트제어신호(GCS)는 게이트스타트신호(GST), 제1클록신호(CLK_on) 및 제2클록신호(CLK_off)를 포함할 수 있다. 게이트제어신호(GCS)는 게이트구동회로(120)의 레벨쉬프터(130)로 제공될 수 있다.
여기서, 타이밍제어부(160)에서 출력된 게이트스타트신호(GST)는 제1게이트스타트신호(GST1) 및 제2게이트스타트신호(GST2)를 포함할 수 있다. 제1게이트스타트신호(GST1)는 제1-1게이트스타트신호(GST1-1), 제1-2게이트스타트신호(GST1-2)를 포함할 수 있다. 제1게이트스타트신호(GST1)는 표시패널(110)의 프레임 동작의 종료를 의미하고, 제2게이트스타트신호(GST2)는 표시패널(110)의 프레임 동작의 시작을 의미할 수 있다. 즉, 타이밍제어부(160)는 표시패널(110)의 1프레임 동작 동안 적어도 3번의 게이트스타트신호(GST)를 출력할 수 있다.
레벨쉬프터(130)는 게이트제어신호(GCS)에 응답하여 다수의 게이트클록신호(GCLK)를 생성하고, 이를 쉬프트레지스터(140)로 출력할 수 있다. 또한, 레벨쉬프터(130)는 게이트제어신호(GCS)에 응답하여 제1리셋신호(RST1), 제2리셋신호(RST2) 및 개시신호(VST) 중 하나를 생성하고, 이를 쉬프트레지스터(140)로 출력할 수 있다.
이를 좀 더 설명하면, 레벨쉬프터(130)에 입력된 제1-1게이트스타트신호(GST1-1), 제1클록신호(CLK_on) 및 제2클록신호(CLK_off)가 모두 제1레벨, 예컨대 하이레벨이면, 레벨쉬프터(130)의 스위칭신호생성부(131)는 제1레벨의 제1스위칭신호(S1) 및 제2스위칭신호(S2)를 출력할 수 있다.
이에 따라, 레벨쉬프터(130)의 제1리셋신호생성부(136)는 선택부(135)의 제어에 의해 제1리셋신호(RST1)를 출력할 수 있다. 제1리셋신호(RST1)는 제2클록신호(CLK_off)의 4H 기간 동안 제1레벨로 출력될 수 있다.
쉬프트레지스터(140)는 레벨쉬프터(130)에서 출력된 제1리셋신호(RST1)에 응답하여 다수의 더미스테이지(DST1~DST3) 중에서 제1더미스테이지(DST1) 및 제2더미스테이지(DST2)의 일부, 예컨대 제3더미신호(D3)를 출력하는 제2더미스테이지(DST2)의 회로유닛을 동시에 리셋할 수 있다.
따라서, 쉬프트레지스터(140)의 제1더미스테이지(DST1)는 종래의 쉬프트레지스터의 홀딩시간(도 2의 T1)보다 상대적으로 짧은 홀딩시간(T2)만큼 출력노드를 홀드함으로써, 제1더미스테이지(DST1) 내부의 다수의 트랜지스터들의 열화를 방지할 수 있다.
또한, 레벨쉬프터(130)에 입력된 제1-2게이트스타트신호(GST1-2)가 제1레벨이고, 제1클록신호(CLK_on)가 제2레벨, 예컨대 로우레벨이며, 제2클록신호(CLK_off)가 제1레벨이면, 스위칭신호생성부(131)는 제2레벨의 제1스위칭신호(S1) 및 제1레벨의 제2스위칭신호(S2)를 출력할 수 있다.
이에 따라, 레벨쉬프터(130)의 제2리셋신호생성부(137)는 선택부(135)의 제어에 의해 제2리셋신호(RST2)를 출력할 수 있다. 제2리셋신호(RST2)는 제2클록신호(CLK_off)의 4H 기간 동안 제1레벨로 출력될 수 있다.
쉬프트레지스터(140)는 레벨쉬프터(130)에서 출력된 제2리셋신호(RST2)에 응답하여 다수의 더미스테이지(DST1~DST3) 중에서 제1리셋신호(RST1)에 의해 리셋되지 않은 스테이지, 예컨대 제4더미신호(D4)를 출력하는 제2더미스테이지(DST2)의 회로유닛 및 제3더미스테이지(DST3)를 동시에 리셋할 수 있다.
따라서, 쉬프트레지스터(140)의 제2더미스테이지(DST2)는 종래의 쉬프트레지스터의 홀딩시간(도 2의 T1)보다 상대적으로 짧은 홀딩시간(T3)만큼 출력노드를 홀드함으로써, 제2더미스테이지(DST2) 내부의 다수의 트랜지스터들의 열화를 방지할 수 있다. 여기서, 제1더미스테이지(DST1)의 홀딩시간(T2)과 제2더미스테이지(DST2)의 홀딩시간(T3)은 동일할 수 있다.
계속해서, 레벨쉬프터(130)에 입력된 제2게이트스타트신호(GST2)가 제1레벨이고, 제1클록신호(CLK_on) 및 제2클록신호(CLK_off)가 모두 제2레벨이면, 스위칭신호생성부(131)는 제1레벨의 제1스위칭신호(S1) 및 제2레벨의 제2스위칭신호(S2)를 출력할 수 있다.
이에 따라, 레벨쉬프터(130)의 개시신호생성부(138)는 선택부(135)의 제어에 의해 개시신호(VST)를 출력할 수 있다. 여기서, 개시신호(VST)는 제2게이트스타트신호(GST2)와 동일할 수 있다.
또한, 레벨쉬프터(130)는 A노드(A)의 레벨이 제1레벨이므로, 스위칭신호생성부(131)와 선택부(135) 간의 연결을 차단하고, 선택부(135)는 이전의 상태, 즉 개시신호(VST)를 출력하는 상태를 유지할 수 있다.
따라서, 쉬프트레지스터(140)의 제1게이트스테이지(ST1)는 레벨쉬프터(130)에서 출력된 개시신호(VST)에 응답하여 다수의 게이트클록신호(GCLK)로부터 제1게이트신호(G1) 및 제2게이트신호(G2)를 생성하여 출력할 수 있다. 그리고, 제1게이트스테이지(ST1)를 제외한 나머지 게이트스테이지 및 다수의 더미스테이지(DST1~DST3)는 전단 스테이지의 출력에 응답하여 순차적으로 게이트신호 및 더미신호를 출력할 수 있다.
전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
100: 표시장치 110: 표시패널
120: 게이트구동회로 130: 레벨쉬프터
131: 스위칭신호생성부 134: 스위치제어부
135: 선택부 136: 제1리셋신호생성부
137: 제2리셋신호생성부 138: 개시신호생성부
140: 쉬프트레지스터 150: 데이터구동회로
160: 타이밍제어부

Claims (10)

  1. 게이트제어신호에 응답하여 다수의 게이트클록신호, 개시신호, 제1리셋신호 및 제2리셋신호를 생성하는 레벨쉬프터; 및
    다수의 게이트스테이지 및 다수의 더미스테이지로 구성되어 게이트신호를 순차적으로 출력하며, 상기 다수의 더미스테이지 중 일부 더미스테이지는 상기 제1리셋신호에 응답하여 선순위로 리셋되고, 나머지 더미스테이지는 상기 제2리셋신호에 응답하여 후순위로 리셋되는 쉬프트레지스터를 포함하는 게이트구동회로.
  2. 제1항에 있어서,
    상기 레벨쉬프터는 상기 게이트제어신호에 응답하여 상기 개시신호, 상기 제1리셋신호 및 상기 제2리셋신호 중 하나를 생성하여 상기 쉬프트레지스터에 출력하는 게이트구동회로.
  3. 제1항에 있어서, 상기 레벨쉬프터는,
    개시신호를 생성하는 개시신호생성부, 제1리셋신호를 생성하는 제1리셋신호생성부 및 제2리셋신호를 생성하는 제2리셋신호생성부를 포함하는 다수의 신호생성부들;
    상기 게이트제어신호에 따라 제1스위칭신호 및 제2스위칭신호를 생성하는 스위칭신호생성부; 및
    상기 제1스위칭신호 및 상기 제2스위칭신호 각각의 레벨에 따라 상기 다수의 신호생성부들 중 하나가 동작되도록 제어하는 선택부를 포함하는 게이트구동회로.
  4. 제3항에 있어서,
    상기 게이트제어신호는 게이트스타트신호, 제1클록신호 및 제2클록신호를 포함하고,
    상기 스위칭신호생성부는,
    상기 게이트스타트신호, 제1클록신호 및 제2클록신호가 모두 제1레벨이면, 제1레벨의 제1스위칭신호 및 제1레벨의 제2스위칭신호를 각각 생성하고,
    상기 게이트스타트신호 및 상기 제2클록신호 각각이 제1레벨이고, 상기 제1클록신호가 제2레벨이면, 제2레벨의 제1스위칭신호 및 상기 제1레벨의 제2스위칭신호를 각각 생성하며,
    상기 게이트스타트신호가 제1레벨이고, 상기 제1클록신호 및 상기 제2클록신호 각각이 제2레벨이면, 상기 제1레벨의 제1스위칭신호 및 제2레벨의 제2스위칭신호를 각각 생성하는 게이트구동회로.
  5. 제3항에 있어서, 상기 선택부는,
    상기 제1스위칭신호 및 제2스위칭신호 각각이 모두 제1레벨이면, 상기 제1리셋신호생성부가 동작되도록 제어하고,
    상기 제1스위칭신호가 제2레벨이고 상기 제2스위칭신호가 제1레벨이면, 상기 제2리셋신호생성부가 동작되도록 제어하며,
    상기 제1스위칭신호가 제1레벨이고 상기 제2스위칭신호가 제2레벨이면, 상기 개시신호생성부가 동작되도록 제어하는 게이트구동회로.
  6. 제3항에 있어서,
    상기 스위칭신호생성부와 상기 선택부 사이에 배치되고, 스위칭 동작을 통해 상기 제1스위칭신호 및 상기 제2스위칭신호를 각각 상기 선택부로 제공하는 제1스위치 및 제2스위치; 및
    상기 선택부와 상기 개시신호생성부 사이의 노드 레벨에 따라 상기 제1스위치 및 상기 제2스위치를 모두 턴-오프하여 상기 스위칭신호생성부와 상기 선택부의 연결을 차단하는 스위치제어부를 더 포함하고,
    상기 선택부는, 상기 스위칭신호생성부와 연결이 차단되면 이전상태를 유지하는 게이트구동회로.
  7. 제3항에 있어서,
    상기 제1리셋신호생성부 및 상기 제2리셋신호생성부는 각각 클록카운터를 포함하고,
    상기 제1리셋신호생성부 및 상기 제2리셋신호생성부는 상기 선택부의 제어에 따라 상기 클록카운터의 카운트 동작 동안 상기 제1리셋신호 및 상기 제2리셋신호를 출력하는 게이트구동회로.
  8. 다수의 게이트라인이 구비된 표시패널;
    게이트제어신호를 출력하는 타이밍제어부; 및
    상기 게이트제어신호에 응답하여 상기 표시패널의 상기 다수의 게이트라인에 다수의 게이트신호를 순차적으로 출력하는 게이트구동회로를 포함하고,
    상기 게이트구동회로는,
    게이트제어신호에 응답하여 다수의 게이트클록신호, 개시신호, 제1리셋신호 및 제2리셋신호를 생성하는 레벨쉬프터; 및
    다수의 게이트스테이지 및 다수의 더미스테이지로 구성되어 게이트신호를 순차적으로 출력하며, 상기 다수의 더미스테이지 중 일부 더미스테이지는 상기 제1리셋신호에 응답하여 선순위로 리셋되고, 나머지 더미스테이지는 상기 제2리셋신호에 응답하여 후순위로 리셋되는 쉬프트레지스터를 포함하는 표시장치.
  9. 제8항에 있어서,
    상기 쉬프트레지스터는 상기 표시패널 내부에 GIP 구조로 배치되고, 상기 레벨쉬프터는 상기 표시패널에 연결된 인쇄회로기판 상에 배치된 표시장치.
  10. 제8항에 있어서,
    상기 게이트제어신호는 게이트스타트신호를 포함하고,
    상기 타이밍제어부는 상기 표시패널의 1프레임 동작 동안 상기 게이트스타트신호를 적어도 3번 출력하는 표시장치.
KR1020160180465A 2016-12-27 2016-12-27 게이트구동회로 및 이를 포함하는 표시장치 KR102655045B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160180465A KR102655045B1 (ko) 2016-12-27 2016-12-27 게이트구동회로 및 이를 포함하는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160180465A KR102655045B1 (ko) 2016-12-27 2016-12-27 게이트구동회로 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20180076236A true KR20180076236A (ko) 2018-07-05
KR102655045B1 KR102655045B1 (ko) 2024-04-05

Family

ID=62920313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160180465A KR102655045B1 (ko) 2016-12-27 2016-12-27 게이트구동회로 및 이를 포함하는 표시장치

Country Status (1)

Country Link
KR (1) KR102655045B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111369929A (zh) * 2020-04-10 2020-07-03 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
WO2020186849A1 (zh) * 2019-03-19 2020-09-24 京东方科技集团股份有限公司 显示面板及其驱动控制方法、驱动控制电路、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120057380A (ko) * 2010-11-26 2012-06-05 엘지디스플레이 주식회사 액정표시장치
KR20130141794A (ko) * 2012-06-18 2013-12-27 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120057380A (ko) * 2010-11-26 2012-06-05 엘지디스플레이 주식회사 액정표시장치
KR20130141794A (ko) * 2012-06-18 2013-12-27 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 구동방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020186849A1 (zh) * 2019-03-19 2020-09-24 京东方科技集团股份有限公司 显示面板及其驱动控制方法、驱动控制电路、显示装置
CN111369929A (zh) * 2020-04-10 2020-07-03 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111369929B (zh) * 2020-04-10 2021-07-23 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
US11705034B2 (en) 2020-04-10 2023-07-18 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit and display panel

Also Published As

Publication number Publication date
KR102655045B1 (ko) 2024-04-05

Similar Documents

Publication Publication Date Title
US10643563B2 (en) Display device
CN109584809B (zh) 栅极驱动器和包括其的平板显示装置
KR101997775B1 (ko) 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
KR101471553B1 (ko) 게이트 구동 회로 및 이를 갖는 표시 장치
US9030399B2 (en) Gate driver stage outputting multiple, partially overlapping gate-line signals to a liquid crystal display
US7884795B2 (en) Gate driver having a plurality of shift registers, driving method thereof and display device having the same
US10431175B2 (en) Gate driver and control method thereof
KR20170020591A (ko) 표시 장치
JP6630435B2 (ja) Ｇｉｐ回路及びその駆動方法、並びにフラットパネルディスプレイ装置
KR20180071642A (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
US20190164497A1 (en) Shift register and time-sharing controlling method thereof, display panel and display apparatus
KR20190079855A (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
US11308888B2 (en) Pixel scan drive circuit, array substrate and display terminal
KR102054682B1 (ko) 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
KR20150116102A (ko) 게이트 드라이버 및 이를 포함하는 표시 장치
JP5824014B2 (ja) 液晶表示装置
US11557359B2 (en) Shift register and gate driver circuit
CN111610676A (zh) 一种显示面板、其驱动方法及显示装置
KR102655045B1 (ko) 게이트구동회로 및 이를 포함하는 표시장치
KR20120056017A (ko) 다채널 반도체 장치 및 이를 구비한 디스플레이 장치
CN107204168B (zh) 用于显示面板的驱动方法
CN111971736B (zh) 移位寄存器、其驱动方法及装置
KR20180067948A (ko) 시프트 레지스터 및 이를 포함하는 게이트 구동회로
KR102420545B1 (ko) 게이트 구동회로를 포함하는 표시 장치
KR20200047847A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant