JP6630435B2 - Ｇｉｐ回路及びその駆動方法、並びにフラットパネルディスプレイ装置 - Google Patents

Ｇｉｐ回路及びその駆動方法、並びにフラットパネルディスプレイ装置 Download PDF

Info

Publication number
JP6630435B2
JP6630435B2 JP2018524225A JP2018524225A JP6630435B2 JP 6630435 B2 JP6630435 B2 JP 6630435B2 JP 2018524225 A JP2018524225 A JP 2018524225A JP 2018524225 A JP2018524225 A JP 2018524225A JP 6630435 B2 JP6630435 B2 JP 6630435B2
Authority
JP
Japan
Prior art keywords
node
clock signal
high level
transistor
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018524225A
Other languages
English (en)
Other versions
JP2019504335A (ja
Inventor
ヤン，ナン
チュ，フイ
フ，シミン
ツァン，ティンティン
ソン，ヤンチン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan New Flat Panel Display Technology Center Co Ltd
Original Assignee
Kunshan New Flat Panel Display Technology Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan New Flat Panel Display Technology Center Co Ltd filed Critical Kunshan New Flat Panel Display Technology Center Co Ltd
Publication of JP2019504335A publication Critical patent/JP2019504335A/ja
Application granted granted Critical
Publication of JP6630435B2 publication Critical patent/JP6630435B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、フラットパネルディスプレイの分野に関し、特に、ゲートインパネル（gate-in-panel：ＧＩＰ）回路、ＧＩＰ回路の駆動方法、及びフラットパネルディスプレイ装置に関する。
近年の情報技術、無線移動通信及び情報機器の急速な発展及び応用によって、人々の電子機器への依存度が益々高まり、様々なディスプレイ技術及び／又はディスプレイ装置も進化している。フラットパネルディスプレイ装置は、完全に平坦で、軽く、薄く、エネルギ効率が高い等の利点のために広範囲に使用されている。
現在、フラットパネルディスプレイ装置の製造コストを低減し、ベゼルを狭小化するために、通常、フラットディスプレイパネルにゲート駆動回路（すなわち、ＧＩＰ回路）を直接的に組み込むゲートインパネル（gate-in-panel：ＧＩＰ）技術が使用されている。このようなゲート駆動回路は、複数のレベルのＧＩＰ信号を生成するための複数の駆動ユニットを含む。
図１は、従来のフラットパネルディスプレイの部分図を示している。図１に示すように、この従来のフラットパネルディスプレイ１００は、マトリクス状に配置された複数の画素（図示せず）と、複数の走査線（Ｓ１〜Ｓｎ）と、それぞれがＧＩＰ信号を生成及び出力する複数のカスケード接続された駆動ユニット（図示せず）を含むＧＩＰ回路１０とを備え、ＧＩＰ信号は、第１行の画素のために走査線に供給される第１カスケードＧＩＰ信号、第２行の画素のために走査線に供給される第２カスケードＧＩＰ信号、…、第ｎ行の画素のために走査線に供給される第ｎカスケードＧＩＰ信号を含む。
フラットパネルディスプレイ１００内の画素は、走査線における関連するＧＩＰ信号に基づいてゲート制御され、異なるＧＩＰ信号の正確さは、フラットパネルディスプレイの表示品質に直接的に影響する。あるカスケードからのＧＩＰ信号が不正であると、対応する画素をゲート制御することができず、フラットパネルディスプレイ１００の表示画面に異常が生じ、例えば、画面の動作不良、画面を横切るラインの不正な表示、又は画像の正しい表示に続く異常な表示等が生じる。
しかしながら、従来のＧＩＰ回路１０の駆動ユニットは、通常、複雑で、比較的多数の薄膜トランジスタ（thin-film transistor：ＴＦＴ）が組み込まれた、いわゆる１０Ｔ３Ｃ構造の回路である。更に、駆動ユニットによって生成されるＧＩＰ信号は、ハイレベルからローレベルに完全に引き下げることができない。
図２は、シミュレートされた従来のＧＩＰ信号を示す図である。この図に示すように、あるカスケードからのＧＩＰ信号は、ハイレベルに切り換えられた後、ローレベルに引き下げられるが、完全には引き下げられず、次のカスケードからのＧＩＰ信号も、ハイレベルからローレベルに、完全には引き下げられていない。このためにリプルが生じ、フラットパネルディスプレイ装置の表示品質に深刻な影響が生じる可能性がある。
したがって、当分野では、構造が単純であり、ハイレベルからローレベルに切り換える際に、完全に引き下げることができるＧＩＰ信号を生成できるＧＩＰ回路が望まれている。
本発明の目的は、構造が単純で、ハイレベルからローレベルに切り換える際に、完全に引き下げることができるＧＩＰ信号を生成することができるＧＩＰ回路、この回路の駆動方法、並びにフラットパネルディスプレイ装置を提供することである。
上述の技術的課題を解決するために、本発明は、順次接続された複数の駆動ユニットを備え、各駆動ユニットが駆動制御線、第１のゲート線、第２のゲート線、第１のクロック信号線及び第２のクロック信号線に接続されているＧＩＰ（Gate in Panel）回路を提供する。
駆動ユニットは、第１乃至第８のトランジスタと、第１のコンデンサ及び第２のコンデンサとを含む。第１のトランジスタは、駆動制御線と第１のノードとの間に接続され、ゲートが第１のクロック信号線に接続されている。第２のトランジスタは、第１のクロック信号線と第３のノードとの間に接続され、ゲートが第１のノードに接続されている。第３のトランジスタは、第２のクロック信号線と第４のノードとの間に接続され、ゲートが第３のノードに接続されている。第４のトランジスタは、第２のノードと第４のノードとの間に接続され、ゲートが第２のクロック信号線に接続されている。第５のトランジスタは、第３のノードと第２のゲート線との間に接続され、ゲートが第１のクロック信号線に接続されている。第６のトランジスタは、第１のゲート線と第２のノードとの間に接続され、ゲートが第１のノードに接続されている。第７のトランジスタは、第１のゲート線と出力端子との間に接続され、ゲートが第２のノードに接続されている。第８のトランジスタは、第２のゲート線と出力端子との間に接続され、ゲートが第１のノードに接続されている。第１のコンデンサは、第３のノードと第４のノードとの間に接続され、第２のコンデンサは、第１のノードと出力端子との間に接続されている。
オプションとして、このＧＩＰ回路において、第１乃至第８のトランジスタのそれぞれは、Ｐ型薄膜トランジスタであってもよい。
オプションとして、このＧＩＰ回路において、第１のトランジスタ及び第５のトランジスタは、それぞれ、第１のクロック信号線が提供する第１のクロック信号によってオン又はオフにされ、第４のトランジスタは、第２のクロック信号線が提供する第２のクロック信号によってオン又はオフにされ、第２のトランジスタ及び第６のトランジスタは、それぞれ、第１のノードにおける電位によってオン又はオフにされ、第３のトランジスタは、第３のノードにおける電位によってオン又はオフにされてもよい。
オプションとして、このＧＩＰ回路において、第８のトランジスタは、第１のノードにおける電位によってオン又はオフにされ、第７のトランジスタは、第２のノードにおける電位によってオン又はオフにされてもよい。
オプションとして、このＧＩＰ回路において、第１のゲート線によって提供される信号は、ハイレベルであり、第２のゲート線によって提供される信号は、ローレベルであってもよい。
したがって、本発明は、上で定義したＧＩＰ回路を駆動する方法も提供する。この方法は、第１の期間、第２の期間、第３の期間、第４の期間、及び第５の期間に亘って周期的走査を行うことを含む。
第１の期間では、第１のクロック信号線が提供する第１のクロック信号がハイレベルからローレベルに変化し、第２のクロック信号線が提供する第２のクロック信号がハイレベルであり、駆動制御線が提供する制御信号がハイレベルであり、第１のノードの電位がローレベルからハイレベルに変化し、第２のノードの電位がハイレベルに維持され、第７のトランジスタ及び第８のトランジスタがオフになることによって、出力端子の出力がローレベルになる。
第２の期間では、第１のクロック信号線が提供する第１のクロック信号がハイレベルであり、第２のクロック信号線が提供する第２のクロック信号がハイレベルからローレベルに変化し、駆動制御線によって提供される制御信号がハイレベルに維持され、第１のノードの電位がハイレベルに維持され、第２のノードの電位がハイレベルからローレベルに変化し、第７のトランジスタがオンになることによって、出力端子の出力がハイレベルになる。
第３の期間では、第１のクロック信号線が提供する第１のクロック信号がハイレベルからローレベルに変化し、第２のクロック信号線が提供する第２のクロック信号がハイレベルであり、駆動制御線によって提供される制御信号がハイレベルに維持され、第１のノードの電位がよりハイレベルに引き上げられ、第２のノードの電位がローレベルに維持さることによって、出力端子の出力がハイレベルに維持される。
第４の期間では、第１のクロック信号線が提供する第１のクロック信号がハイレベルであり、第２のクロック信号線が提供する第２のクロック信号がハイレベルからローレベルに変化し、駆動制御線が提供する制御信号がハイレベルからローレベルに変化し、第１のノードの電位がハイレベルに維持され、第２のノードの電位がローレベルに維持されることによって、出力端子の出力がハイレベルに維持さる。
第５の期間では、第１のクロック信号線が提供する第１のクロック信号がハイレベルからローレベルに変化し、第２のクロック信号線が提供する第２のクロック信号がハイレベルであり、駆動制御線が提供する制御信号がローレベルに維持され、第１のノードの電位がハイレベルからローレベルに変化し、第２のノードの電位がローレベルからハイレベルに変化し、第８のトランジスタがオンになることによって、出力端子の出力がローレベルになる。
オプションとして、このＧＩＰ回路の駆動方法において、第１、第２、第３、第４、及び第５の期間の全体に亘って、第１のゲート線が提供する信号は、ハイレベルに維持され、第２のゲート線が提供する信号は、ローレベルに維持されてもよい。
したがって、本発明は、上述のＧＩＰ回路が組み込まれたフラットパネルディスプレイ装置も提供する。
オプションとして、ＧＩＰ回路は、フラットパネルディスプレイ装置の非表示領域に配置してもよい。
オプションとして、フラットパネルディスプレイ装置は、有機発光ディスプレイ装置、液晶ディスプレイ装置、プラズマディスプレイパネル装置、真空蛍光ディスプレイ装置、又はフレキシブルディスプレイ装置であってもよい。
要約すれば、ここに提案するＧＩＰ回路、駆動方法、フラットパネルディスプレイは、構造が簡単で、ハイレベルからローレベルに完全に引き下げることができるＧＩＰできる新規なＧＩＰ回路を採用し、これにより、駆動が強化され、リプルが回避され、フラットパネルディスプレイ装置の表示品質が向上する。
従来のフラットパネルディスプレイの部分概略図である。 シミュレートされた従来のＧＩＰ信号を示す図である。 本発明の一実施形態に基づくＧＩＰ回路の概略図である。 本発明の一実施形態に基づくＧＩＰ回路を駆動する方法における波形のタイミング図である。 本発明の一実施形態に基づくシミュレートされたＧＩＰ信号を示す図である。
以下、添付の図面を参照する特定の実施形態を用いて、本発明が提案するＧＩＰ回路、駆動方法及びフラットパネルディスプレイ装置をより詳細に説明する。本発明の特徴及び利点は、以下の詳細な説明からより明らかになる。なお、これらの図は、非常に単純化された形式で示されており、必ずしも一定の縮尺を有さず、実施形態を説明する上での利便性と明瞭さのためのみに提供するものである。
図３は、本発明の一実施形態に基づくＧＩＰ回路を概略的に示している。図３に示すように、ＧＩＰ回路は、複数のカスケード接続された駆動ユニット２０を含み、これらは、それぞれ、駆動制御ラインＩＮ、第１のゲート線ＶＧＨ、第２のゲート線ＶＧＬ、第１のクロック信号線ＣＬＫ１及び第２のクロック信号線ＣＬＫ１Ｂに接続され、第１〜第８のトランジスタＭ１〜Ｍ８と、第１のコンデンサＣ１及び第２のコンデンサＣ２とを含む。第１のトランジスタＭ１は、駆動制御ラインＩＮと第１のノードＮ１との間に接続され、そのゲートは、第１のクロック信号線ＣＬＫ１に接続されている。第２のトランジスタＭ２は、第１のクロック信号線ＣＬＫ１と第３のノードＮ３との間に接続され、そのゲートは、第１のノードＮ１に接続されている。第３のトランジスタＭ３は、第２のクロック信号ラインＣＬＫ１Ｂと第４のノードＮ４との間に接続され、そのゲートは、第３のノードＮ３に接続されている。第４のトランジスタＭ４は、第２のノードＮ２と第４のノードＮ４との間に接続され、そのゲートは、第２のクロック信号線ＣＬＫ１Ｂに接続されている。第５のトランジスタＭ５は、第３のノードＮ３と第２のゲート線ＶＧＬとの間に接続され、そのゲートは、第１のクロック信号線ＣＬＫ１に接続されている。第６のトランジスタＭ６は、第１のゲート線ＶＧＨと第２のノードＮ２との間に接続され、そのゲートは、第１のノードＮ１に接続されている。第７のトランジスタＭ７は、第１のゲート線ＶＧＨと出力端子ＥＭＯＵＴとの間に接続され、そのゲートは、第２のノードＮ２に接続されている。第８のトランジスタＭ８は、第２のゲート線ＶＧＬと出力端子ＥＭＯＵＴとの間に接続され、そのゲートは、第１のノードＮ１に接続されている。第１のコンデンサＣ１は、第３のノードＮ３と第４のノードＮ４との間に接続され、第２のコンデンサＣ２は、第１のノードＮ１と出力端子ＥＭＯＵＴとの間に接続されている。
具体的には、ＧＩＰ回路は、順次接続された複数の駆動ユニットを含み、各駆動ユニットの出力端子は、後段の駆動ユニットの入力端子に接続されている。換言すれば、各駆動ユニットの出力端子は、後段の駆動ユニットの駆動制御ラインＩＮに接続されている。各駆動ユニットは、第１のゲート線ＶＧＨ、第２のゲート線ＶＧＬ、第１のクロック信号線ＣＬＫ１及び第２のクロック信号線ＣＬＫ１Ｂにも接続されている。第１のゲート線ＶＧＨが提供する信号は、常にハイレベルで維持され、第２のゲート線ＶＧＬが提供する信号は、常にローレベルに維持される。
各駆動ユニット２０は、８個のトランジスタと２個のコンデンサを含む８Ｔ２Ｃ構造であってもよく、この場合、第７及び第８のトランジスタＭ７、Ｍ８が駆動トランジスタとして機能し、第１のゲート線ＶＧＨと第２のゲート線ＶＧＬとの間に接続される。更に、駆動ユニットの出力端子ＥＭＯＵＴは、第７及び第８のトランジスタＭ７、Ｍ８の間に配置され、第１〜第６のトランジスタＭ１〜Ｍ６は、全てスイッチングトランジスタとして機能することができる。
この実施形態では、第１〜第８のトランジスタＭ１〜Ｍ８は、全てＰ型薄膜トランジスタであってもよい。
引き続き図３を参照して説明すると、第１及び第５のトランジスタＭ１、Ｍ５は、第１のクロック信号線ＣＬＫ１からの第１のクロック信号によってオン又はオフにされ、第４のトランジスタＭ４は、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号によってオン又はオフにされる。また、第２、第６及び第８のトランジスタＭ２、Ｍ６、Ｍ８は、第１のノードＮ１のレベルによってオン又はオフにされ、第３のトランジスタＭ３は、第３のノードＮ３のレベルによってオン又はオフにされる。また、第７のトランジスタＭ７は、第２のノードＮ２のレベルによってオン又はオフにされる。
従来の回路と比較して、ＧＩＰ回路内の駆動ユニット２０の８Ｔ２Ｃ構造（８つのトランジスタと２つのコンデンサを含む。）は、トランジスタとコンデンサの数が少ないため、より簡単である。更に、駆動ユニットが生成するＧＩＰ信号は、ハイレベルからローレベルに切り換える際に、ローレベルに完全に引き下げることができ、より強力でより優れた回路駆動が実現される。
したがって、本発明は、ＧＩＰ回路を駆動する方法も提供する。図３及び図４を参照して説明すると、この方法は、第１の期間ｔ１、第２の期間ｔ２、第３の期間ｔ３、第４の期間ｔ４及び第５の期間ｔ５にそれぞれ分割された周期的走査を実行することを含む。
第１の期間ｔ１では、第１のクロック信号線ＣＬＫ１からの第１のクロック信号がハイレベルからローレベルに変化し、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号がハイレベルとなる。また、駆動制御線ＩＮは、ハイレベルの制御信号を出力し、第１のノードＮ１は、ローレベルからハイレベルに変化する。また、第２のノードＮ２は、ハイレベルを維持し、第７及び第８のトランジスタＭ７、Ｍ８は、オフにされる。この結果、出力端子ＥＭＯＵＴは、ローレベルを出力する。
第２の期間ｔ２では、第１のクロック信号線ＣＬＫ１からの第１のクロック信号がハイレベルであり、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号がハイレベルからローレベルに変化する。更に、駆動制御線ＩＮが提供する制御信号は、ハイレベルに維持され、第１のノードＮ１もハイレベルに維持される。また、第２のノードＮ２は、ハイレベルからローレベルに変化し、第７のトランジスタＭ７がオンにされる。この結果、出力端子ＥＭＯＵＴからの出力がハイレベルに遷移する。図４に示す第１のクロック信号線ＣＬＫ１からの第１のクロック信号は、第１の期間ｔ１の終わりにローレベルからハイレベルに遷移しているが、本発明は、これに限定されるものではなく、第１のクロック信号が第２の期間ｔ２に亘ってハイレベルに維持される限り、ローレベルからハイレベルへの遷移は、第２の期間ｔ２の始めに生じてもよい。
第３の期間ｔ３では、第１のクロック信号線ＣＬＫ１からの第１のクロック信号がハイレベルからローレベルに変化し、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号がハイレベルとなる。更に、駆動制御線ＩＮが提供する制御信号は、ハイレベルに維持され、第１のノードＮ１のレベルもハイレベルに維持される。また、第２のノードＮ２は、ローレベルに維持され、出力端子ＥＭＯＵＴからの出力は、ハイレベルに維持される。図４に示す第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号は、第２の期間ｔ２の終わりにローレベルからハイレベルに遷移しているが、本発明は、これに限定されるものではなく、第２のクロック信号が第３の期間ｔ３に亘ってハイレベルに維持される限り、ローレベルからハイレベルへの遷移は、第３の間隔ｔ３の始めに生じてもよい。
第４の期間ｔ４では、第１のクロック信号線ＣＬＫ１からの第１のクロック信号がハイレベルであり、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号がハイレベルからローレベルに変化する。駆動制御線ＩＮが提供する制御信号は、ハイレベルからローレベルに変化し、第１のノードＮ１は、ハイレベルを維持する。第２のノードＮ２は、ローレベルに維持され、出力端子ＥＭＯＵＴからの出力は、ハイレベルに維持される。図４に示す第１のクロック信号線ＣＬＫ１からの第１のクロック信号は、第３の期間ｔ３の終わりにローレベルからハイレベルに遷移しているが、本発明は、これに限定されるものではなく、第１のクロック信号が第４の期間ｔ４に亘ってハイレベルに維持される限り、ローレベルからハイレベルへの遷移は、第４の期間ｔ４の始めに生じてもよい。
第５の期間ｔ５では、第１のクロック信号線ＣＬＫ１からの第１のクロック信号がハイレベルからローレベルに変化し、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号がハイレベルとなる。駆動制御線ＩＮが提供する制御信号は、ローレベルに維持され、第１のノードＮ１は、ハイレベルからローレベルに変化する。第２のノードＮ２は、ローレベルからハイレベルに上昇し、第８のトランジスタＭ８がオンにされる。この結果、出力端子ＥＭＯＵＴからの出力は、ローレベルに変化する。図４に示す第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号は、第４の期間ｔ４の終わりにローレベルからハイレベルに遷移しているが、本発明は、これに限定されるものではなく、第２のクロック信号が第５の期間ｔ５に亘ってハイレベルに維持される限り、ローレベルからハイレベルへの遷移は、第５の間隔ｔ５の始めに生じてもよい。
具体的には、この方法では、第１のゲート線ＶＧＨは、常にハイレベルに維持され、第２のゲート線ＶＧＬは、常にローレベルに維持される。
第１の期間ｔ１では、第１のクロック信号線ＣＬＫ１からの第１のクロック信号がハイレベルからローレベルになると、第１のクロック信号によって制御される第１及び第５のトランジスタＭ１、Ｍ５がオンになり、駆動制御ラインＩＮによって提供される制御信号が第１のトランジスタＭ１を介して第１のノードＮ１に伝達される。この結果、第１のノードＮ１がローレベルからハイレベルに引き上げられ、これにより、第６及び第８のトランジスタＭ６、Ｍ８がオフになる。したがって、第２のゲート線ＶＧＬからの信号は、第８のトランジスタＭ８を介して出力端子ＥＭＯＵＴに供給されなくなる。
第６のトランジスタＭ６がオフになる前に、第１のゲート線ＶＧＨによって提供される信号は、第６のトランジスタＭ６を介して、第２のノードＮ２に伝達され、第２のノードＮ２をハイレベルにする。第６のトランジスタＭ６がオフになった後も、第２のノードＮ２は、ハイレベルを維持し、これにより、第７のトランジスタＭ７がオフになる。この結果、第１のゲート線ＶＧＨからの信号は、第７のトランジスタＭ７を介して出力端子ＥＭＯＵＴに供給されなくなる。
この時点では、出力端子ＥＭＯＵＴは、ローレベルを出力する。同時に、第２のゲート線ＶＧＬからの信号は、第５のトランジスタＭ５を介して、第３のノードＮ３に供給され、第３のノードＮ３をローレベルに引き下げる。この結果、第３のノードＮ３のレベルによって制御される第３のトランジスタＭ３がオンになる。
第２の期間ｔ２では、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号がハイレベルからローレベルに変化すると、第２のクロック信号によって制御される第４のトランジスタＭ４がオンになる。これに続いて、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号が、第３及び第４のトランジスタＭ３、Ｍ４を介して、第２のノードＮ２に伝達され、第２のノードＮ２をハイレベルからローレベルに引き下げ、これにより、第７のトランジスタＭ７がオンになり、第１のゲート線ＶＧＨからの信号が出力端子ＥＭＯＵＴに供給される。この結果、出力端子ＥＭＯＵＴの出力がハイレベルになる。
第３の期間ｔ３では、第１のクロック信号線ＣＬＫ１からの第１のクロック信号がハイレベルからローレベルに変化すると、第１のクロック信号によって制御される第１のトランジスタＭ１と第５のトランジスタＭ５が共にオンになる。駆動制御線ＩＮが提供する制御信号は、第１のトランジスタＭ１を介して、第１のノードＮ１に再び供給され、第１のノードＮ１がハイレベルにされ、第６及び第８のトランジスタＭ６、Ｍ８は、オフになる。この結果、第２のゲート線ＶＧＬからの信号は、第８のトランジスタＭ８を介して、出力端子ＥＭＯＵＴに供給されず、第２のノードＮ２は、ローレベルに維持される。
第２のノードＮ２がローレベルであることにより、第７のトランジスタＭ７がオンになり、第１のゲート線ＶＧＨからの信号は、第７のトランジスタＭ７を介して、出力端子ＥＭＯＵＴに供給される。したがって、出力端子ＥＭＯＵＴからの出力は、ハイレベルに維持される。
これと同時に、第２のゲート線ＶＧＬからの信号は、第５のトランジスタＭ５を介して第３のノードＮ３に再び供給され、第３のノードＮ３をローレベルに引き下げ、第３のノードＮ３のレベルによって制御される第３のトランジスタＭ３がオンになる。
第４の期間ｔ４では、第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号がハイレベルからローレベルに変化すると、第２のクロック信号によって制御される第４のトランジスタＭ４がオンになる。第２のクロック信号線ＣＬＫ１Ｂからの第２のクロック信号は、第３及び第４のトランジスタＭ３、Ｍ４を介して第２のノードＮ２に伝送され、第２のノードＮ２がローレベルに維持され、これにより、第７のトランジスタＭ７がオンになる。したがって、第１のゲート線ＶＧＨからの信号は、第７のトランジスタＭ７を介して出力端子ＥＭＯＵＴに供給され、出力端子ＥＭＯＵＴの出力がハイレベルに維持される。
第５の期間ｔ５では、第１のクロック信号線ＣＬＫ１からの第１のクロック信号がハイレベルからローレベルに変化すると、第１のクロック信号によって制御される第１及び第５のトランジスタＭ１、Ｍ５が両方ともオンになる。したがって、駆動制御線ＩＮからの制御信号は、第１のトランジスタＭ１を介して、第１のノードＮ１に供給され、第１のノードＮ１がハイレベルからローレベルに引き下げられ、これにより、第６及び第８のトランジスタＭ６、Ｍ８がオンになる。この結果、第２のゲート線ＶＧＬからの信号が出力端子ＥＭＯＵＴに供給され、出力端子ＥＭＯＵＴからの出力がローレベルになる。
同時に、第１のゲート線ＶＧＨからの信号は、第６のトランジスタＭ６を介して第２のノードＮ２に供給され、第２のノードＮ２がローレベルからハイレベルに引き上げられ、第７のトランジスタＭ７がオフになる。この結果、第１のゲート線ＶＧＨからの信号は、第７のトランジスタＭ７を介して出力端子ＥＭＯＵＴに供給されなくなる。
以上のように、第８のトランジスタＭ８をオンにし、第２のゲート線ＶＧＬからのローレベルの信号を出力端子ＥＭＯＵＴに供給することによって、駆動ユニット２０の出力がローレベルになる。これにより、ハイレベルからローレベルへの完全な遷移が可能になる。
図５は、本発明の一実施形態に基づくシミュレートされたＧＩＰ信号を示す図である。図５に示すように、あるカスケードからのＧＩＰ信号は、ハイレベルに引き上げられた後、完全にローレベルに引き下げられ、次のカスケードからのＧＩＰ信号も、ハイレベルからローレベルに完全に引き下げられる。
したがって、従来のＧＩＰ回路及びこれに対応する駆動方法と比較して、本発明が提案するＧＩＰ回路及び方法は、リプルを回避し、フラットパネルディスプレイ装置の表示品質を向上させることができる。
したがって、本発明は、また、上述のようなＧＩＰ回路を組み込んだフラットパネルディスプレイ装置を提供する。装置の詳細については上記の説明を参照することができ、ここでは装置のより詳細な説明を省略する。
フラットパネルディスプレイ装置は、一般的に、ディスプレイ領域と、ディスプレイ領域を取り囲む非ディスプレイ領域とを含み、ＧＩＰ回路は、一般的に、フラットパネルディスプレイ装置の非表示領域に配置してもよい。
フラットパネルディスプレイ装置は、液晶ディスプレイ（liquid crystal display：ＬＣＤ）装置、プラズマディスプレイパネル（plasma display panel：ＰＤＰ）装置、真空蛍光ディスプレイ（vacuum fluorescent display：ＶＦＤ）装置、有機発光ディスプレイ（organic light-emitting display：ＯＬＥＤ）装置、フレキシブルディスプレイ装置又は他のタイプのディスプレイ装置であってもよく、本発明は、特定のタイプのディスプレイ装置に限定されない。
要約すれば、ここに提案するＧＩＰ回路、駆動方法、フラットパネルディスプレイは、構造が簡単で、ハイレベルからローレベルに完全に引き下げることができるＧＩＰ信号を生成できる新規なＧＩＰ回路を採用し、これにより、駆動が強化され、リプルが回避され、フラットパネルディスプレイ装置の表示品質が向上する。
上述の好ましい実施形態は、単なる例であり、本発明を限定するものではない。本明細書の教示に基づいて当業者によってなされる変更又は修正は、特許請求の範囲に含まれるとみなされる。

Claims (9)

  1. 順次接続された複数の駆動ユニットを備え、各駆動ユニットが駆動制御線、第１のゲート線、第２のゲート線、第１のクロック信号線及び第２のクロック信号線に接続されているＧＩＰ（Gate in Panel）回路であって、
    前記駆動ユニットは、第１乃至第８のトランジスタと、第１のコンデンサ及び第２のコンデンサとを含み、前記第１のトランジスタが、前記駆動制御線と第１のノードとの間に接続され、ゲートが前記第１のクロック信号線に接続され、前記第２のトランジスタが、前記第１のクロック信号線と第３のノードとの間に接続され、ゲートが前記第１のノードに接続され、前記第３のトランジスタが、前記第２のクロック信号線と第４のノードとの間に接続され、ゲートが前記第３のノードに接続され、前記第４のトランジスタが、第２のノードと前記第４のノードとの間に接続され、ゲートが第２のクロック信号線に接続され、前記第５のトランジスタが、前記第３のノードと前記第２のゲート線との間に接続され、ゲートが前記第１のクロック信号線に接続され、前記第６のトランジスタが、前記第１のゲート線と前記第２のノードとの間に接続され、ゲートが前記第１のノードに接続され、前記第７のトランジスタが、前記第１のゲート線と出力端子との間に接続され、ゲートが前記第２のノードに接続され、前記第８のトランジスタが、前記第２のゲート線と前記出力端子との間に接続され、ゲートが第１のノードに接続され、前記第１のコンデンサが、前記第３のノードと前記第４のノードとの間に接続され、前記第２のコンデンサが、前記第１のノードと前記出力端子との間に接続されており、
    前記第１のゲート線によって提供される信号は、ハイレベルであり、前記第２のゲート線によって提供される信号は、ローレベルであるＧＩＰ回路。
  2. 前記第１乃至第８のトランジスタのそれぞれは、Ｐ型薄膜トランジスタであることを特徴とする請求項１に記載のＧＩＰ回路。
  3. 第１のトランジスタ及び第５のトランジスタは、それぞれ、前記第１のクロック信号線が提供する第１のクロック信号によってオン又はオフにされ、前記第４のトランジスタは、前記第２のクロック信号線が提供する第２のクロック信号によってオン又はオフにされ、前記第２のトランジスタ及び前記第６のトランジスタは、それぞれ、第１のノードにおける電位によってオン又はオフにされ、前記第３のトランジスタは、第３のノードにおける電位によってオン又はオフにされることを特徴とする請求項１に記載のＧＩＰ回路。
  4. 前記第８のトランジスタは、前記第１のノードにおける電位によってオン又はオフにされ、前記第７のトランジスタは、前記第２のノードにおける電位によってオン又はオフにされることを特徴とする請求項１に記載のＧＩＰ回路。
  5. 請求項１乃至４のいずれかにおいて、
    第１の期間、第２の期間、第３の期間、第４の期間、及び第５の期間に亘って周期的走査を行うことを含み、
    第１の期間では、前記第１のクロック信号線が提供する第１のクロック信号がハイレベルからローレベルに変化し、前記第２のクロック信号線が提供する第２のクロック信号がハイレベルであり、前記駆動制御線が提供する制御信号がハイレベルであり、前記第１のノードの電位がローレベルからハイレベルに変化し、前記第２のノードの電位がハイレベルに維持され、前記第７のトランジスタ及び前記第８のトランジスタがオフになることによって、前記出力端子の出力がローレベルになり、
    前記第２の期間では、前記第１のクロック信号線が提供する前記第１のクロック信号がハイレベルであり、前記第２のクロック信号線が提供する前記第２のクロック信号がハイレベルからローレベルに変化し、前記駆動制御線によって提供される前記制御信号がハイレベルに維持され、前記第１のノードの電位がハイレベルに維持され、前記第２のノードの電位がハイレベルからローレベルに変化し、前記第７のトランジスタがオンになることによって、前記出力端子の出力がハイレベルになり、
    前記第３の期間では、前記第１のクロック信号線が提供する前記第１のクロック信号がハイレベルからローレベルに変化し、前記第２のクロック信号線が提供する前記第２のクロック信号がハイレベルであり、前記駆動制御線によって提供される制御信号がハイレベルに維持され、前記第１のノードの電位がよりハイレベルに引き上げられ、前記第２のノードの電位がローレベルに維持さることによって、前記出力端子の出力がハイレベルに維持され、
    前記第４の期間では、前記第１のクロック信号線が提供する前記第１のクロック信号がハイレベルであり、前記第２のクロック信号線が提供する前記第２のクロック信号がハイレベルからローレベルに変化し、前記駆動制御線が提供する前記制御信号がハイレベルからローレベルに変化し、前記第１のノードの電位がハイレベルに維持され、前記第２のノードの電位がローレベルに維持されることによって、前記出力端子の出力がハイレベルに維持され、
    前記第５の期間では、前記第１のクロック信号線が提供する前記第１のクロック信号がハイレベルからローレベルに変化し、前記第２のクロック信号線が提供する前記第２のクロック信号がハイレベルであり、前記駆動制御線が提供する制御信号がローレベルに維持され、前記第１のノードの電位がハイレベルからローレベルに変化し、前記第２のノードの電位がローレベルからハイレベルに変化し、前記第８のトランジスタがオンになることによって、前記出力端子の出力がローレベルになるＧＩＰ回路の駆動方法。
  6. 前記第１、第２、第３、第４、及び第５の期間の全体に亘って、前記第１のゲート線が提供する信号は、ハイレベルに維持され、前記第２のゲート線が提供する信号は、ローレベルに維持されることを特徴とする請求項５に記載のＧＩＰ回路の駆動方法。
  7. 請求項１乃至４のいずれかに記載のＧＩＰ回路を備えることを特徴とするフラットパネルディスプレイ装置。
  8. 前記ＧＩＰ回路は、前記フラットパネルディスプレイ装置の非表示領域に配置されることを特徴とする請求項７に記載のフラットパネルディスプレイ装置。
  9. 前記フラットパネルディスプレイ装置は、有機発光ディスプレイ装置、液晶ディスプレイ装置、プラズマディスプレイパネル装置、真空蛍光ディスプレイ装置、又はフレキシブルディスプレイ装置であることを特徴とする請求項７に記載のフラットパネルディスプレイ装置。
JP2018524225A 2015-12-25 2016-11-30 Ｇｉｐ回路及びその駆動方法、並びにフラットパネルディスプレイ装置 Active JP6630435B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510995512.0A CN106920498B (zh) 2015-12-25 2015-12-25 Gip电路及其驱动方法和平板显示装置
CN201510995512.0 2015-12-25
PCT/CN2016/107829 WO2017107746A1 (zh) 2015-12-25 2016-11-30 Gip电路及其驱动方法和平板显示装置

Publications (2)

Publication Number Publication Date
JP2019504335A JP2019504335A (ja) 2019-02-14
JP6630435B2 true JP6630435B2 (ja) 2020-01-15

Family

ID=59089063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018524225A Active JP6630435B2 (ja) 2015-12-25 2016-11-30 Ｇｉｐ回路及びその駆動方法、並びにフラットパネルディスプレイ装置

Country Status (7)

Country Link
US (1) US10360830B2 (ja)
EP (1) EP3396657B1 (ja)
JP (1) JP6630435B2 (ja)
KR (1) KR102069351B1 (ja)
CN (1) CN106920498B (ja)
TW (1) TWI618043B (ja)
WO (1) WO2017107746A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106652882B (zh) * 2017-03-17 2019-09-06 京东方科技集团股份有限公司 移位寄存器单元、阵列基板和显示装置
CN107316599B (zh) * 2017-07-07 2020-09-22 上海天马有机发光显示技术有限公司 移位寄存单元、其驱动方法及显示面板
CN108230998B (zh) * 2018-01-19 2020-01-24 昆山国显光电有限公司 发射控制驱动电路、发射控制驱动器及有机发光显示装置
US10643533B2 (en) 2018-01-19 2020-05-05 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Emission control driving circuit, emission control driver and organic light emitting display device
US10839751B2 (en) 2018-01-19 2020-11-17 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Scan driving circuit, scan driver and display device
CN108447448B (zh) * 2018-01-19 2020-10-30 昆山国显光电有限公司 一种扫描驱动电路、扫描驱动器及显示装置
CN108320692B (zh) * 2018-02-14 2022-01-07 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示面板
WO2020191511A1 (zh) 2019-03-22 2020-10-01 京东方科技集团股份有限公司 移位寄存器单元、驱动电路、显示装置以及驱动方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269511A (ja) 1996-03-29 1997-10-14 Seiko Epson Corp 液晶装置、その駆動方法及び表示システム
KR20070030527A (ko) * 2005-09-13 2007-03-16 삼성전자주식회사 표시장치
KR101721639B1 (ko) 2010-10-28 2017-03-31 삼성디스플레이 주식회사 주사 구동 장치 및 이를 포함하는 표시 장치
KR101804315B1 (ko) * 2010-12-06 2018-01-11 삼성디스플레이 주식회사 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법
KR101944465B1 (ko) * 2011-01-06 2019-02-07 삼성디스플레이 주식회사 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
US9036766B2 (en) * 2012-02-29 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101975581B1 (ko) * 2012-08-21 2019-09-11 삼성디스플레이 주식회사 발광 제어 구동부 및 그것을 포함하는 유기발광 표시장치
KR102050581B1 (ko) * 2013-06-21 2019-12-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
CN104751769A (zh) * 2013-12-25 2015-07-01 昆山工研院新型平板显示技术中心有限公司 扫描驱动器及使用该扫描驱动器的有机发光显示器
CN104183219B (zh) * 2013-12-30 2017-02-15 昆山工研院新型平板显示技术中心有限公司 扫描驱动电路和有机发光显示器
KR20150142708A (ko) * 2014-06-10 2015-12-23 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
CN104485065B (zh) * 2014-12-30 2017-02-22 上海天马有机发光显示技术有限公司 移位寄存器、驱动方法、栅极驱动电路
CN104835531B (zh) * 2015-05-21 2018-06-15 京东方科技集团股份有限公司 一种移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN104835450B (zh) 2015-05-22 2017-01-25 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN105304057B (zh) 2015-12-09 2018-11-30 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN105609022B (zh) * 2015-12-30 2018-08-14 昆山工研院新型平板显示技术中心有限公司 Gip检测电路和平板显示装置

Also Published As

Publication number Publication date
WO2017107746A1 (zh) 2017-06-29
US20180322820A1 (en) 2018-11-08
EP3396657A4 (en) 2018-10-31
JP2019504335A (ja) 2019-02-14
CN106920498B (zh) 2019-10-25
US10360830B2 (en) 2019-07-23
EP3396657A1 (en) 2018-10-31
TWI618043B (zh) 2018-03-11
CN106920498A (zh) 2017-07-04
TW201734993A (zh) 2017-10-01
KR102069351B1 (ko) 2020-01-22
KR20180084899A (ko) 2018-07-25
EP3396657B1 (en) 2020-04-22

Similar Documents

Publication Publication Date Title
JP6630435B2 (ja) Ｇｉｐ回路及びその駆動方法、並びにフラットパネルディスプレイ装置
US9269455B2 (en) Shift register unit, gate driving circuit, array substrate and display apparatus
JP5728465B2 (ja) 液晶表示装置
WO2016201862A1 (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
US20160247446A1 (en) Gate driving circuit, display circuit and driving method and display apparatus
KR102015396B1 (ko) 쉬프트 레지스터와 이의 구동방법
US10878757B2 (en) Shift register and time-sharing controlling method thereof, display panel and display apparatus
US11195591B2 (en) Shift register and display device including the same
US20130050161A1 (en) Scan Driver And Organic Light Emitting Display Device Using The Same
JP2010061130A (ja) ゲート駆動回路
US10181276B2 (en) Gate driving circuit and display device including the same
KR102023641B1 (ko) 쉬프트 레지스터와 이의 구동방법
JP2007034305A (ja) 表示装置
KR101691492B1 (ko) 쉬프트 레지스터, 이의 구동방법, 및 이를 이용하는 디스플레이 장치
JP7092279B2 (ja) アレイ基板行駆動回路
KR102015848B1 (ko) 액정표시장치
US10937380B2 (en) Shift register and driving method therefor, gate driving circuit and display apparatus
CN108665837B (zh) 扫描驱动电路及其驱动方法和平板显示装置
KR102138664B1 (ko) 표시장치
KR101991874B1 (ko) 쉬프트 레지스터와 이의 구동방법
US11119377B2 (en) LCD panel and EOA module thereof
US8912992B2 (en) Display device
WO2018119995A1 (zh) 栅极驱动电路及显示装置
KR102437178B1 (ko) 게이트 구동 회로
CN110930951A (zh) 栅极驱动电路、显示面板和显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191206

R150 Certificate of patent or registration of utility model

Ref document number: 6630435

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250