JP2006215541A - 表示装置及びその駆動方法 - Google Patents

Abstract

【課題】ｐＭＯＳデバイスに起因する表示不良を除去するための表示装置とその駆動方法を提供する。
【解決手段】本発明の駆動装置によれば、データ駆動部は画像信号を出力し、スキャン駆動部は画像信号に対応する制御信号を出力する。インバーターは制御信号を反転させ出力し、表示パネルは反転された制御信号に応答して画像信号を画素電極に伝達するｐＭＯＳを有する。遮断部はｐＭＯＳに異常な信号が供給されることを遮断する。これにより、ｐＭＯＳからなる表示パネルを有する表示装置において、異常電圧が発生しないように駆動ＩＣとインバータのパワーとを個別に制御するか、異常電圧がインバータに発生するときそれを遮断することで、異常信号が表示パネルに供給され発生する表示不良を除去することができる。
【選択図】図３

Description

本発明は表示装置とそれの駆動方法に関し、より詳細にはｐＭＯＳデバイスで表示不良を除去するための表示装置とそれの駆動方法に関する。

一般的に、薄膜トランジスタＴＦＴはゲート電極を制御して半導体層の電流を制御する素子であるトランジスタが、ガラスや半導体基板上に薄膜形態に製作され、液晶表示装置ＬＣＤやメモリの一種であるＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）などに広く活用されている。

ＴＦＴは、半導体層の材質によってアモルファス−シリコンＴＦＴ（ａ−Ｓｉ ＴＦＴ）とポリ−シリコンＴＦＴ（ｐｏｌｙ−Ｓｉ ＴＦＴ）に区分される。ｐｏｌｙ−Ｓｉ ＴＦＴは製造工程の温度によって高温ポリ−シリコン（以下、ＨＴＰＳ）ＴＦＴと、低温ポリ−シリコン（以下、ＬＴＰＳ）ＴＦＴと、で区分される。

ポリ−シリコンは、アモルファス−シリコンａ−Ｓｉに比べて高い電子移動度と低い漏洩電流特性を有するので、画素電極用ＴＦＴを駆動する駆動回路を液晶表示パネルに形成することができる。一般に、画素電極用ＴＦＴは１［ｃｍ２／Ｖｓｅｃ］以上の電子移動度特性と、０．１［ｐＡ／ｍ］以下の漏洩電流特性を満足しなけらばならない。ａ−Ｓｉ ＴＦＴはｎ−ＴＦＴのみで具現が可能であるが、ＬＴＰＳ技術はｎ−ＴＦＴとｐ−ＴＦＴのいずれでも可能である。

図１はｎ−ＴＦＴからなる液晶表示装置の単位画素を説明する等価回路図であり、図２はｐ−ＴＦＴからなる液晶表示装置の単位画素を説明する等価回路図である。

図１に示すように、単位画素は互いに隣接するゲートラインＧＬ１、ＧＬ２と互いに隣接するデータラインＤＬ１、ＤＬ２間によって画定される領域に形成されたｎ−ＴＦＴ（ＱＮ）、ｎ−ＴＦＴ（ＱＮ）のドレイン電極に連結された液晶キャパシターＣＬＣ、及びストレージキャパシターＣＳＴで構成される。動作の際、ゲートラインを通じて正電圧が印加されることにより、ｎ−ＴＦＴ（ＱＮ）はターンオンしデータラインを通じて伝達される画像信号を液晶キャパシターＣＬＣ及びストレージキャパシターＣＳＴに提供して画像を表示する。

図２に示すように、単位画素は互いに隣接するゲートラインＧＬ１、ＧＬ２と互いに隣接するデータラインＤＬ１、ＤＬ２間によって画定される領域に形成されたｐ−ＴＦＴ（ＱＰ）、ｐ−ＴＦＴ（ＱＰ）のドレイン電極に連結された液晶キャパシターＣＬＣ、及びストレージキャパシターＣＳＴで構成される。動作の際、ゲートラインを通じて負電圧が印加されることにより、ｐ−ＴＦＴ（ＱＰ）はターンオンしデータラインを介して伝達される画像信号を液晶キャパシターＣＬＣ及びストレージキャパシターＣＳＴに提供して画像を表示する。

一方、既存のＬＴＰＳ技術が適用されるデバイスではｎ−ＴＦＴとｐ−ＴＦＴ両方を使用するＣＭＯＳが主に使用される。現在、常用されるＬＴＰＳ用ＩＣは大部分ＣＭＯＳ特性に特化された製品である。ＣＭＯＳデバイスで使用されるゲート信号及びトランスミッションゲート信号はｎ−ＴＦＴ特性に合わせられ、通常、ターンオン電圧が正電圧であり、ターンオフ電圧が負電圧である。

しかし、ｐＭＯＳデバイスの場合ターンオン電圧が負電圧で、ターンオフ電圧が正電圧であるので上記のＬＴＰＳ用ＩＣを使用しようとすると信号を反転させなければならない。従って、ｐＭＯＳデバイスではＬＴＰＳ用ＩＣの他にインバータＩＣを追加して信号を反転させ使用する。

初期駆動の際、ＬＴＰＳ用ＩＣとインバータＩＣがターンオンされた後、データが出力される以前にＬＴＰＳ用ＩＣは駆動信号を発生させない。即ち、０ＶがインバータＩＣに出力される。しかし、インバータＩＣは０Ｖを論理レベルの反転によって３Ｖのような特定電圧を作り液晶表示パネルに出力する。従って、表示しようとする画像データが印加される前に液晶表示パネルに異常な電圧が掛かり縦線不良のような表示不良が発生するという問題点がある。

本発明の技術的な課題は、このような従来の問題点を解決するためのもので、本発明の目的はｐＭＯＳからなる表示パネルに非正常信号が印加されることを遮断するための表示装置を提供することにある。
また、本発明の他の目的は上記の表示装置の駆動方法を提供することにある。

本発明の目的を実現するために一実施例による表示装置は、データ駆動部、スキャン駆動部、インバータ、表示パネル及び遮断部を含む。データ駆動部は画像信号を出力し、スキャン駆動部は前記画像信号に対応する制御信号を出力する。インバータは制御信号を反転させ出力し、表示パネルは反転された制御信号に応答して画像信号を画素電極に伝達するｐＭＯＳからなる。遮断部はｐＭＯＳに異常な信号が供給されることを遮断する。

また、他の実施例による表示装置は、データ駆動部、スキャン駆動部、インバータ、表示パネル及び電源供給部を含む。データ駆動部は画像信号を出力し、スキャン駆動部は画像信号に対応する制御信号を出力する。インバータは制御信号を反転させ出力し、表示パネルは反転された制御信号に応答して画像音号を画素電極に伝達するｐＭＯＳからなる。電源供給部は初期起動の際スキャン駆動部を活性化させ、インバータを非活性化させるように電源電圧を供給し、所定の時間が経過した後に、スキャン駆動部とインバータを活性化させるように電源電圧を供給する。

更に、また別の実施例による表示装置はデータ駆動部、スキャン駆動部、インバータ、表示パネル及び電源フィルター部を含む。データ駆動部は前記画像信号を出力し、スキャン駆動部は画像信号に対応する制御信号を出力する。インバータは前記制御信号を反転させ出力し、表示パネルは反転された制御信号に応答して画像信号を画素電極に伝達するｐＭＯＳからなる。電源フィルター部は、インバータから提供される反転された制御信号を表示パネルに供給しても、反転された制御信号が異常信号であると表示パネルへの供給を遮断する。

本発明の目的を実現するために、一実施例による表示装置の駆動方法は、第１レベルの第１スキャン信号を供給するスキャン駆動部と、第１スキャン信号を反転させ第２レベルの第２スキャン信号を出力するインバータと、第２スキャン信号に応答して画像を表示する表示パネルとを含む表示装置の駆動方法において、初期起動の際、スキャン駆動部を活性化させ、インバータを非活性化させる段階、一定時間が経過することにより、スキャン駆動部の活性化を保持し、インバータを活性化させる段階、及びスキャン駆動部の活性化により、表示パネルに画像信号を供給する段階を含む。

また、他の実施例による表示装置の駆動方法は、第１レベルの第１スキャン信号を供給するスキャン駆動部と、第１スキャン信号を反転させ第２レベルの第２スキャン信号を出力するインバータと、第２スキャン信号に応答して画像を表示する表示パネルとを含む表示装置の駆動方法において、初期起動の際、第２スキャン信号のレベルをチェックする段階、第２スキャン信号が所定のレベルより大きい場合表示パネルに第２スキャン信号の供給を遮断し、第２スキャン信号が所定のレベルより小さいか同じである場合、表示パネルに第２スキャン信号を供給するように制御する段階、及び第２スキャン信号の供給により、表示パネルに画像信号を供給する段階を含む。

このような表示装置及びこれの駆動方法によると、ｐＭＯＳからなる表示パネルを有する表示装置において、異常電圧が発生されないように駆動ＩＣとインバータのパワーを別途に制御するか、異常電圧がインバータに発生するときそれを遮断することで、異常信号が表示パネルに印加され表示不良が発生するのを除去することができる。

以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。

図３は本発明の一実施例による液晶表示装置を説明するブロック図である。
図３に示すように、本発明の一実施例による液晶表示装置１００はタイミング制御部１１０、電源発生部１２０、スキャン駆動部１３０、インバータ部１４０、データ駆動部１５０及び表示パネル部１６０を含む。
タイミング制御部１１０はグラフックコントローラーのようなホストシステムから第１データ信号ＤＡＴＡ１と同期信号ＳＹＮＣが供給されることにより、第２データ信号ＤＡＴＡ２及び第１制御信号ＴＳ１をデータ駆動部１５０に供給し、第２及び第３制御信号ＴＳ２、ＴＳ３をスキャン駆動部１３０に供給し、第４制御信号ＴＳ４を電源発生部１２０に供給する。

電源発生部１２０は第４制御信号ＴＳ４が供給されることにより、第１及び第２電源ＰＣ１、ＰＣ２をスキャン駆動部１３０に供給し、第３及び第４電源ＰＣ３、ＰＣ４をインバータ部１４０に供給する。

特に、電源発生部１２０は初期起動の際スキャン駆動部１３０を活性化させ、インバータ部１４０を非活性化させるように第１ないし第４電源電圧ＰＣ１、ＰＣ２、ＰＣ３、ＰＣ４を供給し、所定の時間が経過した後に、インバータ部１４０を活性化させるように第１ないし第４電源電圧ＰＣ１、ＰＣ２、ＰＣ３、ＰＣ４を供給する。ここで、所定のの時間は、初期起動してからデータ駆動部１５０がデータ信号ＤＡＴＡ２、第１制御信号ＴＳ１及びガンマ電圧に基づいて複数のデータ電圧ＤＡＴＡ３を表示パネル部１６０に供給し始めるまでの期間である。即ち、インバータ部１４０の電源が供給される時点は、スキャン駆動部１３０の電源がターンオンされた後データ電圧ＤＡＴＡ３が出力される時点である。従って、駆動初期に異常な電圧が発生することを防止することができる。

図示していないが、電源発生部１２０はデータ駆動部１５０に電源を供給し、表示パネル部１６０に電源を供給する。

スキャン駆動部１３０はトランスミッションゲート信号発生部１３２及びゲート駆動部１３４を含む。

具体的に、トランスミッションゲート信号発生部１３２は第１、第２、第３トランスミッションゲート信号ＴＧ１、ＴＧ２、ＴＧ３をインバータ部１４０に順次に提供する。

ゲート駆動部１３４は複数のゲート信号Ｇ１、Ｇ２、．．．、Ｇｎ−１、Ｇｎをインバータ部１４０に順次に供給する。
図４ないし図６は図３のトランスミッションゲート信号を説明する波形図であり、図７ないし図９は図３のゲート信号を説明する波形図である。

まず、図４ないし図６に示すように、第１トランスミッションゲート信号ＴＧ１は第１時間Ｔ１にライジングし、第２時間Ｔ２にフォーリングする。第２トランスミッションゲート信号ＴＧ２は第２時間Ｔ２にライジングし、第３時間Ｔ３にフォーリングする。第３トランスミッションゲート信号ＴＧ３は第３時間Ｔ３にライジングし、第４時間Ｔ４にフォーリングする。

このように、第３トランスミッションゲート信号ＴＧ３がフォーリングすることにより、第１トランスミッションゲート信号ＴＧ１はライジングする過程を繰り返す。
一方、図７ないし図９に示すように、第１ゲート信号Ｇ１は第１時間Ｔ１にライジングし、第４時間Ｔ４にフォーリングする。第２ゲート信号Ｇ２は前記第４時間Ｔ４にライジングし、第７時間Ｔ７にフォーリングする。第３ゲート信号Ｇ３は前記第７時間Ｔ７にライジングした後所定の時間経過の後フォーリングする。

このように、一つのゲート信号がライジングされた後フォーリングされるまでの期間、トランスミッションゲート信号ＴＧ１、ＴＧ２、ＴＧ３は順次にライジングした後フォーリングする。

図３に示すように、インバータ部１４０は第１インバータ１４２、及び第２インバータ１４４を含む。
具体的には、第１インバータ１４２は複数のトランスミッションゲート信号ＴＧ１、ＴＧ２、ＴＧ３を反転させ、反転されたトランスミッションゲート信号ＴＧＢ１、ＴＧＢ２、ＴＧＢ３を表示パネル部１６０に供給する。

第２インバータ１４４は、複数のゲート信号を反転させ、反転されたゲート信号ＧＢ１、ＧＢ２、．．．、ＧＢｐ、．．．、ＧＢｎ−１、ＧＢｎ）を表示パネル部１６０に供給する。

図１０ないし図１２は、図３の反転されたトランスミッションゲート信号を説明する波形図であり、図１３ないし図１５は図３の反転されたゲート信号を説明する波形図である。

まず、図１０ないし図１２に示すように、第１インバータ１４２は第１、第２及び第３の反転されたトランスミッションゲート信号ＴＧＢ１、ＴＧＢ２、ＴＧＢ３を表示パネル部１６０に順次に供給する。

第１反転されたトランスミッションゲート信号ＴＧＢ１は第１時間Ｔ１にフォーリングした後、第２時間Ｔ２にライジングする。第２反転されたトランスミッションゲート信号ＴＧＢ２は第２時間Ｔ２にフォーリングし、第３時間Ｔ３にライジングする。第３反転されたトランスミッションゲート信号ＴＧＢ３は、第３時間Ｔ３にフォーリングし、第４時間Ｔ４にライジングする。第３反転されたトランスミッションゲート信号ＴＧＢ３がフォーリングすることにより、第１反転されたトランスミッションゲート信号ＴＧ１はライジングする過程を反復する。

一方、図１３ないし図１５に示すように、第２インバータ１４４は複数の反転されたゲート信号ＧＢ１、ＧＢ２、．．．ＧＢｐ、．．．ＧＢｎ−１、ＧＢｎ）を表示パネル部１６０に順次に供給する。第１反転されたゲート信号ＧＢ１は第１時間Ｔ１にフォーリングした後、第４時間Ｔ４にライジングする。第２反転されたゲート信号ＧＢ２は第４時間Ｔ４にフォーリングした後、第７時間Ｔ７にライジングする。

このように、一つの反転されたゲート信号がフォーリングした後、ライジングする区間の間、反転されたトランスミッションゲート信号ＴＧＢ１、ＴＧＢ２、ＴＧＢ３は順次フォーリング及びライジングする。

データ駆動部１５０はデータ信号ＤＡＴＡ２、第１制御信号ＴＳ１及びガンマ電圧（図示せず）に基づいて複数のデータ電圧ＤＡＴＡ３を表示パネル部１６０に供給する。

一例として、データ駆動部１５０は印刷回路基板と、印刷回路基板ＰＣＢに連結された可撓性印刷回路基板ＦＰＣＢと、可撓性印刷回路基板ＦＰＣＢに搭載された一つまたは複数のデータ駆動チップと、を含む。他の例として、データ駆動部１５０は前記表示パネル部１６０の周辺領域に集積される。

表示パネル部１６０は分岐部１６２と表示部１６４を含み、反転されたトランスミッションゲート信号ＴＧＢ１、ＴＧＢ２、ＴＧＢ３、複数の反転されたゲート信号ＧＢ１、ＧＢ２、．．．ＧＢｐ、ＧＢｎ−１、ＧＢｎ、及び複数のデータ電圧ＤＡＴＡ３を用いて画像を表示する。

具体的に、分岐部１６２は第１インバータ１４２で提供される反転されたトランスミッションゲート信号ＴＧＢ１、ＴＧＢ２、ＴＧＢ３を用いてデータ駆動部１５０から出力され表示部１６４に提供される複数のデータ電圧ＤＡＴＡ３の出力経路を調整する。

表示部１６４はマトリックス形状に配列された複数のスイッチング素子と、スイッチング素子に電気的に連結された画素電極と、を含む。スイッチング素子それぞれは負極性電圧に応答してターンオンされ、正極性電圧に応答してターンオフするｐＭＯＳからなる。

分岐部１６２と表示部位１６４の一例を下記する図１６を参照してより詳細に説明する。

１図６は図３に示された液晶表示パネルの分岐部の表示部を説明する等価回路図である。
１図６に示すように、分岐部１６２は複数のサブ分岐部１６２１、．．．、１６２ｍを含み、反転されたトランスミッションゲート信号ＴＧＢ１、ＴＧＢ２、ＴＧＢ３に応答してデータ駆動部１５０から出力されるデータ信号ＤＡＴＡ３１、．．．、ＤＡＴＡ３ｍそれぞれを互いに異なる出力経路を経由して前記表示部１６４に出力されるようにスイッチング制御する。データ信号ＤＡＴＡ３１、．．．ＤＡＴＡ３ｍそれぞれは一つのピクセルのサブピクセルに対する複数のデータ電圧を有する信号グループである。

複数のサブ分岐部１６２１、．．．、１６２ｍそれぞれは、例えば、一つの入力端と三つの出力端からなり、一種の逆多重化器ＤＥＭＵＸ役割を遂行する。

第１サブ分岐部１６２１はソース端が共通連結され一番目のグループのデータ信号ＤＡＴＡ３１の供給を受け、第１、第２、及び第３ｐＭＯＳ（Ｑ１１、Ｑ１２、Ｑ１３）からなる。第１ないし第３ｐＭＯＳ（Ｑ１１、Ｑ１２、Ｑ１３）それぞれのゲート端には第１ないし第３反転されたトランスミッションゲート信号ＴＧＢ１、ＴＧＢ２、ＴＧＢ３が印加され、ドレイン端には第１ないし第３データラインＤＬ１１、ＤＬ１２、ＤＬ１３が連結される。

動作の際、第１ｐＭＯＳ（Ｑ１）は第１反転されたトランスミッションゲート信号ＴＧＢ１に応答してターンオン／オフされ、ソース端を通じて印加されるデータ信号ＤＡＴＡ３１のうち選択されたデータ信号をドレイン端を通じて表示部１６４の第１データラインＤＬ１１に提供する。

第２ｐＭＯＳ（Ｑ２）は第２反転されたトランスミッションゲート信号ＴＧＢ２に応答してたターンオン／オフされ、ソース端を通じて印加されるデータ信号ＤＡＴＡ３１のうち選択されたデータ信号をドレイン端を介して表示部１６４の第２データラインＤＬ１２に供給する。

３ｐＭＯＳ（Ｑ３）は第３反転されたトランスミッションゲート信号ＴＧＢ３に応答してターンオン／オフされ、ソース端を通じて印加されるデータ信号ＤＡＴＡ３１のうち選択されたデータ信号をドレイン端を介して表示部１６４の第３データラインＤＬ１３に供給する。

同様に、ｍ番目のサブ分岐部１６２ｍはソース端が共通連結されｍ番目のグループのデータ信号ＤＡＴＡ３ｍの供給を受ける第１、第２及び第３ｐＭＯＳ（Ｑｍ１、Ｑｍ２、Ｑｍ２）からなる。第１ないし第３ｐＭＯＳ（Ｑｍ１、Ｑｍ２、Ｑｍ３）それぞれのゲート端には第１ないし第３反転されたトランスミッションゲート信号ＴＧＢ１、ＴＧＢ２、ＴＧＢ３が印加され、ドレイン端には第１ないし第３データラインＤＬｍ１、ＤＬｍ２、ＤＬｍ３が連結される。

動作の際、第１ｐＭＯＳ（Ｑｍ１）は第１反転されたトランスミッションゲート信号ＴＧＢ１に応答してターンオン／オフされ、ソース端を介して印加されるデータ信号ＤＡＴＡ３ｍのうち選択されたデータ信号をドレイン端を介して表示部１６４の第１データラインＤＬｍ１に提供する。

第２ｐＭＯＳ（Ｑｍ２）は第２反転されたトランスミッションゲート信号ＴＧＢ２に応答してターンオン／オフされ、ソース端を通じて印加されるデータ信号ＤＡＴＡ３ｍのうち選択されたデータ信号をドレイン端を通じて表示部１６４の第２データラインＤＬｍ２に提供する。

第３ｐＭＯＳ（Ｑｍ３）は、第３反転されたトランスミッションゲート信号ＴＧＢ３に応答してターンオン／オフされ、ソース端を通じて印加されるデータ信号ＤＡＴＡ３ｍのうち選択されたデータ信号をドレイン端を通じて表示部１６４の第３データラインＤＬｍ３に提供する。

表示部１６４は３ｍ個のデータラインと、ｎ個のゲートラインと、データライン及びゲートラインに連結された複数のｐＭＯＳと、ｐＭＯＳに電気的に連結された画素電極と、で構成される。
上記したｐＭＯＳと、このｐＭＯＳに電気的に連結された画素電極は図２で説明したのと同一である。

図３では電源発生部１２０がトランスミッションゲート信号発生部１３２及びゲート駆動部１３４に供給される電源と、第１インバータ１４２及び第２インバータ１４４に供給される電源を別途に制御することを説明したが、当業者なら電源発生部１２０がトランスミッションゲート信号発生部１３２に供給される電源と、第１インバータ１４２に供給される電源を個別に制御するように具現することもできる。

前述した本発明の一実施例によると、ｐＭＯＳ用駆動ＩＣの出力端にインバータを配置し、駆動初期に異常電圧が発生されないよう記駆動ＩＣとインバータのパワーを個別に制御することで、異常信号がｐＭＯＳの集積された液晶表示パネルに提供され発生する表示不良を除去することができる。

図１７は本発明の他の実施例による液晶表示装置を説明するブロック図でる。
図１７に示すように、本発明の他の実施例による液晶表示装置２００は、タイミング制御部２１０、電源発生部２２０、スキャン駆動部２３０、インバータ部２４０、電源フィルター部２５０、データ駆動部２６０及び表示パネル部２７０を含む。

タイミング制御部２１０はグラフックコントローラーのようなホストシステムから第１データ信号ＤＡＴＡ１と同期信号ＳＹＮＣが供給されることにより、第２データ信号ＤＡＴＡ２及び第１制御信号ＴＳ１をデータ駆動部１５０に供給し、第２及び第３制御信号ＴＳ２、ＴＳ３をスキャン駆動部１３０に供給し、第４制御信号ＴＳ４を電源発生部１２０に供給する。

電源発生部２２０は、第４制御信号ＴＳ４が供給されることにより、電源ＰＣをスキャン駆動部２３０、インバータ２４０に供給する。図示していないが、電源フィルター部２５０に電源を供給し、データ駆動部２６０に電源を供給し、表示パネル部２７０に電源を供給する。

スキャン駆動部２３０はトランスミッションゲート信号発生部２３２及びゲート駆動部２３４を含む。トランスミッションゲート信号発生部２３２は、図４ないし図６に示したような複数のトランスミッションゲート信号をインバータ部２４０に供給し、ゲート駆動部２３４は図７ないし図９に示すようにゲート信号をインバータ部２４０に供給する。

インバータ部２４０は、第１インバータ２４２及び第２インバータ２４４を含む。第１インバータ２４２は複数のトランスミッションゲート信号を反転させ、図１０ないし図１２に示すような反転されたトランスミッションゲート信号を電源フィルター部２５０に供給する。第２インバータ２４４は複数のゲート信号を反転させ図１３ないし図１５に示すような反転されたゲート信号を電源フィルター部２５０に提供する。
電源フィルター部２５０は第１フィルター部２５２及び第２フィルター部２５４を含む。

具体的に、第１フィルター部２５２は第１インバータ２４２から供給される反転されたトランスミッションゲート信号ＴＧＢ１、ＴＧＢ２、ＴＧＢ３が正常な場合には反転されたトランスミッションゲート信号ＴＧＢ１、ＴＧＢ２、ＴＧＢ３を表示パネル部２７０に供給し、反転されたトランスミッションゲート信号ＴＧＢ１、ＴＧＢ２、ＴＧＢ３異常な場合には表示パネル部２７０に供給されることを遮断する。一例で、異常な反転されたトランスミッションゲート信号はｐＭＯＳの臨界値より高いレベルである。

第２フィルター部２５４は第２インバータ２４４から供給される反転されたゲート信号ＧＢ１、ＧＢ２、．．．、ＧＢｐ、．．．、ＧＢｎ−１、ＧＢｎが正常な場合には反転されたゲート信号ＧＢ１、ＧＢ２、．．．、ＧＢｐ、．．．、ＧＢｎ−１、ＧＢｎを表示パネル部２７０に提供し、反転されたゲート信号ＧＢ１、ＧＢ２、．．．、ＧＢｐ、．．．、ＧＢｎ−１、ＧＢｎが異常な場合には表示パネル部２７０に提供されるのを遮断する。

データ駆動部２６０は、データ信号ＤＡＴＡ２、第１制御信号ＴＳ２及びガンマ電圧に基づいて複数のデータ電圧ＤＡＴＡ３を表示パネル部２７０に供給する。
表示パネル部２７０は、分岐部２７２と表示部２７４を含み、反転されたトランスミッションゲート信号ＴＧＢ１、ＴＧＢ２、ＴＧＢ３、複数の反転されたゲート信号ＧＢ１、ＧＢ２、．．．、ＧＢｐ、．．．ＧＢｎ−１、ＧＢｎ及び複数のデータ電圧ＤＡＴＡ３を用いて画像を表示する。

図１８は図１７に示された電源フィルター部の他の例を説明するブロック図である。特に、臨界値以下の電圧が入力されるとき、アース端を連結させる第１フィルター部５１０を図示する。

図１８に示すように、第１フィルター部５１０は比較器５１２及びスイッチング部５１４を含む。

比較器５１２は第１入力端を通じて入力される反転されたトランスミッションゲート信号ＴＧＢ１と第２入力端を通じて入力される基準電圧Ｖｒｅｆとの比較を通じて比較信号５１３をスイッチング部５１４に出力する。

スイッチング部５１４は比較信号５１３に基づいて切換られ、反転されたトランスミッションゲート信号を分岐部２７２に出力するかアース端に連結させる。

一般的に、反転されたトランスミッションゲート信号が正常な信号である場合には一定の臨界値電圧より高いレベルであり、反転されたトランスミッションゲート信号が異常な信号である場合には臨界電圧より低いレベルであるので臨界値電圧は基準電圧Ｖｒｅｆに設定する。

従って、スイッチング部５１４は反転されたトランスミッションゲート信号が基準電圧より大きい場合には、反転されたトランスミッションゲート信号が選択部に出力されるように切換られ、反転されたトランスミッションゲート信号が基準電圧より小さい場合には反転されたトランスミッションゲート信号がアース端に供給されるように切換られる。

図１９は図１７に示された電源フィルター部の一例を説明するブロック図である。特に、臨界値以下の電圧が入力されるときリセット信号を出力する第１フィルター部５２０を図示する。

図１９に示すように、第２フィルター部５２０は比較器５２２、スイッチング部５２４、及びリセット信号発生部５２６を含む。

比較器５２２は第１入力端を通じて入力される反転されたトランスミッションゲート信号ＴＧＢ１と第２入力端を通じて入力される基準電圧Ｖｒｅｆとの比較を通じて比較信号５２３をスイッチング部５２４に出力する。

スイッチング部５２４は比較信号５２３に基づいて切換られ、反転されたトランスミッションゲート信号を選択部２７２またはリセット信号発生部５２６に出力する。

リセット信号発生部５２６は反転されたトランスミッションゲート信号に基づいて起動されリセット信号を第１インバータ２４２に供給する。第１インバータ２４２はリセット信号ＲＥＳＥＴが印加されることにより、リセットされる。

図１８及び図１９の第１フィルター部５１０、５２０は電源フィルター部の第１フィルター部に対して説明されたが、電源フィルター部の第２フィルター部で具現できることは自明なことである。

図１７では電源フィルター部２５０が第１フィルター部２５２及び第２フィルター部２５４を含み、第１インバータ２４２で出力される反転されたトランスミッションゲート信号と第２インバータ２４４から出力される反転されたゲート信号が異常信号であるかを検出することを説明したが、当業者なら電源フィルター部２５０のみを具備し、第１インバータ２４２で出力される反転されたトランスミッションゲート信号が異常信号であるかを検出するように具現することもできる。

前述した本発明の他の実施例によると、ｐＭＯＳ用駆動ＩＣの出力端にインバータを配置し、駆動初期に異常電圧がインバータに発生するとき、異常電圧をアースさせるか異常電圧に応答してインバータをリセットさせる回路または素子を追加することで、異常信号がｐＭＯＳが集積された液晶表示パネルに出力され発生する表示不良を除去することができる。

以上説明したように、本発明によると、ｐＭＯＳデバイスを含む表示装置において、駆動初期に異常電圧が発生しないように駆動ＩＣとインバータのパワーを個別に制御するか、駆動初期に異常電圧がインバータに発生するとき、これを遮断する回路または素子を追加することで、異常信号が表示パネルに供給され発生する表示不良を除去することができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の技術的思想の範囲内で、本発明を修正または変更できる。

ｎ−ＴＦＴからなる液晶表示装置の単位画素を説明する等価回路図である。 ｐ−ＴＦＴからなる液晶表示装置の単位画素を説明する等価回路図である。 本発明の一実施例による液晶表示装置を説明するブロック図である。 図３のトランスミッションゲート信号を説明する波形図である。 図３のトランスミッションゲート信号を説明する波形図である。 図３のトランスミッションゲート信号を説明する波形図である。 図３のゲート信号を説明する波形図である。 図３のゲート信号を説明する波形図である。 図３のゲート信号を説明する波形図である。 図３の反転されたトランスミッションゲート信号を説明する波形図である。 図３の反転されたトランスミッションゲート信号を説明する波形図である。 図３の反転されたトランスミッションゲート信号を説明する波形図である。 図３の反転されたゲート信号を説明する波形図である。 図３の反転されたゲート信号を説明する波形図である。 図３の反転されたゲート信号を説明する波形図である。 図３に示された液晶表示パネルの分岐部と表示部を説明する等価回路図である。 本発明の他の実施例による液晶表示装置を説明するブロック図である。 図１７に示された電源フィルター部の他の例を説明するブロック図である。 図１７に示された電源フィルターの一例を説明するブロック図である。

符号の説明

１１０、２１０ タイミング制御部
１２０、２２０ 電源発生部
１３０、２３０ スキャン駆動部
１４０、２４０ インバータ部
１５０、２６０ データ駆動部
１６０、２７０ 表示パネル部
２５０ 電源フィルター部

Claims (24)

1. 画像信号を出力するデータ駆動部と、
   前記画像信号に対応する制御信号を出力するスキャン駆動部と、
   前記制御信号を反転させ出力するインバータと、
   前記反転された制御信号に応答して前記画像信号を画素電極に伝達するｐＭＯＳを有する表示パネルと、
   前記ｐＭＯＳに異常信号が供給されることを遮断する遮断部と、
   を含むことを特徴とする表示装置。
2. 前記遮断部は、初期起動の際前記スキャン駆動部を活性化させ、前記インバータを非活性化させるように電源電圧を供給することを特徴とする請求項１記載の表示装置。
3. 前記遮断部は、前記反転された制御信号が前記異常信号であると前記表示パネルへの供給を遮断することを特徴とする請求項１記載の表示装置。
4. 前記異常信号は、前記ｐＭＯＳの閾値電圧より高いレベルの信号であることを特徴とする請求項１記載の表示装置。
5. 画像信号を出力するデータ駆動部と、
   前記画像信号に対応する制御信号を出力するスキャン駆動部と、
   前記制御信号を反転させ出力するインバータと、
   前記反転された制御信号に応答して前記画像信号を画素電極に伝達するｐＭＯＳを有する表示パネルと、
   初期起動の際前記スキャン駆動部を活性化させ前記インバータを非活性化させ、所定の時間が経過した後に前記スキャン駆動部と前記インバータを活性化させる電源供給部と、
   を含むことを特徴とする表示装置。
6. 前記ｐＭＯＳは、前記表示パネルの表示部に形成され、前記画素電極は前記ｐＭＯＳに電気的に連結されることを特徴とする請求項５記載の表示装置。
7. 前記スキャン駆動部は、前記表示部に形成されたｐＭＯＳを活性化させる第１スキャン信号を出力するゲート駆動部を含むことを特徴とする請求項６記載の表示装置。
8. 前記インバータは、前記ゲート駆動部の出力端に連結され、前記第１スキャン信号の極性を反転させ前記表示部に形成されたｐＭＯＳを印加することを特徴とする請求項７記載の表示装置。
9. 前記表示パネルは、前記画像信号を互いに異なる出力経路に出力するｐＭＯＳに形成された分岐部を有することを特徴とする請求項５記載の表示装置。
10. 前記スキャン駆動部は、前記分岐部に形成されたｐＭＯＳを活性化させる第２スキャン信号を出力するトランスミッションゲート駆動部を含むことを特徴とする請求項９記載の表示装置。
11. 前記インバータは、前記トランスミッションゲート駆動部の出力端に連結され、前記第２スキャン信号の極性を反転させ前記分岐部に形成されたｐＭＯＳに印加することを特徴とする請求項１０記載の表示装置。
12. 前記所定の時間は、初期起動の後から前記データ駆動部が前記画像信号を出力し始めるまでの区間であることを特徴とする請求項５記載の表示装置。
13. 画像信号を出力するデータ駆動部と、
    前記画像信号に対応する制御信号を出力するスキャン駆動部と、
    前記制御信号を反転させ出力するインバータと、
    前記反転された制御信号に応答して前記画像信号を画素電極に伝達するｐＭＯＳからなる表示パネルと、
    前記インバータで提供される反転された制御信号を前記表示パネルに供給するものの、前記反転された制御信号が異常信号であると前記表示パネルへの供給を遮断する電源フィルター部と、
    を含むことを特徴とする表示装置。
14. 前記異常信号は、前記ｐＭＯＳの臨界値電圧より高いレベルであることを特徴とする請求項１３記載の表示装置。
15. 前記電源フィルター部は、前記反転された制御信号が異常信号であると前記インバータをリセットするためのリセット信号を前記インバータに印加することを特徴とする請求項１３記載の表示装置。
16. 前記電源フィルター部は、前記反転された制御信号が異常信号であると前記反転された制御信号をアース端に連結させることを特徴とする請求項１３記載の表示装置。
17. 前記ｐＭＯＳは表示パネルの表示部に形成され、前記画素電極は前記ｐＭＯＳに電気的に連結されることを特徴とする請求項１３記載の表示装置。
18. 前記スキャン駆動部は、前記表示部に形成されたｐＭＯＳを活性化させる第１スキャン信号を出力するゲート駆動部を含むことを特徴とする請求項１７記載の表示装置。
19. 前記インバータは前記ゲート駆動部の出力端に連結され、前記第１スキャン信号の極性を反転させ前記表示部に形成されたｐＭＯＳに印加することを特徴とする請求項１８記載の表示装置。
20. 前記表示パネルは、前記画像信号を互いに異なる出力経路に出力するｐＭＯＳで形成された分岐部を有することを特徴とする請求項１３記載の表示装置。
21. 前記スキャン駆動部は、前記分岐部に形成されたｐＭＯＳを活性化させる第２スキャン信号を出力するトランスミッションゲート駆動部を含むことを特徴とする請求項２０記載の表示装置。
22. 前記インバータは、前記トランスミッションゲート駆動部の出力端に連結され、前記第２スキャン信号の極性を反転させ前記分岐部に形成されたｐＭＯＳに印加されることを特徴とする請求項２１記載の表示装置。
23. 第１レベルの第１スキャン信号を供給するスキャン駆動部と、前記第１スキャン信号を反転させ第２レベルの第２スキャン信号を出力するインバータと、前記第２スキャン信号に応答して画像を表示する表示パネルとを含む表示装置の駆動方法において、
    初期起動の際、前記スキャン駆動部を活性化させ、前記インバータを非活性化させる段階と、
    所定の時間が経過した後に、前記スキャン駆動部の活性化を保持し、前記インバータを活性化させる段階と、
    前記スキャン駆動部の活性化によって、前記表示パネルに画像信号を供給する段階と、
    を含むことを特徴とする表示装置の駆動方法。
24. 第１レベルの第１スキャン信号を供給するスキャン駆動部と、前記第１スキャン信号を反転させ第２レベルの第２スキャン信号を出力するインバータと、前記第２スキャン信号に応答して画像を表示する表示パネルとを含む表示装置に駆動方法において、
    初期起動の際、前記第２スキャン信号のレベルをチェックする段階と、
    前記第２スキャン信号が所定のレベルより大きい場合前記表示パネルに前記第２スキャン信号の供給を遮断し、前記第２スキャン信号が所定のレベルより小さいか同じである場合前記表示パネルに前記第２スキャン信号を供給するように制御する段階と、
    前記第２スキャン信号の供給により、前記表示パネルに画像信号を供給する段階と、
    を含むことを特徴とする表示装置の駆動方法。

Images