JP6448600B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP6448600B2 JP6448600B2 JP2016202473A JP2016202473A JP6448600B2 JP 6448600 B2 JP6448600 B2 JP 6448600B2 JP 2016202473 A JP2016202473 A JP 2016202473A JP 2016202473 A JP2016202473 A JP 2016202473A JP 6448600 B2 JP6448600 B2 JP 6448600B2
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- signal line
- circuit
- master
- line drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005856 abnormality Effects 0.000 claims description 68
- 238000001514 detection method Methods 0.000 claims description 32
- 239000011159 matrix material Substances 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 46
- 239000004973 liquid crystal related substance Substances 0.000 description 44
- 239000000758 substrate Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 230000008054 signal transmission Effects 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
図1は、液晶表示装置10の概略構成を示すブロック図であり、画像信号線101と走査線102とがマトリクス状に形成された液晶パネル9を駆動するための周辺回路を示している。なお、液晶表示装置10は、画像信号線101と走査線102との交差部に薄膜トランジスタ(TFT)等のアクティブ素子が設けられたアクティブマトリクス型の表示装置であるが、この構成については従来的なものであるので説明は省略する。また、以下では液晶表示装置として説明するが、本発明はアクティブマトリクス型の表示装置であれば適用可能であり、液晶表示装置に限定されるものではなく、プラズマディスプレイや有機ELディスプレイ等にも適用可能である。
図7は、本発明に係る実施の形態2の液晶表示装置の画像信号線駆動回路11に含まれる、異常検出回路61の構成を示す図である。異常検出回路61は、制御信号(タイミングコントローラ25、カスケード信号/制御信号生成回路26やゲートドライバー用制御信号生成回路28で生成される)の周期や電圧レベル等の異常を検知する回路であり、タイミングコントローラ25、カスケード信号/制御信号生成回路26およびゲートドライバー用制御信号生成回路28の出力する制御信号の信号周期を検出するカウンター611と、カウンター611に接続されたコンパレータ612を有している。また、タイミングコントローラ25、カスケード信号/制御信号生成回路26およびゲートドライバー用制御信号生成回路28の出力する制御信号の電圧レベルを検出するコンパレータ613と、コンパレータ612およびコンパレータ613の出力を増幅して出力する増幅器614とを有している。
図8は、本発明に係る実施の形態3の液晶表示装置の画像信号線駆動回路12に含まれる、異常検出回路71の構成を示す図である。異常検出回路71は、マスターとして動作する画像信号線駆動回路11から与えられる制御信号(タイミングコントローラ25、カスケード信号/制御信号生成回路26やゲートドライバー用制御信号生成回路28で生成される)の周期や電圧レベル等の異常を検知する回路であり、画像信号線駆動回路11から与えられる制御信号の信号周期を検出するカウンター711と、カウンター711に接続されたコンパレータ712を有している。また、画像信号線駆動回路11から与えられる制御信号の電圧レベルを検出するコンパレータ713と、コンパレータ712およびコンパレータ713の出力を増幅して出力する増幅器714とを有している。
図10は、実施の形態4の液晶表示装置10における画像信号線駆動回路11および12の構成と、FPC(Flexible Printed Circuit)等の接続基板91上に設けられた異常検出回路31および信号の流れを示した図である。図10に示すように、接続基板91上に設けられた異常検出回路31は、マスターとして動作する画像信号線駆動回路11のタイミングコントローラ25の異常を検出した場合にはマスター/スレーブ切替信号41を出力する回路であり、その構成は、図4を用いて説明した異常検出回路31と同じである。
図11は、実施の形態5の液晶表示装置10における画像信号線駆動回路11および12の構成と、FPC等の接続基板91上に設けられたマスター/スレーブ切替回路42および信号の流れを示した図である。図11に示すように、接続基板91上に設けられたマスター/スレーブ切替回路42は、マスターとして動作する画像信号線駆動回路11の内部に設けた異常検出回路31が、例えばタイミングコントローラ25の異常を検出した場合に出力するマスター/スレーブ切替信号41を受け、画像信号線駆動回路12をスレーブモード、またはマスターモードに切り替える回路であり、その構成は、図5に示したマスター/スレーブ切替回路42と同じである。なお、異常検出回路31からのマスター/スレーブ切替信号41は画像信号線駆動回路11にも与えられ、画像信号線駆動回路11は、マスターモードからスレーブモードに切り替わることとなる。
図12は、実施の形態6の液晶表示装置10における画像信号線駆動回路11および12の構成と、FPC等の接続基板91上に設けられた配線部14での信号の流れを示した図である。
Claims (3)
- 複数の画像信号線と複数の走査線とがマトリクス状に形成された表示パネルと、
前記表示パネルの周辺に配置され、前記複数の画像信号線を駆動する複数の画像信号線駆動回路と、
前記表示パネルの周辺に配置され、前記複数の走査線を駆動する走査線駆動回路と、を備え、
前記複数の画像信号線駆動回路は縦続接続され、
前記複数の画像信号線駆動回路のそれぞれは、
自らおよび他の画像信号線駆動回路を制御する制御信号を生成するタイミングコントローラを有し、前記複数の画像信号線駆動回路のうち、マスターモードの画像信号線駆動回路が、縦続接続されたスレーブモードの画像信号線駆動回路に前記制御信号を与える機能を有すると共に、自らの動作異常を検出する異常検出回路および自らを前記マスターモードの画像信号線駆動回路、あるいは前記スレーブモードの画像信号線駆動回路に設定するマスター/スレーブ切替回路を有し、
前記異常検出回路は、動作中の前記マスターモードの画像信号線駆動回路に異常を検出した場合にマスター/スレーブ切替信号を出力して前記マスターモードの画像信号線駆動回路の前記マスター/スレーブ切替回路および前記スレーブモードの画像信号線駆動回路の前記マスター/スレーブ切替回路に与え、前記マスターモードの画像信号線駆動回路に隣り合う1つの縦続接続された前記スレーブモードの画像信号線駆動回路内のタイミングコントローラの動作を開始させてマスターモードとし、前記マスターモードの画像信号線駆動回路内のタイミングコントローラの動作を停止させてスレーブモードとし、
前記制御信号は、
前記走査線駆動回路に与えられるカスケード信号およびゲート制御信号を含み、
前記複数の画像信号線駆動回路のそれぞれは、
前記スレーブモードの画像信号線駆動回路がマスターモードとなった場合に、新たなマスターモードの画像信号線駆動回路が出力する前記カスケード信号および前記ゲート制御信号を受けて、前記走査線駆動回路に与える伝送回路を有する、表示装置。 - 複数の画像信号線と複数の走査線とがマトリクス状に形成された表示パネルと、
前記表示パネルの周辺に配置され、前記複数の画像信号線を駆動する複数の画像信号線駆動回路と、
前記表示パネルの周辺に配置され、前記複数の走査線を駆動する走査線駆動回路と、
前記複数の画像信号線駆動回路および前記走査線駆動回路の外部に設けられ、前記複数の画像信号線駆動回路のうち少なくとも1つの動作異常を検出する異常検出回路と、を備え、
前記複数の画像信号線駆動回路は縦続接続され、
前記複数の画像信号線駆動回路のそれぞれは、
自らおよび他の画像信号線駆動回路を制御する制御信号を生成するタイミングコントローラを有し、前記複数の画像信号線駆動回路のうち、マスターモードの画像信号線駆動回路が、縦続接続されたスレーブモードの画像信号線駆動回路に前記制御信号を与える機能を有すると共に、自らを前記マスターモードの画像信号線駆動回路、あるいは前記スレーブモードの画像信号線駆動回路に設定するマスター/スレーブ切替回路を有し、
前記異常検出回路は、前記マスターモードの画像信号線駆動回路に接続され、動作中の前記マスターモードの画像信号線駆動回路に異常を検出した場合にマスター/スレーブ切替信号を出力して前記マスターモードの画像信号線駆動回路の前記マスター/スレーブ切替回路および前記スレーブモードの画像信号線駆動回路の前記マスター/スレーブ切替回路に与え、前記マスターモードの画像信号線駆動回路に隣り合う1つの縦続接続された前記スレーブモードの画像信号線駆動回路内のタイミングコントローラの動作を開始させてマスターモードとし、前記マスターモードの画像信号線駆動回路内のタイミングコントローラの動作を停止させてスレーブモードとし、
前記制御信号は、
前記走査線駆動回路に与えられるカスケード信号およびゲート制御信号を含み、
前記複数の画像信号線駆動回路のそれぞれは、
前記スレーブモードの画像信号線駆動回路がマスターモードとなった場合に、新たなマスターモードの画像信号線駆動回路が出力する前記カスケード信号および前記ゲート制御信号を受けて、前記走査線駆動回路に与える伝送回路を有する、表示装置。 - 複数の画像信号線と複数の走査線とがマトリクス状に形成された表示パネルと、
前記表示パネルの周辺に配置され、前記複数の画像信号線を駆動する複数の画像信号線駆動回路と、
前記表示パネルの周辺に配置され、前記複数の走査線を駆動する走査線駆動回路と、
前記複数の画像信号線駆動回路および前記走査線駆動回路の外部に設けられ、前記複数の画像信号線駆動回路を、マスターモードの画像信号線駆動回路、あるいはスレーブモードの画像信号線駆動回路に設定するマスター/スレーブ切替回路と、を備え、
前記複数の画像信号線駆動回路は縦続接続され、
前記複数の画像信号線駆動回路のそれぞれは、
自らおよび他の画像信号線駆動回路を制御する制御信号を生成するタイミングコントローラを有し、前記複数の画像信号線駆動回路のうち、前記マスターモードの画像信号線駆動回路が、縦続接続された前記スレーブモードの画像信号線駆動回路に前記制御信号を与える機能を有すると共に、自らの動作異常を検出する異常検出回路を有し、
前記異常検出回路は、動作中の前記マスターモードの画像信号線駆動回路に異常を検出した場合に、マスター/スレーブ切替信号を出力して前記マスター/スレーブ切替回路に与え、前記マスターモードの画像信号線駆動回路に隣り合う1つの縦続接続された前記スレーブモードの画像信号線駆動回路内のタイミングコントローラの動作を開始させてマスターモードとし、前記マスターモードの画像信号線駆動回路内のタイミングコントローラの動作を停止させてスレーブモードとし、
前記制御信号は、
前記走査線駆動回路に与えられるカスケード信号およびゲート制御信号を含み、
前記複数の画像信号線駆動回路のそれぞれは、
前記スレーブモードの画像信号線駆動回路がマスターモードとなった場合に、新たなマスターモードの画像信号線駆動回路が出力する前記カスケード信号および前記ゲート制御信号を受けて、前記走査線駆動回路に与える伝送回路を有する、表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016202473A JP6448600B2 (ja) | 2016-10-14 | 2016-10-14 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016202473A JP6448600B2 (ja) | 2016-10-14 | 2016-10-14 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012236472A Division JP6108762B2 (ja) | 2012-10-26 | 2012-10-26 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017054128A JP2017054128A (ja) | 2017-03-16 |
JP6448600B2 true JP6448600B2 (ja) | 2019-01-09 |
Family
ID=58316506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016202473A Active JP6448600B2 (ja) | 2016-10-14 | 2016-10-14 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6448600B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112735317B (zh) * | 2020-12-31 | 2023-03-17 | 绵阳惠科光电科技有限公司 | 控制电路和显示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3234574B2 (ja) * | 1998-09-25 | 2001-12-04 | 三洋電機株式会社 | 基地局システム |
JP3618086B2 (ja) * | 2000-07-24 | 2005-02-09 | シャープ株式会社 | 複数の列電極駆動回路および表示装置 |
TWI253612B (en) * | 2004-02-03 | 2006-04-21 | Novatek Microelectronics Corp | Flat panel display and source driver thereof |
JP2006005411A (ja) * | 2004-06-15 | 2006-01-05 | Sanyo Electric Co Ltd | 異常検出方法ならびにそれを利用した基地局装置および通信システム |
JP5043415B2 (ja) * | 2006-12-15 | 2012-10-10 | 株式会社ジャパンディスプレイイースト | 表示装置 |
JP2009128532A (ja) * | 2007-11-21 | 2009-06-11 | Sharp Corp | 表示装置 |
JP5137873B2 (ja) * | 2009-02-16 | 2013-02-06 | 三菱電機株式会社 | 表示装置および駆動装置 |
-
2016
- 2016-10-14 JP JP2016202473A patent/JP6448600B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017054128A (ja) | 2017-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6108762B2 (ja) | 表示装置 | |
JP6161406B2 (ja) | 表示装置 | |
KR102223438B1 (ko) | 터치스크린 패널 일체형 표시장치 및 표시패널 | |
US20180158397A1 (en) | Power control circuit for display device | |
JP4567046B2 (ja) | 液晶パネル駆動装置 | |
US8823689B2 (en) | Display device and method for driving the same | |
US20170116943A1 (en) | Display device | |
KR20190081975A (ko) | 전원 공급 장치 및 이를 포함하는 디스플레이 장치 | |
US9696569B2 (en) | Driving apparatus of a display panel and display apparatus | |
JP2014085614A5 (ja) | ||
US10424253B2 (en) | Display device and power monitoring circuit | |
US20190114013A1 (en) | Touch display device and gate driver thereof | |
US10504478B2 (en) | Semiconductor device having shifted operation voltages in different modes and electronic apparatus thereof | |
US10424258B2 (en) | Liquid crystal display device and a method for driving thereof | |
CN111415607A (zh) | 电源装置、包括电源装置的显示装置和供电方法 | |
JP2009058685A (ja) | パネル表示装置、およびパネル異常検知方法 | |
JP2005222018A (ja) | 液晶表示装置の駆動回路 | |
JP6448600B2 (ja) | 表示装置 | |
CN111312135B (zh) | 源极驱动器及其操作方法 | |
CN106648239B (zh) | 一种补偿显示中断的显示装置及显示面板 | |
JP4599912B2 (ja) | 液晶表示装置 | |
JP6429282B2 (ja) | 高解析ディスプレイ及びそのドライバーチップ | |
KR102315966B1 (ko) | 표시장치 | |
TWI686783B (zh) | 源極驅動器及其操作方法 | |
JP2005084559A (ja) | パワーオンリセット回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6448600 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |