KR20120054442A - 소스 구동 회로, 소스 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법 - Google Patents

소스 구동 회로, 소스 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법 Download PDF

Info

Publication number
KR20120054442A
KR20120054442A KR1020100115817A KR20100115817A KR20120054442A KR 20120054442 A KR20120054442 A KR 20120054442A KR 1020100115817 A KR1020100115817 A KR 1020100115817A KR 20100115817 A KR20100115817 A KR 20100115817A KR 20120054442 A KR20120054442 A KR 20120054442A
Authority
KR
South Korea
Prior art keywords
master
day
signal
slave
timing controller
Prior art date
Application number
KR1020100115817A
Other languages
English (en)
Inventor
장민화
김종선
김병태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100115817A priority Critical patent/KR20120054442A/ko
Priority to JP2011206329A priority patent/JP2012113284A/ja
Priority to US13/241,664 priority patent/US20120127145A1/en
Priority to DE102011054823A priority patent/DE102011054823A1/de
Priority to TW100142243A priority patent/TW201222509A/zh
Priority to CN2011103672685A priority patent/CN102479480A/zh
Publication of KR20120054442A publication Critical patent/KR20120054442A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 디스플레이 장치 및 그것의 동작 방법에 관한 것으로, 좀 더 구체적으로는 영상 신호에 따라 폐일 모드로 동작하는 디스플레이 장치 및 그것의 구동 방법에 관한 것이다. 본 발명의 실시 예에 따른 디스플레이 장치는 제 1 대체 영상 신호 및 폐일 동작 신호를 발생하는 마스터 타이밍 컨트롤러, 그리고 폐일 동작 신호에 응답하여 제 2 대체 영상 신호를 발생하는 슬래이브 타이밍 컨트롤러를 포함한다.

Description

소스 구동 회로, 소스 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법{SOURCE DRIVING CIRCUIT, DISPLAY DEVICE INCLUDING THE SOURCE DRIVING CIRCUIT AND OPERATING METHOD OF THE DISPLAY DEVICE}
본 발명은 디스플레이 장치에 관한 것으로, 좀 더 구체적으로는 영상 신호에 따라 폐일 모드로 동작하는 소스 구동 회로, 소스 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법에 관한 것이다.
기존의 음극선관(Cathode Ray Tube, CRT)에 비해 무게와 부피를 줄일 수 있는 여러 평판 디스플레이 장치들이 개발되고 있다. 이러한 평판 디스플레이 장치들로는 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 액정 디스플레이(Liquid Crystal Display, LCD) 장치, 전계 방출 디스플레이(Field Emission Display) 장치, 유기 발광 디스플레이(Organic Light Emitting Display) 장치 등이 있다.
액정 디스플레이 장치는 두 장의 유리 기판 사이에 주입된 액정에 전압을 인가함으로써 영상을 디스플레이한다. 즉, 전압이 인가됨에 따라 유리 기판 사이에 주입된 액정의 광 투과율이 조절된다. 그리고, 액정의 광 투과율에 따라 영상이 디스플레이된다.
유기 발광 디스플레이 장치는 유기 발광 다이오드(Organic Light Emitting Diode, OLED)를 이용하여 영상을 표시한다. 유기 발광 다이오드는 정공(hole)을 주입하는 애노드(anode)와 전자(electron)를 주입하는 캐소드(cathode) 사이에 발광물질인 유기물층을 포함한다. 그리고, 유기 발광 다이오드는 유기물층에 주입되는 정공과 전자의 재결합을 통해 발광한다. 이때, 빛의 밝기는 유기 발광 다이오드로 흐르는 전류량에 의해 결정된다.
본 발명의 목적은 폐일 모드 시에 안정된 대체 영상을 디스플레이하는 소스 구동 회로, 소스 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 소스 구동 회로는 제 1 영상 신호에 따라, 제 1 소스 드라이버를 제어하는 마스터 타이밍 컨트롤러; 및 제 2 영상 신호에 따라, 제 2 소스 드라이버를 제어하는 슬래이브 타이밍 컨트롤러를 포함하되, 상기 마스터 타이밍 컨트롤러는 상기 제 1 영상 신호가 폐일로 감지된 경우에, 또는 폐일 감지 신호에 응답하여 폐일 동작 신호 및 제 1 대체 영상 신호를 발생하고, 상기 슬래이브 타이밍 컨트롤러는 상기 제 2 영상 신호가 폐일로 감지된 경우에 상기 폐일 감지 신호를 발생하고, 상기 폐일 동작 신호에 응답하여 제 2 대체 영상 신호를 발생한다.
실시 예로서, 상기 마스터 타이밍 컨트롤러는 상기 제 1 영상 신호를 감지하는 마스터 폐일 감지기; 및 상기 마스터 폐일 감지기의 감지 결과에 따라 상기 폐일 동작 신호를 발생하는 마스터 동작 신호 발생기를 포함할 수 있다.
실시 예로서, 상기 마스터 동작 신호 발생기는 상기 폐일 감지 신호에 응답하여 상기 폐일 동작 신호를 발생할 수 있다.
실시 예로서, 상기 마스터 타이밍 컨트롤러는 상기 제 1 대체 영상 신호를 발생하는 마스터 폐일 모드 동작기를 더 포함하고, 상기 마스터 동작 신호 발생기는 상기 폐일 동작 신호를 전송하여 상기 마스터 폐일 모드 동작기를 구동할 수 있다.
실시 예로서, 상기 슬래이브 타이밍 컨트롤러는 상기 제 2 영상 신호를 감지하여 상기 폐일 감지 신호를 전송하는 슬래이브 폐일 감지기; 및 상기 폐일 동작 신호를 수신하고, 상기 제 2 대체 영상 신호를 발생하는 슬래이브 폐일 모드 동작기를 포함할 수 있다.
실시 예로서, 상기 마스터 타이밍 컨트롤러 및 상기 슬래이브 타이밍 컨트롤러를 연결하는 감지 라인을 더 포함하고, 상기 슬래이브 타이밍 컨트롤러는 상기 감지 라인을 통하여 상기 폐일 감지 신호를 전송할 수 있다.
실시 예로서, 상기 감지 라인은 임피던스 소자를 통해 전원 노드에 연결되고, 상기 슬래이브 타이밍 컨트롤러는 상기 폐일 감지 신호에 따라 상기 감지 라인을 접지 노드와 연결하는 트랜지스터를 포함할 수 있다.
실시 예로서, 상기 마스터 타이밍 컨트롤러는 상기 감지 라인의 전압 레벨이 감소함에 따라 상기 제 1 대체 영상 신호 및 상기 폐일 동작 신호를 발생할 수 있다.
실시 예로서, 상기 감지 라인은 임피던스 소자를 통해 접지 노드에 연결되고, 상기 슬래이브 타이밍 컨트롤러는 상기 폐일 감지 신호에 따라 상기 감지 라인을 전원 노드와 연결하는 트랜지스터를 포함할 수 있다.
실시 예로서, 상기 마스터 타이밍 컨트롤러는 상기 감지 라인의 전압 레벨이 증가함에 따라 상기 제 1 대체 영상 신호 및 상기 폐일 동작 신호를 발생할 수 있다.
실시 예로서, 상기 마스터 타이밍 컨트롤러 및 상기 슬래이브 타이밍 컨트롤러를 연결하는 동작 라인을 더 포함하고, 상기 마스터 타이밍 컨트롤러는 상기 동작 라인을 통하여 상기 폐일 동작 신호를 전송할 수 있다.
상기 마스터 타이밍 컨트롤러 및 슬래이브 타이밍 컨트롤러는 각각 제 1 및 제 2 영상 신호들이 미리 정해진 데이터량을 포함하는지 체크하고, 체크 결과에 따라 폐일을 감지할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 제 1 및 제 2 디스플레이 영역들을 구성되는 디스플레이 패널; 및 각각 제 1 및 제 2 영상 신호들에 따라 상기 제 1 및 제 2 디스플레이 영역들을 구동하는 소스 구동 회로를 포함하되, 상기 소스 구동 회로는, 상기 제 1 영상 신호가 폐일로 감지된 경우에, 또는 폐일 감지 신호에 응답하여 폐일 동작 신호 및 제 1 대체 영상 신호를 발생하는 마스터 타이밍 컨트롤러; 상기 제 2 영상 신호가 폐일로 감지된 경우에 상기 폐일 감지 신호를 발생하고, 상기 폐일 동작 신호에 응답하여 제 2 대체 영상 신호를 발생하는 슬래이브 타이밍 컨트롤러; 및 각각 상기 제 1 및 제 2 대체 영상 신호들을 수신하고, 각각 제 1 및 제 2 디스플레이 영역들에 대체 영상을 디스플레이하는 제 1 및 제 2 소스 드라이버들을 포함한다.
실시 예로서, 상기 소스 구동 회로는 상기 폐일 감지 신호가 전송되는 감지 라인; 및 상기 폐일 동작 신호가 전송되는 동작 라인을 포함할 것이다.
본 발명의 다른 일면은 디스플레이 장치의 동작 방법에 관한 것이다. 본 발명의 실시 예에 따른 디스플레이 장치의 동작 방법은 외부로부터 수신되는 영상 신호에 따라, 복수의 타이밍 컨트롤러들 중 적어도 하나에서 폐일이 감지될 때 폐일 동작 신호를 발생하는 단계; 상기 폐일 동작 신호에 응답하여 복수의 타이밍 컨트롤러들 각각에서 대체 영상 신호들을 발생하는 단계; 및 상기 대체 영상 신호들에 따라 대체 영상을 디스플레이하는 단계를 포함한다.
실시 예로서, 상기 복수의 타이밍 컨트롤러들은 마스터 타이밍 컨트롤러와 복수의 슬래이브 타이밍 컨트롤러들로 구분되고, 상기 폐일 동작 신호를 발생하는 단계는 상기 복수의 슬래이브 타이밍 컨트롤러들 중 적어도 하나에서 폐일이 감지된 경우에 폐일 감지 신호를 발생하는 단계를 포함할 수 있다.
실시 예로서, 상기 폐일 동작 신호를 발생하는 단계는 상기 폐일 감지 신호에 응답하여, 상기 마스터 타이밍 컨트롤러에서 상기 폐일 동작 신호를 발생하는 단계를 포함할 수 있다.
실시 예로서, 외부로부터 제어 신호를 수신하는 단계; 및 상기 복수의 타이밍 컨트롤러들에서 상기 영상 신호가 정상 상태라고 판별된 경우, 상기 제어 신호에 응답하여 상기 영상 신호에 따른 영상을 디스플레이하는 단계를 더 포함 할 수 있다.
실시 예로서, 상기 폐일 동작 신호를 발생하는 단계는 상기 제어 신호에 따라, 상기 복수의 타이밍 컨트롤러들 중 적어도 하나에서 폐일이 감지될 때 상기 폐일 동작 신호를 발생하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따르면, 복수의 타이밍 컨트롤러들 중 어느 하나에서 폐일이 감지된 경우에, 복수의 타이밍 컨트롤러들은 모두 폐일 모드로 동작한다. 따라서, 폐일 모드 시에 안정된 대체 영상을 디스플레이하는 소스 구동 회로, 소스 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법이 제공된다.
도 1은 본 발명의 제 1 실시 예에 따른 디스플레이 장치를 보여주는 블록도이다.
도 2는 도 1의 제 1 내지 제 6 타이밍 컨트롤러들을 보여주는 블록도이다.
도 3은 본 발명의 제 2 실시 예에 따른 디스플레이 장치를 보여주는 블록도이다.
도 4는 도 3의 디스플레이 장치가 폐일 모드로 동작하는 방법을 보여주는 순서도이다.
도 5는 도 3의 제 1 및 제 2 타이밍 컨트롤러들을 예시적으로 보여주는 블록도이다.
도 6은 제 1 슬래이브 폐일 감지기에서 폐일 감지 신호가 발생되는 경우를 보여준다.
도 7은 마스터 폐일 감지기에서 폐일 감지 신호가 발생되는 경우를 보여준다.
도 8은 도 5의 마스터 타이밍 컨트롤러 및 제 1 슬래이브 타이밍 컨트롤러에서 폐일이 감지되는 경우를 보여주는 타이밍도이다.
도 9는 도 3의 제 1 및 제 2 타이밍 컨트롤러들의 다른 실시 예를 보여주는 블록도이다.
도 10은 도 9의 마스터 타이밍 컨트롤러 및 제 1 슬래이브 타이밍 컨트롤러에서 폐일이 감지되는 경우를 보여주는 타이밍도이다.
도 11은 본 발명의 제 3 실시 예에 따른 디스플레이 장치를 보여주는 블록도이다.
도 12는 본 발명의 실시 예에 따른 디스플레이 장치를 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 제 1 실시 예에 따른 디스플레이 장치(100)를 보여주는 블록도이다. 디스플레이 장치(100)는 수신 회로(110), 소스 구동 회로(120), 게이트 구동 회로(Gate Driving Circuit,130) 및 디스플레이 패널(140)을 포함한다.
수신 회로(110)는 외부로부터 수신되는 영상 신호(RGB) 및 제어 신호들(H,V,CLK)을 소스 구동 회로(120)에 전달한다. 예시적으로, 수신 회로(110)는 디스플레이 패널(140)을 통해 영상을 디스플레이하는 전자 기기의 중앙 처리 장치(Central Processing Unit,CPU,미도시) 또는 그래픽 처리 장치(Graphic Processor Unit,GPU,미도시)부터 영상 신호(RGB) 및 제어 신호들(H,V,CLK)을 수신할 것이다. 예시적으로, 수신 회로(110)는 LVDS(Low Voltage Differential Signaling) 방식, TMDS(Transition Minimized Differential Signaling) 방식 등을 이용하여, 영상 신호(RGB) 및 제어 신호들(H,V,CLK)의 전압 레벨을 낮추고 주파수를 높일 수 있다.
수신 회로(110)는 영상 신호(RGB)를 제 1 내지 제 6 영상 신호들(RGB1~RGB6)로 나눈다. 그리고, 수신 회로(110)는 제 1 내지 제 6 영상 신호들(RGB1~RGB6)을 각각 제 1 내지 제 6 소스 드라이버들(151~156)에 전송한다.
소스 구동 회로(120)는 디스플레이 패널(140) 및 게이트 구동 회로(130)에 전기적으로 연결된다. 소스 구동 회로(120)는 수신 회로(110)로부터 영상 신호(RGB) 및 제어 신호들(H,V,CLK)을 수신한다. 소스 구동 회로(120)는 수신된 제어 신호들(H,V,CLK)에 응답하여 디스플레이 패널(140)을 구동한다.
소스 구동 회로(120)는 제 1 내지 제 6 소스 구동부들(151~156)을 포함한다. 제 1 내지 제 6 소스 구동부들(151~156)은 제어 신호들(H,V,CLK)의 제어에 응답하여 동작한다. 제 1 내지 제 6 소스 구동부들(151~156)은 각각 제 1 내지 제 6 영상 신호들(RGB1~RGB6)을 수신하고, 각각 제 1 내지 제 6 디스플레이 영역(Area1~Area6)에 영상을 디스플레이한다.
제 1 내지 제 6 소스 구동부들(151~156)은 각각 제 1 내지 제 6 타이밍 컨트롤러들(161~166)을 포함한다. 그리고, 제 1 내지 제 6 소스 구동부들(151~156)은 각각 제 1 내지 제 6 소스 드라이버들(171~176)을 포함한다.
제 1 내지 제 6 타이밍 컨트롤러들(161~166) 중 어느 하나는 게이트 구동 회로(130)를 제어한다. 도 1에서, 제 1 타이밍 컨트롤러(161)가 게이트 구동 회로(130)를 제어하는 것이 예시적으로 도시된다.
제 1 타이밍 컨트롤러(161)는 수직 동기 신호(V)에 응답하여 게이트 구동 회로(130)에 게이트 구동 제어 신호(GDC)를 전송한다. 게이트 구동 회로(130)는 게이트 구동 제어 신호(GDC)에 응답하여 게이트 라인들(GL)을 순차적으로 활성화할 것이다.
수평 동기 신호(H) 및 메인 클럭 신호(CLK)에 응답하여, 제 1 내지 제 6 타이밍 컨트롤러들(161~166)은 각각 제 1 내지 제 6 소스 드라이버들(171~176)을 제어한다. 메인 클럭 신호(CLK)에 응답하여, 제 1 내지 제 6 타이밍 컨트롤러들(161~166)은 각각 제 1 내지 제 6 영상 신호들(RGB1~RGB6)을 제공한다. 즉, 제 1 내지 제 6 타이밍 컨트롤러들(161~166)은 각각 메인 클럭 신호(MCLK)에 따라 샘플링된 제 1 내지 제 6 영상 신호들(RGB1~RGB6)을 제공한다. 제 1 내지 제 6 영상 신호들(RGB1~RGB6)은 각각 제 1 내지 제 6 소스 드라이버들(171~176)에 제공될 것이다.
각 타이밍 컨트롤러는 수평 동기 신호(H)에 응답하여 소스 타이밍 제어 신호(미도시)를 각 소스 드라이버에 제공한다. 각 소스 드라이버는 소스 타이밍 제어 신호에 응답하여 수신된 영상 신호를 디스플레이할 것이다.
제 1 내지 제 6 소스 드라이버들(171~176)은 각각 제 1 내지 제 6 소스 라인들(SL1~SL6)을 통해 디스플레이 패널(140)과 연결된다. 제 1 내지 제 6 소스 드라이버들(171~176)은 각각 제 1 내지 제 6 디스플레이 영역들(Area1~Area6)을 구동한다.
공급되는 영상 신호들에 따라, 제 1 내지 제 6 소스 드라이버들(171~176)은 각각 제 1 내지 제 6 소스 라인들(SL1~SL6)에 전압을 인가할 것이다. 예시적으로, 게이트 라인들(GL) 각각이 활성화될 때마다, 제 1 소스 드라이버(171)는 제 1 영상 신호(RGB)에 기반하여 제 1 소스 라인들(SL1)에 전압을 인가할 것이다. 인가된 전압에 따라, 제 1 디스플레이 영역(Area1) 내의 픽셀들에 영상이 디스플레이될 것이다. 제 2 내지 제 6 소스 드라이버들(222~262)도 마찬가지로 구성될 것이다.
디스플레이 패널(140)은 제 1 내지 제 6 디스플레이 영역들(Area1~Area6)로 구분된다. 제 1 내지 제 6 디스플레이 영역들(Area1~Area6)은 각각 복수의 픽셀들(미도시)을 포함한다. 제 1 내지 제 6 소스 드라이버들(171~176)로부터 제공되는 전압 레벨에 따라, 각각 제 1 내지 제 6 디스플레이 영역들(Area1~Area6)에 영상이 디스플레이될 것이다. 예시적으로, 디스플레이 패널(140)은 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 액정 디스플레이(Liquid Crystal Display, LCD), 전계 방출 디스플레이(Field Emission Display), 유기 발광 디스플레이(Organic Light Emitting Display)일 수 있다.
제 1 내지 제 6 타이밍 컨트롤러들(161~166)은 각각 제 1 내지 제 6 영상 신호들(RGB1~RGB6)을 수신하고, 폐일 감지 기능을 수행한다. 제 1 내지 제 6 타이밍 컨트롤러들(161~166)은 제어 신호들(H,V,CLK)을 수신하고, 폐일 감지 기능을 수행할 수 있다.
폐일 감지 기능이란, 수신된 영상 신호가 약속된 규격에 맞지 않을 때, 또는 제어 신호가 정상적이지 않을 때, 이를 인식하는 기능을 의미한다. 예시적으로, 제 1 내지 제 6 타이밍 컨트롤러들(161~166)은 각각 제 1 내지 제 6 영상 신호들(RGB1~RGB6)이 미리 정해진 데이터량을 포함하는지 체크하고, 체크 결과에 따라 폐일을 감지할 것이다. 예시적으로, 제 1 영상 신호(RGB1)를 이용하여 제 1 디스플레이 영역(Area1) 내부의 픽셀들 모두에 영상이 디스플레이될 수 없는 경우, 제 1 타이밍 컨트롤러(161)는 폐일을 감지한다. 예를 들면, 제 1 타이밍 컨트롤러(161)는 제 1 영상 신호(RGB1)가 제 1 영역(Area1)의 가로 및 세로 규격에 맞는지 체크할 것이다. 예시적으로, 메인 클럭 신호(CLK)의 입력이 중단되거나 주파수가 정상적이지 않은 경우, 제 1 내지 제 6 타이밍 컨트롤러들(161~166)은 폐일을 감지한다.
폐일이 감지된 경우, 제 1 내지 제 6 타이밍 컨트롤러들(161~166)은 각각 폐일 모드로 동작한다. 즉, 제 1 내지 제 6 타이밍 컨트롤러들(161~166) 각각은 디스플레이 패널(140)에 대체 영상이 디스플레이되도록 제 1 내지 제 6 소스 드라이버들(171~176)을 제어할 것이다. 예를 들면, 디스플레이 패널(140)에 올 블랙(all black) 또는 올 화이트(all white) 영상이 디스플레이될 것이다. 디스플레이 패널(140)에 대체 영상이 디스플레이되므로, 노이즈 현상이 디스플레이되지 않을 것이다.
제 1 내지 제 6 타이밍 컨트롤러들(161~166)은 감지 라인(DL)에 연결된다. 그리고, 제 1 내지 제 6 타이밍 컨트롤러들(161~166)은 동작 라인(OL)에 연결된다. 본 발명의 실시 예에 따르면, 제 1 내지 제 6 타이밍 컨트롤러들(161~166) 중 어느 하나가 폐일을 감지한 경우, 제 1 내지 제 6 타이밍 컨트롤러들(161~166)은 모두 폐일 모드로 동작한다.
제 1 내지 제 6 타이밍 컨트롤러들(161~166) 중 어느 하나를 마스터(master) 타이밍 컨트롤러라고 가정한다. 그리고, 마스터 타이밍 컨트롤러를 제외한 타이밍 컨트롤러들을 슬래이브(slave) 타이밍 컨트롤러들이라고 가정한다. 도 1에서, 제 1 타이밍 컨트롤러(161)는 마스터 타이밍 컨트롤러라고 가정한다. 그리고, 제 2 내지 제 6 타이밍 컨트롤러들(162~166)은 슬래이브 타이밍 컨트롤러들이라고 가정한다.
마스터 타이밍 컨트롤러(161)는 폐일을 감지하면 폐일 모드로 동작한다. 마스터 타이밍 컨트롤러(161)는 폐일을 감지하면 동작 라인(OL)을 통해 슬래이브 타이밍 컨트롤러들에 폐일 동작 신호(FOS)를 전송한다.
슬래이브 타이밍 컨트롤러들(162~166)은 폐일을 감지하면, 폐일 감지 신호(FDS)를 발생한다. 발생된 폐일 감지 신호(FDS)는 감지 라인(DL)을 통해 마스터 타이밍 컨트롤러(161)로 전송된다. 도 1은, 제 2 타이밍 컨트롤러(162)에서 폐일 감지 신호(FDS)가 발생된 예를 보여준다.
마스터 타이밍 컨트롤러(161)는 폐일 감지 신호(FDS)에 응답하여 폐일 모드로 동작한다. 그리고, 마스터 타이밍 컨트롤러(161)는 폐일 감지 신호(FDS)에 응답하여 동작 라인(OL)을 통해 폐일 동작 신호(FOS)를 전송한다.
슬래이브 타이밍 컨트롤러들(162~166)은 동작 라인(OL)을 통해 폐일 동작 신호(FOS)를 수신한다. 슬래이브 타이밍 컨트롤러들(162~166)은 폐일 동작 신호(FOS)에 응답하여 폐일 모드로 동작한다.
폐일이 감지되지 않은 경우, 제 1 내지 제 6 타이밍 컨트롤러들(161~166)은 각각 정상(normal) 모드로 동작한다. 즉, 제 1 내지 제 6 영상 신호들(RGB1~RGB6)이 정상 상태로 판별된 경우, 제 1 내지 제 6 타이밍 컨트롤러들(161~166)은 각각 정상 모드로 동작한다. 제 1 내지 제 6 타이밍 컨트롤러들(161~166)은 제 1 내지 제 6 영상 신호들(RGB1~RGB6)을 발생할 것이다. 그리고, 제 1 내지 제 6 소스 드라이버들(171~176)은 각각 제 1 내지 제 6 디스플레이 영역들(Area1~Area6)에 영상을 디스플레이할 것이다.
본 발명의 실시 예에 따르면, 제 1 내지 제 6 타이밍 컨트롤러들(171~176) 중 어느 하나에서 폐일이 감지된 경우, 제 1 내지 제 6 타이밍 컨트롤러들(171~176)은 모두 폐일 모드로 동작한다. 따라서, 폐일 모드 시에, 디스플레이 패널(140)의 제 1 내지 제 6 디스플레이 영역들(Area1~Area6) 모두에 대체 영상이 디스플레이될 것이다.
도 2는 도 1의 제 1 내지 제 6 타이밍 컨트롤러들(161~166)을 보여주는 블록도이다. 도 2를 참조하면, 제 1 내지 제 6 타이밍 컨트롤러들(161~166)은 서로 감지 라인(DL)에 연결된다. 그리고, 제 1 내지 제 6 타이밍 컨트롤러들(161~166)은 서로 동작 라인(OL)에 연결된다. 도 1을 참조하여 설명된 바와 같이, 이하, 제 1 타이밍 컨트롤러(161)는 마스터 타이밍 컨트롤러이고, 나머지 타이밍 컨트롤러들(162~166)은 슬래이브 타이밍 컨트롤러들이라고 가정한다.
마스터 타이밍 컨트롤러(161)는 마스터 폐일 감지기(211)를 포함한다. 그리고, 제 1 내지 제 5 슬래이브 타이밍 컨트롤러들(162~166)은 각각 제 1 내지 제 5 슬래이브 폐일 감지기들(212~216)을 포함한다. 마스터 폐일 감지기(211), 그리고 제 1 내지 제 5 슬래이브 폐일 감지기들(212~216)은 각각 제 1 내지 제 6 영상 신호들(RGB1~RGB6)에 기반하여 폐일을 감지한다. 또한, 마스터 폐일 감지기(211), 그리고 제 1 내지 제 5 슬래이브 폐일 감지기들(212~216)은 제어 신호들(H,V,CLK)에 기반하여 폐일을 감지한다.
도 2에서, 예시적으로, 제 1 슬래이브 폐일 감지기(212)에서 폐일 감지 신호(FDS)가 발생되는 것으로 도시된다. 그러나, 이는 예시적인 것으로서, 마스터 폐일 감지기(211), 그리고 제 2 내지 제 5 슬래이브 폐일 감지기들(213~216)은 모두 폐일 감지 신호(FDS)를 발생할 수 있다.
마스터 타이밍 컨트롤러(161)는 마스터 폐일 모드 동작기(221)를 포함한다. 그리고, 제 1 내지 제 5 슬래이브 타이밍 컨트롤러들(162~166)은 각각 제 1 내지 제 5 슬래이브 폐일 모드 동작기들(222~226)을 포함한다. 마스터 폐일 모드 동작기(221), 그리고 제 1 내지 제 5 슬래이브 폐일 모드 동작기들(222~226)은 폐일 동작 신호(FOS)가 수신된 경우에 각각 제 1 내지 제 6 대체 영상 신호들(SRGB1~SRGB6)을 발생한다. 발생된 제 1 내지 제 6 대체 영상 신호들(SRGB1~SRGB6)은 각각 제 1 내지 제 6 소스 드라이버들(171~176,도 1 참조)에 전송될 것이다.
마스터 타이밍 컨트롤러(161)는 마스터 동작 신호 발생기(231), 마스터 감지 패드(241) 및 마스터 동작 패드(251)를 더 포함한다. 마스터 동작 신호 발생기(231)는 마스터 감지 패드(241)로부터 폐일 감지 신호(FDS)가 수신된 경우에 폐일 동작 신호(FOS)를 발생한다. 또한, 마스터 동작 신호 발생기(231)는 마스터 폐일 감지기(211)로부터 폐일 감지 신호(FDS)가 수신된 경우에 폐일 동작 신호(FOS)를 발생한다.
마스터 감지 패드(241)는 감지 라인(DL)을 통해 수신된 폐일 감지 신호(FDS)를 마스터 동작 신호 발생기(231)에 전달한다. 마스터 동작 패드(251)는 마스터 동작 신호 발생기(231)에서 발생된 폐일 동작 신호(FOS)를 동작 라인(OL)에 전달한다.
제 1 슬래이브 타이밍 컨트롤러(162)는 제 1 슬래이브 감지 패드(242) 및 제 1 슬래이브 동작 패드(252)를 더 포함한다. 제 1 슬래이브 감지 패드(242)는 제 1 슬래이브 폐일 감지기(212)에서 발생된 폐일 감지 신호(FDS)를 감지 라인(DL)에 전달한다. 제 1 슬래이브 동작 패드(252)는 동작 라인(OL)을 통해 수신된 폐일 동작 신호(FOS)를 제 1 슬래이브 폐일 모드 동작기(222)에 전달한다. 제 2 내지 제 5 슬래이브 타이밍 컨트롤러들(163~166)은 제 1 슬래이브 타이밍 컨트롤러(162)와 마찬가지로 구성될 것이다.
제 1 슬래이브 폐일 감지기(212)에서 폐일이 감지된 경우, 제 1 슬래이브 폐일 감지기(212)에서 폐일 감지 신호(FDS)가 발생된다. 제 1 슬래이브 감지 패드(242)는 발생된 폐일 감지 신호(FDS)를 감지 라인(DL)에 전달한다. 슬래이브 타이밍 컨트롤러들(162~166) 중 적어도 하나에서 폐일 감지 신호(FDS)가 발생된 경우, 폐일 감지 신호(FDS)는 마스터 타이밍 컨트롤러(161)로 전송될 것이다.
폐일 감지 신호(FDS)에 응답하여, 마스터 타이밍 컨트롤러(161)는 제 1 대체 영상 신호(SRGB1)를 발생한다. 그리고, 폐일 감지 신호(FDS)에 응답하여, 마스터 타이밍 컨트롤러(161)는 폐일 동작 신호(FOS)를 발생한다.
구체적으로, 마스터 감지 패드(241)는 폐일 감지 신호(FDS)를 수신하고, 폐일 감지 신호(FDS)를 마스터 동작 신호 발생기(231)에 전달한다. 마스터 동작 신호 발생기(231)는 폐일 감지 신호(FDS)에 응답하여 폐일 동작 신호(FOS)를 발생한다. 폐일 동작 신호(FOS)는 마스터 동작 패드(251)를 통해 동작 라인(OL)에 전송된다. 또한, 폐일 동작 신호(FOS)는 마스터 폐일 모드 동작기(221)에 전송된다. 마스터 폐일 모드 동작기(221)는 폐일 동작 신호(FOS)에 응답하여 제 1 대체 영상 신호(SRGB1)를 발생할 것이다.
제 1 내지 제 5 슬래이브 폐일 모드 동작기들(222~226)은 각각 제 1 내지 5 슬래이브 동작 패드들(252~256)을 통하여 폐일 동작 신호(FOS)를 수신한다. 폐일 동작 신호(FOS)에 응답하여, 제 1 내지 제 5 슬래이브 폐일 모드 동작기들(222~226)은 각각 제 2 내지 제 6 대체 영상 신호들(SRGB2~SRGB6)을 발생할 것이다.
결과적으로, 제 1 내지 제 6 소스 드라이버들(171~176,도 1 참조)은 각각 제 1 내지 제 6 대체 영상 신호들(SRGB1~SRGB6)을 수신할 것이다. 그리고, 제 1 내지 제 6 소스 드라이버들(171~176)은 각각 제 1 내지 제 6 디스플레이 영역들(Area1~Area6)에 대체 영상을 디스플레이할 것이다.
제 2 내지 제 5 슬래이브 폐일 감지기들(213~216)에서 폐일이 감지된 경우도, 제 1 슬래이브 폐일 감지기(212)에서 폐일이 감지된 경우와 마찬가지로 설명된다. 추가적인 설명은 생략된다.
마스터 폐일 감지기(211)에서 폐일이 감지된다고 가정한다. 마스터 폐일 감지기(211)는 마스터 동작 신호 발생기(231)에 폐일 감지 신호(FDS)를 전송할 것이다. 폐일 감지 신호(FDS)에 응답하여, 마스터 동작 신호 발생기(231)는 폐일 동작 신호(FOS)를 발생할 것이다. 폐일 동작 신호(FOS)는 마스터 동작 패드(251)를 통하여 동작 라인(OL)에 전송된다.
또한, 폐일 동작 신호(FOS)는 마스터 폐일 모드 동작기(221)에 전송될 것이다. 폐일 동작 신호(FOS)에 응답하여, 마스터 폐일 모드 동작기(221)는 제 1 대체 영상 신호(SRGB1)를 발생할 것이다.
제 1 내지 제 5 슬래이브 폐일 모드 동작기들(222~226)은 각각 제 1 내지 제 5 슬래이브 동작 패드들(252~256)을 통하여 폐일 동작 신호(FOS)를 수신한다. 폐일 동작 신호(FOS)에 응답하여, 제 1 내지 제 5 슬래이브 폐일 모드 동작기들(222~226)은 각각 제 2 내지 제 6 대체 영상 신호들(SRGB2~SRGB6)을 발생할 것이다.
도 3은 본 발명의 제 2 실시 예에 따른 디스플레이 장치(300)를 보여주는 블록도이다. 도 3을 참조하면, 디스플레이 장치(300)는 수신 회로(310), 소스 구동 회로(320), 게이트 구동 회로(330), 디스플레이 패널(340) 및 마스터-슬래이브 제어 회로(390)를 포함한다.
수신 회로(310)는 도 1의 수신 회로(110)와 마찬가지로 구성된다. 즉, 수신 회로(310)는 외부로부터 수신된 영상 신호 및 제어 신호들(H,V,CLK)을 소스 구동 회로(320)에 전달한다.
소스 구동 회로(320)는 제 1 내지 제 6 소스 구동부들(351~356)을 포함한다. 소스 구동 회로(320)는 마스터-슬래이브 제어 회로(390)로부터 상태 제어 신호(SC)를 수신한다.
제 1 내지 제 6 소스 구동부들(351~356)은 각각 제 1 내지 제 6 타이밍 컨트롤러들(361~366)을 포함한다. 그리고, 제 1 내지 제 6 소스 구동부들(351~356)은 각각 제 1 내지 제 6 소스 드라이버들(371~376)을 포함한다.
제 1 내지 제 6 타이밍 컨트롤러들(361~366)은 상태 제어 신호(SC)에 따라 마스터 타이밍 컨트롤러 및 슬래이브 타이밍 컨트롤러 중 어느 하나로 동작한다. 상태 제어 신호(SC)에 따라, 제 1 내지 제 6 타이밍 컨트롤러들(361~366) 중 하나(예를 들면, 361)는 마스터 타이밍 컨트롤러이고, 나머지(예를 들면, 362~366)는 슬래이브 타이밍 컨트롤러일 것이다.
마스터 타이밍 컨트롤러(351)에서 폐일이 감지된 경우, 마스터 타이밍 컨트롤러(361)는 폐일 동작 신호(FOS)를 제공한다. 그리고, 마스터 타이밍 컨트롤러(361)는 제 1 소스 드라이버(371)에 제 1 대체 영상 신호(미도시)를 전송할 것이다. 슬래이브 타이밍 컨트롤러들(362~366)은 각각 폐일 동작 신호(FOS)에 응답하여 제 2 내지 제 6 대체 영상 신호들(미도시)을 발생할 것이다.
슬래이브 타이밍 컨트롤러들(362~366)에서 폐일이 감지된 경우, 슬래이브 타이밍 컨트롤러들(362~366)은 폐일 감지 신호(FDS)를 전송한다. 마스터 타이밍 컨트롤러(351)는 감지 라인(DL)을 통하여 폐일 감지 신호(FDS)를 수신할 것이다. 슬래이브 타이밍 컨트롤러들(362~366) 중 적어도 하나에서 폐일이 감지되면, 마스터 타이밍 컨트롤러(351)는 폐일 감지 신호(FOS)를 수신할 수 있다. 마스터 타이밍 컨트롤러(351)는 폐일 감지 신호(FOS)에 응답하여 폐일 동작 신호(FOS)를 동작 라인(OL)에 전송한다. 그리고, 마스터 타이밍 컨트롤러(361)는 제 1 소스 드라이버(371)에 제 1 대체 영상 신호(미도시)를 전송할 것이다. 슬래이브 타이밍 컨트롤러들(362~366)은 폐일 동작 신호(FOS)에 응답하여 제 2 내지 제 6 대체 영상 신호(미도시)를 발생할 것이다.
게이트 구동 회로(330)는 도 1의 게이트 구동 회로(130)와 마찬가지로 구성된다. 게이트 구동 회로(330)는 제 1 내지 제 6 타이밍 컨트롤러들(361~366) 중 하나의 제어에 응답하여 동작할 것이다. 즉, 게이트 구동 회로(330)는 제 1 내지 제 6 타이밍 컨트롤러들(361~366) 중 하나로부터 게이트 구동 제어 신호(GDC)를 수신한다. 그리고, 게이트 구동 회로(330)는 게이트 구동 제어 신호(GDC)에 응답하여 게이트 라인들(GL) 각각을 순차적으로 활성화할 것이다.
도 4는 도 3의 디스플레이 장치(300)가 폐일 모드로 동작하는 방법을 보여주는 순서도이다.
도 1 내지 도 4를 참조하면, S110단계에서, 수신 회로(310)로부터 제 1 내지 제 6 영상 신호들(RGB1~RGB6)이 각각 제 1 내지 제 6 타이밍 컨트롤러들(361~366)에 전송된다. 또한, 제 1 내지 제 6 타이밍 컨트롤러들(361~366)은 각각 수신 회로(310)로부터 제어 신호들(H,V,CLK)을 수신할 것이다.
제 1 내지 제 6 타이밍 컨트롤러들(361~366)은 각각 제 1 내지 제 6 영상 신호들(RGB1~RGB6)을 감지할 것이다. 제 1 내지 제 6 타이밍 컨트롤러들(361~366)은 각각 제어 신호들(H,V,CLK)을 감지할 것이다. 그리고, 제 1 내지 제 6 타이밍 컨트롤러들(361~366) 중 적어도 하나에서 폐일 감지 신호(FDS)가 발생된다(S120).
제 1 타이밍 컨트롤러(361)를 마스터 타이밍 컨트롤러이다. 제 1 타이밍 컨트롤러(361)는 폐일 감지 신호(FDS)에 응답하여 폐일 동작 신호(FOS)를 발생한다(S130).
제 2 내지 제 6 타이밍 컨트롤러들(362~366)에서 폐일이 감지된 경우, 제 1 타이밍 컨트롤러(361)는 감지 라인(DL)을 통하여 폐일 감지 신호(FDS)를 수신할 것이다. 폐일 감지 신호(FDS)에 응답하여, 제 1 타이밍 컨트롤러(361)는 폐일 동작 신호(FOS)를 발생한다.
제 1 타이밍 컨트롤러(361)에서 폐일이 감지된 경우에, 감지 라인(DL)을 통하여 폐일 감지 신호(FDS)를 수신하는 동작 없이, 제 1 타이밍 컨트롤러(161,361)는 페일 동작 신호(FOS)를 발생한다.
폐일 동작 신호(FOS)는 동작 라인(OL)을 통하여 제 2 내지 제 6 타이밍 컨트롤러들(362~366)에 전송될 것이다. 폐일 동작 신호(FOS)에 응답하여, 제 2 내지 제 6 타이밍 컨트롤러들(362~366)은 각각 제 2 내지 제 6 대체 영상 신호들(SRGB1~SRGB6)을 발생한다. 폐일 동작 신호(FOS)에 응답하여, 제 1 타이밍 컨트롤러(361) 또한 제 1 대체 영상 신호(SRGB1)를 발생할 것이다. 즉, 폐일 동작 신호(FOS)에 응답하여, 제 1 내지 제 6 타이밍 컨트롤러들(361~366)은 각각 제 1 내지 제 6 대체 영상 신호들(SRGB1~SRGB6)을 발생한다(S140).
제 1 내지 제 6 소스 드라이버들(371~376)은 각각 제 1 내지 제 6 대체 영상 신호들(SRGB1~SRGB6)을 수신한다. 그리고, 제 1 내지 제 6 소스 드라이버들(371~376)은 각각 제 1 내지 제 6 디스플레이 영역들(Area1~Area6)에 대체 영상을 표시할 것이다(S150).
이상, 도 4를 참조한 설명은 도 1의 실시 예에도 마찬가지로 적용될 것이다. 본 발명의 실시 예에 따르면, 마스터 타이밍 컨트롤러(361) 및 슬래이브 타이밍 컨트롤러들(362~366)은 모두 동일한 공정을 통해 만들어질 수 있을 것이다. 그리고, 상태 제어 신호(SC)를 이용하여, 마스터 타이밍 컨트롤러(361) 및 슬래이브 타이밍 컨트롤러들(362~366)이 구분될 수 있을 것이다.
도 5는 도 3의 제 1 및 제 2 타이밍 컨트롤러들(361,362)을 예시적으로 보여주는 블록도이다.
도 3 및 도 5를 참조하면, 제 1 및 제 2 타이밍 컨트롤러들(361,362)은 제 1 및 제 2 라인들(L1,L2)에 연결된다. 제 1 및 제 2 라인들(L1,L2)을 통해 전송되는 논리 값들은 상태 제어 신호(SC,도 3 참조)를 구성한다. 즉, 상태 제어 신호(SC)는 2 비트들로 구성될 수 있다. 도 5에서, 제 1 및 제 2 타이밍 컨트롤러들(361,362)만 도시되나, 제 3 내지 제 6 타이밍 컨트롤러들(363~366)은 제 2 타이밍 컨트롤러(362)와 마찬가지로 구성될 수 있다.
제 1 및 제 2 라인들(L1,L2)을 통해 각각 논리 값 "로우(low)" 및 "하이(high)"를 수신하는 타이밍 컨트롤러는 마스터 타이밍 컨트롤러이다. 제 1 및 제 2 라인들(L1,L2)을 통해 각각 논리 값 "하이" 및 "로우"를 수신하는 타이밍 컨트롤러는 슬래이브 타이밍 컨트롤러이다. 즉, 마스터-슬래이브 제어 회로(390)는 제 1 및 제 2 타이밍 컨트롤러들(361,362)에 상태 제어 신호(SC)를 전송함으로써 마스터 타이밍 컨트롤러 및 슬래이브 타이밍 컨트롤러들을 결정한다. 도 5에서, 예시적으로 제 1 타이밍 컨트롤러(361)는 마스터 타이밍 컨트롤러이고, 제 2 타이밍 컨트롤러(362)는 제 1 슬래이브 타이밍 컨트롤러이다. 도 5에 도시되지 않은 제 3 내지 제 6 타이밍 컨트롤러들(363~366)은, 각각 제 2 내지 제 5 슬래이브 타이밍 컨트롤러들로 동작할 것이다.
마스터 타이밍 컨트롤러(361)는 마스터 폐일 감지기(411), 마스터 폐일 모드 동작기(421), 마스터 동작 신호 발생기(431), 마스터 감지 패드(441) 및 마스터 동작 패드(451)를 포함한다.
마스터 폐일 감지기(411)는 제 1 영상 신호(RGB1) 및 제어 신호들(H,V,CLK)을 감지한다. 폐일이 감지되면, 마스터 폐일 감지기(411)는 논리 값 "하이(high)"를 가지는 폐일 감지 신호(FDS)를 발생한다. 마찬가지로, 제 1 슬래이브 폐일 감지기(412)는 제 2 영상 신호(RGB2) 및 제어 신호들(H,V,CLK)을 감지한다. 감지 결과에 따라, 제 1 슬래이브 폐일 감지기(412)는 논리 값 "하이"를 가지는 폐일 감지 신호(FDS)를 출력할 것이다. 도 5에서, 제 1 슬래이브 폐일 감지기(412)에서 폐일이 감지되는 것으로 도시된다.
마스터 폐일 모드 동작기(421)는 논리 값 "하이"를 가지는 폐일 동작 신호(FOS)를 수신하면, 제 1 대체 영상 신호(SRGB1)를 발생한다.
마스터 동작 신호 발생기(431)는 제 1 논리 게이트(G1) 및 제 1 멀티플렉서(M1)를 포함한다. 제 1 논리 게이트(G1)는 마스터 폐일 감지기(411) 및 마스터 감지 패드(441) 중 어느 하나로부터 논리 값 "하이"를 수신하면, 논리 값 "하이"를 가지는 폐일 동작 신호(FOS)를 출력한다. 제 1 논리 게이트(G1)의 출력 라인은 제 1 멀티플렉서(M1) 및 제 5 논리 게이트(G5)에 연결된다.
제 1 멀티플렉서(M1)는 제 2 라인(L2)에 연결된다. 제 1 멀티플렉서(M1)는 제 2 라인(L2)의 논리 값에 따라 제 1 및 제 4 논리 게이트들(G1,G4) 중 어느 하나의 출력 라인과 마스터 폐일 모드 동작기(421)를 연결한다. 제 1 멀티플렉서(M1)는 제 2 라인(L2)을 통해 논리 값 "하이"를 수신한다. 멀티 플렉서(M1)는 제 1 및 제 4 논리 게이트들(G1,G4)의 출력 라인 중 제 1 논리 게이트들(G1)의 출력 라인을 마스터 폐일 모드 동작기(421)에 연결할 것이다.
마스터 타이밍 컨트롤러(361)는 마스터 감지 패드(441)를 통하여 폐일 감지 신호(FDS)를 수신한다. 마스터 감지 패드(441)는 제 2 및 제 3 논리 게이트들(G2,G3), 그리고 제 1 NMOS 트랜지스터(NT1)를 포함한다. 제 2 논리 게이트(G2)는 제 2 라인(L2) 및 감지 라인(DL)에 연결된다. 제 2 논리 게이트(G2)는 부정 논리 곱(NAND) 연산을 수행한다. 제 2 라인(L2)의 논리 값은 "하이"이다. 따라서, 제 2 논리 게이트(G2)는 감지 라인(DL)의 논리 값을 반전시켜 출력한다. 예를 들면, 감지 라인(DL)의 논리 값이 "로우"인 경우, 제 2 논리 게이트(G2)는 "하이"를 출력할 것이다.
제 3 논리 게이트(G3)는 제 1 라인(L1) 및 마스터 폐일 감지기(411)에 연결된다. 제 3 논리 게이트(G3)는 논리 곱 연산을 수행한다. 제 1 라인(L1)을 통해 전송되는 논리 값은 "하이"이므로, 제 3 논리 게이트(G3)는 마스터 폐일 감지기(411)에서 출력되는 논리 값에 관계없이 "로우"를 출력한다. 즉, 제 3 논리 게이트(G3)는 비활성화된다. 마스터 폐일 감지기(411)에서 폐일 감지 신호(FDS)가 출력되더라도, 제 1 NMOS 트랜지스터(NT1)는 턴 온 되지 않을 것이다. 결과적으로, 마스터 감지 패드(441)는 감지 라인(DL)으로부터 폐일 감지 신호(FDS)를 수신하는 입력 패드이다.
마스터 동작 패드(451)는 제 1 논리 게이트(G1)로부터 수신되는 폐일 동작 신호(FOS)를 동작 라인(OL)에 전달할 것이다. 마스터 동작 패드(451)는 제 4 및 제 5 논리 게이트들(G4,G5)을 포함한다. 제 4 논리 게이트(G4)는 논리 값 "로우"를 가지는 제 1 라인(L1)에 연결된다. 제 4 논리 게이트(G4)는 논리 곱(AND) 연산을 수행한다. 따라서, 제 4 논리 게이트(G4)는 제 5 논리 게이트(G5)의 출력과 관계없이 논리 값 "로우"를 출력한다. 즉, 제 4 논리 게이트(G4)는 비활성화된다.
제 5 논리 게이트(G5)는 논리 값 "하이"를 가지는 제 2 라인(L2)에 연결된다. 제 5 논리 게이트(G5)는 논리 곱 연산을 수행한다. 제 1 논리 게이트(G1)에서 출력되는 논리 값에 따라, 제 5 논리 게이트(G5)에서 출력되는 논리 값은 변경될 것이다. 결과적으로, 마스터 동작 패드(451)는 폐일 동작 신호(FOS)를 동작 라인(OL)으로 전송하는 출력 패드이다.
제 1 슬래이브 타이밍 컨트롤러(362)는 제 1 슬래이브 폐일 감지기(412), 제 1 슬래이브 폐일 모드 동작기(422), 제 1 슬래이브 동작 신호 발생기(432), 제 1 슬래이브 감지 패드(442) 및 제 1 슬래이브 동작 패드(452)를 포함한다.
제 1 슬래이브 폐일 감지기(412)는 제 2 영상 신호(RGB2) 및 제어 신호들(H,V,CLK)을 감지한다. 폐일이 감지되면, 제 1 슬래이브 폐일 감지기(412)는 논리 값 "하이(high)"를 가지는 폐일 감지 신호(FDS)를 발생한다. 제 1 슬래이브 폐일 모드 동작기(422)는 논리 값 "하이"를 가지는 폐일 동작 신호(FOS)를 수신하면, 제 2 대체 영상 신호(SRGB2)를 발생한다.
제 1 슬래이브 동작 신호 발생기(432)는 제 2 멀티플렉서(M2) 및 제 6 논리 게이트(G6)를 포함한다. 제 2 멀티플렉서(M2)는 제 2 라인(L2)의 논리 값에 따라 제 6 및 제 9 논리 게이트들(G6,G9) 중 어느 하나의 출력 라인과 마스터 폐일 모드 동작기(421)를 연결한다. 제 2 라인(L2)의 논리 값은 "로우"이므로, 제 2 멀티플렉서(M2)는 제 9 논리 게이트(G9)의 출력 라인과 제 1 슬래이브 폐일 모드 동작기(422)를 연결한다. 따라서, 제 1 슬래이브 폐일 모드 동작기(422)는 제 6 논리 게이트(G6)에서 출력되는 논리 값에 관계없이 제 9 논리 게이트(G9)에서 출력되는 논리 값을 수신한다.
제 6 논리 게이트(G6)의 출력은 동작 라인(OL)에 전송되지 않는다. 구체적으로, 제 10 논리 게이트(G10)는 제 2 라인(L2)으로부터 논리 값 "로우"를 수신한다. 제 6 논리 게이트(G6)에서 출력되는 논리 값에 따라, 제 10 논리 게이트(G10)에서 출력되는 논리 값은 변경되지 않는다.
제 1 슬래이브 감지 패드(442)는 제 7 및 제 8 논리 게이트들(G7,G8), 그리고 제 2 NMOS 트랜지스터(NT2)를 포함한다. 제 7 논리 게이트(G7)는 제 2 라인(L2)으로부터 논리 값 "로우"를 수신한다. 제 7 논리 게이트(G7)는 부정 논리 곱(NAND) 연산을 수행한다. 따라서, 제 7 논리 게이트(G7)에서 출력되는 논리 값은 감지 라인(DL)의 논리 값에 따라 변경되지 않는다.
제 8 논리 게이트(G8)는 제 1 라인(L1)의 논리 값 "하이"를 수신한다. 제 8 논리 게이트(G8)은 논리 곱 연산을 수행한다. 따라서, 제 1 슬래이브 폐일 감지기(412)에서 출력되는 논리 값에 따라 제 8 논리 게이트(G8)에서 출력되는 논리 값이 결정될 것이다. 제 8 논리 게이트(G8)에서 출력되는 전압에 따라 제 2 NMOS 트랜지스터(NT2)는 턴 온 될 것이다.
예시적으로, 제 1 슬래이브 폐일 감지기(412)에서 논리 값 "하이"를 가지는 폐일 감지 신호(FDS)를 발생하는 경우, 제 8 논리 게이트(G8)는 논리 값 "하이"를 출력할 것이다. 제 8 논리 게이트(G8)의 출력 전압에 따라, 제 2 NMOS 트랜지스터(NT2)는 턴 온 될 것이다. 그리고, 감지 라인(DL)은 접지 노드와 연결된다.
감지 라인(DL)에 임피던스 소자를 통해 전원 전압(VDD)이 인가된다. 도 5에서, 예시적으로 감지 라인(DL)은 저항(R)을 통해 전원 전압(VDD)을 수신하는 것으로 도시된다. 즉, 폐일 감지 신호(FDS)가 발생되지 않은 경우, 감지 라인(DL)의 논리 값은 "하이"이다. 제 2 NMOS 트랜지스터(NT2)가 턴 온 될 때, 감지 라인(DL)의 논리 값은 "로우"로 변경된다.
즉, 제 1 슬래이브 감지 패드(442)는 제 1 슬래이브 폐일 감지기(412)로부터 수신된 폐일 감지 신호(FDS)의 논리 값을 반전시켜 출력한다. 결과적으로, 제 1 슬래이브 감지 패드(442)는 폐일 감지 신호(FDS)를 감지 라인(DL)에 전송하는 출력 패드이다.
제 1 슬래이브 동작 패드(452)는 제 9 및 제 10 논리 게이트들(G9,G10)을 포함한다. 제 9 논리 게이트(G9)는 제 1 라인(L1)을 통해 논리 값 "하이"를 수신한다. 제 9 논리 게이트(G9)는 논리 곱 연산을 수행한다. 따라서, 동작 라인(OL)을 통해 수신되는 논리 값에 따라 제 9 논리 게이트(G9)에서 출력되는 논리 값이 결정된다. 제 9 논리 게이트(G9)의 출력 라인은 제 2 멀티플렉서(M2)를 통해 제 1 슬래이브 폐일 모드 동작기(422)에 전송된다. 따라서, 제 1 슬래이브 폐일 모드 동작기(422)는 제 1 슬래이브 동작 패드(452)를 통해서 폐일 동작 신호(FOS)를 수신한다.
제 10 논리 게이트(G10)는 제 2 라인(L2)을 통해 논리 값 "로우"를 수신한다. 제 10 논리 게이트(G10)에서 출력되는 논리 값은 제 6 논리 게이트(G6)에서 출력되는 논리 값에 따라 변동하지 않는다. 즉, 제 10 논리 게이트(G10)는 비활성화된다. 결과적으로, 제 1 슬래이브 동작 패드(452)는 동작 라인(OL)으로부터 폐일 동작 신호(FOS)를 수신하는 입력 패드이다.
도 6은 제 1 슬래이브 폐일 감지기(412)에서 폐일 감지 신호(FDS)가 발생되는 경우를 보여준다. 도 6을 참조하면, 제 1 슬래이브 폐일 감지기(412)는 논리 값 "하이"를 가지는 폐일 감지 신호(FDS)를 발생한다(①).
폐일 감지 신호(FDS)에 응답하여, 제 1 슬래이브 감지 패드(442)는 폐일 감지 신호(FDS)의 논리 값을 반전시켜 출력한다. 즉, 제 2 NMOS 트랜지스터(NT2)는 턴 온 되고, 논리 값 "로우"를 가지는 폐일 감지 신호(FDS)가 감지 라인(DL)에 전송된다(②). 감지 라인(DL)을 통하여 폐일 감지 신호(FDS)가 전송된다(③).
마스터 감지 패드(441)는 감지 라인(DL)을 통해 수신된 폐일 감지 신호(FDS)의 논리 값을 반전시켜 출력한다. 즉, 제 2 논리 게이트(G2)는 감지 라인(DL)을 통해 논리 값 "로우"를 수신하고, 논리 값 "하이"를 출력한다(④).
제 1 논리 게이트(G1)는 제 2 논리 게이트(G2)로부터 논리 값 "하이"를 수신하고, 논리 값 "하이"를 가지는 폐일 동작 신호(FOS)를 출력한다. 폐일 동작 신호(FOS)는 마스터 폐일 모드 동작기(421)에 전송된다(⑤).
한편, 제 1 논리 게이트(G1)로부터 논리 값 "하이"를 수신함에 따라, 제 5 논리 게이트(G5)는 논리 값 "하이"를 출력한다(⑥). 동작 라인(OL)의 논리 값은 "로우"에서 "하이"로 변경된다. 즉, 마스터 동작 패드(451)는 마스터 동작 신호 발생기(431)로부터 수신된 폐일 동작 신호(FOS)를 동작 라인(OL)에 전달한다. 감지 라인(OL)을 통하여, 폐일 동작 신호(FOS)는 제 1 슬래이브 동작 패드(452)에 전송된다(⑦).
제 9 논리 게이트(G9)는 동작 라인(OL)으로부터 논리 값 "하이"를 수신하고, 논리 값 "하이"를 출력한다(⑧). 즉, 제 1 슬래이브 동작 패드(452)는 폐일 동작 신호(FOS)를 제 2 멀티플렉서(M2)에 전송한다. 그리고, 폐일 동작 신호(FOS)는 제 2 멀티플렉서(M2)를 통해 제 1 슬래이브 폐일 모드 동작기(422)에 전송된다(⑨). 제 1 슬래이브 폐일 모드 동작기(422)는 폐일 동작 신호(FOS)에 응답하여, 제 2 대체 영상 신호(SRGB2)를 발생할 것이다.
도 6에 도시되지는 않으나, 제 2 내지 제 5 슬래이브 타이밍 컨트롤러들(362~366)도 폐일 동작 신호(FOS)를 수신할 것이다. 폐일 동작 신호(FOS)에 응답하여, 제 2 내지 제 5 슬래이브 타이밍 컨트롤러들(362~366)은 각각 제 3 내지 제 6 대체 영상 신호들(미도시)을 발생할 것이다.
도 7은 마스터 폐일 감지기(412)에서 폐일 감지 신호(FDS)가 발생되는 경우를 보여준다. 도 7을 참조하면, 마스터 폐일 감지기(411)는 논리 값 "하이"를 갖는 폐일 감지 신호(FDS)를 발생한다(①).
제 1 논리 게이트(G1)는 논리 값 "하이"인 폐일 감지 신호(FDS)에 응답하여 논리 값 "하이"인 폐일 동작 신호(FOS)를 발생한다. 폐일 동작 신호(FOS)는 마스터 폐일 모드 동작기(421)에 전송된다(②). 폐일 동작 신호(FOS)에 응답하여, 마스터 폐일 모드 동작기(421)는 제 1 대체 영상 신호(SRGB1)를 발생할 것이다.
제 5 논리 게이트(G5)는 제 1 논리 게이트(G1)에서 출력되는 폐일 동작 신호(FOS)를 수신한다(③). 제 5 논리 게이트(G5)는 논리 값 "하이"를 출력한다. 즉, 마스터 동작 패드(451)는 폐일 동작 신호(FOS)를 동작 라인(OL)에 전달한다. 폐일 동작 신호(FOS)는 동작 라인(OL)을 통하여 제 1 슬래이브 동작 패드(452)에 전송될 것이다(④).
제 9 논리 게이트(G9)는 폐일 동작 신호(FOS)를 제 2 멀티플렉서(M2)에 전송한다(⑤). 폐일 동작 신호(FOS)는 제 2 멀티플렉서(M2)를 통하여 제 1 슬래이브 폐일 모드 동작기(422)에 전송될 것이다(⑥). 제 1 슬래이브 폐일 모드 동작기(422)는 폐일 동작 신호(FOS)에 응답하여 제 2 대체 영상 신호(SRGB2)를 발생할 것이다.
도 8은 도 5의 마스터 타이밍 컨트롤러(361) 및 제 1 슬래이브 타이밍 컨트롤러(362)에서 폐일이 감지되는 경우를 보여주는 타이밍도이다. 도 8을 참조한 설명에서, 제 2 내지 제 5 슬래이브 타이밍 컨트롤러들(363~366)에서 폐일이 감지되지 않는다고 가정한다.
도 3, 도 5 및 도 8을 참조하면, 제 1 내지 제 2 영상 신호들(RGB1,RGB2)이 정상 상태로 판별된 경우, 마스터 및 제 1 슬래이브 폐일 감지기들(411,412)은 논리 값 "로우"를 출력한다. 이때, 제 1 내지 제 6 대체 영상 신호들(SRGB1~SRGB6)은 발생되지 않는다.
마스터 폐일 감지기(411)에서 폐일 감지 신호(FDS)가 발생되면, 마스터 폐일 감지기(411)의 출력은 논리 값 "로우"에서 "하이"로 천이된다. 그리고, 동작 라인(OL)의 논리 값은 "로우"에서 "하이"로 천이된다(a). 즉, 마스터 폐일 감지기(411)에서 폐일 감지 신호(FDS)를 발생하면, 마스터 타이밍 컨트롤러(361)는 폐일 동작 신호(FOS)를 발생한다. 이때, 제 1 내지 제 6 대체 영상 신호들(SRGB1~SRGB6)이 발생된다.
폐일 감지 신호(FDS)의 발생이 중지되면, 마스터 폐일 감지기(411)의 출력이 논리 값 "로우"로 천이된다. 그리고, 폐일 동작 신호(FOS)의 발생이 중지될 것이다. 따라서, 동작 라인(OL)의 논리 값은 "로우"로 천이될 것이다(b). 제 1 내지 제 6 대체 영상 신호들(SRGB1~SRGB6)의 발생은 중지된다.
제 1 슬래이브 폐일 감지기(412)에서 폐일 감지 신호(FDS)가 발생되면, 제 1 슬래이브 폐일 감지기(412)의 출력이 논리 값 "로우"에서 "하이"로 천이된다. 감지 라인(DL)의 논리 값은 "하이"에서 "로우"로 변경될 것이다(c). 폐일 감지 신호(FDS)에 응답하여, 마스터 타이밍 컨트롤러(361)는 폐일 동작 신호(FOS)를 발생할 것이다. 동작 라인(OL)의 논리 값은 "하이"로 변경된다. 그리고, 제 1 내지 제 6 대체 영상 신호들(SRGB1~SRGB6)이 발생될 것이다.
제 1 슬래이브 폐일 감지기(412)의 출력은 논리 값 "로우"로 천이되면, 감지 라인(DL)의 논리 값은 "하이"로 천이된다(d). 즉, 폐일 감지 신호(FDS)의 발생이 중지되면, 감지 라인(DL)의 논리 값은 "하이"로 천이된다. 마스터 타이밍 컨트롤러(361)는 폐일 동작 신호(FOS)의 발생을 중지할 것이다. 따라서, 동작 라인(OL)의 논리 값을 "로우"로 천이된다. 제 1 내지 제 6 대체 영상 신호들(SRGB1~SRGB6)의 발생은 중지된다.
제 1 슬래이브 폐일 감지기(412)에서 폐일 감지 신호(FDS)가 다시 발생되면, 제 1 슬래이브 폐일 감지기(412)의 출력은 논리 값 "하이"로 변경된다. 그리고, 감지 라인(DL)의 논리 값은 "로우"로 변경된다(e). 감지 라인(DL)의 논리 값이 "로우"로 변경됨에 따라, 동작 라인(OL)의 논리 값은 "하이"로 변경된다. 제 1 내지 제 6 대체 영상 신호들(SRGB1~SRGB6)이 발생될 것이다.
마스터 폐일 감지기(411)의 출력이 논리 값 "하이"로 변경될 때, 동작 라인(OL)의 논리 값은 이미 "하이"이다. 동작 라인(OL)의 논리 값은 유지될 것이다.
제 1 슬래이브 폐일 감지기(412)의 출력이 논리 값 "로우"로 변경될 때, 감지 라인(DL)의 논리 값은 "로우"에서 "하이"로 변경된다(f). 이때, 마스터 폐일 감지기(411)의 출력은 논리 값 "하이"이므로, 동작 라인(OL)의 논리 값은 유지된다.
마스터 폐일 감지기(411)의 출력이 논리 값 "로우"로 변경된다. 마스터 폐일 감지기(411) 및 제 1 슬래이브 폐일 감지기(412)에서 모두 폐일 감지 신호(FDS)가 발생되지 않는다. 마스터 타이밍 컨트롤러(362)는 폐일 동작 신호(FOS)의 발생을 중지한다. 동작 라인(OL)의 논리 값은 "로우"로 변경될 것이다. 그리고, 제 1 내지 제 6 대체 영상 신호들(SRGB1~SRGB6)의 발생은 중지된다.
본 발명의 실시 예에 따르면, 마스터 및 슬래이브 타이밍 컨트롤러들(361~366) 중 어느 하나에서 폐일 감지 신호(FDS)가 발생된 경우, 마스터 및 슬래이브 타이밍 컨트롤러들(361~366)은 모두 폐일 모드로 동작한다. 마스터 및 슬래이브 타이밍 컨트롤러들(361~366) 모두에서 폐일 감지 신호(FDS)가 발생되지 않는 경우, 마스터 및 슬래이브 타이밍 컨트롤러들(361~366)은 정상 모드로 동작한다.
도 9는 도 3의 제 1 및 제 2 타이밍 컨트롤러들(361,362)의 다른 실시 예를 보여주는 블록도이다. 도 9를 참조하면, 마스터 감지 패드(641)를 제외하면, 마스터 타이밍 컨트롤러(561)는 도 5의 마스터 타이밍 컨트롤러(361)와 마찬가지로 구성된다. 그리고, 제 1 슬래이브 감지 패드(642)를 제외하면, 제 1 슬래이브 타이밍 컨트롤러(562)는 도 5의 제 1 슬래이브 타이밍 컨트롤러(362)와 마찬가지로 구성될 것이다. 마스터 감지 패드(641) 및 제 1 슬래이브 감지 패드(641)를 제외한 구성에 대한 상세한 설명은 생략된다.
감지 라인(DL)은 임피던스 소자를 통하여 접지 전압을 수신한다. 도 9에서, 예시적으로 감지 라인(DL)은 저항(R)을 통하여 접지 전압을 수신한다. 폐일 감지 신호(FDS)가 발생되기 전까지, 감지 라인(DL)의 전압 레벨은 접지 전압 레벨에 대응할 것이다.
제 1 슬래이브 감지 패드(642)는 제 13 및 제 14 논리 게이트들(G13,G14), 그리고 제 2 PMOS 트랜지스터(PT2)를 포함한다. 제 13 논리 게이트(G13)는 제 2 라인(L2)을 통하여 논리 값 "로우"를 수신한다. 제 13 논리 게이트(G13)는 감지 라인(DL)을 통해 수신되는 논리 값에 관계없이 항상 논리 값 "로우"를 출력할 것이다. 즉, 제 13 논리 게이트(G13)는 비활성화된다.
제 14 논리 게이트(G14)는 제 1 라인(L1)을 통하여 논리 값 "하이"를 수신한다. 제 14 논리 게이트(G14)는 부정 논리 곱 연산을 수행한다. 따라서, 제 14 논리 게이트(G14)는 제 1 슬래이브 폐일 감지기(412)에서 수신되는 논리 값을 반전시켜 출력할 것이다.
제 1 슬래이브 폐일 감지기(412)에서 폐일 감지 신호(FDS)가 발생되지 않는 경우, 제 14 논리 게이트(G14)는 논리 값 "로우"를 수신할 것이다. 이때, 제 14 논리 게이트(G14)는 논리 값 "하이"를 출력한다. 제 2 PMOS 트랜지스터(PT2)는 턴 오프 된다.
제 1 슬래이브 폐일 감지기(412)에서 폐일 감지 신호(FDS)가 발생되는 경우, 제 14 논리 게이트(G14)는 논리 값 "하이"를 수신할 것이다. 제 14 논리 게이트(G14)는 논리 값 "로우"를 출력한다. 제 2 PMOS 트랜지스터(PT2)는 턴 온 될 것이다. 그리고, 감지 라인(DL)에 전원 전압이 인가된다. 즉, 감지 라인(DL)을 통하여 논리 값 "하이"를 가지는 폐일 감지 신호(FDS)가 전송될 것이다.
마스터 감지 패드(641)는 제 11 및 제 12 게이트들(G11,G12), 그리고 제 1 PMOS 트랜지스터(PT1)를 포함한다. 제 11 게이트(G11)는 제 2 라인(L2)을 통해 논리 값 "하이"를 수신한다. 제 11 게이트(G11)는 논리 곱 연산을 수행한다. 제 11 게이트(G11)의 출력은 감지 라인(DL)을 통해 수신되는 논리 값에 따라 결정될 것이다. 감지 라인(DL)을 통하여 논리 값 "하이"가 수신되는 경우, 제 11 게이트(G11)는 논리 값 "하이"를 출력할 것이다. 즉, 마스터 감지 패드(641)는 감지 라인(DL)을 통하여 수신되는 폐일 감지 신호(FDS)를 마스터 동작 신호 발생기(431)에 전달한다.
제 12 게이트(G12)는 제 1 라인(L1)을 통해 논리 값 "로우"를 수신한다. 제 12 게이트(G12)는 부정 논리 곱 연산을 수행한다. 제 12 게이트(G12)는 마스터 폐일 감지기(411)의 출력과 관계없이 논리 값 "하이"를 출력할 것이다. 제 1 PMOS 트랜지스터는 항상 턴 오프 상태를 유지할 것이다.
도 5를 참조하여 설명된 바와 다르게, 도 9의 제 1 슬래이브 타이밍 컨트롤러(562)는 감지 라인(DL)을 통하여 논리 값 "하이"를 가지는 폐일 감지 신호(FDS)를 전송한다.
도 10은 도 9의 마스터 타이밍 컨트롤러(561) 및 제 1 슬래이브 타이밍 컨트롤러(562)에서 폐일이 감지되는 경우를 보여주는 타이밍도이다. 감지 라인(DL)의 논리 값을 제외하면, 도 10의 타이밍도는 도 8과 마찬가지로 설명된다. 따라서, 상세한 설명은 생략된다.
제 1 슬래이브 폐일 감지기(562)에서 폐일 감지 신호(FDS)가 발생될 때, 제 1 슬래이브 폐일 감지기(562)의 출력은 논리 값 "로우"에서 논리 값 "하이"로 천이된다. 이때, 감지 라인(DL)의 논리 값은 "로우"에서 논리 값 "하이"로 천이될 것이다.
제 1 슬래이브 폐일 감지기(562)에서 폐일 감지 신호(FDS)의 발생이 중지될 때, 제 1 슬래이브 폐일 감지기(562)의 출력은 논리 값 "로우"로 천이된다. 이때, 감지 라인(DL)의 논리 값은 "로우"로 천이될 것이다.
도 11은 본 발명의 제 3 실시 예에 따른 디스플레이 장치(700)를 보여주는 블록도이다. 도 11을 참조하면, 디스플레이 장치(700)는 수신 회로(710), 타이밍 제어 회로(720), 게이트 구동 회로(730), 디스플레이 패널(740), 그리고 제 1 내지 제 6 소스 드라이버들(771~776)을 포함한다. 수신 회로(710), 게이트 구동 회로(730) 및 디스플레이 패널(740)은 도 1의 수신 회로(110), 게이트 구동 회로(130) 및 디스플레이 패널(140)과 마찬가지로 구성된다. 이하, 상세한 설명은 생략된다.
각각 제 1 내지 제 6 소스 구동부들(151~156,도 1 참조)에 포함되지 않는 것을 제외하면, 제 1 내지 제 6 타이밍 컨트롤러들(761~766)은 도 1의 타이밍 컨트롤러들(161~166)과 마찬가지로 구성된다. 그리고, 각각 제 1 내지 제 6 소스 구동부들(151~156,도 1 참조)에 포함되지 않는 것을 제외하면, 제 1 내지 제 6 소스 드라이버들(771~776)은 도 1의 소스 드라이버들(171~176)과 마찬가지로 구성된다.
타이밍 제어 회로(720)는 영상 신호(RGB) 및 제어 신호들(H,V,CLK)을 수신한다. 타이밍 제어 회로(720)는 제 1 내지 제 6 타이밍 컨트롤러들(761~766)을 포함한다.
제 1 내지 제 6 타이밍 컨트롤러들(761)은 각각 제 1 내지 제 6 영상 신호들(RGB1~RGB6)을 감지한다. 또한, 제 1 내지 제 6 타이밍 컨트롤러들(761)은 제어 신호들(H,V,CLK)을 감지한다.
제 1 내지 제 6 타이밍 컨트롤러들(761) 중 어느 하나에서 폐일이 감지된 경우, 제 1 내지 제 6 타이밍 컨트롤러들(761)은 각각 제 1 내지 제 6 대체 영상 신호들(SRGB1~SRGB6)을 발생한다. 즉, 제 1 내지 제 6 타이밍 컨트롤러들(761~766) 중 어느 하나가 폐일을 감지한 경우, 제 1 내지 제 6 타이밍 컨트롤러들(761~766)은 모두 폐일 모드로 동작한다.
제 1 내지 제 6 타이밍 컨트롤러들(761~766) 모두 폐일을 감지하지 못한 경우, 제 1 내지 제 6 타이밍 컨트롤러들(761~766)은 도 11에 도시된 바와 다르게 각각 제 1 내지 제 6 영상 신호들(RGB1~RGB6)을 발생한다. 즉, 제 1 내지 제 6 타이밍 컨트롤러들(761~766)은 정상 모드로 동작한다.
도 12는 본 발명의 실시 예에 따른 디스플레이 장치(1400)를 포함하는 컴퓨팅 시스템(1000)을 보여주는 블록도이다. 도 12를 참조하면, 컴퓨팅 시스템(1000)은 중앙 처리 장치(CPU, 1100), 메모리 장치(Memory device, 1200), 시스템 버스(1300), 디스플레이 장치(1400), 오디오 장치(Audio device, 1500) 및 전원 공급 장치(Power supplying device, 1600)를 포함한다.
중앙 처리 장치(1100)는 컴퓨팅 시스템(1000)의 제반 동작을 제어한다. 중앙 처리 장치(1100)는 시스템 버스(1300)를 통하여 메모리 장치(1200), 디스플레이 장치(1400), 오디오 장치(1500) 및 전원 공급 장치(1600)와 연결된다. 중앙 처리 장치(310)는 모바일 전자 장치를 제어하기 위한 펌웨어(frimware)를 구동하도록 구성된다. 펌웨어는 메모리 장치(320)로부터 로드될 것이다.
메모리 장치(1200)는 휘발성 메모리와 불휘발성 메모리를 포함한다. 휘발성 메모리는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리이다. 휘발성 메모리에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 메모리 장치(1200)는 적어도 2 이상의 위에 예시된 메모리들의 조합을 포함할 수 있다.
메모리 장치(1200)에는 컴퓨팅 시스템(1000)의 구동에 필요한 데이터가 저장될 수 있다. 예를 들면, 메모리 장치(1200)에는 컴퓨팅 시스템(1000)를 구동하기 위한 운영 체제, 어플리케이션 프로그램 등이 저장된다. 또한, 중앙 처리 장치(1100)는 메모리 장치(1200)에 포함되는 휘발성 메모리 장치에 운영 체제, 어플리케이션 프로그램 등을 로드할 것이다.
메모리 장치(1200)에 포함된 불휘발성 메모리 장치는 메모리 카드(Memory Card) 또는 솔리드 스테이트 디스크(Solid State Disk,SSD)와 실질적으로 동일하게 구성될 수 있다. 메모리(1200)는 메모리 어레이(미도시) 및 메모리 어레이를 제어하기 위한 컨트롤러(미도시)를 포함할 수 있다.
디스플레이 장치(1400)는 도 1, 도 3 또는 도 11을 참조하여 설명된 디스플레이 장치(100,300,700)와 마찬가지로 구성된다. 디스플레이 장치(100)는 중앙 처리 장치(310)로부터 영상 신호 및 제어 신호들(미도시)을 수신한다. 디스플레이 구동 회로(350)는 영상 신호 및 제어 신호들을 감지하고, 디스플레이 패널(140,340,740)에 대체 영상을 디스플레이할 수 있다.
오디오 장치(1500)는 스피커(SPK)에 연결된다. 오디오 장치(1500)는 중앙 처리 장치(1100)의 제어에 따라 음성 데이터를 재생할 것이다. 전원 공급기(1600)는 컴퓨팅 시스템(1000)의 구동에 필요한 전력을 공급한다.
비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템(1000)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor,CIS), 모뎀(Modem) 등이 더 제공될 수 있다.
예시적으로, 컴퓨팅 시스템(2000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP (portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치 등에 실장 될 수 있다.
본 발명의 실시 예에 따르면, 복수의 타이밍 컨트롤러들 중 어느 하나에서 폐일이 감지된 경우에, 복수의 타이밍 컨트롤러들은 모두 폐일 모드로 동작한다. 따라서, 폐일 모드 시에 안정된 대체 영상을 디스플레이하는 디스플레이 장치가 제공된다.
한편, 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
100,300,700: 디스플레이 장치
110,310,710: 수신 회로
120,320: 소스 구동 회로
130,330,730: 게이트 구동 회로
140,340,740: 디스플레이 패널
161~166,361~366,761~766: 제 1 내지 제 6 타이밍 컨트롤러들
171~176,371~376,771~776: 제 1 내지 제 6 소스 드라이버들
DL: 감지 라인
OL: 동작 라인

Claims (10)

  1. 디스플레이 장치의 소스 구동 회로에 있어서:
    제 1 영상 신호에 따라, 제 1 소스 드라이버를 제어하는 마스터 타이밍 컨트롤러; 및
    제 2 영상 신호에 따라, 제 2 소스 드라이버를 제어하는 슬래이브 타이밍 컨트롤러를 포함하되,
    상기 마스터 타이밍 컨트롤러는 상기 제 1 영상 신호가 폐일로 감지된 경우에, 또는 폐일 감지 신호에 응답하여 폐일 동작 신호 및 제 1 대체 영상 신호를 발생하고,
    상기 슬래이브 타이밍 컨트롤러는 상기 제 2 영상 신호가 폐일로 감지된 경우에 상기 폐일 감지 신호를 발생하고, 상기 폐일 동작 신호에 응답하여 제 2 대체 영상 신호를 발생하는 소스 구동 회로.
  2. 제 1 항에 있어서,
    상기 마스터 타이밍 컨트롤러는
    상기 제 1 영상 신호를 감지하는 마스터 폐일 감지기; 및
    상기 마스터 폐일 감지기의 감지 결과에 따라 상기 폐일 동작 신호를 발생하는 마스터 동작 신호 발생기를 포함하는 소스 구동 회로.
  3. 제 2 항에 있어서,
    상기 마스터 동작 신호 발생기는 상기 폐일 감지 신호에 응답하여 상기 폐일 동작 신호를 발생하는 소스 구동 회로.
  4. 제 2 항에 있어서,
    상기 마스터 타이밍 컨트롤러는 상기 제 1 대체 영상 신호를 발생하는 마스터 폐일 모드 동작기를 더 포함하고,
    상기 마스터 동작 신호 발생기는 상기 폐일 동작 신호를 전송하여 상기 마스터 폐일 모드 동작기를 구동하는 소스 구동 회로.
  5. 제 1 항에 있어서,
    상기 슬래이브 타이밍 컨트롤러는
    상기 제 2 영상 신호를 감지하여 상기 폐일 감지 신호를 전송하는 슬래이브 폐일 감지기; 및
    상기 폐일 동작 신호를 수신하고, 상기 제 2 대체 영상 신호를 발생하는 슬래이브 폐일 모드 동작기를 포함하는 소스 구동 회로.
  6. 제 1 항에 있어서,
    상기 마스터 타이밍 컨트롤러 및 상기 슬래이브 타이밍 컨트롤러를 연결하는 감지 라인을 더 포함하고,
    상기 슬래이브 타이밍 컨트롤러는 상기 감지 라인을 통하여 상기 폐일 감지 신호를 전송하는 소스 구동 회로.
  7. 제 1 항에 있어서,
    상기 마스터 타이밍 컨트롤러 및 상기 슬래이브 타이밍 컨트롤러를 연결하는 동작 라인을 더 포함하고,
    상기 마스터 타이밍 컨트롤러는 상기 동작 라인을 통하여 상기 폐일 동작 신호를 전송하는 소스 구동 회로.
  8. 복수의 타이밍 컨트롤러들을 포함하는 디스플레이 장치의 동작 방법에 있어서,
    외부로부터 수신되는 영상 신호에 따라, 상기 복수의 타이밍 컨트롤러들 중 적어도 하나에서 폐일이 감지될 때 폐일 동작 신호를 발생하는 단계;
    상기 폐일 동작 신호에 응답하여 복수의 타이밍 컨트롤러들 각각에서 대체 영상 신호들을 발생하는 단계; 및
    상기 대체 영상 신호들에 따라 대체 영상을 디스플레이하는 단계를 포함하는 디스플레이 장치의 동작 방법.
  9. 제 8 항에 있어서,
    상기 복수의 타이밍 컨트롤러들은 마스터 타이밍 컨트롤러와 복수의 슬래이브 타이밍 컨트롤러들로 구분되고,
    상기 폐일 동작 신호를 발생하는 단계는
    상기 복수의 슬래이브 타이밍 컨트롤러들 중 적어도 하나에서 폐일이 감지된 경우에 폐일 감지 신호를 발생하는 단계를 포함하는 디스플레이 장치의 동작 방법.
  10. 제 9 항에 있어서,
    상기 폐일 동작 신호를 발생하는 단계는
    상기 폐일 감지 신호에 응답하여, 상기 마스터 타이밍 컨트롤러에서 상기 폐일 동작 신호를 발생하는 단계를 포함하는 디스플레이 장치의 동작 방법.
KR1020100115817A 2010-11-19 2010-11-19 소스 구동 회로, 소스 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법 KR20120054442A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020100115817A KR20120054442A (ko) 2010-11-19 2010-11-19 소스 구동 회로, 소스 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법
JP2011206329A JP2012113284A (ja) 2010-11-19 2011-09-21 ソース駆動回路、ソース駆動回路を含むディスプレー装置、及びディスプレー装置の動作方法
US13/241,664 US20120127145A1 (en) 2010-11-19 2011-09-23 Source driving circuit, display device including the source driving circuit and operating method of the display device
DE102011054823A DE102011054823A1 (de) 2010-11-19 2011-10-26 Source-Treiberschaltung, Anzeigevorrichtung mit der Source-Treiberschaltung und Betriebsverfahren der Anzeigevorrichtung
TW100142243A TW201222509A (en) 2010-11-19 2011-11-18 Source driving circuit, display device including the source driving circuit and operating method of the display device
CN2011103672685A CN102479480A (zh) 2010-11-19 2011-11-18 源极驱动电路、显示装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100115817A KR20120054442A (ko) 2010-11-19 2010-11-19 소스 구동 회로, 소스 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법

Publications (1)

Publication Number Publication Date
KR20120054442A true KR20120054442A (ko) 2012-05-30

Family

ID=46021447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100115817A KR20120054442A (ko) 2010-11-19 2010-11-19 소스 구동 회로, 소스 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법

Country Status (6)

Country Link
US (1) US20120127145A1 (ko)
JP (1) JP2012113284A (ko)
KR (1) KR20120054442A (ko)
CN (1) CN102479480A (ko)
DE (1) DE102011054823A1 (ko)
TW (1) TW201222509A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150081891A (ko) * 2014-01-07 2015-07-15 삼성디스플레이 주식회사 구동 모듈의 동기화 방법 및 이를 수행하는 표시 장치
KR20170033963A (ko) * 2015-09-17 2017-03-28 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
KR20170040849A (ko) * 2015-10-05 2017-04-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
CN112992101A (zh) * 2019-12-17 2021-06-18 乐金显示有限公司 显示系统、传输设备和中继设备

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120086681A1 (en) * 2010-10-11 2012-04-12 Mc Technology Co., Ltd. Driving apparatus and display divice including the same
US8797235B2 (en) * 2011-06-20 2014-08-05 Time-O-Matic, Inc. Multi-channel LED sign module
KR101839328B1 (ko) 2011-07-14 2018-04-27 엘지디스플레이 주식회사 평판표시장치 및 이의 구동회로
US9575710B2 (en) * 2012-03-19 2017-02-21 Lenovo (Beijing) Co., Ltd. Electronic device and information processing method thereof
JP6108762B2 (ja) * 2012-10-26 2017-04-05 三菱電機株式会社 表示装置
US20140132493A1 (en) * 2012-11-15 2014-05-15 Shenzhen China Star Optoelectronics Technology Co., Ltd Clock Driver of Liquid Crystal Display
US9697781B2 (en) * 2012-12-10 2017-07-04 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display device with a plurality of synchronized timing controllers and display driving method thereof
US9190000B2 (en) 2012-12-14 2015-11-17 Shenzhen China Star Optoelectronics Technology Co., Ltd LCD panel driving method, driver circuit and LCD device
CN103065595B (zh) * 2012-12-14 2015-04-22 深圳市华星光电技术有限公司 一种液晶显示面板的驱动方法、驱动电路及液晶显示装置
JP6161406B2 (ja) 2013-05-23 2017-07-12 三菱電機株式会社 表示装置
KR102262229B1 (ko) 2014-01-23 2021-06-09 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR102261510B1 (ko) * 2014-11-04 2021-06-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR20160065556A (ko) * 2014-12-01 2016-06-09 삼성전자주식회사 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치
CN105161070A (zh) 2015-10-30 2015-12-16 京东方科技集团股份有限公司 用于显示面板的驱动电路和显示装置
DE102016211893A1 (de) * 2016-06-30 2018-01-04 Robert Bosch Gmbh Vorrichtung und Verfahren zur Überwachung und Korrektur einer Anzeige eines Bildes mit Ersatzbilddaten
CN106023922B (zh) * 2016-07-13 2019-05-03 深圳市华星光电技术有限公司 液晶显示器的驱动系统及驱动方法
WO2018041198A1 (zh) * 2016-08-31 2018-03-08 北京术锐技术有限公司 一种手术机器人运行状态故障检测方法
US10690158B2 (en) 2016-09-13 2020-06-23 Watchfire Signs, Llc Technologies for interlocking structures
CN107919092A (zh) * 2016-10-10 2018-04-17 群创光电股份有限公司 显示装置
KR102565752B1 (ko) * 2016-12-28 2023-08-11 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동 장치
DE102017200915A1 (de) 2017-01-20 2018-07-26 Bayerische Motoren Werke Aktiengesellschaft Verfahren und Vorrichtung zum Anzeigen eines Hinweises für einen Anwender und Arbeitsvorrichtung
JP7149058B2 (ja) * 2017-08-10 2022-10-06 ローム株式会社 車載用のタイミングコントローラおよびそれを用いた自動車
JP2019113672A (ja) * 2017-12-22 2019-07-11 シャープ株式会社 表示制御装置、表示装置、および制御方法
TWI701578B (zh) * 2018-06-29 2020-08-11 瑞鼎科技股份有限公司 顯示裝置及其晶片間匯流排
CN113012614A (zh) * 2019-12-20 2021-06-22 高创(苏州)电子有限公司 显示组件、显示装置、数据信号显示方法及传输方法
JP7379210B2 (ja) * 2020-02-27 2023-11-14 ラピスセミコンダクタ株式会社 表示装置及びソースドライバ
CN111489680B (zh) * 2020-05-15 2023-10-31 Tcl华星光电技术有限公司 显示装置中信号的传输方法及装置以及电子设备
JP2023146480A (ja) * 2022-03-29 2023-10-12 ラピステクノロジー株式会社 表示装置及びソースドライバ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2778291B2 (ja) * 1991-05-31 1998-07-23 日本電気株式会社 アドレス変換レジスタ制御方式
TWI331743B (en) * 2005-03-11 2010-10-11 Chimei Innolux Corp Driving system in a liquid crystal display
JP4572128B2 (ja) * 2005-03-04 2010-10-27 Ｎｅｃ液晶テクノロジー株式会社 表示パネルの駆動方法及びその装置
TWI319864B (en) * 2006-01-27 2010-01-21 Driving circuit and driving method of a liquid crystal display device
JP4567046B2 (ja) * 2007-12-12 2010-10-20 Ｏｋｉセミコンダクタ株式会社 液晶パネル駆動装置
JP4412412B2 (ja) 2008-05-28 2010-02-10 トヨタ自動車株式会社 リチウム電池の処理方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150081891A (ko) * 2014-01-07 2015-07-15 삼성디스플레이 주식회사 구동 모듈의 동기화 방법 및 이를 수행하는 표시 장치
KR20170033963A (ko) * 2015-09-17 2017-03-28 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
KR20170040849A (ko) * 2015-10-05 2017-04-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
CN112992101A (zh) * 2019-12-17 2021-06-18 乐金显示有限公司 显示系统、传输设备和中继设备
KR20210077578A (ko) * 2019-12-17 2021-06-25 엘지디스플레이 주식회사 표시 시스템, 전송 장치 및 중계 장치
US11249712B2 (en) 2019-12-17 2022-02-15 Lg Display Co., Ltd. Display system, transmission device and relay device

Also Published As

Publication number Publication date
US20120127145A1 (en) 2012-05-24
JP2012113284A (ja) 2012-06-14
TW201222509A (en) 2012-06-01
CN102479480A (zh) 2012-05-30
DE102011054823A1 (de) 2012-05-24

Similar Documents

Publication Publication Date Title
KR20120054442A (ko) 소스 구동 회로, 소스 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법
KR102555125B1 (ko) 표시 장치
CN107240372B (zh) 显示器驱动电路和包括显示器驱动电路的显示装置
CN107705751B (zh) 有机发光显示设备
US9940886B2 (en) Display device which prevents occurrence of flicker
US9620054B2 (en) Timing controller, organic light-emitting diode (OLED) display having the same and method for driving the OLED display
US9704438B2 (en) Organic light-emitting diode display including a pixel circuit having a compensation unit
US9947282B2 (en) Gate driver, display driver circuit, and display device including same
KR101885186B1 (ko) 공유 백 채널을 통한 데이터 전송 방법 및 데이터 전송을 위한 멀티 펑션 드라이버 회로 그리고 이를 채용한 디스플레이 구동 장치
WO2016095545A1 (en) Pixel circuit and driving method, display panel and display apparatus
JP2013195861A (ja) 表示装置および電子機器
TWI709121B (zh) 顯示驅動電路以及具有該電路的顯示裝置
KR101918270B1 (ko) 화소 회로, 유기 발광 표시 장치 및 화소 회로의 구동 방법
KR20110013806A (ko) 표시 장치의 구동 장치
KR102557278B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
KR102518914B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
KR102365205B1 (ko) 유기 발광 표시 장치 및 이의 감마 기준 전압 설정 방법
KR102278599B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR20170099429A (ko) 표시 장치 및 이를 포함하는 전자 기기
KR102587818B1 (ko) 유기 발광 표시 장치 및 이를 포함하는 전자 기기
KR20160022416A (ko) 표시 장치 및 이의 구동 방법
KR102679392B1 (ko) 표시장치 및 그 구동방법
KR20240127534A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20230120164A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR20230022372A (ko) 표시 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid