DE102011054823A1

DE102011054823A1 - Source-Treiberschaltung, Anzeigevorrichtung mit der Source-Treiberschaltung und Betriebsverfahren der Anzeigevorrichtung

Info

Publication number: DE102011054823A1
Application number: DE102011054823A
Authority: DE
Inventors: Minhwa JANG; JongSeon Kim; Byungtae KIM
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2010-11-19
Filing date: 2011-10-26
Publication date: 2012-05-24
Also published as: US20120127145A1; TW201222509A; CN102479480A; KR20120054442A; JP2012113284A

Abstract

Eine Anzeigevorrichtung (100) und ihr Betriebsverfahren sind vorgesehen. Die Anzeigevorrichtung (100) und ihr Treiber-Verfahren sind imstande in einem Fehlermodus gemäß einem Bildsignal (RGB1~RGB6) zu arbeiten. Die Anzeigevorrichtung (100) enthält eine Master-Zeitablaufsteuerung (161), die ein erstes Ersatzbildsignal (SRGB1) und ein Fehlerbetriebssignal (POS) erzeugt, und eine Slave-Zeitablaufsteuerung (162), die ein zweites Ersatzbildsignal (SRGB2) als Antwort auf das Fehlerbetriebssignal (FOS) erzeugt.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNG
Diese Anmeldung beansprucht Priorität der koreanischen Patentanmeldung Nr. 10-2010-0115817 , eingereicht am 19. November 2010, die durch Bezugnahme in vollem Umfang mit aufgenommen wird.
HINTERGRUND
1. Gebiet
Beispielhafte Ausführungsformen beziehen sich auf eine Anzeigevorrichtung, und insbesondere auf eine Source-Treiberschaltung, die bei einem Fehlermodus entsprechend einem Bildsignal arbeitet, eine Anzeigevorrichtung, die die Source-Treiberschaltung enthält und ein Betriebsverfahren der Anzeigevorrichtung.
2. Beschreibung verwandter Technik
Verschiedene flache Anzeigevorrichtungen sind entwickelt worden, die ein geringeres Volumen und Gewicht als das der verwandten Technik der Kathodenstrahlröhre (CRT) aufweisen. Solche flachen Anzeigevorrichtungen können einen Plasmabildschirm (PDP), eine Flüssigkristallanzeigevorrichtung (LCD), eine Feldemissions-Flachbildschirmvorrichtung, ein Display mit organischen Leuchtdioden (OLED) und dergleichen enthalten.
Die LCD-Vorrichtung kann Bilder durch das Anwenden von Spannung auf einen Flüssigkristall anzeigen, der zwischen zwei Glasträgermaterialien eingebracht ist. Das heißt die Lichtdurchlässigkeit der zwischen zwei Glasträgermaterialien eingebrachten Flüssigkristalle kann entsprechend der eingestellten Spannung verändert werden. Bilder können entsprechend der Lichtdurchlässigkeit der Flüssigkristalle angezeigt werden.
Die Anzeigevorrichtung mit organischen Leuchtdioden kann Bilder anzeigen, indem eine organische Leuchtdiode (OLED) verwendet wird, die eine organische Materialschicht als leuchtendes Material zwischen einer Anode, die Löcher injiziert und einer Kathode, die Elektronen injiziert, aufweist. Die OLED erzeugt ihr eigenes Licht durch Rekombination von Elektronen und Löchern in der organischen Materialschicht. Dabei kann die Lichtstärke basierend auf der Menge von in die OLED fließendem Strom festgelegt werden.
KURZFASSUNG
Entsprechend einem Aspekt einer beispielhaften Ausführungsform, ist eine Source-Treiberschaltung einer Anzeigevorrichtung vorgesehen, die eine Master-Zeitablaufsteuerung aufweist, die einen ersten Source-Treiber entsprechend einem ersten Bildsignal steuert; und eine Slave-Zeitablaufsteuerung, die einen zweiten Source-Treiber entsprechend einem zweiten Bildsignal steuert. Die Master-Zeitablaufsteuerung erzeugt ein Fehlerbetriebssignal und ein erstes Ersatzbildsignal, wenn das erste Bildsignal als abnormal eingeschätzt wird oder als Antwort auf ein Fehlererfassungssignal. Die Slave-Zeitablaufsteuerung erzeugt das Fehlererfassungssignal, wenn das zweite Bildsignal als abnormal eingeschätzt wird und erzeugt ein zweites Ersatzbildsignal als Antwort auf das Fehlerbetriebssignal.
Entsprechend einem weiteren Aspekt einer beispielhaften Ausführungsform, ist eine Anzeigevorrichtung vorgesehen, die einen Bildschirm mit einem ersten Anzeigebereich und einem zweiten Anzeigebereich; und eine Source-Treiberschaltung aufweist, die den ersten und zweiten Anzeigebereich entsprechend einem ersten bzw. zweiten Bildsignal antreibt. Die Source-Treiberschaltung weist auf: eine Master-Zeitablaufsteuerung, die ein Fehlerbetriebssignal und ein erstes Ersatzbildsignal erzeugt, wenn das erste Bildsignal als abnormal eingeschätzt wird oder als Antwort auf ein Fehlererfassungssignal; eine Slave-Zeitablaufsteuerung, die das Fehlererfassungssignal erzeugt, wenn das zweite Bildsignal als abnormal eingeschätzt wird, und die ein zweites Ersatzbildsignal als Antwort auf das Fehlerbetriebssignal erzeugt; einen ersten Source-Treiber, der das erste Ersatzbildsignal empfängt, um ein Ersatzbild auf dem ersten Anzeigebereich anzuzeigen; und einen zweiten Source-Treiber, der das zweite Ersatzbildsignal empfängt, um ein Ersatzbild auf dem zweiten Anzeigebereich anzuzeigen.
Entsprechend noch einem weiteren Aspekt einer beispielhaften Ausführungsform, ist ein Betriebsverfahren einer Anzeigevorrichtung vorgesehen, die eine Vielzahl von Zeitablaufsteuerungen enthält. Das Betriebsverfahren weist auf: das Erzeugen eines Fehlerbetriebssignals, wenn ein Fehler von mindestens einem von einer Mehrzahl von Zeitablaufsystemen erfasst wird, entsprechend einem Bildsignal, das von einer externen Vorrichtung empfangen wird; das Erzeugen von Ersatzbildsignalen mit Hilfe einer Mehrzahl von Zeitablaufsteuerungen, wenn das Fehlerbetriebssignal erzeugt wird; und das Anzeigen eines Ersatzbildes entsprechend den Ersatzbildsignalen.
KURZBESCHREIBUNG DER FIGUREN
Die obigen und andere Gesichtspunkte werden aus den folgenden Beschreibungen bezüglich der folgenden Figuren ersichtlich werden, wobei sich gleiche Bezugszeichen in den unterschiedlichen Figuren durchgehend auf gleiche Teile beziehen, sofern es nicht anderweitig angegeben ist, und wobei
1 ein Blockschaltbild ist, das eine Anzeigevorrichtung gemäß einer beispielhaften Ausführungsform zeigt.
2 ein Blockschaltbild ist, das die erste bis sechste Zeitablaufsteuerung zeigt, die in in 1 abgebildet sind.
3 ein Blockschaltbild ist, das eine Anzeigevorrichtung gemäß einer beispielhaften Ausführungsform zeigt;
4A ein Flussdiagramm zur Beschreibung eines Treiber-Verfahrens einer Anzeigevorrichtung gemäß einer beispielhaften Ausführungsform ist;
4B ein Flussdiagramm zur Beschreibung der Arbeitsweise einer Anzeigevorrichtung in 3 im Fehler-Modus ist;
5 ein Blockschaltbild ist, das die erste und zweite Zeitablaufsteuerung in 3 gemäß einer beispielhaften Ausführungsform zeigt;
6 ein Diagramm zur Beschreibung eines Betriebs von Zeitablaufsteuerungen ist, wenn ein Fehlererfassungssignal von dem ersten Slave-Fehler-Detektor erzeugt wird;
7 ein Diagramm zur Beschreibung eines Betriebs von Zeitablaufsteuerungen ist, wenn ein Fehlererfassungssignal von einem Master-Fehler-Detektor erzeugt wird;
8 ein Zeitdiagramm zur Beschreibung eines Falls ist, bei dem Fehler von einer Master-Zeitablaufsteuerung und der ersten Slave-Zeitablaufsteuerung in 5 erfasst werden;
9 ein Blockschaltbild ist, das die erste und zweite Zeitablaufsteuerung in 3 gemäß einer beispielhaften Ausführungsform zeigt;
10 ein Zeitablaufdiagramm zur Beschreibung eines Falls ist, bei dem Fehler von einer Master-Zeitablaufsteuerung und der ersten Slave-Zeitablaufsteuerung in 9 erfasst werden;
11 ein Blockschaltbild ist, das eine Anzeigevorrichtung gemäß einer beispielhaften Ausführungsform zeigt; und
12 ein Blockschaltbild ist, das ein Computersystem mit einer Anzeigevorrichtung gemäß einer beispielhaften Ausführungsform zeigt.
AUSFÜHRLICHE BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGENSFORMEN
Beispielhafte Ausführungen werden nachstehend in Bezug auf die begleitenden Zeichnungen genauer beschrieben. Die beispielhaften Ausführungsformen können jedoch in vielen verschiedenen Formen ausgebildet sein und sollten nicht als auf die hier ausgeführten beispielhaften Ausführungsformen beschränkt interpretiert werden. Vielmehr sind diese beispielhaften Ausführungsformen vorgesehen, sodass diese Offenbarung gründlich und vollständig ist und den Schutzumfang des erfinderischen Konzepts den Fachmännern vollständig vermittelt. In den Zeichnungen können die Größe und relative Größe von Schichten und Regionen zur Veranschaulichung übertrieben dargestellt sein. Gleiche Ziffern beziehen sich durchweg auf gleiche Elemente.
Es ist selbstverständlich, dass, obwohl die Begriffe erster, zweiter, dritter etc. hier verwendet werden, um unterschiedliche Elemente, Komponenten, Bereiche, Schichten und/oder Teilbereiche zu beschreiben, diese Elemente, Komponenten, Bereiche, Schichten und/oder Teilbereiche nicht durch diese Begriffe beschränkt werden. Diese Begriffe werden nur zur Unterscheidung eines Elements, einer Komponente, eines Bereich, einer Schicht oder eines Teilbereich von einem anderen Element, einer anderen Komponente, einem anderen Bereich, einer anderen Schicht oder einem anderen Teilbereich verwendet. Deshalb könnte ein erstes Element, eine erste Komponente, ein erster Bereich, eine erste Schicht oder ein erster Teilbereich, der/die/das weiter unten im Text besprochen wird, als zweites Element, zweite Komponente, zweiter Bereich, zweite Schicht oder zweiter Teilbereich bezeichnet werden, ohne von der Lehre des erfinderischen Konzepts abzuweichen.
Räumlich verwandte Begriffe, wie zum Beispiel „tiefer”, „unterhalb”, „darunter”, „unter”, „oberhalb”, „oberer” und dergleichen können hier zur Erleichterung der Beschreibung verwendet werden, um ein Element oder das Verhältnis eines Merkmals zu einem anderen Element oder Merkmal/zu anderen Elementen oder Merkmalen wie in den Figuren dargestellt zu beschreiben. Es ist selbstverständlich, dass die räumlich relativen Begriffe dafür bestimmt sind, unterschiedliche Ausrichtungen der Vorrichtung im Betrieb zusätzlich zur Ausrichtung wie in den Figuren beschrieben zu umfassen. Wenn zum Beispiel die Vorrichtung auf den Figuren gedreht wird, würden Elemente, die mit „darunter” oder „tiefer” oder „unter” anderen Elementen oder Merkmalen beschrieben werden, dann „oberhalb” der anderen Elemente oder Merkmale ausgerichtet sein. Folglich können die beispielhaften Begriffe „unter” und „unterhalb” sowohl eine Ausrichtung nach oben und unten abgrenzen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in einer anderen Ausrichtung) und die hier verwendeten räumlich relativen Begriffe können entsprechend aufgefasst werden. Außerdem ist auch selbstverständlich, dass wenn eine Schicht als „zwischen” zwei Schichten beschrieben ist, sie die einzige Schicht zwischen zwei Schichten sein kann, oder außerdem eine oder mehrere Zwischenschichten vorhanden sein können.
Die Fachsprache, die hier verwendet wird, hat nur das Ziel bestimmte Ausführungsformen zu beschreiben und beabsichtigt nicht das erfinderische Konzept zu beschränken. Wie hier verwendet, sollen die Singularformen „ein/eine/eines” und „der/die/das” auch die Pluralformen beinhalten, wenn der Zusammenhang nicht eindeutig auf anderes hinweist. Außerdem ist selbstverständlich, dass die Begriffe „er/sie/es weist auf” und/oder „aufweisend”, wenn sie in dieser Beschreibung verwendet werden, das Vorhandensein von bestimmten Eigenschaften, Ganzzahlen, Schritten, Betriebsabläufen, Elementen und/oder Komponenten angeben, aber nicht das Vorhandensein oder das Hinzufügen von einem oder mehreren anderen Eigenschaften, Ganzzahlen, Schritten, Betriebsabläufen, Elementen, Komponenten und/oder Gruppen hiervon ausschließen. Wie hier verwendet, enthält der Begriff „und/oder” irgendeine und alle Kombinationen von einem oder mehreren der in Verbindung gebrachten aufgelisteten Begriffe.
Es ist selbstverständlich, dass wenn ein Element oder eine Schicht als „auf” „verbunden mit”, „gekoppelt mit”, oder „angrenzend an” ein anderes Element oder eine Schicht beschrieben ist, es sich direkt auf, verbunden, gekoppelt, oder angrenzend an ein anderes Element oder eine Schicht sein kann, oder dazwischen liegende Elemente oder Schichten vorhanden sein können. Im Gegensatz dazu sind, wenn ein Element als „direkt auf”, „direkt verbunden mit”, „direkt gekoppelt mit”, oder „unmittelbar angrenzend an” mit einem anderen Element oder Schicht beschrieben ist, keine dazwischen liegenden Elemente oder Schichten vorhanden.
Wenn nicht anders definiert, haben alle Begriffe (beinhaltend technische und wissenschaftliche Begriffe), die hier verwendet werden, die gleiche Bedeutung wie gewöhnlich von einem Durchschnittsfachmann verstanden, auf den sich diese erfinderischen Konzepte beziehen. Weiterhin ist selbstverständlich, dass Begriffe wie zum Beispiel den in üblichen Wörterbüchern definierten, als eine Bedeutung habend interpretiert werden sollten, die einheitlich mit ihrer Bedeutung im Zusammenhang mit der relevanten Technik und/oder der vorliegenden Beschreibung ist und wird nicht in einem idealisierten und übermäßig formalen Sinn aufgefasst, sofern hier nicht explizit so definiert.
1 ist ein Blockschaltbild, das eine Anzeigevorrichtung gemäß einer beispielhaften Ausführungsform zeigt. Eine Anzeigevorrichtung 100 enthält eine Empfängerschaltung 110, eine Source-Treiberschaltung 120, eine Gate-Treiberschaltung 130 und ein Anzeigefeld 140.
Empfängerschaltung 110 versorgt die Source-Treiberschaltung 120 mit einem Bildsignal RGB und mit den folgenden Steuersignalen, die von einer externen Vorrichtung empfangen werden: horizontales Synchronisationssignal H, vertikales Synchronisationssignal V und Haupttaktsignal CLK. Zum Beispiel kann, obwohl in 1 nicht gezeigt, die Empfängerschaltung 110 das Bildsignal RGB und das Steuersignal H, V und CLK von einer Zentraleinheit (CPU) oder einer Grafikprozessoreinheit (GPU) empfangen, die in einer elektronischen Vorrichtung, die Bilder durch das Anzeigefeld 140 darstellt, enthalten ist. In einer exemplarischen Ausführungsform kann die Empfängerschaltung 110 konfiguriert sein, dass sie Spannungspegel des Bildsignals RGB und die Steuersignale H, V und CLK erniedrigt und ihre Frequenzen durch die Verwendung in der Art und Weise eines Low Voltage Differential Signalings (LVDS), in der Art und Weise eines Transistion Minimized Differential Signalings (TMDS) und dergleichen zu erhöhen.
Die Empfängerschaltung 110 teilt das Bildsignal RGB in das erste bis sechste Bildsignal RGB1 bis RGB6 auf. Die Empfangsschaltung 110 überträgt das erste bis sechste Bildsignal RGB1 bis RGB6 an das jeweilige erste bis sechste Source-Treiberbauteil 151 bis 156.
Die Source-Treiberschaltung 120 ist elektrisch verbunden mit dem Anzeigefeld 140 und der Gate-Treiberschaltung 130. Die Source-Treiberschaltung 120 empfängt das Bildsignal RGB und die Kontrollsignale H, V und CLK von der Empfängerschaltung 110. Die Source-Treiberschaltung 120 betreibt das Anzeigefeld 140 als Antwort auf die empfangenen Steuersignale H, V und CLK.
Die Source-Treiberschaltung 120 enthält das erste bis sechste Source-Treiberbauteil 151 bis 156, die als Antwort auf die Steuersignale H, V und CLK arbeiten. Der erste bis sechste Source-Treiberbauteil 151 bis 156 empfängt jeweilig das erste bis sechste Bildsignal RGB1 bis RGB6 und stellt zeigt Bilder auf dem ersten bis sechsten Anzeigebereich Area1 bis Area6 des Anzeigefeldes 140 dar.
Das erste bis sechste Source-Treiberbauteil 151 bis 156 beinhalt entsprechend die erste bis sechste Zeitablaufsteuerung 161 bis 166. Das erste bis sechste Source-Treiberbauteil 151 bis 156 beinhalt entsprechend auch den ersten bis sechsten Source-Treiber 171 bis 176.
Jeder der ersten bis sechsten Zeitablaufsteuerung 161 bis 166 kann die Gate-Treiberschaltung 130 steuern. In 1, ist ein Beispiel dargestellt, bei dem die erste Zeitablaufsteuerung 161 die Gate-Treiberschaltung 130 steuert.
Die erste Zeitablaufsteuerung 161 überträgt ein Gate-Treiber-Steuersignal GDC an die Gate-Treiberschaltung 130 als Antwort auf das vertikale Synchronisationssignal V. Die Gate-Treiberschaltung 130 aktiviert der Reihe nach Gate-Leitungen GL als Antwort auf das Gate-Treiber-Steuersignal GDC.
Die erste bis sechste Zeitablaufsteuerung 161 bis 166 steuert den ersten bis sechsten Source-Treiber 171 bis 176 als Antwort auf das horizontale Synchronisationssignal H und das Hauttaktsignal CLK. Die erste bis sechste Zeitablaufsteuerung 161 bis 166 liefert das erste bis sechste Bildsignal RGB1 bis RGB6 an den ersten bis sechsten Source-Treiber 171 bis 176 entsprechend als Antwort auf das Haupttaktsignal CLK. Das heißt, dass die erste bis sechste Zeitablaufsteuerung 161 bis 166 das erste bis sechste Bildsignal RGB1 bis RGB6 liefern kann, die entsprechend als Antwort auf das Haupttaktsignal CLK abgetastet werden.
Jede Zeitablaufsteuerung kann ein Source-Zeitablaufsteuerungssignal (nicht abgebildet) zu jedem Source-Treiber als Antwort auf das horizontale Synchronisationssignal H liefern. Jeder Source-Treiber kann ein empfangenes Bildsignal als Antwort auf ein Source-Zeitablaufsteuerungssignal anzeigen.
Der erste bis sechste Treiber 171 bis 176 ist entsprechend mit dem Anzeigefeld 140 durch die erste bis sechste Source-Leitung SL1 bis SL6 verbunden. Der erste bis sechste Source-Treiber 171 bis 176 können entsprechend den ersten bis sechsten Anzeigebereich Area1 bis Area6 steuern.
Der erste bis sechste Source-Treiber 171 bis 176 können Spannungen an die erste bis sechste Source-Leitung SL1 bis SL6 basierend auf gelieferten Bildsignalen anlegen. In einer exemplarischen Ausführungsform, wenn jeder der Gate-Leitungen GL aktiviert ist, kann der erste Source-Treiber 171 an die erste Source-Leitung SL1 eine Spannung basierend auf dem ersten Bildsignal RGB1 anlegen. Dies ermöglicht, dass ein Bild durch Bildpunkte innerhalb des ersten Anzeigebereichs Area1 dargestellt werden kann. Der zweite bis sechste Source-Treiber 172 bis 176 können derart konfiguriert sein, dass sie genauso wie der erste Source-Treiber 171 arbeiten.
Das Anzeigefeld 140 ist in den ersten bis sechsten Anzeigebereich Area1 bis Area6 aufgeteilt, wobei jeder davon eine Mehrzahl von Bildpunkten (nicht dargestellt) enthält. Ein Bild kann auf dem ersten bis sechsten Anzeigebereich Area1 bis Area6 gemäß den von dem ersten bis sechsten Source-Treiber 171 bis 176 bereitgestellten Spannungspegeln dargestellt werden. In einer exemplarischen Ausführungsform kann das Anzeigefeld 140 ein Plasmabildschirm (PDP), eine Flüssigkristallanzeigevorrichtung (LCD), eine Feldemissions-Flachbildschirmvorrichtung, ein Display mit organischen Leuchtdioden oder ähnliches sein.
Die erste bis sechste Zeitablaufsteuerung 161 bis 166 empfängt das erste bis sechste Bildsignale RGB1 bis RGB6, um eine Fehlererfassungsfunktion durchzuführen. Die erste bis sechste Zeitablaufsteuerung 161 bis 166 empfängt die Steuersignale H, V und CLK, um eine Fehlererfassungsfunktion durchzuführen.
Die Fehlererfassungsfunktion stellt eine Funktion der Wahrnehmung dar, ob ein empfangenes Bildsignal nicht einem Standard entspricht oder ob ein Steuersignal abnormal ist. In einer beispielhaften Ausführungsform kann die erste bis sechste Zeitablaufsteuerung 161 bis 166 einen Fehler erkennen, indem geprüft wird, ob das erste bis sechste Bildsignal RGB1 bis RGB6 eine vorgegebene Datenmenge beinhaltet. Zum Beispiel für den Fall, dass kein Bild durch alle Bildpunkte innerhalb des ersten Anzeigebereichs Area1, der das erste Bildsignal RGB1 benutzt, dargestellt wird, erkennt die erste Zeitablaufsteuerung 161 einen Fehler. Die erste Zeitablaufsteuerung 161 kann überprüfen, ob das erste Bildsignal RGB1 einem Längen- und Breitenstandard entspricht. Alternativ kann die erste bis sechste Zeitablaufsteuerung 161 bis 166 als einen Fehler erkennen, ob ein Eingang des Haupttaktsignals CLK gestoppt ist oder seine Frequenz abnormal ist.
Wenn der Fehler erfasst ist, kann die erste bis sechste Zeitablaufsteuerung 161 bis 166 jeweils in einem Fehlermodus arbeiten. Das heißt, dass die erste bis sechste Zeitablaufsteuerung 161 bis 166 den ersten bis sechsten Treiber 171 bis 176 steuern kann, so dass ein Ersatzbild auf dem Anzeigefeld 140 dargestellt wird. Es kann zum Beispiel ein ganzheitlich schwarzes Bild oder ein ganzheitlich weißes Bild auf dem Anzeigefeld 140 dargestellt werden. Das Rauschphänomen wird nicht angezeigt, da ja ein Ersatzbild auf dem Anzeigefeld 140 angezeigt wird.
Die erste bis sechste Zeitablaufsteuerung 161 bis 166 sind mit einer Erfassungsleitung DL und einer Betriebsleitung OL verbunden. In einer beispielhaften Ausführungsform, wenn irgendeine der ersten bis sechsten Zeitablaufsteuerung 161 bis 166 einen Fehler erkennt, arbeitet jede der ersten bis sechsten Zeitablaufsteuerung 161 bis 166 im Fehlermodus.
Es wird angenommen, dass jede der ersten bis sechsten Zeitablaufsteuerung 161 bis 166 eine Master-Zeitablaufsteuerung sein kann. Ferner wird angenommen, dass die verbleibenden Zeitablaufsteuerungen anders als die Master-Zeitablaufsteuerung Slave-Zeitablaufsteuerungen sind. In 1 wird angenommen, dass die erste Zeitablaufsteuerung 161 eine Master-Zeitablaufsteuerung ist. Die zweite bis sechste Zeitablaufsteuerung 162 bis 166 wird als eine Slave-Zeitablaufsteuerung angenommen.
Die Master-Zeitablaufsteuerung 161 arbeitet im Fehlermodus, wenn ein Fehler erfasst wurde. Nach der Erfassung eines Fehlers sendet die Master-Zeitablaufsteuerung 161 ein Fehlerbetriebssignal FOS über die Betriebsleitung OL an die Slave-Zeitablaufsteuerungen.
Nach der Erfassung eines Fehlers erzeugen die Slave-Zeitablaufsteuerungen 162 bis 166 ein Fehlererfassungssignal FDS, das über die Erfassungsleitung DL zur Master-Zeitablaufsteuerung 161 gesendet wird. 1 zeigt den Fall, dass ein Fehlererfassungssignal FDS von der zweiten Zeitablaufsteuerung 162 erzeugt wird.
Die Master-Zeitablaufsteuerung 161 geht als Antwort auf das Fehlererfassungssignal FDS in den Fehlermodus. Die Master-Zeitablaufsteuerung 161 antwortet auf das Fehlererfassungsssignal FDS, um das Fehlerbetriebssignal FOS über die Betriebsleitung OL zu senden.
Die Slave-Zeitablaufsteuerungen 162 bis 166 empfangen das Fehlerbetriebssignal FOS über die Betriebsleitung OL. Die Slave-Zeitablaufsteuerungen 162 bis 166 gehen in den Fehlermodus als Antwort auf das Fehlerbetriebssignal FOS.
Wenn kein Fehler erfasst wird, arbeitet die erste bis sechste Zeitablaufsteuerung 161 bis 166 in einem normalen Modus. Das heißt, wenn das erste bis sechste Bildersignal RGB1 bis RGB6 normal ist, arbeiten die erste bis sechste Zeitablaufsteuerung 161 bis 166 im normalen Modus. Die erste bis sechste Zeitablaufsteuerung 161 bis 166 können das erste bis sechste Bildsignal RGB1 bis RGB6 erzeugen. Der erste bis sechste Source-Treiber 171 bis 176 können jeweils ein Bild auf dem entsprechenden ersten bis sechsten Anzeigebereich Area1 bis Area6 darstellen.
In Übereinstimmung mit einer beispielhaften Ausführungsform, wenn ein Fehler von irgendeiner der ersten bis sechsten Zeitablaufsteuerung 161 bis 166 erfasst wird, geht jede der ersten bis sechsten Zeitablaufsteuerung 161 bis 166 in den Fehlermodus. Entsprechend kann im Fehlermodus ein Ersatzbild auf dem ersten bis sechsten Anzeigebereich Area1 bis Area6 des Anzeigefelds 140 angezeigt werden.
2 ist ein Blockschaltbild, das die erste bis sechste Zeitablaufsteuerung zeigt, die in 1 abgebildet sind. Bezug nehmend auf 2, ist die erste bis sechste Zeitablaufsteuerung 161 bis 166 verbunden mit der Erfassungsleitung DL und der Betriebsleitung OL. Wie in Bezug auf 1 beschrieben werden die übrig bleibenden Zeitablaufsteuerungen 162 bis 166 als Slave-Zeitablaufsteuerungen angenommen.
Die erste Zeitablaufsteuerung 161, das heißt eine Master-Zeitablaufsteuerung 161, enthält eine Master-Fehlererfassung 211 und die erste bis fünfte Slave-Zeitablaufsteuerung 162 bis 166 enthält jeweils den entsprechenden ersten bis fünften Slave-Fehler-Detektor 212 bis 216. Die Master-Fehlererfassung 211 und der erste bis fünfte Slave-Fehler-Detektor 212 bis 216 können einen Fehler basierend auf dem ersten bis sechsten Bildsignal RGB1 bis RGB6 erfassen. Ferner können der Master-Fehlerdetektor 211 und der erste bis fünfte Slave-Fehler-Detektor 212 bis 216 einen Fehler basierend auf den Steuersignalen H, V, CLK erfassen.
In 2 ist eine beispielhafte Ausführungsform gezeigt, in der ein Fehlererfassungssignal FDS von dem ersten Slave-Fehler-Detektor 212 erzeugt wird. Jedoch kann jeder Fehlerdetektor 211 bis 216 derart konfiguriert sein, dass er das Fehlererfassungssignal FDS erzeugt.
Die Master-Zeitablaufsteuerung 161 enthält einen Master-Fehlermodus-Operator 221. Die erste bis fünfte Slave-Zeitablaufsteuerung 162 bis 166 enthalten jeweils den entsprechenden ersten bis fünften Slave-Fehlermodus-Operator 222 bis 226. Nach dem Empfangen des Fehlerbetriebssignals FOS, können die Modus-Operatoren 221 bis 226 jeweils das entsprechende erste bis sechste Ersatzbildsignal SRGB1 bis SRGB6 erzeugen. Das erste bis sechste Ersatzbildsignal SRGB1 bis SRGB6 können an den ersten bis sechsten Source-Treiber 171 bis 176 gesendet werden (siehe 1).
Die Master-Zeitablaufsteuerung 161 enthält außerdem einen Master-Betriebssignalgenerator 231, einen Master-Erfassungsblock 241 und einen Master-Betriebsblock 251. Der Master-Betriebssignal-Generator 231 erzeugt ein Fehler-Betriebssignal FOS, wenn ein Fehlererfassungssignal FDS von dem Master-Erfassungsblock 241 empfangen wird. Der Master-Betriebssignal-Generator 231 erzeugt das Fehler-Betriebssignal FOS, wenn das Fehlererfassungssignal FDS von dem Master-Fehlerdetektor 211 empfangen wird.
Der Master-Erfassungsblock 241 überträgt das über die Erfassungsleitung DL empfangene Fehlererfassungssignal FDS auf den Master-Betriebssignal-Generator 231. Der Master-Betriebsblock 251 überträgt das Fehler-Betriebssignal FOS erzeugt von dem Master-Betriebssignal-Generator 231 auf die Betriebsleitung OL.
Die erste-Slave-Zeitablaufsteuerung 162 enthält weiter den ersten Slave-Erfassungsblock 242 und den ersten Slave-Betriebsblock 252. Der erste Slave-Erfassungsblock 242 überträgt das Fehlererfassungssignal FDS, das durch den ersten Slave-Fehler-Detektor 212 erzeugt wird, auf die Erfassungsleitung DL. Der erste Slave-Betriebsblock 252 überträgt das Fehler-Betriebssignal FOS, empfangen über die Betriebsleitung OL auf den ersten Slave-Fehlermodus-Operator 222. Die zweite bis fünfte Slave-Zeitablaufsteuerung 163 bis 166 kann gleich wie die erste Slave-Zeitablaufsteuerung 162 konfiguriert sein.
Wenn der erste Slave-Fehler-Detektor 212 einen Fehler erkennt, kann er das Fehlererfassungssignal FDS erzeugen, das über die Erfassungsleitung DL durch den ersten Slave-Erfassungsblock 242 übertragen wird. Im Falle, dass das Fehlererfassungssignal FDS von mindestens einer der ersten bis fünften Slave-Zeitablaufsteuerung 162 bis 166 erzeugt wird, kann es an die Master-Zeitablaufsteuerung 161 gesendet werden.
Die Master-Zeitablaufsteuerung 161 erzeugt das erste Ersatzbildsignal SRGB1 als Antwort auf das Fehlererfassungssignal FDS. Die Master-Zeitablaufsteuerung 161 erzeugt das Fehler-Betriebssignal FOS als Antwort auf das Fehlererfassungssignal FDS.
Insbesondere empfängt der Master-Erfassungsblock 241 das Fehlererfassungssignal FDS, um es zum Master-Betriebssignal-Generator 231 zu senden. Der Master-Betriebssignal-Generator 231 erzeugt das Fehler-Betriebssignal FOS als Antwort auf das Fehlererfassungssignal FDS. Das Fehler-Betriebssignal FOS wird über den Master-Betriebsblock 251 an die Betriebsleitung OL geschickt. Ferner wird das Fehler-Betriebssignal FOS zu dem Master-Fehlermodus-Operator 221 gesendet. Der Master-Fehlermodus-Operator 221 kann das erste Ersatzbildsignal SRGB1 als Antwort auf das Fehler-Betriebssignal FOS senden.
Der erste bis fünfte Slave-Fehlermodus-Operator 222 bis 226 empfängt das Fehlerbetriebssignal FOS über die ersten bis fünften Slave-Betriebsblöcke 252 bis 256. Der erste bis fünfte Slave-Fehlermodus-Operator 222 bis 226 kann das zweite bis sechste Ersatzbildsignal SRGB2 bis SRGB6 erzeugen.
Als Ergebnis kann der erste bis sechste Source-Treiber 171 bis 176 (siehe 1) jeweils das entsprechende erste bis sechste Ersatzbildsignal SRGB1 bis SRGB6 empfangen. Der erste bis sechste Source-Treiber 171 bis 176 kann jeweils ein Bild auf dem entsprechenden ersten bis sechsten Anzeigebereich Area1 bis Area6 anzeigen, basierend auf den Ersatzbildsignalen SRGB1 bis SRGB6.
Nach der Erfassung eines Fehlers kann der zweite bis fünfte Slave-Fehler-Detektor 213 bis 216 genauso arbeiten wie anhand des ersten Slave-Fehler-Detektors 212 beschrieben und die Beschreibung dessen wird daher hier weggelassen.
Wenn angenommen wird, dass ein Fehler von dem Master-Fehler-Detektor 211 erfasst wird, kann der Master-Fehler-Detektor 211 das Fehlererfassungssignal FDS an den Master-Betriebssignal-Generator 231 senden. Der Master-Betriebssignal-Generator 231 kann das Fehler-Betriebssignal FOS als Antwort auf das Fehlererfassungssignal FDS erzeugen. Das Fehler-Betriebssignal FOS wird an die Betriebsleitung OL über den Master-Betriebsblock 251 gesendet.
Ferner kann das Fehler-Betriebssignal FOS an den Master-Fehlermodus-Operator 221 übertragen werden. Der Master-Fehlermodus-Generator 221 kann das erste Ersatzbildsignal SRGB1 als Antwort auf das Fehler-Betriebssignal FOS erzeugen.
Der erste bis fünfte Slave-Fehlermodus-Operator 222 bis 226 kann jeweils das Fehlerbetriebssignal FOS über den entsprechenden ersten bis fünften Slave-Betriebsblock 252 bis 256 empfangen. Der erste bis fünfte Slave-Fehlermodus-Operator 222 bis 256 kann das zweite bis sechste Ersatzbildsignal SRGB2 bis SRGB6 als Antwort auf das Fehlerbetriebssignal FOS erzeugen.
3 ist ein Blockschaltbild, das eine Anzeigevorrichtung entsprechend einer beispielhaften Ausführungsform darstellt. In Bezug auf 3 enthält eine Anzeigevorrichtung 300 eine Empfängerschaltung 310, eine Source-Treiberschaltung 320, eine Gate-Treiberschaltung 330, ein Anzeigefeld 340 und eine Master-Slave-Steuerungsschaltung 390.
Die Empfängerschaltung 310 ist identisch wie die in 1 konfiguriert. Das heißt die Empfängerschaltung 310 überträgt ein Bildsignal und die Steuersignale H, V und CLK, die von einer externen Vorrichtung empfangen werden, an die Source-Treiberschaltung 320.
Die Source-Treiberschaltung 320 enthält das erste bis sechste Source-Treiberbauteil 351 bis 356. Die Source-Treiberschaltung 320 empfängt ein Statussteuersignal SC von der Master-Slave-Steuerungsschaltung 390.
Das erste bis sechste Source-Treiberbauteil 351 bis 356 enthält jeweils die entsprechende erste bis sechste Zeitablaufsteuerung 351 bis 356. Das erste bis sechste Source-Treiberbauteil 351 bis 356 enthält jeweils den entsprechenden ersten bis sechsten Source-Treiber 371 bis 376.
Jeder der ersten bis sechsten Zeitablaufsteuerung 361 bis 366 arbeitet als Master-Zeitablaufsteuerung oder als Slave-Zeitablaufsteuerung entsprechend dem Statussteuersignal SC. Das heißt abhängig von dem Statussteuerungssignal SC ist eine (zum Beispiel die erste Zeitablaufsteuerung 361) der ersten bis sechsten Zeitablaufsteuerung 361 bis 366 eine Master-Zeitablaufsteuerung und die verbleibenden Zeitablaufsteuerungen (zum Beispiel 362 bis 366) sind Slave-Zeitablaufsteuerungen.
Wenn ein Fehler von der Master-Zeitablaufsteuerung 361 erfasst wird, erzeugt die Master-Zeitablaufsteuerung 361 ein Fehlerbetriebssignal FOS. Die Master-Zeitablaufsteuerung 361 kann das erste Ersatzbildsignal (nicht abgebildet) an den ersten Source-Treiber 371 senden. Gleichermaßen können die Slave-Zeitablaufsteuerungen 362 bis 366 jeweils das entsprechende zweite bis sechste Ersatzbildsignal (nicht abgebildet) als Antwort auf das Fehlerbetriebssignal FOS erzeugen.
Wenn ein Fehler von den Slave-Zeitablaufsteuerungen 362 bis 366 erfasst wird, können die Slave-Zeitablaufsteuerungen 362 bis 366 das Fehlererfassungssignal FDS senden. Die Master-Zeitablaufsteuerung 361 kann das Fehlererfassungssignal FDS über die Erfassungsleitung DL empfangen. Wenn irgendeine der Slave-Zeitablaufsteuerungen 362 bis 366 einen Fehler erfasst, kann die Master-Zeitablaufsteuerung 361 das Fehlererfassungssignal FDS empfangen. Die Master-Zeitablaufsteuerung 361 sendet das Fehlerbetriebssignal FOS an die Betriebsleitung OL als Antwort auf das Fehlererfassungssignal FDS. Die Master-Zeitablaufsteuerung 361 kann das erste Ersatzbildsignal (nicht abgebildet) an den ersten Source-Treiber 371 übertragen. Die Slave-Zeitablaufsteuerungen 362 bis 366 können die zweiten bis sechsten Ersatzbildsignale (nicht abgebildet) als Antwort auf das Fehlerbetriebssignal FOS erzeugen.
Die Gate-Zeitablaufsteuerung 330 ist derart konfiguriert, dass sie identisch zu der in 1 arbeitet. Die Gate-Treiberschaltung 330 kann als Antwort auf eine Ansteuerung jeder der ersten bis sechsten Zeitablaufsteuerung 361 bis 366 arbeiten. Das heißt, dass die Gate-Treiberschaltung 330 ein Gate-Treibersteuersignal GDC von jeder der ersten bis sechsten Zeitablaufsteuerung 361 bis 366 empfängt. Die Gate-Treiberschaltung 330 aktiviert der Reihe nach die Gate-Leitungen GL als Antwort auf das Gate-Treibersteuersignal GDC.
4A ist ein Ablaufdiagramm zur Beschreibung eines Treiber-Verfahrens einer Anzeigevorrichtung gemäß einer beispielhaften Ausführungsform. Im Folgenden wird ein Treiber-Verfahren einer Anzeigevorrichtung gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts mit Bezug auf sich in der Anlage befindenden Figuren genauer beschrieben.
In Schritt S100 kann ein Eingangsbildsignal in eine Mehrzahl von zum Beispiel sechs Bildsignalen RGB1 bis RGB6 geteilt werden. Dies kann von einer Empfängerschaltung 110 in 1 oder 310 in 3 durchgeführt werden. In Schritt S110 wird entschieden, ob mindestens eines von einer Mehrzahl von Bildsignalen RGB1 bis RGB6 abnormal ist. Dies kann von einer Source-Treiberschaltung 120 in 1 oder 320 in 3 durchgeführt werden. Obwohl nicht in den Figuren gezeigt, kann die Entscheidung von der Empfängerschaltung 110 in 1 oder 310 in 3 oder von einer Schaltung, die sich zwischen der Empfängereinheit und der Source-Treiberschaltung befindet, durchgeführt werden. Wenn die Mehrzahl der Bildsignale RGB1 bis RGB6 als normal eingeschätzt wird, fährt das Treiberverfahren mit Schritt S120 fort, indem ein Anzeigefeld 140 in 1 oder 340 in 3 durch die Mehrzahl von Bildsignalen durch die Source-Treiberschaltung 120 in 1 oder 320 in 3 betrieben wird. Danach endet das Treiber-Verfahren.
Auf Schritt S110 zurückkommend, wenn mindestens eines von einer Mehrzahl von Bildsignalen RGB1 bis RGB6 als abnormal eingeschätzt wird, fährt das Treiber-Verfahren mit Schritt S130 fort, in dem Ersatzbildsignale SRGB1 bis SRGB6 von Source-Treiberschaltungen 120 in 1 oder 320 in 3, basierend auf dem Entscheidungsergebnis, erzeugt werden. Anschließend wird in Schritt S140 das Anzeigefeld 140 in 1 oder 340 in 3 mit den Ersatzbildsignalen durch die Source-Treiberschaltung 120 in 1 oder 320 in 3 betrieben. Danach endet das Treiber-Verfahren.
4B ist ein Ablaufdiagramm zur Beschreibung eines Betriebs einer Anzeigevorrichtung in 3 im Fehlerfall.
In Bezug auf die 1 bis 3 und 4B, wird im Schritt S200 das erste bis sechste Bildsignal RGB1 bis RGB6 auf die erste bis sechste Zeitablaufsteuerung 361 bis 366 jeweils von einer Empfängerschaltung 310 übertragen. Ferner kann die erste bis sechste Zeitablaufsteuerung 361 bis 366 auch die Steuersignale H, V und CLK von der Empfängerschaltung 310 empfangen.
Die erste bis sechste Zeitablaufsteuerung 361 bis 366 kann das erste bis sechste Bildsignal RGB1 bis RGB6 entsprechend erfassen. Die erste bis sechste Zeitablaufsteuerung 361 bis 366 kann auch die Steuersignale H, V und CLK erfassen. Im Schritt S210 wird ein Fehlererfassungssignal FDS von mindestens einer der ersten bis sechsten Zeitablaufsteuerung 361 bis 366 erzeugt.
Die erste Zeitablaufsteuerung 361 ist eine Master-Zeitablaufsteuerung. In Schritt S220 erzeugt die erste Zeitablaufsteuerung 361 ein Fehlerbetriebssignal FOS als Antwort auf das Fehlererfassungssignal FDS.
Wenn ein Fehler von den zweiten bis sechsten Zeitablaufsteuerungen 362 bis 366 erfasst wird, kann die erste Zeitablaufsteuerung 361 das Fehlererfassungssignal FDS über die Erfassungsleitung DL empfangen. Die erste Zeitablaufsteuerung 361 erzeugt das Fehlerbetriebssignal FOS als Antwort auf das Fehlererfassungssignal FDS.
Im Falle, dass ein Fehler von der ersten Zeitablaufsteuerung 361 erkannt wird, erzeugt die erste Zeitablaufsteuerung 161/361 ein Fehlerbetriebssignal FOS ohne das Fehlererfassungssignal FDS über die Erfassungsleitung DL zu empfangen.
Das Fehlerbetriebssignal FOS kann an die zweite bis sechste Zeitablaufsteuerung 362 bis 366 über eine Betriebsleitung OL übertragen werden. Die zweite bis sechste Zeitablaufsteuerung 362 bis 366 erzeugt die zweiten bis sechsten Ersatzbildsignale SRGB1 bis SRGB6 als Antwort auf das Fehlerbetriebssignal FOS. Die erste Zeitablaufsteuerung 361 kann das erste Ersatzbildsignal SRGB1 als Antwort auf das Fehlerbetriebssignal FOS erzeugen. Das heißt, in Schritt S230 erzeugt die erste bis sechste Zeitablaufsteuerung 361 bis 366 das erste bis sechste Ersatzbildsignal SRGB1 bis SRGB6 jeweils als Antwort auf das Fehlerbetriebssignal.
Der erste bis sechste Source-Treiber 371 bis 376 empfängt jeweils das entsprechende erste bis sechste Ersatzbildsignal SRGB1 bis SRGB6. In Schritt 240 kann der erste bis sechste Source-Treiber 371 bis 376 ein Ersatzbild auf dem ersten bis sechsten Bereich Area1 bis Area6 basierend auf dem ersten bis sechsten Ersatzbildsignal SRGB1 bis SRGB6 darstellen.
Der mit Bezug auf 4B beschriebene Betrieb kann identisch zu der in 1 abgebildeten beispielhaften Ausführungsform angewendet werden. Entsprechend einer beispielhaften Ausführungsform können die Master-Zeitablaufsteuerung 361 und die Slave-Zeitablaufsteuerungen 362 bis 366 nach demselben Herstellungsprozess hergestellt werden. Es ist möglich die Master-Zeitablaufsteuerung 361 und die Slave-Ablaufsteuerungen 362 bis 366 unter Verwendung eines Statusbetriebssignals SC zu unterteilen.
5 ist ein Blockschaltbild, das die erste bis zweite Zeitablaufsteuerung in 3 entsprechend einer beispielhaften Ausführungsform darstellt.
Bezug nehmend auf die 3 und 5, sind die ersten Zeitablaufsteuerungen 361 und 362 jeweils mit den entsprechenden Statussteuerungs-Signalleitungspaaren verbunden. Logikwerte, die über die Statussteuerungssignalleitungen (L11, L12) und (L21, L22) von jedem Paar übertragen werden, können ein Statussteuersignal SC erzeugen (siehe 3). Das heißt, dass das Statussteuersignal SC aus zwei Bits aufgebaut werden kann, In 5 sind die ersten und zweiten Zeitablaufsteuerungen 361 bis 362 dargestellt, aber die dritte bis sechste Zeitablaufsteuerung 363 bis 366 ist im Wesentlichen identisch zu der zweiten Zeitablaufsteuerung 362 konfiguriert.
Eine Zeitablaufsteuerung, die ein logisches „Low”- und „High”-Signal über die Statussteuerleitungen Li1 und Li2 (i = 1, 2, ...) von jedem Paar empfängt, kann eine Master-Zeitablaufsteuerung sein. Eine Zeitablaufsteuerung, die ein logisches „High”- und „Low”-Signal über die Statussteuerleitungen Li1 und Li2 (i = 1, 2, ...) von jedem Paar empfängt, kann eine Slave-Zeitablaufsteuerung sein. Das heißt, dass eine Master-Slave-Steuerungsschaltung 390 eine Master-Ablaufsteuerung und eine Slave-Ablaufsteuerung bestimmt, indem das Statussteuerungssignal SC entsprechend an die erste bis zweite Zeitablaufsteuerung 361 und 362 gesendet wird, In 5 zum Beispiel ist die erste Zeitablaufsteuerung 361 eine Master-Zeitablaufsteuerung und die zweite Zeitablaufsteuerung 362 ist die erste Slave-Zeitablaufsteuerung. Die dritte bis sechste Zeitablaufsteuerung 363 bis 366, die nicht in 5 dargestellt sind, können entsprechend als die zweiten bis fünften Slave-Zeitablaufsteuerungen arbeiten.
Die Master-Zeitablaufsteuerung 361 enthält einen Master-Fehler-Detektor 411, einen Master-Fehlermodus-Operator 421, einen Master-Steuerungssignal-Generator 431 und einen Master-Erfassungsblock 441 und einen Master-Steuerungsblock 451.
Der Master-Fehler-Detektor 411 erkennt das erste Bildsignal RGB1 und die Steuerungssignale H, V und CLK. Wenn ein Fehler erkannt wird, kann der Master-Fehler-Detektor 411 ein Fehlererfassungssignal FDS erzeugen, das logisch „High” ist. Gleichermaßen erkennt der erste Slave-Fehler-Detektor 412 das zweite Bildsignal RGB2 und die Steuersignale H, V und CLK. Wenn ein Fehler erkannt wird, kann der Slave-Fehler-Detektor 412 ein Fehlererfassungssignal FDS erzeugen, das logisch „High” ist. In 5 ist beispielhaft dargestellt, wie ein Fehler von dem ersten Slave-Fehler-Detektor 412 erkannt wird.
Der Master-Fehlermodus-Operator erzeugt das erste Ersatzbildsignal SRGB1 als Antwort auf einen Eingang eines Fehlersteuerungssignals FOS.
Der Master-Steuerungssignal-Generator 431 enthält das erste Logik-Gatter G1 und den ersten Multiplexer M1. Das erste Logik-Gatter G1 gibt das Fehlersteuerungssignal FOS aus, das logisch „High” ist, wenn ein logisches „High”-Signal von dem Master-Fehler-Detektor 411 oder von dem Master-Erfassungsblock 411 empfangen wird. Eine Ausgangsleitung des ersten Logik-Gatters G1 ist mit dem ersten Multiplexer M1 und dem fünften Logik-Gatter G5 verbunden.
Der erste Multiplexer M1 ist mit der zweiten Master-Statussteuerungs-Signalleitung L12 verbunden. Der erste Multiplexer M1 verbindet eines der ersten und vierten Logik-Gatter G1 und G4 mit dem Master-Fehlermodus-Operator 421 entsprechend einem logischen Wert der zweiten Master-Statussteuerungs-Signalleitung L12. Der erste Multiplexer M1 erfasst ein logisches „High”-Signal über die zweite Master-Statussteuerungs-Signalleitung L12. Dabei verbindet der erste Multiplexer M1 eine Ausgangsleitung des ersten Logik-Gatters G1 mit dem Master-Fehlermodus-Operator 421.
Die Master-Zeitablaufsteuerung 361 erfasst das Fehlererfassungssignal FDS über den Master-Erfassungsblock 411. Der Master-Erfassungsblock 441 enthält das zweite und dritte Logik-Gatter G2 und G3 und einen ersten NMOS-Transistor NT1. Das zweite Logik-Gatter G2 ist mit einer zweiten Master-Statussteuerungs-Signalleitung L12 und der Erfassungsleitung DL verbunden. Das zweite Logik-Gatter G2 führt eine NAND-Operation durch. Wenn die zweite Master-Statussteuerungs-Signalleitung L12 auf ein logisches „High”-Signal gesetzt wird, invertiert das zweite Logik-Gatter G2 einen logischen Wert der Erfassungsleitung DL. Zum Beispiel, wenn die Erfassungsleitung DL auf einen „Low”-Logik-Pegel gesetzt wird, gibt das zweite Logik-Gatter G2 ein „High”-Signal aus.
Das dritte Logik-Gatter G3 ist mit der Master-Statussteuerungs-Signalleitung L11 und dem Master-Fehler-Detektor 411 verbunden. Das dritte Logik-Gatter G3 führt eine AND-Operation durch, dessen Ausgang mit dem Gate des ersten NMOS-Transistor NT1 verbunden ist. Wenn die erste Master-Statussteuerungs-Signalleitung L11 auf den „Low”-Logikpegel gesetzt wird, gibt das dritte Logik-Gatter G3 einen „Low”-Signalpegel ohne Rücksicht auf einen logischen Wert von dem Master-Fehler-Detektor 411 aus. Das heißt, dass das dritte Logik-Gatter G3 inaktiviert ist. Obwohl das Fehlererfassungssignal FDS von dem Master-Fehler-Detektor 411 ausgegeben wird, wird der erste NMOS-Transistor NT1 nicht angeschaltet. Infolgedessen ist der Master-Erfassungsblock 441 ein Eingangblock, der das Fehlererfassungssignal FDS von der Erfassungsleitung DL empfängt.
Der Master-Betriebsblock 451 kann das Fehlerbetriebssignal FOS von dem ersten Logik-Gatter G1 zur Betriebsleitung OL übertragen. Der Master-Betriebsblock 451 enthält das vierte bis fünfte Logik-Gatter G4 und G5. Das vierte Logik-Gatter G4 ist mit der ersten Master-Statussteuerungs-Signalleitung L11 verbunden, die einen „Low”-Logikpegel besitzt. Das vierte Logik-Gatter G4 führt eine AND-Operation durch. Entsprechend gibt das vierte Logik-Gatter G4 einen „Low”-Logikpegel ohne Rücksicht auf einen Ausgang des fünften Logik-Gatters G5 aus. Das heißt, dass das vierte Logik-Gatter G4 inaktiviert ist.
Das fünfte Logik-Gatter G5 ist mit der zweiten Master-Statussteuerungs-Signalleitung L12 verbunden, die einen „High”-Logikpegel besitzt. Das fünfte Logik-Gatter G5 führt eine AND-Operation durch. Ein Ausgang des fünften Logik-Gatters G5 kann aufgrund eines Logikwertes von dem ersten Logik-Gatter G1 gewechselt werden. Infolgedessen ist der Master-Betriebsblock 451 ein Ausgangsblock, der das Fehlerbetriebssignal FOS an die Betriebsleitung OL überträgt.
Die erste Slave-Zeitablaufsteuerung 362 enthält den ersten Slave-Fehler-Detektor 412, den ersten Slave-Fehlermodus-Operator 422, einen ersten Slave-Betriebssignal-Operator 432, einen erster Slave-Erfassungsblock 442 und einen ersten Slave-Betriebsblock 452.
Der erste Slave-Fehler-Detektor 412 erfasst das zweite Bildsignal RGB2 und die Steuersignale H, V und CLK. Nach der Erfassung eines Fehlers erzeugt der erste Slave-Fehler-Detektor 412 das Fehlererfassungssignal FDS, das einen „High”-Logikpegel besitzt. Der erste Slave-Fehlermodus-Operator 422 erzeugt das zweite Ersatzbildsignal SRGB2 als Antwort auf das Fehlerbetriebssignal FOS, das einen „High”-Logikpegel besitzt.
Der erste Slave-Betriebssignal-Generator 432 enthält den zweiten Multiplexer M2 und das sechste Logik-Gatter G6. Der zweite Multiplexer M2 verbindet eine Ausgangsleitung des sechsten Logik-Gatters G6 oder eine Ausgangsleitung eines neunten Logik-Gatters G9 mit dem Slave-Fehlermodus-Operator 422 basierend auf einem Logiksignal der zweiten Slave-Statussteuerungs-Signalleitung L22. Wenn die zweite Slave-Statussteuerungs-Signalleitung L22 auf einen „Low”-Logikpegel gesetzt wird, verbindet der zweite Multiplexer M2 eine Ausgangsleitung des neunten Logik-Gatters G9 mit dem ersten Slave-Fehlermodus-Operator 422. Entsprechend empfängt der erste Slave-Fehlermodus-Operator 422 ein Ausgangssignal des neunten Logik-Gatters G9 ohne Rücksicht auf einen Logikwert des sechsten Logik-Gatters G6.
Ein Ausgang des sechsten Logik-Gatters G6 wird nicht an die Betriebsleitung OL übertragen. Insbesondere empfängt das zehnte Logik-Gatter G10 einen „Low”-Logikwert von der zweiten Slave-Statussteuerungs-Signalleitung L22. Ein Ausgangswert des zehnten Logik-Gatters G10 wird entsprechend einem Ausgang des sechsten Logik-Gatters G6 nicht verändert.
Der erste Slave-Erfassungsblock 442 enthält das siebte und achte Logik-Gatter G7 und G8 und einen zweiten NMOS-Transistor NT2. Das siebte Logik-Gatter G7 empfängt einen „Low”-Logikpegel von der zweiten Slave-Statussteuerungs-Signalleitung L22. Das siebte Logik-Gatter G7 führt eine NAND-Operation durch. Entsprechend wird ein Ausgang des siebten Logik-Gatters G7 entsprechend einem Logikwert der Erfassungsleitung DL nicht gewechselt, bis die zweite Slave-Statussteuerungs-Signalleitung L22 auf einen „Low”-Logikwert gesetzt wird.
Das achte Logik-Gatter G8 empfängt einen „High”-Logikpegel von der ersten Slave-Statussteuerungs-Signalleitung L21. Entsprechend kann ein Ausgangspegel des achten Logik-Gatters G8 entsprechend einem Ausgang des ersten Slave-Fehler-Detektors 412 bestimmt werden. Der Ausgang des achten Logik-Gatters G8 ist mit dem Gate des zweiten NMOS-Transistors NT2 verbunden, der dadurch angeschaltet werden kann entsprechend einem Ausgang des achten Logik-Gatters G8.
In einer beispielhaften Ausführungsform, wenn das Fehlererfassungssignal FDS mit einem „High”-Logikpegel von dem ersten Slave-Fehler-Detektor 412 erzeugt wird, kann das achte Logik-Gatter G8 einen „High”-Logikpegel ausgeben, so dass der zweite NMOS-Transistor eingeschalten wird. Dies bedeutet, dass die Erfassungsleitung DL geerdet wird.
Eine Versorgungsspannung VDD ist an die Erfassungsleitung DL über ein Impedanzelement angelegt. In 5 ist beispielhaft der Fall dargestellt, dass die Versorgungsspannung VDD an die Erfassungsleitung DL über einen Widerstand R angelegt wird. Das heißt, wenn kein Fehlererfassungssignal FDS erzeugt wird, wird die Erfassungsleitung DL auf den „High”-Logikwert gesetzt. Wenn der zweite NMOS-Transistor NT2 eingeschalten wird, wird ein Logikwert der Erfassungsleitung DL von „High” auf „Low” gewechselt. Das heißt der erste Slave-Erfassungsblock 442 invertiert einen Logikwert des Fehlererfassungssignals FDS von dem ersten Slave-Fehlererfassungs-Detektor 412. Infolgedessen ist der erste Slave-Erfassungsblock 442 ein Ausgangsblock, der das Fehlererfassungssignal FDS an die Erfassungsleitung DL überträgt.
Der erste Slave-Betriebsblock 452 enthält das neunte und zehnte Logik-Gatter G9 und G10. Das neunte Logik-Gatter G9 empfängt einen „High”-Logikpegel über die erste Slave-Statussteuerungs-Signalleitung L21. Das neunte Logik-Gatter G9 führt eine AND-Operation durch. Entsprechend wird ein Ausgangspegel des neunten Logik-Gatters G9 entsprechend einem Logikwert, empfangen über die Betriebsleitung OL, bestimmt. Ein Ausgang des neunten Logik-Gatters G9 wird an den ersten Slave-Fehlermodus-Operator 422 über den zweiten Multiplexer M2 übertragen. Entsprechend empfängt der erste Slave-Fehlermodus-Operator 422 das Fehler-Betriebssignal FOS über den ersten Slave-Betriebsblock 452.
Das zehnte Logik-Gatter G10 empfängt einen „Low”-Logikpegel über die Slave-Statussteuerungs-Signalleitung L22. Ein Ausgang des zehnten Logik-Gatters G10 wird entsprechend einem Logikwert von dem sechsten Logik-Gatter G6 nicht gewechselt. Das heißt, dass das zehnte Logik-Gatter G10 inaktiviert ist. Infolgedessen ist der erste Slave-Betriebsblock 452 ein Eingangsblock, das das Fehler-Betriebssignal FOS von der Betriebsleitung OL empfängt.
6 ist ein Diagramm zur Beschreibung eines Betriebs von Zeitablaufsteuerungen, wenn ein Fehlererfassungssignal von dem ersten Slave-Fehler-Detektor erzeugt wird. Bezug nehmend auf 6 erzeugt der erste Slave-Fehler-Detektor 412 ein Fehlererfassungssignal FDS, das einen „High”-Logikpegel besitzt
.
Der erste Slave-Erfassungsblock 442 invertiert einen Logikwert des Fehlererfassungssignals FDS, um eine invertierte Version des Fehlererfassungssignals FDS auszugeben. Das heißt der zweite NMOS-Transistor NT2 ist eingeschaltet und das Fehlererfassungssignal FDS wird mit einem „Low”-Logikwert über die Erfassungsleitung DL übertragen
. Das Fehlererfassungssignal FDS wird an den Master-Erfassungsblock 441 über die Erfassungsleitung DL übertragen
.
Der Master-Erfassungsblock 441 invertiert einen Logikwert des über die Erfassungsleitung DL erhaltenen Fehlererfassungssignals FDS, um eine invertierte Version des Fehlererfassungssignals FDS auszugeben. Das heißt das zweite Logik-Gatter G2 empfängt einen „Low”-Logikpegel über die Erfassungsleitung DL und gibt einen „High”-Logikpegel aus
.
Das erste Logik-Gatter G1 empfängt einen „High”-Logikpegel von dem zweiten Logik-Gatter G2 und gibt ein Fehler-Betriebssignal FOS mit einem „High”-Logikpegel aus. Das Fehler-Betriebssignal FOS wird zu dem Master-Fehlermodus-Operator 421 übertragen
.
Wenn ein „High”-Logikpegel von dem ersten Logik-Gatter G1 empfangen wird, gibt das fünfte Logik-Gatter G5 einen „High”-Logikpegel aus
. Ein Logikwert der Betriebsleitung OL wird von „Low” nach „High” gewechselt. Das heißt der Master-Betriebsblock 451 überträgt das Fehlerbetriebssignal FOS, das von dem Master-Betriebssignalgenerator 431 empfangen wurden, an die Betriebsleitung OL. Das Fehler-Betriebssignal FOS wird an den ersten Slave-Betriebsblock 452 über die Betriebsleitung OL übertragen
.
Das neunte Logik-Gatter G9 empfängt einen „High”-Logikpegel von der Betriebsleitung OL, um einen „High”-Logikpegel auszugeben
. Das heißt der erste Slave-Betriebsblock 452 überträgt das Fehlerbetriebssignal FOS an den zweiten Multiplexer M2. Das Fehler-Betriebssignal FOS wird an den ersten Slave-Fehlermodus-Generator 422 über den zweiten Multiplexer M2 gesendet
. Der erste Slave-Fehlermodus-Operator 422 kann das zweite Ersatzbildsignal SRGB2 als Antwort auf das Fehler-Betriebssignal FOS erzeugen.
Obwohl in 6 nicht dargestellt, können die zweiten bis fünften Slave-Zeitablaufsteuerungen 362 bis 366 das Fehler-Betriebs-Signal FOS empfangen. Die zweite bis fünfte Slave-Zeitablaufsteuerung 362 bis 366 kann die dritten bis sechsten Ersatzbildsignale (nicht abgebildet) als Antwort auf das Fehlerbetriebssignal FOS erzeugen.
7 ist ein Diagramm zur Beschreibung eines Betriebs von Zeitablaufsteuerungen, wenn ein Fehlererfassungssignal von einem Master-Fehler-Detektor erzeugt wird. Bezug nehmend auf 7 erzeugt der Master-Fehler-Detektor 441 ein Fehlererfassungssignal FDS, das einen „High”-Logikpegel besitzt
.
Das erste Logik-Gatter G1 erzeugt ein Fehlerbetriebssignal FOS, das einen „High”-Logikpegel besitzt, als Antwort auf einen „High”-Logikpegel des Fehlererfassungssignals FDS. Das Fehlerbetriebssignal FOS wird an den Master-Fehlermodus-Operator 421 übertragen
. Der Master-Fehlermodus-Operator 421 kann das erste Ersatzbildsignal SRGB1 als Antwort auf das Fehlerbetriebssignal FOS erzeugen.
Das fünfte Logik-Gatter G5 empfängt das Fehlerbetriebssignal FOS von dem ersten Logik-Gatter G1
. Das fünfte Logik-Gatter G5 gibt einen „High”-Logikpegel aus. Das heißt, ein Master-Betriebsblock 451 überträgt das Fehlerbetriebssignal FOS an die Betriebsleitung OL. Das Fehlerbetriebssignal FOS kann an den ersten Slave-Betriebsblock 452 über die Betriebsleitung OL gesendet werden
.
Das neunte Logik-Gatter G9 überträgt das Fehlerbetriebssignal FOS an den zweiten Multiplexer M2
. Das Fehlerbetriebssignal FOS kann an den ersten Slave-Fehlermodus-Operator 422 über den zweiten Multiplexer M2 übertragen werden
. Der erste Slave-Fehlermodus-Operator 442 kann das zweite Ersatzbildsignal SRGB2 als Antwort auf das Fehlerbetriebssignal FOS erzeugen.
8 ist ein Zeitablaufdiagramm zur Beschreibung eines Falls, in dem Fehler von der Master-Zeitablaufsteuerung und der ersten Slave-Zeitablaufsteuerung in 5 erfasst werden. 8 wird unter der Voraussetzung beschrieben, dass ein Fehler nicht von der zweiten bis fünften Slave-Zeitablaufsteuerung 363 bis 366 erkannt wird.
Bezug nehmend auf die 3, 5 und 8, wenn das erste und zweite Bildsignal. RGB1 und RGB2 als normal eingeschätzt werden, geben die Fehler-Detektoren 411 und 412 einen „Low”-Logikpegel aus. Dieses Mal wird das erste bis sechste Ersatzbildsignal SRGB1 bis SRGB6 nicht erzeugt.
Wenn ein Fehlererfassungssignal FDS von dem Master-Fehler-Detektor 411 erzeugt wird, geht ein Ausgang des Master-Fehler-Detektors 411 von „Low” nach „High” über. Ein Logikwert von einer Betriebsleitung OL wird zu „High” (a). Das heißt, wenn das Fehlererfassungssignal FDS von dem Master-Fehler-Detektor 411 erzeugt wird, erzeugt eine Master-Zeitablaufsteuerung 361 ein Fehlerbetriebssignal FOS. Dabei wird das erste bis sechste Ersatzbildsignal SRGB1 bis SRGB6 erzeugt.
Wenn die Erzeugung des Fehlererfassungssignals FDS gestoppt wird, geht ein Ausgang des Master-Fehler-Detektors 411 zu „Low” über. Das heißt, dass die Erzeugung des Fehlerbetriebssignal FOS gestoppt wird. Entsprechend kann ein Logikwert der Betriebsleitung OL zu einem „Low”-Logikpegel wechseln (b). Die Erzeugung des ersten bis sechsten Ersatzbildsignals SRGB1 bis SRGB6 wird gestoppt.
Wenn das Fehlererfassungssignal FDS von dem ersten Slave-Fehler-Detektor 412 erzeugt wird, wechselt ein Ausgang des -Detektors 412 von „Low” nach „High”. Ein Logikwert einer Erfassungsleitung DL kann von „High” zu „Low” gewechselt werden (c). Eine Master-Zeitablaufsteuerung 361 kann das Fehler-Betriebssignal FOS als Antwort auf das Fehlererfassungssignal FDS erzeugen. Ein Logikwert der Betriebsleitung OL wird zu „High” gewechselt. Das erste bis sechste Ersatzbildsignal SRGB1 bis SRGB6 kann erzeugt werden.
Wenn der erste Slave-Fehler-Detektor 412 auf „Low” wechselt, wechselt ein Logikwert der Erfassungsleitung DL nach „High” (d). Das heißt, wenn die Erzeugung des Fehlererfassungssignals FDS abgebrochen wird, wird der Logikwert der Erfassungslinie DL ein „High”-Logikwert. Eine Master-Zeitablaufsteuerung 361 kann die Erzeugung des Fehler-Betriebssignals FOS stoppen. Entsprechend geht ein Logikwert von der Betriebsleitung OL in einen „Low”-Logikpegel über. Die Erzeugung des ersten bis sechsten Ersatzbildsignals SRGB1 bis SRGB6 wird gestoppt.
Wenn das Fehlererfassungssignal FDS wieder von dem ersten Slave-Fehler-Detektor 412 erzeugt wird, wird ein Ausgang des ersten Slave-Fehler-Detektors 412 in einen „High”-Logikpegel geändert. Ein Logikwert der Erfassungsleitung DL wird zu einem „Low”-Logikpegel gewechselt (e). Wenn ein Logikwert der Erfassungsleitung DL auf „Low” gewechselt wird, geht ein Logikwert der Betriebsleitung OL über zu einem „High”-Logikpegel. Das erste bis sechste Ersatzbildsignal SRGB1 bis SRGB6 kann erzeugt werden.
Wenn ein Ausgang des Master-Fehler-Detektors 411 zu einem „High”-Logikpegel gewechselt wird, wird ein Logikwert der Betriebsleitung OL zuvor auf einem „High”-Logikpegel gehalten. Der Logikwert der Betriebsleitung OL kann beibehalten werden.
Wenn ein Ausgang des ersten Slave-Fehler-Detektors 412 zu einem „Low”-Logikpegel gewechselt wird, wird ein Logikwert der Erfassungsleitung DL von „Low” nach „High” gewechselt (f). Da dabei ein Ausgang des Master-Fehler-Detektors 411 auf einem „High”-Logikpegel ist, wird ein Logikwert der Betriebsleitung OL beibehalten.
Wenn ein Ausgang des Master-Fehler-Detektors 411 auf „Low” gewechselt wird, wird weder von dem Master-Fehler-Detektor 411 noch von dem ersten Slave-Fehler-Detektor 412 ein Fehlererfassungssignal FDS erzeugt. Die Master-Zeitablaufsteuerung 362 beendet die Erzeugung des Fehlerbetriebssignal FOS. Ein Logikwert der Betriebsleitung OL kann auf „Low” gewechselt werden. Die Erzeugung des ersten bis sechsten Ersatzbildsignals SRGB1 bis SRGB6 wird beendet.
Entsprechend einer beispielhaften Ausführungsform, wenn irgendeine der Master- und Slave-Zeitablaufsteuerungen 361 bis 366 ein Fehlererfassungssignal FDS erzeugt, können alle Master- und Slave-Zeitablaufsteuerungen 361 bis 366 in einem Fehlermodus arbeiten. Wenn das Fehlererfassungssignal FDS nicht von den Master- und Slave-Zeitablaufsteuerungen 361 bis 366 erzeugt wird, können alle Master- und Slave-Zeitablaufsteuerungen 361 bis 366 in einem normalen Modus arbeiten.
9 ist ein Blockschaltbild, das die erste bis sechste Zeitablaufsteuerung in 3 entsprechend einer beispielhaften Ausführungsform zeigt.
Bezug nehmend auf 9 ist eine Master-Zeitablaufsteuerung 561 im Wesentlichen identisch mit der in 5 mit Ausnahme eines Master-Erfassungsblock 641 und die Beschreibung dessen wird daher hier weggelassen. Ebenfalls ist die erste Slave-Zeitablaufsteuerung 562 im Wesentlichen identisch zu der in 5 mit Ausnahme des ersten Slave-Erfassungsblock 642 und die Beschreibung dessen wird daher hier weggelassen.
Eine Erfassungsleitung DL empfängt eine Massespannung über ein Impedanzelement. In 9 zum Beispiel empfängt die Erfassungsleitung DL eine Massenspannung über den Widerstand R. Ein Spannungspegel der Erfassungsleitung DL kann einem Massepegel entsprechen bevor ein Fehlererfassungssignal FDS erzeugt wird.
Der erste Slave-Erfassungsblock 642 enthält das dreizehnte und vierzehnte Logik-Gatter G13 und G14 und einen zweiten PMOS-Transistor PT2. Das dreizehnte Logik-Gatter G13 empfängt einen „Low”-Logikpegel über die zweite Slave-Statussteuerungs-Signalleitung L22. Das dreizehnte Logik-Gatter G13 kann deshalb einen „Low”-Logikpegel ausgeben, ohne Rücksicht auf einen über die Erfassungsleitung DL empfangenen Logikwert. Das heißt das dreizehnte Logik-Gatter G13 ist inaktiviert.
Das vierzehnte Logik-Gatter G14 empfängt einen „High”-Logikpegel über die erste Slave-Statussteuerungs-Signalleitung L21. Das vierzehnte Logik-Gatter G14 führt eine NAND-Operation durch. Entsprechend invertiert das vierzehnte Logik-Gatter G14 einen über die Erfassungsleitung DL empfangenen Logikwert.
Wenn kein Fehlererfassungssignal. FDS von dem ersten Slave-Fehler-Detektor 412 erzeugt wird, kann das vierzehnte Logik-Gatter G14 einen „Low”-Logikpegel empfangen. Dabei gibt das vierzehnte Logik-Gatter G14 einen „High”-Logikpegel aus. Der zweite PMOS-Transistor PT2 ist ausgeschaltet.
Wenn das Fehlererfassungssignal FDS von dem ersten Slave-Fehler-Detektor 412 erzeugt wird, kann das vierzehnte Logik-Gatter G14 einen „High”-Logikpegel empfangen. Das vierzehnte Logik-Gatter G14 gibt einen „Low”-Logikpegel aus, der den zweiten PMOS-Transistor PT2 anschaltet und eine Versorgungsspannung wird an die Empfangsleitung DL angelegt. Das heißt das Fehlererfassungssignal FDS mit einem „High”-Logikpegel kann über die Erfassungsleitung DL übertragen werden.
Der Master-Erfassungsblock 641 enthält das elfte und zwölfte Gatter G11 und G12 und den ersten PMOS-Transistor PT1. Das elfte Gatter G11 empfängt einen „High”-Logikpegel über die zweite Master-Statussteuerungs-Signalleitung L12. Das elfte Gatter G11 führt eine AND-Operation durch. Ein Ausgang des elften Gatters G11 kann entsprechend einem über die Erfassungsleitung DL empfangenen Logikwert bestimmt werden. Im Falle, dass ein „High”-Logikpegel über die Erfassungsleitung DL empfangen wird, kann das elfte Logik-Gatter G11 einen „High”-Logikpegel ausgeben. Das heißt, der Master-Erfassungsblock 641 überträgt das über die Erfassungsleitung DL empfangene Fehlererfassungssignal FDS an einen Master-Betriebssignal-Generator 431.
Das zwölfte Logik-Gatter G12 empfängt einen „Low”-Logikpegel über die erste Master-Statussteuerungs-Signalleitung L11. Das zwölfte Logik-Gatter G12 führt eine NAND-Operation durch. Das zwölfte Logik-Gatter G12 kann einen „High”-Logikpegel ohne Rücksicht auf einen Ausgang eines Master-Fehler-Detektors 411 ausgeben. Der erste PMOS-Transistor kann einen Abschalt-Status beibehalten.
Im Gegensatz dessen, was bezüglich 5 beschrieben ist, überträgt die erste Slave-Zeitablaufsteuerung 562 in 9 ein Fehlererfassungssignal FDS mit einem „High”-Logikpegel über die Erfassungsleitung DL.
10 ist ein Zeitablaufdiagramm zur Beschreibung eines Falles, in dem Fehler von der Master-Zeitablaufsteuerung 561 und von der ersten Slave-Zeitablaufsteuerung 562 in 9 erfasst werden. Ein Zeitablaufdiagramm in 10 ist im Wesentlichen identisch mit dem in 8 mit der Ausnahme eines Logikwertes der Erfassungsleitung DL und die Beschreibung dessen wird daher hier weggelassen.
Wenn ein Fehlererfassungssignal FDS von dem ersten Slave-Fehler-Detektor 562 erzeugt wird, geht ein Ausgang des ersten Slave-Fehler-Detektors 562 von einem „Low”-Logikpegel zu einem „High”-Logikpegel über. Dabei kann die Erfassungsleitung DL einen Übergang von „Low” zu „High” aufweisen.
Wenn die Erzeugung des Fehlererfassungssignals FDS am ersten Slave-Fehler-Detektor 562 angehalten wird, geht ein Ausgang des ersten Slave-Fehler-Detektors 562 zu einem „Low”-Logikpegel über. Dabei kann ein Logikwert der Erfassungsleitung DL zu einem „Low”-Logikpegel übergehen.
11 ist ein Blockschaltbild, das eine Anzeigevorrichtung entsprechend einer beispielhaften Ausführungsform darstellt.
Bezug nehmend auf 11, enthält eine Anzeigevorrichtung 700 eine Empfängerschaltung 710, eine Zeitablaufsteuerung 720, ein Anzeigefeld 740 und einen ersten bis sechsten Source-Treiber 771 bis 776. Die Elemente 710, 730 und 740 sind im Wesentlichen identisch zu denen in 1 konfiguriert und eine Beschreibung dessen wird daher hier weggelassen.
Die erste bis sechste Zeitablaufsteuerung 761 bis 766 ist im Wesentlichen identisch zu denen in 1 konfiguriert mit der Ausnahme, dass sie nicht in dem ersten bis sechsten Source-Treiberteil 151 bis 156 (siehe 1) enthalten sind. Der erste bis sechste Source-Treiber 771 bis 776 sind im Wesentlichen identisch mit denen in 1 konfiguriert mit der Ausnahme, dass sie nicht in dem ersten bis sechsten Source-Treiberteil 151 bis 156 enthalten sind (siehe 1).
Die Zeitablaufsteuerung 720 empfängt Bildsignale RGB1 bis RGB6 und Steuerungssignale H, V und CLK. Die Zeitablaufschaltung 720 enthält die erste bis sechste Zeitablaufsteuerung 761 bis 766.
Die erste bis sechste Zeitablaufsteuerung 761 bis 766 erfasst das erste bis sechste Bildsignal RGB1 bis RGB6. Ferner erfasst die erste bis sechste Zeitablaufsteuerung 761 bis 766 die Steuersignale H, V und CLK.
Im Falle, dass ein Fehler von irgendeiner der ersten bis sechsten Zeitablaufsteuerung 761 bis 766 erfasst wird, wird das erste bis sechste Ersatzbildsignal SRGB1 bis SRGB6 von der ersten bis sechsten Zeitablaufsteuerung 761 bis 766 erzeugt. Das heißt, wenn irgendeine der ersten bis sechsten Zeitablaufsteuerung 761 bis 766 einen Fehler erfasst, betreten sie einen Fehlermodus.
Wenn von der ersten bis sechsten Zeitablaufsteuerung 761 bis 766 kein Fehler entdeckt wird, kann die erste bis sechste Zeitablaufsteuerung 761 bis 766 das erste bis sechste Bildsignal RGB1 bis RGB6 anders als in 11 beschrieben erzeugen. Das heißt die erste bis sechste Zeitablaufsteuerung 761 bis 766 arbeitet in einem normalen Modus.
12 ist ein Blockschaltbild, das ein Computersystem mit einer Anzeigevorrichtung entsprechend einer beispielhaften Ausführungsform darstellt.
In Bezug auf 12, beinhaltet ein Computersystem 1000 eine Zentralrecheneinheit (CPU) 1100, eine Speichervorrichtung 1200, einen Systembus 1300, eine Anzeigevorrichtung 1400, eine Audiovorrichtung 1500 und eine Spannungsversorgung 1600.
Die CPU 1100 steuert den gesamten Betrieb des Computersystems 1000. Die CPU 1100 ist mit der Speichervorrichtung 1200 verbunden, der Anzeigevorrichtung 1400, der Audiovorrichtung 1500 und der Spannungsversorgung 1600 über den Systembus 1300 verbunden. Die CPU 1100 ist konfiguriert, die Firmware für die Steuerung des Computersystems 1000 zu betreiben. Die Firmware kann auf die Speichervorrichtung 1200 aufgeladen werden.
Die Speichervorrichtung 1200 enthält einen flüchtigen Speicher und einen nichtflüchtigen Speicher. Der flüchtige Speicher ist ein Speicher, der seine gespeicherten Daten beim Ausschalten verliert. Der flüchtige Speicher kann einen statischen RAM (SRAM), einen dynamischen RAM (DRAM), einen synchronen DRAM (SDRAM) und dergleichen enthalten. Der nicht-flüchtige Speicher ist ein Speicher, der seine gespeicherten Daten sogar beim Ausschalten behält. Der nicht-flüchtige Speicher kann einen Nurlesespeicher (ROM), einen programmierbaren ROM (PROM), einen elektrisch programmierbaren ROM (EPROM), einen elektrisch löschbaren und programmierbaren ROM (EEPROM), einen Flash-Speicher, einen Phasenwechsel-RAM (PRAM), einen magnetischen RAM (MRAM), einen resistiven RAM (RRAM), einen ferroelektrischen RAM (FRAM) und dergleichen enthalten. Die Speichervorrichtung 1200 kann eine Kombination von mindestens zwei Speichern der zuvor beschriebenen Speicherarten enthalten.
Die Speichervorrichtung 1200 kann Daten speichern, die für das Betreiben des Computersystems 1000 gebraucht werden, Zum Beispiel kann die Speichervorrichtung 1200 ein Betriebssystem zum Betreiben eines Computersystems 1000, ein Anwendungsprogramm und dergleichen speichern. Die CPU 1100 kann das Betriebssystem, das Anwendungsprogramm und dergleichen auf einen flüchtigen Speicher in der Speichervorrichtung 1200 laden.
Ein nicht-flüchtiger Speicher in der Speichervorrichtung 1200 kann im Wesentlichen identisch zu einer Speicherkarte oder einer Solid State Disk (SSD) konfiguriert werden. Die Speichervorrichtung 1200 kann einen Speicherbereich (nicht abgebildet) und eine Steuereinheit (nicht dargestellt) zur Steuerung des Speicherbereichs enthalten.
Die Anzeigevorrichtung 1400 kann identisch mit der in Bezug auf die 1, 3 oder 11 beschriebenen konfiguriert sein. Die Anzeigevorrichtung 1400 empfängt Bildsignale und Steuersignale (nicht abgebildet) von der CPU 1100. Die Anzeigevorrichtung 1400 ist derart konfiguriert, dass sie die Bildsignale und die Steuerungssignale erfasst und ein Ersatzbild auf dem Anzeigefeld 1400 anzeigt.
Die Audiovorrichtung 1500 ist mit einem Lautsprecher SPK verbunden. Die Audiovorrichtung 1500 kann Audiodaten entsprechend der Steuerung der CPU 1100 reproduzieren. Die Spannungsversorgung 1600 liefert die Energie, die nötig für das Betreiben des Computersystems 1000 ist.
Obwohl nicht in 12 dargestellt, kann das Computersystem 1000 ferner einen Anwendungs-Chipsatz, einen Kamera-Bild-Prozessor (CIS), ein Modem und dergleichen enthalten.
In einigen Ausführungsformen kann das Computersystem 1000 als Computer, tragbarer Computer, Ultra Mobile PC (UMPC), Arbeitsstation, Netbook, PDA, Web Tablet, schnurloses Telefon, Mobiltelefon, Smartphone, e-Book, PMP (tragbarer Multimediaspieler), Digitalkamera, digitaler Audio-Recorder/Spieler, digitaler Bilder/Video-Recorder/Spieler, tragbare Spielkonsole, Navigationssystem, Block Box, 3-dimensionales Fernsehen, eine Vorrichtung mit der Fähigkeit Information schnurlos zu senden und zu empfangen, eine von verschiedenen elektronischen Vorrichtungen, die für die Heimarbeit eingesetzt werden, eines von verschiedenen elektronischen Vorrichtungen, die für das Computernetzwerk eingesetzt werden, eines von verschiedenen elektronischen Vorrichtungen, die für Telematiknetzwerke eingesetzt werden, RFLD oder eines von verschiedenen elektronischen Vorrichtungen, die für Computersysteme eingesetzt werden, verwendet werden.
Die oben offengelegte Inhalt wird als veranschaulichend und nicht beschränkend betrachtet und die angefügten Ansprüche sehen vor, alle solche Änderungen, Erweiterungen und andere Ausführungsformen, die innerhalb des wahren Geistes und Umfang fallen, abzudecken. Folglich ist der Umfang zum größten Ausmaß genehmigt durch das Gesetz durch die breiteste zulässige Interpretation der folgenden Ansprüche und ihrer Entsprechungen bestimmt und soll nicht durch die vorangehende detaillierte Beschreibung beschränkt oder eingeschränkt werden.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

KR 10-2010-0115817 [0001]

Claims

Source-Treiberschaltung (120), die aufweist: eine Master-Zeitablaufsteuerung (161), die einen ersten Source-Treiber (171) entsprechend einem ersten Bildsignal (RGB1) steuert; und eine Slave-Zeitablaufsteuerung (162), die einen zweiten Source-Treiber (172) entsprechend einem zweiten Bildsignal (RGB2) steuert, wobei die Master-Zeitablaufsteuerung (161) ein Fehlerbetriebssignal (FOS) und ein erstes Ersatzbildsignal (SRGB1) erzeugt als Antwort auf ein Fehlererfassungssignal (FDS) oder falls das erste Bildsignal (RGB1) als abnormal bestimmt wird; und wobei die Slave-Zeitablaufsteuerung (162) ein zweites Ersatzbildsignal (SRGB2) als Antwort auf das Fehlerbetriebssignal (FOS) erzeugt.
Source-Treiberschaltung (120) nach Anspruch 1, wobei die Master-Zeitablaufsteuerung (161) aufweist: einen Master-Fehlerdetektor (211), der das erste Bildsignal (RGB1) erfasst; und einen Master-Betriebssignal-Generator (231), der das Fehlerbetriebssignal (FOS) entsprechend einem Erfassungsergebnis des Master-Fehlerdetektors (211) erzeugt.
Source-Treiberschaltung (120) nach Anspruch 2, wobei der Master-Betriebssignal-Generator (231) das Fehlerbetriebssignal (FOS) als Antwort auf das Fehlererfassungssignal (FDS) erzeugt.
Source-Treiberschaltung (120) nach Anspruch 2, worin die Master-Zeitablaufsteuerung (161) weiterhin einen Master-Fehlermodus-Operator (221) beinhaltet, der das erste Ersatzbildsignal (SRGB1) als Antwort auf das Fehleroperationssignal (FOS) von dem Master-Betriebssignal-Generator (231) erzeugt.
Source-Treiberschaltung (120) nach Anspruch 1, wobei die Slave-Zeitablaufsteuerung (162) aufweist: einen Slave-Fehlerdetektor (212), der das zweite Bildsignal (RGB2) erfasst; und einen Slave-Fehlermodus-Operator (222), der das zweite Ersatzbildsignal (SRGB2) als Antwort auf das Fehlerbetriebssignal (FOS) erzeugt.
Source-Treiberschaltung (120) nach Anspruch 1 weiter aufweisend: eine Erfassungsleitung (DL), die die Master-Zeitablaufsteuerung (161) mit der Slave-Zeitablaufsteuerung (162~166) verbindet; wobei die Slave-Zeitablaufsteuerung (162~166) das Fehlererfassungssignal (FDS) an die Master-Zeitablaufsteuerung (161) über die Erfassungsleitung (DL) überträgt.
Source-Treiberschaltung (120) nach Anspruch 1, weiter aufweisend: eine Betriebsleitung (OL), die die Master-Zeitablaufsteuerung (161) mit der Slave-Zeitablaufsteuerung (162166) verbindet, wobei die Master-Zeitablaufsteuerung (161) das Fehlerbetriebssignal (FOS) an die Slave-Zeitablaufsteuerung (162~166) über die Betriebsleitung (OL) überträgt.
Betriebsverfahren, aufweisend: Erzeugen eines Fehlerbetriebssignals (FOS), wenn ein Fehler von mindestens einer aus einer Mehrzahl an Zeitablaufsteuerungen (161~166) erkannt wird, entsprechend einem empfangenen Bildsignal (RGB1~RGB6); Erzeugen von Ersatzbildsignalen (SRGB1~SRGB6) durch eine Mehrzahl von Zeitablaufsteuerungen (161~166) auf der Grundlage des Fehlerbetriebssignals (FOS); und Darstellen eines Ersatzbildes gemäß den Ersatzbildsignalen (SRGB1~SRGB6).
Betriebsverfahren nach Anspruch 8, wobei: die Mehrzahl der Zeitablaufsteuerungen (161~166) aufgeteilt ist in eine Master-Zeitablaufsteuerung (161) und eine Mehrzahl an Slave-Zeitablaufsteuerungen (162~166), wobei das Betriebsverfahren weiterhin das Erzeugen des Fehlerfassungssignal (FDS) aufweist, falls ein Fehler von mindestens einem von einer Mehrzahl von Slave-Zeitablaufsteuerungen (162~166) erfasst wird, und wobei das Erzeugen des Fehlerbetriebssignals (FOS) das Erzeugen des Fehlerbetriebssignals (FOS) durch die Master-Zeitablaufsteuerung (161) als Antwort auf das Fehlererfassungssignal (FDS) aufweist.
Betriebsverfahren nach Anspruch 8 weist aufweisend: Empfangen eines Steuersignals von einer externen Vorrichtung; und Darstellen eines einem Bildsignal entsprechenden Bildes als Antwort auf das Steuersignal, falls das Bildsignal (RGB1~RGB6) von einer Mehrzahl von Zeitablaufsteuerungen (161~166) als normal bestimmt wird, wobei das Erzeugen eines Fehleroperationssignals (FOS) das Erzeugen des Fehleroperationssignals (FOS) aufweist, wenn ein Fehler von mindestens einer der Mehrzahl von Zeitablaufsteuerungen (161~166) erkannt wird.