KR20200113984A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200113984A
KR20200113984A KR1020190034992A KR20190034992A KR20200113984A KR 20200113984 A KR20200113984 A KR 20200113984A KR 1020190034992 A KR1020190034992 A KR 1020190034992A KR 20190034992 A KR20190034992 A KR 20190034992A KR 20200113984 A KR20200113984 A KR 20200113984A
Authority
KR
South Korea
Prior art keywords
shared
lines
data
pads
data lines
Prior art date
Application number
KR1020190034992A
Other languages
English (en)
Inventor
김원태
강선구
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190034992A priority Critical patent/KR20200113984A/ko
Priority to US16/797,488 priority patent/US11222601B2/en
Priority to CN202010227837.5A priority patent/CN111754911A/zh
Publication of KR20200113984A publication Critical patent/KR20200113984A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections

Abstract

표시 장치는, 복수의 데이터 라인들에 연결되는 복수의 화소들을 구비하는 표시 영역 및 표시 영역 외곽의 주변 영역을 포함하는 표시 패널; 데이터 라인들 중 공유 데이터 라인들에 각각 연결되는 복수의 제1 공유 채널들을 포함하는 제1 채널 그룹; 공유 데이터 라인들에 각각 연결되는 복수의 제2 공유 채널들을 포함하는 제2 채널 그룹; 제1 채널 그룹에 연결되고, 제1 채널 그룹을 통해 공유 데이터 라인들로 데이터 신호들을 공급하는 제1 소스 구동부; 및 제2 채널 그룹들에 연결되고, 제2 채널 그룹을 통해 공유 데이터 라인들로 데이터 신호들을 공급하는 제2 소스 구동부를 포함한다. 제1 채널 그룹과 제2 채널 그룹은 쌍을 형성하여 공유 데이터 라인들에 각각 공통으로 연결된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 복수의 소스 구동부들을 포함하는 표시 장치에 관한 것이다.
표시 장치는 타이밍 제어부와 데이터 구동부의 사이에 구축된 인트라-패널 인터페이스(Intra-panel Interface)를 통해 타이밍 제어부로부터 데이터 구동부로 데이터 신호의 생성에 필요한 각종 데이터를 전송한다. 데이터 구동부는 데이터 신호를 표시 패널에 공급하며, 표시 패널은 상기 데이터 신호에 대응하는 영상을 표시한다.
한편, 표시장치가 고화질 대면적화 됨에 따라, 데이터 구동부는 표시 영역을 복수의 서브 영역으로 구분하여 구동하는 복수의 소스 구동부들(또는 소스 구동 IC들)을 포함한다.
본 발명의 일 목적은 일부 데이터 라인들을 공유하며 데이터 신호를 공급하는 복수의 소스 구동부들을 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 복수의 데이터 라인들에 연결되는 복수의 화소들을 구비하는 표시 영역 및 상기 표시 영역 외곽의 주변 영역을 포함하는 표시 패널; 상기 데이터 라인들 중 공유 데이터 라인들에 각각 연결되는 복수의 제1 공유 채널들을 포함하는 제1 채널 그룹; 상기 공유 데이터 라인들에 각각 연결되는 복수의 제2 공유 채널들을 포함하는 제2 채널 그룹; 상기 제1 채널 그룹에 연결되고, 상기 제1 채널 그룹을 통해 상기 공유 데이터 라인들로 데이터 신호들을 공급하는 제1 소스 구동부; 및 상기 제2 채널 그룹들에 연결되고, 상기 제2 채널 그룹을 통해 상기 공유 데이터 라인들로 상기 데이터 신호들을 공급하는 제2 소스 구동부를 포함할 수 있다. 상기 제1 채널 그룹과 상기 제2 채널 그룹은 쌍을 형성하여 상기 공유 데이터 라인들에 각각 공통으로 연결될 수 있다.
일 실시예에 의하면, 상기 표시 패널은, 상기 제1 공유 채널들과 상기 제2 공유 채널들을 일대일로 연결하기 위해, 상기 주변 영역에 배치되는 복수의 연결 라인들; 상기 연결 라인들을 커버하며 배치되는 제1 절연층; 상기 제1 절연층 상에 배치되고, 상기 제1 절연층을 관통하는 컨택홀을 통해 상기 연결 라인들에 연결되는 복수의 패드들; 및 상기 패드들의 측면을 커버하며, 상기 제1 절연층 상에 배치되는 제2 절연층을 포함할 수 있다. 상기 제1 및 제2 채널 그룹들은 상기 제2 절연층 상에 배치되고, 상기 패드들 각각에 접촉될 수 있다.
일 실시예에 의하면, 상기 제1 채널 그룹의 j번째(단, j는 자연수) 공유 채널과 상기 제2 채널 그룹의 (k+1-j)번째(단, k는 j 이상의 자연수) 공유 채널은, 상기 연결 라인들 중 하나를 통해 연결될 수 있다.
일 실시예에 의하면, 상기 제1 및 상기 제2 채널 그룹들은 상기 패드들에 대응하여 연속하여 배치될 수 있다.
일 실시예에 의하면, 상기 패드들은, 상기 제1 공유 채널들 각각에 접촉하는 제1 패드들; 및 상기 제2 공유 채널들 각각에 접촉하는 제2 패드들을 포함할 수 있다.
일 실시예에 의하면, 상기 연결 라인들 각각의 제1 단부는 상기 제1 패드들 중 하나에 연결되고, 상기 연결 라인들 각각의 제2 단부는 상기 제2 패드들 중 하나에 연결될 수 있다.
일 실시예에 의하면, 상기 연결 라인들은 동일한 층에 배치될 수 있다.
일 실시예에 의하면, 상기 표시 패널은, 상기 제1 패드들 또는 상기 제2 패드들로부터 연장되어 상기 공유 데이터 라인들에 각각 연결되는 복수의 공유 팬아웃(fan-out) 라인들을 포함할 수 있다.
일 실시예에 의하면, 상기 공유 팬아웃 라인들의 개수 및 상기 공유 데이터 라인들의 개수는 각각 상기 제1 및 제2 공유 채널들의 개수의 총합의 절반일 수 있다.
일 실시예에 의하면, 상기 제1 소스 구동부는, 상기 제1 공유 채널들 각각에 전기적으로 연결되는 복수의 제1 출력 버퍼들; 및 상기 제1 출력 버퍼들과 상기 제1 공유 채널들 사이에 각각 연결되며, 제1 제어 신호에 의해 공통으로 제어되는 복수의 제1 스위치들을 포함할 수 있다. 상기 제2 소스 구동부는, 상기 제2 공유 채널들 각각에 전기적으로 연결되는 복수의 제2 출력 버퍼들; 및 상기 제2 출력 버퍼들과 상기 제2 공유 채널들 사이에 각각 연결되며, 제2 제어 신호에 의해 공통으로 제어되는 복수의 제2 스위치들을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 스위치들이 턴-온되는 경우, 상기 제2 스위치들이 턴-오프되고, 상기 제2 스위치들이 턴-온되는 경우, 상기 제1 스위치들이 턴-오프될 수 있다.
일 실시예에 의하면, 상기 제1 제어 신호 및 상기 제2 제어 신호는 각각 기 설정된 프레임 주기로 턴-온 레벨을 가질 수 있다.
일 실시예에 의하면, 상기 제1 스위치들이 턴-온되는 제1 구동 모드에서, 상기 제1 공유 채널들을 통해 상기 공유 데이터 라인들로 상기 데이터 신호들이 공급될 수 있다. 상기 제2 스위치들이 턴-온되는 제2 구동 모드에서, 상기 제2 공유 채널들을 통해 상기 공유 데이터 라인들로 상기 데이터 신호들이 공급될 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 제1 구동 모드에서 제1 내지 제k 공유 데이터 라인들에 대응하는 제1 내지 제k 영상 데이터를 상기 제1 소스 구동부에 직렬로 공급하는 타이밍 제어부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는, 상기 제2 구동 모드에서 상기 제1 구동 모드에서의 배열 순서의 역순으로 상기 제1 내지 제k 영상 데이터를 상기 제2 소스 구동부에 공급할 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는, 상기 제1 내지 제k 공유 데이터 라인들을 제외한 나머지 데이터 라인들에 대응하는 영상 데이터는 상기 구동 모드와 관계 없이 배열 순서를 반전시키지 않고 상기 제1 및 제2 소스 구동부들에 공급할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 추가 공유 데이터 라인들에 각각 연결되는 제3 공유 채널들을 포함하는 제3 채널 그룹; 상기 추가 공유 데이터 라인들에 각각 연결되는 제4 공유 채널들을 포함하는 제4 채널 그룹; 및 상기 제4 채널 그룹들에 연결되고, 상기 제4 채널 그룹을 통해 상기 추가 공유 데이터 라인들로 데이터 신호들을 공급하는 제3 소스 구동부를 더 포함할 수 있다. 상기 제3 공유 채널들은 상기 제2 소스 구동부에 연결될 수 있다.
일 실시예에 의하면, 상기 제1 구동 모드에서 상기 제2 소스 구동부가 상기 제3 공유 채널들을 통해 상기 추가 공유 데이터 라인들로 상기 데이터 신호들을 공급할 수 있다. 상기 제2 구동 모드에서, 상기 제3 소스 구동부가 상기 제4 공유 채널들을 통해 상기 추가 공유 데이터 라인들로 상기 데이터 신호들을 공급할 수 있다.
일 실시예에 의하면, 상기 표시 장치는, 상기 제1 공유 채널들과 상기 제1 소스 구동부에 포함되는 복수의 제1 출력 버퍼들 사이에 각각 연결되며, 제1 제어 신호에 의해 공통으로 제어되는 복수의 제1 스위치들; 및 상기 제2 공유 채널들과 상기 제2 소스 구동부에 포함되는 제2 출력 버퍼들과 상기 제2 공유 채널들 사이에 각각 연결되며, 제2 제어 신호에 의해 공통으로 제어되는 복수의 제2 스위치들을 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 패널은, 표시 패널의 상기 주변 영역에 배치되며, 상기 제1 공유 채널들에 접촉하는 제1 패드들; 표시 패널의 상기 주변 영역에 배치되며, 상기 제2 공유 채널들에 접촉하는 제2 패드들; 상기 제1 패드들을 통해 상기 제1 공유 채널들과 전기적으로 연결되며, 상기 주변 영역에 포함되는 팬아웃 영역으로 연장되는 제1 공유 팬아웃 라인들; 상기 제2 패드들을 통해 상기 제2 공유 채널들과 전기적으로 연결되며, 상기 팬아웃 영역으로 연장되는 제2 공유 팬아웃 라인들; 및 상기 제1 공유 팬아웃 라인들과 상기 제2 공유 팬아웃 라인들을 일대일로 연결하며, 상기 팬아웃 영역에 배치되는 복수의 연결 라인들을 더 포함할 수 있다. 상기 제1 공유 팬아웃 라인들 중 j번째(단, j는 자연수) 제1 공유 팬아웃 라인과 상기 제2 공유 팬아웃 라인들 중 (k+1-j)번째(단, k는 j 이상의 자연수) 제2 공유 팬아웃 라인은, 상기 연결 라인들 중 하나를 통해 연결될 수 있다.
본 발명의 실시예들에 따른 표시 장치에 있어서, 서로 인접한 소스 구동부들 사이의 경계에 대응하는 소정의 데이터 라인들(예를 들어, 공유 데이터 라인들)을 상기 서로 인접한 소스 구동부들이 공유하며 서로 교번하여 데이터 신호를 공급함으로써, 인접한 소스 구동부들 사이의 출력 편차가 상쇄 및/또는 제거될 수 있다. 이에 따라, 소스 구동부들의 출력 편차에 따른 화질 불량이 개선될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면이다.
도 2는 도 1의 표시 장치의 AA 영역을 확대한 일 예를 개략적으로 나타내는 도면이다.
도 3a는 도 2의 표시 장치를 I-I' 라인을 따라 자른 일 예를 나타내는 단면도이다.
도 3b는 도 2의 표시 장치를 II-II' 라인을 따라 자른 일 예를 나타내는 단면도이다.
도 4a는 도 1의 표시 장치에 포함되는 소스 구동부들과 채널들의 연결의 일 예를 나타내는 도면이다.
도 4b는 도 1의 표시 장치에 포함되는 소스 구동부들과 채널들의 연결의 일 예를 나타내는 도면이다.
도 5는 도 4a 및 도 4b의 스위치들에 인가되는 제어 신호들의 일 예를 나타내는 파형도이다.
도 6a 및 도 6b는 제1 구동 모드에서 공유 채널들이 데이터 신호를 출력하는 일 예를 설명하기 위한 도면들이다.
도 7a 및 도 7b는 제2 구동 모드에서 공유 채널들이 데이터 신호를 출력하는 일 예를 설명하기 위한 도면들이다.
도 8은 도 1의 표시 장치의 AA 영역을 확대한 일 예를 개략적으로 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면이다.
도 1을 참조하면, 표시 장치(1000)는 표시 패널(100), 게이트 구동부(200)(또는, 주사 구동부), 복수의 소스 구동부들(SIC)을 포함하는 데이터 구동부(300), 및 타이밍 제어부(400)를 포함할 수 있다.
표시 장치(1000)는 복수의 유기 발광 소자들을 포함하는 유기 발광 장치로 구현될 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 액정 표시 장치, 플라즈마 표시 장치, 퀀텀닷 표시 장치, 무기 발광 소자들을 포함하는 표시 장치 등으로 구현될 수도 있다.
표시 패널(100)은 영상을 표시하는 표시 영역(DA) 및 표시 영역(DA) 외곽의 주변 영역(NDA)을 포함할 수 있다. 또한, 표시 패널(100)은 게이트 라인(GL), 데이터 라인(DL, 공유 데이터 라인(SDL)을 포괄함), 및 화소(PX)를 포함할 수 있다. 화소(PX)는 게이트 라인(GL) 및 데이터 라인(DL, 또는 공유 데이터 라인(SDL))에 의하여 구획된 영역에 위치할 수 있다.
화소(PX)는 게이트 라인(GL) 및 데이터 라인(DL)에 전기적으로 연결되고, 게이트 라인(GL)을 통해 제공된 게이트 신호에 응답하여 데이터 라인(DL)을 통해 데이터 신호를 수신하며, 데이터 신호에 상응하여 백라이트(미도시)로부터 공급되는 빛의 방출량을 제어함으로써, 데이터 신호에 상응하는 휘도를 표시할 수 있다. 예를 들어, 화소(PX)는 스위칭 소자, 액정 커패시터 및 스토리지 커패시터를 포함하고, 스위칭 소자는 게이트 라인(GL) 및 데이터 라인(DL)에 전기적으로 연결되며, 액정 커패시터는 스위칭 소자에 연결되고, 스토리지 커패시터는 액정 커패시터에 연결될 수 있다. 다만, 이는 예시적인 것으로서, 화소(PX)는 스위칭 소자, 유기 발광 다이오드(또는 무기 발광 소자) 및 스토리지 커패시터를 포함할 수도 있다.
게이트 구동부(200)는, 타이밍 제어부(400)로부터 게이트 제어 신호(GCS)를 수신하고, 게이트 제어 신호(GCS)에 기초하여 게이트 신호를 생성하며, 게이트 신호를 게이트 라인(GL)에 제공할 수 있다. 게이트 구동부(200)는 게이트 신호를 순차적으로 출력하는 시프트 레지스터(shift register)를 포함할 수 있다. 도 1 에는 하나의 게이트 구동부(200)만이 도시되어 있으나, 복수의 게이트 구동부들(200)이 표시 장치(1000)에 구비될 수도 있다.
데이터 구동부(300)는 타이밍 제어부(400)로부터 데이터 제어 신호(DCS) 및 영상 데이터(DATA)를 수신하고, 영상 데이터(DATA)에 대응하는 데이터 신호들을 생성할 수 있다. 데이터 신호들은 각각 출력 채널(CH)을 통해 데이터 라인(DL)에 제공되고, 공유 채널들(SC1, SC2) 중 하나를 통해 공유 데이터 라인(SDL)에 제공될 수 있다.
데이터 구동부(300)는 복수의 소스 구동부들(SIC)을 포함할 수 있다. 실시예에 따라, 소스 구동부들(SIC) 각각은 구동 칩 또는 구동 IC(integrated circuit) 형태로 제공될 수 있다.
일 실시예에서, 소스 구동부들(SIC) 각각은 소스 구동 회로 필름(30) 상에 실장되고, 인쇄 회로 기판/또는 케이블을 경유하여 타이밍 제어부(400)에 연결될 수 있다. 예를 들어, 제1 소스 구동부(SIC1)가 실장되는 소스 구동 회로 필름(30)에는 제1 소스 구동부(SIC1)의 출력 단에 연결되는 출력 채널(CH) 및 제1 공유 채널(SC1)이 포함될 수 있다. 출력 채널(CH) 및 제1 공유 채널(SC1)은 복수로 제공된다.
또한, 제2 소스 구동부(SIC2)가 실장되는 소스 구동 회로 필름(예를 들어, 도 2에 32로 도시됨)에는 제2 소스 구동부(SIC2)의 출력 단에 연결되는 출력 채널(CH) 및 제2 공유 채널(SC2)이 포함될 수 있다. 여기서, 공유 채널들(SC1, SC2)은 복수의 출력 채널(CH)들 중 연결 라인(CL)에 의해 연결되는 일부를 지칭한다.
한편, 실시예에 따라, 출력 채널(CH) 및 공유 채널들(SC1, SC2)은 각각 팬아웃 라인(FL)들을 통해 데이터 라인(DL) 및 공유 데이터 라인(SDL)에 연결될 수 있다. 팬아웃 라인(FL)은 표시 패널(100)의 주변 영역(PA)에 형성될 수 있다.
일 실시예에서, 제1 소스 구동부(SIC1)에 연결되는 제1 공유 채널(SC1)과 제2 소스 구동부(SIC2)에 연결되는 제2 공유 채널(SC2)은 공통으로 공유 데이터 라인(SDL)에 연결될 수 있다. 이 경우, 제1 및 제2 공유 채널들(SC1, SC2)은 서로 교번하여 공유 데이터 라인(SDL)에 데이터 신호를 공급할 수 있다. 또한, 공유 데이터 라인(SDL)은 데이터 라인들 중 공유 채널들(SC1, SC2)에 연결되는 일부를 지칭한다.
고해상도화, 표시 패널의 대형화에 따라, 화소(PX)들 각각의 데이터 충전 시간 및 충전율에 차이가 발생된다. 특히, 복수의 소스 구동부들(SIC)의 특성 편차(출력 편차), 소스 구동부들(SIC)의 데이터 신호 출력 순서에 따른 전원 변동 등에 의해 소스 구동부들(SIC) 경계에 대응하는 데이터 라인에 연결된 화소들 사이의 데이터 충전률 차이가 크게 발생한다. 따라서, 상기 충전률 차이에 따른 영상 편차와 같은 화질 불량이 시인될 수 있다.
본 발명의 실시예들에 따른 표시 장치(1000)는 서로 인접한 소스 구동부들(SIC) 사이의 경계에 대응하는 소정의 데이터 라인들(예를 들어, 공유 데이터 라인(SDL))에 상기 서로 인접한 소스 구동부들(SIC)이 시분할로 데이터 신호를 공급함으로써, 인접한 소스 구동부들(SIC) 사이의 출력 편차가 상쇄 및/또는 제거될 수 있다. 이에 따라, 소스 구동부들(SIC)의 출력 편차에 따른 화질 불량이 개선될 수 있다.
타이밍 제어부(400)는 게이트 구동부(200) 및 데이터 구동부(300, 소스 구동부들(SIC))를 제어할 수 있다. 타이밍 제어부(400)는 외부로부터 제어 신호(예를 들어, 클럭 신호를 포함하는 제어 신호)를 수신하고, 제어 신호에 기초하여 게이트 제어 신호(GCS) 및 데이터 제어 신호(DCS)를 생성할 수 있다. 타이밍 제어부(400)는 게이트 제어 신호(GCS)를 게이트 구동부(200)에 제공하고, 데이터 제어 신호(DCS)를 데이터 구동부(300)에 제공할 수 있다.
또한, 타이밍 제어부(400)는 외부(예를 들어, 그래픽 프로세서)로부터 제공된 입력 데이터(또는, 원시 영상 데이터)를 재정렬하여 영상 데이터(DATA, 또는 프레임 영사 데이터)를 생성하고, 영상 데이터(DATA)를 데이터 구동부(300)에 제공할 수 있다. 타이밍 제어부(400)는 직렬 인터페이스(또는, 고속 직렬 인터페이스)를 이용하여 영상 데이터(DATA)를 패킷 형태로 소스 구동부들(SIC) 각각에 직렬로 전송할 수 있다.
일 실시예에서, 제1 공유 채널(SC1)로부터 공유 데이터 라인(SDL)으로 데이터 신호가 공급되면서 제2 공유 채널(SC2)로부터 공유 데이터 라인(SDL)으로부터 데이터 신호가 공급되지 않는 제1 구동 모드에서, 타이밍 제어부(400)는 소스 구동부들(SIC)에 공급될 영상 데이터(DATA)의 배열 순서를 바꾸지 않고 소스 구동부들(SIC)에 영상 데이터(DATA)를 공급할 수 있다. 제1 공유 채널(SC1)로부터 공유 데이터 라인(SDL)으로 데이터 신호가 공급되지 않으면서 제2 공유 채널(SC2)로부터 공유 데이터 라인(SDL)으로 데이터 신호가 공급되는 제2 구동 모드에서, 타이밍 제어부(400)는 제2 공유 채널(SC2, 예를 들어, 복수의 제2 공유 채널들)에 대응하는 영상 데이터(DATA)의 배열 순서를 반전시켜 영상 데이터(DATA)를 공급할 수 있다. 이에 따라, 표시될 영상에 부합하는 데이터 신호가 구동 모드에 따라 제1 소스 구동부(SIC1) 또는 제2 소스 구동부(SIC2)로부터 공유 데이터 라인(SDL)으로 정확히 공급될 수 있다.
도 2는 도 1의 표시 장치의 AA 영역을 확대한 일 예를 개략적으로 나타내는 도면이다.
도 1 및 도 2를 참조하면, 서로 인접하는 제1 및 제2 소스 구동부들(SIC1, SIC2)은 제1 내지 제6 공유 데이터 라인들(SDL1 내지 SDL6)을 공유할 수 있다. 도 2에는 제1 및 제2 소스 구동부들(SIC1, SIC2)이 6개의 데이터 라인들을 공유하는 것으로 도시되었으나, 공유 데이터 라인들의 개수가 이에 한정되는 것은 아니다.
제1 소스 구동부(SIC1)는 제1 소스 구동 회로 필름(31)에 실장되고, 제2 소스 구동부(SIC2)는 제2 소스 구동 회로 필름(32)에 실장 또는 집적될 수 있다. 제1 및 제2 소스 구동 회로 필름들(31, 32)은 TCP(Tape Carrier Package), COF(Chip On Flexible Board 또는 Chip On Film), 또는 FPC(Flexible Printed Circuit) 형태로 표시 패널(100)에 부착될 수 있다.
일 실시예에서, 제1 및 제2 소스 구동 회로 필름들(31, 32)은 연성 인쇄 회로 필름으로 구성되며, 제1 및 제2 소스 구동 회로 필름들(31, 32)의 일부가 표시 패널(100)의 일 측면을 감싸도록 표시 패널(100)의 배면 쪽으로 벤딩되어 부착될 수 있다.
다만, 이는 예시적인 것으로서, 제1 및 제2 소스 구동부들(SIC1, SIC2) 중 적어도 하나는 표시 패널(100)의 주변 영역(PA) 상에 직접 실장될 수도 있다.
제1 소스 구동 회로 필름(31)은 주변 영역(PA) 상에 마련된 제1 패드들(PD1)에 연결될 수 있다. 실시예에 따라, 제1 소스 구동 회로 필름(31)은 제1 소스 구동부(SIC1)의 출력 단과 제1 패드들(PD1) 사이에 연결되는 복수의 출력 채널들(CHi-1, CHi-2) 및 복수의 공유 채널들(SC1-1 내지 SC1-6, 또는, 제1 공유 채널들)을 포함할 수 있다. 제1 공유 채널들(SC1-1 내지 SC1-6)은 각각 제1 소스 구동부(SIC1)의 출력 단에 포함되는 버퍼(BF)들에 일대일로 연결될 수 있다. 여기서, 제1 공유 채널들(SC1-1 내지 SC1-6)은 제1 채널 그룹(CG1)으로 정의될 수 있다.
제1 소스 구동부(SIC1)는 일반적인 출력 채널(CH)을 통해 데이터 라인(DL)으로 데이터 신호를 공급할 수 있다. 예를 들어, i-2번째(단, i는 2 이상의 정수) 출력 채널(CHi-2)은 제1 패드들(PD1)을 통해 i-2번째 데이터 라인(DLi-2)에 연결되고, i-1번째 출력 채널(CHi-1)은 제1 패드들(PD1)을 통해 i-1번째 데이터 라인(DLi-1)에 연결될 수 있다. 제1 소스 구동부(SIC1)는 i-2번째 출력 채널(CHi-2)로 i-2번째 데이터 라인(DLi-2)에 대응하는 데이터 신호를 공급하고, i-1번째 출력 채널(CHi-1)로 i-1번째 데이터 라인(DLi-1)에 대응하는 데이터 신호를 공급할 수 있다. i-2번째 데이터 라인(DLi-2) 및 i-1번째 데이터 라인(DLi-1)은 제1 패드들(PD1)로부터 표시 영역(DA)으로 연장되도록 표시 패널(100)에 형성될 수 있다. 실시예에 따라, 표시 패널(100)의 주변 영역(PA)에는 제1 패드들(PD1)과 i-2번째 데이터 라인(DLi-2) 및 i-1번째 데이터 라인(DLi-1) 각각을 연결하는 팬아웃 라인들이 더 배치될 수 있다. i-2번째 데이터 라인(DLi-2) 및 i-1번째 데이터 라인(DLi-1)은 각각 i-2번째 화소열과 i-1번째 화소열에 연결될 수 있다.
제1 소스 구동부(SIC1)는 제1 채널 그룹(CG1)을 통해 공유 데이터 라인들(SDL1 내지 SDL6)로 데이터 신호들을 공급할 수 있다. 제1 채널 그룹(CG1)에 포함되는 제1 공유 채널들(SC1-1 내지 SC1-6)은 제1 패드들(PD1)을 통해 제1 내지 제6 공유 데이터 라인들(SDL1 내지 SDL6)에 연결될 수 있다.
제2 소스 구동 회로 필름(32)은 주변 영역(PA) 상에 마련된 제2 패드들(PD2)에 연결될 수 있다. 실시예에 따라, 제2 소스 구동 회로 필름(32)은 제2 소스 구동부(SIC2)의 출력 단과 제2 패드들(PD2) 사이에 연결되는 복수의 출력 채널들(CHi+6, CHi+7) 및 복수의 공유 채널들(SC2-1 내지 SC2-6, 또는, 제2 공유 채널들)을 포함할 수 있다. 제2 공유 채널들(SC2-1 내지 SC2-6)은 각각 제2 소스 구동부(SIC2)의 출력 단에 포함되는 버퍼(BF)들에 일대일로 연결될 수 있다. 여기서, 제2 공유 채널들(SC2-1 내지 SC2-6)은 제2 채널 그룹(CG2)으로 정의될 수 있다.
i+6번째 출력 채널(CHi+6)은 제2 패드들(PD2)을 통해 i+6번째 데이터 라인(DLi+6)에 연결되고, i+7번째 출력 채널(CHi+7)은 제2 패드들(PD2)을 통해 i+7번째 데이터 라인(DLi+7)에 연결될 수 있다. 제2 소스 구동부(SIC2)는 i+6번째 출력 채널(CHi+6)로 i+6번째 데이터 라인(DLi+6)에 대응하는 데이터 신호를 공급하고, i+7번째 출력 채널(CHi+7)로 i+7번째 데이터 라인(DLi+7)에 대응하는 데이터 신호를 공급할 수 있다. i+6번째 데이터 라인(DLi+6) 및 i+7번째 데이터 라인(DLi+7)은 제2 패드들(PD2)로부터 표시 영역(DA)으로 연장되도록 표시 패널(100)에 형성될 수 있다. 실시예에 따라, 표시 패널(100)의 주변 영역(PA)에는 제2 패드들(PD2)과 i+6번째 데이터 라인(DLi+6) 및 i+7번째 데이터 라인(DLi+7) 각각을 연결하는 팬아웃 라인들이 더 배치될 수 있다.
제2 소스 구동부(SIC2)는 제2 채널 그룹(CG2)을 통해 공유 데이터 라인들(SDL1 내지 SDL6)로 데이터 신호들을 공급할 수 있다. 제2 채널 그룹(CG2)에 포함되는 제2 공유 채널들(SC1-2 내지 SC2-6)은 제2 패드들(PD2)에 연결되는 연결 라인들(CL1 내지 CL6)을 통해 제1 내지 제6 공유 데이터 라인들(SDL1 내지 SDL6)에 전기적으로 연결될 수 있다. 실시예에 따라, 제2 채널 그룹(CG2)에 대응하는 제2 패드들(PD2)의 일부로부터 표시 패널(100)을 향해 연장되는 팬아웃 라인 또는 데이터 라인은 제거된다(존재하지 않는다).
다시 말하면, 공유 데이터 라인들(SDL1 내지 SDL2)의 개수는 제1 및 제2 공유 채널들(SC1-1 내지 SC1-6, SC2-1 내지 SC2-6)의 개수의 총합의 절반일 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 제1 및 제2 공유 채널들(SC1-1 내지 SC1-6, SC2-1 내지 SC2-6)의 개수의 총합은 12이고, 6개의 공유 데이터 라인들(SDL1 내지 SDL6)이 제1 및 제2 공유 채널들(SC1-1 내지 SC1-6, SC2-1 내지 SC2-6)에 연결될 수 있다.
실시예에 따라, 제1 및 제2 채널 그룹들(CG1, CG2)은 연속하여 배치될 수 있다. 제1 공유 채널들(SC1-1 내지 SC1-6) 및 제2 공유 채널들(SC2-1 내지 SC2-6)은 연속하여 배치될 수 있다.
제1 내지 제6 공유 데이터 라인들(SDL1 내지 SDL6)은 제1 패드들(PD1)로부터 표시 영역(DA)으로 연장되도록 표시 패널(100)에 형성될 수 있다. 다만, 이는 예시적인 것으로서, 제1 내지 제6 공유 데이터 라인들(SDL1 내지 SDL6) 중 적어도 일부는 제1 패드들(PD1)이 아닌 제2 패드들(PD2)로부터 연장되도록 형성될 수 있다. 제1 내지 제6 공유 데이터 라인들(SDL1 내지 SDL6)은 실질적으로 i번째 내지 i+5번째 데이터 라인들(예를 들어, DLi 내지 DLi+5로 설명될 수 있음)에 대응할 수 있다. 따라서, 제1 내지 제6 공유 데이터 라인들(SDL1 내지 SDL6)은 각각 i번째 화소열 내지 i+5번째 화소열에 연결될 수 있다.
실시예에 따라, 제1 채널 그룹(CG1)과 제2 채널 그룹(CG2)은 서로 쌍을 형성하여 공유 데이터 라인들(SDL1 내지 SDL6)에 각각 공통으로 연결될 수 있다. 일 실시예에서, 표시 패널(100)은 제1 공유 채널들(SCl-1 내지 SCl-6)과 제2 공유 채널들(SC2-1 내지 SC2-6)을 일대일로 연결하는 연결 라인들(CL1 내지 CL6)을 포함할 수 있다. 연결 라인들(CL1 내지 CL6)은 표시 패널(100)의 주변 영역(PA)에 배치될 수 있다.
일 실시예에서, 연결 라인들(CL1 내지 CL6)은 제1 및 제2 소스 구동 회로 필름들(31, 32)의 적어도 일부에 중첩하여 배치될 수 있다. 다만, 이는 예시적인 것으로서, 연결 라인들(CL1 내지 CL6)의 적어도 일부는 패드들(PD1, PD2)과 표시 영역(DA) 사이의 주변 영역(PA)에 배치될 수도 있다.
실시예 따라, 연결 라인들(CL1 내지 CL6)의 추가에 따른 공정 증가를 방지하기 위해, 연결 라인들(CL1 내지 CL6)은 모두 동일 층에 배치될 수 있다. 이 때, 연결 라인들(CL1 내지 CL6) 각각이 서로 접촉되거나 단락되는 것이 방지되어야 한다. 따라서, 일 실시예에서, 제1 채널 그룹(CG1)의 j번째(단, j는 k 이하의 자연수) 제1 공유 채널(예를 들어, SC1-j)과 제2 채널 그룹의 (k+1-j)번째(단, k는 자연수) 공유 채널(예를 들어, SC2-(k+1-j))은, 연결 라인들(CL1 내지 CL6) 중 하나를 통해 연결될 수 있다.
예를 들어, 제1 연결 라인(CL1)은 첫 번째 제1 공유 채널(SC1-1)과 마지막 제2 공유 채널(즉, 6번째 제2 공유 채널(SC2-6))을 전기적으로 연결할 수 있다. 마찬가지로, 제2 연결 라인(CL2)은 2번째 제1 공유 채널(SC1-2)과 5번째 제2 공유 채널(SC2-5)을 전기적으로 연결할 수 있다. 나머지 연결 라인들도 이와 동일한 규칙으로 제1 공유 채널들과 제2 공유 채널들을 일대일로 연결할 수 있다. 이에 따라, 연결 라인들(CL1 내지 CL6)은 서로 교차하거나 단락되지 않고 모두 동일한 절연층 상에 한번의 공정으로 형성될 수 있다.
일 실시예에서, 연결 라인들(CL1 내지 CL6) 각각의 제1 단부는 제1 패드들(PD1) 중 하나에 연결되고, 연결 라인들(CL1 내지 CL6) 각각의 제2 단부는 제2 패드들(PD2) 중 하나에 연결될 수 있다. 이에 따라, 제1 채널 그룹(CG1) 및 제2 채널 그룹(CG2) 각각이 공유 데이터 라인들(SDL1 내지 SDL6)에 데이터 신호들을 공급할 수 있다. 다만, 제1 채널 그룹(CG1)이 공유 데이터 라인들(SDL1 내지 SDL6)에 데이터 신호들을 공급하는 경우, 제2 채널 그룹(CG2)으로부터 공유 데이터 라인들(SDL1 내지 SDL6)로 데이터 신호들이 전달되지 않는다. 또한, 제2 채널 그룹(CG2)이 공유 데이터 라인들(SDL1 내지 SDL6)로 데이터 신호들을 공급하는 경우, 제1 채널 그룹(CG1)으로부터 공유 데이터 라인들(SDL1 내지 SDL6)로 데이터 신호들이 전달되지 않는다. 공유 데이터 라인들(SDL1 내지 SDL6)에 데이터 신호를 공급하는 구동 방식은 도 4a 이하를 참조하여 구체적으로 설명하기로 한다.
도 3a는 도 2의 표시 장치를 I-I' 라인을 따라 자른 일 예를 나타내는 단면도이다.
도 1 내지 도 3a를 참조하면, 표시 패널(100)의 주변 영역(PA)의 일부 상에 제1 소스 구동부(SIC1)가 실장된 제1 소스 구동 회로 필름(30)이 배치될 수 있다.
연결 라인들(CL1 내지 CL6)은 제1 공유 채널들(SC1-1 내지 SC1-6)과 제2 공유 채널들(SC2-1 내지 SC2-6)을 일대일로 연결하기 위해 표시 패널(100)의 주변 영역(PA)에 배치될 수 있다. 예를 들어, 표시 패널(100)의 기판(SUB) 상에 제1 내지 제6 연결 라인들(CL1 내지 CL6)이 배치될 수 있다. 또한, 연결 라인들(CL1 내지 CL6)은 동일 층 상에 동일 공정으로 형성될 수 있다. 연결 라인들(CL1 내지 CL6)은 금속, 투명 도전 물질 등의 도전 물질을 포함할 수 있다.
도 3a에는 연결 라인들(CL1 내지 CL6)이 기판(SUB) 상에 배치되는 것으로 개시되었으나, 연결 라인들(CL1 내지 CL6)과 기판(SUB) 사이에는 적어도 하나의 절연층, 적어도 하나의 도전 패턴이 위치할 수도 있다. 예를 들어, 연결 라인들(CL1 내지 CL6) 하부에는 화소의 트랜지스터 구성을 위한 반도체층, 게이트 전극, 신호 전달 라인 등이 배치될 수 있다.
일 실시예에서, 데이터 라인(도 1의 DL) 및 공유 데이터 라인(도 3a의 SDL6)은 연결 라인들(CL1 내지 CL6)과 동일한 층에 배치될 수 있다. 다만, 이는 예시적인 것으로서, 데이터 라인(도 1의 DL) 및 공유 데이터 라인(도 3a의 SDL6)은 설계에 따라 연결 라인들(CL1 내지 CL6)과 다른 층에 배치될 수도 있다.
제1 절연층(INS1)은 연결 라인들(CL1 내지 CL6)을 커버하도록 배치될 수 있다. 제1 절연층(INS1)은 유기 물질, 무기 물질, 또는 유기 물질과 무기 물질의 혼합물을 포함할 수 있다.
제1 절연층(INS1) 상에는 복수의 패드들(PD1-4, PD1-5)이 배치될 수 있다. 예를 들어, 제1-4 및 제1-5 패드들(PD1-4, PD1-5)의 적어도 일부는 이에 대응하는 제4 및 제5 연결 라인들(CL4, CL5)에 중첩할 수 있다. 제1-4 및 제1-5 패드들(PD1-4, PD1-5)은 제1 패드들(PD1)에 포함되는 일부일 수 있다.
제1-4 패드(PD1-4)는 제1 절연층(INS1)을 관통하는 제1 컨택홀(CNT1)을 통해 제4 연결 라인(CL4)에 연결될 수 있다. 제1-5 패드(PD1-5)는 제1 절연층(INS1)을 관통하는 제2 컨택홀(CNT2)을 통해 제5 연결 라인(CL5)에 연결될 수 있다.
제2 절연층(INS2)이 제1 및 제2 패드들(PD1, PD2)의 측면을 커버하며, 제1 절연층(INS1) 상에 배치될 수 있다. 제2 절연층(INS2)은 제1 및 제2 패드들(PD1, PD2)의 상부면의 적어도 일부를 노출시킬 수 있다. 제1 절연층(INS1)은 유기 물질, 무기 물질, 또는 유기 물질과 무기 물질의 혼합물을 포함할 수 있다.
표시 패널(100) 상에 제3 및 제4 절연층들(INS3, INS4), 출력 채널들(CHi-1, CHi-2) 및 제1 공유 채널들(SC1-1 내지 SC1-5)을 포함하는 제1 소스 구동 회로 필름(31)이 배치될 수 있다.
제3 및 제4 절연층들(INS3, INS4)은 출력 채널들(CHi-1, CHi-2) 및 제1 공유 채널들(SC1-1 내지 SC1-5)을 외부로부터 보호하고, 다른 도전 물질들과의 단락을 방지하기 위해 배치될 수 있다.
도 3a에 도시된 바와 같이, 4번째 제1 공유 채널(SC1-4)은 제2 및 제3 절연층들(INS2, INS3)을 관통하는 제3 컨택홀(CNT3)을 통해 제1-4 패드(PD1-4)에 연결될 수 있다. 마찬가지로, 5번째 제1 공유 채널(SC1-5)은 제2 및 제3 절연층들(INS2, INS3)을 관통하는 제4 컨택홀(CNT4)을 통해 제1-5 패드(PD1-5)에 연결될 수 있다. 예를 들어, 제1 공유 채널들(SC1-1 내지 SC1-6)과 제1 패드들(PD1)은 이방 도전성 필름 등을 통해 전기적으로 연결될 수 있다.
이와 같이, 제1 공유 채널들(SC1-1 내지 SC1-6)은 제1 패드들(PD1)을 통해 연결 라인들(CL1 내지 CL6)에 각각 연결될 수 있다.
도 3b는 도 2의 표시 장치를 II-II' 라인을 따라 자른 일 예를 나타내는 단면도이다.
도 1 내지 도 3b를 참조하면, 제1 공유 채널들(SC1-1 내지 SC1-6)과 제2 공유 채널들(SC2-1 내지 SC2-6)은 연결 라인들(CL1 내지 CL6)을 통해 일대일로 연결될 수 있다.
기판(SUB) 상에 공유 데이터 라인들(SDL1 내지 SDL6) 및 연결 라인들(CL1 내지 CL6)이 배치될 수 있다. 실시예에 따라, 공유 데이터 라인들(SDL1 내지 SDL6)과 연결 라인들(CL1 내지 CL6)은 서로 다른 절연층 상에 배치될 수도 있다.
연결 라인들(CL1 내지 CL6)을 커버하는 제1 절연층(INS1) 상에 제1 패드들(PD1) 및 제2 패드들(PD2)이 배치될 수 있다. 예를 들어, 제1 소스 구동부(SIC1)에 대응하는 제1 패드들(PD1) 중 제1-6 패드(PD1-6)은 제5 컨택홀(CNT5)을 통해 제6 연결 라인(CL6)에 연결되고, 제2 소스 구동부(SIC2)에 대응하는 제2 패드들(PD2) 중 제2-1 패드(PD2-1)는 제6 컨택홀(CNT6)을 통해 제6 연결 라인(CL6)에 연결될 수 있다. 또한, 제1-6 패드(PD1-6)는 제7 컨택홀(CNT7)을 통해 제6 공유 데이터 라인(SDL6)에 연결될 수 있다.
제1 소스 구동 회로 필름(31)에 배치되는 6번째 제1 공유 채널(SC1-6)은 제1-6 패드(PD1-6)에 전기적으로 연결될 수 있다. 또한, 제2 소스 구동 회로 필름(32)에 배치되는 1번째 제2 공유 채널(SC2-1)은 제2-1 패드(PD2-1)에 전기적으로 연결될 수 있다.
이에 따라, 6번째 제1 공유 채널(SC1-6)을 통해 전달되는 데이터 신호 또는 1번째 제2 공유 채널(SC2-1)을 통해 전달되는 데이터 신호가 제6 공유 데이터 라인(SDL6)을 통해 화소로 공급될 수 있다.
도 4a 및 도 4b는 도 1의 표시 장치에 포함되는 소스 구동부들과 채널들의 연결의 일 예들을 나타내는 도면이고, 도 5는 도 4a 및 도 4b의 스위치들에 인가되는 제어 신호들의 일 예를 나타내는 파형도이다.
도 4a 및 도 4b는 제1 및 제2 소스 구동부들(SIC1, SIC2)의 출력 단들의 일부분만을 도시하고 있다. 즉, 제1 및 제2 소스 구동부들(SIC1, SIC2)은 복수의 출력 채널들을 더 포함할 수 있다. 예를 들어, 제1 및 제2 소스 구동부들(SIC1, SIC2) 각각은 966개의 출력 채널들을 포함하고, 이 중 6개의 출력 채널들이 공유 채널들(SC1-1 내지 SC1-6 또는 SC2-1 내지 SC2-6)로 정의 될 수 있다.
제1 소스 구동부(SIC1)의 제1 출력 채널(CH1)은 960번째 데이터 라인에 연결되고, 960번째 데이터 신호(D960)를 960번째 데이터 라인에 전달할 수 있다. 제1 출력 채널(CH1)은 출력 버퍼(BF0)에 연결될 수 있다. 한편, 제2 소스 구동부(SIC2)의 제2 출력 채널(CH2)은 967번째 데이터 라인에 연결되고, 967번째 데이터 신호(D967)를 967번째 데이터 라인에 전달할 수 있다.
제1 내지 제6 연결 라인들(CL1 내지 CL6)은 각각 제1 내지 제6 공유 팬아웃 라인들(SFL, 및/또는 제1 내지 제6 공유 데이터 라인들)에 전기적으로 연결될 수 있다.
예를 들어, 1번째 제1 공유 채널(SC1-1)과 6번째 제2 공유 채널(SC2-6)은 제1 연결 라인(CL1)에 연결되고, 제1 연결 라인(CL1)은 제1 공유 팬아웃 라인에 연결될 수 있다. 제1 공유 팬아웃 라인을 통해 961번째 데이터 신호(D961)가 961번째 데이터 라인으로 공급될 수 있다. 이와 마찬가지로, j번째 제1 공유 채널과 제2 채널 그룹의 (k+1-j)번째 공유 채널은, 제j 연결 라인을 통해 연결될 수 있다.
도 4a에 도시된 바와 같이, 일 실시예에서, 제1 소스 구동부(SIC1)는 제1 출력 버퍼들(BF1) 및 제1 스위치들(SW1)을 더 포함할 수 있다. 제1 출력 버퍼들(BF1)은 제1 공유 채널들(SC1-1 내지 SC1-6) 각각에 전기적으로 연결된다. 제1 스위치들(SW1)은 제1 출력 버퍼들(BF1)과 제1 공유 채널들(SC1-1 내지 SC1-6) 사이에 각각 연결되며, 제1 제어 신호(CS1)에 의해 공통으로 제어될 수 있다.
이와 유사하게, 제2 소스 구동부(SIC2)는 제2 출력 버퍼들(BF2) 및 제2 스위치들(SW2)을 더 포함할 수 있다. 제2 출력 버퍼들(BF2)은 제2 공유 채널들(SC2-1 내지 SC2-6) 각각에 전기적으로 연결된다. 제2 스위치들(SW2)은 제2 출력 버퍼들(BF2)과 제2 공유 채널들(SC2-1 내지 SC2-6) 사이에 각각 연결되며, 제2 제어 신호(CS2)에 의해 공통으로 제어될 수 있다.
일 실시예에서, 제1 스위치들(SW1)은 제1 출력 버퍼들(BF1)의 입력 단에 연결될 수도 있다. 마찬가지로, 제2 스위치들(SW2)은 제2 출력 버퍼들(BF2)의 입력 단에 연결될 수도 있다.
일 실시예에서, 도 4b에 도시된 바와 같이, 제1 및 제2 스위치들(SW1, SW2)은 제1 및 제2 소스 구동부들(SIC1, SIC2) 외부에 포함될 수 있다. 예를 들어, 제1 및 제2 스위치들(SW1, SW2)은 제1 및 제2 소스 구동 회로 필름들(예를 들어, 도2에 31, 32로 도시됨)에 배치될 수 있다.
또한, 제1 스위치들(SW1) 중 적어도 일부는 제1 공유 채널들(SC1-1 내지 SC1-6)과 연결 라인들(CL1 내지 CL6) 사이에 위치하고, 제2 스위치들(SW2) 중 적어도 일부는 제2 공유 채널들(SC2-1 내지 SC2-6)과 연결 라인들(CL1 내지 CL6) 사이에 위치할 수 있다.
일 실시예에서, 제1 및 제2 스위치들(SW1, SW2)은 p-타입 트랜지스터 및 n-타입 트랜지스터 중 하나로 구현될 수 있다. 도 5에 도시된 바와 같이, 제1 및 제2 스위치들(SW1, SW2)은 p-타입 트랜지스터들이고, 제1 및 제2 제어 신호들(CS1, CS2)의 논리 로우 레벨에 응답하여 턴-온될 수 있다. 다만, 이는 예시적인 것으로서, 제1 및 제2 스위치들(SW1, SW2) 및 제1 및 제2 제어 신호들(CS1, CS2)의 파형이 이에 한정되는 것은 아니다.
제1 기간(P1) 동안, 제1 제어 신호(CS1)에 응답하여 제1 스위치들(SW1)이 턴-온되고, 제2 스위치들(SW2)이 턴-오프될 수 있다. 이에 따라, 제1 기간(P1)에는 제1 공유 채널들(SC1-1 내지 SC1-6)을 통해 공유 팬아웃 라인들(SFL)로 961번째 내지 966번째 데이터 신호들(D961 내지 D966)이 전달될 수 있다. 여기서, 제1 공유 채널들(SC1-1 내지 SC1-6)을 통해 데이터 신호를 전송하는 제1 기간(P1)은 제1 구동 모드에 대응할 수 있다.
제2 기간(P2) 동안, 제2 제어 신호(CS2)에 응답하여 제2 스위치들(SW2)이 턴-온되고, 제1 스위치들(SW1)이 턴-오프될 수 있다. 이에 따라, 제2 기간(P2)에는 제2 공유 채널들(SC2-1 내지 SC2-6)을 통해 공유 팬아웃 라인들(SFL)로 961번째 내지 966번째 데이터 신호들(D961 내지 D966)이 전달될 수 있다. 여기서, 제1 공유 채널들(SC1-1 내지 SC1-6)을 통해 데이터 신호를 전송하는 제2 기간(P2)은 제2 구동 모드에 대응할 수 있다.
일 실시예에서, 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)는 각각 기 설정된 프레임 주기로 턴-온 레벨을 가질 수 있다. 예를 들어, 제1 기간(P1) 및 제2 기간(P2)은 각각 하나의 프레임 기간일 수 있다. 이 경우, 제1 및 제2 소스 구동부들(SIC1, SIC2)이 매 프레임 서로 교번하여 공유 팬아웃 라인들(SFL)로 데이터 신호들(D961 내지 D966)을 공급할 수 잇다.
이와 같이, 제1 및 제2 소스 구동부들(SIC1, SIC2)의 일부 출력들이 일부 데이터 라인들(즉, 공유 데이터 라인들)을 공유함으로써, 제1 및 제2 소스 구동부들(SIC1, SIC2) 사이의 출력 편차에 따른 화질 편차(얼룩 등)가 개선될 수 있다.
다만, 제2 구동 모드에서, 961번째 데이터 신호(D961)는 6번째 제2 공유 채널(SC2-6)을 통해 공급되고, 966번째 데이터 신호(D966)는 1번째 제2 공유 채널(SC2-1)을 통해 공급되어야 한다. 즉, 제2 구동 모드에서, 제2 공유 채널들(SC2-1 내지 SC2-6)은 공유 팬아웃 라인들(SFL) 및 공유 데이터 라인들과 역순으로 연결된다. 이에 따라, 제2 소스 구동부(SIC2)로 공급되는 영상 데이터의 입력 순서가 재정렬되어야 한다.
도 6a 및 도 6b는 제1 구동 모드에서 공유 채널들이 데이터 신호를 출력하는 일 예를 설명하기 위한 도면들이고, 도 7a 및 도 7b는 제2 구동 모드에서 공유 채널들이 데이터 신호를 출력하는 일 예를 설명하기 위한 도면들이다.
도 1, 도 6a, 도 6b, 도 7a, 및 도 7b를 참조하면, 제1 구동 모드 및 제2 구동 모드에 따라 채널 그룹들(CG1 내지 CG4) 중 일부만이 데이터 라인들(또는 공유 데이터 라인들)에 전기적으로 연결될 수 있다. 도 6a 내지 도 7b에는 채널 그룹들(CG1 내지 CG4)이 각각 3개씩의 공유 채널들을 포함하는 것으로 도시되었으나, 공유 채널들의 개수가 이에 한정되는 것은 아니다.
제1 소스 구동부(SIC1)는 제1 내지 제i-1(단, i는 1보다 큰 자연수) 데이터 신호들(D1 내지 Di-1)을 각각 출력하는 출력 채널들, 및 제i 내지 제i+2 데이터 신호들(Di 내지 Di+2)을 각각 출력하는 제1 공유 채널들을 포함하는 제1 채널 그룹(CG1)을 포함할 수 있다. 제1 공유 채널들은 제i 내지 제i+2 데이터 라인들(공유 데이터 라인들)에 연결될 수 있다.
제2 소스 구동부(SIC2)는 제i 내지 제i+2 데이터 신호들(Di 내지 Di+2)을 출력하는 제2 채널 그룹(CG2)을 포함할 수 있다. 제2 채널 그룹(CG2)은 제i 내지 제i+2 데이터 라인들에 연결될 수 있다. 제2 소스 구동부(SIC2)는 복수의 출력 채널들을 더 포함할 수 있다.
실시예에 따라, 표시 장치(1000)는 제2 소스 구동부(SIC2)의 마지막 출력 채널에 인접하여 배치되는 제3 소스 구동부(SIC3)를 더 포함할 수 있다. 이 경우, 제2 소스 구동부(SIC2)는 제j(단, j는 i+3보다 큰 자연수) 내지 제j+2 데이터 신호들(Dj 내지 Dj+2)을 출력하는 제3 채널 그룹(CG3)을 포함할 수 있다. 제3 채널 그룹(CG3)은 제j 내지 제j+2 데이터 라인들에 연결될 수 있다. 제j 내지 제j+2 데이터 라인들은 추가적인 공유 데이터 라인들일 수 있다.
일 실시예에서, 제3 채널 그룹(CG3)에 대한 구동 방식은 제1 채널 그룹(CG1)의 구동과 실질적으로 동일할 수 있다.
제3 소스 구동부(SIC3)는 제j 내지 제j+2 데이터 신호들(Dj 내지 Dj+2)을 출력하는 제4 채널 그룹(CG4)을 포함할 수 있다. 제4 채널 그룹(CG4)은 제j 내지 제j+2 데이터 라인에 연결될 수 있다. 일 실시예에서, 제4 채널 그룹(CG4)에 대한 구동 방식은 제2 채널 그룹(CG2)의 구동과 실질적으로 동일할 수 있다.
도 6a에 도시된 바와 같이, 제1 구동 모드에서, 제1 채널 그룹(CG1)이 제i 내지 제i+2 데이터 라인들에 전기적으로 연결되고, 제3 채널 그룹(CG3)이 제j 내지 제j+2 데이터 라인들에 전기적으로 연결될 수 있다. 이 경우, 제2 채널 그룹(CG2)과 제2 소스 구동부(SIC2) 사이의 전기적 연결이 끊어지고, 제4 채널 그룹(CG4)과 제3 소스 구동부(SIC3) 사이의 전기적 연결이 끊어진다. 제1 소스 구동부(SIC1)는 제1 채널 그룹(CG1)을 통해 제i 내지 제i+2 데이터 신호들(Di 내지 Di+2)을 이에 대응하는 화소들에 공급하고, 제2 소스 구동부(SIC2)는 제3 채널 그룹(CG3)을 통해 제j 내지 제j+2 데이터 신호들(Dj 내지 Dj+2)을 이에 대응하는 화소들에 공급할 수 있다.
타이밍 제어부(400)는 직렬 인터페이스 등을 이용하여 영상 데이터(DATA)를 소스 구동부들(SIC1 내지 SIC3)에 패킷 형태로 전송할 수 있다. 도 6b에 도시된 바와 같이, 제1 구동 모드에서, 타이밍 제어부(400)는 제i 내지 제i+2 데이터 라인들(공유 데이터 라인들)에 대응하는 제i 내지 제i+2 영상 데이터를 제1 소스 구동부(SIC1)에 공급할 수 있다.
도 7a에 도시된 바와 같이, 제2 구동 모드에서, 제2 채널 그룹(CG2)이 제i 내지 제i+2 데이터 라인들에 전기적으로 연결되고, 제4 채널 그룹(CG4)이 제j 내지 제j+2 데이터 라인들에 전기적으로 연결될 수 있다. 이 경우, 제1 채널 그룹(CG1)과 제1 소스 구동부(SIC1) 사이의 전기적 연결이 끊어지고, 제3 채널 그룹(CG3)과 제2 소스 구동부(SIC2) 사이의 전기적 연결이 끊어진다. 제2 소스 구동부(SIC2)는 제2 채널 그룹(CG2)을 통해 제i 내지 제i+2 데이터 신호들(Di 내지 Di+2)을 이에 대응하는 화소들에 공급하고, 제3 소스 구동부(SIC3)는 제4 채널 그룹(CG4)을 통해 제j 내지 제j+2 데이터 신호들(Dj 내지 Dj+2)을 이에 대응하는 화소들에 공급할 수 있다.
도 7b에 도시된 바와 같이, 제2 구동 모드에서, 타이밍 제어부(400)는 제i 내지 제i+2 데이터 라인들에 대응하는 제i 내지 제i+2 영상 데이터를 제2 소스 구동부(SIC2)에 공급할 수 있다. 도 2 및 도 4를 참조하여 설명한 바와 같이, 제2 채널 그룹(CG2)은 제i 내지 제i+2 데이터 라인들에 역순으로 연결되기 때문에, 제2 채널 그룹(CG2)에 공급되는 영상 데이터의 순서가 반전될 수 있다. 즉, 타이밍 제어부(400)는 제i+2 영상 데이터, 제i+1 영상 데이터, 제i 영상 데이터 순으로 제2 소스 구동부(SIC2)에 영상 데이터(DATA)를 공급할 수 있다. 이 때, 제2 소스 구동부(SIC2)로 공급되는 다른 영상 데이터(DATA)의 순서는 변하지 않는다.
예를 들어, 제i 내지 제i+2 데이터 신호들(Di 내지 Di+2)이 각각 R, G, B에 대응하는 경우, 제2 구동 모드에서 타이밍 제어부(400)는 B->G->R의 순서로 영상 데이터(DATA)를 제2 소스 구동부(SIC2)에 공급할 수 있다.
제2 채널 그룹(CG2)의 1번째 공유 채널은 제i+2 데이터 신호(Di+2)를 출력하고, 제2 채널 그룹(CG2)의 3번째 공유 채널은 제i 데이터 신호(Di)를 출력할 수 있다.
마찬가지로, 제j 내지 제j+2 데이터 라인에 대응하는 제i 내지 제i+2 영상 데이터는 제3 소스 구동부(SIC3)의 제4 채널 그룹(CG4)에 역순으로 공급될 수 있다.
이에 따라, 제1 구동 모드 및 제2 구동 모드에서 각각의 데이터 라인들에 부합하는 데이터 신호들이 화소들에 정확히 전달될 수 있다.
도 8은 도 1의 표시 장치의 AA 영역을 확대한 일 예를 개략적으로 나타내는 도면이다.
본 실시예에 따른 표시 장치는 연결 라인의 배치 위치를 제외하면 도 2에 따른 표시 장치와 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 8을 참조하면, 제1 소스 구동 회로 필름(31)은 주변 영역(PA) 상에 마련된 제1 패드들(PD1)에 연결될 수 있다. 제2 소스 구동 회로 필름(32)은 주변 영역(PA) 상에 마련된 제2 패드들(PD2)에 연결될 수 있다.
제1 공유 채널들을 포함하는 제1 채널 그룹(CG1)은 제1 소스 구동부(SIC1)와 제1 패드들(PD1)을 연결할 수 있다. 제1 채널 그룹(CG1)은 제1 소스 구동 회로 필름(31)에 배치된다. 제2 공유 채널들을 포함하는 제2 채널 그룹(CG2)은 제2 소스 구동부(SIC2)와 제2 패드들(PD2)을 연결할 수 있다. 제2 채널 그룹(CG2)은 제2 소스 구동 회로 필름(32)에 배치된다.
표시 패널(100)은 제1 공유 채널들에 접촉하는 제1 패드들(PD1) 및 제2 공유 채널들에 접촉하는 제2 패드들(PD2)을 포함할 수 있다. 제1 및 제2 패드들(PD1, PD2)은 주변 영역(PA)에 배치될 수 있다.
표시 패널(100)은 제1 공유 팬아웃 라인들(SFL1) 및 제2 공유 팬아웃 라인들(SFL2)을 더 포함할 수 있다. 제1 공유 팬아웃 라인들(SFL1)은 제1 공유 채널들(제1 채널 그룹(CG1))과 전기적으로 연결되며, 주변 영역(PA)에 포함되는 팬아웃 영역(FA)으로 연장될 수 있다. 제2 공유 팬아웃 라인들(SFL2)은 제2 공유 채널들(제2 채널 그룹(CG2))과 전기적으로 연결되며, 주변 영역(PA)에 포함되는 팬아웃 영역(FA)으로 연장될 수 있다.
표시 패널(100)은 복수의 연결 라인들(CL1, CL2, CL3)을 더 포함할 수 있다. 연결 라인들(CL1, CL2, CL3) 각각은 제1 공유 팬아웃 라인들(SFL1)과 제2 공유 팬아웃 라인들(SFL2)을 일대일로 연결할 수 있다. 연결 라인들(CL1, CL2, CL3)은 팬아웃 영역(FA)에 배치될 수 있다. 제1 및 제2 소스 구동부들(SIC1, SIC2) 사이의 거리가 상대적으로 먼 경우, 연결 라인들(CL1, CL2, CL3)은 팬아웃 영역(FA)에 배치되고, 연결 라인들(CL1, CL2, CL3)의 제1 단들은 제1 공유 팬아웃 라인들(SFL1)에 연결되며, 연결 라인들(CL1, CL2, CL3)의 제2 단들은 제2 공유 팬아웃 라인들(SFL2)에 각각 연결될 수 있다.
일 실시예에서, 연결 라인들(CL1, CL2, CL3)과 제1 및 제2 공유 팬아웃 라인들(SFL1, SFL2)은 표시 패널(100)의 서로 다른 절연층 상에 배치될 수 있다. 이에 따라, 팬아웃 라인들 사이의 단락이 방지된다.
제1 공유 팬아웃 라인들(SFL1) 중 j번째(단, j는 자연수) 제1 공유 팬아웃 라인과 제2 공유 팬아웃 라인들(SFL2) 중 (k+1-j)번째(단, k는 j 이상의 자연수) 제2 공유 팬아웃 라인은, 연결 라인들(CL1, CL2, CL3) 중 하나를 통해 연결될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치에 있어서, 서로 인접한 소스 구동부들(SIC1, SIC2) 사이의 경계에 대응하는 소정의 데이터 라인들(예를 들어, 공유 데이터 라인(SDL))을 상기 서로 인접한 소스 구동부들(SIC1, SIC2)이 공유하며 서로 교번하여 데이터 신호를 공급함으로써, 인접한 소스 구동부들(SIC1, SIC2) 사이의 출력 편차가 상쇄 및/또는 제거될 수 있다. 이에 따라, 소스 구동부들(SIC1, SIC2)의 출력 편차에 따른 화질 불량이 개선될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 게이트 구동부
300: 데이터 구동부 400: 타이밍 제어부
SIC1: 제1 소스 구동부 SIC2: 제2 소스 구동부
SDL: 공유 데이터 라인 FL: 팬아웃 라인
CL: 연결 라인 SC1-1~SC1-6: 제1 공유 채널들
CG1: 제1 채널 그룹 SC2-1~SC2-6: 제2 공유 채널들
CG2: 제2 채널 그룹 PD1: 제1 패드들
PD2: 제2 패드들 SW1: 제1 스위치
SW2: 제2 스위치

Claims (20)

  1. 복수의 데이터 라인들에 연결되는 복수의 화소들을 구비하는 표시 영역 및 상기 표시 영역 외곽의 주변 영역을 포함하는 표시 패널;
    상기 데이터 라인들 중 공유 데이터 라인들에 각각 연결되는 복수의 제1 공유 채널들을 포함하는 제1 채널 그룹;
    상기 공유 데이터 라인들에 각각 연결되는 복수의 제2 공유 채널들을 포함하는 제2 채널 그룹;
    상기 제1 채널 그룹에 연결되고, 상기 제1 채널 그룹을 통해 상기 공유 데이터 라인들로 데이터 신호들을 공급하는 제1 소스 구동부; 및
    상기 제2 채널 그룹들에 연결되고, 상기 제2 채널 그룹을 통해 상기 공유 데이터 라인들로 상기 데이터 신호들을 공급하는 제2 소스 구동부를 포함하고,
    상기 제1 채널 그룹과 상기 제2 채널 그룹은 쌍을 형성하여 상기 공유 데이터 라인들에 각각 공통으로 연결되는 것을 특징으로 하는 표시 장치.
  2. 제 1 항에 있어서, 상기 표시 패널은,
    상기 제1 공유 채널들과 상기 제2 공유 채널들을 일대일로 연결하기 위해, 상기 주변 영역에 배치되는 복수의 연결 라인들;
    상기 연결 라인들을 커버하며 배치되는 제1 절연층;
    상기 제1 절연층 상에 배치되고, 상기 제1 절연층을 관통하는 컨택홀을 통해 상기 연결 라인들에 연결되는 복수의 패드들; 및
    상기 패드들의 측면을 커버하며, 상기 제1 절연층 상에 배치되는 제2 절연층을 포함하고,
    상기 제1 및 제2 채널 그룹들은 상기 제2 절연층 상에 배치되고, 상기 패드들 각각에 접촉되는 것을 특징으로 하는 표시 장치.
  3. 제 2 항에 있어서, 상기 제1 채널 그룹의 j번째(단, j는 자연수) 공유 채널과 상기 제2 채널 그룹의 (k+1-j)번째(단, k는 j 이상의 자연수) 공유 채널은, 상기 연결 라인들 중 하나를 통해 연결되는 것을 특징으로 하는 표시 장치.
  4. 제 3 항에 있어서, 상기 제1 및 상기 제2 채널 그룹들은 상기 패드들에 대응하여 연속하여 배치되는 것을 특징으로 하는 표시 장치.
  5. 제 2 항에 있어서, 상기 패드들은,
    상기 제1 공유 채널들 각각에 접촉하는 제1 패드들; 및
    상기 제2 공유 채널들 각각에 접촉하는 제2 패드들을 포함하는 것을 특징으로 하는 표시 장치.
  6. 제 5 항에 있어서, 상기 연결 라인들 각각의 제1 단부는 상기 제1 패드들 중 하나에 연결되고, 상기 연결 라인들 각각의 제2 단부는 상기 제2 패드들 중 하나에 연결되는 것을 특징으로 하는 표시 장치.
  7. 제 5 항에 있어서, 상기 연결 라인들은 동일한 층에 배치되는 것을 특징으로 하는 표시 장치.
  8. 제 5 항에 있어서, 상기 표시 패널은,
    상기 제1 패드들 또는 상기 제2 패드들로부터 연장되어 상기 공유 데이터 라인들에 각각 연결되는 복수의 공유 팬아웃(fan-out) 라인들을 포함하는 것을 특징으로 하는 표시 장치.
  9. 제 5 항에 있어서, 상기 공유 팬아웃 라인들의 개수 및 상기 공유 데이터 라인들의 개수는 각각 상기 제1 및 제2 공유 채널들의 개수의 총합의 절반인 것을 특징으로 하는 표시 장치.
  10. 제 1 항에 있어서, 상기 제1 소스 구동부는,
    상기 제1 공유 채널들 각각에 전기적으로 연결되는 복수의 제1 출력 버퍼들; 및
    상기 제1 출력 버퍼들과 상기 제1 공유 채널들 사이에 각각 연결되며, 제1 제어 신호에 의해 공통으로 제어되는 복수의 제1 스위치들을 포함하고,
    상기 제2 소스 구동부는,
    상기 제2 공유 채널들 각각에 전기적으로 연결되는 복수의 제2 출력 버퍼들; 및
    상기 제2 출력 버퍼들과 상기 제2 공유 채널들 사이에 각각 연결되며, 제2 제어 신호에 의해 공통으로 제어되는 복수의 제2 스위치들을 포함하는 것을 특징으로 하는 표시 장치.
  11. 제 10 항에 있어서, 상기 제1 스위치들이 턴-온되는 경우, 상기 제2 스위치들이 턴-오프되고,
    상기 제2 스위치들이 턴-온되는 경우, 상기 제1 스위치들이 턴-오프되는 것을 특징으로 하는 표시 장치.
  12. 제 11 항에 있어서, 상기 제1 제어 신호 및 상기 제2 제어 신호는 각각 기 설정된 프레임 주기로 턴-온 레벨을 갖는 것을 특징으로 하는 표시 장치.
  13. 제 10 항에 있어서, 상기 제1 스위치들이 턴-온되는 제1 구동 모드에서, 상기 제1 공유 채널들을 통해 상기 공유 데이터 라인들로 상기 데이터 신호들이 공급되고,
    상기 제2 스위치들이 턴-온되는 제2 구동 모드에서, 상기 제2 공유 채널들을 통해 상기 공유 데이터 라인들로 상기 데이터 신호들이 공급되는 것을 특징으로 하는 표시 장치.
  14. 제 13 항에 있어서,
    상기 제1 구동 모드에서 제1 내지 제k 공유 데이터 라인들에 대응하는 제1 내지 제k 영상 데이터를 상기 제1 소스 구동부에 직렬로 공급하는 타이밍 제어부를 더 포함하는 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서, 상기 타이밍 제어부는, 상기 제2 구동 모드에서 상기 제1 구동 모드에서의 배열 순서의 역순으로 상기 제1 내지 제k 영상 데이터를 상기 제2 소스 구동부에 공급하는 것을 특징으로 하는 표시 장치.
  16. 제 15 항에 있어서, 상기 타이밍 제어부는, 상기 제1 내지 제k 공유 데이터 라인들을 제외한 나머지 데이터 라인들에 대응하는 영상 데이터는 상기 구동 모드와 관계 없이 배열 순서를 반전시키지 않고 상기 제1 및 제2 소스 구동부들에 공급하는 것을 특징으로 하는 표시 장치.
  17. 제 12 항에 있어서,
    추가 공유 데이터 라인들에 각각 연결되는 제3 공유 채널들을 포함하는 제3 채널 그룹;
    상기 추가 공유 데이터 라인들에 각각 연결되는 제4 공유 채널들을 포함하는 제4 채널 그룹; 및
    상기 제4 채널 그룹들에 연결되고, 상기 제4 채널 그룹을 통해 상기 추가 공유 데이터 라인들로 데이터 신호들을 공급하는 제3 소스 구동부를 더 포함하고,
    상기 제3 공유 채널들은 상기 제2 소스 구동부에 연결되는 것을 특징으로 하는 표시 장치.
  18. 제 17 항에 있어서, 상기 제1 구동 모드에서 상기 제2 소스 구동부가 상기 제3 공유 채널들을 통해 상기 추가 공유 데이터 라인들로 상기 데이터 신호들을 공급하고,
    상기 제2 구동 모드에서, 상기 제3 소스 구동부가 상기 제4 공유 채널들을 통해 상기 추가 공유 데이터 라인들로 상기 데이터 신호들을 공급하는 것을 특징으로 하는 표시 장치.
  19. 제 1 항에 있어서,
    상기 제1 공유 채널들과 상기 제1 소스 구동부에 포함되는 복수의 제1 출력 버퍼들 사이에 각각 연결되며, 제1 제어 신호에 의해 공통으로 제어되는 복수의 제1 스위치들; 및
    상기 제2 공유 채널들과 상기 제2 소스 구동부에 포함되는 제2 출력 버퍼들과 상기 제2 공유 채널들 사이에 각각 연결되며, 제2 제어 신호에 의해 공통으로 제어되는 복수의 제2 스위치들을 더 포함하는 것을 특징으로 하는 표시 장치.
  20. 제 1 항에 있어서, 상기 표시 패널은,
    표시 패널의 상기 주변 영역에 배치되며, 상기 제1 공유 채널들에 접촉하는 제1 패드들;
    표시 패널의 상기 주변 영역에 배치되며, 상기 제2 공유 채널들에 접촉하는 제2 패드들;
    상기 제1 패드들을 통해 상기 제1 공유 채널들과 전기적으로 연결되며, 상기 주변 영역에 포함되는 팬아웃 영역으로 연장되는 제1 공유 팬아웃 라인들;
    상기 제2 패드들을 통해 상기 제2 공유 채널들과 전기적으로 연결되며, 상기 팬아웃 영역으로 연장되는 제2 공유 팬아웃 라인들; 및
    상기 제1 공유 팬아웃 라인들과 상기 제2 공유 팬아웃 라인들을 일대일로 연결하며, 상기 팬아웃 영역에 배치되는 복수의 연결 라인들을 더 포함하고,
    상기 제1 공유 팬아웃 라인들 중 j번째(단, j는 자연수) 제1 공유 팬아웃 라인과 상기 제2 공유 팬아웃 라인들 중 (k+1-j)번째(단, k는 j 이상의 자연수) 제2 공유 팬아웃 라인은, 상기 연결 라인들 중 하나를 통해 연결되는 것을 특징으로 하는 표시 장치.
KR1020190034992A 2019-03-27 2019-03-27 표시 장치 KR20200113984A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190034992A KR20200113984A (ko) 2019-03-27 2019-03-27 표시 장치
US16/797,488 US11222601B2 (en) 2019-03-27 2020-02-21 Display device
CN202010227837.5A CN111754911A (zh) 2019-03-27 2020-03-27 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190034992A KR20200113984A (ko) 2019-03-27 2019-03-27 표시 장치

Publications (1)

Publication Number Publication Date
KR20200113984A true KR20200113984A (ko) 2020-10-07

Family

ID=72604383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190034992A KR20200113984A (ko) 2019-03-27 2019-03-27 표시 장치

Country Status (3)

Country Link
US (1) US11222601B2 (ko)
KR (1) KR20200113984A (ko)
CN (1) CN111754911A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114167638A (zh) * 2020-09-11 2022-03-11 合肥京东方光电科技有限公司 一种显示装置及其所含阵列基板的制作方法
TWI760945B (zh) * 2020-11-27 2022-04-11 瑞鼎科技股份有限公司 混合驅動的微發光二極體顯示裝置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233322B2 (en) 2001-08-22 2007-06-19 Asahi Kasei Microsystems Co., Ltd. Display panel drive circuit
KR101419225B1 (ko) * 2007-10-22 2014-07-15 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
US8878792B2 (en) * 2009-08-13 2014-11-04 Samsung Electronics Co., Ltd. Clock and data recovery circuit of a source driver and a display device
KR20120056017A (ko) * 2010-11-24 2012-06-01 삼성전자주식회사 다채널 반도체 장치 및 이를 구비한 디스플레이 장치
KR101888431B1 (ko) * 2011-11-15 2018-08-16 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102217167B1 (ko) * 2014-08-06 2021-02-19 엘지디스플레이 주식회사 표시장치
KR102564458B1 (ko) 2016-05-09 2023-08-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102559544B1 (ko) * 2016-07-01 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180061935A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 데이터 구동부 및 이를 이용한 표시장치
US10854160B2 (en) * 2018-08-30 2020-12-01 Sharp Kabushiki Kaisha Display device

Also Published As

Publication number Publication date
CN111754911A (zh) 2020-10-09
US11222601B2 (en) 2022-01-11
US20200312251A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
US6903717B2 (en) Display device having driving circuit
US7113180B2 (en) Plurality of column electrode driving circuits and display device including the same
US11514845B2 (en) Light-emitting diode display panel and light-emitting diode display device
KR102379779B1 (ko) 칩 온 필름 및 그를 포함하는 디스플레이 장치
US11096279B2 (en) Display apparatus
KR20140030437A (ko) 표시 장치
KR20190072125A (ko) 칩 온 필름 및 그를 포함하는 디스플레이 장치
US20020126082A1 (en) Source driver
US10353254B2 (en) Electro-optical device and electronic apparatus
KR20200113984A (ko) 표시 장치
US20180033386A1 (en) Electro-optical device and electronic apparatus
JP2018124465A (ja) 電気光学装置、電子機器、および実装構造体
CN114072918A (zh) 显示面板及其驱动方法、显示装置
KR102423866B1 (ko) 표시장치
KR102259863B1 (ko) 픽셀 및 이를 포함하는 표시장치
US8319719B2 (en) Liquid crystal display device
US11361692B2 (en) Display panel and display device
KR102641867B1 (ko) 표시 장치 및 표시 장치의 구동 방법
JP2018128489A (ja) 電気光学装置および電子機器
KR20230003833A (ko) 디스플레이 장치
KR20220092180A (ko) 게이트 구동 회로 및 표시 장치
KR102489518B1 (ko) 표시장치
JP5264535B2 (ja) 表示装置
KR102262709B1 (ko) 평판표시장치
US20190088227A1 (en) Driving circuit with filtering function and display device having the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal