TWI462245B - 具有強化結構的晶粒基材 - Google Patents

具有強化結構的晶粒基材 Download PDF

Info

Publication number
TWI462245B
TWI462245B TW098101004A TW98101004A TWI462245B TW I462245 B TWI462245 B TW I462245B TW 098101004 A TW098101004 A TW 098101004A TW 98101004 A TW98101004 A TW 98101004A TW I462245 B TWI462245 B TW I462245B
Authority
TW
Taiwan
Prior art keywords
solder
substrate
package substrate
package
reinforcement structure
Prior art date
Application number
TW098101004A
Other languages
English (en)
Other versions
TW200941670A (en
Inventor
Roden Topacio
Adam Zbrzezny
Original Assignee
Ati Technologies Ulc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ati Technologies Ulc filed Critical Ati Technologies Ulc
Publication of TW200941670A publication Critical patent/TW200941670A/zh
Application granted granted Critical
Publication of TWI462245B publication Critical patent/TWI462245B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

具有強化結構的晶粒基材
本發明一般關於一種半導體處理，且尤為一種半導體晶片封裝件基材和其製造方法。
許多目前的積體電路係在一般矽晶圓上形成多個晶粒。在該等晶粒上完成形成電路的基本製程之後，從該晶圓切割出該等個別的晶粒。該等切割的晶粒接著通常放置在像是電路板或在一些包覆體形式封裝的結構上。
一個常用的封裝件包括放置晶粒於其上之基材。該基材的上表面包含電性互連。該晶粒被製造具有複數個接合墊(bond pad)。在該晶粒之焊墊和基材互連之間提供大量焊料凸塊(solder bump)以建立歐姆連接(ohmic contact)。底膠材料(underfill material)沉積在該晶粒和該基材之間以作為避免因在該晶粒和該基材之間熱膨脹係數失配(mismatch)而導致該等焊料凸塊損壞以及固定該晶粒之黏著劑。該基材互連具有焊墊(solder pad)陣列以與該晶粒之焊料凸塊對齊。在該晶粒安裝在該基材上之後，執行回流過程使該晶粒之焊料凸塊冶金(metallurgically)接合該基材之焊墊。
一個習知類型的基材包括在上下增層(build-up layer)之間夾層的核心。該核心本身通常包括四層的玻璃填充環氧樹脂(glass filled epoxy)，在該核心的相對側上可具有以某些類型之樹脂形成而總計為四或更多個之該等增層。為了在該基材之最底層上之接腳、墊或其他焊球與接合於晶片墊的該等墊之間提供電性路徑，各種金屬化結構散置於該核心和增層。該等接腳、墊或焊球被設計為與其他電子裝置(如印刷電路板)之接腳柵格陣列插座(pin grid array socket)、平面柵格陣列插座(land grid array socket)或球柵陣列平面圖案之電性中介。
該核心對該基材提供某些勁度(stiffness)，即使具有所提供的勁度，由於該晶片、底膠和基材之熱膨脹係數之失配，習知基材仍傾向翹曲(warp)。然而，為了降低電源供應器電感和增進通過該基材所傳送之電源的電源保真度(fidelity)，需要在封裝件基材中提供較短的電性路徑。在不會引起潛在的損害性基材翹曲下如何降低電性路徑為困難問題。
對於支撐晶片封裝件基材之勁度之一種習知技術係有關於將加強環(stiffener ring)放置在該封裝件基材之上側。習知加強構件通常由銅、鋁或鐵所製得且需要黏著劑黏附在該基材。
本發明係針對克服或降低一個或更多個上述缺點之影響。
根據本發明之一個態樣，提供一種製造方法包含設置具有第一側和相對於該第一側之第二側之封裝件基材，該第一側具有適於容置半導體晶片之中心區域。焊料強化結構係形成在該中心區域之外的該封裝件基材的該第一側上以抵抗該封裝件基材之彎曲。
根據本發明之另一個態樣，提供一種製造方法包含設置具有第一側和相對於該第一側之第二側之封裝件基材，該第一側具有適於容置半導體晶片之中心區域。焊料可濕(solder-wettable)表面係形成在該中心區域之外的該第一側，焊料遮罩係形成在該封裝件基材的該第一側，且使該焊料可濕表面之至少一部分露出。焊料沉積在該焊料可濕表面以在該封裝件基材的該第一側上形成強化結構以抵抗該封裝件基材之彎曲。
根據本發明之另一個態樣，一種裝置被設置成具有第一側和相對於該第一側之第二側之封裝件基材，該第一側具有適於容置半導體晶片之中心區域。焊料強化結構係於該中央區域之外的該封裝件基材之第一側上以抵抗該封裝件基材之彎曲。
於以上所描述之圖式中，顯示在多於一個圖式中的相同構件之元件符號通常為重複。現轉向圖式，且特別為第1圖，其中顯示具有半導體晶片15放置在基材20上之例示性習知半導體晶片封裝件10之示意圖。基材20被繪示為球柵陣列，且因此具有預定作為對印刷電路板(未顯示)冶金連接之複數個焊球25。少數被動裝置30a、30b、30c、30d、30e和30f(如電容器)被繪示在該基材20之上表面35。該晶片15為放置在該基材20之覆晶且藉由未明示於第1圖但將於後續圖式顯示之焊料凸塊電性連結。
第1圖繪示習知半導體晶片封裝件基材之可能發生的問題，即，該基材20向下彎曲或翹曲，特別在其角落40、45、50和55處。導致如此向下翹曲的物理機制將合併後續圖式進行描述。現轉向第2圖，其為第1圖之晶片封裝件10取2-2區段之剖面圖。因為2-2區段的位置，在第2圖僅見到該等被動裝置30c和30e和該基材20的角落45和55。如上簡述，該半導體晶片15係藉著複數個焊料凸塊60電性和機械連接至該基材20。該等凸塊60藉著插入該基材20之看不到的導體電性連接至該基材20的該等焊球25。底膠材料層65沉積在該晶片15之下與在該基材20之上表面35以對應在該晶片15和該基材20之間的熱膨脹係數不同的問題。該基材20之許多翹曲且特別是在其角落45和55者起因於在該晶片15之下的焊料凸塊60回流且該底膠材料層65熱固化那時強加在該基材20上的機械力量。
當放置該基材20且特別為放置該基材20的焊球25到其他結構(如印刷電路板焊盤圖案(land pattern))之時，由於基材20之翹曲產生作用而引起產量問題。現轉向第3圖，其為類似第2圖之剖面圖，但係為繪示擺在具有向上面對的焊盤圖案75之該印刷電路板70的稍上方之該半導體晶片封裝件10。在該放置過程期間，該基材20位在該焊盤圖案75上以使該基材之該等焊球25接觸該焊盤圖案75之相應球墊，且該等球墊其中的兩個分別標示為80和85。
該基材20之翹曲可導致關聯於該等焊球25與該等球墊80和85之各種空間上未對準而可導致不良的放置結果。其影響可以由聚焦在由橢圓90所圍繞之該封裝件10之小部分得到較佳顯現。在該橢圓90內的其中之一的焊球單獨標示為95。由該橢圓90所環繞的部分在第4圖係以更大倍率顯示。
現轉向第4圖。注意該焊盤圖案75和下面的該印刷電路板70之小部分和該等球墊80和85與該基材20之該等焊球25和95。數個潛在不良結果被繪示出。首先，因為該基材20之翹曲，在該焊球95和下面目標球墊之間的側向校準並未對準。該翹曲也導致在該焊球25和95之間的間距P1 小於如果該基材20未翹曲時之該等焊球25和95之間的設計間距。這個小於所需球間距的附帶結果將結合在後續圖式所繪示和描述。此外，該基材之該等焊球25可能被提升到其下的各自目標球墊80之上，而在該等焊球25和95的後續回流期間可能導致或不導致附著問題。
第5圖為類似第4圖之放大剖面圖，但為繪示焊料回流過程之後的結果，該回流製程建立在該等焊球25和95與其下該焊盤圖案75的該等目標球墊80和85之間的機械連接。因為該預流(pre-flow)間距P1(參見第4圖)由於該基材20之翹曲而小於計畫者，該等焊球25和95在回流期間會合併在一起而產生高度不良及高度限制產量的短路電路情況。該基材20可否後續從該印刷電路板70抬起且成功地再整修或是移交做為廢料仍為未解決的問題。
第6圖繪示減緩上述習知半導體晶片封裝件10之某些缺失的半導體晶片封裝件100之例示性實施例之示意圖。該封裝件100包括基材115經設計為具有半導體晶片或晶粒120放置於其上或若需要放置多個晶片。該晶片120可以為用於電子學上無數各種類型的電路裝置中之任何一個，像是例如為微處理器、繪圖處理器、組合式微處理器/繪圖顯示器、特殊應用積體電路、記憶體裝置或類似者且可為單核心或多核心。底膠材料層125可以擺在該晶片120的下面以減輕在該晶片和該基材115之間的不同熱膨脹係數之影響。
該基材115可包含核心/增建組態。在此，該基材115可包含中央核心，中央核心上面形成一個或多個增層而中央核心下面形成另外的一個或多個增層。該核心本身可包含一個或多個層之堆疊。一個如此佈置的例子可以稱為“2-4-2”佈置，其中四層的核心夾層在兩組二增層之間。在該基材115中的層數目其可以從4變化到16或更多，雖然其可能會用到少於4。同樣可能使用所謂的“無核”設計。該基材115的層包含金屬互連(metal interconnect)散佈其中的隔離材料(如各種已知的環氧樹脂)。
為了與其他電子裝置介面連結，該基材115可以經組態為所顯示之球柵陣列或一些其他類型的基材互連方案。複數個焊球130被耦接到該基材115。該半導體晶片120可以為覆晶放置到該基材115。複數個電子互連看不到但為插入該基材115以便建立在該晶片120和該複數個焊球130之間的電子互連。
注意焊料遮罩135係形成在該基材115之上表面。複數個被動裝置(可為電容、電感或其他電子元件)使用焊料結構(由於第6圖之尺寸而看不到但在後續圖式將可見)放置到該焊料遮罩135。僅顯示少數被動裝置並分別標示為140a、140b、140c、140d和140e。類似該晶片120，藉著在第6圖中看不到的複數個導體，該等被動裝置140a、140b、140c、140d和140e和該封裝件100的其他元件電性互連。為了抵銷對基材翹曲(如第1至5圖所繪示者)之可能性，本例示性實施例提供包含四個加強組件145a、145b、145c和145d的強化結構的設計以抵抗該基材115之角落147a、147b、147c和147d之向下翹曲。注意該加強組件145c顯示成從該焊料遮罩135分解(explode)以顯示其結構。該加強組件145c冶金連接到下面的焊料可濕表面，在此實施例中，該焊料可濕表面包含形成在該基材中之導體墊150c。組成該焊料可濕性表面的剩餘部分之類似墊定位在該基材115而在該等加強組件145a、145b和145c之下但在第6圖中看不見。
在此例示性實施例中，該等加強組件145a、145b、145c和145d為肘型組件之圖案。以下會更完整描述該等加強組件145a、145b、145c和145d以焊料所構成(可與用於該基材115製造其他結構的焊料的類型相同)較為有利。以此方式，該等加強組件145a、145b、145c和145d可以無需額外的製程步驟或在此處先前技術所描述之單獨加強環之提供。
製造第6圖所繪示之該等加強組件145a、145b、145c和145d之例示性方法可以藉由現參考第7、8、9、10和11而得到了解。首先，第7圖為於該焊料遮罩135(參考第6圖)施用前之該基材之示意圖。在第6圖中被該焊料遮罩135遮蔽了一部分的該導體墊150c現和三個其他導體墊150a、150b和150d均看得到。該等導體墊150a、150b、150c和150d定位在該基材115一側152之中央區域151之外。該基材115之相反側153經設計成接受第6圖所繪示之焊球130。該中央區域151包括凸塊墊之陣列154，被設計成在後續過程中電連結至第6圖所示之該半導體晶片120。該導體墊150c和三個其他導體墊150a、150b和150d預定接受第6圖所繪示之該等加強組件145a、145b、145c和145d。此外，該基材115包含元件墊155a、155b、155c、155d和155e被設計成藉著第6圖所繪示之在該基材115中填滿各種開口的焊料部位電性連結到第6圖所繪示之該等被動裝置140a、140b、140c、140d和140e。根據上述，在該基材115有複數個互連電性連接各種組件。少數這些互連或導線(trace)被繪示為連接該元件墊155e和一個這樣的導線165被繪示為連接該導體墊150b。然而，為了簡化描繪，只有繪示少數導體導線。一般具通常知識者將認知到在該基材115中可能有大量這樣的導體，包含該基材115的各種層。各種導線160和165可做為接地或一些其他電壓準位。
該等導體墊150a、150b、150c和150d在該基材115上被製造成經設計成符合後續形成加強組件(在第6圖中的145a、145b、145c和145d)的所需形狀之預選形狀或圖案。可以使用像是電鍍或其他電鍍技術之已知技術在晶片基材上形成導體墊且隨後使用微影遮罩(lithographic masking)和已知的蝕刻過程。可以進行相同材料沉積和微影圖案化與蝕刻過程以製造該等元件墊155a、155b、155c、155d和155e。關於該等墊150a、150b、150c和150d與155a、155b、155c、155d和155e之例示性材料包含銅、銀、金、鉑、鈀、這些組合或其類似者。
如第8圖所示，該焊料遮罩135係形成在該基材115並具有複數個開口170a、170b、170c和170d，其係相應於第6圖所示之後續形成的該等加強組件145a、145b、145c和145d之所需位置和形狀。再者，該焊料遮罩135具有開口175a、175b、175c、175d和175e緊鄰(proximate)第7圖所示之該等下面元件墊155a、155b、155c、155d和155e的位置。最後，開口的陣列177係與第7圖所示之凸塊墊的陣列154垂直排列。填充有焊料的該開口陣列177在後續過程中與第6圖所示之半導體晶片結合。該焊料遮罩135可以從焊料遮罩製造之各種適當材料中製得，例如：由太陽油墨製造株式會社(Taiyo Ink Mfg. Co.,Ltd.)製造之PSR-4000 AUS703或日立化成工業株式會社(Hitachi Chemical Co.,Ltd.)所製造之SR7000。該等開口170a、170b、170c和170d與175a、175b、175c、175d和175e以及該開口陣列177可以藉由已知的微影遮罩和蝕刻所形成。如第8圖清楚顯示，該開口170a、170b、170c和170d被蝕刻到下面的包含有該等導體墊150a、150b、150c和150d的焊料可濕性表面。為了適當濕潤，至少必須露出一些該等墊150a、150b、150c和150d。在該等開口170a、170b、170c和170d與175a、175b、175c、175d和175e形成後。該焊料遮罩135準備進行焊料沉積。
現轉向第9圖，其繪示透過圖案化為複數個開口190a、190b、190c和190d和另一複數個開口195a、195b、195c、195d和195e之模板(stencil)185來施用焊料180，該等開口190a、190b、190c和190d設計成符合該等下面的開口170a、170b、170c和170d之尺寸、形狀和位置。該等開口195a、195b、195c、195d和195e設計成符合該焊料遮罩135之該等下面的開口175a、175b、175c、175d和175e之尺寸、形狀和位置(在第9圖看不到但在第8圖可見到)。該焊料180可以藉著各種類型之施用機(applicator)200而以漿糊形式沉積在該焊料模板185中且該模板185之後撞擊以壓縮該焊料180進入該等開口190a、199b、190c和190d以及195a、195b、195c、192d和195e。該模板185可以已知金屬、塑膠或陶瓷所組成。該焊料可以為鉛基或無鉛。適當無鉛焊料包括錫銀(tin-silver)、錫銅(tin-copper)、錫銀銅(tin-silver-copper)或其類似者。
在該沉積過程期間，該模板185、該焊料遮罩135和該基材115之交互作用現可參考第10圖而得到了解，第10圖為第9圖取區段10-10之剖面圖。因為區段10-10的位置，將看得到部分的該開口190d、該開口170d和該開口195d和175d與部分的該開口190c和175c。在該焊料180沉積在該等開口170d和190d中之時，焊料180將接觸該下面的墊150b和幾乎垂直延伸到該模板185之上表面202。對於在該等剩餘開口175d/195d和170c/190c中該焊料180也是相同地沉積該等墊155d和150a。
在焊料沉積之後，移除該模板185以留下該等現形成的焊料加強組件145d和145c，且如第11圖所示，焊料部分180稍微突出在該焊料遮罩135之上。在該開口170d中之該加強組件145d與該下面的導體墊150d接觸，在該開口175d中之該部分焊料180與該下面的導體墊155d接觸以及在該開口170c中之該加強組件145c與該下面的導體墊150c接觸。在此階段，該基材115和該焊料遮罩135準備放置被動裝置和該半導體晶片。注意該等加強組件145c和145d之部分延伸到該焊料遮罩135之上表面203。藉著加寬在第10圖所示的在該模板185中的該等開口190c和190d以允許施用較大量的焊料而使延伸超過該表面之該焊料的量可以依據期望增加。
現轉向第12圖，其為類似第11圖之剖面圖，但顯示將該被動裝置140d放置到在該焊料遮罩135之該開口175d中的該焊料180。其當然可了解到在第6圖所繪示之該等其他被動裝置140a、140b、140c和140d也可以在此時放置到該基材115中。可以藉著將複數個焊料凸塊205固定到該晶片120而以覆晶方式將該半導體晶片120放置到該基材115，且為了暫時液化該焊料凸塊205和接觸到該被動裝置140d之該焊料結構180，可以進行回流程序。該回流程序將產生該等加強組件145c和145d(以及該等剩餘的加強組件145a和145b(參考第6圖))之瞬時熔化(transient melting)。當該基材115冷卻到該等加強組件145c和145d之熔點以下且回到室溫時，第6和12圖所示之該等加強組件145c和145d以及第6圖所示之該等組件145a和145b將超過該基材115快速接觸。此收縮將趨使該基材115之該等角落147a、147b、147c和147d(參考第6圖)向上且藉此抵抗在第1至5圖所繪示之向下翹曲。
在回流和冷卻以使該晶片120和該被動裝置140d附著之後，該複數個焊球130可以如第13圖所繪示而施用在該基材115上。在此階段，該封裝件100可以藉著焊球130之球柵陣列或若使用另一種類互連之其他機制放置到印刷電路板210。進行另一焊料回流以暫時熔化該等焊球130。在此回流期間。該基材115之任何室溫翹曲將傾向緩和或平坦。在此加熱循環期間，該等加強組件145c和145d(和第6圖顯示之該等組件145a和145b)也將熔化且因此不會對該基材115加上任何翹曲力量。
在前揭說明性實施例中，該加強結構包括四個相同(uniform)周長之加強組件。然而，熟習技術者將理解到對於加強該基材可以使用各種幾何形狀。第14圖繪示替代的例示性實施例之半導體晶片封裝件100’，該半導體晶片封裝件100’包括基材和加強結構，該基材以將該半導體晶片120放置於其上而該加強結構包括四個加強組件145’、145b’、145c’和145d’。在此說明性實施例中，像是該加強組件145a’之特定加強組件通常被組態成肘狀結構，雖然具有一對切割部分(cutout)215和220以設計成露出該基材115’之角落147a’的額外部分。該等其他的加強組件145b’、145c’和145d’可以具有所顯示之類似幾何形狀。該等切割部分215和220在該基材115’中提供額外的空間，以協助放置該基材115’於對該基材115’上進行各種程序步驟有所助益的各種夾具(jig)或是取放器(pick and place machine)中。該等加強組件145b’、145c’和145d’可以使用在此文件中別處所揭露的相同一般技術而製造出。當然，與第7圖所示的該等導體墊150a、150b、150c和150d類似之焊料可濕表面(看不見)係提供在結合該等加強組件145a’、145b’、145c’和145d’的該基材115’上。
第15圖繪示半導體晶片封裝件100’’之另一個替代例示性實施例之俯視圖。在此說明實施例中，該封裝件100’’包括設計成接收該半導體晶片120之基材115’’。在此說明實施例中，加強結構145a’’包括可圍繞該基材115’’的整個周長延伸之加強環。該加強結構145a’’之各個角落225a、225b、225c和225d可具有類似第14圖所繪示之該加強組件145a’之切割部分形狀。當然，與第7圖所示的該等導體墊150a、150b、150c和150d類似地但可能更廣泛的焊料可濕表面(看不見)係提供於結合該加強組件145a’’的該基材115’’上。該加強組件145a’’可以使用在此文件中別處所揭露的相同一般技術而製造出。然而，可使用另一種適用於將焊料製成連續環的模板設計型式。這樣的例示性模板230之平面圖如第16圖所示。該模板230具有四組角落凹槽開口235a、235b、235c和235d和四組邊緣凹槽開口237a、237b、237c和237d。每組角落凹槽開口235a、235b、235c和235d具有數個凹槽，其中一凹槽被標示為240。在初始模板印刷(initial stenciling)期間，焊料將壓印且呈現為該組235a、235b、235c、235d、237a、237b、237c和237d之凹槽240形狀。在後續的回流期間，熔化的焊料片段將一起合併以形成第15圖所示之該加強組件145’’。沒有該等凹槽240，該模板230之中央部分245將必須由其他機制所支持。
在此所揭露的該晶片封裝件的任何說明性實施例可以放置在其他電子裝置中。據此，第17圖顯示例示性電子裝置250可為電腦、數位電視、手持行動裝置、個人電腦、伺服器、記憶體裝置、像是圖形卡之擴充卡(add-in board)或任何其他採用半導體之計算裝置。該半導體晶片封裝件100可以附裝於該裝置250以提供所需功能特性。
在前揭說明性實施例中，加強結構被定位在基材的一側。然而，具一般知識者將理解其可能組態具加強結構之半導體晶片封裝件在該封裝件基材之兩側。據此，現轉向第18圖，其為半導體晶片封裝件260之部分分解示意圖，該半導體晶片封裝件260包含該封裝件基材115以及半導體晶片120定位在其上之焊料遮罩135。該基材115、該焊料遮罩135和該晶片120之組合可以實質上如在此文中他處所描述組態成與該封裝件100結合。在此說明性實施例中，第二焊料遮罩265可以耦合至該基材115之下側267。該焊料遮罩265可以以一組開口270a、270b、270c和270d圖案化，該等開口270a、270b、270c和270d具有尺寸和空間以接收對應複數個焊料強化結構275a、275b、275c和275d。該等開口270a、270b、270c和270d和該等焊料結構275a、275b、275c和275d可以形成為物質上類似於構成該焊料遮罩135和該等強化結構145a、145b、145c和145d之結構。該遮罩265可以具有開口280之格柵陣列(grid array)，該等開口280設計成配合與球柵陣列285的互連，球柵陣列285係顯示成從該焊料遮罩265向下分解。可能具有額外的焊料材料或其他的導體材料以建立在該等焊球285和在第18圖看不到的該基材115之下面的導體結構之間的電子互連。再者，其應可了解到該等強化結構145a、145b、145c和145d以及275a、275b、275c和275d的形狀、數量和組態可以多變化或如在此一般描述的統一。
任何在此揭露之例示性實施例可以配置在電腦可讀取媒介(例如：半導體、磁碟、光碟)或其他儲存媒介之指令或是電腦資料信號中實施。該等指令或軟體可以合成及/或模擬在此揭露之電路結構。在例示性實施例中，電子設計自動程式(例如：Cadence APD、Encore或其類似者)可以用來合成出所揭露之電路結構。所產生的編碼可以用來製造所揭露的電路結構。
已經藉由在圖式中的舉例和在此處詳細描述以顯示特定的實施例，然本發明可以具有各種修飾和替代形式。然而，其可以了解到本發明並未意指為限制到所揭露的特定形式。而是本發明將涵蓋落在如以下附加的申請專利範圍所定義之本發明的精神與範圍中之所有的修飾、均等或替代。
10、100、100’、100”、260．．．半導體晶片封裝件
15、120．．．半導體晶片
20、115、115’、115”．．．基材
25、95、130、285．．．焊球
30a、30b、30c、30d、30f、140a、140b、140c、140d、140e．．．被動裝置
35、202、203．．．上表面
40、45、50、55、147a、147b、147c、147d．．．角落
60、205．．．焊料凸塊
65、125．．．底膠材料層
70、210．．．印刷電路板
75．．．焊盤圖案
80、85．．．球墊
90．．．橢圓
135．．．焊料遮罩
145a、145b、145c、145d、145’、145b’、145c’、145d’．．．加強組件
150a、150b、150c、150d．．．導體墊
151、245．．．中央區域
152．．．一側
153．．．相反側
154．．．凸塊墊之陣列
155a、155b、155c、155d、155e．．．元件墊
160、165．．．導線
170a、170b、170c、170d、175a、175b、175c、175d、175e、190a、190b、190c、190d、195a、195b、195c、195d、195e、270a、270b、270c、270d、280．．．開口
177．．．開口的陣列
180．．．焊料
185、230．．．模板
200．．．施用機
215、220．．．切割部分
145a”．．．加強結構
235a、235b、235c、235d．．．角落凹槽開口
237a、237b、237c、237d．．．邊緣凹槽開口
240．．．凹槽
250．．．電子裝置
265．．．第二焊料遮罩
267．．．下側
275a、275b、275c、275d．．．焊料強化結構
P1 ．．．間距
本發明之上述與其他優點將在理解以下詳細描述與參考圖式而變得顯而易知，其中：
第1圖為具有半導體晶片放置在基材上之例示性習知半導體晶片封裝件之示意圖；
第2圖為取第1圖之2-2區段之剖面圖；
第3圖為類似第2圖之繪示習知半導體晶片封裝件放置於印刷電路板之剖面圖；
第4圖為第3圖之小部分放大圖；
第5圖為類似第4圖之繪示焊料回流後果之放大圖；
第6圖為具有基材加強結構之半導體晶片封裝件之例示性實施例之示意圖；
第7圖為於焊料遮罩形成前之例示性封裝件基材之示意圖；
第8圖為於焊料遮罩形成後之第7圖基材之示意圖；
第9圖為類似第8圖之繪示焊料施用之示意圖；
第10圖為取第9圖之10-10區段之剖面圖；
第11圖為類似第10圖之繪示模板移除之剖面圖；
第12圖為類似第11圖之繪示半導體晶片放置在基材之剖面圖；
第13圖為類似第12圖之繪示半導體晶片封裝件放置在印刷電路板之剖面圖；
第14圖為具有加強構件之半導體晶片封裝件結構之替代例示性實施例之平面圖；
第15圖為為具有加強構件之半導體晶片封裝件結構之另一替代例示性實施例之平面圖；
第16圖為焊料模板之例示性實施例之平面圖；
第17圖為半導體晶片封裝件耦合至另一子裝置之例示性實施例之示意圖；以及
第18圖為具有基材加強結構之半導體晶片封裝件之另一例示性實施例之部分分解示意圖。
100．．．半導體晶片封裝件
115．．．基材
120．．．半導體晶片/晶粒
125．．．底膠材料層
130．．．焊球
135．．．焊料遮罩
140a、140b、140c、140d、140e．．．被動裝置
145a、145b、145c、145d．．．加強組件
147a、147b、147c、147d．．．角落
150c．．．導體墊

Claims (20)

  1. 一種製造半導體裝置之方法，包括下列步驟：設置具有第一側和相對於該第一側之第二側的封裝件基材，該第一側具有適於容置半導體晶片之中心區域；以及在該中心區域之外的該封裝件基材的該第一側上形成焊料強化結構，以抵抗該封裝件基材之彎曲。
  2. 如申請專利範圍第1項之方法，其中，該封裝件基材包括四個角落，該形成焊料強化結構之步驟包括於接近(proximate)該四個角落之每一個角落形成焊料強化組件。
  3. 如申請專利範圍第1項之方法，其中，該形成焊料強化結構之步驟包括在該封裝件基材之該第一側上形成具有複數個開口的焊料遮罩，以及將焊料沉積於該複數個開口中。
  4. 如申請專利範圍第3項之方法，包括將模板放置在該焊料遮罩上、藉由該模板沉積該焊料、以及移除該模板。
  5. 如申請專利範圍第1項之方法，其中，該形成焊料強化結構之步驟包括形成焊料環。
  6. 如申請專利範圍第1項之方法，包括將半導體晶片耦接至該封裝件基材的該第一側。
  7. 如申請專利範圍第6項之方法，包括將該封裝件基材耦接至電子裝置。
  8. 如申請專利範圍第1項之方法，其中，該方法係由執行儲存在電腦可讀取之媒體中的指令而完成。
  9. 一種製造半導體裝置之方法，包括下列步驟：設置具有第一側和相對於該第一側之第二側的封裝件基材，該第一側具有適於容置半導體晶片之中心區域；將焊料可濕表面形成在該中心區域之外的該第一側上；將焊料遮罩形成在該封裝件基材的該第一側上，並且使該焊料可濕表面之至少一部分裸露；以及將焊料沉積在該焊料可濕表面上，以在該封裝件基材的該第一側上形成強化結構，藉以抵抗該封裝件基材之彎曲。
  10. 如申請專利範圍第9項之方法，其中，該封裝件基材包括四個角落，該形成焊料可溼表面之步驟包括於接近該四個角落之每一個角落形成焊料可溼表面。
  11. 如申請專利範圍第9項之方法，包括將模板放置在該焊料遮罩上、藉由該模板沉積該焊料、以及移除該模板。
  12. 如申請專利範圍第9項之方法，其中，該將焊料沉積在該焊料可濕表面上之步驟包括以環狀的形式沉積焊料。
  13. 如申請專利範圍第9項之方法，包括將半導體晶片耦接至該封裝件基材的該第一側。
  14. 如申請專利範圍第13項之方法，包括將該封裝件基材耦接至電子裝置。
  15. 一種半導體裝置，包括：封裝件基材，係具有第一側和相對於該第一側之第二側，該第一側具有適於容置半導體晶片之中心區域；以及焊料強化結構，係於該中央區域之外的該封裝件基材之第一側上，以抵抗該封裝件基材之彎曲。
  16. 如申請專利範圍第15項之半導體裝置，其中，該封裝件基材包括四個角落，該焊料強化結構包括於接近該四個角落之每一個角落的焊料強化組件。
  17. 如申請專利範圍第15項之半導體裝置，其中，該焊料強化結構包括焊料環。
  18. 如申請專利範圍第15項之半導體裝置，包括於該封裝件基材之該第一側上的焊料可濕表面，藉以結合至該焊料強化結構。
  19. 如申請專利範圍第15項之半導體裝置，包括耦接至該封裝件基材之該第一側的半導體晶片。
  20. 如申請專利範圍第19項之半導體裝置，包括耦接至該封裝件基材之電子裝置。
TW098101004A 2008-03-19 2009-01-13 具有強化結構的晶粒基材 TWI462245B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/051,330 US8313984B2 (en) 2008-03-19 2008-03-19 Die substrate with reinforcement structure

Publications (2)

Publication Number Publication Date
TW200941670A TW200941670A (en) 2009-10-01
TWI462245B true TWI462245B (zh) 2014-11-21

Family

ID=40810600

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098101004A TWI462245B (zh) 2008-03-19 2009-01-13 具有強化結構的晶粒基材

Country Status (7)

Country Link
US (2) US8313984B2 (zh)
EP (2) EP2269216B1 (zh)
JP (1) JP5677283B2 (zh)
KR (1) KR101562009B1 (zh)
CN (1) CN102017131B (zh)
TW (1) TWI462245B (zh)
WO (1) WO2009115910A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008133B2 (en) 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US8659172B2 (en) * 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8232138B2 (en) 2010-04-14 2012-07-31 Advanced Micro Devices, Inc. Circuit board with notched stiffener frame
US8810025B2 (en) * 2011-03-17 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure for flip-chip packaging
TWI474451B (zh) * 2011-09-15 2015-02-21 Chipmos Technologies Inc 覆晶封裝結構及其形成方法
US20130105975A1 (en) * 2011-10-26 2013-05-02 Rafiqul Hussain Semiconductor chip device with thermal interface material frame
US8703535B2 (en) * 2012-06-07 2014-04-22 Stats Chippac Ltd. Integrated circuit packaging system with warpage preventing mechanism and method of manufacture thereof
TWI492344B (zh) * 2013-04-09 2015-07-11 矽品精密工業股份有限公司 半導體封裝件及其製法
KR101540070B1 (ko) 2014-10-27 2015-07-29 삼성전자주식회사 패키지 기판 및 반도체 패키지의 제조방법
KR102412612B1 (ko) 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
US9721906B2 (en) * 2015-08-31 2017-08-01 Intel Corporation Electronic package with corner supports
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US10764996B1 (en) * 2018-06-19 2020-09-01 Xilinx, Inc. Chip package assembly with composite stiffener
EP3624181B1 (en) * 2018-09-11 2024-07-03 Mediatek Inc. Semiconductor package structure having a frame with truncated corners
TWI721820B (zh) * 2019-03-14 2021-03-11 聯發科技股份有限公司 半導體封裝結構
WO2022178729A1 (zh) * 2021-02-24 2022-09-01 华为技术有限公司 芯片封装结构及其制作方法、电子设备
KR20220146840A (ko) 2021-04-26 2022-11-02 삼성전자주식회사 몰딩층을 포함하는 반도체 패키지
US11676916B2 (en) * 2021-08-30 2023-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package with warpage-control element

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0726698A2 (en) * 1995-02-13 1996-08-14 International Business Machines Corporation Process for selective application of solder to circuit packages
US6562662B2 (en) * 1998-11-05 2003-05-13 International Business Machines Corporation Electronic package with bonded structure and method of making

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03161706A (ja) 1989-11-20 1991-07-11 Shimadzu Corp アテネータを備えたコリメータヘッド
JPH03180794A (ja) 1989-12-11 1991-08-06 Shimada Phys & Chem Ind Co Ltd 超音波距離測定方法及び装置
JPH03189270A (ja) 1989-12-19 1991-08-19 Kayaba Ind Co Ltd 電動後輪操舵装置
JP2823052B2 (ja) 1990-01-23 1998-11-11 トピー工業 株式会社 低炭素系マンガン・ボロン鋼履板およびその製造方法
JPH03228339A (ja) 1990-02-02 1991-10-09 Mitsubishi Electric Corp ボンディングツール
JP3850915B2 (ja) 1996-04-09 2006-11-29 ローム株式会社 フレキシブル基板の補強形成方法およびフレキシブル基板
US5879786A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Constraining ring for use in electronic packaging
US6020221A (en) * 1996-12-12 2000-02-01 Lsi Logic Corporation Process for manufacturing a semiconductor device having a stiffener member
US6051888A (en) 1997-04-07 2000-04-18 Texas Instruments Incorporated Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package
US6114763A (en) 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
US5866943A (en) 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
US6317333B1 (en) 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
JP3219043B2 (ja) 1998-01-07 2001-10-15 日本電気株式会社 半導体装置のパッケージ方法および半導体装置
US6224711B1 (en) 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
US6114048A (en) 1998-09-04 2000-09-05 Brush Wellman, Inc. Functionally graded metal substrates and process for making same
US6313521B1 (en) 1998-11-04 2001-11-06 Nec Corporation Semiconductor device and method of manufacturing the same
JP3228339B2 (ja) 1998-11-04 2001-11-12 日本電気株式会社 半導体装置およびその製造方法
JP3189270B2 (ja) 1998-12-15 2001-07-16 日本電気株式会社 接着方法
JP3161706B2 (ja) 1999-01-26 2001-04-25 日本電気株式会社 実装半導体装置
US6291899B1 (en) * 1999-02-16 2001-09-18 Micron Technology, Inc. Method and apparatus for reducing BGA warpage caused by encapsulation
JP3180794B2 (ja) 1999-02-19 2001-06-25 日本電気株式会社 半導体装置及びその製造方法
KR100396925B1 (ko) 1999-03-11 2003-09-03 세이코 엡슨 가부시키가이샤 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기
JP3384359B2 (ja) 1999-05-12 2003-03-10 日本電気株式会社 半導体装置およびその製造方法
JP3367554B2 (ja) 1999-10-13 2003-01-14 日本電気株式会社 フリップチップパッケージ
JP3385533B2 (ja) 2000-01-26 2003-03-10 日本電気株式会社 半導体装置
JP3459804B2 (ja) 2000-02-28 2003-10-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2001251044A (ja) * 2000-03-06 2001-09-14 Denso Corp 表面実装部品の実装構造及び実装方法
US6944945B1 (en) 2000-05-12 2005-09-20 Shipley Company, L.L.C. Sequential build circuit board
US6632704B2 (en) 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package
JP2002190560A (ja) 2000-12-21 2002-07-05 Nec Corp 半導体装置
US6459144B1 (en) * 2001-03-02 2002-10-01 Siliconware Precision Industries Co., Ltd. Flip chip semiconductor package
US6740959B2 (en) 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
JP2003051568A (ja) 2001-08-08 2003-02-21 Nec Corp 半導体装置
JP3615727B2 (ja) 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
US6710444B2 (en) 2002-03-21 2004-03-23 Intel Corporation Molded substrate stiffener with embedded capacitors
US6703704B1 (en) 2002-09-25 2004-03-09 International Business Machines Corporation Stress reducing stiffener ring
US7125904B2 (en) * 2002-10-11 2006-10-24 Portela & C.A., S.A. Peripherally-selective inhibitors of dopamine-β-hydroxylase and method of their preparation
TWI221664B (en) 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
US6998721B2 (en) 2002-11-08 2006-02-14 Stmicroelectronics, Inc. Stacking and encapsulation of multiple interconnected integrated circuits
US20040099958A1 (en) 2002-11-21 2004-05-27 Schildgen William R. Crack resistant interconnect module
US6949404B1 (en) 2002-11-25 2005-09-27 Altera Corporation Flip chip package with warpage control
JP4390541B2 (ja) 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
AU2003227213A1 (en) 2003-03-26 2004-10-18 Fujitsu Limited Semiconductor device
JP4398223B2 (ja) * 2003-10-30 2010-01-13 京セラ株式会社 半導体装置
JP2006013029A (ja) * 2004-06-24 2006-01-12 Toppan Printing Co Ltd 半導体パッケージ
US6979636B1 (en) 2005-02-09 2005-12-27 Compeq Manufacturing Co., Ltd. Method for forming heightened solder bumps on circuit boards
JP3914239B2 (ja) 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
JP4620515B2 (ja) * 2005-04-11 2011-01-26 ルネサスエレクトロニクス株式会社 インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法
TWI263256B (en) 2005-05-03 2006-10-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor device
JP2007067010A (ja) 2005-08-29 2007-03-15 Fujikura Ltd 多層配線基板およびその製造方法
US7271480B2 (en) * 2005-09-29 2007-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Constraint stiffener design
TWI311366B (en) 2006-06-30 2009-06-21 Advanced Semiconductor Eng A flip-chip package structure with stiffener
US20080054490A1 (en) 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
US20080142996A1 (en) 2006-12-19 2008-06-19 Gopalakrishnan Subramanian Controlling flow of underfill using polymer coating and resulting devices
US7635916B2 (en) 2007-03-23 2009-12-22 Honeywell International Inc. Integrated circuit package with top-side conduction cooling
US20080284047A1 (en) 2007-05-15 2008-11-20 Eric Tosaya Chip Package with Stiffener Ring
US8008133B2 (en) 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US7923850B2 (en) 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
US8216887B2 (en) 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0726698A2 (en) * 1995-02-13 1996-08-14 International Business Machines Corporation Process for selective application of solder to circuit packages
US6562662B2 (en) * 1998-11-05 2003-05-13 International Business Machines Corporation Electronic package with bonded structure and method of making

Also Published As

Publication number Publication date
EP2269216A1 (en) 2011-01-05
EP2816589A3 (en) 2015-06-03
EP2816589A2 (en) 2014-12-24
TW200941670A (en) 2009-10-01
US20130069250A1 (en) 2013-03-21
JP2011515845A (ja) 2011-05-19
JP5677283B2 (ja) 2015-02-25
KR20100126519A (ko) 2010-12-01
CN102017131A (zh) 2011-04-13
US8313984B2 (en) 2012-11-20
WO2009115910A1 (en) 2009-09-24
EP2269216B1 (en) 2014-12-24
US20090236730A1 (en) 2009-09-24
US8927344B2 (en) 2015-01-06
KR101562009B1 (ko) 2015-10-20
CN102017131B (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
TWI462245B (zh) 具有強化結構的晶粒基材
TWI394503B (zh) 佈線板及其製造方法
JP4535002B2 (ja) 半導体ｉｃ内蔵基板及びその製造方法
US9420703B2 (en) Wiring board and manufacturing method of the same
JP5795196B2 (ja) 半導体パッケージ
US7151050B2 (en) Method for fabricating electrical connection structure of circuit board
US20230230891A1 (en) Package and Printed Circuit Board Attachment
KR20060101284A (ko) 배선 기판의 제조 방법
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
JP4494249B2 (ja) 半導体装置
JP2021185619A (ja) 制約されたはんだ相互接続パッドを備える回路基板
JPH10256417A (ja) 半導体パッケージの製造方法
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JP3875407B2 (ja) 半導体パッケージ
KR100986294B1 (ko) 인쇄회로기판의 제조방법
US20110147923A1 (en) Surface Mounting Integrated Circuit Components
JP2009253175A (ja) 半導体装置およびその製造方法
KR20040069140A (ko) 미세 피치 솔더 범프 형성방법