KR20100126519A - 보강 구조를 가진 다이 기판 - Google Patents

보강 구조를 가진 다이 기판 Download PDF

Info

Publication number
KR20100126519A
KR20100126519A KR1020107023181A KR20107023181A KR20100126519A KR 20100126519 A KR20100126519 A KR 20100126519A KR 1020107023181 A KR1020107023181 A KR 1020107023181A KR 20107023181 A KR20107023181 A KR 20107023181A KR 20100126519 A KR20100126519 A KR 20100126519A
Authority
KR
South Korea
Prior art keywords
solder
package substrate
substrate
semiconductor chip
reinforcement structure
Prior art date
Application number
KR1020107023181A
Other languages
English (en)
Other versions
KR101562009B1 (ko
Inventor
로덴 토파키오
아담 즈브르제즈니
Original Assignee
에이티아이 테크놀로지스 유엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티아이 테크놀로지스 유엘씨 filed Critical 에이티아이 테크놀로지스 유엘씨
Publication of KR20100126519A publication Critical patent/KR20100126519A/ko
Application granted granted Critical
Publication of KR101562009B1 publication Critical patent/KR101562009B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Abstract

보강 구조를 구비한 다양한 반도체 칩 패키지 기판 및 그 제조 방법이 개시된다. 일 실시형태에서, 제 1 면과 상기 제 1 면의 반대편에 있는 제 2 면을 구비한 패키지 기판을 제공하는 단계를 포함하는 제조 방법이 제공된다. 상기 제 1 면은 반도체 칩을 수용하도록 된 중앙 영역을 가진다. 상기 패키지 기판의 휘어짐을 방지하도록, 상기 패키지 기판의 상기 제 1 면 상에서 상기 중앙 영역의 바깥쪽에 솔더 보강 구조가 형성된다.

Description

보강 구조를 가진 다이 기판{DIE SUBSTRATE WITH REINFORCEMENT STRUCTURE}
본 발명은 일반적으로 반도체 프로세싱에 관한 것으로, 특히 반도체 칩 패키지 기판 및 그 제조에 관한 것이다.
현재 많은 집적 회로들이 공통 실리콘 웨이퍼 상에서의 복수의 다이들로서 형성된다. 이 다이들 상에 회로들을 형성하기 위한 기본적인 프로세스 단계들이 완료된 후, 개별 다이들은 웨이퍼로부터 절단된다. 절단된 다이들은 일반적으로 이후, 회로 기판과 같은 구조에 장착되거나 일정 형태의 차폐물에 패키지된다.
자주 사용되는 한 가지 패키지는 다이가 장착되는 기판으로 이루어진다. 기판의 상부 표면은 전기적인 상호접속들을 포함한다. 다이가 복수의 본드 패드(bond pad)들을 갖도록 제조된다. 일단의 솔더 범프(solder bump)들이 다이의 본드 패드들과 기판의 상호접속들 사이에 제공되어 옴접촉을 확립한다. 언더필 물질(underfill material)이 다이와 기판 사이에 융착되어, 다이와 기판 간의 열팽창 계수에서의 부정합으로 인한 솔더 범프들에 대한 손상을 방지하는 물질로서 동작하고 아울러 다이를 지지하는 접착제로서 동작한다. 기판의 상호접속은 다이의 솔더 범프들에 맞추어져 정렬되는 솔더 패드들의 어레이를 포함한다. 다이가 기판 상에 자리를 잡은 이후, 리플로 프로세스(reflow process)가 수행되어 다이의 솔더 범프들이 기판의 솔더 패드들에 야금학적으로 본딩될 수 있게 한다.
한 가지 종래의 기판 타입은 상부와 하부의 빌드업 층(build-up layer)들 간에 래미레이딩(laminating)되는 코어(core)로 이루어진다. 코어 자체는 일반적으로 유리 충전 에폭시(glass filled epoxy)의 네 개의 층들로 이루어진다. 코어의 대향 면들 상에 네 개 혹은 그 이상의 개수를 가질 수 있는 빌드업 층들이 일정 타입의 수지(resin)로부터 형성된다. 칩 솔더 범프들에 본딩된 패드들과 기판의 가장 낮은 층들 상의 핀들, 패드들 혹은 다른 솔더 볼들 간에 전기적 경로를 제공하기 위해, 다양한 금속화 구조가 코어 및 빌드업 층들에 산재하게 된다. 핀들, 패드들, 솔더 볼들은, 핀 그리드 어레이 소켓(pin grid array socket), 랜드 그리드 어레이 소켓(land grid array socket) 혹은 인쇄 회로 기판과 같은 또 다른 전기 디바이스(electrical device)의 볼 그리드 어레이 랜드 패턴(ball grid array land pattern)과 전기적으로 인터페이스(interface)하도록 설계된다.
코어는 기판에 일정한 강성(stiffness)을 제공한다. 이처럼 제공된 강성을 가짐에도 불구하고, 종래 기판은 여전히, 칩, 언더필 및 기판에 대한 열 팽창 계수에서의 부정합으로 인해 뒤틀어지는 경향이 있다. 하지만, 파워 서플라이 인덕턴스를 낮추고 아울러 기판을 통해 전달되는 파워에 대한 파워 충실도를 개선하기 위해 패키기 기판에 보다 짧은 전기적 경로를 제공할 필요성이 존재한다. 잠재적으로 손상을 야기하는 기판 뒤틀어짐을 유발함이 없이 전기적 경로를 어떻게 줄일 것인가에 관한 어려운 문제가 존재한다.
칩 패키기 기판의 강성을 뒷받침하기 위한 종래의 한 가지 기술은 패키지 기판의 상부면에 스티프너 링(stiffener ring)을 장착하는 것을 포함한다. 이러한 타입의 종래 스트프너들은 종종, 구리, 알리미늄, 혹은 강철로부터 제조되고, 기판과의 접착을 위한 접착제를 필요로 한다.
본 발명은 상기 언급된 단점들 중 하나 혹은 그 이상의 영향을 극복 혹은 감소시키려는 것이다.
본 발명의 일 실시형태에 따르면, 제 1 면과 상기 제 1 면의 반대편에 있는 제 2 면을 구비한 패키지 기판(package substrate)을 제공하는 것을 포함하는 제조 방법이 제공된다. 상기 제 1 면은 반도체 칩을 수용하도록 된 중앙 영역(central area)을 가진다. 솔더 보강 구조(solder reinforcement structure)가 상기 패키지 기판의 휘어짐을 방지하도록, 상기 패키지 기판의 상기 제 1 면 상에서 상기 중앙 영역의 바깥쪽에 형성된다.
본 발명의 또 다른 일 실시형태에 따르면, 제 1 면과 상기 제 1 면의 반대편에 있는 제 2 면을 구비한 패키지 기판을 제공하는 것을 포함하는 제조 방법이 제공된다. 상기 제 1 면은 반도체 칩을 수용하도록 된 중앙 영역을 가진다. 솔더 용융면(solder-wettable surface)이 상기 제 1 면 상에서 상기 중앙 영역 바깥쪽에 형성된다. 상기 솔더 용융면의 적어도 일부가 노출되도록 하면서 상기 패키지 기판의 상기 제 1 면 상에 솔더 마스크(solder mask)가 형성된다. 상기 패키지 기판의 휘어짐을 방지하기 위해, 상기 패키지 기판의 상기 제 1 면 상에 보강 구조(reinforcement structure)가 형성되도록 상기 솔더 용융면 상에 솔더가 융착된다.
본 발명의 또 다른 실시형태에 따르면, 제 1 면과 상기 제 1 면의 반대편에 있는 제 2 면을 구비한 패키지 기판을 포함하는 장치가 제공된다. 상기 제 1 면은 반도체 칩을 수용하도록 된 중앙 영역을 가진다. 상기 패키지 기판의 휘어짐을 방지하도록, 상기 패키지 기판의 상기 제 1 면 상에서 상기 중앙 영역의 바깥쪽에 솔더 보강 구조가 존재한다.
본 발명의 앞서 설명된 이점 및 다른 이점이 다음의 상세한 설명을 읽어봄으로써 그리고 도면을 참조함으로써 명백하게 될 것이다.
도 1은 기판 상에 장착된 반도체 칩을 포함하는 예시적인 종래의 반도체 칩 패키지를 나타낸 도면이다.
도 2는 도 1을 섹션 2-2에서 절취한 단면도이다.
도 3은 도 2와 같은 단면도로, 종래의 반도체 칩 패키지가 인쇄 회로 기판에 장착된 것을 나타낸다.
도 4는 도 3의 소부분을 확대해서 나타낸 확대도이다.
도 5는 도 4와 같은 확대도로, 솔더 리플로(solder reflow)가 행해진 후의 상태를 나타낸 도면이다.
도 6은 기판 보강 구조를 포함하는 반도체 칩 패키지의 예시적 실시예를 나타낸 도면이다.
도 7은 솔더 마스크 형성 전의 예시적인 패키지 기판을 나타낸 도면이다.
도 8은 솔더 마스크 형성 이후의 도 7의 기판을 나타낸 도면이다.
도 9는 도 8과 같은 도면으로, 솔더의 도포를 나타낸다.
도 10은 도 9를 섹션 10-10에서 절취한 단면도이다.
도 11은 도 10과 같은 단면도로, 스텐실 제거를 나타낸다.
도 12는 도 11과 같은 단면도로, 반도체 칩이 기판에 장착되는 것을 나타낸다.
도 13은 도 12와 같은 단면도로, 반도체 칩 패키지가 인쇄 회로 기판에 장착되는 것을 나타낸다.
도 14는 보강 부재를 포함하는 반도체 칩 패키지 기판의 대안적인 예시적 실시예를 나타낸 평면도이다.
도 15는 보강 부재를 포함하는 반도체 칩 패키지 기판의 또 다른 대안적인 예시적 실시예를 나타낸 평면도이다.
도 16은 솔더 스텐실의 예시적 실시예를 나타낸 평면도이다.
도 17은 또 다른 전자 디바이스에 결합된 반도체 칩 패키지의 예시적 실시예를 나타낸 도면이다.
도 18은 기판 보강 구조를 포함하는 반도체 칩 패키지의 또 다른 예시적 실시예를 나타낸 도면으로 부분적으로 분해되어 있다.
하기에서 설명되는 도면에서, 일반적으로 참조 번호는 하나 이상의 도면에서 동일한 구성요소가 나타나는 경우 반복된다. 이제 도면을 참조하면, 특히 도 1을 참조하면, 기판(20)에 장착된 반도체 칩(15)을 포함하는 예시적인 종래 반도체 칩 패키지(10)를 나타낸 도면이 제시된다. 기판(20)은 볼 그리드 어레이로서 도시되어 있고, 따라서 인쇄 회로 기판(미도시)과의 야금학적 접속을 위한 복수의 솔더 볼들(25)을 포함한다. 몇 개의 수동 디바이스들(30a, 30b, 30c, 30d, 30e 및 30f)(예를 들어, 커패시터들)이 기판(20)의 상부 표면(35) 상에 도시되어 있다. 이 칩(15)은 기판(20)에 장착된 플립칩(flip-chip)이고, 복수의 솔더 범프들(도 1에서는 보이지 않지만 후속 도면들에서 볼 수 있음)에 의해 기판에 전기적으로 접속된다.
도 1은 종래 반도체 칩 패키지 기판에서 일어날 수 있는 문제, 즉 기판(20)의 아래방향 휘어짐, 혹은 뒤틀어짐, 특히 기판의 코너들(40, 45, 50, 및 55)에서의 휘어짐 혹은 뒤틀어짐을 나타내고 있음에 주목해야 한다. 이러한 아래방향 뒤틀어짐을 일으키는 물리적 매커니즘이 후속 도면에서 설명될 것이다. 이제 도 2를 참조하면, 도 2는 도 1을 섹션 2-2에서 절취한 칩 패키지(10)의 단면도를 나타낸다. 섹션 2-2의 위치 때문에, 단지 수동 디바이스들(30c 및 30e)과 기판(20)의 코너들(45 및 55)만을 도 2에서 볼 수 있음에 주목해야 한다. 앞서 간략히 언급된 바와 같이, 반도체 칩(15)은 복수의 솔더 범프들(60)에 의해 기판(20)에 전기적으로 그리고 기계적으로 접속된다. 이 범프들(60)은 기판(30)에 통합된 전도체들(보이지는 않음)에 의해 기판(20)의 볼들(25)에 전기적으로 접속된다. 언더필 물질 층(65)이 칩(15) 아래에 그리고 기판(20)의 상부 표면(30) 상에 융착되어, 칩(15)과 기판(20) 간의 열 팽창 계수의 차이에 따른 문제를 해소한다. 기판(20)의 이러한 뒤틀어짐의 대부분은, 특히 기판의 코너들(45 및 55)에서의 뒤틀어짐은, 칩(15) 아래의 솔더 범프들(60)이 리플로되고 언더필 물질 층(65)이 열적으로 경화될 때, 기판(20)에 가해지는 기계적 힘에 의해 야기된다.
기판(20)의 뒤틀어짐의 결과로서 일어날 수 있는 생산 수율(product yield) 문제는, 기판(20) 특히 기판의 솔더 볼들(25)을 인쇄 회로 기판 랜드 패턴과 같은 또 다른 구조에 장착하려 할 때, 일어날 수 있다. 이제 도 3을 참조하면, 도 3은 도 2와 같은 단면도이지만, 위를 향하고 있는 랜드 패턴(75)을 포함한 인쇄 회로 기판(70)보다 약간 위에 위치하고 있는 반도체 칩 패키지(10)를 나타낸다. 장착 절차 동안, 기판의 솔더 볼들(25)이 랜드 패턴(75)의 대응하는 볼 패드들(이들 중 두 개가 80과 85로 표시되어 있음)과 접촉하도록, 기판(20)이 랜드 패턴(75)에 위치하게 된다. 이후 볼들(25)과 패드들(80 및 85) 간의 야금학적 접속이 확립되도록 리플로 프로세스가 수행된다.
기판(20)의 뒤틀어짐은, 불량한 장착 결과를 야기할 수 있는, 볼들(25) 및 패드들(80 및 85)과 관련된 다양한 공간적 오정렬을 일으킬 수 있다. 그 영향은, 타원(90)으로 표시된 패키지의 소부분에 집중함으로써 보다 더 시각적으로 관측될 수 있다. 타원(90) 내의 솔더 볼들 중 하나가 따로 95로 표시되어 있다. 타원(90)으로 표시된 부분은 도 4에서 더 크게 확대되어 도시된다.
이제 도 4를 참조한다. 랜드 패턴(75) 및 아래에 놓인 인쇄 회로 기판(70), 뿐만 아니라 볼 패드들(80 및 85)과 기판(20)의 솔더 볼들(25 및 95)의 소부분만을 볼 수 있음에 주목해야 한다. 몇 가지 잠재적으로 바람직하지 않은 결과가 도시된다. 먼저, 솔더 볼(95)과 아래에 놓인 타겟 볼 패드(85) 간의 횡측 정렬은 기판(20)의 뒤틀어짐의 결과로서 오정렬된다. 뒤틀어짐은 또한 솔더 볼들(25와 95) 간의 피치(pitch)(P1)가, 기판(20)이 뒤틀어지지 않았을 경우 이 볼들(25와 95) 간의 설계 피치보다, 더 작아지게 한다. 필요한 볼 피치보다 작아짐으로써 발생하는 부수적 결과가 다음 도면에서 도시되고 설명된다. 추가적으로, 기판(20)의 볼(25)은 각각의 타겟 볼 패드(80) 위로 올려질 수 있는 데, 이는 솔더 볼들(25와 95)의 후속 리플로 동안, 접착 문제를 일으킬 수도 있고 일으키지 않을 수도 있다.
도 5는 도 4와 같은 확대된 단면도이지만, 솔더 볼들(25와 95)과 아래에 놓인 랜드 패턴(75)의 타겟 볼 패드들(80과 85) 간의 야금학적 접속을 확립하는 솔더 리플로 프로세스의 영향을 나타낸다. 리플로 이전의 피치(P1)(도 4 참조)가 기판(20)의 뒤틀어짐으로 인해 계획된 것보다 더 작아지기 때문에, 볼들(25와 95)은 리플로 동안 융합되어 매우 바람직하지 않고 수율을 제한하는 단락 회로 상황을 만든다. 기판(20)이 후속적으로 인쇄 회로 기판(70)으로부터 떼어내 질 수 있는지 여부, 성공적으로 다시 개조될 수 있는지 여부, 혹은 폐기돼야만 하는지 여부는 미해결의 문제이다.
도 6은 앞서 언급된 종래 반도체 칩 패키지(10)의 흠결들 중 일부를 없애 주는 반도체 칩 패키지(100)의 예시적 실시예를 나타낸 도면이다. 이 패키지(100)는 기판(115)을 포함하며, 이 기판 상에는 반도체 칩 혹은 다이(120)가 장착되거나, 필요에 따라서 복수의 칩들이 장착된다. 칩(120)은, 예를 들어, 마이크로프로세서, 그래픽 프로세서, 결합된 마이크로프로세서/그래픽 프로세서, 애플리케이션 특정 집적 회로, 메모리 디바이스 등과 같은 전자공학에서 사용되는 수많은 서로 다른 타입의 회로 디바이스들 중 어느 하나일 수 있고, 그리고 단일 코어이거나 복수 코어일 수 있다. 언더필 물질 층(125)이 칩(120) 아래에 배치될 수 있어, 칩(120)과 기판(115) 간의 열 팽창 계수들의 서로 다름으로 인한 영향을 줄여줄 수 있다.
기판(115)은 코어/빌드업 구성으로 이루어질 수 있다. 이와 관련하여, 기판(115)은, 위에는 하나 이상의 빌드업 층들이 형성됨과 아울러 아래에는 추가적인 하나 이상의 빌드업 층들이 형성되는 중앙 코어로 이루어질 수 있다. 코어 자체는 하나 이상의 층들의 스택(stack)으로 이루어질 수 있다. 이러한 구성의 일 예가 소위 "2-4-2" 구성(두 개의 빌드업 층들로 된 두 개의 세트들 간에 래미네이팅되는 네 개 층 코어)으로 칭해질 수 있다. 기판(115)에서의 층들의 개수는 네 개로부터 열여섯 개 혹은 그 이상 변할 수 있고, 네 개 이하가 사용될 수도 있다. 이른바 "코어리스(coreless)" 디자인이 또한 사용될 수도 있다. 기판(115)의 층들은, 금속 상호접속들이 산재되어 있는 절연 물질(예를 들어, 다양한 공지된 에폭시들과 같은 것)로 이루어진다.
다른 전자 디바이스들과의 인터페이스를 위해, 기판(115)은 도시된 바와 같이 볼 그리드 어레이로서 구성될 수 있거나 혹은 어떤 다른 타입의 기판 상호접속 방식으로서 구성될 수 있다. 복수의 솔더 볼들(130)이 기판(115)에 결합된다. 반도체 칩(120)은 기판(115)에 장착된 플립칩일 수 있다. 복수의 전기적 상호접속들이 도면에서 보이진 않지만, 칩(120)과 복수의 솔더 볼들(130) 간의 전기적 상호접속을 확립하기 위해, 기판(115)에 통합되어 있다.
솔더 마스크(135)가 기판(115)의 상부 표면에 형성됨에 주목해야 한다. 커패시터, 인덕터, 혹은 다른 전자 컴포넌트일 수 있는 복수의 수동 디바이스들이 솔더 구조(도 6의 스케일 때문에 도 6에서 보이진 않지만 후속 도면에서는 볼 수 있음)를 사용해 솔더 마스크(135)에 장착된다. 수동 디바이스들 중 단지 몇 개만이 도시되었고, 각각 140a, 140b, 140c, 140d 및 140e로 표시되었다. 칩(120)과 마찬가지로, 수동 디바이스들(140a, 140b, 140c, 140d 및 140e)은 복수의 전도체들(도 6에서 보이진 않음)에 의해 패키지(100)의 다른 컴포넌트들과 전기적으로 상호접속된다. 도 1 내지 도 5에 도시된 바와 같은 기판 뒤틀어짐의 가능성을 없애기 위해, 본 예시적 실시예의 기판(115)에는, 기판(115)의 코너들(147a, 147b, 147c 및 147d)의 아래방향 뒤틀어짐을 방지하도록 설계된 네 개의 보강 부재(145a, 145b, 145c 및 145d)로 이루어진 보강 구조가 제공된다. 보강 부재(145c)의 구조를 보여주기 위해 보강 부재(145c)가 솔더 마스크(135)로부터 분해되어 도시되었음에 주목해야 한다. 보강 부재(145c)는 아래에 놓인 솔더 용융면(이 면은 본 실시예에서, 기판(115)에 형성된 전도체 패드(150c)로 이루어진 면임)에 야금학적으로 결합된다. 솔더 용융면의 나머지를 형성하는 유사한 패드들이 보강 부재들(145a, 145b 및 145d) 아래에 있는 기판(115)에 배치되지만, 도 6에서 보이진 않는다.
본 예시적 실시예에서, 보강 부재들(145a, 145b, 145c 및 145d)은 L자(elbow)형 부재로서 패턴화되어 있다. 보강 부재들(145a, 145b, 145c 및 145d)은 유리한 점으로서, 아래에서 더 완전히 설명되는 바와 같이, 기판(115)에 다른 구조들을 제조하는데 사용되는 솔더와 동일한 타입일 수 있는 솔더로 구성된다. 이러한 방식으로, 보강 부재(145a, 145b, 145c 및 145d)는 추가적인 프로세스 단계들을 요구함이 없이, 혹은 본 명세서의 배경기술 부분에서 설명된 타입의 개별적 보강 링들을 제공함이 없이 제조될 수 있다.
도 6에 도시된 보강 부재들(145a, 145b, 145c 및 145d)을 제조하는 예시적 방법이 이제 도 7, 도 8, 도 9, 도 10, 및 도 11을 참조함으로써 이해될 수 있을 것이고, 그 시작은 도 7인데, 도 7은 기판(115)에 솔더 마스크(135)(도 6 참조)가 도포되기 전의 기판(115)을 나타낸 도면이다. 도 6에서의 솔더 마스크에 의해 부분적으로 불명확했던 전도체 패드(150c)가 다른 세 개의 전도체 패드들(150a, 150b 및 150d)과 함께 이제 볼 수 있게 되었다. 전도체 패드들(150a, 150b, 150c 및 150d)은 기판의 일 면(152)의 중앙 영역(151) 바깥쪽에 배치된다. 기판(115)의 반대편 면(153)은 도 6에 도시된 솔더 볼들(130)을 수용하도록 설계된다. 중앙 부분(151)은 후속 프로세싱 동안 도 6에 도시된 반도체 칩(120)에 전기적으로 접속되도록 설계된 범프 패드들의 어레이(154)를 포함한다. 전도체 패드(150c)와 세 개의 다른 전도체 패드들(150a, 150b 및 150d)은 도 6에 도시된 보강 부재들(145a, 145b, 145c 및 145d)을 수용하도록 예정되어 있다. 추가적으로, 기판(115)은, 도 6에 도시된 솔더 마스크(135)에서의 다양한 개구들을 채우는 솔더 부분들을 통해, 도 6에 도시된 수동 디바이스들(140a, 140b, 140c, 140d 및 140e)에 전기적으로 접속되도록 설계된 컴포넌트 패드들(155a, 155b, 155c, 155d 및 155e)을 포함한다. 앞서 언급된 바와 같이, 다양한 소자들을 전기적으로 접속시키는 복수의 상호접속들이 기판(115)에 존재한다. 이러한 상호접속들 혹은 트레이스(trace)들(160) 중 몇 개가 컴포넌트 패드(155e)에 접속되어 도시되었고, 하나의 이러한 트레이스(165)가 전도체 패드(150b)에 접속되어 도시되었다. 그러나, 간략한 예시적 설명을 위해 전도체 트레이스들 중 단지 몇 개만이 도시되었다. 숙련된 기술자라면, 기판(115)(여기에는 기판(115)의 다양한 층들이 포함됨)에 다수의 이러한 전도체들이 존재할 수 있음을 이해할 수 있을 것이다. 다양한 트레이스들(160 및 165)이 접지(ground) 혹은 어떤 다른 전위 레벨에 결합될 수 있다.
전도체 패드들(150a, 150b, 150c 및 150d)이, 후속적으로 형성되는 보강 부재들(도 6에서 145a, 145b, 145c 및 145d)에 대한 요구된 형상들과 정합하도록 설계된 사전에 결정된 형상들 또는 패턴들로 기판(115) 상에 제조된다. 전도체 패드들을 칩 기판들 상에 형성하기 위한 잘 알려진 기술이 사용될 수 있고, 이러한 기술에는 예를 들어, 전기도금 혹은 다른 도금 기술이 있으며, 이후 리소그래픽 마스킹 및 잘 알려진 에칭 프로세스가 행해질 수 있다. 동일한 물질 융착 및 리소그래픽 패터닝 및 에칭 프로세스가 컴포넌트 패드들(155a, 155b, 155c, 155d 및 155e)을 또한 제조하기 위해 수행될 수 있다. 패드들(150a, 150b, 150c 및 150d 그리고 155a, 155b, 155c, 155d 및 155e)에 대한 예시적 물질로는, 구리, 은, 금, 백금, 팔라듐, 및 이들의 조합, 등이 있을 수 있다.
도 8에 도시된 바와 같이, 솔더 마스크(135)가 기판(115) 상에 형성되고, 이 솔더 마스크(135)에는 복수의 개구들(170a, 170b, 170c 및 170d)이 제공되며, 이 개구들은 후속적으로 형성되는 (도 6에 도시된) 보강 부재들(145a, 145b, 145c 및 145d)의 요구된 위치 및 형상에 대응한다. 추가적으로, 솔더 마스크(135)에는 (도 7에 도시된) 아래에 놓인 컴포넌트 패드들(155a, 155b, 155c, 155d 및 155e)의 위치에 근접하여 있는 개구들(175a, 175b, 175c, 175d 및 175e)이 제공된다. 마지막으로, 개구들의 어레이(177)가 도 7에 도시된 범프 패드들의 어레이(154)와의 수직 정렬로 제공된다. 개구들의 어레이(177)는, 후속 프로세싱 동안, 도 6에 도시된 반도체 칩(120)과 본딩될 솔더로 채워진다. 솔더 마스크(135)는, 솔더 마스크 제조 용의 다양한 적절한 물질(예를 들어, Taiyo Ink Mfg. Co., Ltd에 의해 제조된 PSR-4000 AUS703 또는 Hitachi Chemical Co., Ltd.에 의해 제조된 SR7000과 같은 것)로부터 제조될 수 있다. 개구들(170a, 170b, 170c 및 170d, 그리고 175a, 175b, 175c, 175d 및 175e) 및 개구들의 어레이(177)가 잘 알려진 리소그래픽 마스킹 및 에칭에 의해 형성될 수 있다. 도 8로부터 명백한 것으로서, 개구들(170a, 170b, 170c 및 170d)은 아래에 놓인 솔더 용융면(이 표면은 전도체 패드들(150a, 150b, 150c 및 150d)로 이루어짐)까지 아래로 에칭된다. 적절한 용융을 위해, 패드들(150a, 150b, 150c 및 150d) 중 적어도 일부는 노출돼야만 한다. 개구들(170a, 170b, 170c 및 170d 그리고 175a, 175b, 175c, 175d 및 175e)이 형성되면, 솔더 마스크(135)는 솔더 융착을 위한 준비를 갖추게 된다.
이제 도 9를 참조하면, 도 9는 스텐실(185)을 통한 솔더(180)의 도포를 나타낸 도면으로, 이 스텐실(185)은 아래에 놓인 개구들(170a, 170b, 170c 및 170d)의 크기 및 형상 및 위치와 정합하도록 설계된 복수의 개구들(190a, 190b, 190c 및 190d)과, 그리고 아래에 놓인 개구들(175a, 175b, 175c, 175d 및 175e)(도 8에서는 볼 수 있지만, 도 9에서는 볼 수 없음)의 크기 및 형상 및 위치와 정합하도록 설계된 또 다른 복수의 개구들(195a, 195b, 195c, 195d 및 195e)을 갖도록 패터닝되어 있다. 솔더(180)는 여러 종류의 도포기(applicator)(200)에 의해 솔더 스텐실(185) 상에 페이스트(paste) 형태로 융착될 수 있고, 이후 스텐실(185)은 솔더(180)가 개구들(190a, 190b, 190c 및 190d 그리고 195a, 195b, 195c, 195d 및 195e) 안으로 압착되도록 하기 위해 스와이프(swipe)될 수 있다. 스텐실(185)은 잘 알려진 금속, 플라스틱, 또는 세라믹으로 구성될 수 있다. 솔더는 납기반(lead-based) 솔더이거나 무연(lead-free) 솔더일 수 있다. 적절한 무연 솔더의 예로는 주석-은, 주석-구리, 주석-은-구리, 등이 있다.
융착 프로세스 동안 스텐실(185)과 솔더 마스크(135)와 기판(115)의 상호작용은 도 10을 참조함으로써 이해될 수 있고, 도 10은 도 9를 섹션 10-10에서 절취한 단면도이다. 섹션 10-10의 위치 때문에, 개구(190d)와 개구(170d)의 일부를 볼 수 있고, 뿐만 아니라 개구들(195d 및 175d) 그리고 개구들(190c 및 170c)의 일부를 볼 수 있음에 주목해야 한다. 솔더(180)가 개구들(170d 및 190d)에 융착되기 때문에, 솔더(180)는 아래에 놓인 패드(150d)와 접촉하고 스텐실(185)의 거의 상부 표면(202)까지 수직으로 연장한다. 나머지 개구들(175d/195d 및 170c/190c)에서의 패드들(155d 및 150c) 상에 융착되는 솔더(180)에 대해서도 동일하다.
솔더 융착 이후, 스텐실(185)은, 도 11에 도시된 바와 같이, 솔더 마스크(135) 위로 약간 돌출되어 현재 형성된 솔더 보강 부재들(145d 및 145c)과 솔더 부분(180)을 남기고, 제거된다. 개구(170d)에서의 보강 부재(145d)는 아래에 놓인 전도체 패드(150d)와 접촉하고, 개구(175d)에서의 솔더(180)의 부분은 아래에 놓인 컴포넌트 패드(150d)와 접촉하며, 그리고 개구(170c)에서의 보강 부재(145c)는 아래에 놓인 전도체 패드(150c)와 접촉한다. 이 단계에서, 기판(115)과 솔더 마스크(135)는 수동 디바이스 및 반도체 칩의 장착을 위한 준비를 갖추게 된다. 보강 부재들(145c 및 145d)의 부분들이 솔더 마스크(135)의 상부 표면(203) 상으로 연장됨에 주목해야 한다. 표면(203) 위로 연장하는 솔더의 양은 도 10에 도시된 스텐실(185)에서의 개구들(190c 및 190d)의 폭을 넓힘으로써 필요에 따라 증가될 수 있어 도포될 솔더의 체적을 더 크게 할 수 있다.
이제 도 12를 참조하면, 도 12는 도 11과 같은 단면도이지만, 솔더 마스크(135)의 개구(175d)에서의 솔더(180)에 수동 디바이스(140d)를 장착하는 것을 나타낸다. 물론, 도 6에 도시된 다른 수동 디바이스들(140a, 140b, 140c 및 140d)이 또한 이때 기판에 장착될 수 있음을 이해해야 한다. 반도체 칩(120)이 칩(120)에 부착된 복수의 솔더 범프들(205)을 통해 플립칩 방식으로 기판(115)에 장착될 수 있고, 리플로 프로세스가 수행되어 수동 디바이스(140d)에 접속하는 솔더 범프들(205) 및 솔더 구조(180)를 일시적으로 용융시킬 수 있다. 이 리플로 프로세스는 보강 부재들(145d 및 145c)(뿐만 아니라 나머지 보강 부재들(145a 및 145b)(도 6 참조))을 일시적으로 용융시킬 것이다. 기판(115)이 보강 부재들(145d 및 145c)의 용융점 아래로 냉각되고 다시 실내 온도로 냉각되기 때문에, 도 6과 도 12에 도시된 보강 부재들(145c 및 145d)과 도 6에 도시된 부재들(145a 및 145b)은 기판(115)보다 더 빠르게 수축한다. 이러한 수축은 기판(115)의 코너들(147a, 147b, 147c 및 147d)(도 6 참조)을 위쪽 방향으로 당기는 경향이 있고, 그럼으로써 도 1 내지 도 5에 도시된 아래쪽 방향의 뒤틀어짐을 방지한다.
칩(120) 및 수동 디바이스(140d)의 부착을 위한 리플로 및 냉각 이후, 복수의 솔더 볼들(130)이 도 13에 도시된 바와 같이 기판(115)에 도포될 수 있다. 이 단계에서, 패키지(100)는, 솔더 볼들(130)의 볼 그리드 어레이를 통해 혹은 만약 또 다른 스타일의 상호접속이 사용된다면 다른 매커니즘을 통해, 인쇄 회로 기판(210)에 장착될 수 있다. 솔더 볼들(130)을 일시적으로 용융시키기 위해 또 다른 솔더 리플로가 수행된다. 이 리플로 동안, 기판(115)의 임의의 실내 온도 뒤틀어짐은 완화되는 경향이 있거나 평탄하게 될 것이다. 이 열 싸이클 동안, 보강 부재들(145c 및 145d)(그리고 도 6에 도시된 부재들(145a 및 145b))이 또한 용융되고, 따라서 기판(115)에 임의의 뒤틀어짐을 일으키는 힘들을 부가시키지 않는다.
앞서의 예시적 실시예에서, 보강 구조는 둘레에 있는 균일한 네 개의 보강 부재들로 이루어진다. 그러나, 숙련된 기술자라면, 다양한 기하학적 구조들이 기판을 보강하기 위해 사용될 수 있음을 이해할 것이다. 도 14는 기판을 포함하는 반도체 칩 패키지(100')의 대안적인 예시적 실시예를 도시하고 있으며, 이 반도체 칩 패키지(100')는 반도체 칩(120)이 장착된 기판과, 그리고 네 개의 보강 부재들(145a', 145b', 145c' 및 145d')로 이루어진 보강 구조를 포함한다. 이 예시적 실시예에서, 보강 부재(145a')와 같은 소정의 보강 부재는, 비록 기판(115')의 코너(147a')의 추가적인 부분들을 노출시키도록 설계된 한 쌍의 컷아웃(cutout)들(215 및 220)을 가지고 있을지라도, 일반적으로 L자형 구조로서 구성된다. 다른 보강 부재들(145b', 145c' 및 145d')은 도시된 바와 같이 유사한 기하학적 구조를 가질 수 있다. 이 컷아웃들(210 및 215)은 기판(115') 상에 추가적인 공간을 제공하여, 기판(115') 상에서의 다양한 프로세스 단계들의 수행에 있어 유용할 수 있는 다양한 지그(jig)들 혹은 픽앤플레이스 머신(pick and place machine)들에서의 기판(115') 배치를 용이하게 할 수 있다. 보강 부재들(145b', 145c' 및 145d')은 본 명세서에서 개시되는 바와 동일한 일반적 기술을 사용하여 제조될 수 있다. 물론, 도 7에 도시된 전도체 패드들(150a, 150b, 150c 및 150d)과 유사한 솔더 용융면(보이지는 않음)이, 보강 부재들(145a', 145b', 145c' 및 145d')이 본딩되는 기판(115') 상에 제공된다.
반도체 칩 패키지(100")의 또 다른 대안적 예시적 실시예가 도 15에서 평면도로서 도시된다. 이 예시적 실시예에서, 패키지(100")는 반도체 칩(120)을 수용하도록 설계된 기판(115")을 포함한다. 이 예시적 실시예에서, 보강 구조(145a")는 기판(115a")의 둘레 전체를 빙 둘러싸며 연장될 수 있는 보강 링(reinforcement ring)으로 이루어진다. 보강 구조(145a")의 각각의 코너들(225a, 225b, 225c 및 225d)은 도 14에 도시된 보강 부재(145a')와 같은 형상의 컷아웃 형상들을 가질 수 있다. 물론, 도 7에 도시된 전도체 패드들(150a, 150b, 150c 및 150d)과 유사한(하지만 더 연장되어 있을 수 있는) 솔더 용융면(보이지는 않음)이, 보강 부재(145a")가 본딩된 기판(115") 상에 제공된다. 보강 부재(145a")가 본 명세서에서 개시되는 바와 동일한 일반적인 기술을 사용하여 제조될 수 있다. 그러나, 솔더를 연속하는 링 형상을 갖도록 하는데 적합한 또 다른 타입의 스텐실 디자인이 사용될 수 있다. 이러한 예시적 스텐실(230)의 평면도가 도 16에 도시된다. 이 스텐실(230)에는 코너 슬롯 개구(corner slot opening)들의 네 개의 세트들(235a, 235b, 235c 및 235d)과 에지 슬롯 개구(edge slot opening)들의 네 개의 세트들(237a, 237b, 237c 및 237d)이 제공된다. 이 세트들(235a, 235b, 235c, 235d, 237a, 237b, 237c 및 237d) 각각은 수 개의 슬롯들을 포함하며, 이 중 하나가 240으로 표시되어 있다. 초기 스텐실 공정 동안, 솔더는 슬롯들(240)의 세트들(235a, 235b, 235c, 235d, 237a, 237b, 237c 및 237d)을 통하여 프레스(press)되어 이 세트들의 형상을 갖게 된다. 후속의 리플로 공정 동안, 용융된 솔더 세그먼트들은 함께 융합되어 도 15에 도시된 보강 부재(145a")를 형성하게 된다. 만약 솔더들(240)이 없다면, 스텐실(230)의 중앙 부분(245)은 어떤 다른 매커니즘에 의해 지지돼야만 할 것이다.
본 명세서에서 개시되는 칩 패키지의 예시적 실시예들 중 어느 하나가 또 다른 전자 디바이스에 장착될 수 있다. 이와 관련하여, 도 17은 예시적인 전자 디바이스(250)를 나타내는데, 이러한 전자 디바이스(250)는, 컴퓨터, 디지털 텔레비젼, 휴대용 모바일 디바이스(handheld mobile device), 개인용 컴퓨터, 서버, 메모리 디바이스, 증설 보드(add-in board)(예를 들어, 그래픽 카드), 혹은 반도체를 사용하는 임의의 다른 컴퓨팅 디바이스일 수 있다. 반도체 칩 패키지(100)가 이러한 디바이스(250)에 부착되어 필요한 기능을 제공할 수 있다.
상기 제시된 예시적 실시예들에서, 보강 구조들은 기판의 일 면에 위치하고 있다. 그러나, 숙련된 기술자라면, 패키지 기판의 양쪽 면들 상에 보강 구조들을 갖는 반도체 칩 패키지를 구성하는 것이 가능하다는 것을 알 수 있을 것이다. 이와 관련하여, 이제 도 18을 참조하면, 도 18은 패키지 기판(115) 및 솔더 마스크(135)(이 솔더 마스크(135) 상에 반도체 칩(120)이 위치하고 있음)로 이루어진 반도체 칩 패키지(260)의 부분적으로 분해된 도면이다. 기판(115)과 솔더 마스크(135)와 그리고 칩(120)의 결합은 패키지(100)와 함께 본 명세서에서 설명된 바와 같이 기본적으로 구성될 수 있다. 이 예시적 실시예에서, 제2의 솔더 마스크(265)가 기판(115) 아랫면(267)에 결합될 수 있다. 솔더 마스크(265)는, 개구들(270a, 270b, 270c 및 270d)의 세트를 갖도록 패터닝될 수 있는데, 이 개구들의 세트는 대응하는 복수의 솔더 보강 구조들(275a, 275b, 275c 및 275d)을 수용하도록 그 크기 및 간격이 조정되어 있다. 이 개구들(270a, 270b, 270c 및 270d) 및 솔더 구조들(275a, 275b, 275c 및 275d)은 솔더 마스크(135) 및 보강 구조(145a, 145b, 145c 및 145d)를 형성하는 구조와 물질적으로 유사하게 형성될 수 있다. 이 마스크(265)에는 개구들(280)의 그리드 어레이(grid array)가 제공될 수 있는데, 이 그리드 어레이는 솔더 마스크(265)로부터 아래방향으로 분해되어 도시된 볼 그리드 어레이(ball grid array)(285)와의 상호접속을 수용하도록 설계되어 있다. 솔더 볼들(285)과 기판(115)의 아래에 놓인 전도체 구조들(도 18에서는 보이지 않음) 간의 전기적 상호접속을 확립하기 위한, 추가적인 솔더 물질 혹은 다른 전도체 물질이 있을 수 있다. 다시, 보강 구조들(145a, 145b, 145c, 및 145d 그리고 275a, 275b, 275c, 및 275)의 형상, 개수, 및 구성은 본 명세서에서 전체적으로 설명된 바와 같이 변경될 수 있거나 통일될 수 있음을 이해해야만 한다.
본 명세서에서 개시된 예시적 실시예들 중 임의의 실시예가, 컴퓨터 판독가능 매체(예를 들어, 반도체, 자기 디스크, 광학 디스크, 혹은 다른 저장 매체와 같은 것)에서 처리되는 명령들로 구현될 수 있거나 또는 컴퓨터 데이터 신호로서 구현될 수 있다. 명령 혹은 소프트웨어가 본 명세서에서 개시되는 회로 구조를 합성 및/또는 시뮬레이션할 수 있다. 예시적 실시예에서, Cadence APD, Encore 등과 같은 전자 설계 자동화 프로그램(electronic design automation program)이, 본 명세서의 개시된 회로 구조를 합성하는데 사용될 수 있다. 결과적으로 생성된 코드가 이 개시된 회로 구조를 제조하는 데 사용될 수 있다.
본 발명은 다양하게 수정될 수 있고 대안적 형태를 가질 수 있으며, 그 특정 실시예들이 도면에서 예시적으로 도시되었고, 본 명세서에서 상세히 설명되었다. 그러나, 본 발명이 이러한 특정 개시 형태로만 한정되도록 의도되지 않았음을 이해해야 한다. 오히려, 본 발명은 아래에 첨부되는 특허청구범위에 의해 정의되는 바와 같이 본 발명의 사상 및 범위에 있는 모든 수정물, 등가물, 및 대안물을 포괄하는 것이다.

Claims (20)

  1. 제조 방법으로서,
    제 1 면과 상기 제 1 면의 반대편에 있는 제 2 면을 구비한 패키지 기판(package substrate)을 제공하는 단계와, 여기서 상기 제 1 면은 반도체 칩을 수용하도록 된 중앙 영역을 가지며; 그리고
    상기 패키지 기판의 휘어짐을 방지하도록, 상기 패키지 기판의 상기 제 1 면 상에서 상기 중앙 영역의 바깥쪽에 솔더 보강 구조(solder reinforcement structure)를 형성하는 단계를 포함하는 것을 특징으로 하는 제조 방법.
  2. 제1항에 있어서,
    상기 패키지 기판은 네 개의 코너(corner)들을 포함하며, 상기 솔더 보강 구조를 형성하는 단계는 상기 네 개의 코너들 각각에 근접하는 솔더 보강 부재(solder reinforcement member)를 형성하는 것을 포함하는 것을 특징으로 하는 제조 방법.
  3. 제1항에 있어서,
    상기 솔더 보강 구조를 형성하는 단계는 상기 패키지 기판의 상기 제 1 면 상에 복수의 개구들을 갖는 솔더 마스크를 형성하는 것과, 그리고 상기 복수의 개구들에 솔더를 융착시키는 것을 포함하는 것을 특징으로 하는 제조 방법.
  4. 제3항에 있어서,
    상기 솔더 마스크 상에 스텐실(stencil)을 배치하는 단계와, 상기 스텐실을 통해 상기 솔더를 융착시키는 단계와, 그리고 상기 스텐실을 제거하는 단계를 포함하는 것을 특징으로 하는 제조 방법.
  5. 제1항에 있어서,
    상기 솔더 보강 구조를 형성하는 단계는 솔더 링(solder ring)을 형성하는 것을 포함하는 것을 특징으로 하는 제조 방법.
  6. 제1항에 있어서,
    상기 패키지 기판의 상기 제 1 면에 반도체 칩을 결합하는 단계를 포함하는 것을 특징으로 하는 제조 방법.
  7. 제6항에 있어서,
    상기 패키지 기판을 전자 디바이스(electronic device)에 결합하는 단계를 포함하는 것을 특징으로 하는 제조 방법.
  8. 제1항에 있어서,
    상기 제조 방법이 컴퓨터 판독가능 매체에 저장된 명령들을 실행함으로써 수행되는 것을 특징으로 하는 제조 방법.
  9. 제조 방법으로서,
    제 1 면과 상기 제 1 면의 반대편에 있는 제 2 면을 구비한 패키지 기판을 제공하는 단계와, 여기서 상기 제 1 면은 반도체 칩을 수용하도록 된 중앙 영역을 가지며;
    상기 제 1 면 상에서 상기 중앙 영역 바깥쪽에 솔더 용융면(solder-wettable surface)을 형성하는 단계와;
    상기 솔더 용융면의 적어도 일부가 노출되도록 하면서 상기 패키지 기판의 상기 제 1 면 상에 솔더 마스크를 형성하는 단계와; 그리고
    상기 패키지 기판의 휘어짐을 방지하기 위해, 상기 패키지 기판의 상기 제 1 면 상에 솔더 보강 구조(solder reinforcement structure)가 형성되도록 상기 솔더 용융면 상에 솔더를 융착시키는 단계를 포함하는 것을 특징으로 하는 제조 방법.
  10. 제9항에 있어서,
    상기 패키지 기판은 네 개의 코너들을 포함하고, 상기 솔더 용융면을 형성하는 단계는 상기 네 개의 코너들 각각에 근접하는 솔더 용융면을 형성하는 것을 포함하는 것을 특징으로 하는 제조 방법.
  11. 제9항에 있어서,
    상기 솔더 마스크 상에 스텐실을 배치하는 단계와, 상기 스텐실을 통해 상기 솔더를 융착시키는 단계와, 그리고 상기 스텐실을 제거하는 단계를 포함하는 것을 특징으로 하는 제조 방법.
  12. 제1항에 있어서,
    상기 솔더 용융면 상에 솔더를 융착시키는 단계는 링 형태로 솔더를 융착시키는 것을 포함하는 것을 특징으로 하는 제조 방법.
  13. 제9항에 있어서,
    상기 패키지 기판의 상기 제 1 면에 반도체 칩을 결합하는 단계를 포함하는 것을 특징으로 하는 제조 방법.
  14. 제13항에 있어서,
    상기 패키지 기판을 전자 디바이스에 결합하는 단계를 포함하는 것을 특징으로 하는 제조 방법.
  15. 장치로서,
    제 1 면과 상기 제 1 면의 반대편에 있는 제 2 면을 구비한 패키지 기판과, 여기서 상기 제 1 면은 반도체 칩을 수용하도록 된 중앙 영역을 가지며; 그리고
    상기 패키지 기판의 휘어짐을 방지하도록, 상기 패키지 기판의 상기 제 1 면 상에서 상기 중앙 영역의 바깥쪽에 있는 솔더 보강 구조를 포함하여 구성되는 것을 특징으로 하는 장치.
  16. 제15항에 있어서,
    상기 패키지 기판은 네 개의 코너들을 포함하며, 상기 솔더 보강 구조는 상기 네 개의 코너들 각각에 근접하는 솔더 보강 부재를 포함하는 것을 특징으로 하는 장치.
  17. 제15항에 있어서,
    상기 솔더 보강 구조는 솔더 링을 포함하는 것을 특징으로 하는 장치.
  18. 제15항에 있어서,
    상기 솔더 보강 구조와의 본딩을 위해 상기 패키지 기판의 상기 제 1 면 상에 솔더 용융면을 포함하는 것을 특징으로 하는 장치.
  19. 제15항에 있어서,
    상기 패키지 기판의 상기 제 1 면에 결합되는 반도체 칩을 포함하는 것을 특징으로 하는 장치.
  20. 제19항에 있어서,
    상기 패키지 기판에 결합되는 전자 디바이스를 포함하는 것을 특징으로 하는 장치.
KR1020107023181A 2008-03-19 2009-03-19 보강 구조를 가진 다이 패키지 기판 및 그 제조 방법 KR101562009B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/051,330 2008-03-19
US12/051,330 US8313984B2 (en) 2008-03-19 2008-03-19 Die substrate with reinforcement structure

Publications (2)

Publication Number Publication Date
KR20100126519A true KR20100126519A (ko) 2010-12-01
KR101562009B1 KR101562009B1 (ko) 2015-10-20

Family

ID=40810600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107023181A KR101562009B1 (ko) 2008-03-19 2009-03-19 보강 구조를 가진 다이 패키지 기판 및 그 제조 방법

Country Status (7)

Country Link
US (2) US8313984B2 (ko)
EP (2) EP2269216B1 (ko)
JP (1) JP5677283B2 (ko)
KR (1) KR101562009B1 (ko)
CN (1) CN102017131B (ko)
TW (1) TWI462245B (ko)
WO (1) WO2009115910A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008133B2 (en) 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US8659172B2 (en) * 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8232138B2 (en) 2010-04-14 2012-07-31 Advanced Micro Devices, Inc. Circuit board with notched stiffener frame
US8810025B2 (en) * 2011-03-17 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure for flip-chip packaging
TWI474451B (zh) * 2011-09-15 2015-02-21 Chipmos Technologies Inc 覆晶封裝結構及其形成方法
US20130105975A1 (en) * 2011-10-26 2013-05-02 Rafiqul Hussain Semiconductor chip device with thermal interface material frame
US8703535B2 (en) * 2012-06-07 2014-04-22 Stats Chippac Ltd. Integrated circuit packaging system with warpage preventing mechanism and method of manufacture thereof
TWI492344B (zh) * 2013-04-09 2015-07-11 矽品精密工業股份有限公司 半導體封裝件及其製法
KR101540070B1 (ko) 2014-10-27 2015-07-29 삼성전자주식회사 패키지 기판 및 반도체 패키지의 제조방법
KR102412612B1 (ko) 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
US9721906B2 (en) * 2015-08-31 2017-08-01 Intel Corporation Electronic package with corner supports
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US10764996B1 (en) * 2018-06-19 2020-09-01 Xilinx, Inc. Chip package assembly with composite stiffener
EP3624181A1 (en) * 2018-09-11 2020-03-18 MediaTek Inc. Semiconductor package structure having an annular frame with truncated corners
CN111696979B (zh) * 2019-03-14 2024-04-23 联发科技股份有限公司 半导体封装结构
CN116868331A (zh) * 2021-02-24 2023-10-10 华为技术有限公司 芯片封装结构及其制作方法、电子设备
KR20220146840A (ko) 2021-04-26 2022-11-02 삼성전자주식회사 몰딩층을 포함하는 반도체 패키지
US11676916B2 (en) * 2021-08-30 2023-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package with warpage-control element

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03161706A (ja) 1989-11-20 1991-07-11 Shimadzu Corp アテネータを備えたコリメータヘッド
JPH03180794A (ja) 1989-12-11 1991-08-06 Shimada Phys & Chem Ind Co Ltd 超音波距離測定方法及び装置
JPH03189270A (ja) 1989-12-19 1991-08-19 Kayaba Ind Co Ltd 電動後輪操舵装置
JP2823052B2 (ja) 1990-01-23 1998-11-11 トピー工業 株式会社 低炭素系マンガン・ボロン鋼履板およびその製造方法
JPH03228339A (ja) 1990-02-02 1991-10-09 Mitsubishi Electric Corp ボンディングツール
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
JP3850915B2 (ja) 1996-04-09 2006-11-29 ローム株式会社 フレキシブル基板の補強形成方法およびフレキシブル基板
US5879786A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Constraining ring for use in electronic packaging
US6020221A (en) * 1996-12-12 2000-02-01 Lsi Logic Corporation Process for manufacturing a semiconductor device having a stiffener member
US6051888A (en) 1997-04-07 2000-04-18 Texas Instruments Incorporated Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package
US6114763A (en) 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
US5866943A (en) 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
US6317333B1 (en) 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
JP3219043B2 (ja) 1998-01-07 2001-10-15 日本電気株式会社 半導体装置のパッケージ方法および半導体装置
US6224711B1 (en) 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
US6114048A (en) 1998-09-04 2000-09-05 Brush Wellman, Inc. Functionally graded metal substrates and process for making same
US6313521B1 (en) 1998-11-04 2001-11-06 Nec Corporation Semiconductor device and method of manufacturing the same
JP3228339B2 (ja) 1998-11-04 2001-11-12 日本電気株式会社 半導体装置およびその製造方法
JP3395164B2 (ja) * 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
JP3189270B2 (ja) 1998-12-15 2001-07-16 日本電気株式会社 接着方法
JP3161706B2 (ja) 1999-01-26 2001-04-25 日本電気株式会社 実装半導体装置
US6291899B1 (en) * 1999-02-16 2001-09-18 Micron Technology, Inc. Method and apparatus for reducing BGA warpage caused by encapsulation
JP3180794B2 (ja) 1999-02-19 2001-06-25 日本電気株式会社 半導体装置及びその製造方法
KR100396925B1 (ko) 1999-03-11 2003-09-03 세이코 엡슨 가부시키가이샤 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기
JP3384359B2 (ja) 1999-05-12 2003-03-10 日本電気株式会社 半導体装置およびその製造方法
JP3367554B2 (ja) 1999-10-13 2003-01-14 日本電気株式会社 フリップチップパッケージ
JP3385533B2 (ja) 2000-01-26 2003-03-10 日本電気株式会社 半導体装置
JP3459804B2 (ja) 2000-02-28 2003-10-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2001251044A (ja) * 2000-03-06 2001-09-14 Denso Corp 表面実装部品の実装構造及び実装方法
US6944945B1 (en) 2000-05-12 2005-09-20 Shipley Company, L.L.C. Sequential build circuit board
US6632704B2 (en) 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package
JP2002190560A (ja) 2000-12-21 2002-07-05 Nec Corp 半導体装置
US6459144B1 (en) * 2001-03-02 2002-10-01 Siliconware Precision Industries Co., Ltd. Flip chip semiconductor package
US6740959B2 (en) 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
JP2003051568A (ja) 2001-08-08 2003-02-21 Nec Corp 半導体装置
JP3615727B2 (ja) 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
US6710444B2 (en) 2002-03-21 2004-03-23 Intel Corporation Molded substrate stiffener with embedded capacitors
US6703704B1 (en) 2002-09-25 2004-03-09 International Business Machines Corporation Stress reducing stiffener ring
US7125904B2 (en) * 2002-10-11 2006-10-24 Portela & C.A., S.A. Peripherally-selective inhibitors of dopamine-β-hydroxylase and method of their preparation
TWI221664B (en) 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
US6998721B2 (en) 2002-11-08 2006-02-14 Stmicroelectronics, Inc. Stacking and encapsulation of multiple interconnected integrated circuits
US20040099958A1 (en) 2002-11-21 2004-05-27 Schildgen William R. Crack resistant interconnect module
US6949404B1 (en) 2002-11-25 2005-09-27 Altera Corporation Flip chip package with warpage control
JP4390541B2 (ja) 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
WO2004086498A1 (ja) 2003-03-26 2004-10-07 Fujitsu Limited 半導体装置
JP4398223B2 (ja) * 2003-10-30 2010-01-13 京セラ株式会社 半導体装置
JP2006013029A (ja) * 2004-06-24 2006-01-12 Toppan Printing Co Ltd 半導体パッケージ
US6979636B1 (en) 2005-02-09 2005-12-27 Compeq Manufacturing Co., Ltd. Method for forming heightened solder bumps on circuit boards
JP3914239B2 (ja) 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
JP4620515B2 (ja) * 2005-04-11 2011-01-26 ルネサスエレクトロニクス株式会社 インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法
TWI263256B (en) 2005-05-03 2006-10-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor device
JP2007067010A (ja) 2005-08-29 2007-03-15 Fujikura Ltd 多層配線基板およびその製造方法
US7271480B2 (en) * 2005-09-29 2007-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Constraint stiffener design
TWI311366B (en) 2006-06-30 2009-06-21 Advanced Semiconductor Eng A flip-chip package structure with stiffener
US20080054490A1 (en) 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
US20080142996A1 (en) 2006-12-19 2008-06-19 Gopalakrishnan Subramanian Controlling flow of underfill using polymer coating and resulting devices
US7635916B2 (en) 2007-03-23 2009-12-22 Honeywell International Inc. Integrated circuit package with top-side conduction cooling
US20080284047A1 (en) 2007-05-15 2008-11-20 Eric Tosaya Chip Package with Stiffener Ring
US8008133B2 (en) 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US7923850B2 (en) 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
US8216887B2 (en) 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid

Also Published As

Publication number Publication date
TWI462245B (zh) 2014-11-21
EP2816589A2 (en) 2014-12-24
CN102017131B (zh) 2013-06-12
US20130069250A1 (en) 2013-03-21
EP2269216B1 (en) 2014-12-24
KR101562009B1 (ko) 2015-10-20
EP2816589A3 (en) 2015-06-03
JP2011515845A (ja) 2011-05-19
JP5677283B2 (ja) 2015-02-25
EP2269216A1 (en) 2011-01-05
US8927344B2 (en) 2015-01-06
US8313984B2 (en) 2012-11-20
US20090236730A1 (en) 2009-09-24
CN102017131A (zh) 2011-04-13
WO2009115910A1 (en) 2009-09-24
TW200941670A (en) 2009-10-01

Similar Documents

Publication Publication Date Title
KR101562009B1 (ko) 보강 구조를 가진 다이 패키지 기판 및 그 제조 방법
KR100734816B1 (ko) 전자 소자 캐리어를 위한 최적화된 덮개의 장착
US7670939B2 (en) Semiconductor chip bump connection apparatus and method
US9287157B2 (en) Semiconductor element for package miniaturization
KR100996914B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
JP5795196B2 (ja) 半導体パッケージ
US6969674B2 (en) Structure and method for fine pitch flip chip substrate
US20100314755A1 (en) Printed circuit board, semiconductor device comprising the same, and method of manufacturing the same
US11610827B2 (en) Package and printed circuit board attachment
US20020061665A1 (en) Method and apparatus for vertically stacking and interconnecting ball grid array (BGA) electronic circuit devices
KR100292033B1 (ko) 반도체칩패키지및그제조방법
EP3971963A1 (en) Semiconductor package assembly
KR101340348B1 (ko) 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JP4159631B2 (ja) 半導体パッケージの製造方法
EP4071792A1 (en) Three-dimensional pad structure and interconnection structure for electronic devices

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 4