TWI417011B - 多層基底核心結構、電子系統及基底核心結構之製造方法 - Google Patents

多層基底核心結構、電子系統及基底核心結構之製造方法 Download PDF

Info

Publication number
TWI417011B
TWI417011B TW097123727A TW97123727A TWI417011B TW I417011 B TWI417011 B TW I417011B TW 097123727 A TW097123727 A TW 097123727A TW 97123727 A TW97123727 A TW 97123727A TW I417011 B TWI417011 B TW I417011B
Authority
TW
Taiwan
Prior art keywords
insulating layer
conductive layer
patterned conductive
layer
vias
Prior art date
Application number
TW097123727A
Other languages
English (en)
Other versions
TW200920202A (en
Inventor
Yonggang Li
Islam Salama
Charan Gurumurthy
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200920202A publication Critical patent/TW200920202A/zh
Application granted granted Critical
Publication of TWI417011B publication Critical patent/TWI417011B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

多層基底核心結構、電子系統及基底核心結構之製造方法
本發明主要有關於多層基底核心結構製造的領域，詳言之，藉由雷射鑽孔微通孔於其中而製造此種板子的方法。
一般可藉由首先提供包銅核心來製造多層基底核心結構(MPWB)。包銅核心(CCL)可為根據應用需求在一或兩側上包有銅之層板。此種製造程序之一範例係顯示於第1至8圖中。如第1圖中所見，首先提供雙面CCL 101，其包括絕緣層板120及分別為上與下銅薄膜140及160。如第2圖中所見，根據將設置在層板120上之預定的互連圖案預先圖案化上與下銅薄膜140及160，例如藉由蝕刻，以提供圖案化之銅膜150及170。此後，如第3圖中所見，介電質層，如ABF層(Ajinomoto積層薄膜)190及210，係層壓至圖案化之銅膜150及160上，且如第4圖中所見，提供第一中層板180。如第4圖中所見，接著在第一中層板180中藉由機械鑽孔及除膠渣而提供通孔201，以提供第二中層板220。除膠渣包含使用除膠渣溶液來處理板子以溶解並移除鑽孔產生的任何膠渣。如第5圖中所見，接著鍍覆通孔201及中層板220的上與下表面以提供具有已鍍覆通孔260之已鍍覆中層板240。如第6圖中所見，後續可用諸如銅之導電材料250對已鍍覆中 層板240進行鍍覆通孔(PTH)填塞，以產生已填塞之中層板280。在下一階段中，如第7圖中所示，可用諸如銅之導電材料蓋件式鍍覆已填塞之中層板280，以在其上與下表面上提供蓋件270及290，此鍍覆發生在已存在於第6圖之層板280上的鍍層上，以產生蓋件鍍覆之中層板300。此後，將存在於蓋件鍍覆之中層板300的上與下表面上之銅圖案化，例如藉由蝕刻，以產生如第8圖中所示之線路板320。
先前技術基底典型建造於厚核心的基礎上(例如具有約0.7 mm厚之核心(不包括任何積層或導電層))。先前技術核心積層增加程序冗長。拿四層核心為例，先前技術製程的宏觀程序階段可包括所有下列：核心烘烤及清理、核心銅圖案化、銅粗糙化、ABF層壓、鍍覆通孔鑽孔、除膠渣、銅鍍覆、銅粗糙化、鍍覆通孔填塞、表面平坦化、銅鍍覆、以及最後銅圖案化。然而，機械鍍覆之通孔鑽孔可能為先前技術多層基底核心結構之製造中最昂貴的單項程序。依據先前技術的如前述之填塞的需求更增加製造成本。
不利地，針對依據先前技術之基底核心結構的基底核心結構可能很貴，且可能因為使用機械鑽孔技術的關係而有很高的製造成本。當基底核心結構為了因應未來需求而變得更小時，這些成本更是飛漲。此外，機械鑽孔不適合用來產生小於約150微米的孔。
先前技術無法提供用於提供多層基底核心結構之具成 本效益、適宜且可靠的方法。
在下列詳細說明中，揭露用於製造諸如基底核心結構之基底核心結構的方法、根據此方法所形成之基底核心結構、及包括此基底核心結構之系統。將參照附圖，其中示意性地顯示本發明可據以實施的特定實施例。應了解到可存在其他實施例，且可做出其他結構性改變而不背離本發明之範疇與精神。
在此所用之用語上、上方、下方及相鄰係指一元件相較於其他元件的位置。因此，設置在第二元件上、上方、下方的第一元件可與第二元件直接接觸，或可包括一或更多中介元件。此外，設置在第二元件旁或與之相鄰的第一元件可與第二元件直接接觸，或可包括一或更多中介元件。此外，在本說明中，可交替式參照圖及/或元件。在此種情況中，例如當說明參照至顯示元件A/B的第X/Y圖，其意思為第X圖顯示元件A，且第Y圖顯示元件B。此外，在此所用之「層」係指由單一材料製造的層、由不同成分之混合物製造的層、由各種子層製造的層，各子層亦具有前述之層的相同定義。
於下參照第9a至11圖討論此及其他實施例的態樣。第9a至9h圖顯示根據第一方法實施例之製造多層基底核心結構的階段，其涉及導電層之減去式圖案化，且第10a至10h圖顯示根據第二方法實施例之製造多層基底核心結 構的階段，其涉及導電層之半增加式圖案化，導電層例如用於細線及間隔(FLS)之佈設。第11圖顯示含括根據一實施例的多層基底核心結構之系統。然而，不應將圖視為限制性，因其之目的在於解釋及了解。
參照第9a及10a圖，方法實施例包括提供初始絕緣層10。初始絕緣層可包括任一習知的核心絕緣/介電質材料，例如玻璃環氧樹脂或雙順丁烯二醯亞胺－三嗪(BT)或ABF。較佳地，初始絕緣層包含纖維強化之玻璃環氧樹脂。根據一實施例，如第9a及10a圖中所示，初始絕緣層10可包括初始導電層12於其上，如由銅所製造者，或由銀或鎳所製造者。在第9a及10a圖中所示的實施例中，初始絕緣層10可為傳統的包銅核心或CCL 14的一部份。在第一實施例中，初始導電層12可例如具有在約50及約70微米之間的厚度，而在第二實施例中，如第10a圖中所示，初始導電層12可例如具有在約1及約2微米之間的厚度。
接下來參照第9b及10b圖，實施例包括雷射鑽孔如所示般穿透初始絕緣層10之第一組通孔開口14。在所示的實施例中，通孔延伸至導電層12。針對雷射鑽孔，可使用二氧化碳氣體雷射束、紫外線雷射束、或準分子雷射束。例如，一實施例預計使用二氧化碳雷射於玻璃纖維強化之初始絕緣層上，其具有在約1至約10 mJ之間的功率範圍，以及在約1及約100 ms之間的脈衝寬度。雷射鑽孔參數的決定可尤其為被鑽孔之材料、其厚度、及欲提供 之通孔尺寸的函數。
接下來參照第9c及10c圖，實施例包括以導電材料16填充第一組通孔開口14，以提供如所示之第一組導電通孔18。根據一較佳的實施例，可藉由選擇性快速無電鍍覆來提供導電材料16。較佳地，導電材料16包括銅，但其亦可包括鎳及/或銀。在第10c圖的實施例中，亦可藉由選擇性快速無電鍍覆來提供導電材料16。如所知，可藉由使用包括觸媒於其中之無電鍍覆溶液來實現選擇性快速無電鍍覆，觸媒為以某數量存在之物質，使得與無觸媒之溶液相比可獲得欲鍍覆之材料之實質上增加的沈積率，觸媒進一步具有本身僅沈積於初始導電層的銅區域上的性質，以提供選擇性快速無電鍍覆。
接下來一方面參照第9d及9e圖，另一方面參照第10d及10e圖，方法實施例包括於初始絕緣層10的一側上提供第一圖案化導電層19，以及於初始絕緣層10的另一側上提供第二圖案化導電層20。根據第9d及9e圖中所示的第一實施例，提供第一圖案化導電層包括藉由蝕刻圖案化初始導電層12，且提供第二圖案化導電層包括在初始絕緣層10相對於包括初始導電層12之側的側上提供第二導電層24，並接著例如藉由蝕刻圖案化第二導電層24。較佳地，藉由層壓第二導電層24於初始絕緣層10上來提供第二導電層24。根據第10d及10e圖中所示的第二實施例，提供第一圖案化導電層19包括填充第一組通孔開口14之後藉由例如蝕刻來移除初始導電層12，並接 著藉由半增加式程序來提供第一圖案化導電層19及第二圖案化導電層20。可較佳藉由快速蝕刻來實現初始導電層12的移除，此為熟悉該項技藝者所能理解的。半增加式程序為習知的程序，根據其，例如必要時可執行除膠渣處理以粗糙化初始絕緣層10的表面，且之後在初始絕緣層10上執行無電鍍覆，以在初始絕緣層10上形成無電鍍覆薄膜(未圖示)，如無電銅鍍覆薄膜。接著，沈積光阻於無電鍍覆薄膜上，並可將光阻曝光並顯影，藉此可形成光阻圖案並在初始絕緣層10留下未遮罩區域，其對應至第一及/或圖案化導電層上的圖案。藉由電鍍，可將無電鍍覆薄膜作為種子層以將電鍍薄膜堆疊於無遮罩的區域中。可藉由蝕刻接著移除光阻圖案，且隨後可藉由蝕刻移除先前由光阻圖案覆蓋之無電鍍覆薄膜。依照此方式，可形成根據如第10e圖中所示之第二實施例的第一及第二圖案化導電層19及20。
接下來參照第9f及10f圖，方法實施例包括在第一圖案化導電層19上提供輔助絕緣層26。在一些實施例中，如第9f及10f圖中所示，可在第二圖案化導電層20上提供一額外的輔助絕緣層28。根據實施例的輔助絕緣層可包括如前述針對初始絕緣層所用之相同的材料。根據一實施例，根據實施例的輔助絕緣層可包括層壓輔助絕緣層於對應的圖案化導電層上。
接下來參照第9g及10g圖，方法實施例包括提供穿透第一輔助絕緣層26之第二組導電通孔30，並在輔助絕 緣層26之暴露側32上提供輔助圖案化導電層36，其中第二組導電通孔30在其一側上接觸第一圖案化導電層19，以及在另一側上接觸輔助圖案化導電層36。提供第二組導電通孔30包括雷射鑽孔第二組通孔開口34穿透輔助絕緣層26，第二組通孔開口延伸至第一圖案化導電層。之後，可以諸如銅、銀及/或鎳之導電材料填充第二組通孔開口34，以提供第二組導電通孔30。可例如以與於上第9b及10b圖相關描述之相同的方式達成雷射鑽孔，而針對第9g圖的實施例，可例如以與於上第9c圖相關描述之相同的方式(藉由無電鍍覆)，以及針對第10g圖的實施例，可例如以與於上第10c圖相關描述之相同的方式(藉由選擇性快速無電鍍覆)，來進一步達成填充導電材料至第二組通孔開口。針對第9g圖的實施例，可例如以與於上第9e圖相關描述之相同的方式(藉由層壓導電層並隨後蝕刻該層)，以及針對第10g圖的實施例，可例如以與於上第10e圖相關描述之相同的方式(藉由使用半增加式程序)，來達成輔助圖案化導電層36的提供。
隨意地，仍參照第9g及10g圖，根據一方法實施例，輔助絕緣層26為第一輔助絕緣層，且此方法實施例包括在第二圖案化導電層20上提供第二輔助絕緣層28、提供第三組導電通孔38以及在第二輔助絕緣層28之暴露側41上提供第二輔助圖案化導電層40。根據後者的實施例，第三組導電通孔38在其一側上接觸第二輔助圖案化導電層28，並在其另一側上接觸第二圖案化導電層20。 可例如以與於上第9f及10f圖相關之針對第一輔助絕緣層26所描述之相同的方式來實現第二輔助絕緣層28之提供。此外，針對第9g圖的實施例，可例如以與於上第9c圖相關之針對第一組導電通孔18所描述之相同的方式(快速無電鍍覆)，以及針對第10g圖的實施例，可例如以與於上第10c圖相關之針對第一組導電通孔18所描述之相同的方式(藉由選擇性快速無電鍍覆)來達成第三組導電通孔38之提供。
根據實施例，通孔開口之雷射鑽孔造成雷射鑽孔之通孔開口，其如第9h及10h圖中所示，呈現圓錐形的形態，且造成最終導電通孔，其依序延伸於基底核心結構之每一個特定層中，而非如先前技術的印刷通孔般延伸通過基底核心結構之總厚度。根據實施例之上述一層一層或依序設置的導電通孔形態允許提供如所示之堆疊的通孔。
雖分別於第9h及10h圖中所示的基底核心結構僅顯示兩個輔助絕緣層、三組導電通孔及四組圖案化導電層，應注意到實施例不如此受限，且包括在其範圍內，設置視需要之輔助絕緣層、對應組的導電通孔及對應組的圖案化導電層的數量，以得到希望之基底核心結構。如上述設置各種元件，包括輔助絕緣層、導電通孔組及圖案化導電層組，可如上述般有關於第9a至9h圖中所示的第一實施例，或有關於第10a至10h圖中所示的第二實施例般加以實現。此外，雖第二實施例描述在初始絕緣層10上較佳提供初始導電層12，第二實施例不如此受限，並包括無 初始導電層12之第10a至10h圖中所示的程序流程。
茲參照第9h及10h圖，方法實施例可包括對於初始絕緣層10、第一組導電通孔18、第一圖案化導電層19、第二圖案化導電層20、一或更多輔助絕緣層26及28、一或更多額外組的導電通孔(例如第二及第三組導電通孔30及38)以及一或更多輔助圖案化導電層36及40之組合進行熱壓合，以將導電通孔接合至圖案化導電層的墊區。可根據熟悉該項技藝人士所知之任何習知的熱壓合方法來實現熱壓合。較佳地，隨著增加之壓力，可大幅降低實施例之形成金屬接合所需之溫度至初始絕緣層及輔助絕緣層可忍受的範圍，例如從約攝氏400度下降至約攝氏150度。較佳地，根據實施例的熱壓合之最大溫度不超過約攝氏260度。
有利地，實施例提供能使用(隨意地藉由快速無電金屬鍍覆金屬化之)雷射鑽孔通孔開口來建造多層基底核心結構之方法。實施例提供新穎之多層基底核心結構及建造其之方法，其中用低成本雷射鑽孔微通孔來取代昂貴的鍍覆通孔結構。取決於圖案化精細度的需求，提出兩種不同的方法實施例，如一方面有關於第9a至9h圖中所述般，以及另一方面有關於第10a至10h圖中所述般。舉例藉由第9a至9h圖所述之第一實施例方法係對應至針對如厚銅(例如具有在約50至約70微米厚的銅)之厚導電層以及針對中等線及間隔特徵(例如，大於約30微米之線及間隔)的減去式圖案化。舉例藉由第10a至10h圖所述之第 二實施例方法係對應至針對如薄銅(例如具有少於約2微米厚的銅導電層)之薄導電層以及針對細線及間隔特徵(例如，少於約30微米之線及間隔)的半增加式圖案化(SAP)程序。實施例尤其有效地解決下列問題：(1)使用機械鑽孔技術之高成本先前技術基底核心結構，藉由用低成本雷射鑽孔微通孔來取代昂貴的機械鑽孔鍍覆通孔以及(2)雷射鑽孔通過如銅之導電層之需要，藉由實現低成本、短處理時間及高可靠度雷射鑽孔通孔核心結構，其免除了雷射鑽孔通過任何導電層的需要。一實施例不僅藉由用雷射鑽孔微通孔來取代先前技術鍍覆通孔體系，亦藉由減少核心介電質材料厚度(因根據實施例而可能概略減少之通孔尺寸及線與間隔特徵)來提供比先前技術更低成本的製造方法。此外，根據實施例之雷射鑽孔允許比先前技術結構較高的初始絕緣層連結密度，這是因為小通孔大小及間距的緣故，因此允許較小大小的通孔及較小的間距，因此導致改良之設計及低成本的可調整之縮小。雷射鑽孔之特徵為高對準準確度(15 um POR)以及產率(高達約2000通孔/秒)、各種可能的通孔大小(如在約50微米及約300微米之間)以及低成本(每一千個通孔約2分)。高對準準確度及小通孔大小使通孔間距可低如約150微米，這些間距比約400微米之典型的鍍覆通孔小上許多。再者，實施例產生具有潛在較小形式因子的基底核心結構基底結構(由於潛在較小間距、墊的大小、通孔的尺寸)，以及潛在較小z高度(由於通過絕緣層之厚度 的潛在較細佈線，其導致較薄絕緣層及/或使用較少量的絕緣層)。實施例進一步可提供有彈性的核心佈線，到實施例不限於直線延伸穿過整個絕緣層之厚度的通孔(如先前技術之鍍覆通孔的情況般)，而可有多種核心佈線形態的可能性，因為通孔係分別提供在每一個絕緣層中。與先前技術相比，上述有利地導致改良之基底核心結構設計及潛在性能優勢。此外，可藉由適當選擇觸媒，使得僅銅區域種有觸媒，而使根據實施例之使用於銅墊上而不在介電質區域上的選擇性快速無電銅鍍覆之通孔填充變得可行。傳統的無電鍍覆速度(如無電銅鍍覆速度)緩慢(約4至約5微米/小時)，高速或快速無電鍍覆溶液，如快速無電銅鍍覆溶液，允許以高如每小時2微米的速度鍍覆。此外，根據一實施例，使用熱壓合有利地允許在通孔(無論銅、鎳或銀)與墊(如銅墊)之間形成可靠之金屬接合。
參照第11圖，描繪其中可使用本發明之實施例的許多可能之系統之一900。在一實施例中，電子總成1000可包括基底核心結構，如第9h之結構100或第10h之結構200。總成1000可進一步包括微處理器。在一替代的實施例中，電子總成1000可包括特殊應用IC(ASIC)。晶片組中之積體電路(如圖形、音效及控制晶片組)亦可根據本發明之實施例加以封裝。
針對第11圖所示的實施例，系統900亦可包括主記憶體1002、圖形處理器1004、大量儲存裝置1006及/或輸入/輸出模組1008，如所示般藉由匯流排1010互相耦 合。記憶體1002之範例包括但不限於靜態隨機存取記憶體(SRAM)或動態隨機存取記憶體(DRAM)。大量儲存裝置1006的範例包括但不限於硬碟機、光碟機(CD)、數位多功能碟機(DVD)等等。輸入/輸出模組1008的範例包括但不限於鍵盤、游標控制配置、顯示器、網路介面等等。匯流排1010的範例包括但不限於周邊控制介面(PCI)匯流排及工業標準架構(ISA)匯流排等等。在各種的實施例中，系統900可為無線行動電話、個人數位助理、口袋型PC、平板PC、筆記型PC、桌上型電腦、機上盒、媒體中心PC、DVD播放器及伺服器。
以例示而非限制性於上提供各種的實施例。在詳細說明本發明之實施例後，應了解到由所附之申請專利範圍而界定之本發明不限於詳細說明中所提出的特定細節，因可有不背離本發明之精神或範疇的各種許多可能的變化。
10‧‧‧初始絕緣層
12‧‧‧初始導電層
14‧‧‧第一組通孔開口
16‧‧‧導電材料
18‧‧‧第一組導電通孔
19‧‧‧第一圖案化導電層
20‧‧‧第二圖案化導電層
24‧‧‧第二導電層
26‧‧‧第一輔助絕緣層
28‧‧‧第二輔助絕緣層
30‧‧‧第二組導電通孔
32‧‧‧暴露側
34‧‧‧第二組通孔開口
36‧‧‧輔助圖案化導電層
38‧‧‧第三組導電通孔
40‧‧‧第二輔助圖案化導電層
41‧‧‧暴露側
100、200‧‧‧結構
101‧‧‧雙面包銅核心
120‧‧‧絕緣層板
140‧‧‧上銅膜
160‧‧‧下銅膜
150、170‧‧‧圖案化之銅薄膜
190、210‧‧‧Ajinomoto積層薄膜
180‧‧‧第一中層板
201‧‧‧通孔
220‧‧‧第二中層板
240‧‧‧經鍍覆中層板
250‧‧‧導電材料
260‧‧‧經鍍覆通孔
270、290‧‧‧蓋件
280‧‧‧已填塞之中層板
300‧‧‧蓋件鍍覆之中層板
320‧‧‧線路板
900‧‧‧系統
1000‧‧‧電子總成
1002‧‧‧主記憶體
1004‧‧‧圖形處理器
1006‧‧‧大量儲存裝置
1008‧‧‧輸入/輸出模組
第1至8圖顯示根據先前技術形成基底核心結構之階段；第9a至9h圖顯示根據第一實施例形成基底核心結構之階段；第10a至10h圖顯示根據第二實施例形成基底核心結構之階段；以及第11圖為含括第9h或10h圖中所示之基底核心的系統之一實施例的示意圖。
為使說明簡單清楚，圖中的元件非絕對按比例繪製。例如，相較於其他元件放大某些元件的尺寸。當適當時，重複圖中之參考符號以表示對應或類似的元件。
10‧‧‧初始絕緣層
18‧‧‧第一組導電通孔
19‧‧‧第一圖案化導電層
20‧‧‧第二圖案化導電層
26‧‧‧第一輔助絕緣層
28‧‧‧第二輔助絕緣層
30‧‧‧第二組導電通孔
34‧‧‧第二組通孔開口
36‧‧‧輔助圖案化導電層
38‧‧‧第三組導電通孔
40‧‧‧第二輔助圖案化導電層
100‧‧‧結構

Claims (26)

  1. 一種製造基底核心結構之方法，包含：提供具有相對於一第二表面之一第一表面的初始絕緣層，以及於該初始絕緣層之該第一表面上之初始導電層；於雷射鑽孔不穿過該導電層下，雷射鑽孔穿過該初始絕緣層之第一組通孔開口，以至該第一組通孔開口延伸至導電層；以導電材料填充該第一組通孔開口，以提供第一組導電通孔，該第一組導電通孔與該初始絕緣層之該第二表面同平面，其中該第一組通孔開口係藉由快速無電鍍覆程序被填充；於填充該第一組通孔開口後，在該初始絕緣層的第一平面表面上提供第一圖案化導電層，以及在該初始絕緣層的第二平面表面上提供第二圖案化導電層，該第一組導電通孔在其一側上接觸該第一圖案化導電層，且在其另一側上接觸該第二圖案化導電層，其中該第一圖案化導電層係藉由半增加式程序被形成且該第二圖案化導電層係藉由半增加式程序被形成；在該第一圖案化導電層上提供第一輔助絕緣層，以及在該第二圖案化導電層上提供第二輔助絕緣層；雷射鑽孔穿過該第一輔助絕緣層之第二組通孔開口，該第二組通孔開口延伸至該第一圖案化導電層，以及雷射鑽孔穿過該第二輔助絕緣層之第三組通孔開口，該第三組通孔開口延伸至該第二圖案化導電層； 以導電材料填充該第二組通孔開口，以提供第二組導電通孔，以及以導電材料填充該第三組通孔開口以形成第三組導電通孔，其中該第二及第三組通孔開口係以快速無電鍍覆程序被填充；在該輔助絕緣層的暴露側上提供第一輔助圖案化導電層，該第二組導電通孔在其一側上接觸該第一圖案化導電層，且在其另一側上接觸該第一輔助圖案化導電層；以及提供第二輔助圖案化導電層於該第二輔助絕緣層之暴露側上，該第三組導電通孔在其一側上接觸該第二圖案化導電層，且在其另一側上接觸該第二輔助圖案化導電層。
  2. 如申請專利範圍第1項之方法，其中提供該輔助絕緣層包括層壓該輔助絕緣層。
  3. 如申請專利範圍第1項之方法，其中快速無電鍍覆包括快速無電銅鍍覆。
  4. 如申請專利範圍第1項之方法，其中該第一組導電通孔、該第一圖案化導電層、該第二圖案化導電層、該第二組導電通孔及該第一輔助圖案化導電層各包含銅、鎳及銀的至少一者。
  5. 如申請專利範圍第1項之方法，其中該初始絕緣層及該輔助絕緣層各包含玻璃環氧樹脂及雙順丁烯二醯亞胺-三嗪(BT)的至少一者。
  6. 如申請專利範圍第1項之方法，其中：提供該第一圖案化導電層包括藉由蝕刻圖案化該初始導電層；以及 提供該第二圖案化導電層包括：在該初始絕緣層的該另一側上提供第二導電層；以及藉由蝕刻圖案化該第二導電層。
  7. 如申請專利範圍第6項之方法，其中提供第二導電層包含層壓該第二導電層。
  8. 如申請專利範圍第1項之方法，其中：提供該第一圖案化導電層包括：藉由蝕刻在填充該第一組通孔開口之後藉由蝕刻移除該初始導電層。
  9. 如申請專利範圍第8項之方法，其中該初始導電層具有在1及2微米之間的厚度。
  10. 如申請專利範圍第8項之方法，其中移除該初始導電層包含q型蝕刻該初始導電層。
  11. 如申請專利範圍第8項之方法，其中填充該第一組通孔開口及填充該第二組通孔開口包括使用選擇性快速無電銅鍍覆。
  12. 如申請專利範圍第1項之方法，進一步包含對該初始絕緣層、該第一組導電通孔、該第一圖案化導電層、該第二圖案化導電層、該第一輔助絕緣層、該第二輔助絕緣層、該第二組導電通孔、該第三組導電通孔、該第一輔助圖案化導電層及該第二輔助圖案化導電層之組合進行熱壓合，以將該些導電通孔接合至該些圖案化導電層的墊區。
  13. 一種多層基底核心結構，包括：具有相對於一第二平面表面之一第一平面表面的初始絕緣層；穿過該初始絕緣層的第一組導電通孔，該第一組導電通孔被以導電材料完全地填充，該第一組導電通孔與該初始絕緣層之該第一平面表面與該第二平面表面同平面；在該初始絕緣層之第一平面表面上的第一圖案化導電層，以及在該初始絕緣層之第二平面表面上的第二圖案化導電層，該第一組導電通孔在其一側上接觸該第一圖案化導電層，且在其另一側上接觸該第二圖案化導電層，該第一圖案化導電層及該第二圖案化導電層具有小於2微米的厚度與小於30微米之線及間隔特徵；在該第一圖案化導電層上的第一輔助絕緣層；穿過該第一輔助絕緣層的第二組導電通孔；在該輔助絕緣層的暴露側上之第一輔助圖案化導電層，該第二組導電通孔在其一側上接觸該第一圖案化導電層，且在其另一側上接觸該第一輔助圖案化導電層，其中該第一組導電通孔及該第二組導電通孔係提供於對應通孔開口中；以及在該第二圖案化導電層上的第二輔助絕緣層；以及穿過該第二輔助絕緣層的第三組導電通孔；在該第二輔助絕緣層的暴露側上之第二輔助圖案化導電層，該第三組導電通孔接觸該第二圖案化導電層與該第二輔助圖案化導電層，其中該第三組導電通孔係提供於該 第二輔助絕緣層的對應通孔開口。
  14. 如申請專利範圍第13項之基底核心結構，其中該第一組導電通孔及該第二組導電通孔包括快速無電鍍覆導電材料。
  15. 如申請專利範圍第13項之基底核心結構，其中該第三組導電通孔包括快速無電鍍覆導電材料。
  16. 如申請專利範圍第13項之基底核心結構，其中該第一組導電通孔、該第一圖案化導電層、該第二圖案化導電層、該第二組導電通孔及該輔助圖案化導電層各包含銅、鎳及銀的至少一者。
  17. 如申請專利範圍第13項之基底核心結構，其中該初始絕緣層及該輔助絕緣層各包含玻璃環氧樹脂及雙順丁烯二醯亞胺-三嗪(BT)的至少一者。
  18. 如申請專利範圍第13項之基底核心結構，其中該些通孔的至少一些為互相交錯。
  19. 如申請專利範圍第13項之基底核心結構，其中該第一圖案化導電層包含形成於該初始絕緣層之該第一平面表面之上與該初始絕緣層中之第一組通孔之上的種子層。
  20. 一種電子系統，包含：封裝基板，該封裝基板包括具有相對於一第二平面表面之一第一平面表面的初始絕緣層，該初始絕緣層包括多個自第一側延伸至第二側的通孔，於該初始絕緣層中之各該通孔與該初始絕緣層之該 第一平面側與該第二平面側同平面，且包括一錐形形狀並被填充以包括銅之材料；設置於該初始絕緣層之第一側與多數個通孔上的第一圖案化導電層，該第一圖案化導電層包含有包括銅之材料，該初始絕緣層中之至少一該通孔包含該第一圖案化導電層；設置於該初始絕緣層之第二側與多數個通孔上的第二圖案化導電層，該第二圖案化導電層包含有包括銅之材料，該初始絕緣層中之至少一該通孔包含該第二圖案化導電層；設置於該第一圖案化導電層與該初始絕緣層之第一側的暴露部分上的第一絕緣層，該第一絕緣層包括第一組通孔，該第一組通孔各者具有錐形形狀並被填充以包括銅之材料；設置於該第一圖案化導電層上的第三圖案化導電層，第三圖案化導電層包含有包括銅之材料，其中該第一組通孔之至少一者接觸該第一及第三圖案化導電層；設置於該第二圖案化導電層與該初始絕緣層之第二側的暴露部分上的第二絕緣層，該第二絕緣層包括第二組通孔，該第二組通孔各者具有錐形形狀並被填充以包括銅之材料；以及設置於該第二絕緣層上的第四圖案化導電層，該第四圖案化導電層包含有包括銅之材料，其中該第二組通孔之至少一者接觸該第二及第四圖案化導電層； 包含耦合該封裝基板之處理器的積體電路(IC)裝置；以及耦合該封裝基板之記憶體裝置。
  21. 如申請專利範圍第20項之電子系統，其中該初始絕緣層中之至少一通孔、該第一組通孔之至少一者、及該第二組通孔之至少一者為對準。
  22. 如申請專利範圍第20項之電子系統，其中該初始絕緣層中之至少一通孔包括範圍介於50與300微米間的直徑。
  23. 如申請專利範圍第20項之電子系統，其中該初始絕緣層中之該些通孔之間距是在150微米或更多之範圍中。
  24. 如申請專利範圍第20項之電子系統，其中包括於該初始絕緣層中之各通孔中之該錐形形狀係藉由雷射鑽孔而形成。
  25. 如申請專利範圍第24項之電子系統，其中於該初始絕緣層中之通孔係形成自第一方向。
  26. 如申請專利範圍第20項之電子系統，其中該第一圖案化導電層包含形成於該初始絕緣層之該第一平面表面之上與該初始絕緣層中之多個通孔之上的種子層。
TW097123727A 2007-06-28 2008-06-25 多層基底核心結構、電子系統及基底核心結構之製造方法 TWI417011B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/769,852 US8877565B2 (en) 2007-06-28 2007-06-28 Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method

Publications (2)

Publication Number Publication Date
TW200920202A TW200920202A (en) 2009-05-01
TWI417011B true TWI417011B (zh) 2013-11-21

Family

ID=40159394

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097123727A TWI417011B (zh) 2007-06-28 2008-06-25 多層基底核心結構、電子系統及基底核心結構之製造方法

Country Status (6)

Country Link
US (2) US8877565B2 (zh)
JP (2) JP5595269B2 (zh)
KR (1) KR101134714B1 (zh)
CN (1) CN101690436A (zh)
TW (1) TWI417011B (zh)
WO (1) WO2009006065A1 (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907841B1 (ko) * 2004-09-24 2009-07-14 이비덴 가부시키가이샤 도금 방법 및 도금 장치
US8877565B2 (en) 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US20090224410A1 (en) * 2008-03-07 2009-09-10 Advanced Inquiry Systems, Inc. Wafer translator having a silicon core fabricated with printed circuit board manufacturing techniques
US7791174B2 (en) * 2008-03-07 2010-09-07 Advanced Inquiry Systems, Inc. Wafer translator having a silicon core isolated from signal paths by a ground plane
EP2349440B1 (en) 2008-10-07 2019-08-21 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US20110218756A1 (en) * 2009-10-01 2011-09-08 Mc10, Inc. Methods and apparatus for conformal sensing of force and/or acceleration at a person's head
US8035218B2 (en) * 2009-11-03 2011-10-11 Intel Corporation Microelectronic package and method of manufacturing same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8127979B1 (en) 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
US8552564B2 (en) * 2010-12-09 2013-10-08 Intel Corporation Hybrid-core through holes and vias
JP2014523633A (ja) 2011-05-27 2014-09-11 エムシー１０ インコーポレイテッド 電子的、光学的、且つ／又は機械的装置及びシステム並びにこれらの装置及びシステムを製造する方法
TWI419627B (zh) * 2011-10-12 2013-12-11 Subtron Technology Co Ltd 線路板結構及其製作方法
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US9226402B2 (en) 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9295842B2 (en) 2012-07-05 2016-03-29 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
KR20150031324A (ko) 2012-07-05 2015-03-23 엠씨10, 인크 유동 감지를 포함하는 카테터 장치
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
EP2906960A4 (en) 2012-10-09 2016-06-15 Mc10 Inc CONFORMING ELECTRONICS INTEGRATED WITH A DRESS
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US9661760B2 (en) * 2012-11-08 2017-05-23 Boardtek Electronics Corporation Printed circuit board and manufacturing method thereof
US20140123487A1 (en) * 2012-11-08 2014-05-08 Boardtek Electronics Corporation Printed circuit board manufacturing method
US9706647B2 (en) 2013-05-14 2017-07-11 Mc10, Inc. Conformal electronics including nested serpentine interconnects
CN105723197A (zh) 2013-08-05 2016-06-29 Mc10股份有限公司 包括可适形电子器件的柔性温度传感器
CN105705093A (zh) 2013-10-07 2016-06-22 Mc10股份有限公司 用于感测和分析的适形传感器系统
CN105813545A (zh) 2013-11-22 2016-07-27 Mc10股份有限公司 用于感测和分析心搏的适形传感器系统
CN105874606B (zh) 2014-01-06 2021-01-12 Mc10股份有限公司 包封适形电子系统和器件及其制作和使用方法
EP3114911B1 (en) 2014-03-04 2023-05-03 Medidata Solutions, Inc. Multi-part flexible encapsulation housing for electronic devices
US9899330B2 (en) 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
US10297572B2 (en) 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
USD781270S1 (en) 2014-10-15 2017-03-14 Mc10, Inc. Electronic device having antenna
CN104363719B (zh) * 2014-11-28 2017-09-22 广州杰赛科技股份有限公司 一种具有盲孔的电路板的制作方法
US10477354B2 (en) 2015-02-20 2019-11-12 Mc10, Inc. Automated detection and configuration of wearable devices based on on-body status, location, and/or orientation
US10398343B2 (en) 2015-03-02 2019-09-03 Mc10, Inc. Perspiration sensor
WO2017015000A1 (en) 2015-07-17 2017-01-26 Mc10, Inc. Conductive stiffener, method of making a conductive stiffener, and conductive adhesive and encapsulation layers
US10709384B2 (en) 2015-08-19 2020-07-14 Mc10, Inc. Wearable heat flux devices and methods of use
DE112015006970T5 (de) * 2015-09-25 2018-09-20 Intel Corporation Dünne Elemente für Elektronikgehäuse, unter Verwendung von Laserspallation
EP4079383A3 (en) 2015-10-01 2023-02-22 Medidata Solutions, Inc. Method and system for interacting with a virtual environment
WO2017062508A1 (en) 2015-10-05 2017-04-13 Mc10, Inc. Method and System for Neuromodulation and Stimulation
US10277386B2 (en) 2016-02-22 2019-04-30 Mc10, Inc. System, devices, and method for on-body data and power transmission
CN108781313B (zh) 2016-02-22 2022-04-08 美谛达解决方案公司 用以贴身获取传感器信息的耦接的集线器和传感器节点的系统、装置和方法
US11154235B2 (en) 2016-04-19 2021-10-26 Medidata Solutions, Inc. Method and system for measuring perspiration
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
CN115088394A (zh) * 2019-12-04 2022-09-20 Lg伊诺特有限公司 印刷电路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006010639A2 (en) * 2004-07-28 2006-02-02 Atotech Deutschland Gmbh Method of manufacturing an electronic circuit device through a direct write technique
US20070096328A1 (en) * 2005-07-07 2007-05-03 Ibiden Co., Ltd. Multilayered printed wiring board

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
JPS6432657A (en) 1987-07-29 1989-02-02 Hitachi Chemical Co Ltd High heat-dissipating semiconductor element loader
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
CA2119050C (en) * 1993-03-18 1999-11-23 Nayan H. Joshi Self accelerating and replenishing non-formaldehyde immersion coating method and composition
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US5780143A (en) * 1995-03-01 1998-07-14 Tokuyama Corporation Circuit board
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US5826330A (en) * 1995-12-28 1998-10-27 Hitachi Aic Inc. Method of manufacturing multilayer printed wiring board
US6211485B1 (en) * 1996-06-05 2001-04-03 Larry W. Burgess Blind via laser drilling system
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
KR100280911B1 (ko) * 1996-06-07 2001-02-01 야마모토 카즈모토 다층배선판용 수지부착 금속박, 그의 제조방법, 다층배선판 및전자장치
DE19681758B4 (de) * 1996-06-14 2006-09-14 Ibiden Co., Ltd. Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
SG76530A1 (en) * 1997-03-03 2000-11-21 Hitachi Chemical Co Ltd Circuit boards using heat resistant resin for adhesive layers
JP2000012723A (ja) * 1998-06-23 2000-01-14 Nitto Denko Corp 回路基板の実装構造体およびそれに用いる多層回路基板
US6165892A (en) * 1998-07-31 2000-12-26 Kulicke & Soffa Holdings, Inc. Method of planarizing thin film layers deposited over a common circuit base
MY128333A (en) * 1998-09-14 2007-01-31 Ibiden Co Ltd Printed wiring board and its manufacturing method
EP1020543A1 (en) * 1999-01-15 2000-07-19 Interuniversitair Micro-Elektronica Centrum Vzw Deposition of copper on an activated surface of a substrate
TW411737B (en) * 1999-03-09 2000-11-11 Unimicron Technology Corp A 2-stage process to form micro via
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Ｈｏｙａ株式会社 多層プリント配線板の製造方法
JP4172120B2 (ja) * 1999-06-29 2008-10-29 ソニー株式会社 通信装置及び通信方法、通信端末装置
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
EP1672970B1 (en) * 1999-10-26 2011-06-08 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layered printed circuit board
JP4300687B2 (ja) * 1999-10-28 2009-07-22 味の素株式会社 接着フィルムを用いた多層プリント配線板の製造法
JP2001193743A (ja) 1999-11-02 2001-07-17 Nsk Ltd 転がり軸受
TW468050B (en) 2000-06-07 2001-12-11 Macronix Int Co Ltd Peak detector
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
US6424282B1 (en) * 2001-03-09 2002-07-23 Sony Corporation Method and apparatus for noise compensation in digital to analog converters
CN101848602B (zh) * 2001-03-14 2012-04-04 Ibiden股份有限公司 多层印刷电路板
US6664483B2 (en) * 2001-05-15 2003-12-16 Intel Corporation Electronic package with high density interconnect and associated methods
US6800947B2 (en) * 2001-06-27 2004-10-05 Intel Corporation Flexible tape electronics packaging
JP2003017862A (ja) * 2001-07-02 2003-01-17 Nitto Denko Corp 多層配線基板の製造方法
JP2003069226A (ja) 2001-08-23 2003-03-07 Toppan Printing Co Ltd 半導体装置用基板及びその製造方法
JP3807312B2 (ja) * 2002-01-18 2006-08-09 富士通株式会社 プリント基板とその製造方法
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
JP3969192B2 (ja) * 2002-05-30 2007-09-05 株式会社デンソー 多層配線基板の製造方法
JP4191678B2 (ja) * 2002-05-31 2008-12-03 タツタ電線株式会社 導電性ペースト、これを用いた多層基板及びその製造方法
JP2004051755A (ja) * 2002-07-18 2004-02-19 Ricoh Co Ltd 弾性導電樹脂及び弾性導電接合構造
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US20060158865A1 (en) * 2002-08-23 2006-07-20 Tadahiro Ohmi Circuit board, electronic device employing circuit board, and mehtod of producing circuit board
TW561803B (en) * 2002-10-24 2003-11-11 Advanced Semiconductor Eng Circuit substrate and manufacturing method thereof
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
KR100691725B1 (ko) * 2002-12-11 2007-03-12 다이니폰 인사츠 가부시키가이샤 다층 배선기판 및 그 제조 방법
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
US20070048447A1 (en) * 2005-08-31 2007-03-01 Alan Lee System and method for forming patterned copper lines through electroless copper plating
JP4153328B2 (ja) 2003-02-25 2008-09-24 日本シイエムケイ株式会社 多層プリント配線板の製造方法
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
WO2004091268A1 (ja) * 2003-04-07 2004-10-21 Ibiden Co., Ltd. 多層プリント配線板
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
US7579251B2 (en) * 2003-05-15 2009-08-25 Fujitsu Limited Aerosol deposition process
JP2005005417A (ja) 2003-06-11 2005-01-06 Shinko Seisakusho:Kk 多層プリント配線板およびその製造方法
JP2005123397A (ja) 2003-10-16 2005-05-12 Mitsubishi Electric Corp 多層プリント配線板の製造方法
US7981362B2 (en) * 2003-11-04 2011-07-19 Meso Scale Technologies, Llc Modular assay plates, reader systems and methods for test measurements
US7015571B2 (en) * 2003-11-12 2006-03-21 Advanced Semiconductor Engineering, Inc. Multi-chips module assembly package
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
US7842948B2 (en) * 2004-02-27 2010-11-30 Nvidia Corporation Flip chip semiconductor die internal signal access system and method
US7679004B2 (en) * 2004-03-03 2010-03-16 Shinko Electric Industries Co., Ltd. Circuit board manufacturing method and circuit board
JP2005286112A (ja) * 2004-03-30 2005-10-13 Airex Inc プリント配線板及びその製造方法
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
DE102004043005A1 (de) * 2004-09-02 2006-03-09 Biotronik Vi Patent Ag Signalverarbeitungsvorrichtung für physiologische Signale
US7335608B2 (en) * 2004-09-22 2008-02-26 Intel Corporation Materials, structures and methods for microelectronic packaging
WO2006040847A1 (ja) * 2004-10-14 2006-04-20 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
JP4608297B2 (ja) * 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4955263B2 (ja) * 2004-12-15 2012-06-20 イビデン株式会社 プリント配線板
TWI295089B (en) * 2004-12-28 2008-03-21 Ngk Spark Plug Co Wiring substrate and the manufacturing method of the same
US20060178007A1 (en) * 2005-02-04 2006-08-10 Hiroki Nakamura Method of forming copper wiring layer
US7348857B1 (en) * 2005-02-28 2008-03-25 Marvell Semiconductor Israel Ltd. Monitoring and compensating for real time local circuit speed in an integrated circuit
US20060220167A1 (en) * 2005-03-31 2006-10-05 Intel Corporation IC package with prefabricated film capacitor
WO2007010758A1 (ja) * 2005-07-15 2007-01-25 Matsushita Electric Industrial Co., Ltd. 配線基板、配線材料、及び銅張積層板、及び配線基板の製造方法
US7683266B2 (en) * 2005-07-29 2010-03-23 Sanyo Electric Co., Ltd. Circuit board and circuit apparatus using the same
JP4467489B2 (ja) * 2005-08-30 2010-05-26 三洋電機株式会社 回路基板およびそれを用いた回路装置
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP2007081157A (ja) * 2005-09-14 2007-03-29 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
KR100722599B1 (ko) 2005-09-26 2007-05-28 삼성전기주식회사 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
KR101232139B1 (ko) 2005-12-13 2013-02-12 엘지디스플레이 주식회사 액정 표시 장치
US20070148420A1 (en) * 2005-12-28 2007-06-28 Intel Corporation Method of making a substrate using laser assisted metallization and patterning with electroless plating without electrolytic plating
JP2007220803A (ja) * 2006-02-15 2007-08-30 Shinko Electric Ind Co Ltd 多層配線基板及びその接続方法
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
TWI333684B (en) * 2006-11-07 2010-11-21 Unimicron Technology Corp Package substrate having embedded capacitor
US7674987B2 (en) 2007-03-29 2010-03-09 Ibiden Co., Ltd. Multilayer printed circuit board
US7919849B2 (en) * 2007-04-04 2011-04-05 Ibiden Co., Ltd. Package substrate and device for optical communication
US7729570B2 (en) * 2007-05-18 2010-06-01 Ibiden Co., Ltd. Photoelectric circuit board and device for optical communication
US8877565B2 (en) 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006010639A2 (en) * 2004-07-28 2006-02-02 Atotech Deutschland Gmbh Method of manufacturing an electronic circuit device through a direct write technique
US20070096328A1 (en) * 2005-07-07 2007-05-03 Ibiden Co., Ltd. Multilayered printed wiring board

Also Published As

Publication number Publication date
US8877565B2 (en) 2014-11-04
KR20100017926A (ko) 2010-02-16
US20110058340A1 (en) 2011-03-10
US20090001550A1 (en) 2009-01-01
CN101690436A (zh) 2010-03-31
TW200920202A (en) 2009-05-01
JP5595269B2 (ja) 2014-09-24
JP2014195117A (ja) 2014-10-09
WO2009006065A1 (en) 2009-01-08
KR101134714B1 (ko) 2012-04-13
JP2010532100A (ja) 2010-09-30

Similar Documents

Publication Publication Date Title
TWI417011B (zh) 多層基底核心結構、電子系統及基底核心結構之製造方法
TWI401004B (zh) 使用微通孔雷射鑽孔及導電層預先圖案化形成基板核心結構之方法以及根據該方法所形成的基板核心結構
JP4452222B2 (ja) 多層配線基板及びその製造方法
JP4767269B2 (ja) 印刷回路基板の製造方法
JP4538486B2 (ja) 多層基板およびその製造方法
JP2007142403A (ja) プリント基板及びその製造方法
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
JP2011139096A (ja) ラウンド型半田バンプを有するプリント基板およびその製造方法
JP2009283739A (ja) 配線基板および配線基板の製造方法
JP2010512667A (ja) パッシブ埋設構造の上部導電層に対するブリッジ相互接続を有する小型電子装置、およびこれを製作する方法
JP2000216289A (ja) 半導体装置用パッケ―ジ
US20190306987A1 (en) Circuit board, package structure and method of manufacturing the same
US20230282565A1 (en) Packaging structure and manufacturing method thereof
JP2005353841A (ja) 回路基板およびその製造方法
JP2023005239A (ja) 配線基板、配線基板の製造方法及び中間生成物
JP2001111188A (ja) 回路基板及びその製造方法
JP2016134392A (ja) インターポーザ、半導体装置、およびそれらの製造方法