JP2011139096A - ラウンド型半田バンプを有するプリント基板およびその製造方法 - Google Patents

ラウンド型半田バンプを有するプリント基板およびその製造方法 Download PDF

Info

Publication number
JP2011139096A
JP2011139096A JP2011069177A JP2011069177A JP2011139096A JP 2011139096 A JP2011139096 A JP 2011139096A JP 2011069177 A JP2011069177 A JP 2011069177A JP 2011069177 A JP2011069177 A JP 2011069177A JP 2011139096 A JP2011139096 A JP 2011139096A
Authority
JP
Japan
Prior art keywords
layer
manufacturing
solder bumps
round
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011069177A
Other languages
English (en)
Other versions
JP4954336B2 (ja
Inventor
Seok Kyu Lee
キュ リ,ショック
Jae Joon Lee
ジュン リ,ゼ
Ki Hwan Kim
ヒャン キム,キ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011139096A publication Critical patent/JP2011139096A/ja
Application granted granted Critical
Publication of JP4954336B2 publication Critical patent/JP4954336B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0338Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】パッド接続面がラウンド形状であって接続パッドとの接続面積が広くて接続信頼性が向上し、バンプ形成高さが均一な半田バンプを有するプリント基板およびその製造方法の提供。
【解決手段】上下に配列された複数の回路層530と、前記回路層530の間に介在された絶縁層600と、前記複数の回路層530のうち最下部回路層に形成された下部接続パッド515と、前記下部接続パッド515に電気的に接続し、パッド接続面がラウンド形状で、その他面が平坦な形状である半田バンプ300とを含んでなる、ラウンド型半田バンプを有するプリント基板を提供する。
【選択図】図6

Description

本発明は、ラウンド型半田バンプを有するプリント基板およびその製造方法に係り、より詳しくは、パッド接続面がラウンド形状であって接続パッドとの接続面積が広くて接続信頼性が向上し、バンプ形成高さが均一な半田バンプを有するプリント基板およびその製造方法に関する。
最近、電子産業の発達に伴い、電子部品の高機能化および軽薄短小化に対する要求が急増しており、このような電子部品を搭載するプリント基板も高密度配線化および薄板が求められている。
特に、通常のビルドアップ(build−up)配線基板は、ビルドアップ層をコア基板上に形成し、そのコア基板が形成されている状態で製品に用いられるため、配線基板全体の厚さが大きくなってしまうという問題があった。配線基板の厚さが大きい場合、配線の長さが長くなって信号処理時間が多くかかり、結果として高密度配線化の要求に逆行するという問題があった。
かかる問題点を解決するために、厚い厚さのコア基板を有しないコアレス基板が提案されている。図1〜図5にはこのような従来のコアレス基板の製造工程が示されている。以下に図1〜図5を参照しながら、従来の技術に係るコアレス基板の製造工程について説明する。
まず、図1に示すように、製造工程中にコアレス基板を支持するためのメタルキャリア11上に下部絶縁層12を形成する。その後、図2に示すように、下部絶縁層12上に、多数のビルドアップ絶縁層13aと多数のビア13cを持つ回路層13bとからなるビルドアップ層13を積層し、ビルドアップ層13の最外層に上部絶縁層14を形成する。
次に、図3に示すように、上部絶縁層14に、ビルドアップ層13の最外層に形成された回路層13bの上部パッド部を露出させる開口部14aを形成する。この際、開口部14aはドリリングまたはレーザー照射によって形成する。その後、図4に示すように、メタルキャリア11をエッチングによって除去する。
最後に、図5に示すように、下部絶縁層12に、ビルドアップ層13の最外層に形成された回路層13bの下部パッド部を露出させる下部開口部12aを形成し、上部パッド部および下部パッド部に外部接続端子との接続のために半田ボール15を形成する。このような製造工程によって従来のコアレス基板10が製造された。
ところが、このような従来のコアレス基板10およびその製造方法は次の問題点があった。
まず、従来のコアレス基板10は、図5に示すように、上部パッド部および下部パッド部がそれぞれ上部開口部14aおよび下部開口部12aによって露出する構造を持つため、段差が発生するおそれがあり、これにより半田ボール15と上/下部パッド部との整合度が落ちて接合信頼性が低下するという問題点があった。
従来のコアレス基板10の製造方法は、製造工程中にコアレス基板10を支持するためにメタルキャリア11を使用することにより、製造コストが上昇し、前記メタルキャリア11を除去するためにエッチング工程を行うことにより、工程時間が増加するという問題点があった。
また、従来のコアレス基板10の製造方法は、メタルキャリア11を基準として片面にのみビルドアップ層13を形成するため、に生産性が低下し、片面にのみビルドアップ工程を行う場合、製造工程中に製品の撓みがさらに大きく発生するという問題が生ずるおそれがある。
更に、従来のコアレス基板10の製造方法は、上部パッド部および下部パッド部を露出させるため、上部絶縁層14および下部絶縁層12に上部開口部14aおよび下部開口部12aを形成するドリリングまたはレーザー加工過程でコアレス基板10に撓みを発生させるうえ、上部絶縁層14および下部絶縁層12の厚さによってパッド部と開口部12a、14aの間に段差が発生するという問題点があった。
次に、コアレス基板10を電子部品と接続するための半田ボールまたはバンプを形成するためにスクリーンプリンティング工程を行う場合、メタルマスクと薄型のコアレス基板10とを接合すると、それらの間に空間が発生し、これによりコアレス基板10に塗布される半田の量が不均一であるという問題点があった。このような問題点により、リフロー(reflow)工程およびコイニング(coining)工程を行う場合、半田ボールまたはバンプの高さおよび直径の均一度が落ちて製品の収率が低下するという問題が発生した。
例えば、半田ボール形成工程などのバックエンド(back−end)工程を行う際、220℃以上のIRリフローのような高温が加えられる工程で急激に製品の撓みが発生する。一般なコアレスFCB基板の場合、IRリフロー回数が増加するにつれて撓みがさらに増大するという問題があった。
そこで、本発明は、上述した従来の技術の問題点を解決するためのもので、その目的とするところは、接続パッドとの接続面積が広くて接続信頼性が向上し、バンプ形成高さが均一な半田バンプを有するプリント基板およびその製造方法を提供することにある。
本発明の他の目的は、リフロー工程およびコイニング工程の数を減らしながら、厚いコアを備えなくても撓み発生が少なく、微細ピッチに対応可能な半田バンプを有するプリント基板の製造方法を提供することにある。
上記目的を達成するために、本発明のある観点によれば、上下に配列された複数の回路層と、前記回路層の間に介在された絶縁層と、前記複数の回路層のうち最下部回路層に形成された下部接続パッドと、前記下部接続パッドに電気的に接続し、パッド接続面がラウンド形状で、その他面が平坦な形状である半田バンプとを含んでなる、ラウンド型半田バンプを有するプリント基板を提供する。
ここで、前記下部接続パッドは前記絶縁層の内部に凹んでいるラウンド形状であってもよい。
前記下部接続パッドと前記半田バンプとの間に形成された接続金属層をさらに含んでもよい。
前記複数の回路層のうち最上部回路層に形成された上部接続パッド、および前記最上部回路層の上部に形成され、前記上部接続パッドを露出させる開口部を有する半田レジスト層をさらに含んでもよい。
前記接続金属層はニッケルメッキ層であってもよい。
また、本発明の他の観点によれば、(A)キャリアの上部に積層された金属箔上に、前記キャリアの外側に面するパッド接続面がラウンド形状である半田バンプを形成する段階と、(B)前記半田バンプを含んで前記金属箔に下部接続パッド用金属層を形成する段階と、(C)前記下部接続パッド用金属層の上部に、前記半田バンプと電気的に接続する回路層および絶縁層を有するビルドアップ層を形成する段階と、(D)前記キャリアを除去する段階と、(E)前記金属箔および前記下部接続パッド用金属層の露出部を除去する段階とを含むことを特徴とする、ラウンド型半田バンプを有するプリント基板の製造方法が提供される。
ここで、前記半田バンプを形成する段階は、(i)前記キャリアの上部に積層された金属箔上に、半田バンプ形成用開口部を有するプリントマスクを配置し、半田ペーストをプリントする段階と、(ii)リフロー工程を行い、前記プリントマスクを除去して半田バンプを形成する段階とを含んでもよい。
前記ビルドアップ層の最上部に形成された回路層は上部接続パッドを備え、前記ビルドアップ層を形成する段階の後に、前記ビルドアップの最上部に形成された回路層の上部に、前記上部接続パッドを露出させる開口部を有する半田レジスト層を形成する段階をさらに含んでもよい。
前記半田バンプを形成する段階の後で行われる、前記半田バンプを含んで前記金属箔の上部に接続金属層を形成する段階をさらに含み、前記金属箔および前記下部接続パッド用金属層の露出部を除去する段階は、前記接続金属層を除去する段階をさらに含んでもよい。
前記キャリアは、絶縁樹脂層の片面または両面に銅箔が積層されてなる銅張積層板に離型層が形成されていてもよい。
前記プリントマスクは、露光/現像工程またはレーザードリリング工程によって半田バンプ形成用開口部がパターニングされたカバーフィルムであってもよい。
前記プリントマスクは、半田バンプ形成用開口部を有するメタルマスクであってもよい。
前記半田レジスト層をパターニングする段階の後、前記上部接続パッドの表面にOSP(Organic Solderability Preservatives)処理を施し、または無電解ニッケル/金メッキ(ENIG、Electroless Nickel Immersion Gold)層を形成する段階をさらに含んでもよい。
前記接続金属層はニッケルメッキ層であってもよい。
本発明の特徴および利点らは、添付図面に基づいた次の詳細な説明からさらに明白になるであろう。これに先立ち、本明細書および請求の範囲に使用された用語または単語は、通常的で辞典的な意味で解釈されてはならず、発明者が自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に基づき、本発明の技術的思想に符合する意味と概念で解釈されなければならない。
本発明に係るラウンド型半田バンプを有するプリント基板は、半田バンプが全て同一の高さを有し、バンプの高さが絶縁材の高さと実質的に一致するように形成されるので、バンプ平衡性(co−planarity)が実現され、これにより実装される電子部品との結合が良好に行われ得る。
また、本発明のラウンド型半田バンプは、パッド接続面がラウンド形状であって接続パッドとの接続面が広いため、半田バンプと接続パッドとの接続力が強いうえ、接続パッドが絶縁層の内部に埋め込まれているため、ボールせん断力(ball shear test)などの実験の際に接続パッドが基板から分離される問題も予防され、これにより半田バンプの信頼性が大幅向上する。
次に、本発明に係るラウンド型半田バンプを有するプリント基板の製造方法によれば、剛性を有するキャリアにスクリーンプリンティング(screen printing)方法で半田ペーストをプリントして半田バンプを形成するため、キャリアに接するバンプ形成面を平らにし、微細ピッチのバンプを形成することができるうえ、半田ペーストプリントの際にボリュームおよび高さを容易に調節することができ、これにより収率が向上する。
また、本発明のプリント基板の製造方法は、半田バンプの露出面が平らに形成されるため、バンプコイニング工程を行う必要がなく、これにより工程コストを減らすことができるという利点もある。
更に、本発明のプリント基板の製造方法は、リフロー工程済みの半田バンプを先に形成するため、プリント基板の積層工程が完了した以後には、基板の撓み現象を引き起こすリフロー工程を1回のみ行うことにより、半田ボールの形成されたパッケージ基板を製造することができ、これにより撓みの少ないパッケージング信頼性に優れた基板を得ることができる。
従来のコアレス基板を製造する方法を説明するための工程断面図の一例である。 従来のコアレス基板を製造する方法を説明するための工程断面図の他の例である。 従来のコアレス基板を製造する方法を説明するための工程断面図の更に他の例である。 従来のコアレス基板を製造する方法を説明するための工程断面図の別の例である。 従来のコアレス基板を製造する方法を説明するための工程断面図の更に別の例である。 本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の断面図である。 本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の製造方法の工程順序(1)を示す断面図である。 本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の製造方法の工程順序(2)を示す断面図である。 本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の製造方法の工程順序(3)を示す断面図である。 本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の製造方法の工程順序(4)を示す断面図である。 本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の製造方法の工程順序(5)を示す断面図である。 本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の製造方法の工程順序(6)を示す断面図である。 本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の製造方法の工程順序(7)を示す断面図である。 本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の製造方法の工程順序(8)を示す断面図である。 本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の製造方法の工程順序(9)を示す断面図である。 本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の製造方法の工程順序(10)を示す断面図である。 本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の製造方法の工程順序(11)を示す断面図である。 本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の製造方法の工程順序(12)を示す断面図である。 本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の製造方法の工程順序(13)を示す断面図である。 本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の製造方法の工程順序(14)を示す断面図である。 本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の製造方法の工程順序(15)を示す断面図である。
以下に添付図面を参照しながら、本発明に係るラウンド型半田バンプを有するプリント基板の好適な実施例について詳細に説明する。添付図面において、同一または対応の構成要素については、同一の符号を付し、重複説明を省略する。本明細書において、上部、下部などの用語は一つの構成要素を他の構成要素から区別するために使用されるもので、構成要素が前記用語によって限定されるものではない。
図6は本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の概略構成図である。
図6に示すように、本実施例に係るラウンド型半田バンプを有するプリント基板は、上下に配列された複数の回路層と、回路層の間に介在された絶縁層600と、最下部回路層に形成された下部接続パッド515と、下部接続パッド515に電気的に接続するラウンド型半田バンプ300とを含んでなるものである。
プリント基板(PCB)は、フェノール樹脂絶縁板またはエポキシ樹脂絶縁板など、絶縁材に形成された回路パターンを介して、実装された部品を電気的にお互いに接続し、電源などを供給すると同時に部品を機械的に固定させる役割を果たすものである。プリント基板としては、絶縁材の片面にのみ回路層を形成した片面PCB、両面に回路層を形成した両面PCB、および多層に配線した多層プリント基板(MLB、Multi Layered Board)がある。
具体的に、本実施例は、電子部品をメインボードに実装するためのパッケージ基板に関するものである。図6には2つの絶縁層600と3層の回路層からなる多層プリント基板が示されるが、本発明は、これに限定されるものではなく、2以上の回路層を持つ多層プリント基板に適用可能である。
下部接続パッド515は、プリント基板を構成する回路層のうち最下部回路層に形成される。下部接続パッド515は、絶縁層600の内部に凹んでいるラウンド形状である。下部接続パッド515は、例えば銅、金、銀、ニッケルなどの伝導性金属から構成できる。本実施例の下部接続パッド515は銅から構成される。
半田バンプ300は、下部接続パッド515に電気的に接続し、パッド接続面がラウンド形状であり、その他面が平らな形状である。一方、下部接続パッド515と半田バンプ300との間に接続金属層400が形成されてもよい。接続金属層400は、選択的な構成要素であって、必ずしも形成されるべきものではないが、下部接続パッド515と半田バンプ300間の拡散を防止する機能を果たすので形成することがよい。接続金属層400は、伝導性金属からなり、好ましくは下部接続パッド515とは異なる物質からなる。本実施例に係るプリント基板は、ニッケルからなる接続金属層400を含む。
また、本実施例に係るプリント基板は、プリント基板を構成する回路層のうち最上部回路層550に形成された上部接続パッド555と、最上部回路層550の上部に形成され、上部接続パッド555を露出させる開口部710を有する半田レジスト層700とをさらに含む。この際、上部接続パッド555の上面には無電解ニッケル/金メッキ層800が形成できる。
図6において、未説明符号530は、最上部回路層550と、下部接続パッド515からなる最下部回路層との間に形成された回路層であり、未説明符号551は、最上部回路層550に形成された回路パターンである。
本実施例に係るラウンド型半田バンプを有するプリント基板は、半田バンプ300が全て同一の高さを有し、バンプの高さが絶縁層600の高さと実質的に一致するように形成されるので、バンプ平衡性(co−planarity)が実現され、これにより実装される電子部品との結合が良好に行われ得る。
そして、ラウンド型半田バンプ300は、パッド接続面がラウンド形状であって接続パッドとの接続面積が広いため、半田バンプ300と接続パッドとの接続力が強いうえ、接続パッドが絶縁層600の内部に埋め込まれているため、例えばボールせん断力テストなどの実験の際に接続パッドが基板から分離される問題も予防され、半田バンプ300の信頼性が大幅向上する。また、ラウンド型半田バンプ300は、バンプ間のナンウエット(Non−wet)発生が減少して収率が向上する。更に、ラウンド型半田バンプ300は、バンプアンダーフィル(Bump under fill;BUF)の形成が容易でボイド発生問題がないため、チップなどの電子部品の実装後に信頼性が増大するという利点がある。
以下、本発明の好適な実施例に係るラウンド型半田バンプを有するプリント基板の製造方法について述べる。図7〜図21は本発明の実施例に係るラウンド型半田バンプを有するプリント基板の製造方法を工程(1)〜(15)の順序とおりに示す図である。
まず、キャリア100の上部に積層された金属箔190上に、キャリア100の外側に面するパッド接続面がラウンド形状である半田バンプ300を形成する段階である。図7に示すように、製造工程中にプリント基板が撓む問題を防止するために、支持体機能を果たすキャリア100を準備する。例えば、キャリア100は、絶縁樹脂層110の両面に銅箔130層が形成されてなる両面銅張積層板に絶縁材150および離型層170が形成された構造を持つ。この際、両面銅張積層板は、一定の剛性を持つために、絶縁樹脂層110にガラス材を含有しており、約100〜800μmの厚さを持つことが好ましい。
また、離型層170は、銅箔130より小さい長さおよび面積を有し、銅箔130の両側部分を除いて絶縁材150の上部に形成されることが好ましい。これは、プリント基板の製造工程の後半にプリント基板とキャリア100との分離を容易にするためである。一方、離型層170は、一般な離型物質を薄膜コーティングまたはスパッタリング工程によって形成できる。キャリア100の上部には、離型層170が形成されていない絶縁材150の部分によってキャリア100に拘束される金属箔190が積層されている。金属箔190は、例えば銅、金、銀などの伝導性金属からなり、本実施例では銅箔を使用する。
次に、図8に示すように、キャリア100の上部に、半田バンプ300形成用開口部を有するプリントマスク200を配置する。プリントマスク200は、半田ペースト310を半田バンプ形成位置にプリントするための構成であって、例えばメタルまたはカバーフィルムなどからなるマスクが採用できる。本実施例では、感光性樹脂からなるカバーフィルムをプリントマスク200として使用し、カバーフィルムを積層し、露光/現像工程またはレーザードリリング工程によってカバーフィルムに半田バンプ形成用開口部をパターニングする。本段階でプリントマスク200の厚さを調節することにより、半田バンプ300の高さを容易に調節することができる。
次に、図9に示すように、スキージ(squeegee)などのスクリーンプリント装置(図示せず)を用いてプリントマスク200の開口部を介してキャリア100の上部に半田ペースト310をプリントする。半田ペースト310は、例えば、錫/鉛(Sn/Pb)、錫/銀/銅(Sn/Ag/Cu)、錫/銀(Sn/Ag)、錫/銅(Sn/Cu)、錫/ビスマス(Sn/Bi)、錫/亜鉛/ビスマス(Sn/Zn/Bi)または錫/銀/ビスマス(Sn/An/Bi)などの組み合わせから構成できる。
その後、図10に示すように、リフロー(reflow)工程を行って半田バンプ300を形成する。リフロー工程によって、ラウンド形状の半田ペースト310が、キャリア100の外側に面するパッド接続面に形成され、金属箔190と接する面は平らな形状を維持する半田バンプ300を形成する。
次いで、図11に示すように、プリントマスク200を除去する。
その後、図12に示すように、半田バンプ300を含んで前記キャリア100の上部に接続金属層400を形成することができる。接続金属層400は、下部接続パッド515(図6参照)と半田バンプ300間の拡散防止のためにこれらの間に形成されるものであり、接続金属層400はニッケルからなることが好ましい。接続金属層400は電解メッキによって行われ得る。これを形成することは選択事項である。
次に、図13に示すように、半田バンプ300を含んでキャリア100の上部に(接続金属層400がある場合、接続金属層400の上部に)下部接続パッド用金属層510を形成する段階である。キャリア100に積層された金属箔190を引き込み線として電解メッキを行い、半田バンプ300およびキャリア100の上部に下部接続パッド用金属層510を形成することができる。以後の工程で、下部接続用金属層は、製造されるプリント基板の最下部回路層を形成し、半田バンプ300に接続する下部接続パッド515を持つようにパターニングされる。下部接続パッド用金属層510は、例えば銅、ニッケル、金、銀などの導電性金属から構成でき、本実施例では銅を使用する。
次に、下部接続パッド用金属層510の上部に、絶縁層600および半田バンプ300と電気的に接続する回路層530を有するビルドアップ層を形成する段階である。ビルドアップ層を形成する工程として、サブトラクティブ(Subtractive)工法、アディティビ(additive)工法、セミアディティブ(Semi−additive)工法、および修正されたセミアディティブ(Modified semi−additive)工法などを挙げることができるが、本実施例では、例示的にセミアディティブ工法によってビルドアップ層を形成する工程について述べる。
図14に示すように、下部接続パッド用金属層510の上部に絶縁層600を積層し、半田バンプ300が形成された部分にレーザードリル、例えばCOレーザードリリングなどによってビアホールを形成した後、無電解メッキ、メッキレジスト層の形成およびパターニング、並びに電解メッキ工程を経て、回路層530および絶縁層600からなるビルドアップ層を形成することができる。
図15は回路層530の上部に追加のビルドアップ層を形成する段階を示す図である。追加のビルドアップ層は、図14について述べたものと同一の方式で形成できる。追加のビルドアップ層の形成によって、上部接続パッド555および回路パターン551を含む最上部回路層550が形成される。本実施例では、1層の追加ビルドアップ層を形成するが、必要に応じて追加のビルドアップ層をさらに形成し得ることを、当業者であれば容易に理解できるであろう。すなわち、ビルドアップ層の層数によって本発明の範囲が限定されるのではない。
次に、図16に示すように、最上部回路層550の上部に、前記上部接続パッド555を露出させる開口部710を有する半田レジスト層700を形成する。
その後、選択的に、図17に示すように、上部接続パッド555の表面にOSP(Organic Solderability Preservatives)処理を施し、或いは無電解ニッケル/金メッキ層(ENIG、Electroless Nickel Immersion Gold)800を形成することができる。
次いで、キャリア100を除去する段階である。図18に示すように、キャリア100、およびキャリア100上に積層されたプリント基板の側部をルーティング工程を用いて切断することにより、キャリア100を金属箔190およびプリント基板から分離することができる。ここで、ルーティング工程は、ルーティングビットを用いて機械的に切断/裁断工程を行うことをいう。プリント基板およびキャリア100の側部を切断して除去することにより、キャリア100に積層された金属箔190を拘束していた絶縁層600の部分が除去され、金属箔190およびプリント基板がキャリア100から分離される。
その次、図19に示すように、金属箔190を除去し、接続金属層400を形成した場合には、図20に示すように、接続金属層400の露出部を除去し、図21に示すように、露出した下部接続パッド形成用金属層510を除去する。このような工程によって絶縁層600の内部に凹んでいるラウンド形状の下部接続パッド515が形成される。
一方、金属箔190、接続金属層400の露出部、および下部接続パッド515形成用金属層510の露出部は、エッチング溶液を用いて順次除去することができるうえ、共通のエッチング液を用いて一挙に除去することもできる。
この際、接続金属層400が、金属箔190および下部接続パッド用金属層とは異なる物質から構成された場合には、選択的エッチング液を用いて順次除去することが好ましい。本実施例での如く、金属箔190および下部接続パッド用金属層510が銅からなり、接続金属層400がニッケルからなる場合には、ニッケルのみを選択的にエッチングするニッケル選択エッチング液を用いて順次除去することが可能である。ニッケル選択エッチング液とは、銅を溶解させないニッケルおよびニッケル合金のみを溶解させる溶液のことをいう。ニッケルの選択エッチング液は、濃度550mL/L〜650mL/Lの硫酸溶液、硫酸と硝酸との混酸溶液、および硫酸とm−ニトロベンゼンスルホン酸との混合溶液を使用することが好ましい。
上述したような方法によって、ラウンド型半田バンプを有するプリント基板を製造することができる。上述した実施例では、説明の便宜上、キャリア100の一側にのみプリント基板を形成する工程について述べたが、キャリア100の両面に同時にプリント基板を形成してもよい。
本実施例に係るラウンド型半田バンプを有するプリント基板の製造方法によれば、剛性を持つキャリア100にスクリーンプリンティング方法によって半田ペースト310をプリントして半田バンプ300を形成するため、バンプ形成面を平らにし、微細ピッチのバンプを形成することができるうえ、半田ペースト310のプリントの際にボリュームおよび高さを容易に調節することができ、これにより収率が向上する。
本発明のプリント基板の製造方法は、半田バンプ300の露出面が平らに形成されるため、バンプコイニング工程を行う必要がなく、これにより工程コストを減らすことができるという利点もある。
また、本発明のプリント基板の製造方法は、半田バンプ300の形成面には半田レジスト層などの保護層を形成する必要がないという利点がある。
更に、本発明のプリント基板の製造方法は、リフロー工程済みの半田バンプ300を先ず形成するので、プリント基板の積層基板が完了した以後には、基板の撓み現象を引き起こすリフロー工程を1回のみ行うことにより、半田ボールの形成されたパッケージ基板を製造することができる。これにより、撓みの少ないパッケージング信頼性に優れた基板を得ることができる。
更にまた、本発明のプリント基板の製造方法は、半田バンプ300がスケール変化のないキャリア100の上部にプリントされるので、バンプの位置がCAD設計値に最も近接し、電子部品との連結の際に整合力が向上するという利点がある。
一方、本発明は記載された実施例に限定されないことは言うまでもない。当技術分野における通常の知識を有する者であれば、本発明の思想および範囲から外れることなく、多様に修正および変形を加え得ることは明らかである。よって、それらの変形例または修正例についても本発明の特許請求の範囲に属するものと理解すべきである。
本発明に係るラウンド型半田バンプを有するプリント基板およびその製造方法は、コアレス基板およびその製造方法において、好適に利用することができる。
100 キャリア
190 金属箔
200 プリントマスク
310 半田ペースト
300 半田バンプ
400 接続金属層
510 下部接続パッド形成用金属層
515 下部接続パッド
530 回路層
550 最上部回路層
551 回路パターン
555 上部接続パッド
600 絶縁層
700 半田レジスト
800 無電解メッキ層

Claims (9)

  1. (A)キャリアの上部に積層された金属箔上に、前記キャリアの外側に面するパッド接続面がラウンド形状である半田バンプを形成する段階と、
    (B)前記半田バンプを含んで前記金属箔に下部接続パッド用金属層を形成する段階と、
    (C)前記下部接続パッド用金属層の上部に、前記半田バンプと電気的に接続する回路層および絶縁層を有するビルドアップ層を形成する段階と、
    (D)前記キャリアを除去する段階と、
    (E)前記金属箔および前記下部接続パッド用金属層の露出部を除去する段階とを含むことを特徴とする、ラウンド型半田バンプを有するプリント基板の製造方法。
  2. 前記半田バンプを形成する段階は、
    (i)前記キャリアの上部に積層された金属箔上に、半田バンプ形成用開口部を有するプリントマスクを配置し、半田ペーストをプリントする段階と、
    (ii)リフロー工程を行い、前記プリントマスクを除去して半田バンプを形成する段階とを含むことを特徴とする、請求項1に記載のラウンド型半田バンプを有するプリント基板の製造方法。
  3. 前記ビルドアップ層の最上部に形成された回路層は上部接続パッドを備え、
    前記ビルドアップ層を形成する段階の後に、前記ビルドアップ層の最上部に形成された回路層の上部に、前記上部接続パッドを露出させる開口部を有する半田レジスト層を形成する段階をさらに含むことを特徴とする、請求項1に記載のラウンド型半田バンプを有するプリント基板の製造方法。
  4. 前記半田バンプを形成する段階の後で行われる、前記半田バンプを含んで前記金属箔の上部に接続金属層を形成する段階をさらに含み、
    前記金属箔および前記下部接続パッド用金属層の露出部を除去する段階は、前記接続金属層を除去する段階をさらに含むことを特徴とする、請求項1に記載のラウンド型半田バンプを有するプリント基板の製造方法。
  5. 前記キャリアは、絶縁樹脂層の片面または両面に銅箔が積層されてなる銅張積層板に離型層が形成されていることを特徴とする、請求項1に記載のラウンド型半田バンプを有するプリント基板の製造方法。
  6. 前記プリントマスクは、露光/現像工程またはレーザードリリング工程によって半田バンプ形成用開口部がパターニングされたカバーフィルムであることを特徴とする、請求項2に記載のラウンド型半田バンプを有するプリント基板の製造方法。
  7. 前記プリントマスクは、半田バンプ形成用開口部を有するメタルマスクであることを特徴とする、請求項2に記載のラウンド型半田バンプを有するプリント基板の製造方法。
  8. 前記半田レジスト層をパターニングする段階の後に、
    前記上部接続パッドの表面にOSP処理を施し、或いは無電解ニッケル/金メッキ層を形成する段階をさらに含むことを特徴とする、請求項3に記載のラウンド型半田バンプを有するプリント基板の製造方法。
  9. 前記接続金属層はニッケルメッキ層であることを特徴とする、請求項4に記載のラウンド型半田バンプを有するプリント基板の製造方法。
JP2011069177A 2008-10-20 2011-03-28 ラウンド型半田バンプを有するプリント基板およびその製造方法 Expired - Fee Related JP4954336B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080102682A KR101006619B1 (ko) 2008-10-20 2008-10-20 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
KR10-2008-0102682 2008-10-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009015184A Division JP4847547B2 (ja) 2008-10-20 2009-01-27 ラウンド型半田バンプを有するプリント基板

Publications (2)

Publication Number Publication Date
JP2011139096A true JP2011139096A (ja) 2011-07-14
JP4954336B2 JP4954336B2 (ja) 2012-06-13

Family

ID=42107731

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009015184A Expired - Fee Related JP4847547B2 (ja) 2008-10-20 2009-01-27 ラウンド型半田バンプを有するプリント基板
JP2011069177A Expired - Fee Related JP4954336B2 (ja) 2008-10-20 2011-03-28 ラウンド型半田バンプを有するプリント基板およびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009015184A Expired - Fee Related JP4847547B2 (ja) 2008-10-20 2009-01-27 ラウンド型半田バンプを有するプリント基板

Country Status (3)

Country Link
US (1) US20100096171A1 (ja)
JP (2) JP4847547B2 (ja)
KR (1) KR101006619B1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095211B1 (ko) * 2008-12-17 2011-12-16 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
KR101055462B1 (ko) 2010-01-07 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP5638269B2 (ja) * 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
KR101222828B1 (ko) * 2011-06-24 2013-01-15 삼성전기주식회사 코어리스 기판의 제조방법
KR101420499B1 (ko) * 2012-07-26 2014-07-16 삼성전기주식회사 적층형 코어리스 인쇄회로기판 및 그 제조 방법
KR20140047967A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층형 코어리스 인쇄회로기판 및 그 제조 방법
KR101585554B1 (ko) * 2014-01-22 2016-01-14 앰코 테크놀로지 코리아 주식회사 임베디드 트레이스 기판과 그의 범프 형성 방법
KR20160010960A (ko) * 2014-07-21 2016-01-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9603247B2 (en) 2014-08-11 2017-03-21 Intel Corporation Electronic package with narrow-factor via including finish layer
JP2017061612A (ja) * 2015-09-25 2017-03-30 Jsr株式会社 化学機械研磨用組成物および化学機械研磨方法
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
CN109326569A (zh) * 2017-07-31 2019-02-12 群创光电股份有限公司 封装元件及其制作方法
US10784203B2 (en) 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
KR102187538B1 (ko) * 2018-09-17 2020-12-07 주식회사 지로이아이 쓰루홀 타입 단면형 인쇄회로기판
CN110839315B (zh) * 2019-10-22 2020-12-15 江门崇达电路技术有限公司 一种沉金工艺测试板的设计方法
KR20220033204A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 반도체 패키지
CN114478044B (zh) * 2021-12-26 2023-01-06 南通威斯派尔半导体技术有限公司 一种改善覆铜陶瓷基板母板翘曲的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005108940A (ja) * 2003-09-29 2005-04-21 Nec Toppan Circuit Solutions Inc 印刷配線板、半導体装置、及びそれらの製造方法
JP2008112995A (ja) * 2006-10-30 2008-05-15 Samsung Electro-Mechanics Co Ltd 回路基板及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU637874B2 (en) * 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
JPH0917937A (ja) * 1995-06-27 1997-01-17 Matsushita Electric Works Ltd Bga型集積回路の実装構造
JP3055496B2 (ja) 1997-06-26 2000-06-26 日本電気株式会社 半導体装置の実装構造
US6005198A (en) * 1997-10-07 1999-12-21 Dimensional Circuits Corporation Wiring board constructions and methods of making same
JP2001189550A (ja) * 1999-12-28 2001-07-10 Kyocera Corp 回路基板
JP2002141646A (ja) 2000-10-30 2002-05-17 Kyocera Corp 回路基板
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
TW200609109A (en) * 2004-08-02 2006-03-16 Nippon Denkai Ltd Composite copper foil and method for production thereof
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
KR100881303B1 (ko) * 2005-11-02 2009-02-03 이비덴 가부시키가이샤 반도체 장치용 다층 프린트 배선판 및 그 제조 방법
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
US8555494B2 (en) * 2007-10-01 2013-10-15 Intel Corporation Method of manufacturing coreless substrate
KR20090052716A (ko) * 2007-11-21 2009-05-26 삼성전자주식회사 반도체 패키지 및 이를 구비한 전자 기기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005108940A (ja) * 2003-09-29 2005-04-21 Nec Toppan Circuit Solutions Inc 印刷配線板、半導体装置、及びそれらの製造方法
JP2008112995A (ja) * 2006-10-30 2008-05-15 Samsung Electro-Mechanics Co Ltd 回路基板及びその製造方法

Also Published As

Publication number Publication date
KR101006619B1 (ko) 2011-01-07
JP2010098278A (ja) 2010-04-30
JP4954336B2 (ja) 2012-06-13
JP4847547B2 (ja) 2011-12-28
KR20100043591A (ko) 2010-04-29
US20100096171A1 (en) 2010-04-22

Similar Documents

Publication Publication Date Title
JP4954336B2 (ja) ラウンド型半田バンプを有するプリント基板およびその製造方法
US8207450B2 (en) Printed circuit board comprising metal bumps integrated with connection pads
JP5010737B2 (ja) プリント配線板
US8445790B2 (en) Coreless substrate having filled via pad and method of manufacturing the same
JP4538486B2 (ja) 多層基板およびその製造方法
US7754598B2 (en) Method for manufacturing coreless packaging substrate
US20190380210A1 (en) Circuit carrier board structure and manufacturing method thereof
JP2010157718A (ja) プリント配線板及びプリント配線板の製造方法
US8677618B2 (en) Method of manufacturing substrate using a carrier
JP2010135720A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
JP2017084997A (ja) プリント配線板及びその製造方法
JP5261756B1 (ja) 多層配線基板
US20210282277A1 (en) Manufacturing method of circuit carrier board
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP2002190549A (ja) 多層配線板および多層配線板の製造方法
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
JP2002176232A (ja) アライメントマーク
KR20120031775A (ko) 코어리스 기판의 제조방법
KR20100099092A (ko) 라운드형 솔더범프를 갖는 인쇄회로기판
JP2021072339A (ja) プリント配線板およびその製造方法
JP2017120836A (ja) プリント配線板及びその製造方法
JP2005044828A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120313

R150 Certificate of patent or registration of utility model

Ref document number: 4954336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees