TWI339547B - - Google Patents

Download PDF

Info

Publication number
TWI339547B
TWI339547B TW094122866A TW94122866A TWI339547B TW I339547 B TWI339547 B TW I339547B TW 094122866 A TW094122866 A TW 094122866A TW 94122866 A TW94122866 A TW 94122866A TW I339547 B TWI339547 B TW I339547B
Authority
TW
Taiwan
Prior art keywords
substrate
conductive layer
layer
interposer
forming
Prior art date
Application number
TW094122866A
Other languages
English (en)
Other versions
TW200616503A (en
Inventor
Masami Yakabe
Kenichi Kagawa
Tomokoisa Hoshino
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004199871A external-priority patent/JP2006024653A/ja
Priority claimed from JP2004199872A external-priority patent/JP2006024654A/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200616503A publication Critical patent/TW200616503A/zh
Application granted granted Critical
Publication of TWI339547B publication Critical patent/TWI339547B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

竹39547 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種貫通基板及内插器、以及貫通基板之 製造方法，特別是關於亦可作為訊號傳送路徑而使用之貫 通基板與内插器、以及貫通基板之製造方法。 【先前技術】 先前之多層配線電路基板存在以下問題，藉由配線層高 忠度化，號線之間距離較近從而使得相鄰之訊號配線間 產生串擾雜訊，並導致電路之驅動元件動作不良。解決如 此之問題之一種方法例如有，揭示於曰本專利特開2004_ 63725號公報。 藉由該公報，於基板内部形成同軸結構之同軸線，並作 為Λ號配線層使用。 排除先前之串擾雜訊之方法如上所述而進行。於曰本專 利特開2004-63725號公報，存在以下問題，平行於基板而 配置同軸結構，且將其配置於接地電位或電源電位層附 近從而排除雜訊，故產生基板内之構造變得複雜之問 題。 【發明内容】 本發明係鑒於如上所述之課題者，其目的在於提供一種 可排除因串擾導致之雜訊的貫通基板與内插器、以及貫通 基板之製造方法。 本發明之貫通基板包括：基板，其具有與表面背面貫通 之貝通孔，第1導電層，其沿貫通孔之内壁面而設置、並 103255-9808l7.doc 1339547 其内部包含内壁面.埜 2由，第2導電層，其沿第丨導電層内壁面而 设置且之間介有絕緣層。 3關：本發明之貫通基板包括：第1導電層，其沿與表面 煮面貝通之貫通孔之内壁面而設置：及第2導電層，其沿 第IV電層之内壁面而設置且之間介有絕緣層。由於在貫 通孔之内部，第2導電層介以絕緣層且由第1導電層形成包 圍、”。構，故可獲得遮蔽性得到提高之同軸電纜之結構。 其結果是，可提供能排除因串擾引起之雜訊的貫通義 板。 車乂好的疋’第i導電層作為屏蔽線而作用，第i導電層作 為訊號線而作用。 基板可為絕緣物基板，亦可為半導體基板。 在基板為半導體基板之情形 ^ ^ 71 ^ 1月A下’於貫通孔之内壁面與第 1導電層之間進而含有絕緣層。 貫通孔亦可為内插器之貫通孔。 於本發明之其他情形下，言 貝通基板之製造方法包括：準
備包含表面背面之基板之步驟. y L 义7驟’於基板形成貫通孔之步 驟；沿貫通孔之内壁面形成於f+ 战於其内部具有内壁面之第！導 電層之步驟；沿第1導電層之向战^ 褙之内壁面，於之間介以絕緣層 形成第2導電層之步驟。 較好的是，於準備包含表面音^ 双1^牙面之基板之步驟中包括： 準備半導體基板之步驟；進而句紅, 疋叩包括沿貫通孔内壁面，於其 内部形成包含内壁面之第1導蛩思 ‘ 布1 V電層之前，沿貫通孔内壁 面’形成内部包含有内壁面之绍络麻 〈、、€緣層之步驟；其後，包括 103255-980817.doc 1339547 沿絕緣層之内壁面形成第2導電層之步驟。 於本發明之進而其他情形下，内插器包括：基板；設於 基板上之第1導電層；設於第1導電層之上且其間夾隔絕緣 層，以此方式設置於基板上之第2導電層。 由於内插器包括基板、設置於基板上之第丨導電層、及 設於第1導電層之上且其間夾隔絕緣層而設置於基板上之 第導电層，故可使用由絕緣層隔離之第五導電層與第2導 電層而形成被動元件。 —果X，可提供形成有被動元件且具有多功能之内插 器。 竿父好的是，第2導電層 隔絕緣層。 進而較好的是，第i導電層與第2導電層構成被動元件。 第1導電層保持於p電位，第2導電層可保持於與第鴻 位不同之第2電位，亦可保持於相同電位。 ▲又’第1導電層可作為屏蔽線而作帛，第2導電層可作為 说號線而作用。 ·’·’ ==基板包含導電體或者半導體之基板，基板為 以及第^ 之基板時，基板可保持於與第1導電層 ” Γ第=之電位不同之電位，亦可保持於與第1導電 曰成者第2導電層t至少一方相同之電位。 拉於此，若使第1導電層保持於第1電位，使第2導電層保 ’:與第丨電位不同之第2電位’則可形成電容器。若使 電層與第2導電層保持於相同電位’則可使其具有保護 103255-980817.doc 1339547 電極之功能。 幸父好的是’第1導電層由上述第2導電層包圍且於其間夾 絕緣層。由於第1導電層由上述第2導電層包圍且於其間 夹陳絕緣層，故可獲得遮蔽性得到提高之同軸電纜之結 構。 - 其結果是’可提供能排除因串擾引起之雜訊之内插器。 【實施方式】 以下，參照圖示，說明本發明之一種實施形態。圖1A〜 圖1 D係表示各個步驟中本發明之一種實施形態下的貫通基 板之製造工序的圖示。此處，貫通基板為包含自基板之表 面1-過#面之貫通孔的基板，包括印刷基板（具有可撓性） 以及内插器（包含矽内插器）。 參照圖丨，首先，準備含有表面"與背面12、且設有貫 通該兩面之間之複數個貫通孔19的矽基板（貫通基板）1〇。 再者，基板10全體被石夕氧化膜13覆蓋。繼而，例如，藉由 無電解鍍敷於貫通孔19之内部、表面以及背面之周圍形成 〜層丨4⑷八)。繼而’於以層14之上同樣藉由無電解錢 ^形成。層15 (圖1B，該等層成為第丨導電層）。繼而於 之上例如，藉由濺鍍法形成絕緣層16。該絕緣層 16不僅限於濺鍍法，而是可藉由㈣形切氧化膜或石夕氮 化膜或形成電鍍樹脂。在此，作為電鍍樹脂，存有 PTFE、抗蝕劑、聚醯亞胺、聚醯胺等。 再者’減鍍或⑽必須準備真空裝置，但電鑛樹脂無如 此之必要，故為較好。 103255-980817.doc 1339547 其次’於貫通孔19之背面12側’例如設置以之籽晶層 17，將其作為電解鍍敷或者無電解鍍敷之電極，於藉由絕 緣層16構成之貫通孔内部成長有鍍敷層、且以自該電極朝 向表面11側貫通的方式形成導電層（第2導電層）18 (圖 1D)。 藉此，基板丨〇之貫通孔19自其中心藉由導電層18、絕緣 層16、導電層15以及14而填充’並可獲得遮蔽性得到提高 之同軸㈣之形狀。由於該形狀下，係可降低雜訊、減小 寄生電I、且彳高速傳送訊號之具有同轴電缆形狀的貫 孔，故以下稱該形狀為同轴貫孔。 以下關於本發明之其他實施形態進行說明。上述實施形 態下已說明有關使时基板之示例1實施形態下，係使 用如玻璃基板或藍寶石基板之絕緣基板作為貫通基板。 圖2A〜圖2D係對應於制如此之絕緣基板時的圖i a〜圖 ID之圖示。參照圖2A〜圖2D ’於該實施形態下，由於貫通 基板為絕緣基板，故無須如上述實施形態_般於貫通孔内 壁設置如矽氧化膜之絕緣層丨3。 除此以外之部分與上述實施形 -.-. -人-曰六 5凡 ％ 。 其次，關於將本發明之一種實施形態之貫通基板使用灰 内插器的情形進行說明。圖3係將本發明使用於内_ 的内插器之貫通孔附近之剖面圖。 參照圖3 ’内插器於貫通孔28内部具有導電層(第2導， 層）27,導電層27介以絕緣層23由導電層（第2導電層）叫 圍。 103255-980817.doc •10· 1339547 由於導電層27介以絕緣層23由導電層包圍，故可獲得同 軸電境之結構。其結果是，可提供可抗雜訊之内插器。 導電層24於包圍導電層27且其間夾隔絕緣層23之狀態 下’在基板20之上且之間夾隔絕緣層29而延伸。此時，如 圖3所示，導電層27作為訊號線31而使用，導電層24作為 配線32a、32b而使用。 再者’訊號線31及屏蔽配線32a、32b不僅限於圓筒狀， 可於基板20表面之上形成平面狀之配線。 於此’屏蔽配線未與訊號線連接，而為懸浮狀態。但， 根據需要，亦可如下述說明，使訊號線與屏蔽線連接於相 同電位。 以下’關於如上所述之於基板2〇表面上實施平面上之配 線之不例進行說明。圖4係該情形下之内插器之剖面圖。 參照圖4A，於内插器之基板20上，相互間介以絕緣層 29 ’於中央部設置成為訊號線之導電層3 la，並將其包 圍以此方式於上下、左右形成成為屏蔽層之導電層 32a、32b、32c以及 32d。 圖4B係圖4A之變形例。該情形下結構與圖4A相同形 成將成為屏蔽線之導電層全部連接的導電層32e，並介以 絕緣層28藉由導電層32e包圍成為訊號線之導電層。如 此於内插器中’可較易構成具有同軸結構之配線層。 圖5A以及圖5B係表示電極墊之圖示。圖5A係平面圖（圖 5B，係A-A上之平面圖），圖5B係對應圖4A、圖4B之立體 圖。再者，此處省略基板。 103255-980817.doc 1339547 參照圖5 A以及圖5B，於此，表示分別連接於4個電極墊 45a至45d之訊號線41a至41d。各訊號線4la至41d由設置於 上下以及左右之屏蔽電極42、43以及44包圍。 以下關於本發明之進而其他之實施形態進行說明。於該 實施形態下’於内插器内部形成如線圈L、電容器c以及電 阻R之被動元件。 圖6A〜圖6D係表示該情形下各步驟中被動元件的形成之 圖示。再者，於此省略關於微影步驟之詳細說明。參照圖 則6D，首先，準備石夕基板5〇。未作圖示，但基板表面 被⑽、SiN等絕緣膜覆蓋。繼而，於基板5〇表面51上藉 由金屬形成導電層52 (圖6A)。繼而，於導電層52之上使用 金屬形成絕緣層53 (圖6B)。該絕緣層53可使用CVD形成矽 氧化膜或矽氮化膜’或可使用濺鍍法或電鍍樹脂而形成。 繼而於’’S緣層53之-部分設置貫孔，並連接於絕緣層53 上所形成之導電層54。於其上進而形成絕緣層％。 圖6D係表示圖6cfD_D所示之部分的剖面圖。參照圖化 以及圖6D’於内插器’可獲得導電層52與導電㈣介以絕 、束層53而對向之結冑。該結構可作為電容器而使用。又， 藉由將導電層52與導電層54設為相同電位，可獲得訊號線 與屏蔽線之關係。如此，可於内插器中形成被動元件。 以下’關㈣_6A〜圖_示之結構於内插器中構成 複數個功能部件之具體例而進行說明。圖Μ〜圖7C係表示 該情形之具體例之立體圖。於此，亦省略基板6g上之氧化 膜。圖Μ係形成電阻R之情形時之立體圖。參照圖μ，於 103255-980817.doc 12 1339547 第2層形成金屬之導電層62,使其連接於設置於矽基板μ 之同軸貫孔61。於相同層形成金屬之導電層64。另一方 面’於基板60表面上形成多晶矽層63，並將其兩端藉由第 1及第2導電層62、64連接。 多晶矽之層63，由於具有比金屬大數位之電阻值，故可 將其作為電阻層而使用。 以下關於其他示例進行說明。圖7Β係表示形成電容器C 之情形時之立體圖。參照圖7Β，於第2層形成金屬之導電 層66，使其連接於設於矽基板6〇之同轴貫孔6丨。於相同之 第2層形成金屬之導電層67。另一方面’於基板6〇表面 上，形成金屬之導電層65且其與導電層67之間夾隔絕緣層 68，並將導電層66與導電層65連接。 如此，導電層65與導電層67之間由於夾隔有絕緣層⑽， 故具有電容器C之功能。 以下，進而關於其他示例進行說明。圖7〇係形成另一電 容器C之情形時的立體圖。參照圖％，於基板的表面上形 成金屬之導電層69且之間夾隔絕緣層68，且使其連接於設 於矽基板60之同軸貫孔61。如此，基板6〇與導電層的之間 夾隔有絕緣層68，故可具有電容器c之功能。 以下關於圖6A圖〜6D或圖7A〜圖7C所示之内插器内部所 構成之功能元件的一般結構進行說明。圖8係表示由圖6八 圖〜6D及圖7A〜圖7C所示之導電層與絕緣層構成的結構川之 電路圖。此處，列舉圖7B中所示之結構之一例。 參照圖8，導電層65與67之間係介以絕緣層68而相連 103255-980817.doc •13- 1339547 接。此時，使導電層65接地，並使導電層67連接於電源。 该情形下，結構70具有電容器c之功能。 另一方面，若導電層65與導電層67連接於相同電位，則 可減小寄生電容’同時可用作屏蔽配線，&而具有保護電 極之功能。 再者，基板如實施形態所示，於如矽基板的半導體基板 或導電體基板之情形下，可使基板保持於與導電層Μ或導 電層67不同之電位，亦可保持於與導電層“或者導電層π 之至少一方相同之電位。 於上述實施形態下，作為貫通孔係關於使用圓形或者圓 柱狀之情形進行說明，但不僅限於此，亦可為矩形或多邊 形等。 於上述實施形態下，作為基板，係關於使用有矽基板之 不例進打說明’但不僅限於此，亦可為玻璃基板或藍寶石 基板等之絕緣物基板。 [產業上之可利用性] 關於本發明之貫通基板以及内插器，可作為具有與同軸 電纜相同之功能之基板而有效利用。 【圖式簡單說明】 圖1A係表示各個步驟下使用半導體基板作為基板之情形 時的貫通基板之製造方法的圖示。 圖係表示各個步驟下使用半導體基板作為基板之情形 時的貫通基板之製造方法的圖示。 圖1C係表示各個步驟下使用半導體基板作為基板之情形 103255-9808l7.doc 1339547 時的貫通基板之製造方法的圖示。 圖1D係表示各個步驟下使用半導體基板作為基板之情形 時的貫通基板之製造方法的圖示。 圖2A係表示各個步驟下使用絕緣基板作為基板之情形時 的貫通基板之製造方法的圖示。 圖2B係表示各個步驟下使用絕緣基板作為基板之情形時 的貫通基板之製造方法的圖示。 圖2C係表示各個步驟下使用絕緣基板作為基板之情形時 的貫通基板之製造方法的圖示。 圖2D係表示各個步驟下使用絕緣基板作為基板之情形時 的貫通基板之製造方法的圖示。 圖3係表示本發明之一種實施形態下，内插器的貫通孔 附近的剖面圖。 圖4 A係表不内插器之基板上之配線層的配置之圖示。 圖4B係表不内插器之基板上之西己線層❾配置之圖示。 圖5Α係表示使内插器内部具有屏蔽功能之情形時之結構 的圖示。 圖5Β係表示使内插器内部具有屏蔽功能之情形時之結構 的圖示。 圖6Α係表不各個步驟下於内插器中形成被動元件之情形 時的處理的圖示。 圖6Β係表示各個步锁 似/驟下於内插器中形成被動元件之情形 時的處理的圖示。 圖6C係表示各個步驟 ^哪下於内插器中形成被動元件之情形 103255-980817.doc 1339547 時的處理的圖示。 圖奶係表示各個步驟 形時的過程的圈示。 ' 番器之中形成被動元件之情 圖7A係表示内插器中 圖7B係表示内插器中 力“件之立體圖。 圖7C係表示内插器中所構成之2疋件之立體圖。 圖8係表示含有導電層與絕件的立體圖。 【主要元件符號說明】 <’。構之電路圖。 矽基板 表面 背面 矽氧化膜 Zn層 Cu層 絕緣層 Cu之籽晶層 Cu之鍍敷層 貫通孔 基板 導電層 訊號線 屏蔽配線 屏敝·電極 電極墊 10 ， 50 ， 60 11，51 12 13 14 15 16 ， 23 ， 29 ， 53 ， 68 17 18 19，28 20 24，27，31a〜31e，52，54，69 3 1，41 a〜41 d 32a，32b 42 ， 43 ， 44 4 5 a〜45 d 103255-980817.doc 16- 1339547 61 同轴貫孔 62 ， 64-67 金屬導電層 63 多晶矽層 70 結構 I03255-980817.doc

Claims (1)

  1. …乃47 第094122866號專利申請案 • 中文申請專利範圍替換本(98年11月）汐。θ 十、申請專利範圍： 一種貫通基板之製造方法，其特徵在於包含： 準備包含有表面背面之基板之步驟； 於上述基板形成貫通孔之步驟； 沿上述貫通孔之内壁面，形成内部具有内壁面之第i 導電層之步驟；以及 ★沿上述第1導電層之内壁面’其間介以絕緣層而形成 第2導電層之步驟； 上述形成第2導電層之步驟包含：於基板之—面形成 籽晶之步驟、及使鍍敷層自上述籽晶朝基板之另一面側 成長之步驟。 月长項1之貫通基板之製造方法，其中準備包含有上 述表面背面之基板之步驟包括準備半導體基板之步驟， 並且 於&上述貫通孔之内壁面形成内部具有内壁面之第1 導電層之刖，進而包括沿上述貫通孔之内壁面形成内部 八有内J面之絕緣層的步驟；其後，包括沿絕緣層之内 壁面形成上述第2導電層的步驟。 3. 一種内插器’其特徵在於包括： 基板； 第1導電層’其設置於上述基板上；及 第2導電層，其設於上述基板上，且其間夾隔絕緣層 而没於上述第丨導電層之上； 上述第2導電層係由上述第1導電層於大略上下左右夾 103255-981130.doc 1339547 4. 5. 上述絕緣層而包圍。 如請求項3之内插器， 包圍且其間夾隔絕緣層 如請求項3之内插器， 位， 其中上述第2導電層由第1導電 層 其中上述第1導電層保持於第 電 位 述第2導電層保持於與上述第丨電位不同之第2 電 6. Π求項3之内插器’其中上述第1導電層以及上述第2 導電層保持於相同電位。 7 Γΐ求項3之内插器，其中上述第1導電層作為屏蔽線而 ，而上述第2導電層作為訊號線而作用。 8·如凊求項5至7中任一項之内插器，其中上述基板包 電體或半導體之基板， 當上述基板為導電體或半導體之基板時，上述基板保 夺於/、上述第1導電層以及第2導電層之電位不同之電 位0 9 · 如請求項5 $ 7 & ’中任—項之内插器，其中上述基板包含導 電體或半導體之基板， 备上述基板為導電體或半導體之基板時，上述基板保 持於與上述第1導電層或第2導電層中至少一方相同之電 位。 103255-981 ] 30.doc
TW094122866A 2004-07-06 2005-07-06 Through substrate and interposer, and method for manufacturing through substrate TW200616503A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004199871A JP2006024653A (ja) 2004-07-06 2004-07-06 貫通基板および貫通基板の製造方法
JP2004199872A JP2006024654A (ja) 2004-07-06 2004-07-06 インターポーザ

Publications (2)

Publication Number Publication Date
TW200616503A TW200616503A (en) 2006-05-16
TWI339547B true TWI339547B (zh) 2011-03-21

Family

ID=35782927

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094122866A TW200616503A (en) 2004-07-06 2005-07-06 Through substrate and interposer, and method for manufacturing through substrate

Country Status (5)

Country Link
US (1) US7866038B2 (zh)
EP (1) EP1775761A4 (zh)
KR (1) KR100858075B1 (zh)
TW (1) TW200616503A (zh)
WO (1) WO2006004128A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100975652B1 (ko) * 2007-10-05 2010-08-17 한국과학기술원 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
KR20090096174A (ko) 2008-03-07 2009-09-10 주식회사 하이닉스반도체 회로 기판 및 이를 이용한 반도체 패키지
KR100963593B1 (ko) * 2008-04-11 2010-06-15 한국과학기술원 관통 웨이퍼 비아를 포함하는 적층 칩 패키지 및 이의 생산방법
US8294240B2 (en) * 2009-06-08 2012-10-23 Qualcomm Incorporated Through silicon via with embedded decoupling capacitor
US20110032685A1 (en) * 2009-08-07 2011-02-10 Sony Corporation Interposer, module, and electronics device including the same
JP5209075B2 (ja) 2010-05-21 2013-06-12 有限会社 ナプラ 電子デバイス及びその製造方法
US20130134553A1 (en) * 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer and semiconductor package with noise suppression features
US9054096B2 (en) * 2012-09-25 2015-06-09 Xilinx, Inc. Noise attenuation wall
US9245824B2 (en) 2013-04-18 2016-01-26 Globalfoundries Inc. Through-vias for wiring layers of semiconductor devices
US9596768B2 (en) 2014-03-04 2017-03-14 Qualcomm Incorporated Substrate with conductive vias
JP6381432B2 (ja) 2014-05-22 2018-08-29 新光電気工業株式会社 インダクタ、コイル基板及びコイル基板の製造方法
JP6344072B2 (ja) 2014-06-10 2018-06-20 富士通株式会社 半導体部品用ソケット、プリント基板ユニット、及び情報処理装置
US10395810B2 (en) * 2015-05-19 2019-08-27 Shinko Electric Industries Co., Ltd. Inductor
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003273A (en) 1989-12-04 1991-03-26 Itt Corporation Multilayer printed circuit board with pseudo-coaxial transmission lines
JP3004071B2 (ja) 1991-04-16 2000-01-31 日本特殊陶業株式会社 集積回路用パッケージ
JP3629348B2 (ja) 1997-04-16 2005-03-16 新光電気工業株式会社 配線基板
JPH11163192A (ja) 1997-11-25 1999-06-18 Hitachi Ltd セラミック多層同軸信号配線基板及びセラミック多層同軸信号配線基板の製造方法及び電子回路装置
JP2000151114A (ja) 1998-11-11 2000-05-30 Sony Corp 多層基板及びその製造方法
US6221758B1 (en) * 1999-01-04 2001-04-24 Taiwan Semiconductor Manufacturing Company Effective diffusion barrier process and device manufactured thereby
US6268660B1 (en) * 1999-03-05 2001-07-31 International Business Machines Corporation Silicon packaging with through wafer interconnects
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6617681B1 (en) 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
US6545338B1 (en) 1999-10-28 2003-04-08 Koninklijke Philips Electronics N.V. Methods for implementing co-axial interconnect lines in a CMOS process for high speed RF and microwave applications
JP2002009193A (ja) 2000-04-18 2002-01-11 Matsushita Electric Ind Co Ltd 半導体装置
JP4628520B2 (ja) 2000-06-06 2011-02-09 富士通株式会社 電子装置実装基板の製造方法
TW525417B (en) * 2000-08-11 2003-03-21 Ind Tech Res Inst Composite through hole structure
JP3563030B2 (ja) 2000-12-06 2004-09-08 シャープ株式会社 半導体装置の製造方法
US6737740B2 (en) 2001-02-08 2004-05-18 Micron Technology, Inc. High performance silicon contact for flip chip
US6498381B2 (en) 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US20020117399A1 (en) * 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via
JP3495727B2 (ja) 2001-11-07 2004-02-09 新光電気工業株式会社 半導体パッケージおよびその製造方法
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
JP4285629B2 (ja) * 2002-04-25 2009-06-24 富士通株式会社 集積回路を搭載するインターポーザ基板の作製方法
JP4026437B2 (ja) 2002-07-29 2007-12-26 凸版印刷株式会社 同軸線内蔵多層配線回路基板及びその製造方法
JP2004119606A (ja) 2002-09-25 2004-04-15 Canon Inc 半導体基板の貫通孔埋め込み方法および半導体基板
JP2004128006A (ja) 2002-09-30 2004-04-22 Fujitsu Ltd 回路基板およびその製造方法
SG111972A1 (en) * 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
JP3961394B2 (ja) 2002-10-22 2007-08-22 富士通株式会社 コネクタ基板の製造方法
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
TWI246379B (en) * 2004-05-12 2005-12-21 Advanced Semiconductor Eng Method for forming printed circuit board
JP2006019455A (ja) 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7866038B2 (en) 2011-01-11
WO2006004128A1 (ja) 2006-01-12
KR100858075B1 (ko) 2008-09-11
US20070246253A1 (en) 2007-10-25
EP1775761A1 (en) 2007-04-18
EP1775761A4 (en) 2007-08-29
KR20080021161A (ko) 2008-03-06
TW200616503A (en) 2006-05-16

Similar Documents

Publication Publication Date Title
TWI339547B (zh)
CN105765712B (zh) 贯通电极基板及利用贯通电极基板的半导体装置
US8227708B2 (en) Via structure integrated in electronic substrate
TWI364104B (en) Circuit board having conductive shield member and semiconductor package using the same
CN100505178C (zh) 贯通基板、内插器以及贯通基板的制造方法
JP5104872B2 (ja) 容量素子及び半導体装置
US8587064B2 (en) Semiconductor device
TW200915937A (en) Capacitor-embedded substrate and method of manufacturing the same
JPS63268257A (ja) シールド伝送線構造体の製造方法
TWI834166B (zh) 貫通電極基板、半導體裝置及貫通電極基板之製造方法
TWI430411B (zh) 堆式防護結構
JP2010109269A (ja) 半導体装置
JP2007081044A (ja) 半導体装置
TWI508240B (zh) Laminated wiring board
TW201403782A (zh) 基底穿孔的製造方法、矽穿孔結構及其電容控制方法
TW533530B (en) Probe for inspecting semiconductor device and method of manufacturing the same
TW201110841A (en) Fabrication method of circuit board, circuit board, and chip package structure
JP2006049557A (ja) 半導体装置
CN211238248U (zh) 半导体封装
CN109585426B (zh) 高电压电容器、包括电容器的系统以及制造电容器的方法
JP3726586B2 (ja) 半導体装置及びその製造方法、回路基板、電子機器
KR100856450B1 (ko) 관통 기판의 제조 방법
WO2021124805A1 (ja) 電子部品モジュール
JP2006024654A (ja) インターポーザ
TW556264B (en) A radio frequency (RF) device and its method of manufacture

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees