TWI333236B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TWI333236B
TWI333236B TW092133823A TW92133823A TWI333236B TW I333236 B TWI333236 B TW I333236B TW 092133823 A TW092133823 A TW 092133823A TW 92133823 A TW92133823 A TW 92133823A TW I333236 B TWI333236 B TW I333236B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
crucible
cleaning
fabricating
hydrogen
Prior art date
Application number
TW092133823A
Other languages
English (en)
Other versions
TW200416862A (en
Inventor
Tadahiro Ohmi
Shigetoshi Sugawa
Akinobu Teramoto
Hiroshi Akahori
Keiichi Nii
Original Assignee
Tadahiro Ohmi
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003283560A external-priority patent/JP4351497B2/ja
Priority claimed from JP2003322170A external-priority patent/JP4954437B2/ja
Application filed by Tadahiro Ohmi filed Critical Tadahiro Ohmi
Publication of TW200416862A publication Critical patent/TW200416862A/zh
Application granted granted Critical
Publication of TWI333236B publication Critical patent/TWI333236B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Description

1333236 五、發明說明（1) 一、【發明所屬之技術領域】 « 本發明係關於一種半導體裝置、其製造方法、以及一 種半導體表面之處理方法。 本申請案主張日本專利申請案第jp 2002-350177、JP 2 0 03“283 5 60、與jp 2003-3221 70號之優先權，特此引入 其揭露内容以供參考。 二、【先前技術】 在各種半導體裝置中，主要將把場效電晶體當成本專 利說明書之金屬絕緣半導體（MIS)或者金屬氧化物半導體 (MOS) ’其係具有一源極區域、一汲極區域、以及一沿著 半導體表面之通道區域。為此緣故，以下的敘述主要將針 對包括ΜI S電晶體在内的M〇s電晶體。在該技術中眾所熟知 的疋’這種MOS電晶體可分成^型場效電晶體（以下將簡稱 為π型電晶體）與ρ型場效電晶體（以下將簡稱為ρ型電晶體） 兩大類。 η型電晶體與ρ型電晶體兩者經常被整合在單一晶片 中:成為一種大型積體（LSI)電路。在此情形下，各電晶 體係，成於一矽物質上，例如矽基板、矽薄膜，且該矽物 質通韦胃具有一（100)晶面方向的表面。此類矽物質與具有 (100)晶面方向之表面可分別稱為（1〇〇)矽物質（或簡稱為 (100)矽）與（100)表面。 應注意的是，在本專利說明書的全文中，具有（1〇〇) 晶面方向之（100)表面也暗示了整體上不僅有（1〇〇)表面，
1333236
亦有其等效表面、例如（〇 i 〇·)、（ 〇 〇丨）等等。 以製ΐΐ，當11型電晶體與p型電晶體利用（100)矽物質加 等之入該技術中已知的I，p型電晶體在例如遷移率 此 或可驅動性）上約比11型電晶體低30%。有鑑於 大i通常p型電晶體的尺寸在設計上便較η型電晶體來得 伽暗然而，這樣的設計方式也成為半導體裝置微型化的- Ί回丨竿礙。 為了對本發明中關於習用半導體裝置之製造方法有更 的瞭解’以下將參考圖1加以描述。在該說明範例中， —種低摻雜汲極（LDD)架構之η型電晶體係形成於半導體區 域内。 在圖1(a)中’顯示了具有（100)晶面方向之（1〇〇)表 面、且可簡稱為ρ型（1〇〇)矽物質的？型矽物質1〇1。如圖 1 ( a )所示，該ρ型（1 〇 〇 )矽物質係經過淺溝槽絕緣（ST I )方 法的處理’以使其上之元件或裝置區域相互絕緣。於是， 該裝置區域乃定義或分割成P型（100)矽物質的（丨〇〇)表 面。如前所述’該矽物質可為比方半導體基板、半導體基 板上之半導體層或薄膜等。 接著，如圖1(b)所示’該p型（100)矽物質的（1〇〇)表 面、特別是裝置區域1〇2乃利用叩4011-112 02 -1120(5(：1)與110：卜 H2 02 -H20(SC2)來進行RCA清洗。在}^人清洗之後，有機物 質、微小粒子、與雜質金屬便皆由整個表面上移除。接 著，又在該表面上形成一閘極絕緣膜（Si 02 )103(圖1(c))。 如圖1(d)所示’其係在矽物質ιοί的整個表面上進行
第9頁 1333236 五、發明說明（3) 硼（B)的離子植入，而硼的— 壓》在離子植入後，該矽物離質控制臨界電 一層多晶矽膜，並在圖案化之於 面上便沈積了 絕緣膜103之上留下一多日々 ；置區域102的閘極 接著，如電極105，如圖1(6)所說明。 接著’、如圖1(0所示，再進行低密度之 入’以形成η型的源極與沒極卩砝】 減_古雪媼α & $ ^及極Q域1 06，而兩者皆可有效地 * & ^ _心。之後，藉由CVD等方法於矽物質1 0 1的 表面與閘極電極105兩者之上沈積一層矽的 2的 極=用非等向#刻方法進行選擇性的银刻：以在 二說明。之側壁上留下—層側壁絕緣膜1 07，如圖1 (g) 之離t:二况下’以尚密度的方式進行例如砷等n型雜質 二因此 形成圖1(h)所示之n+型源極與沒極區域 型電晶體係利用卩型000)硬物質加以製造。 電曰體的H並未顯示’然而P型電晶體乃可以相同心型 ::體：方式、.利用(1〇〇)矽物質加以製造 '然而應注意 Ϊ疋’丄 P型電晶體皆利用(1〇〇)矽物質加以製造 ’ P電晶體之遷移率係較η型電晶體者為低。 2 了增加ρ型電晶體的遷移率，關於利用具有（ιι〇)晶 ，:^」10)表面的（11〇)矽物質的方式已被提出。實際 #田Μ n w告指出（1 1 〇 )矽物質可使Ρ型電晶體之遷移率較 do 物質者提高約2.5倍。然而，其亦指出使用 I @ π η fi將使11型電晶體之遷移率較使用（1 0 0 )矽物質 君降低U · 6倍。
1333236 五、發明說明（4) 在此It /兄下’若可抑制其降低η型電晶體之遷移 效應’ f(11〇)砂物質被認為是一種.非常有效的衬料。 目則並未有任何關於如何避免（11〇)矽物質造成η 晶體之遷移率降低的建議或提案。 I電 鲁 ，，專利公報第？〇98/3 33 62號（以下將稱為參考 ^與L本公開專利公報第^ 11-57636號（以下將稱為Ϊ 、文缺中揭露了各種可應用於（110)矽物質之裝置與方 i料彳ί=、參考文獻1之實驗僅針對（1 〇〇)矽物質，而未祕 H 110)矽物質。同樣地，參考文獻2之研究亦僅針對曰 砂物質’而未曾考慮到（11 0 )矽物質。 虹Q、f 一方面，日本公開專利公報第Hei 9_51〇97(參考文 _ 揭露了 一種場效電晶體之製造方法。該方法有效地 、了可忐因電子散佈於矽表面與氧化物膜之間的介面上 :β生之交界處或介面遷移率的下降。然而，雖然參考文 獻3提供了有關使（1〇〇)矽物質中電子的移動方向與台階
Step)方向平行的方法，但參考文獻3完全未針對（11〇)矽 物質進行研究。 根據本發明者之研究，發現當場效電晶體以圖丨所說 明之方法加以製造時’裝置區域的表面在RCA清洗的強鹼 處理步驟與純水的沖洗步驟等之期間將不可避免地變得粗 糖化。 在此’場效電晶體中载子的遷移率乃是顯示電晶體之 可驅動性的其中一個要素。在 型場效電晶體中的載子為電洞 該技術中眾所熟知的是，P ，而η型場效電晶體中的載
第11頁
1333236
子則為電子。一般而言，有 粗韃度來提升載子的遷移率 性。 必要藉由減輕元件區域之表面 ’以改善場效電晶體之可驅動 物質ί ϊ ί二ί發明者已發現使用常用的R C A清洗將使矽 程产，乂由p區域粗糙化至表面粗糙度Ra = 0.5至^⑽的 C &代表了表面算術平均偏差（亦即中心線平均 粗糙度），而閘極絕緣膜便沈積在這樣粗糙的表面上。 “ Ϊ外’閘極絕緣膜通f為利用乾燥的所沈積之二氧 BE > pi二ί此情形下，可觀察到石夕表面與。02的閘極絕緣
各Β的交界處變得更加粗糙。此乃導因於以下事實，g丨 4氡化處理中使用乾燥的〇2時，氧化基或氧化種子乃由 ,111)的面向大批進入，且氧化作用將優先沿著該面向 行0 ^ 再者 ▲场效電晶體利用石夕物質加以製造、並因rca 清洗而變得粗糙化時，該場效電晶體之可驅動性將會降 低。此外’當在閘極電極上施加電壓時，電場將不尋常地 集中在微小的凸出物上，而這樣的電場集中方式可能會 起閘極絕緣膜的崩潰。 尤其’當具有（110)晶面方向之（110)表面、或其等效 的砂物質經過RCA清洗的清洗處理後，可發現該（丨丨〇 )表面 變知非常粗糙’並在製造場效電晶體之時導致遷移率的降 低°雖然以上描述係限定於η型電晶體’然而亦可適用於 任何其他的半導體裝置，例WTFT、CCD、IGBT等等。
五、發明說明（6) 三、【發明說明 本發明的一個目的係為提供 良過的特性或性能。 樘牛導體裝置，具有改 本發明的另一個目的係 裝置，其乃藉由矽物質之矣供種上述類型之半導體 本發明的又相的平坦化來改良特性。 由具有實質(110)晶面方向（ 2:導體裝置’其係 矽物質所構成。 °之（110)表面與改良過之特性的 本發明的再另一伽a ΜM A t 其是nflt*曰目的係為提供一種半導體裝置（尤 疋n i電日日體）之製造方法，利用且 向之(110)表面的矽物質來遠；有實質(110)曰曰面方 本發明的另—個物目較/的可驅動性。 區域之表面粗糙度變得^為“供-種方法，可使半導體 保持ΪΪ明^ 一，的係為提供一種方法，可平坦化或 平持欲進仃清洗之半導體表面的表面粗糙度。 :據本發明的一個實施態樣，提 表面的半導體裝置。該梦表面具有 定之ΐΐΐ偏差Ra ’其不mQ9nm。在此情形下，該預 Ba面方向可包括實質（100)晶面方向。 包括明的另一個實施態樣，該預定之晶面方向係 包括貫質（100)晶面方向。 min根Λ本發明的又—個實施態樣，提供了 1具有實質 (11—〇)a曰面方向之矽表面的半導體裝置。該矽表面具有一 指疋的表面算術平均偏差Ra，其不大於〇15nm。 1333236
較佳的情況是，該矽表面之指定的表面算術平均偏差 Ra不大於0. 1 lnm，且更佳的情況是木大於〇. 〇9ηιη。 更佳的情況是，該指定的表面算術平均偏差“不大於 0. 07nm或者不大於〇. 〇2nm。 、 無論如何，該實質（11 〇 )晶面方向係由（11 〇 )、 (551) 、（311) 、（221) 、（553) 、（335) 、（112) 、（113)、 (115)、（117)、（331)、（221)、（3 32)、（111)、與(32〇) 晶面方向所組成的群組中選出。 較佳的情況是’該實質（110)晶面方向之表面係由 (11 0 )或者（5 5 1 )晶面方向加以指定。 根 置，包 區域上 場效電 的半導 差Ra， 該 根 置，包 區域上 場效電 向的半 偏差Ra 該 據本發明的另一個 含一具 有源極區域 絕緣膜、以 該通道區域 面。該矽表 於〇.09nm 〇 晶面方向可 明的又一個 有源極區域 絕緣膜、以 該通道區域 表面。該石夕 大於0 . 1 5nm 發表面粗糙 之閘極 曰 《3^ 曰B體。 體碎表 其不大 預定之 據本發 含—具 之閘極 晶體。 導體發 ，其不 指定之 實施態樣，提供了 一種半導體裝 、汲極區域 '通道區域、該通道 及該閘極絕緣膜上之閘極電極的 係形成於具有一預定之晶面方向 面具有一指定的表面算術平均偏 包括一實質（100)晶面方向。 實施態樣，提供了 一種半導體裝 、汲極區域、通道區域、該通道 及該閘極絕緣膜上之閘極電極的 係形成於具有實質（丨丨〇 )晶面方 表面具有一指定的表面算術平均 〇 度的表面算術平均偏差“可不為
1333236 五、發明說明（8) 不大於0. 11 nm。 較佳的情況是，該指定的表面算術平均偏差以不大於 0.07nm 〇 特別是，該實質（110)晶面方向係由（110)、（551)、 (311) 、（221) 、（553) 、（335) 、（112) 、（113) 、（115)、 (117)、（331)、（221)、（ 332 )、（111) ' 與（32〇)晶面方向 所組成的群組中選出。較佳的情況是，該梦表面具有 (110)或者（551)晶面方向。 ' 在 化矽膜 該 特 電常數 括由金 組t選 鉅、鈦 構成。 钽、鈦 筛、譜 的群組 此情 、與 閘極 別是 比的 屬矽 出的 況下 氧氮 絕緣 ，該 介電 酸鹽 一者 另一 、釔 、衫 中選 鑭、鈷 一方面 、銳 、銪 出的 ，該閘 化矽膜 膜之内 场效電 膜，而 、金屬 。該金 、釔、 ，該金 '納、 、釓、 一者所 極絕緣膜至 所組成的群 可含有一種 晶體之閘極 且/或者該 氧化物、與 屬矽酸鹽係 與鋁所組成 屬氧化物至 銘、銘、鋅 鏑、斜、鋼 構成。 組中選出的一者。 稀有氣體元素。 絕緣膜係包括一種高介 介電膜之材料至少可包 金屬氮化物所組成的群 由矽與至少由铪、锆、 的群組中選出的一者所 少係由矽、铪、銼、 、錯、鎂、絲、鋼、 與鋇之氧化物所組成 矽、铪 '鍅、钽、 、级、鋼、鈽、 組成的群組中選出 上述的金屬氮化物則由氮與至少 鈦、釔、鈮、鈉、鈷、鋁、鋅、金l、 鐯、彭、銪、釓、鏑、餌、勰、二鋇 的一者所構成。 貝
1333236 五 發明說明（9) 膜、氧氮化極2 含-種由氧化矽膜、氮化矽 的組合。 與问介電常數比之介電膜中所選出的膜 根據本發明的一個特 用以製造半導沪坡番 實施L樣，k供了一種方法， 預定之晶面KG導步鄉包含了準備-種具有 坦化、以達到面’以及使該半導體表面平 09·。 的表面I術平均偏差Ra，其不大於〇. 5晶面方向可包括—實f(1QQ)晶面方向。 法，用a i明的另一個特殊實施態樣，提供了 —種方 法用以製造半導體裝置。該方法：方 具有貫質（110)晶面方向的半導 了準備一種 ^ ^ ^ " 不大於〇.15nm。 异何十叼偏差Ra，其 特別是，該平坦化步驟的步_ :sc-1清洗液體進行…之清洗，“及Γ:有= 由基的空氣内將清洗後的石夕表面氧化 = 面上形成氧化物膜。 β洗後的表 向氧：:在包含對該…進行等 面平坦化至指定之表面算：平。差氧=广⑽表 該第一氧化物膜。在此情形下， 每又，以及移除 驟乃被重複進行複數次、直至達驟與移除步 偏差Ra為止。 建到該指定的表面算術平均 丄
，據本發明的另一個實施態樣’該氧化物膜、 二：閘極絕緣層、或者閘極絕緣彳方以作 驟更=在該閉極絕緣層之上形成一開極…的步 、上述方法的步驟可進一步包含在平坦 2成-閘極絕緣層、並在該閘極絕緣層之上形成一閘匕 溫产化步驟的步驟可包含在不高於550。。的 狐厪下只仃該矽表面的自由基氧化法。 叼 或者。亥專向氧化步驟係藉由使該石夕表面與臭童 =的方式來實行。在此例中，…水係為其中i:;目 鱼OOIpp^至10〇ppmi臭氧的超純水。該超純水中所含有的 臭氧可；I於1 ppm至3〇ppm之間的範圍内。 —此外’ 5玄等向氧化步驟可藉由使該石夕表面與過氧化 洛液相接觸的方式來實行。該過氧化氫溶液在 了 30至100%的過氧化氫。 匕枯 再者，該等向氧化步驟可在丨〇與3 〇 <>c的溫度之 1 〇秒鐘以上。 τ ，上述之移除步驟可藉由使用含有氟化氫（HF)之溶液來 .實行。較佳的情況是，該溶液為HF與HC1的混合溶液。 該溶液可含有HF及氧溶解量小於1〇〇ppb之仏❹。 無論如何，上述實質（110)晶面方向係包括（11〇)、 (551) 、（311) 、（221) 、（553) 、（335) 、（112) 、（113)、 (115) 、（117) 、（331) 、（221) 、（332) 、（111)、與(320) 晶面方向。 丄：)：)：)/：)0
較佳的情況是，上述平扭仆牛 於空氣中的情形下實行。一步驟係在該矽表面未暴露 根據本發明的另一個特 之步驟係利用以微波激發方 出的一種稀有氣體與氧氣的 來執行。 實施態4策’該形成氧化物膜 工在至少由氬、氪、及氙所選 混合氣體中所產生的氣體電漿 根^本發明的又-個特殊實施態樣，㈣由基氧化法 所驟係利用以微波激發方式在至少由氬、氪、及氣 電ΪΪ::種稀有氣體與氧氣的混合氣體中所產生的氣體 根據本發明的另一個實施態#，該化 微波激發方式在至少由氬、氪、及氣所選Π-種 與氧氣的混合氣體中所產生的氣體電“進行妙 印之氧化。 0. 0 9=佳的情況是’肖指定的表面算術平均偏差Ra不大於 根據本發明的又一個實施態樣，該方法的步驟町進一 ^含在該矽表面上形成一閉極絕緣膜。該閘極絕緣膜之 形成步驟係包括以下步驟所選出的一者： 在含有自由基，的空氣中實行矽表面的氧化處癦； 在含有自由基氮或自由基NH4的空氣中進行矽表面的處 理；以及 在含有自由基氧、以及自由基氮與自由基N比中炱少一 考的空氣中進行矽表面的處理。
1333236 五 '發明說明（12) J閘極絕緣膜之形成步驟可包括以下步驟： 與至少至及氣所選出之-稀有氣體、 形成氣體的混合匕：=、n°、_2°所選出之-絕緣膜 該閘氣體中利用微波激發方式產生電聚'以形成 根據本發明的再另—個眘 含一第一+聰—徊貫施態樣，該平坦化步驟係包 以形成-氧化物汽來實行氧化處理、 整體厚度的一部分用以移除該氧化物膜之 至1 000埃的氣化物腹ίΐ夕表面之上留下厚度介於10埃 行-次; …第一與第二步驟至少分別實 人’以及一第三步驟，利 Λ 物膜完全地移除。 用3指之水溶液將該氧化 含- J ί m的又另一個實施態樣’該平坦化步驟更包 青洗步驟。在此射，該清洗步驟的步k =根據降低了 GH濃度樣U洗程序來進㈣表面之清係 洗夜^行步驟係包含以⑽值不大於7的清 的純=行：2=包含：第一步"，利用含有臭氣
低氧、、容鲑县表1冲洗，一第二步驟’利用含有HF、降 SOOkkAf iH2〇、與表面活性劑的清洗溶液在不低於 用二頻率下進行石夕表面之清洗；-第三步驟，利 含有臭乳的Μ進行矽表面之沖洗；-第四步驟，利用I
第19頁 1333236
五、發明說明（13) 有HF與降低氧溶解量之比〇的清洗溶液進行矽表面之清洗、 以移除氧化物膜；以及一第五步驟，利用添加氫的化〇進行 在此例中，第二步驟與第四步驟至少其中一者 溶液可添加氫》 '貧洗 根據本發明的另一個實施態樣，該清洗步驟可包括 用含有HF與氧溶解量小於1 〇〇ppb之HgO的清洗溶液進彳_ 面之處理。 τ石夕表 該清洗步驟的步驟亦可包含準備一種含有HF、氧、容 量小於lOOppb之'與〇.1口？111至1.60口111之氫的清洗溶液解 以及對該清洗溶液施加不低於5〇〇kHz的震動頻率。 ’ 該清洗步驟可在該矽表面不暴露於空氣中的情 以實行。 卜加 該清洗步驟亦可在該清洗液體内的〇H生成作用獲彳β 制的情況下’利用對該清洗液體施加超音波震動、使^ 表面與清洗液體相接觸的方式來實行。 ^ 根據本發明的一個實施例，提供了一種方法，用以 造半導體裝置，且其步驟係包含準備一種具有預定之晶面 方向的半導體矽表面，以及利用添加氫或氘的、並對兮 札0施加高頻震動來進行矽表面之沖洗，以分別藉由氫或= 來終止（terminate)矽表面上之矽。該高頻的頻率乃不^ ” 於500kHz，且該中的該氫或氘之濃度為〇lppm至’、 1.6ppm °
第20頁 1333236 丑、發明說明（14) 對該施加高頻震動來進行矽表面之沖洗，以分別藉由 或孔來進仃矽表面上之矽的終止反應。該沖洗步驟的其中 個步驟可包含將⑦表面浸人或泡人添加氫或1的化0中， ，者將添加氫或氘的Ηζ0噴灑至矽表面上。在此情形下，該 =頻的頻率乃不少於500 kHz，且該I。中的該氫或氣之濃度 為〇. lppm 至1. 6ppm。 Η 0推上坦化步驟1包含一第一步驟，利有臭氧的 i表舌hi流面之清洗；—第二步驟，利用含有HF、H20、 行清洗作業.2 '谷液在不低於5〇〇kHz的震動頻率下實 業；一第四牛聰第二步驟，利用含有臭氧的實行清洗作 業、以ϊ:ίΓ匕物：用含有HFW之清洗溶液實行清洗作 的Ηζ〇在不低於5 、，以及一第五步驟，利用添加氫或氘 藉由氫或氘來進> 12矣的震動頻率下實行清洗作業’以分別 在上ii订夕表面上的終止反應。 了氫。 ''與第四步驟中，該H2〇係移除了氧、並添加 行。；先步驟可在石夕表面保持與空氣隔離的情況下實 再者，言亥第《 笛 在空氣中的情況7實行五步驟可在矽表面保持保持不暴露 另 方面，該沖洗步願 氘混合的空氣中加以實行驟了在氮氣、氫氣1、或氫與 較佳的情況是，該矽表面具有音哲门1〇、 衣面具有實質（11〇)晶面方向。
第21頁 1333236 五、發明說明（15) 四、【實施方式】 第一實施你丨 以下將參考圖3，對根據本發明之第一實施例、且 以製造半導體裝置的方法進行描述。首先，如圖3(a)所 示，準備一種p型（110)矽物質（簡稱為矽物質）3〇1，其係 具有（110)晶面方向之（110)表面、並經由絕緣處理而界定 出元件區域或裝置區域3〇2 ^該裝置區域係用以形成源 極、汲極、與通道區域。 接著，如圖3(b)所示’該矽物質再接受RCA清洗程 序’藉以由裝置區域3〇2之上移除有機物質、微小粒子、 與金屬。該技術中已知的是，該RCA清洗程序可包含RCA標 準清洗-1 (簡寫成SCI )程序與RCA標準清洗-2(簡寫成SC2) 程序°特別是，SCI程序中使用了過氧化氫、氫氧化銨、 與加熱至大約7 0。(：之水的混合物，而SC2程序中則使用了 過氧化氫、鹽酸、與加熱至大約7 〇 之水的混合物。該 SCI程序可有效地分解薄膜、並移除群組I (微小粒子）與 群組〖I (有機物質）’而SC2程序則可有效地移除S(n程序 未移除的金屬。 在圖3 (b )中，SC 1係用以清洗矽物質3 〇 1。在此例中， 發現到矽物質301在SCI程序期間乃受到微小的粗糙化。換 句話說，即使所使用的是專用於清洗矽物質3〇1之表面的 SCI程序，該矽物質301之表面粗糖度仍有微小的增加。實 際上，可證實該矽物質301之表面在SCI程序的期間將隨著 OH激度的變化而產生钮刻現象’也因而使得粗鏠度有所增
第22頁 1333236 五、發明說明（16) 加。 在此情況下，該SCI程序係在較低的0H濃度下加以實 行。雖然習用的SCI程序通常使用nh4〇H : H202 : H20之混合 比例等於1 : 1 : 5的混合溶液，然而圖3 ( b )所說明之sc i程 序乃使用NH4〇H : HA : 之混合比例為〇· 〇5 : 1 : 5的混合 溶液。這顯示了相較於習用的SC1程序而言，圖3(b)之混 合溶液的OH濃度已有所降低。 此外’ S石夕物質具有高密度的缺陷、例如晶體排列粒 子（crystal originated particle ;c〇p)時，可觀察到表 面粗糙度在SCI程序期間快速地增加。再者，亦可證實在 21程序之& $極絕緣膜、亦即氧化物膜的介電質破壞 々坚：會而介電質破壞電壓的降低係因表面上由缺 :二生一許小曰坑洞所引起。特別是，該技術中已知的 疋0Ρ的达度在CZ日日圓中變得很高。 無論如何，如前杯；φ r , 加的現象應加以抑制1此2粗f度在SC1程序期間增 氫退火、氬退火等尊^此目的，較佳的情況是使用經過 产的坊你傲 4 土等、並將殘留的氧減少至5E 16/cm3之程 度的矽物質，或者使 上、且可猶為具古石用磊BB生長法將矽薄膜沈積於其 兮且女石 I 蟲晶薄膜之石夕晶圓的矽晶圓。特別是， 該具有磊晶薄膜之石夕曰固β 日圓〜/日日圓付n疋 如前所述，證實曰；：：：：以下的說明範例中。 序的處裡後且有0 A 物質在經過降低0Η濃度之SC1程 算術平均偏差。於是面粗糙她，纟代表表面 -^ ^, ^ ^ "η ^ ^
1333236 五、發明說明（17) 實際上’具有（11〇)晶面方向之石夕表面已進行了上述 的sci程序’且具有〇· 15nm之表面算-術平均偏差Ra。在此 情況下’ η型電晶體遂以類似於（丨〇 〇 )矽表面的方式在 (110)妙表面加以製造。 在此例中’發現到藉由（π 0 )矽表面所形成之η型電晶 體的遷移率將隨著表面算術平均偏差“的增加而降低，且 Ra應限制在0.15nm以下，較佳的情況是〇Unm。否則，將 很難在較佳的情況下，獲得利用（110)梦物質所形成、且 遷移率與使用（100)矽物質者相似的〇型電晶體。 由這個事實’可輕易地瞭解到（11〇)矽表面應更加的 平坦化，以便實現與（1 0 〇 )矽表面相類似之性質或遷移 率。 在，3(H首^含有氧自*基的空氣中，對裝置 二域的表面進仃氧化而形成—自犧3〇3 成於Λ Λ基心氣之中時，已證實了自犧牲瞧 的表面乃較該自犧牲膜3〇3形成之前的前置表面 坦。 此處’將參考圖4、以針對固Q , 化法進行描述。 #對圖3(c)所使用之自由基氧 在圖4中，顯示了一種俤田 化處理、並使用了放射線槽孔始艮據本發明之自由基氧 置在架構上乃與曰本公開專的艘置範例。所述之裝 第3 3362 /1 998號）所提及之雷二第Hei 1 0-33362號（即 中，所述之裝置係用以形成石夕的氧化物膜。本發月
第24頁 1333236
五、發明說明（18) “林 具生$401，環繞 者其間中空的空間；一箱射板402，置於該真空室4〇1之 上、並面對該中空的空間；以及一支撐或支柱構件4〇4。 在該簇射板402之上，布置了一同軸波導4〇5 ' 一放射線槽 孔天線406、以及一介電板407。以此架構，矽物質4〇3乃 放置於該支撐構件404之上、並面朝該簇射板4〇2。 假s史所說明的支推構件4 04具有一加熱器機構（未圖 示），且該矽物質403具有一（11〇)晶面方向之（11〇)表面、 並放置於該支撐構件404之上以作為試樣。 在此情況下’矽物質403係由該加熱器機構加熱至大 約4 0 0 °C ’而該真空室4 0 1則被抽空至真空狀態。根據實 驗，當矽物質保持在200至500 °C之間的溫度時，皆可獲得 相似的結果。 接著，便經由簇射板402將Kr氣體與〇2氣體引入中空的 空間、直至壓力約達1托爾為止。之後再經由該同軸波導 405、放射線槽孔天線406、與介電板407將2. 45GHz的微波 供應至真空室401 ，以在該真空室401之内產生高密度的電 黎。雖然在說明範例中係使用頻率為2· 45GHz的微波，然 而當微波的頻率落在900MHz與10GHz之間的範圍内時，仍 達到類似的結果。 在該說明範例中，簇射板402與矽物質403之間的間隙 等於6公分。當該簇射板402與矽物質403之間的間隙變得 更窄時’便可實現更高速的氧化作用。除了放射線槽孔天 線之外’亦可使用任何其他的方法將微波引入真空室4 0 1
第25頁 1333236 五'發明說明（19) 之中。 在含有氧自由基的空氣内進行矽表面氧化之例中，氧 化種子或氧化基很容易黏附在粗糙的矽表面所產生的凸出 物上。再者，當自由基撞擊到凸出物時，該凸出物將帶有 負電荷並易於吸引氧離子、例如0+與〇2+。如此使得凸出物 的部分較優先開始氧化。於是，便可假設矽表面之上形成 有平坦的石夕的氧化物膜。
參气圖5 ’其中利用了氧化作用之前與之後的表面粗 糙度（Ra)比較來說明平坦狀態。氧化作用之前的表面粗糙 度（Ra)係如圖5的初始狀態的小點所示，而氧化作用之後 的表面粗糙度（Ra)則在乾燥A的氧化作用之後與自由基氧 化法之後皆加以量測，並顯示如圖5的兩組三個小點。·" 在此應注意H >先前所述’該初始狀態係為低〇h 濃度的3(：1程序之後的狀態，而表面粗糙度則由的 面算術平均偏差（Ra)所表示β τ
由圊5可輕易地瞭解，氧化作用之前的表面粗糙产 (Ra)(亦即初始狀態）係落在〇.1411111與〇.1611111之間，而又乾縫 〇2的氧化作用之後的表面粗糙度（Ra)則超過〇16nm、並 在〇. nnm與〇, 19nm之間。反之，自由基氧化法之後的表面 粗糙度Ua)則大幅降低至0.08nm以下、並落在〇〇6心與〇 07nm之間。這表示自由基氧化法有助於改善（ιι〇)平面方 的平坦度，此與乾式氧化法之後表面粗糙度 (Ra)變付更粗糙的事實正好相反。 因此，矽表面上之氧化物膜係藉由自由基氧化法加以
1333236 丑、發明說明（20) 降低0H濃度之RCA sc-1清洗液體加以清洗， 二=2化物膜的形成’硬表面的平坦程度可達到0· 移除。因此，這層氧化物膜可不被 MOS雷m丨* &覆蓋該平坦之梦表面的絕緣膜，例如 MOS電日日體之例中的閘極絕緣膜。該 用為，類的絕緣膜、或者結合其他的絕緣物膜膜了早獨地使 膜之ί Π : Ϊ後的表面粗糙度(Ra)係在移除矽的氧化物 肝與HC1 σ的:人J 5移除方式係將該碎的氧化物膜浸泡在 HF與HC1的’犯合溶液（HF : HC1的體積比為i : 19)内 八 U用迫種HF與託1的混合溶液是為了將0H離子盡可能 ，以防止矽表面在矽的氧化物膜被移除時遭到蝕 楂&1此ΐ可對矽與閘極絕緣膜之間的介面或交界處進行 精確地研究。 〜u 為了觀察耵與阢1之混合溶液的影響，（110)矽物 3面的表面粗糙度（Ra)係在（110)矽物質浸入或泡入HF與 、的混合溶液之前加以測量，同時亦在泡入混合溶液^ 为鐘之後加以測量。結果，可發現浸泡之前與之後、 10 夕物質上並未觀察到任何表面粗糙度（Ra)的變化。 j表示（110)矽物質之上並未因HF與HC1的混合溶液而。 蝕刻的現象。因此，上述方法十分適合於 t 的情況。 了拓吵表面 無論如何’置於絕緣膜下方之矽表面的表面粗糙产 Q a )係由絕緣膜移除之後所測量的值加以定義，其移ς 式係如先前所述、浸泡在耵與阢^的混合溶液内達—分、
第27頁 1333236
，此’表面的平坦度可藉由自由基氧化程序加以改 °這種使用自由基氧化程序的平坦化技術並不限於 (HO)晶面方向與使用（110)矽物質之半導體裝置，更可應 用於任何其他的半導體元件。 現在’回頭參考圖3(d)，圖3(c)中所形成的自犧牲氧 化物膜3〇3係由矽物質301加以移除。在此說明範例中，該 自犧牲氧化物膜303係利用體積比為】：19的HF與11(：1之混 合溶液加以移除。該混合溶液之邱值不大。 片如圓3(e)所示’裝置區域之矽表面係在氧自由基的空 氣内進行氧化、以形成一厚度5nm的閘極絕緣膜 (S i 02 ) 3 〇 4。 除 在，情形下，矽物質30 1上之閘極絕緣膜3 〇4乃被移 π $以評估矽表面與閘極絕緣膜之間的介面或交界處的粗 =情形。為此，使用了體積比1 : 19、ΡΗ值不大於工、且混 =$ HF與HC1的混合溶液。閘極絕緣膜3〇4係浸泡於該混合 内達—分鐘以移除該閘極絕緣膜304。於是，可證 只以$表面具有〇. 〇6nm的表面算術平均偏差（Ra)。 古一 A此應注意的疋，所形成之矽的氧化物膜（s i 〇2 )至少 可與矽表面相接觸、並可在該矽的氧化物膜上沈 π物# 他的絕緣膜。此其他的絕緣膜可由不同於矽的氧 料所形成’且可為比方氧化物膜、氮化物膜、氧 或者驗土金屬族、稀土金屬族、及過渡金屬的 久真、。該其他的絕緣膜可由單一層膜或複數層膜所構
I333236 五、發明說明（22) ^。或者，該其他的絕緣膜至少可包括 膜。 物膜或多層膜、與判氧氮化物膜或多層 較佳的情況是，該閘極絕緣膜可由高介 形成。可用於該高介電常數膜之材 2數的膜所 給、錯、组、欽、方選白 的金屬矽酸鹽；選自矽、铪、锆、鈕、鈦、耖一種以上 麵、鋁、鋅、鉛、鎂、鉍、鑭、鈽、镨、釤、鈕鈮、鈉、 鏑、铒、鋰、與鋇等元素其中一種以上的金J、釓、 自矽、姶、錯、鈕、鈦'釔、鈮、鈉、鈷 氣化物，·選 鑷备n鈽、镨、釤、鎖、乱、鏑、餌、錦鋅= :素其中-種以上的金屬氮化物；或者選自矽：、鋇4 、b、鈦、釔、鈮、鈉、鈷、鋁、鋅、鉛、鍈 锆、 鈽、鳍、釤、銪、釓、鏑、铒、鋇、盥，貝等亓；、鑭、 以上的金屬氧氮化物。 。鋇等疋素其中一種 回到圖3 ( f ) ’其係在整個矽物質3 〇ι 離子植人、以控制臨界電壓。在蝴的離子植^行硼（=的 質301之上再沈積一層多晶矽膜，並在圖樂 ^裝置或元素區域302的閘極絕緣膜3〇4之上留、之後、 電極（亦即閘極電極）3 〇 5。 下一多晶矽 接著’再進行低密度之磷的離子植入 型沒極區域3〇6(共同如圖3(h)所指定）。^成=源 與η型没極區域3 〇 6具有減較高電場效應的功用此η里源極 緊接著圖3(h)所示之製程者為圖3(i)所示之製程。在
1333236 丑、發明說明（23) 此製程中’矽的氡化物膜（Si〇2)係利用CVD法等等加以沈 積，以使閘極電極3〇5被該矽的氧化·物膜所覆蓋。之後， 再對該矽的氧化物膜進行非等向蝕刻，藉以在閘極電極 3 0 5的側壁上留下一側壁絕緣膜3 〇 7。 接著’以高密度的方式進行例如砷等η型雜質之離子 植入，以形成圖3(j)所示之η+型源極區域與η+汲極區域 308。因此’可經由上述的製程進行^型電晶體的製造。 現在，可對RCA清洗之後的表面粗糙度（Ra)(如圖3(b) 所示）與遷移率之間的關係進行研究。特別是，表面算術 平均偏差Ra已藉由氨水（NH4〇h)的濃度變化而改變至〇. 〇5nm 與0. 1 8nm之間、並測量其遷移率，以研究遷移率與表面粗 糖度Ra之間的關係。此研究的目的在於瞭解因表面的粗糙 現象所產生的載子散射成分，後者並影響到遷移率。 參考圖6 ’其中說明了遷移率與表面粗糙度（Ra)之間 的關係’以顯示上述研究的結果。在圖6中，表面粗缝度 (Ra)與遷移率分別為橫座標與縱座標，而L1與12線則分別 顯示上述有關於（1 0 〇 )與（11 〇 )矽物質的關係。由L丨線可輕 易地瞭解’即使表面粗糙度變大，遷移率大體上仍保持不 變。 另一方面，如L2線所示，當表面粗糙度Ra變小時，遷 移率則會變大。更特別的是，當由上述RCA清洗程序所獲 得的表面粗糙度Ra大至〇.16nm時、（110)石夕物質的遷移率 為3·0χ 102 (cm2/Vsec)。當表面粗糙度Ra小於〇〇9nm時， (Π0)石夕物質的遷移率則快速增加，如L2線所示。再者，
第30頁 1333236 五、發明說明（24) 當表面粗縫度Ra楚；&n + , 體上係等於⑽严::質^時’⑴^物質的遷移率大 η μ H實’可輕易地瞭解當表面算術平均偏差以降至 0.05nm時’（11〇)石夕物暂的攝銘f| γ > μ 面粗糙度Ra可藉由以物/:美遷二率△大幅改善。這樣的表 膜加以實現》在此产开Ϊ 土 ：：式形成之自犧牲氧化物 除，而^可作為閉極絕緣膜或者閉極絕緣膜的一=被移 " = 二的的表遷 電日日體的遷移率可較習用方法改善16 ^。組!矽表面與閘極絕緣膜之間的介面較為平坦. 質上之載子遷移率的改二得改善。這種（1〇〇)石夕物 用於任何其他的半僅二用於場效電晶體’且亦可 rrnr φ ± a 導體裝置’例如TFT(薄膜電晶體）、 何。裝置）、與1 GBT (絕緣閘雙極電晶體）等等。 茗二實施何 以下將參考圖7，對根據 以製造半導體裝置的方法進杆"二貫一㈣且用 代第-實施例中所使用；第二貫施例*，取 石夕表面者，係為將⑴長法所形成之⑴〇) 所獲得的梦表面，且可稱==〉的方向上傾斜8。 的是，第二實施例中係石夕表面。此外，應注意 膜。 之用氧氮化矽膜來作為閘極絕緣 如圖7(a)所示，準備 „ 卡備一種p型矽物質7〇1，其係具有
第31頁 1333236 五、發明說明（25) (551)晶面方向之（551)表面，且簡稱為（551)石夕物質。為 此緣故’晶面方向（5 5 1 )的表面乃可·稱為（5 5 1 )矽表面。在 (5 51 )石夕表面上’一溝槽絕緣區域係利用比方淺溝槽絕緣 (STI)技術加以形成’如此也使由該溝槽絕緣區域所絕緣 之裝置區域702餘留在（551)石夕表面上，藉以形成場效電晶 體之源極與汲極區域、以及通道區域。 接著’裝置區域7 0 2再以相同於第一實施例所提及之 方法進行RCA清洗（如圖7(b)所示），以便移除有機物質、 微小粒子、與金屬等污染物。如同第—實施例，混合溶液 之OH濃度亦有所降低、且Nh4〇h :h2〇2 :H2〇的比例為〇 〇5 : 1 :5。因此，此種混合溶液可有效地抑制表面粗糙度在 S C1程序期間的增加。
。接著。，如圖7(c)所示，在氧自由基的空氣中、於_ C ” 500 C之間的溫度下在（551)矽表面的裝置區域7〇2上 =成二自犧牲氧化物膜7。3。該自犧牲氧化物膜7Q3係利月 的製程加以移除。圖7(C)與（d)兩者所說明的 為平坦化製程，用以進行裝置區域之矽表面# 牲氧化物膜7〇3之移除係利用體積比為1…、 且ΡΗ^不大於1的肿與HC1之混合溶液加以完成。 膜703被H參考圖8 ’纟中觀察了妙表面在自犧牲氧化物 mτ後的μ狀態β如圖8所示，（ι 1〇)平面係 現puZ式，以自我對齊的方式沿著<-110>的方向呈 見P白梯式的配置。較佳的情況是，各階的高度係落在〇.17
1333236 五、發明說明（26) Γ差的範圍内’且當表面粗棱度以表面算術平均 偏差Ra加以表示時、該表面粗Μ 回頭參考圖7(e)，該裝置區域上=矣^ 空氣中受到乳化’以形成如先前所述、在此範 例中由乳氮化物所組成的閘極絕緣膜？〇4 ^ 在此情況下，便可評估（、r A * p. . . ^ ^ ±便』寸怙U51)矽表面與閘極絕緣膜之 I! 2 情形，如同第一實施例-般。為此，乃將閘 浸泡在體㈣1:19，值不纟於1、且混合 "HC1的混合溶液中，以進行移除。結果，證實了其 ^面^糙度、即表面算術平均偏差（Ra)少至〇〇5nm的程、 =:，、、了對照，亦對未形成任何自犧牲氧化物膜的（5 5丄） 石面進仃研究，並發現其表面算術平均偏差Ra為 0· 1 5nm 〇 氧氮化石夕的閘極絕緣膜係利用圖4所說明之微波激發 電襞裝置加以形成。特別是，此氧氮化石夕膜可藉由以下所 述的方式加以形成。f先，將圖4所示之真空室4〇1加以抽 ，，並經由簇射板402將Kr氣體、〇2氣體、與NH3氣體填入 真f室4〇1之中、至壓力約達1托爾為止。（551)矽物質便 座落在具有加熱構件的支撐構件4〇4上，並被加埶。 的溫度。該溫度可落於^七至^力之間的範圍内。 在此情形下’ 2. 45GHz的微波係由同軸波導4〇5經過放 射線槽孔天線406與介電板4〇7而供應至真空室4〇1。結 ^，該真空室401之内便產生了高密度的電漿。在此說明 範例中，簇射板402與矽物質403之間的間隙乃設定為6公
1333236
分。此微波可利用任何不同於上述所說明 入真空室401之中。 《万法的方法弓丨 在此應注意的是，氫的存在對於形成根據本發 氮化石夕膜而言是一個很重要的要素。更特別的是，a 現在電漿之中肖，氧氮化矽膜之中與介面之中的懸;m 因Si-Η鍵與N-H鍵的形成而終止，並使得氧氮化矽膜之 與介面之中的電子阱消失。這種Si _Η鍵與Ν_Η鍵的存在 經由FI 1R與XPS的測量而加以證實。此外，氫的存在功 尚在於使CV特性的遲滯現象消失、並使矽物質與氧氮化 膜之間的介面濃度降低至3 χ 1 〇8 com-2。 此外，可發現當氧氮化矽膜利用稀有氣體（氬或氪）、 〇2、〜、與1的混合氣體加以形成時，若將氫的分壓設定至 0. 5%以上、即可使薄膜中電子與電洞的阱大幅減少。 利用圖4所示之裝置，若將引入真空室的氣體改變成 比方Kr氣與NH3氣體’則亦可形成一氮化矽膜。 所形成之氧氮化矽膜或氮化矽膜可僅有一部分與妙表 面相接觸。如相同於第一實施例提及，該氧氮化矽膜或氮 化矽膜之上層膜可為由鹼土金屬族、稀土金屬族、及過渡 金屬所組成之氧化物、氮化物、氧氮化物、或矽酸鹽加以 形成的單一或者複數層絕緣膜。 , 回到圖7，如圖7 ( f )所示’在閘極絕緣膜7 〇 4形成之 後’便在整個（551)矽表面701之上進行硼（B)的離子植 入，如同第一實施例中一般。 接著’更在整個（551)石夕表面701之上沈積一層多晶石夕
第34頁 1333236 五、發明說明（28) 膜、並將其圖案化成一餘留在裝置區域702之閘極絕緣臈 上、且可作為閘極電極的多晶石夕電極705，如圖7(g)所 TJn ° 如圖7(h)所示’再進行低密度之構的離子植入，以形 成η型源極區域與n型汲極區域7Q6，藉以減輕高電場的效 應。 如圖7(i)所示’再於整個（551)矽表面7〇1之上沈積一 層硬的氧化物膜（S i 〇2 )，並進行非等向蝕刻、以在閘極電 極705之侧壁上留下一層侧壁絕緣膜7〇7。之後，以高密度 的方式進行例如砷等η型雜質之離子植入，以形成以型源 極區域與η+型汲極區域。藉此，完成了 η型電晶體（圖 7 (j ))。 當求得載子遷移率之後，便可證實該場效電晶體之遷 移率為習用電晶體的1. 6倍，且第二實施例具有與第一實 施例相類似的優點。 〃 第三f施例 第三實施例將描述一種改善平坦度的方法，並利用濕 ，氡化法加以說明。首先，準備—種（11〇)矽物質，右，，、 大之粗糙度的石夕表面。在第一步驟中，該石夕物、質有 = 〇〇c之溫度與h2 = lslm及〇2 = lslm的流速 質係
匕法，從而在石夕表面上沈積—層厚度為300仃严 氧化物膜。在第二步驟中，該矽的氧化物膜再利用2的 之比0溶液而回蝕成〇至2500埃的厚度。之後將第j有HP ' 與第
第35頁 1333236
二步驟重複兩次，最後再藉由混合比1 : 1 9、pH值不大於 1、且混合了 HF與HC1的混合溶液將該矽的氧化物膜完全 ° ，考圖9，顯示了上述方法的結果，其中橫座標代表 矽的氧化物膜在第二步驟之後的剩餘厚度（埃），而縱座桿 則$表表面算術平均偏差（Ra) ^為供參考，亦說明了另二 個例，其中矽的氧化物膜係一次沈積至9〇〇〇埃的厚度、 並藉由混合比1 : 19、pH值不大於1、且混合了耵與 混合溶液加以移除。 丹仏i的 此可由以 理而暴露在外 得粗糙化，並 相較於矽的氧 子而言，當第 時、平坦化的 目前並無 製程而有所改 製程而變薄時 與矽的氧化物 結果，當第二步驟中所 算術平均偏差（Ra )便隨之減 時’表面算術平均偏差（Ra) 矽的氧化物膜完全被移除、 平坦度將會變差。 下事實加以 時、矽表面 使得金屬或 化物膜先一 二步驟之剩 效果將藉由 任何平坦化 善的證據β ’氧化基或 膜之間的介 回蝕之剩餘厚度變薄時、表面 少’且當剩餘厚度達到丨〇 〇 〇埃 大體上已達飽和。然而，當該 且殘餘之薄膜厚度成為〇時， 即當矽表 液本身侵 等等點附 至9000埃 調整成比 第^步驟 物理過程 期當殘餘 子將會均 近區域。
預期， 將因溶 污染物 次沈積 餘厚度 第一與 效果之 一般預 氧化種 面的鄰 襲該石夕表面而變 於其上。此外， 再加以移除的例 方埃的厚度 的重複而改善。 可因氧化與回餘 之薄膜由於回钱 勻地到達矽物質 1J33236
參考圖1 ο 次數與平坦度 別代表重複次 當重複次數超 和。由此事實 因此，相 (第一步驟）， 氧化物膜移除 埃之間的厚度 次數，最後再 元全地移除而 ，其中研 之間的關 數與表面 過三次時 ，可證實 較於對初 該石夕表面 的情況下 ’並藉由 藉由以含 v> 兀i成。 究並說明了 係《在圖1 〇 算術平均偏 ，表面算術 該重複次數 始的石夕表面 之平坦化， 、將該氧化 將第一與第 有HF之水溶 第一與 中，橫 差（Ra) 平均偏 應被最 實行濕 可藉由 物膜回 二步驟 液將氧 第二步驟 座標與縱 。如圖1 0 差（Ra)將 佳化。 式氣體之 第二步驟 蝕成10埃 重複進行 化物膜部 之重複 座標分 所示， 傾向飽 氧化法 在未將 至 1000 所需的 分地或 J四實祐，你丨 咬液月之第四實施例將描述-種利用醫學溶液 ^善平坦度的方法。如先前所述，RCA清
、.杳3 ςΓΜ # ^ 的/月冼。外，亦發現矽表面在RCA :J之SCI 序期間將變得粗糙化。此乃㈣ 眚钚^ 氧氫、氫氧化銨、及水的混合物而 1_Sl鍵在SC1程序的期間將受到ΟΗ離子的侵襲、 =脆，的部分發生斷裂。特別&，在sn程序中，矽表 過氧化氫而產生的氧化作用將與由別離子所造成的 二立蝕刻、及由S 1 -S1蝕刻所造成的回蝕同時繼續進行。 =思味了 SC1程序可有效地移除微小粒子與有機污染物、 然而亦產生了使矽表面粗糙化的副作用。《了使矽表面因
第37頁 1333236
五、發明說明（31) 進行SCI程序而變得粗糙化的程度降低，較佳的情況是省 卻鹼性清洗的步驟。 有鑑於上述事實，在曰本公開專利公報第Hei 1 1 -057635號（即第057636/ 1 999號）中揭露了 一種包含無鹼 α洗程序的 洗方法。應注意的是，該所揭露之清洗方法 共有五個階段，且其移除微小粒子、有機污染物、與金屬 污染物的能力並不遜於RCA清洗方法。
特別是，上述公告所揭露之清洗方法，具有一第一步 驟’利用含有臭氧的純水進行清洗作業；一第二步驟，利 用含有HF、ΗζΟ、與表面活性劑之清洗溶液在5〇〇kHz以上的 震動頻率下進行清洗作業；一第三步驟，利用含有臭氧的 純水進行清洗作業；一第四步驟，利用含有HF與％^ '用以 移除石夕的氧化物膜之清洗溶液進行清洗作業；以及一第五 步驟’利用純水進行清洗作業。
如以上所述，在日本公開專利公報第〇 5 7 6 3 6 / i g g 9號 ^所述之清洗方法包含了無鹼製程。然而，上述公告未曾 ，及石夕表面係因清洗而變得粗糙化。·事實上，其中有一二 範例便顯示表面算術平均偏差Ra在進行清洗之前與之後仍 保持不變的情形。這意味著以上所參考的公告完全未考慮 石夕表面在清洗作業之前與之後發生變化的事實。此外，該 公告所提到的實驗係由其發明者所進行’並限制在表面^ 術平均偏差為0.11 nm的（100)矽物質。換言之，完全沒有 進行（110)矽物質的相關實驗。因此，並無表面算術平均 偏差（Ra)不大於0.15 nm之（110)矽物質的相關揭示。
第38頁 I333236 五、發明說明（32) 先前已發現上述的方法無法通用於表面算術平均偏差 不大於0.15nm的（110)石夕物質。 在此情況下’本發明者發現若藉由實行Ηζ〇的除氣來降 低第二與第四步驟中氧溶解量，則可使（11〇)矽物質之發 表面保持平坦。 在根據本發明之第四實施例的方法中 日 '、〜1 Λ I J ^ — 7JT ^ 是為了移除在第一步驟中所形成之矽的氧化物膜、以消除 微小粒子，而進行第四步驟則是為了移除在第三步驟中所 =巧之矽的氧化物臈、並消除金屬污染物。更特別的是， f第二與第四步驟中所使用的醫學溶液中出現被溶解的 7 ^被HF所移除之矽表面將選擇性地在5丨鍵的脆弱部乳 ^生再次氧化。在此情況下’當矽被HF移除同時繼續谁 Ϊ驟中其且糙度將會變大。有鑑於此，在第二與第四 況^於量乃由PPD1等級降至小於1〇〇Ppb(較佳的情 i。於是’將(11°)碎物質利用經過除氣之 予ί二二县理’便可發現表面粗糙度將可獲得維持。 第-步驟，在：有f據本發明之第四實施例的方法具有- 的清洗達五分鐘；：m純水中進行⑴0)碎物質 5%的HF溶液、除氣後之“第=驟’利用含有除氣後之。· 溶液進行五分鐘的清洗;0及之表面活性劑的清洗 係在950kHz的震“d:在：二步驟中，該清洗作業 驟乃利用含有5Ppm之奥、童^ :在第二步驟之後’第三步 隨後，第四步％ t α臭氧的純水來進五分鐘的清洗作業。 -驟亦利用含有〇.5%之耵與除氣後之H2〇的清洗
第39頁 1333236 五、發明說明（33) :液來實行清洗作業、以移除氧 只π十分鐘的清洗作業。 八甲 外，矽物質之清洗作業亦藉由浸入或 表面5成π洗作業後，便進行（110)矽表面之 其測量結果係與習用rca清洗方法的 有°。0:=並'示於圖11。如圖11所示，當在清洗前具 . 面算術平均偏差（Ra)的矽表面胃、 輕至大約。、It清= =表面則可使粗縫程度(⑷減 上述利用含有HF與1|2〇、且經除氣後氧溶解量小於 的二'=溶液而使(110)發表面之表面粗糙程度減輕 於呈古不僅可適用於（110)矽物質，同時亦可適用 同面向的表面。此夕卜，本發明可用以移除氮 化夕膜與/或氧氮化矽膜之中的任一者。 5。以上敘述主要係針對在第二與第四步驟中實行的除 ^ ΛΙΙ =且亦對添加〇· 5至5〇1)叩的氫來減少氧溶解量並降 低0H離子之密度進行了嘗試。 P r A 在圖11中，也利用了小點來說明添加氫之結果與利用 /月洗之結果的比較。使用這種添加氫的將使〇 . 〇8nm 之初=表面稍微粗糙化約0. 01 nm，然而相較於RCA清洗方 法而5，已可有效地減輕其粗糙程度。尤其，當第二步驟 中的震動頻率高於5〇〇kHz ’則可觀察到ΙΟ被分解成Η與
第40頁 1333236 五、發明說明（34) ~ ---- 0H於疋〇H的捃度將會增加。如先前所述，利用含有时、 表面/舌性劑、及添加了 5〇ppm的氫而.使氧溶解量降至 1 OOppb以下後之ίο的清洗溶液進行清洗，將可使表面 平均偏差（Ra)大體上保持不變。這顯示在第二步驟所 1 的超音波清洗已使得0H的出現獲得抑制。在此情形下，2 佳的情形是氧溶解量低於1〇ppb。 或者，該第一至第五步驟係在一種使矽表面與清 液不需暴露在空氣中的裝置内進行。在此情形下，第二步 驟與第四步驟係使用含有除氣後之H2〇、並添加了 〇. 1 ^芡 5〇PPm之氫的醫學溶液。此方法的功用在於防止來自空 中的氧被溶解的情形發生。上述清洗方法的結果係如U 最右側的小點所示。如圖11所示，在上述清洗作業之 初始表面之表面粗糙度（Ra = 〇.〇8nm)大體上係保持不 上述的半導體處理與清洗方法可僅利用pH值小於7 無鹼溶液加以進行。在此例中，藉由&的添加，所實 超音波清洗可使0H的出現獲得抑制。 、 根據本發明，可將矽表面的表面算術平均偏差（Ra) 至0·05ηιη以下，並達到0.02nm。因此，當使用（11〇)晶面 方向之矽物質來製造場效電晶體時，該場效電晶體之載子 遷移率將為習用電晶體的1.6倍，並且與（1〇〇)者之載子遷 移率相等。此外，因為矽表面與閘極絕緣膜之間的介面具 有原子級的平坦程度，故可改善閘極絕緣膜的可靠度。
1333236 五、發明說明（35) 自由基氧化法而形成時，該自犧牲氧化 如（100)、（110)、及（111)等矽表面變得、有效^使例 當該自犧牲氧化物膜係由乾式氧化法所形成時化。不過’ 相對的改善方法被提出。然而，在 i 、β未有 饮畑A ^ 牡乂上的敘述中並未說明 其理由。本發明者的研究已發現，平垣 實行者是否為等向氧化。為此1參考^12進行相關描所 =厘二圖12中，橫座標與縱座標係分別表示氧化時 膜厚度，其中與（100)、（110)、與（111)矽表面之乾式氧 化法有關者係描繪成群組A的曲線，而與（丨〇 〇 ) ' (丨1 〇 ) ' 與（π 1)矽表面之自由基氧化法有關者則如群組B的曲線所 不:群組A的曲線係依晶面方向（11〇)、（111)、與（1〇〇)而 有很大的變化，而群組B的曲線則保持大體上不變的氧化 速率’無論晶面方向為（100)、（11〇)、或（111)。 由此事實，可斷定自由基氧化法係以等向方式進行、 且可稱為等向氧化法’而乾式氧化法則以非等向方式進 行、並可稱為非等向氧化法。 參考圖13A與13B ’其中係分別說明了等向氧化法與非 等$氧化法的晶面方向與平坦度之間的關係。圖丨3a係假 設ί向氧化法乃在具有如實線所描繪之不規則情形的表面 上實行。在此例中，即使出現了不規則的情形，等向氧化 法仍將等向地進行，且這種細微的不規則可有效地由圖 1 3Α所不之虛線加以移除並平坦化。另一方面，非等向氧 化法則在具有大型微缺陷（BMD)與原子台階之（110)晶面方 向的表面上實行。在此情形下，非等向氧化法僅選擇性地
第42頁 丄川现
2刪與原子台階所造成的特定平面上進行。於是 表面：如圖13B下面的部分所示一般.變得粗糙化。 矽箄-：Γ實’可瞭解非等向氧化法對於晶體表面、例如 方向為何。 疋并吊重要的，不淪晶面 氧、者的實驗研究’ |現等向氧化法可利用臭 臭氧水)與過氧化氫來加以實現。在此情形J ΐ 在1…藉以使梦表面與臭氧液“或喷巍 鐘）I 圖i4，其橫座標與縱座標分別代表處理時間（分 鐘）與氧化物膜的厚度（埃），莊丨v+町丨』、刀 液相接觸夕A ^ 藉以顯不在矽表面與臭氧溶 相二觸之例中、處理時間與厚度之間的關係。 臭氧的：ί T中’所使用之臭氧水係為其中溶解了5ppm之 溫ΐ(=)實⑴G)、與(111)㈣… 點、愛Λ1 質處理結果乃分別描緣成灰色小 行乃；s曰面U白色小點。由圖14可顯見，氧化法的進 所進^的β %二100)、（110)、與（111)無關，這也顯示 向氧化法。此外，由圖14可 化物臈的厚产大體：jf時僅30秒的臭氧處理之後’各氧 久g π & t又大體已經飽和、或大約達到1 8埃。之後， 各氧=膜的厚度Μ # γ f。 ⑨之後 平坦2 ί ί Ϊ : t犧牲膜的處理時間可短至30秒左右，且 程可在非常短的時間内完成。此外，上述方法使 1333236 五、發明說明（37) 得各矽物質可被個別地處理。 類，的製程亦可利用過氧化氫溶液來進行，此將於賴 後進行詳細的描述。 在此，將進行有關（110)矽物質的描述，以作 例。首先，讓（110)矽物質接受非等向氧化法。在此情形 I 技術中已知的是’（111)平面將優先被氧化，因此 在沿著<-110>的方向上將會產生許多溝槽。
另一方面，如上所述，透過等向氧化法即可避免這種 溝槽的產生。特別t ’平坦化方法的實行，係藉由採用自 =基氧化法之等向氧化法、臭氧水、及過氧化氫溶液來形 成自犧牲氧化物膜，再藉由移除該自犧牲氧化物膜，而加 以完成。該平坦化方法對於具有實質（110)晶面方向之矽 表面的平坦化而言非常有效。此實質（i丨0)晶面方向可包 括結晶方向與（110)面向相同的平面，並可包括（551)、 (311)、（221)、（553)、（ 33 5 )、（"2)、（ιΐ3)、（115)、 (117)等晶面方向。
根據Kazuo Sato等人的報告（敘述於『感測器與制動 器73( 1 999)』’第122至130頁），在圖2中指出當具有 (11 0 )晶面方向之表面接受鹼性蝕刻時，其表面型態上將 出現延伸於<-110>方向的條痕。與（11〇)面向相類^的表 面型態亦將在晶面方向為<110>方向上由（11〇)傾斜、範圍 在0至12之間的表面上出現’且可為比方傾斜了8。的 (551) °這類表面型癌係在<-11〇>方向上離（11〇)面向1。 的晶面方向上出現。此外，亦可選擇所顯示之表面粗糙行
1333236
為與圖2所說明者相似的晶面方向。 根據T. Sata 等人投稿於phys· Rev.，B4，1950 (1971)的報告，可瞭解有關載子電子遷移率與（n〇)平面 相類似的平面。因此，當發生電子流動於〈_11〇>方向的情 形時’即使所使用的平面在〈_11〇>方向上偏移了 〇至35。 之間的角度、例如（331)、（221)、（332)、與（111)等仍 可獲彳于類似的電子遷移行為。此外，即使所使用的平面在 <-110>方向上偏移了〇至12。之間的角度、例如（32〇)平 面，亦可獲得與（11 〇 )平面相類似的行為。因此，當（丨丨〇 ) 平面以外的上述平面及其相鄰平面皆可被選擇時，可 相似的載子遷移率❶ 于 無論如何，本發明可適用於以上所列舉的平面，且各 面之f面的平坦化，可利用由臭氧水、過氧化氫溶液所 實行的等向氧化法、或者自由基氧化法來形成自犧牲氧化 物膜，再移除該自犧牲氧化物膜，而加以完成。先前已證 5所產生之梦表面的平坦度將低至Ra = 〇. 〇5nm。上述技 術所需的處理時間很短，且生產率很高。由於矽表面與 極絕緣膜之間的介面具有原子級的平坦程度，因此可改^ 載子遷移率及閘極絕緣膜的可靠度。 有鑑於以上的說明，以下將參考圖1 5，對根據本發明 之第五實施例的方法進行描述。 第五實施你丨 首先’如圖15(a)所說明，準備一種具有（11〇)晶面方
第45頁 1333236 五、發明說明（39) 向之表面的p型石夕物皙 .^ π + 並進行淺溝槽絕緣（STI)方 5t2 出由溝槽絕緣區域所絕緣之裝置絕緣區域 你於區域502係利用RCA清洗技術加以清洗，以 便於圖15⑻中移除有機物質、微小粒子、金金屬等亏毕 _度，所說明:sc程;ί使用SC1程序。為了降低 ^.b^0.05 ：1 缺陷密度、COP密度等變得較二：來進行。如先前所述’當 極。/ H 向時，SC1製程將使表面變得 火ί義而你’較佳的情泥是’石夕物質501乃藉由氮退 υ =退火而使所殘留的氧降低至5E u 圓：表面上具“的愚晶生長薄膜。在此說 2例中，儘官實際上SC1程序係在低0Η密度下進行，所 使用之石夕晶圓乃經過石夕的遙a 面算術平均偏差Ra。 0a生長法、且具有G，15nm的表 製程：：由所不，裝置區域之石夕表面的平坦化 成-自犧牲氧化物膜5。3而加：實=浸泡在臭氧水内以形 ^ 叩刀以實订。之後，如圖1 5 (d)所 ’、“犧牲軋化物膜乃在第二步驟中、利用被 水稀釋過之〇.5% HF溶液所移&。甲利用被添加虱的 複進彳干w 所移除。該第一與第二步驟係重 驟中、將矽表面浸泡在臭氧水之中 -與第二步驟五次僅需則：表第 算術平均偏差Ra降至。 五、發明說明（40) 坦化製程可在非受& & 參考圖16，其中研究成' 平坦度之間的關係。在^ 7=::驟之重複次數與 重複次數與表面算術平均偏差以。：J ^標分別代表 時，Ra大體上保持不變。因此 =次 設定為最佳值。 权佐的席况係將重複次數 根據本發明者的實 與過氧化氫的混合溶液、簡向氧二法亦/利用硫酸 氫來=等向氧；：利I圖了;:：比為1:4的硫酸及物 代表等向氧化法之處理時橫座標與縱座標係分別 'CU0) ^ ^ΠΠ)^ * 膜。 ）/衣面之上形成有自犧牲氧化物 如，17所不，藉著在SPM中進行3〇秒的矽表面 :犧ϊ ί化物膜係被形成或沈積至大約13埃的厚度。之 後=自犧牲氧化物膜之厚度便大體上保持不變。 形从：自犧牲氧化物膜的處理時間長約3 0秒，且可在非常 :的時間内完成表面的平坦化作業。#者，等向氧化法 實現一種個別處理矽表面。 Τ #，^ Ξ18 ’所說明的是重複次數與平坦度之間的關 其中第-步驟的實行係使用SPM溶液、而第二步驟的 貫灯則使用稀釋過的0.5% HF溶液。在圖18中，橫座標盥 ΐ t別代表重複次數與表面算術平均偏差(Ra)。V同 "，較佳的情況係將重複次數設定為最佳值。
第47頁 1333236
之各液、比 果’此乃因 於等向氧化 半導體裝置 現在， 氧化、以形 15(e))。上 何其他的絕 膜、及ί夕酸 2 化物膜的第二步驟中’利用低0Η密度 =戶溶液等.可改善平坦化的效 =所二成之表面蝕刻效應受到抑制。上述基 技術之平坦化製程並不限於該面向與該特定之 ，更可應用在任何其他的製程與裝置上。 ，頭J考圖15,其t該裝置區域之矽表面係被 成一厚度為5nm的閘極絕緣膜（以〇2)5〇4(圖 述Si〇2膜可與矽表面相接觸，且其上可覆蓋任
緣膜，比方氧化物膜、氮化物膜、氧氮化物 鹽膜等。
卜接著，如圖15(f)所示，在矽物質501的整個表面上進 仃硼（B)的離子植入。在該矽表面5〇1的整個表面上，再沈 積層多晶碎膜、並將其圖案化成一餘留在裝置區域5〇2 之閉極絕緣膜504上的多晶矽電極5〇5，如圖15(g)所示。 接著’如圖15(h)所示，進行低密度之磷的離子植 以形成η型源極與η型沒極區域506，而兩者的功用皆 在於減輕尚電場效應。之後，先沈積一層石夕的氧化物膜以 覆蓋閘極絕緣膜5 〇 5 ’再進行非等向蝕刻加以移除，藉以 在閘極電極505的侧壁上留下一側壁絕緣膜507(圖 1 5( i))。最後，以高密度的方式進行例如砷等η型雜質之 離子植入’以形成圖15(j)所示之η +型源極與汲極區域 508 〇 在以上的敘述中，當清洗作業藉由該第一至第五步驟 加以實行時，已指出降低Η20中的氧溶解量、亦即利用除氣
第48頁 1333236 丑、發明說明（42) 後的水可使平坦化作業進一步改善。此乃因氧溶解量 低可避免脆弱的Si-Si鍵發生再次氧·化。 f方面，截至目前為止完全未考慮到矽表面之平坦 又與j面終止特性（surface termination)之間的關係。 藉m言該技術中已知的是氧化物膜的自然生長可 制。祀i η Γ孔與服等進打石夕表面之終止反應來加以抑 聰號)，其中指出當梦表面經由重氣说=氣* ^終止反料’矽原子與重氫之間的鍵結力將較； 子之間者為強’ ^若採用這種利用重氫進行 =之梦表面將可達到良好的終止效果，i维：很長 然而，上述公告僅提及由重氫所帶來的終止吳， 未曾針對表面粗糙度或平坦度與利用 石夕表面之間的關係加以描述。用重11進仃終止反應的
本發明者發現到表面的終止特性與表面粗糙产之 密切的關係。特別是，當當石夕表面_ X 用氮或重氮進行梦表面之終止反應使利 速地自然生長出—層氧化物膜。將快 使表面的終止特性更加穩定’矽表面應更為平坦」為了 该矽表面上將自然生長出惱人的氧化物膜。否則在 換言之，當矽表面具有理想的平坦度時，苴 性便可更加穩定。並且，對表面粗糙=:终 的關係進行監測亦可評估氧化物膜的與時間
五、發明說明（43) 此外’應注意的是， 的終止反應亦可有效地’利用氫、氘、或氚來進行所期望 指述。 降低表面粗棱度，此將於後文加以 現在’將對一種 了以上因素的矽表面處媒本發明之另一個實施例、並考慮 據本實施例之處理方理方法進行描述。在此，應指出根 矽表面之表面粗輪度亦具有降低矽表面、尤其是（no) 例一般。 X ’功用’正如同先前所述之其他實施 根據此貫施例的虛 第一至第五步驟進行方法與第五實施例中、用以經由 似。特別是，該根據此』):夕表面之清洗的清洗方法相類 驟，利用含有臭氧之ηΛ施例的處理方法具有一第一步 第一步驟孫盔τ士 2 行（11〇)石夕表面的清洗作業。該 (U二表面/效地移除有機物質的污染物，並在 m成—化學氧化物膜。 下，利用含有HF、天ί Γ 係在5〇〇kHZ以上的震動頻率 λα y- 4 17氫且經過除氣之1120、與表面活性劑 的〉月洗溶液而實行。扁笛_ 土 m u 2 1剛 例如微小粒子及；化ί Li 間，化學氧化物膜乃與 ^ ^ 及1化千氧化物膜之上或之内的金屬等污染 的：二著除至= 的功用係為避免這類污染物 亦可添加氖…戈者ί=液所使用的H2〇，除τ氫之外 ..^ 次者該經過除氣之Ηζ0内亦可不添加氫盥 =看:柄如何，將I。内的氧溶解量降低至ι〇 ^ :重要的。否則’表面粗糖度將如先前所述、變得異下常 1
第50頁 1333236 五、發明說明（44) 上述第二步驟之後緊接著實 以上的震動頻率下，利用含有 第二步驟，即在5〇〇kHz 該第三步驟係用以移除因第_ 的4〇來進行清洗作業。 的有機污染物、並用活性劑所產生 用不低於500kHz的震動是為了择 =氧化物膜。而採 而亦不需要一直保持震動。㈢加5染物的移除效率，然 加氫之η2。的清洗溶經過除氣 '且添 内亦可添加能’或者如果= lOOppb以下、則可不添加氳蛊 降至比方 驟的功用都是為了保持⑴〇)'"在任何情形下，第四步 最後，作為沖洗製程之第/丰面的表面平坦度。 動頻率下、於添加氫的H2〇内^_步=乃^00山以上的震 矽表面係浸泡在上述H 〇 仃。在此貫施例中，（no) 意的是，根據此實^之第、，進行清洗作業。因此應注 氫的H20内進行（110)發 ^驟係在經過除氣、且添加 震動。 表面的沖洗’並且對該Μ施加高頻 下’這的U ’f現在施加高頻震動的情況 性、及降低表面算術 為證明此，將_ J偏差Ra而έ非吊有效。 氣中。在此情形下，可^滴在梦表面上、並將其置於空 反應時，該水滴將依石夕=當石夕表面藉由氫或氖進行終止 碎表面上。特別是，^石粗Μ、隨著時間而散佈在 夕表面變得粗糙化時，因為粗糙的 第51頁 1333236
二，面，有很好的親水性，故該水滴很快地便散佈在石夕表 巾顯不在矽表面上產生終止反應的氫將與留在空氣 中的水滴内所含的氧；^ ^ B _ * ^ ^ 存在而白鈇4且山氧換，疋，矽表之上便因水滴的 :在而自„、'生長出一層氧化物膜。反之， ;、又經過氫與/或氣的終止反應時，該石夕表面上 的外型將長時間地保持變。實 上f水滴 之&汔勻从：歯ώ貫除上較佳的情況是h2o内 M I# S i濃义落在〇. 1與i. 6ppm之間的範圍内，且更佳 的情況是在1.2Μ.4ρρηι的範π且更佳 在此情況下，可斷定若測量出水滴滴在 度變化與時間的關係、便 表面上之角 拔雄=I為水滴與矽表面之間的接觸角度。此外，藉由該 接觸角度的觀察，亦可評估其終止特性。 以 …nJ艮據此實施例’該水滴之接觸角度的測量，係在 之前震動之下、於沖洗〇1〇)石夕表面的第五步驟 之引，、之後進仃，以便評估上述的第五步驟。 1六i施例
特性ίϊ:1::其中說明了表面粗糙度與表面上氫的終 第五圖19中，橫座標與縱座標分別代表 接觸/與之後、於無塵室内所測得之暴露時間（矣 角度度）。在實行第五步驟之前，矽表面的表 門遽ΐ平岣偏差為0·15nm。在此例巾，接觸角度係隨著 間遞減，如圖丨9之CV1曲線所描繪。 另一方面，在實行第五步驟之後，該石夕表面之表面
第52頁 1333236 五、發明說明（46) 糙度降至0.12nm的表面算術平均偏差。因而， 進行’水滴的接觸角度大體上乃保持不變=時間的 曲線所示。由此事，，可輕易地瞭解到 =CV2 平坦度（或粗糙度）與氫的終止特性獲得改善第步驟將使 參考圖20，其中利用了FTIR_ATR對高 否與鍵的狀態之間的關係進行研究，並=與 在圖20中’添加氫之h2〇的結果係描繪成虛線的小峰、。 時使用添加氫之Μ與高頻震動的結果則描繪的 峰。由此事實，可輕易地瞭解到在施加高頻震動= :墓S:-H鍵的峰形將變得更為陡惰。原因在於這種高頻 動導致该添加氫的H2〇内產生η自由基，而該H自二震 在於使氫可有效地進行矽表面的終止反應。 土、用 此外，先前已證實在第五步驟中，^較於 氫之Μ的情形，同時使用添加氫的Μ與 吏用添加 低表面的㈣度。特収，在未施加高頻震動時更表了面降 術平均偏差Ra為G.15rm，，然而若將高頻震動弓丨人 j 面算術平均偏差1^可降至0.12或0. 13nm。因此，施加 頻震動的第五步驟亦對降低表面粗糙度有所助益。這= 著高頻震動導致了H2G内產生η自由基，並使氫擁有很強^ 終止特性。這種強大的氫的終止特性係為有效地防止矽 面被Η20内的ΟΗ離子所蝕刻。 在上述實施例中，所敘述的内容僅限於使用高頻震動 的第五步驟1而’上述同時使用高頻震動與添加氫之η〇 的技術亦可適用於RCA清洗及移除氧化物膜之後的 2
五、發明說明（47) 處理。 頻震ί述著對經過除氣且添加氣的科高 行。然而Ϊ = 震動的馬〇内，而加以實 . 下該馬〇可能會喷灑在矽表面上。 或者’亦可在經過除氣的 氫、例如氖，以取代氫Γίη 至UPP1"的重 加高M胃叙.,^ ^並可對添加氘且經過除氣的H20施 "β頰震動。在此情形下，古 的Μ内產生重氫的自“ r^動的施加導致該添加氖 ^面的終止反應。較佳的情況是，氮的濃度落在〇.二
Pf m之間的圍内。此方法有別於日本公開專利公報第 He! 1 0-335289號（即第335289/ 1 998號），其優勢在於氘可 ;!η:ϋ:Η2〇内’而不需要特殊溶液。在此應 左w的疋，該參考Α告所需的特殊溶液係含有溶 或氣飽和水中的氟化氘或氟化氚。 ' ;1 在此情況下、，可輕易地瞭解到根據本發明的方法 適合量產’因為並不需要任何特殊溶液。 * 無論如何，上述第五步驟有助於在第四步驟完成 對黏附在石夕表面上的雜質、例如F進行沖洗及移除。 當第：至ί2騍在該第五步驟未施加高頻震動的情 況下完成時，接觸角度係藉著將一滴水滴滴在矽表面 測得，且等於76.4 。然而當第一至第五步驟在該第五而 驟施加了高頻震動的情況下完成時，接觸角度則^於^步 。。這個結果顯示了高頻震動可有效地自矽表面移除， 質、且利用氫或瓜來進行石夕表面的終止反應。 雜 1333236 五、發明說明（48) ---- 再者，上述由第一步驟至第五步驟的清洗製程亦連續 地在充滿氮的空氣中實行。此外，由一個步驟至另一個步 驟的運送過程亦在充滿氮的空氣中實行。換言之，該清洗 製程係在製程用醫學溶液與半導體裝置未暴露在空氣中的 情況下實行。此清洗製程的功用在於抑制4 〇内的氧溶解 量。透過防止醫學溶液及半導體表面與空氣相接觸 '或在 充滿重t的空氣内實行該製程，便可獲致類似的結果 在完成第一至第五步驟之後，便進行矽表面的乾燥作 業’爾後再於含有乾燥氧氣的空氣内對裝置區域上的矽表 面進行氧化、以形成閘極絕緣膜。 以上敘述僅單獨論及（1 1 0 )矽表面，然而本發明亦可 應用於（551) 、（311) 、（221) 、（553) 、（335) 、（112)、 Π13) '(115) '(117) '(331) '(221) '(332) >(111). 與（320)矽表面。另外’本發明亦可適用於（1〇〇)矽表面、 夕Ba石夕表面、及非晶秒表面，而且除了石夕表面之外、更可 應用在任何其他的半導體表面上，例如51(^與^(：等 在實際的操作上，MOSFET係以p-MOS與n-MOS的形式、 在利用本發明進行平坦化後的（11 〇 )矽表面上加以製造， 並對遷移率進行評估。該技術中已知的是，p_M〇s的遷移 率係指電洞遷移率、而n-MOS的遷移率則指電子遷移率。 在圖21A中，根據本發明之p_M〇s的電洞遷移率乃如曲線 (110)所示，而在（1〇〇)矽表面上所製造之習用p-MOS的電 洞遷移率則如曲線（100)所示。該根據本發明之p-MOS的電 洞遷移率較習用P-M0S者有顯著的改善。同樣地，根據本
1333236 五、發明說明（49) 發明之n-MOS的電子遷移率係如圖2ib的曲線（110)所說 明’而在（1〇〇)矽表面上所製造之習.用n_M〇s的電子遷移率 則如圖21B的曲線（丨00)所說明。相較於未經平坦化之 (110)碎表面上所製造的習用n_M〇s來說，該根據本發明的 n-MOS展現出更為改善的電子遷移率。—
無論如何，可發現相較於未經平坦化之（〗〇 〇 )矽表面 上所製造的習用p-M〇S與n-MOS來說，根據本發明之p-M〇S 與n-MOS兩者分別在電洞與電子遷移率上改善了大約 2 0 %。。 在圖22中’測量了有關（loo)矽表面上所製造的習用 ρ-MOS與n-MOS、以及根據本發明之的（1/f)雜 訊。P-M0S與n-MOS已在進行了根據本發明之平坦化後的 (110)妙表面上加以製造。由圖22可輕易地瞭解，相較於 (100)矽表面上所製造的習用n_M〇s而言’根據本發明之 P-M0S與n-MOS約可將（l/f)雜訊降至如圖所示處。 ^ 雖然本發明所顯示及描述者係針對其較佳實施例來進 仃，然而熟知本技術之人士應瞭解本發明並不限於先前所 也述的内容’且可在不離開本發明所屬之申請專利範圍中 提到的精神與範圍内、以各種其他的方式進行變更或修 改。
第56頁 1333236
圓式簡單說明 五、【圖式簡單說明】 圖1係依製程順序顯示了習用的.半導體裝置之製造方 法； 圖2顯示了用以描述半導體表面與絕緣膜間之交界處 的粗糙度與粗糙度光譜的圖表； 圖3係依製程順序顯示了根據本發明之第一實施例的 半導體裝置之製造方法； 圖4顯示了用以描述圖3所說明之方法中使用的設備的 橫剖面圖； 圖5顯示了用以描述圖3所說明之方法的效果的圖表； 圖6顯示了用以描述粗糙度與遷移率之間的關係圖 表； 圖7顯示了根據本發明之第二實施例的半導體裝置之 製造方法； 圖8顯示了用於圖7所說明之方法中的（551)表面的表 面狀態； 圖9顯示了用以描述粗糙度與回蝕製程後所留下的殘 餘薄膜之間的關係圖表； 圖10顯示了用以描述第一及二步驟的重複次數與粗糙 度之間的關係圖表； 圖11顯示了用以描述各種清洗製程與粗糙度之間的關 係圖表； 圖12顯示了用以描述氧化物薄臈厚度與氧化氣體之變 化情形的圖表；
1333236 圖式簡單說明 圖13A與13B分別顯示了用以描述莫 化處理的示意圖； 等向氧化與非等向氧 圖14顯示了用以描述等向氧化處理 物薄膜的厚度之間的關係圖表； ⑼與氧化 圖1 5顯示了根據本發明之第=音故〜η 製造方法； 康 乐—實施例的半導體裝置之 圖16顯示了用以描述第一及二步驟的重複次數與平坦 度之間的關係圖表； 圖1 7顯不了用以描述處理時間與厚度之間的關係圖 表； 圖18顯示了用以描述第一及二步驟的重複次數與粗糙 度之間的關係圖表； 度之=:y作用的程度與水滴的接觸角
= = 效果的圖表；M0S 與n-MOS的電洞遷移率H用以描述根據本發明之P，S 圖22顯示了用以# 遷移率的圖表，以及 訊特性的圖表。 撝述根據本發明之P-MOS與n-MOS的雜 &件符號説明： 1 01〜p型矽物質 1 02〜裝置區域 1 0 3〜閘極絕緣膜 1333236 圖式簡單說明 1 0 5 ~多晶石夕電極 106〜η型源極區域與η型汲極區域 1 0 7〜側壁絕緣膜 108〜η+型源極區域與型汲極區域 301〜ρ型石夕物質 302'•裝置區域 3 03〜自犧牲氧化物膜 304〜閘極絕緣膜 3 0 5〜多晶矽電極
306〜η型源極區域與η型汲極區域 3 0 7〜側壁絕緣膜 308~η+型源極區域與η+型汲極區域 401〜真空室 4 0 2〜鎮射板 4 0 3〜矽物質 404~支撐構件 405〜同軸波導
4 0 6〜放射線槽孔天線 407〜介電板 5 0 1 ~ ρ型矽物質 502〜裝置區域 503〜自犧牲氧化物膜 5 0 4〜閘極絕緣膜 5 0 5〜多晶石夕電極
第59頁 1333236 圖式簡單說明 506〜η型源極區域與η型汲極區域 5 0 7〜側壁絕緣膜 5 08~η+型源極區域與η+型汲極區域 701〜ρ型石夕物質 702〜裝置區域 703〜自犧牲氧化物膜 704〜閘極絕緣膜 7 0 5〜多晶矽電極 706〜η型源極區域與η型汲極區域 7 0 7〜側壁絕緣膜 708〜η+型源極區域與η +型汲極區域
第60頁

Claims (1)

1333236 __；_案號92133823 的年^月13·日 修正車._ 六、申請專利範圍 1. 一種具有預定晶面方向之矽表面的半導體裝置， 其中： 該矽表面係藉由去除一自犧牲氧化膜而獲得，並具有 一指定的表面算術平均偏差Ra，其不大於0.09nm。 2. 如申請專利範圍第1項之具有預定晶面方向之碎表 面的半導體裝置，其中該預定之晶面方向包括實質（100) 晶面方向。 3. 一種具有實質（110)晶面方向之矽表面的半導體裝 置，其中： 該矽表面係藉由去除一自犧牲氧化膜而獲得，並具有 一指定的表面算術平均偏差R a，其不大於0 . 1 5 n m。 4. 如申請專利範圍第3項之具有實質（11 0 )晶面方向 之矽表面的半導體裝置，其中： 該指定之矽表面粗糙度的表面算術平均偏差Ra不大於 0 . 1 1 nm 〇 5. 如申請專利範圍第3項之具有實質（11 0 )晶面方向 之矽表面的半導體裝置，其中： 該指定的表面算術平均偏差Ra不大於0.09nm。 6. 如申請專利範圍第3項之具有實質（11 0 )晶面方向 之矽表面的半導體裝置，其中： 該指定的表面算術平均偏差Ra不大於0.07nm。 7. 如申請專利範圍第3項之具有實質（11 0 )晶面方向 之矽表面的半導體裝置，其中： 該指定的表面算術平均偏差Ra不大於0.02nm。
δ·如申請專利範图笸q π Λ 之矽表面的半導體裝w，、，有實質（110)晶面方向 (110)、（551)、（31]) 22該貫質（110)晶面方向由 舆方向所組成的群組；選21出)。(則、⑴"、 9. 如申請專利笳囹楚Q s 之矽表面的半導體事 、之具有實質（110).晶面方向 ⑽）晶面方向 置…該石夕表面具有⑴〇)或者 10. f ϋ P =含％效電晶體的半導體裝置，該場效電晶 體具有源極區域、is j 人电B日 ^ 及極區域、通道區域、該通道區域上之 極絕緣膜上之問極電極，其中： ^ ^ ^ 有預灸日日面方向且藉由去除一自 犧牲軋化胰而獲得之半導體矽表面上； 該矽表面具有一指定的表面算術平均偏差Ra，其不大 於0.09nm ° U · ΐ Ϊ請專利範圍第1 0項之包含場效電晶體的半導 體裝置，其中該預定之晶面方向包括實質（1〇〇)晶面方 向0 12· 一種包含場效電晶體的半導體裝置，該場效電晶 體具有源極區域、汲極區域、通道區域、該通道區域上之 閘極絕緣膜、以及該閘極絕緣膜上之閘極電極，其中： 該通道^域形成於具有實質（110)晶面方向且藉由去 除一自犧牲氧化膜而獲得之半導體矽表面上； 該石夕表面具有一指定的表面算術平均偏差Ra，其不大
第62頁 1333236 案號 92133823 年 月 曰 修正 六、申請專利範圍 於0 · 1 5 nm 〇 13. 如申請專利範圍第1 2項之包含場效電晶體的半導 體裝置，其中該指定之矽表面粗糙度的表面算術平均偏差 R a不大於0 . 1 1 n m。 14. 如申請專利範圍第1 2項之包含場效電晶體的半導 體裝置，其中： 該指定的表面算術平均偏差Ra不大於0.07nm。
15. 如申請專利範圍第1 2項之包含場效電晶體的半導 體裝置，其中該實質（110)晶面方向由（110)、（551)、 (311) ' (221 ) ' ( 5 53 ) ' ( 33 5 ) ' (112) ' (113) '(115)、 (117) 、 （331) 、 （221) 、 （332) 、 （111)、與（320)晶面方向 所組成的群組中選出。 16. 如申請專利範圍第1 2項之包含場效電晶體的半導 體裝置，其中該矽表面具有（110)或者（551)晶面方向。 17. 如申請專利範圍第1 2項之包含場效電晶體的半導 體裝置，其中該閘極絕緣膜至少包含由氧化矽膜、氮化矽 膜、與氧氮化石夕膜所組成的群組中選出的一者。
18. 如申請專利範圍第1 2項之包含場效電晶體的半導 體裝置，其中該閘極絕緣膜之内含有一種稀有氣體元素。 19. 如申請專利範圍第1 2項之包含場效電晶體的半導 體裝置，其中該場效電晶體之閘極絕緣膜包括了高介電常 數比的介電膜。 20. 如申請專利範圍第1 9項之包含場效電晶體的半導 體裝置，其中該介電膜之材i料至少包括由金屬矽酸鹽、金
第63頁 1333236 .-_案號 92133823_年月日_ί±ί._ 六、申請專利範圍 屬氧化物、與金屬氮化物所組成的群組中選出的一者。 21.如申請專利範圍第2 0項之包含場效電晶體的半導 體裝置，其中該金屬矽酸鹽由矽與至少由铪、鍅、钽、 鈦、鋼、钻、纪、與銘所組成的群組中選出的一者所構 成。 2 2.如申請專利範圍第2 0項之包含場效電晶體的半導 體裝置，其中該金屬氧化物至少由矽、鈐、锆、钽、鈦、 產乙、銳、納、銘、銘、辞、錯、鎂、錢、鋼、鈽、錯、 彭、銪、亂、鋼、詞：、錯、與鎖之氧化物所組成的群組中 選出的一者所構成。 23. 如申請專利範圍第20項之包含場效電晶體的半導 體裝置，其中該金屬氮化物由氮與至少由矽、铪、锆、 组、欽、記、銳、納、钻、銘、辞、錯、鎖、錢、鑛、 鈽、镨、#、銪、亂、鏑、铒、IS、與鋇所組成的群組中 選出的一·者所構成。 24. 如申請專利範圍第1 2項之包含場效電晶體的半導 體裝置，其中該閘極絕緣膜包含了由氧化矽膜、氮化矽 膜、氧氮化矽膜、與高介電常數比之介電膜中所選出的膜 的組合。 25. 一種半導體裝置之製造方法，其步驟包含： 準備一具有預定晶面方向且藉由去除一自犧牲氧化膜 而獲得之半導體矽表面；以及 使該半導體表面平坦化，以達到一指定的表面算術平 均偏差Ra，其不大於0. 09nm。
1333236 案號 92133823 年 月 曰 修正 r、申請專利範圍 26. 如申請專利範圍第25項的半導體裝置之製造方 法，其中該預定之晶面方向包括實質（100)晶面方向。 27. 一種半導體裝置之製造方法，其步驟包含： 準備一具有實質（110)晶面方向且藉由去除一自犧牲 氧化膜而獲得之半導體矽表面；以及 使該半導體表面平坦化、以達到一指定的表面算術平 均偏差Ra，其不大於0.15nm。 28. —種半導體裝置之製造方法，其步驟包含： 準備一具有預定晶面方向之半導體矽表面；
利用降低OH濃度之RCA SC-1清洗液體進行矽表面之清 洗；以及 在含有氧自由基的空氣内將該清洗後的矽表面氧化， 以在該清洗後的表面上形成氧化物膜。 29. 一種半導體裝置之製造方法，其步驟包含： 準備一具有預定晶面方向之半導體矽表面； 對該矽表面進行等向氧化而在該矽表面上形成一第一 氧化物膜、以使該石夕表面平坦化至一指定之表面算術平均 偏差Ra的程度；以及 移除該第一氧化物膜。
30. 如申請專利範圍第2 9項的半導體裝置之製造方 法，其中該等向氧化步驟與該移除步驟被重複進行複數 次、直至達到該指定之表面算術平均偏差Ra為止。 31. 如申請專利範圍第2 8項的半導體裝置之製造方 法，其中該氧化物膜被用來作為一閘極絕緣層、或者閘極
第65頁 1333236 案號 92133823 年 曰 修正 六'申請專利範圍 絕緣層的一部分，該方法的步驟更包含： 在該閘極絕緣層之上形成一閘極電極。 32. 如申請專利範圍第29項的半導體裝置之製造方 法，其步驟更包含： 在該平坦化後的矽表面上形成一閘極絕緣層；以及 在該閘極絕緣層之上形成一閘極電極。 33. 如申請專利範圍第29項的半導體裝置之製造方 法，其中該等向氧化步驟的步驟包含： 在不高於550 °C的溫度下實行該矽表面的自由基氧化
法。 34. 如申請專利範圍第29項的半導體裝置之製造方 法，其中該等向氧化步驟係藉由使該矽表面與臭氧水相接 觸的方式來實行。 35. 如申請專利範圍第34項的半導體裝置之製造方 法，其中該臭氧水為其中溶解了 O.OOlppm至lOOppm之臭氧 的超純水。 36. 如申請專利範圍第35項的半導體裝置之製造方 法，其中該超純水内所含有之臭氧在lppm至30ppm之間的 範圍内。
3 7.如申請專利範圍第29項的半導體裝置之製造方 法，其中該等向氧化步驟係藉由使該石夕表面與過氧化氫溶 液相接觸的方式來實行。 3 8.如申請專利範圍第37項的半導體裝置之製造方 法，其中該過氧化氫溶液在重量上含有30至100%的過氧化
第66頁 1333236 __案號 92133823_年月日_ί±^._ 六、申請專利範圍 氫。 3 9 .如申請專利範圍第3 4項的半導體裝置之製造方 法，其中該等向氧化步驟係在1 0與3 0 °C的溫度之間實行1 0 秒鐘以上。 40. 如申請專利範圍第29項的半導體裝置之製造方 法，其中該移除步驟係藉由使用含有氟化氫（HF)的溶液來 實行。 41. 如申請專利範圍第4 0項的半導體裝置之製造方 法，其中該溶液為H F與H C 1的混合溶液。 42. 如申請專利範圍第40項的半導體裝置之製造方 法，其中該溶液含有HF及氧溶解量小於100ppbiH20。 43. 如申請專利範圍第27項的半導體裝置之製造方 法，其中該實質（110)晶面方向包括（110)、（551)、 (311)、（221)、（ 5 5 3 )、（ 33 5 ) ' (112)、⑴3) > (115)、 (11 7 )、（ 3 3 1 )、（ 2 2 1)、（ 3 3 2 )、（ 1 1 1)、與（3 2 0 )晶面方 向。 44. 如申請專利範圍第29項的半導體裝置之製造方 法，其中該平坦化步驟係在該矽表面未暴露於空氣中的情 形下實行。 45. 如申請專利範圍第28項的半導體裝置之製造方 法，其中該形成氧化物膜之步驟係利用以微波激發方式在 至少由氬、氪、及氙所選出之一稀有氣體與氧氣的混合氣 體中所產生的氣體電漿來執行。 46. 如申請專利範圍第33項的半導體裝置之製造方
1333236 __案號92133823_年月日__ 六、申請專利範圍 法，其中該自由基氧化法之實行步驟係利甩以微波激發方 式在至少由氬、氪、及氙所選出之一稀有氣體與氧氣的混 合氣體中所產生的氣體電漿來執行。 47. 如申請專利範圍第27項的半導體裝置之製造方 法，其中該平坦化步驟包括利用以微波激發方式在至少由 氬、氪、及氙所選出之一稀有氣體與氧氣的混合氣體中所 產生的氣體電漿來進行矽表面之氧化。 48. 如申請專利範圍第27項的半導體裝置之製造方 法，其令該指定的表面算術平均偏差Ra不大於〇· 〇9nm。
4 9.如申請專利範圍第29項的半導體裝置之製造方 法，其步驟更包含在該矽表面上形成一絕緣膜； 該絕緣膜之形成步驟包括以下步驟所選出的一者： 在含有自由基氧的空氣中實行該矽表面的氧化處理； 在含有自由基氮或自由基NH的空氣中進行該矽表面的 處理；以及 在含有自由基氧、以及自由基氮與自由基N Η中至少一 者的空氣中進行該矽表面的處理。 50.如申請專利範圍第4 9項的半導體裝置之製造方 法，其中該絕緣膜之形成步驟的步驟包含：
準備一至少由氬、氪、及氙所選出之一稀有氣體、與 至少由氨氣、氧氣、氮氣、NO、與1〇所選出之一絕緣膜形 成氤體的混合氣體；以及 在該混合氣體中利用微波激發方式產生電漿，以形成 該絕緣膜。
第68頁 1333236 案號 92133823 年 月 曰 修正 六、申請專利範圍 51.如申請專利範圍第2 7項的半導體裝置之製造方 法，其中該平坦化步驟包含： 一第一步驟，在該矽表面上利用H2 0蒸汽來實行氧化處 理，藉以形成一氧化物膜； 一第二步驟，移除該氧化物膜之整體厚度的一部分， 藉以在該矽表面之上留下厚度介於10埃至1000埃的氧化物 膜；該第一與第二步驟至少分別執行一次；以及 一第三步驟，利用含有HF之水溶液將該氧化物膜完全 地移除。
5 2.如申請專利範圍第27項的.半.導體裝置之製造方 法，更包含該矽表面的清洗步驟。 53. 如申請專利範圍第52項的半導體裝置之製造方 法，其中該清洗步驟的步驟包含： 根據RCA清洗程序來進行該矽表面之清洗，其中降低 了 OH濃度。 54. 如申請專利範圍第52項的半導體裝置之製造方 法，其中該清洗步驟的步驟包含： 以pH值不大於7的清洗液體進行該矽表面之清洗。
55. 如申請專利範圍第52項的半導體裝置之製造方 法，其中該清洗步驟包含： 一第一步驟，利用含有臭氧的純水進行該矽表面之沖 洗； 一第二步驟，利用含有HF、降低氧溶解量之4〇、與表 面活性劑的清洗溶液在不低於5 0 0 kH z的震動頻率下進行該
第69頁 1333236 案號 92133823 年 曰 修正 六、申請專利範圍 · 矽表面之清洗； 一第三步驟，利用含有臭氧的H2 0進行該矽表面之沖 洗； 一第四步驟，利用含有HF與降低氧溶解量之H20的清洗 溶液進行該矽表面之清洗，藉以移除氧化物膜；以及 一第五步驟，利用添加氫的H2 0進行該矽表面之沖洗。 56. 如申請專利範圍第55項的半導體裝置之製造方 法，其中該第二步驟與該第四步驟至少其中一者的清洗溶 液内添加了氫。
57. 如申請專利範圍第52項的半導體裝置之製造方 法，其中該清洗步驟包括利用含有H F與氧溶解量小於 1 0 0 p p b之Η2 0的清洗溶液進行該石夕表面之處理。 58. 如申請專利範圍第52項的半導體裝置之製造方 法，其中該清洗步驟的步驟包含： 準備一含有HF、氧溶解量小於lOOppb之Η20、與O.lppm 至1. 6 p p m之氫的清洗溶液；以及 對該清洗溶液施加不低於5 0 0 k Η z的震動頻率。 59. 如申請專利範圍第52項的半導體裝置之製造方
法，其中該清洗步驟係在該矽表面未暴露於空氣中的情形 下實行。 60. 如申請專利範圍第52項的半導體裝置之製造方 法，其中該清洗步驟係在該清洗液體内的0Η生成作用獲得 抑制的情況下，利用對該清洗液體施加超音波震動、使該 矽表面與清洗液體相接觸的方式來實行。
第70頁 1333236 __案號 92133823_年月日__ 六、申請專利範圍 61. —種半導體裝置之製造方法，其步驟包含： 準備一具有預定晶面方向之半導體矽表面；以及 利用添加氫或氘之H20、並’對該1120施加高頻震動來進 行該矽表面之沖洗，以分別藉由氫或氘來進行該矽表面上 之矽的終止反應。 62. 如申請專利範圍第6 1項的半導體裝置之製造方 法，其中該南頻的頻率不小於500kHz ’且該H20中之該氮或 氘的濃度為〇.1??111至1.6?0111。 6 3.如申請專利範圍第27項的半導體裝置之製造方 法，其中該平坦化步驟的步驟包含： 利用添加氫或氘之H20、並對該H20施加高頻震動來進 行該矽表面之沖洗，以分別藉由氫或氘來進行矽表面上之 矽的終止反應。 64. 如申請專利範圍第63項的半導體裝置之製造方 法，其中該沖洗步驟包含以下其中一者： 將該矽表面浸入或泡入添加了氫或氘的H2 0中；以及 將添加了氫或氘的H20喷灑至該矽表面上。 65. 如申請專利範圍第63項的半導體裝置之製造方 法，其中該高頻的頻率不小於5 0 0kHz，且該H20中之該氫或 氘的濃度為O.lpptn至1.6ppm。 66. 如申請專利範圍第27項的半導體裝置之製造方 法，其中該平坦化步驟包含： 一第一步驟，利用含有臭氧的H20進行該矽表面之清 洗；
第71頁 1333236 案號 92133823 年 月 曰 修正 六、申請專利範圍 一第二步驟，利用含有HF、H20、與表面活性劑之清洗 溶液在不低於5 0 0kHz的震動頻率下實行清洗作業； 一第三步驟，利用含有臭氧的H20實行清洗作業； 一第四步驟，利用含有HF與H20之清洗溶液實行清洗作 業，藉以移除氧化物膜；以及 一第五步驟，利用添加氫或氘的H20、在不低於5 0 0 kHz 的震動頻率下實行清洗作業，以分別藉由氫或氘來進行該 矽表面上的終止反應。
67.如申請專利範圍第66項的半導體裝置之製造方 法，其中在該第二與第四步驟中，該H20係移除了氧、並添 加了氫。 6 8.如申請專利範圍第6 1項的半導體裝置之製造方 法，其中該沖洗步驟係在該矽表面保持與空氣隔離的情況 下實行。 6 9 .如申請專利範圍第6 6項的半導體裝置之製造方 法，其中該第一至第五步驟係在該矽表面保持不暴露在空 氣中的情況下實行。 70. 如申請專利範圍第6 1項的半導體裝置之製造方
法，其中該沖洗步驟係在氮氣、氫氣、氘、或氫與氘混合 的空氣内實行。 71. 如申請專利範圍第61項的半導體裝置之製造方 法，其中該矽表面具有實質（11 0 )晶面方向。 72. 一種半導體裝置之製造方法，其步驟包含： 準備一具有預定晶面方向之半導體矽表面；以及
第72頁 1333236 案號 92133823 年 曰 修正 六、申請專利範圍 進行該矽表面之清洗， 其中該清洗步驟包含： 一第一步驟，利用含有臭氧的純水進行該矽表面之沖 洗； 一第二步驟，利用含有HF、降低氧溶解量之1120、與表 面活性劑的清洗溶液在不低於5 0 0 k Η z的震動頻率下進行該 矽表面之清洗； 一第三步驟，利用含有臭氧的Η2 0進行該矽表面之沖 洗；
一第四步驟，利用含有HF與降低氧溶解量之Η2 0的清洗 溶液進行該矽表面之清洗，藉以移除氧化物膜；以及 一第五步驟，利用添加氫或重氫的Η2 0進行該矽表面之 沖洗。 73. —種半導體裝置之製造方法，其步驟包含： 準備一具有預定晶面方向之半導體矽表面；以及 進行該石夕表面之清洗’ 其中該清洗步驟包含： 利用含有HF與氧溶解量降至1 OOppb以下之Η20的清洗溶 液進行該石夕表面的處理。
74. 如申請專利範圍第73項的半導體裝置之製造方 法，其中該清洗步驟的步驟包含： 準備一含有HF、氧溶解量降至lOOppb以下之Η20、與0· lppm至16ppm之氫的清洗溶液；以及 對該清洗溶液施加不低於5 0 0kHz的震動頻率。
第73頁 1333236 案號 92133823 年 曰 修正 六、申請專利範圍 75. 如申請專利範圍第73項的半導體裝置之製造方 法，其中該清洗步驟係在該矽表面未暴露在空氣中的情形 下實行。 76. 如申請專利範圍第72項的半導體裝置之製造方 法，其中該第五步驟係在不低於500kHz的震動頻率下實 行，以分別藉由氫或重氫來進行該矽表面上的終止反應。
第74頁
TW092133823A 2002-12-02 2003-12-02 Semiconductor device and method of manufacturing the same TWI333236B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002350177 2002-12-02
JP2003283560A JP4351497B2 (ja) 2003-07-31 2003-07-31 半導体装置の製造方法、及び半導体製造装置
JP2003322170A JP4954437B2 (ja) 2003-09-12 2003-09-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200416862A TW200416862A (en) 2004-09-01
TWI333236B true TWI333236B (en) 2010-11-11

Family

ID=32314792

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092133823A TWI333236B (en) 2002-12-02 2003-12-02 Semiconductor device and method of manufacturing the same

Country Status (8)

Country Link
US (3) US7179746B2 (zh)
EP (1) EP1427003A3 (zh)
KR (2) KR101163429B1 (zh)
CN (1) CN1510755B (zh)
AU (1) AU2003264642B2 (zh)
CA (1) CA2451887A1 (zh)
SG (1) SG124265A1 (zh)
TW (1) TWI333236B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
AU2003264642B2 (en) * 2002-12-02 2009-08-06 Tadahiro Ohmi Semiconductor Device and Method of Manufacturing the Same
US7192891B2 (en) * 2003-08-01 2007-03-20 Samsung Electronics, Co., Ltd. Method for forming a silicon oxide layer using spin-on glass
US7161169B2 (en) * 2004-01-07 2007-01-09 International Business Machines Corporation Enhancement of electron and hole mobilities in <110> Si under biaxial compressive strain
DE102004015307A1 (de) * 2004-03-29 2005-10-20 Infineon Technologies Ag Verfahren zur Präparation der Oberfläche eines Halbleiterkörpers
KR100583609B1 (ko) * 2004-07-05 2006-05-26 삼성전자주식회사 반도체 장치의 게이트 구조물 제조방법 및 이를 이용한불휘발성 메모리 장치의 셀 게이트 구조물 제조방법
US7132372B2 (en) * 2004-07-29 2006-11-07 Freescale Semiconductor, Inc. Method for preparing a semiconductor substrate surface for semiconductor device fabrication
US7129184B2 (en) * 2004-12-01 2006-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of depositing an epitaxial layer of SiGe subsequent to a plasma etch
US7446380B2 (en) * 2005-04-29 2008-11-04 International Business Machines Corporation Stabilization of flatband voltages and threshold voltages in hafnium oxide based silicon transistors for CMOS
US7479460B2 (en) 2005-08-23 2009-01-20 Asm America, Inc. Silicon surface preparation
WO2007034534A1 (ja) * 2005-09-20 2007-03-29 Tadahiro Ohmi 半導体装置の製造方法及び半導体製造装置
KR101192613B1 (ko) * 2005-09-26 2012-10-18 고에키자이단호진 고쿠사이카가쿠 신고우자이단 플라즈마 처리 방법 및 플라즈마 처리 장치
WO2007088848A1 (ja) * 2006-02-01 2007-08-09 Tohoku University 半導体装置の製造方法及び半導体表面のマイクロラフネス低減方法
JP2007329239A (ja) * 2006-06-07 2007-12-20 Sharp Corp パワーｉｃデバイス及びその製造方法
US7939396B2 (en) * 2006-06-09 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Base oxide engineering for high-K gate stacks
JP5433927B2 (ja) * 2007-03-14 2014-03-05 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP2009032808A (ja) * 2007-07-25 2009-02-12 Toshiba Corp 半導体装置
US8420460B2 (en) * 2008-03-26 2013-04-16 International Business Machines Corporation Method, structure and design structure for customizing history effects of SOI circuits
JP5152851B2 (ja) * 2008-04-17 2013-02-27 国立大学法人東北大学 半導体装置の製造方法
JP5272496B2 (ja) * 2008-04-25 2013-08-28 信越半導体株式会社 シリコンウェーハの酸化膜形成方法
JP4647682B2 (ja) * 2008-11-12 2011-03-09 パナソニック株式会社 半導体装置及びその製造方法
US9040393B2 (en) 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
CN101826451A (zh) * 2010-03-15 2010-09-08 无锡中微晶园电子有限公司 一种超薄氧化层生长前清洗工艺
EP2583304B1 (en) * 2010-06-15 2019-11-06 California Institute of Technology Surface passivation by quantum exclusion using multiple layers
JP5540919B2 (ja) * 2010-06-16 2014-07-02 住友電気工業株式会社 炭化珪素半導体の洗浄方法
WO2012002440A1 (ja) * 2010-06-29 2012-01-05 京セラ株式会社 半導体基板の表面処理方法、半導体基板、および太陽電池の製造方法
JP5835790B2 (ja) * 2011-01-26 2015-12-24 国立大学法人東北大学 半導体装置
US8597995B2 (en) * 2011-09-24 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate device with low temperature oxygen scavenging
US9153658B2 (en) * 2011-11-17 2015-10-06 Tohoku University Semiconductor device and method of manufacturing the same
CA2856196C (en) 2011-12-06 2020-09-01 Masco Corporation Of Indiana Ozone distribution in a faucet
US9269626B2 (en) 2014-02-06 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and method for manufacturing thereof
US9209304B2 (en) * 2014-02-13 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. N/P MOS FinFET performance enhancement by specific orientation surface
CN108463437B (zh) 2015-12-21 2022-07-08 德尔塔阀门公司 包括消毒装置的流体输送系统
US9679967B1 (en) * 2016-09-30 2017-06-13 International Business Machines Corporation Contact resistance reduction by III-V Ga deficient surface
CN108257855B (zh) * 2016-12-28 2021-09-10 全球能源互联网研究院 高k栅介质层的制备方法及碳化硅MOS功率器件
JP7439101B2 (ja) * 2019-01-09 2024-02-27 アプライド マテリアルズ インコーポレイテッド 膜の有効酸化物厚さを変更するための水素化及び窒化処理

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768076A (en) * 1984-09-14 1988-08-30 Hitachi, Ltd. Recrystallized CMOS with different crystal planes
JP3187109B2 (ja) 1992-01-31 2001-07-11 キヤノン株式会社 半導体部材およびその製造方法
US5439569A (en) * 1993-02-12 1995-08-08 Sematech, Inc. Concentration measurement and control of hydrogen peroxide and acid/base component in a semiconductor bath
US5459083A (en) * 1993-03-01 1995-10-17 Motorola, Inc. Method for making BIMOS device having a bipolar transistor and a MOS triggering transistor
JPH06244174A (ja) 1993-08-04 1994-09-02 Tadahiro Omi 絶縁酸化膜の形成方法
JPH07142438A (ja) 1993-11-22 1995-06-02 Tadahiro Omi 洗浄装置、半導体製造装置及び半導体製造ライン
US5804034A (en) * 1994-03-21 1998-09-08 Texas Instruments Incorporated Method for manufacturing semiconductor device
JP2743823B2 (ja) * 1994-03-25 1998-04-22 日本電気株式会社 半導体基板のウエット処理方法
JP3350215B2 (ja) 1994-05-10 2002-11-25 株式会社東芝 半導体装置の製造方法
US5571373A (en) * 1994-05-18 1996-11-05 Memc Electronic Materials, Inc. Method of rough polishing semiconductor wafers to reduce surface roughness
JP2659088B2 (ja) * 1995-03-15 1997-09-30 工業技術院長 シリコン表面の処理方法
US5886389A (en) * 1995-05-31 1999-03-23 Matsushita Electric Industrial Co., Ltd. Field-effect transistor and method for producing the same
JP2749030B2 (ja) 1995-05-31 1998-05-13 松下電器産業株式会社 電界効果トランジスタおよびその製造方法
JP3850054B2 (ja) * 1995-07-19 2006-11-29 三菱電機株式会社 半導体装置
US6325081B1 (en) * 1996-07-03 2001-12-04 Kabushiki Kaisha Ultraclean Technology Research Institute Washing apparatus and washing method
US6020247A (en) * 1996-08-05 2000-02-01 Texas Instruments Incorporated Method for thin film deposition on single-crystal semiconductor substrates
US6066571A (en) * 1997-01-10 2000-05-23 Kabushiki Kaisha Toshiba Method of preparing semiconductor surface
JP3296229B2 (ja) 1997-01-21 2002-06-24 株式会社デンソー 半導体装置の製造方法
WO1998033362A1 (fr) 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma
JPH10229064A (ja) 1997-02-14 1998-08-25 Fujitsu Ltd 半導体基板の洗浄方法
US6350322B1 (en) * 1997-03-21 2002-02-26 Micron Technology, Inc. Method of reducing water spotting and oxide growth on a semiconductor structure
JPH10335289A (ja) 1997-06-05 1998-12-18 Sony Corp シリコン半導体基板の処理方法
US6348157B1 (en) * 1997-06-13 2002-02-19 Tadahiro Ohmi Cleaning method
JP4208056B2 (ja) 1997-06-13 2009-01-14 忠弘 大見 洗浄方法
JP4001662B2 (ja) * 1997-06-27 2007-10-31 株式会社半導体エネルギー研究所 シリコンの洗浄方法および多結晶シリコンの作製方法
JPH1160377A (ja) 1997-08-12 1999-03-02 Fujitsu Ltd シリコンの表面処理方法と半導体装置の製造方法
JPH11102906A (ja) 1997-09-29 1999-04-13 Sony Corp シリコン酸化膜の成膜方法及び酸化膜成膜装置
JPH11162876A (ja) 1997-11-28 1999-06-18 Nec Corp 半導体装置の製造装置及び製造方法
JPH11204492A (ja) 1998-01-08 1999-07-30 Sony Corp 半導体装置の製造方法
JPH11251599A (ja) 1998-03-06 1999-09-17 Toshiba Corp 薄膜半導体装置の製造方法
JP3228230B2 (ja) * 1998-07-21 2001-11-12 日本電気株式会社 半導体装置の製造方法
US6277674B1 (en) * 1998-10-02 2001-08-21 Micron Technology, Inc. Semiconductor fuses, methods of using the same, methods of making the same, and semiconductor devices containing the same
JP4367587B2 (ja) * 1998-12-01 2009-11-18 財団法人国際科学振興財団 洗浄方法
US6436801B1 (en) * 1999-02-26 2002-08-20 Texas Instruments Incorporated Hafnium nitride gate dielectric
JP4119029B2 (ja) 1999-03-10 2008-07-16 東京エレクトロン株式会社 半導体装置の製造方法
US6483171B1 (en) * 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
DE19938340C1 (de) * 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
JP2001185485A (ja) 1999-12-24 2001-07-06 Sharp Corp 半導体装置およびその製造方法
US6189546B1 (en) * 1999-12-29 2001-02-20 Memc Electronic Materials, Inc. Polishing process for manufacturing dopant-striation-free polished silicon wafers
JP2001308341A (ja) 2000-02-18 2001-11-02 Matsushita Electric Ind Co Ltd 多結晶薄膜およびそれを用いた半導体素子
EP1912253A3 (en) * 2000-03-13 2009-12-30 OHMI, Tadahiro Method of forming a dielectric film
JP2002043435A (ja) * 2000-07-27 2002-02-08 Nec Corp システムオンチップの製造方法、半導体装置の製造方法
JP2002050605A (ja) 2000-07-31 2002-02-15 Fujitsu Ltd シリコン表面の安定化方法，および半導体装置の製造方法
JP3437540B2 (ja) 2000-09-19 2003-08-18 キヤノン株式会社 半導体部材及び半導体装置の製造方法
US6300203B1 (en) * 2000-10-05 2001-10-09 Advanced Micro Devices, Inc. Electrolytic deposition of dielectric precursor materials for use in in-laid gate MOS transistors
JP2002184973A (ja) 2000-12-11 2002-06-28 Hitachi Ltd 半導体装置及びその製造方法
JP4330815B2 (ja) 2001-03-26 2009-09-16 株式会社東芝 半導体装置の製造方法及び製造装置
JP2002359293A (ja) * 2001-05-31 2002-12-13 Toshiba Corp 半導体装置
JP2003115587A (ja) * 2001-10-03 2003-04-18 Tadahiro Omi ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法
US20030082923A1 (en) 2001-10-30 2003-05-01 Yoshi Ono Method and apparatus for radical oxidation of silicon
US6953730B2 (en) * 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
JP4162211B2 (ja) * 2002-09-05 2008-10-08 コバレントマテリアル株式会社 シリコンウエハの洗浄方法および洗浄されたシリコンウエハ
JP2004146583A (ja) 2002-10-24 2004-05-20 Nec Corp 半導体装置の製造方法
JP4694782B2 (ja) 2002-12-02 2011-06-08 財団法人国際科学振興財団 半導体装置、その製造方法、及び、半導体表面の処理方法
AU2003264642B2 (en) * 2002-12-02 2009-08-06 Tadahiro Ohmi Semiconductor Device and Method of Manufacturing the Same
JP2004356114A (ja) * 2003-05-26 2004-12-16 Tadahiro Omi Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路
JP4066916B2 (ja) * 2003-09-08 2008-03-26 株式会社村田製作所 力学量センサ
WO2007088848A1 (ja) * 2006-02-01 2007-08-09 Tohoku University 半導体装置の製造方法及び半導体表面のマイクロラフネス低減方法

Also Published As

Publication number Publication date
SG124265A1 (en) 2006-08-30
US20040108575A1 (en) 2004-06-10
KR101163429B1 (ko) 2012-07-13
CN1510755B (zh) 2010-08-25
US8183670B2 (en) 2012-05-22
TW200416862A (en) 2004-09-01
US20070145535A1 (en) 2007-06-28
KR101232470B1 (ko) 2013-02-12
CA2451887A1 (en) 2004-06-02
KR20040048361A (ko) 2004-06-09
US7179746B2 (en) 2007-02-20
AU2003264642A1 (en) 2004-06-17
EP1427003A2 (en) 2004-06-09
KR20120024923A (ko) 2012-03-14
CN1510755A (zh) 2004-07-07
US20120208375A1 (en) 2012-08-16
EP1427003A3 (en) 2005-03-02
AU2003264642B2 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
TWI333236B (en) Semiconductor device and method of manufacturing the same
TWI255009B (en) P-channel power MIS field effect transistor and switching circuit
TWI278115B (en) Semiconductor device and production method thereof
TWI278026B (en) Replacement gate flow facilitating high yield and incorporation of etch stop layers and/or stressed films
JP3187109B2 (ja) 半導体部材およびその製造方法
TWI294665B (en) Forming integrated circuits with replacement metal gate electrodes
US20070029627A1 (en) Reducing the dielectric constant of a portion of a gate dielectric
JP2002359247A (ja) 半導体部材、半導体装置およびそれらの製造方法
TW201017776A (en) Method for making a semiconductor device
TW201115635A (en) Method for manufacturing SOI substrate and SOI substrate
TW201243905A (en) Method for forming a pattern and a semiconductor device manufacturing method
TW200418105A (en) SOI structure with recess resistant buried insulator and manufacture method thereof
TW201029050A (en) Method of forming a semiconductor layer
TW200537647A (en) Semiconductor device, producing method of semiconductor substrate, and producing method of semiconductor device
US20050191808A1 (en) Method for removing nanoclusters from selected regions
US8476147B2 (en) SOI substrate and manufacturing method thereof
CN105097534B (zh) 一种制作半导体器件的方法
JP3437540B2 (ja) 半導体部材及び半導体装置の製造方法
US7468325B2 (en) Method of cleaning silicon nitride layer
JP4694782B2 (ja) 半導体装置、その製造方法、及び、半導体表面の処理方法
CN113745220B (zh) 半导体器件及其形成方法
CN107910373A (zh) 制造半导体装置的方法
US10961487B2 (en) Semiconductor device cleaning solution, method of use, and method of manufacture
TWI236150B (en) Method of forming field effect transistor and structure formed thereby
CN104425231B (zh) 一种半导体器件的制备方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees