TWI286835B - ESD protection circuit for a semiconductor integrated circuit - Google Patents
ESD protection circuit for a semiconductor integrated circuit Download PDFInfo
- Publication number
- TWI286835B TWI286835B TW091105091A TW91105091A TWI286835B TW I286835 B TWI286835 B TW I286835B TW 091105091 A TW091105091 A TW 091105091A TW 91105091 A TW91105091 A TW 91105091A TW I286835 B TWI286835 B TW I286835B
- Authority
- TW
- Taiwan
- Prior art keywords
- diffusion layer
- well
- type
- conductivity type
- heavily doped
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 80
- 238000009792 diffusion process Methods 0.000 claims abstract description 285
- 238000002955 isolation Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 8
- 230000003068 static effect Effects 0.000 claims description 5
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 239000002689 soil Substances 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims 2
- 150000004706 metal oxides Chemical class 0.000 claims 2
- HIZCTWCPHWUPFU-UHFFFAOYSA-N Glycerol tribenzoate Chemical compound C=1C=CC=CC=1C(=O)OCC(OC(=O)C=1C=CC=CC=1)COC(=O)C1=CC=CC=C1 HIZCTWCPHWUPFU-UHFFFAOYSA-N 0.000 claims 1
- 241001122767 Theaceae Species 0.000 claims 1
- 239000000428 dust Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 44
- 239000000463 material Substances 0.000 description 34
- 102100040678 Programmed cell death protein 1 Human genes 0.000 description 25
- 230000003071 parasitic effect Effects 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910017052 cobalt Inorganic materials 0.000 description 8
- 239000010941 cobalt Substances 0.000 description 8
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 8
- 238000009413 insulation Methods 0.000 description 8
- NSRGWYQTFLSLOJ-UHFFFAOYSA-N antimony;cobalt(3+) Chemical compound [Co+3].[Sb] NSRGWYQTFLSLOJ-UHFFFAOYSA-N 0.000 description 7
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 6
- 102100025292 Stress-induced-phosphoprotein 1 Human genes 0.000 description 5
- 101710140918 Stress-induced-phosphoprotein 1 Proteins 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 101000658644 Homo sapiens Tetratricopeptide repeat protein 21A Proteins 0.000 description 4
- 102100034913 Tetratricopeptide repeat protein 21A Human genes 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 4
- -1 arsenic ions Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910001347 Stellite Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- AHICWQREWHDHHF-UHFFFAOYSA-N chromium;cobalt;iron;manganese;methane;molybdenum;nickel;silicon;tungsten Chemical compound C.[Si].[Cr].[Mn].[Fe].[Co].[Ni].[Mo].[W] AHICWQREWHDHHF-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 229910001922 gold oxide Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 210000004508 polar body Anatomy 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 101100311260 Caenorhabditis elegans sti-1 gene Proteins 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 101710089372 Programmed cell death protein 1 Proteins 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001868 cobalt Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- IAOQICOCWPKKMH-UHFFFAOYSA-N dithieno[3,2-a:3',2'-d]thiophene Chemical compound C1=CSC2=C1C(C=CS1)=C1S2 IAOQICOCWPKKMH-UHFFFAOYSA-N 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000006138 lithiation reaction Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- CXXKWLMXEDWEJW-UHFFFAOYSA-N tellanylidenecobalt Chemical compound [Te]=[Co] CXXKWLMXEDWEJW-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Thyristors (AREA)
Description
1286835 五、發明說明（1) '〜- 本發明是有關於半導體積體電路的靜電放電（esd) 保護電路，適合用在避免内部元件因靜電放電（UD)產 生的突波或其他類似的情況而損壞。此發明特別針對半 體積體電路的靜電放電保護電路的保護效能做提昇。 半導體積體電路（ICs )必須具有對因為1(：輸入/輸 出端的靜電放電（ESD )所產生的電壓突波或電流突波^ 承受力。一般來說’為了遠到這個要求，靜電放電保護 路會連接到1C的輸入/輸出端。第ία圖是一個習知技術的 靜電放電保護電路結構剖面圖，第1 β圖是其等效電路圖。 參考第1Α圖，在習知技術的靜電放電保護電路中，一 Ρ型半導體材料磊晶層102沉積在ρ型半導體材料基板1〇1 上，最上面分別是一Ν井NW101及一ρ井!^1〇1形成表面。 Ν井NW101及Ρ井PW101之間是一η型重摻雜擴散層⑽丨以。牡 除了η型重摻雜擴散層ND1 Of外，還有一„型重摻雜 散層ND101在Ν井NW101的表面上。在〇型重摻雜擴散層、 〇1〇2與n型重摻雜擴散層_1〇1之間有一層p型重摻胃雜 散層PD101。因為淺溝隔離層效應，這些擴散層彼此是= 緣不導電的。 另一方面，除了η型重摻雜擴散層ND1〇2外，還有— η 型重摻雜擴散層0103以及離η型重摻雜擴散層!^1〇2較 _ 的一Ρ型重摻雜擴散層PD102在？井1^1〇1的表面上。η型重 摻雜擴散層ND103與ρ型重摻雜擴散層pD1〇2也因具有另一 淺溝隔離層而使得彼此是絕緣不導電的。在p型半導體 ， 料磊晶層102上，一導電層104被放置在介於n型重摻雜擴 _
2143-4709-PF(N).ptd 第4頁 1286835 五、發明說明（2) 散層ND102及η型重摻雜擴散層ND103之間，導電層1〇4與它 們之間隔著一介電層（未標示）。這樣的結構形成了一個 π通道的金氧半場效（MOS )電晶體，導電層104即是閘極 端點，η型重摻雜擴散層ND1 03即是源極端點，^型重摻雜 擴散層ND1 0 2即是汲極端點。 輸入/輸出端I/O連接到重摻雜擴散層與ρ型 重摻雜擴散層PD101，而導電層104及η型重摻雜擴散層 ND103和ρ型重摻雜擴散層PD102則連接到一接地端GND。 如第1B圓所示，在這樣的靜電放電保護電路中，p型 重摻雜擴散層PD101 、N井〇101與P井Pffl〇i構成了 一個電 晶體Trl。同樣地，N井NW101、P井PW101與n型重摻雜擴散 層ND103構成了另一個電晶體Tr2。也就是說，ρ型重摻雜 擴散層PD101 、N井〇101、P井PW101和η型重摻雜擴散層 ND103構成一矽控整流器（SCR) 井NW101及ρ井PW101分 別具有寄生電阻Rnw與Rpw。 當一個相對於接地點正的突波進入輸入/輸出端丨/〇 時，在NMOS電晶體的汲極（n型重摻雜擴散層⑽丨〇2 )與通 道（Ρ井P W1 0 1 )之間發生了一個崩潰，接著產生一個觸發 電流Itrig從η型重摻雜擴散層ND101經由Ν井NW101、η型 重摻雜擴散層ND102與Ρ井PW101流向接地端GND。Ν井NW101
的電位因為寄生電阻Rnw的關係變得比輸入/輸出端1/〇 低，而P井PW1 01的電位則因為寄生電阻Rpw的關係變得比 接地點高。然後，由P型重摻雜擴散層p D1 〇 1、N井N W1 0 1、 ρ井pwi οι和n型重摻雜擴散層ND103構成的矽控整流器SCR
2143-4709-PF(N).ptd 第5頁 1286835 五、發明說明（3) ---- 即啟動。此時，一大電流iscr從輪入/輸出端1/〇流向接 地端GND。結果，這個加至輸入/輪出端1/()的突波就從接 地端GND釋放，而不會對内部電路造成損壞。 類似這樣的靜電放電保護電路的例子被發表在日本專 利出版物Laid-Open NO.Hei.10-313110，美國專利 N0.5465189及”1990 Symposium on VLSI T:chn〇1〇gy 6Β-5”ρ· 75—76 等等。 第2 Α圖是另一種習知技術的靜電放電保護電路結構的 剖面圖，而第2B圖為其等效電路圖。這樣的靜電放電保護 電路被發表在美國專利NO· 54651 89。現在參考第2A圖及第 2B圖，在該習知技術的靜電放電保護電路中，重摻雜 擴散層ND1 0 1沒有連接到輸入/輸出端丨/〇而是連接到電源 供應電壓端VDD。輸入/輸出端丨/〇只連接到p型重摻雜擴 散層PD 1 0 1。除了這點不同，此習知技術的靜電放電保護 電路與第1A圖及第1B圖中的靜電放電保護電路具有相同的 結構。
在上述的的靜電放電保護電路中，矽控整流器（SCR )的正極與負極間具有NM〇s電晶體的汲極（n型重摻雜擴 散層ND 102 )。攻樣使得正極與負極間的距離^^變得相 當長，大約2〜3 ，即使應用了 〇· 18 生產技術來製 造，也無法得到夠好的靜電放電（ESD)效能。這是因為 石夕控整流器fSCR)的放電能力因變長而降低。 第3A圖疋另一種習知技術的靜電放電保護電路結構的 剖面圖，而第3B圖是它的等效電路圖。現在參考第3八圖及
2143-4709-PF(N).ptd 第6頁 1286835 五、發明說明（4) 第3B圖，與第2A圖及第2B圖中的靜電放電保護電路比較， 一η型重摻雜擴散層ND104取代了 NMOS電晶體及p型重摻雜 擴散層PD102，以及一個淺溝槽絕緣結構STI配置在ρ型重 摻雜擴散層PD101及η型重摻雜擴散層ND104之間。η型重 摻雜擴散層ND104連接到接地端GND。除此之外，Ν井NWl(n 延伸到介於ρ型重掺雜擴散層PD1 01及η型重掺雜擴散層 ND104之間的淺溝槽絕緣結構STI之下。此靜電放電保護電 路的其他結構與第2Α圖及第2Β圖中的靜電放電保護電路相 同0
在第3Α圖及第3Β圖所示的靜電放電保護電路中，因為 沒有η型重摻雜擴散層在Ν井NW1 0 1及Ρ井PW1 〇1之間，所以 正極與負極間的距離L s c r可以被縮短。
然而，這個靜電放電保護電路有以下的缺點。在第 ΙΑ、1B圖與第2A、2B圖中所示的靜電放電保護電路中， NMOS電晶體的汲極也就是η型重摻雜擴散層ND1〇2與？井 pwiοι的邊界上的崩潰會變成矽控整流器SCR的觸發電壓 (Vtrig )。上述中的崩潰可以用改變NM〇s電晶體的結構 來作控制，而矽控整流器SCR的觸發電壓可以設定得比電 路可谷心的電壓低，用以保護連接到輸入/輸出端I / 〇的 電路。然而，矽控整流器（MR)因具有長距離的^^使 得它的放電能力很差，所以矽控整流器（SCR )必須作成 較大尺寸以滿足靜電放電的效能。結果，這個靜電放 濩電路的寄生電容變得很大，使得這個靜電放電保護電路 不能應用在一個高速介面電路上。
1286835 五、發明說明（5) 而第3A圖及第3B圖所示的靜電放電保護電路可以將 Lscr的距離縮短。但是在這個靜電放電保護電路中’ n' NWUU與P井PWUH的邊界上的崩潰決定了石夕控整流器S(：R的 觸發電壓（Vtng )。這個觸發電壓無法設定得比電路可 容f的電壓低以保護電路，因為N井與p井間的崩潰電壓變 成间達數十伏特。也就是說’被保護的電路會在靜電放 保護電路因發生該崩潰而啟動前就被毁壞。 要同時使靜電放電保護電路的放電能力提昇與減少 Lscr的距離及降低觸發電壓是很難的。可是在最&幾年， 0· 10 CMOS技術已經在半導體電路中被採用，金氧半 體電晶體的閘極氧化層加上内部電路總厚度少於2nm。 種半導體積體電路需要比目前常見的靜電放電保護電 更強放電能力及更低的觸發電壓的靜電放電保護電路來保 護它。 — 此發明的其中-個目標是提供一種同時具有更 能力及更低的觸發電壓應用在半導體積體電路上 電保護電路。 〃肝电苡 鲁 一根據此發明所製應用在半導體積體電路上的 電保護電路包括：一個第一導電型半導體基板；一 基板上第二導電型的井；一個長在第二導電型 導電型的第-擴散層，ϋ連接到焊墊；一 的：： 型井上的㈣電型的第—擴散㉟；一㈤長在上：： 上第二導電型井外的部分的第二導電型的第二擴散 接到一個參考電壓端；以及一個有兩個接頭的觸發^置，
2143-4709-PF(N).ptd 第8頁 1286835 五、發明說明（6) 其中一端連接到第二導電型的第一擴散層，另一端連接到 參考電壓，當兩端的電壓差超過預設的電壓，即可以有電 流流動。
在此發明中，當一相對於參考電壓為正的突波電壓送 到焊墊時，即產生一電壓經由第一導電型的第一擴散層， 第二導電型井，第二導電型的第一擴散層及接線送至觸發 裝置’產生一觸發電流通過觸發裝置。結果使得由第一導 電型的第一擴散層與第二導電型井及第一導電型半導體基 板構成的電晶體啟動，觸發電流即為電晶體的基極電流而 啟動電晶體。所以，由第一導電型的第一擴散層與第二導 電型井和第一導電型半導體基板及第二導電型的第二擴散 層所組成的矽控整流器（SCR )即啟動，然後因為靜電放 電突波產生的一大電流便流向參考電壓端，使加至焊墊上 的突波就因此釋放。 _ 在此發明中，既然觸發裝置是利用接線與第二導電型 的第一擴散層連接，則觸發裝置可以被放置在矽控整流器 SCR的外部。這樣一來，矽控整流器（SCR )的基本長度， 也就是Lscr的距離即可被縮短，靜電放電效能也被增進。 矽控整流器（SC R )的觸發電壓可以藉由改變觸發裝置的 特性來控制，而觸發裝置又可以與矽控整流器SCR獨立設 計，所以觸發電壓就變成一個可調整的參數。然後，這樣 一個用在半導體積體電路的靜電放電保護電路能同時達到 高放電能力與低觸發電壓的要求。結果，送進焊塾的電壓 信號可以有很大的限幅。除此之外，當被保護的電路是具
1286835 五、發明說明（7) —---- 有非常薄的閘極氧化層的〇.1〇//m製程的電路，我們可以 控制觸發電壓使它小於電路可容忍電&。還有，因為矽控 整流益（SCR )的尺寸變小，所以寄生電容也減小，如 此’這個靜電放電保護電路可以應用在高速介面電路。 、在此發明中，焊墊經由第一導電型的第一擴散層與第 一導電型井及第二導電型的第二擴散層連接到觸發裝置， 如此可以避免觸發裝置在矽控整流器（S(：R )啟動前就毁 壞的可能。
如果有一電流直接從焊墊流向觸發裝置，而不流向石夕 控整流器（SCR )的電晶體，則電晶體就不會產生基極電 流。相反地，此發明中這個電流會從焊墊流向組成矽控整 流器SCR的電晶體的基極，這樣，當突波送至焊墊時，石夕 控整流器（SCR )就可以馬上啟動。
根據此發明，觸發裝置可以設置在石夕控整流器（S c R )的外部’因為觸發裝置是經由一金屬線連接到矽控整流 器（SCR )裡電晶體的基極。所以矽控整流器（)的基 本長度可以減小而靜電放電效能就能提昇。另外，既然矽 控整流器（S C R )的觸發電壓可以藉由改變觸發裝置的特 性來控制’則觸發電壓可以設定成所期望的值。結果，送 進輸入/輸出端I/O的電壓信號可以有报大的限幅。即使 是有很薄的閘極氧化層的〇· 1 〇 V m製程金氧半（)電 路，這個電路也能保護它免於被燒毀。 實施例 現在要參考所附圖示明確地描述根據此發明而具體化
1286835 五、發明說明（8) =靜電放電保護電路。第4圖是根據此發明的第一種具體 實施例靜電放電保護電路結構的剖面圖，第5A圖是它的等 效電路圖，而第5B圖是它的電路佈局圓。 在此實體中’就如第4、5A以及5B圖所示，一p型半導 體材料磊晶層2，沉積在p型半導體材料基板1上，一N井在 P型半導體材料蟲晶層2表面上形成。淺溝隔離絕緣（$ τ I )層STI1-STI3分別被設置在N井NW1的中間及兩侧邊緣。n 井NW1上，n型重摻雜擴散層〇1 (第二導電型的第一擴散 層）介於STI1及STI2間，ρ型重摻雜擴散層pD1 (第一導電 型的第一擴散層）介於STI2及ST 13間。矽化物層si與S2分_ 別形成η型重摻雜擴散層ND1與ρ型重摻雜擴散層pDi之 上0 一P井PW1在絕緣層STI3下與N井NW1相鄰，而另一ρ井 PW2則是ρ型半導體材料層2上，STI3底部以外的其他範 圍。P井PW2的邊緣是淺溝隔離絕緣（STI )層STI4與 STI5。口型重摻雜擴散層PD2被設置在STI4與STI5之間，一 具有擴張結構的η通道金氧半導體電晶體籠〇s設置在st 13 與ST I 4之間的範圍。換句話說，η型重摻雜擴散層ν D2與 ND3分別相鄰於隔離淺溝槽絕緣結構STI3與STI4，η型擴散 層ND5與ND6分別相鄰於ND2與ND3，矽化物層S3與S4分別覆 蓋在η型重摻雜擴散層ND2與ND3上，閘極介電層3沉積在η 型擴散層ND5與ND6之間的通道範圍上，此通道長〇. 2 am。 閘極電極4設置在介電層3上，周圍包覆著側壁5，上面覆 ^ 蓋著石夕化物層S6，石夕化物層S5覆蓋在ρ型重摻雜擴散層pj)2 -
2143-4709-PF(N).ptd 第11頁 1286835 五、發明說明（9) 上方。>5夕化物層S 1 - S 6可能是石夕化始或碎化鈦所製成的。 在整個表面上有一層内介電層（未顯示），在一般操 作中，有一電源供應電壓VDD約1 . 5V經由介電層上的接孔 接至矽化物層S1與S4。也就是矽化物層S1與S4連接一條金 屬線Ml。矽化物層S3、S5與S6連接到接地端GND，而矽化 物層S2連接到輸入/輸出端I/O。輸入/輸出端I/O連接到 内部電路（被保護的電路）。換句話說，輸入/輸出端 I/O經由p型重摻雜擴散層PDl、n井NW1、n型重摻雜擴散層 ND1和金屬線Ml連接到金氧半導體電晶體NM〇s，nm〇S的作 用是個觸發裝置。金屬線的材料是純金屬或合金，例如鋁 (A1 )或銅（Cu )。 參考第5所圖示，這個根據此發明具體實施例的靜電 放電保護電路中，P型重摻雜擴散層pD1、1^井,1、]?井1^1 與P型磊晶層2構成一個電晶體？]：i。同樣地，N井_1、p Pffl、n型重摻雜擴散層_2與1)型磊晶層2構成另一個電晶 體ΤΓ2。也就是說，p型重摻雜擴散層pM 1井_吖井 PWM〇n型重摻雜7散層ND2構成一個矽控制整 )井閜丨及？井PW!分別具有寄生電阻Rnw與Rpw/ 參考第4、5 Δ以及5 B圖，以下胳紐雜 -種具體實施例裝置的操作一下將.解//據本發明的第 的靜電放電突波施加於輸入/二二相對於接地點GND正 晶體NMOS的汲極擴散層（^型兩％ 〇，金氧半導體電 層ND6)與通道（ρ型半導體好擴散層ND3與η型擴散 潰。因此，產生了-個觸發晶層2 )之間即發生崩 货電流Itng流過由ρ型重摻雜擴
1286835 五、發明說明（10) 散層PD1、N井irn、n型重摻雜擔 、 型重摻雜擴散層〇3與!1型擴散声、/曰、汲極擴散層（n 材料磊晶層2 )組成的路徑。觸曰發：通道(P型半導體 擴散層PD1、N井NW1及P井PW1。*金"$ :P型重摻雜 U// 時，…電晶體就被啟動了。 备P-N-P電曰曰體啟動，N-P-N電晶體也被啟動了。因此， P型重摻雜擴散層PD1、N井Nffl、f^pwi、p型半導體材 磊晶層2與!！型重摻雜擴散層ND2所組成的 UOO也被啟動了。此時，會產生一大電流丄整/二人 /輸出端I/O流向接地點GND。這個加至輸入/輸出端1/() 的犬波就這樣釋放，而不會造成内部電路的損壞。 在第一種具體實施例中，靜電放電保護電路所產生的 寄生電容只有在P型重摻雜擴散層PD1與N井NW1的邊界區域 存在。然而這些邊界區域非常小，所以在幾個幻以吡…等 級的高速操作是可以實現的。此外，既然金氧半導體電晶 體NMOS是藉由一條金屬線M1連接到n型重摻雜擴散層帅1， 則金氧半導體電晶體NMOS可以放置在一個適合的位置。如 此，I s cr流過的距離，也就是ρ型重摻雜擴散層pD工與ρ井 PW1的距離就可以縮小成比n井腳1的深度更短。前面說的 就是距離Lscr，舊技術製作約2-3 " m，而現在可以被縮短 成〇· 6 /zm。這樣的矽控制整流器（SCr )尺寸小又具有很 好的靜電放電效能。 接下來將描述根據第一種具體實施例靜電放電保護電 第13頁 2143-4709-PF(N).ptd 1286835
路的製造方法。第6A-6C與7A-7B圖是根摅+欢口 n ^ ^ ^ ^ ® ^ 據此發明的第一種 具體貝％例裝置的母一製造步驟的結構剖面圖。 首先，如第6A圖所示，隔離淺溝槽絕緣二 STI1-STI5被選擇性地放置在事先沉積P型半^ 層2的p型半導體材料基板1±。 接著，如第6B圖所示，選擇性地利用離子佈植使N NW1從STI3的底部中間延伸到STI1的底部，卩井{^1從3丁13 的底部中間向另一邊延伸到STI3底部邊緣，p井pw2則是隔 離絕緣裝置ST4底部到STI5底部的範圍井NW1與p井pffl 的雜質濃度大約為5 X 1017/cm3。 ^
接著，如第6C圖所示，閘極介電層3與閘極電極4被選 擇性地沉積在STI3與STI4所形成的範圍之内。然後，n型 擴散層ND5與ND 6用離子佈植方式在上述範圍内形成，閘極 介電層3與閘極電極4的作用就‘同遮蔽物。在這次離子佈 植中，砷離子以5 X 1014/cm2的注入速度及5keV的加速能量 進行佈植。 下一步驟中’如第7 A圖所示，在隔離淺溝槽絕緣結構 STI1與STI2之間的η型重摻雜擴散層ND1、在隔離淺溝槽絕 緣結構STI2與STI3之間的p型重摻雜擴散層pdi及在隔離淺 溝槽絕緣結構S T I 4與S T I 5之間的p型重摻雜擴散層p d 2都是¥ 用離子佈植的方式形成。佈植重掺雜擴散層ND1時，珅 離子以5x 1015/cm2的注入速度及i〇kev的加速能量進行佈 植。佈植p型重掺雜擴散層PD1及PD2時，硼離子以5x 1015/cm2的注入速度及5keV的加速能量進行佈植。
2143-4709-PF(N).ptd 第14頁 1286835 wmKmmmmmmmmmmmmrnmmmmmmmmmmmmmmmmm 五、發明說明（12) 接下來如第7B圖所示，矽化鈷層S1在η型重摻雜擴散 層ND1上形成，矽化鈷層S2在ρ型重摻雜擴散層pj)j[上形 成，矽化鈷層S3在η型重摻雜擴散層ND2上形成，矽化始層 S4在η型重摻雜擴散層〇3上形成，矽化鈷層S5在ρ型重摻 雜擴散層PD2上形成，矽化鈷層S6在閘極電極4上形成。^然 後再放上了層内介電質薄層覆蓋整個表面，接孔在介電質 薄層上，並接上焊線。輸入/輸出端丨/〇連接到矽化鈷層 S2 ;電源供應電壓VDD約1 · 5 V經由介電層上的接孔連接至 石夕化銘層S1與S4;矽化姑層S3、S5與S6連接到接地端 GND。以上就是第一種具體實施例靜電放電保護電路的製 造過程。 窃接下來要描述根據此發明的第二種具體實施例。第8八 圖疋根據第二種具體實施例靜電放電保護電路結構的剖面 圖，而第8B圖是它的等效電路圖。然而，在第8A圖中，隔 離絕緣一裝i、矽化物層、閘極介電層及周圍側壁等都在第 4圖標示過，所以不再標示。 在这具體實施例中，參考第8人與⑽圖，p型半導體材 ^成晶層2沉積在P型半導體材料基板1上，N井NW1在它的 p^ t ^成。隔離絕緣裝置（未顯示）配置在Ν井’的中 二Γ。ϋ型重摻雜擴散層⑽1及ρ型重摻雜擴散層⑼1分 區域裡。Ρ玺半導體材料磊晶層2上由隔離絕緣裝置分隔的 二重：雜擴散層肋3配置在ρ型半導體材料磊晶層2上 、 的區域’與ρ型重摻雜擴散層PD1將η型重摻雜 2143-4709-PF(N).ptd 第15頁 1286835 五、發明說明（13) 擴散層N D1夾在中間；而 雜擴散層NDUfn型重摻 f雜擴散層汕2，與η型重摻 擴散層02與ND3的作用1 = 1日ND3夾在中間。η型重摻雜 極擴散層與汲極擴散；:1；^金氧半導體電晶體NM0S的源 的區域則是通道擴^長擴散_2_3之間 顯示）設在通道區域上閉極介電層（未 上。 以及閘極電極4則在閘極介電層 的摻擴/層⑽7配置在p型半導體材料蟲晶層2上
重摻雜擴的區域’與n型重推雜擴散層削將口型 "^ ^ 夾在中間；而P型重摻雜擴散層PD2，與P 型重換雜擴散層PDMn型重摻雜擴散層謝夾在中間。石夕 化物層（未顯不）& 了覆蓋在[1型重摻雜擴散層剛、 ND2、_與腳7上’也覆蓋在P型重摻雜擴散層PD1與PD2。 内/1電層（未顯示）覆蓋住-整個表面，電源供應電壓 VDD經由介電層上的接孔連接至n型重摻雜擴散層仙i與 ND3 11型重摻雜擴散層ND1透過一金屬線Ml連接重摻雜 擴散層ND3，接地端GND連接到閘極電極4、η型重摻雜擴散 層ND2、η型重摻雜擴散層〇7與ρ型重摻雜擴散層⑼？。輸 入/輸出端I/O連接到ρ型重摻雜擴散層PD1。輸入/輸出 端I /0也連接到内部電路（被保護的電路）。p井可被設置 在P型半導體材料磊晶層2上的N井NW1外的某一區域。 參考第8 B圖，這個根據此發明具體實施例靜電放電保 護電路中，ρ型重摻雜擴散層PD1、N井NW1與ρ型磊晶層2構 成一個電晶體T r 1。同樣地，N井N W1、η型重摻雜擴散層
I 2143-4709-PF(N).ptd 第16頁 1286835 五、發明說明（14) 與p型磊晶層2構成另一個電晶體卜2。 ★、， 重摻雜擴散層PD1、N井NW1、n型重摻爲二°兄，p 1 b &? m ^ t雜擴散層ND7與p型磊 = 夕Γ整流器（SCR) °N咖及p型蟲晶 W八有寄生電阻Rnw與Rpw。 ^第8A以及，以下將解釋根 具體實施例裝置的操作。舍一個相斟认从 /3们弟一種 電放電突波送入輸入/輸“"。相對 ==?散層（n型重摻雜擴散_3)與通道'p型 丰導鱧材料蟲晶層2)之間發生崩冑。因此，產生了 ^流Itrig流過由p型重掺雜擴散層？1)1 1井_ η型重 散獅！ ”及極擴散層（n型重#雜擴散層nd3)與 通道（P型半導體材料磊晶層2 )組成的路徑。
Itrig形成了 一條從P_N_p電晶體的射極到基極的電流: 徑，包括了Ρ型重摻雜擴散層PD1、N井NW1及p型半導體材 料，晶層2。當金氧半導體電晶體NM〇s如同一觸發裝置發 生崩潰時，P-N-P電晶體即被啟動了。當p_N_p電晶體啟 動，N-P-N電晶體也被啟動。因此，由卩型重摻雜擴散層 PD1 N井NW1、ρ型半導體材料磊晶層2與11型重摻雜擴散層 ND7所組成的矽控制整流器（SCR )也被啟動。在此時，會 產生一大電流Iscr由輸入/輸出端1/〇流向接地點GND。這 個加至輸入/輸出端I/O的突波就被釋放，而不會造成内 部電路的損壞。 跟第一種實體比杈’這個實體並沒有限制金氧半導體 電晶體NMOS的位置，因為金氧半導體電晶體NM〇s的源極 2143-4709-PF(N).ptd 第17頁 1 1286835 五、發明說明（15) U型重摻雜擴散層ND2)與矽控制整流器（SCR)的 沒有接在一起。 、 接著，以下將描述根據此發明的第三種具體實施例。 第9A圖是根據此發明的第三種具體實施例靜電放電保蠖電 路結構的剖面圖，而第9B圖是它的等效電路圖。然而，在 第9A圖中’如同第8A圖，隔離絕緣裝置、碎化物層、閉極 介電層及周圍側壁等都在第4圖提過，所以不再標示。 在這具體實施例中，參考第^與㈣圖，與第二種且體 實施例比較，N井NW2配置在p型半導體材料蟲晶層2Λη型 重摻雜擴散層ND7及ρ型重摻雜擴散層pD2之間，而Ν井 層η型重掺雜擴散層咖。有—石夕化物層（未顯示） 覆盖在η型重摻雜擴散層ND8 ’這層矽 輸出端!/〇。也就是輸入/輸出端1/〇除了連接摻/ 擴散層ND8也連接了 p型重摻雜振散層m及内部電路（未 雜擴散層PD2、p型半導體材料遙晶層卜 井N=n型重摻雜擴散層_組成了一個P_N接面二極體 D7。此具體實施例實體i 體相同。 I體其他的構造與第二種具體實施例實 現在參考第9 A Q D ran M t f M / 圖，以下將解釋根據本發明的第三 種具體實施例裝置的極从 . ^ , 靜電放電突波施加輪0^·：固，對於接地點GND正的 端I/O的靜電放電突波的摆輸’此加至輸入/輸出 種具體實施例是相同的一及呆遵電路的方式’與第二 電放電突波施加輪相對於接地脚D負的靜 輪出‘I/O，由p型重摻雜擴散層
第18頁 1286835 五、發明說明（16) PD2、p型半導體材料蠢晶層2、N井NW2與η型重換雜擴散層 ND8組成的Ρ-Ν接面二極體D7即啟動。於是這個負的靜電放 電突波就經由Ρ-Ν接面二極體D7被釋放到接地點GND，内部 電路就免於受到此負靜電放電突波影響。 跟第二種具體實施例比較，這個具體實施例可以保護 内部電路免於受到這個負的靜電放電突波影響。此外，因 為負極Ρ型重摻雜擴散層PD2也就是Ν-Ρ-Ν電晶體的基極被 設置在Ν井NW2内，使PD2與η型重掺雜擴散層腳7也就是矽 控制整流器（SCR)分隔開了，所以Ν-Ρ-Ν電晶體的效能增 進了。 接著’以下將描述根據此發明的第四種具體實施例。 第1 Ο Α圖是根據此發明的第四種具體實施例靜電放電保護 電路結構的剖面圖，而第10B圖是它的等效電路圖。然 而’在第10A圖中，如同第8A與9A圖，隔離絕緣裝置、矽 化物層、閘極介電層及周圍側壁等都在第4標圖示過，所 以不再標示。
—在這具體實施例中，參考第10A與1〇B圖，與第三種具 體實施例比較，在η型重摻雜擴散層〇2與閘極電極4間插 入一 $阻R1，而11型重摻雜擴散層ND3與閘極電極4間插入 電今C1。也就疋在金氧半導體電晶體隨〇s的源極區與閘 極電極之間及汲極區與閘極電極之間分別連接一電阻及一 電容。這具體實施例其他的構造與第三種具體實施例相 跟第三種具體實施例比較，這個具體實施例中金氧半
1286835 五、發明說明（17) ' -----—-- 導體電晶體NMOS的崩潰電壓可以降得較低，因為閘極盎 極之間的電容耦合效應。所以矽控制整流器（scr )的觸〆 發電壓\trig就被降低了，可以更可靠地保護内部電路。 接著，以下將描述根據此發明的第五種具體實施例。 第1 1 A圖是根據此發明的第五種具體實施例靜電放電保護 電路結構的剖面圖，而第11B圖是它的等效電路圖。然w 而，在第11A圖中，隔離絕緣裝置、矽化物層、閘極介、電 層及周圍側壁等都在第4圖標示過，所以不再標示。 在這具體實施例中，參考第ΠΑ與11B圓，與第四種具 體實施例比較，在閘極電極4與一電阻以和電容Cl連接的、 焊墊N之間插入三個串聯的反向器9a、9b&9c，這具體實 施例其他的構造與第四種具體實施例相同。第五種具體實 施例f第四種相似，金氧半導體電晶體NM〇s的崩潰電壓可 以降得較低’以及觸發電壓Vtrig也被降低。還有，這具 體=施例中奇數的反向器9a、9b及以是彼此串聯的，而這 包含反向器9a、9b及9c的電路可以用一延遲電路來取代 它’用來延遲信號進入電阻R1和電容C1連接的焊墊n。 接著’以下將描述根據此發明的第六種具體實施例。 第1 2 A圖疋根據此發明的第六種具體實施例靜電放電保護 電路結構的剖面圖，而第12B圖是它的等效電路圖。然 而，在第1 2A圖中，隔離絕緣裝置、矽化物層、閘極介電 層及周圍側壁等都在第4圖標示過，所以不再標示。 在這具體實施例中，參考第12A圖與第12B圖，與第三 種具體實施例比較，第三種具體實施例中的N井〇1被分成
1286835 五、發明說明（18) 三個N井，NW3、NW4和NW5依同方向排成一列。η型重摻雜 擴散層ND1與ρ型重摻雜擴散層PD3配置在Ν井NW3的表面，η 型重摻雜擴散層ND9與ρ型重摻雜擴散層PD4配置在Ν井NW4 的表面，η型重摻雜擴散層ND10與ρ型重摻雜擴散層PD1配 置在Ν井NW5的表面。η型重摻雜擴散層ND1、ρ型重摻雜擴 散層PD3、η型重摻雜擴散層ND9、ρ型重摻雜擴散層PD4、η 型重摻雜擴散層ND 10和ρ型重摻雜擴散層PD1等在這一層内 排成一列。ρ型重摻雜擴散層PD3連接到η型重摻雜擴散層 ND9 ’而ρ型重摻雜擴散層PD4連接到η型重摻雜擴散層 ND10。ρ型重摻雜擴散層PD4與ν井〇4構成一Ρ-Ν接面二極 體D10a ’而ρ型重摻雜擴散層pD3與ν井NW3構成一 Ρ-Ν接面 二極體Dl〇b。Ρ-N接面二極體D10a和D10b限制了電流方向 從輸入/輸出端I/O流向電源供應電壓端VDD。N井，、 NW4和NW5分別具有寄生電阻Rnw3、Rnw4和Rnw5。這具體實 施例其他的構造與第三種具體實施例相同。 • 跟第三種具體實施例比較，這個具體實施例在輪入/ 輸出端I/O與電源供應電壓端VDD之間有數個二極體，這 一來’當電源供應電壓降至與接地點電壓相同，如果=’ 加至輸入/輸出端I/O的輸入信號電壓低於使這些二極體固 導通的電壓，則不會有電流流過輸入/輸出端丨/〇至嗎 供應電壓端VDD而避免内部電路發生故障，也就是實現/故 障保險功能。還有，二極體的數量須根據信號電 來決定。 〜寺級 接著，以下將描述根據此發明的第七種具體實施例
第21頁 2143-4709-PF(N).ptd 1286835
1具體實施例是第六種與第四種具體實施例的結合。愈第 m第六種具體實施例比較，在〇型重摻雜擴散層_ =極電極4間有-電⑮，_型重摻雜擴散㈣ =4間有-電容。也就是在金氧半導體電晶體剛s的源 極區與閘極電極4之間及汲極區與閘極電極4之間分別連接 了一電阻及一電容。這具體實施例其他的構造與第六種且 體實施例相同。 a 跟第六種具體實施例比較，這個具體實施例中金氧半 導體電晶體NMOS的崩潰電壓可以降得較低，因為閘極與汲 極之間的電容耦合效應。所以矽控制整流器（SCR )的觸 發電壓Vtrig被降低，可以更可靠地保護内部電路。 ^接著，以下將描述根據此發明的第八種具體實施例。 這具體實施例是第六種與第五種具體實施例的結合。與第 七種具體實施例比較，在閘極電極4與一電阻r 1和電容[1 連接的焊墊N之間插入三個串聯的反向器，這具體實施例 其他構造與第七種具體實施例相同。 接著’以下將描述根據此發明的第九種具體實施例。 這具體實施例與第三種具體實施例不同的地方，就是N井 NW1沒有連接到電源供應電壓端VDD。其他的構造與第三種 具體實施例相同。此具體實施例避免金氧半導體電晶體 NMOS因受到電源供應電壓端VDd與接地點GND之間的靜電放 電突波而被破壞，所以金氧半導體電晶體麗〇s的尺寸可以 縮小。此具體實施例和第四種具體實施例一樣，在M〇s電 晶體NMOS的源極區與閘極電極4之間及汲極區與閘極電極4
2143-4709-PF(N).ptd 第22頁 1286835
之間分別連接了一電阻及一電容。此外，與第五種具體實
施例一樣，在閘極電極與一電阻和電容連接的焊塾之間 入數個反向器。 B 接著，以下將描述根據此發明的第十種具體實施例。 這具體實施例是第六種與第九種具體實施例的結合。此具 體實施例與第六種具體實施例不同的地方，就是N井醫丨2 有連接到電源供應電壓端VDD。其他的構造與第六種具體& 實施例相同。此具體實施例也可避免金氧半導體電晶體 NMOS因受到電源供應電壓端VDD與接地點GND之間的靜電放
電突波而被破壞，所以金氧半導體電晶體NM〇s的尺寸可以 縮小。此具體實施例和第七種具體實施例一樣，在金氧半 導體電晶體NMOS的源極區與閘極電極之間及汲極區與閘極 電極之間分別連接了一電阻及一電容。此外，與第八種具 體實施例一樣，在閘極電極與一電阻和電容連接的焊墊之 間插入數個反向器。 接著，以下將描述根據此發明的第十一種具體實施 你J。第1 3圖是根據此發明的第十種具體實施例靜電放電 濩電路結構的剖面圖，而第丨4 A圖是它的等效電路圖，第 14B圖是它的電路佈局圖。
就像第13圖與第14β圖所示，[^井（第二導電型的井 NW1、NW2及NW3被排成一線，而ρ井（第一導電型的井） 3滿在Ρ型半導體材料基板1表面上Ν井外其他的空隙。Ν : NWi、NW2、NW3及卩井”幾乎是具有相同深度。口型重摻雜 、政層PD1 (第一導電型的第一擴散層）與n型重摻雜擴,
1286835 五、發明說明（21) 層ND1 (第二導電型的第一擴散層）配置在N井NW1的表 面，·Ρ型重摻雜擴散層PD3與η型重摻雜擴散層ND3配置在N 井NW2的表面；ρ型重摻雜擴散層PD4與^型重摻雜擴散層 ND4配置在N井NW3的表面。在這層中，p型重摻雜擴散層 PD1、n型重摻雜擴斂層ND1、p型重摻雜擴散層PD3、n型重 換雜擴散層ND3、p型重摻雜擴散層pD4與η型重摻雜擴散層 ND4排成一線，和ν井NW1、NW2、NW3及Ρ井PW排列的方向一 樣。還有，在Ρ井PW上，有一 η型重摻雜擴散層ND2與η型重 摻雜擴散層ND1將ρ型重摻雜擴散層？])1夾在中間，以及ρ型 重摻雜擴散層PD2包住η型重摻雜擴散層ND2和Ν井NW1、 NW2、NW3。也就是如第14Β圖所示，ρ型重接雜擴散層pm 是一個長方形框，η型重摻雜擴散層ND2則是配置在Ν井NW1 與P型重摻雜擴散層PD2間的區域。STI (淺溝隔離絕緣） 層分別设置在各井上沒有擴散層的區域，而矽化物像矽化 鈷或矽化鈦覆蓋在各擴散層表面上。内介電層（未顯示） 覆蓋住整個表面。透過内介電層上的接孔，n型重摻雜擴 散層ND4、n型重摻雜擴散層〇2與1)型重摻雜擴散層pD2連 接到接地端GND，p型重摻雜擴散層PD1連接到輸入/輸出 端I/O ; η型重摻雜擴散層ND1經由一金屬線M2連接到/型重 摻雜擴散層PD3 ; 重摻雜擴散層ND3經由一金屬線…連 接到P型重摻雜擴散層PD4。閘極電極4 ^型 ，。輸入/輸出端1/0連接到内部電路（被保護的層 )° 如第1 4 A圖所不，在這具體實施例的上述結構中p型重
1286835 五、發明說明（22) 摻雜擴散層PD3、N井NW2和η型重摻雜擴散層ND3構成一個 Ρ-Ν接面二極體D2，而ρ型重摻雜擴散層PD4、Ν井〇3 型 重摻雜擴散層ND4構成一個Ρ-Ν接面二極體D3。二極體…與 D3構成一個觸發裝置。p型重摻雜擴散層？1)1、N井NW1與p 井PW構成了一p_N-P電晶體Trl。同樣地，N井而！、ρ井” 與η型重摻雜擴散層ND2構成了一Ν-Ρ-N電晶體Tr2。也就是 說，Ρ型重摻雜擴散層PD1、Ν井NW1、Ρ井PW與η型重摻雜擴 散層ND2構成了一矽控制整流器（SCR) 。1^井而11具有寄' 生電阻Rnwl ; N井NW1與NW1分別具有寄生電阻Rnw2 ^
Rnw3 ; P井PW具有寄生電阻Rpw。 ”
參考第1 3圖、第14A圖、第1 4B圖，以下將解釋根據本 發明的第十一種具體實施例裝置的操作。當一個相對於接 地點GND正的靜電放電突波送入輸入/輸出端1/〇，產生一 個觸發電流I tri g流過兩個串聯且順偏的二極體以及射極 與基極間包括ρ型重摻雜擴散層PD1、N井NW1、〇型重摻雜 擴散層ND1、金屬線M2、p型重摻雜擴散層叩3 1井醫2、n 型重摻雜擴散層ND3、金屬線M3、ρ型重摻雜擴散層？1)4、N 井腳3與11型重摻雜擴散層〇4的路徑。這個觸發電流丨^。 形成了 一個由P-N-P電晶體的射極到基極包括了 p型重摻雜 擴散層PD1、N井NW1與P井PW的電流路徑。二極體…與^如
同-觸發裝置，當它們導通時，p —"電晶體就啟動。當 P-Ν-P電晶體啟動時，包括ν共D 私思MM M D M L ^W1、P井PW與n型重摻雜擴 =Ν二7 ?曰曰曰體也啟動。因此，由Ρ型重摻雜擴散 層m、Ν井隨、……型重摻雜擴散層㈣所組成的石夕
1286835 五、發明說明（23) 控制整流器（SCR )也被啟動。在此時，會產生一大電流 Iscr由輸入/輸出端〗/〇流向接地點GND。這個加至輸入 輸出端I/O的突波就這樣被釋放，而不會造成内部〃路 損壞。 在第十一種具體實施例中，既然二極體〇2與⑽構成的 觸發裝置是經由一金屬線M2連接到井聽1與11型重摻雜 擴散層ND1構成的P-N-P電晶體Trl，則觸發裝置可以被設 置在一個理想的位置，且ρ型重摻雜擴散層PD1到ρ井pw的 距離也就是電流Iscr通過的距離可以變得比n井NW1盥p共 PW 〇 . ^Lscr , ^ % t Λ 2 3 ,. 而現在可以被縮短成約〇 · 6 // m ◊結果，矽控制整流器 (SCR)的放電能力因為Lscr的縮短而增進了，達到高靜 電放電效能的要求。當被保護的半導體積體電路（IC)操 作時，保護裝置的寄生電容就挲於p型重摻雜擴散層與1^井 之間的擴散電容。在這具體實施例中，因為距離Lscr被縮 短’所以矽控制整流器（SCR )具有很強的放電能力。既 然P型重摻雜擴散層的面積縮小而又具有足夠的靜電放電 能力，則寄生電容也可以變小。例如，丨〇〇 V m2的面積對 每一P型重摻雜擴散層來說就夠大，而它的寄生電容只有 1 00 fF ’這對幾G i ga-bps的高速操作來說已經夠小。例 如，這麼高的靜電放電效能提供給HBM (人體放電模式） 約40 00 V，MM (機器放電模式）約4〇〇v，CDM (元件充電模 式）約 1 000V。 ' 我們可以改變觸發裝置（二極體!)2與⑽）的特性來控
2143-4709-PF(N).ptd % 26 I 1286835 五、發明說明（24) 制理想的觸發電壓。這麼一來，送進輪入/輸出端1/〇的 電壓就能有很大的範圍。 還有’既然保護裝置不需要金氧半導體電晶體，則除 了製造内部電路外，不需要再有額外的保護裝置的製造步 驟。換句話說，不用再使靜電放電保護電路的金氧半導體 電晶體的閘極氧化層變更薄，雖然金氧半導體電晶體的間 極氧化層已經可以做到1 9 A的厚度。
當製造根據第十一種具體實施例所製的靜電放電保護 電路時’ N井與P井的摻雜濃度大約是5 X 1 〇n/cm3，而產生 π型重摻雜擴散層時，砷離子是以5x i〇15/cm2的注入速度 及lOkeV的加速能量進行佈植，產生p型重摻雜擴散層時， ’離子是以5 X 1 〇15/cm2的注入速度及5keV的加速能量進行 佈植。以上所提的元素及注入速度不被限制必為上述之 值。
第十一種具體實施例的P-N-P電晶體的基極與接地端 GND之間使用了兩個p — N接面二極體。然而，二極體的數量 可以依送至輸入/輸出端丨/0的信號電壓和P — N接面二極體 操作時的壓降之間的關係來決定，例如約1 · 5 V的信號電 壓’使用兩個P-N接面二極體就夠了，如果是2· 5V則大約 需要四個。一般操作中，最佳的電晶體數量可以參考輸入 /輸出端I/O與接地端GND之間的漏電流大小來決定。 接著’以下將描述根據此發明的第十二種具體實施 例。第1 5圖是根據此發明的第十二種具體實施例靜電放電 保護電路結構的剖面圖，而第丨6 A圖是它的等效電路圖，
1286835 —I _ 五、發明說明（25) 第16B圖是它的電路佈局圖。在第13圖與圖14中的第十一 = : = 圖與圖16中的第十二種具體實施例有 特ί，、用且相同標不的兀件，所以這裡將不再描述它們的 在第15圖與第16B圖中的第十二種具體實施例，且 個和N井NW卜NW3及P井PW —樣深度的n井NW4在半導體其 板1的表面上’被N井〇3與N井黯2夾在令間，以及 土 =擴散層㈣覆蓋在上1型重摻雜擴散編^上重 有一矽化物層S。n型重摻雜擴散層ND5經由内介層 顯示）的接孔連接到輸入/輸出端I/O。
并PW上述，結Λ的具體實施例中，P型重摻雜擴散層Ml、P 、p3L半導體材料基板1 、以井〇4與11型重摻雜_散> 騰形/P-N接面二極體D4，如第m圖所示。轉雜擴散層 輸出：丄相：於接地點⑽正的靜電放電突波施加輸入/ 輸出鳊I /0時，就如同第十一種 / 接地點⑽釋放掉H面種：：體f ;例一樣，突波從 靜電放電突沽^ /方 备一相對於接地點GND負的 静1：放電大波鈿加輸入/輸出端1/〇時，貝评 D4順偏，然後突波就從接地點釋放。 妾面一極體 接著，以下將描述根據此發明的第十三種且择眘# :的ί V圖是根據這種具體實施例的靜電放電保護電二 電路圖。在第十三種具體實施例中電= 電接路面。 一^體D5和一保護電路u連接在連接 Π電=的“言號線及連接接地·_線之間PN 接面一極體D6和—保護電路12連接在連接電源供應電壓端 第28頁 2143-4709-PF(N).ptd 1286835 五、發明說明（26) VDD的電源供應線及地線之間。内部電路丨〇 應線及地線之間。保護電路丨丨及丨2的姓構 園"、，、 十-種具體實施例相同。也就是，保；第 N方；接面^體D2和D3還有卜"電日日日 p N電B日體Tr2。構成這些結構的井具有寄生電阻。麸、 而，保護電路12中’以連接電源供應線來取代連 = 輸出端I /0〇 P-N接面二極體D5和06的構造鱼種 實施例中的P-N接面二極體D4相同。 ” 一種〃、體 以上所述的第十三種具體實施例，當不管相 :GND正或負的突波傳至輸入，輸出端1/〇，突波都 :二種具體實施例-樣的方式釋放到接地端⑽。當一相 源：應端VDD正的突波傳至輸入，輸出端ι/〇，保護 P_N接面二極體D6為順偏，然後突波就經 ::濩電路11與P-N接面二極_釋放到電源供應端_。 而备一相對於電源供應端VDD負的突波傳至輸入/輸出端 ’P-N接面二極體D5變為順偏且保護電路12導通，然後 經由P-N接面二極體D5與保護電路12釋放到電源供 。這樣’不論受到相對於電源供應端彻正或負的 犬波，内部電路都能被保護。 ，著，以下將描述根據此發明的第十四種具體實施 · Α Μ Φ十四種具體實施例是採用此發明的一種數位類比結 二雪々路。第1 8圖是根據第十四種具體實施例靜電放電保 J 結構的等效電路圖。在第十四種具體實施例中， -接面二極體D5a *D6a與保護電路lu及i2a與第Μ圖所
1286835 五、發明說明（27) 示一樣，是用來保護執行類比處理的内部電路1 〇a的；而 P N接面一極體D5d和D6d與保護電路lid及12d與第15圖所 示一樣，是用來保護執行數位處理的内部電路1 〇d的。 内部電路1 0 a連接到屬於類比電路的電源供應端VD Da 與接地端GNDa;内部電路1〇 d連接到屬於數位電路的電源 供應端VDD d與接地端GND d。另外，準備了 一條連接到接 地端GND的接地線讓突波釋放，而p —n接面二極體D5a、 D6a、D5d和D6d還有保護電路1 la、1 2a、1 Id及1 2d都連接 到這條接地線。二極體D7a與D8a彼此反方向搞合然後並聯 在連接到接地端GNDa的接地線與連接到接地端GND的接地 線之間；而二極體D7d與D8d彼此反方向耦合然後並聯在連 接到接地端GNDd的接地線與連接到接地端gnd的接地線之 間。 在十四種具體實施例中，它變成可以釋放介於不同電 源供應的線路之間的突波。二極體!)7&、D8a、D7d與!)8廿是 用來避免雜在接地線之間傳遞的。 第一種具體實施例所示的n通道金氧半導體電晶體 NM0S不一定要在ρ型半導體材料磊晶層2上而可以用一ρ井 來取代來包含金氧半導體電晶體NM〇s的通道，而ρ井pwi、 PW2的光罩或其他製造步驟的生產都很簡單。第十五種具 體實施例就是具有包含金氧半導體電晶體NM〇s的通道的ρ 井’ P井PWI、PW2是根據第一種實體所製。第19圖是根據 此發明的第十五種具體實施例的靜電放電保護電路結構的 剖面圖。第1 9圖中的第十五種具體實施例和第4圖中的第
第30頁 2143-4709-PF(N).ptd 1286835 五、發明說明（28) 一種具體實施例有些共同的構成元件，它們具有相同的符 號’這裡將不再描述它們的特性。 第十五種具體實施例中，用p井PW10來取代P井PW1、 PW2 ’PW10從隔離絕緣裝置層STI3底部延伸到STI5底部。 第十五種具體實施例結構中，p型重摻雜擴散層pD i、 N井NW1與P井pwi〇構成一電晶體Tri。同樣地，n井NW1、P 井PW10與n型重摻雜擴散層ND2構成另一電晶體^?。它們 的操作與第一種具體實施例相同。 製造第十五種具體實施例靜電放電保護電路時，取代
P井PW1、PW2的P井pwi〇的製造方法是根據第一種具體實施 例而來的。 接著，以下將描述根據此發明的第十六種具體實施 例。第20圖是根據此發明的第十六種具體實施例靜電放^ 電路:结構的剖面圖，而第2ίΑ圖是它的等效電路圖， # i #圖#是它的電路佈局圖。在第20圖與圖21中的第十六 Ϊ = f施例和第4圖與圖5中的第-種具體實施例有- 4 ς。相冋標不的元件，所以這裡將不再描述它們的特 第十六種具體實施例中 #PW3 ^ ° τ 別 圖與第21Β 圖所示
=裝置材料蟲晶層2表面上形成，鄰近在隔 分布^隔=底部的们，N井1^2則鄰近卩井1^ 有-隔離絕緣裝置圍。在N細的邊_ )層。N井I 個淺溝隔離絕緣（S< 細2的表面上有n型重摻雜擴散層猶，〇7上
2143-4709-PF(N).ptd 第31頁 1286835
一矽化物層S7，S7連接到輸入/輪出端1/〇。 以上此具體實施例的結構’如第2U圖所示，ρ型重推 ”擴政層PD2、Ρ井PW2、ρ型遙晶層2 、Ν井謂細型重摻 雜擴散層ND7形成Ρ-Ν接面二極體D2。 當一個相對於接地點GND正的靜電放電突波送入輸入 /輸出端I/O時，就如同第一種實體一樣，突波從接地點 GND釋*放掉。另一方面，當一個相對於接地點GND負的靜電 放電突波送入輸入/輸出端I/O時，貝JP-N接面二極體D2順 偏然後突波就從接地點釋放。這#，不論受到相對於電源 供應端VDD正或負的突波，内部電路都能被保護。 為了製造根據第十六種具體實施例靜電放電保護電 路，N井NW2與N井NW1 —起形成，ρ井pW3與{)井1^1 一起形 成’η型重捧雜擴散層肋^與^型重摻雜擴散層〇1及其他^ 型重摻雜擴散層一起形成，矽化鈷層S7與矽化鈷層si及其 他石夕化物層一起形成，連接輸入/輸出端I/O的拉線也連 接到η型重摻雜擴散層ND 7，製造這個裝置的過 一種實體來的。 接著，以下將描述根據此發明的第十七種具體實施 :雷根據此發明的第十七種具體實施例靜電罐 f 構的剖面圖，U23圖是它的等效電路圖，第24 和：2匕2的2Λ路佈局圖。在第2〇圖與圖21中的第十六種實體 #，所U -中的第十七種實體有一些共用且相同標示的元 這裡將不再描述它們的特性。 現在參考圖22-24，在第十七種具體實施例中，\井
1286835
NW4、P井PW5、N井NW3與P井PW4配置在P井PW3與N井之 間。有一隔離絕緣裝置層ST丨7形成了 一個淺溝隔離絕緣 (STI )層覆蓋住在n井NW2與N井NW3之間的P井PW4，而隔 離絕緣裝置層ST 18形成了一個淺溝隔離絕緣（STI )層覆 蓋住在N井NW3與N井NW4之間的P井PW5。此外，隔離絕緣裝 置層ST I 9與ST 11 0形成的淺溝隔離絕緣（$Τ I )層分別將在 N井NW3與N井NW4的表面分成兩區。η型重摻雜擴散層ND8配 置在Ν井NW3上的隔離絕緣裝置層STI 7與STI8之間的表面， 而P型重摻雜擴散層PD3配置在隔離絕緣裝置層STI9與STI8 之間。矽化鈷層S8及S9分別在η型重摻雜擴散層ND8及p型 重摻雜擴散層PD 3上形成。η型重摻雜擴散層〇9配置在Ν井 NW4上的隔離絕緣裝置層STI8與STI10之間的表面，而ρ型 重摻雜擴散層PD4配置在隔離絕緣裝置層STI 1 0與ST 111之 間。矽化鈷層S1 0及SI 1分別在η也重摻雜擴散層〇9及ρ型 重摻雜擴散層PD4上形成。 電源供應電壓端VDD連接到矽化鈷層S8而不是矽化鈷 層S1。矽化鈷層S1連接到矽化鈷層s 11，而矽化鈷層S1 0連 接到矽化鈷層S9。 現在參考第2 3圖’以上所述第十七種具體實施例的結 構中，Ρ型重摻雜擴散層PD4、Ν井NW4與η型重摻雜擴散層 ND9構成一個Ρ-N接面二極體D3，而ρ型重摻雜擴散層PD3、 N井NW3與η型重摻雜擴散層ND8構成一個p~N接面二極體 D4，也就是二極體D3與D4串聯在一起。此外，ν井NW4具有 寄生電阻Rnw4，而Ν井NW3具有寄生電阻Rnw3。
2143-4709-PF(N).ptd 第33頁 五、發明說明（31) 當提供給二極體D3與D4約〇· 5V使它們導通時，一般操 =夺在第一種到第二種具體實施例中，如果電源供應電 壓提供電源供應電壓端VDj^W.5v的電壓，電壓準位因任 ，原，降低以及輸入/輸出端1/〇被輸入約丨.5v的信號電 j丄就會產生一漏電流從輸入/輸出端I /〇流向電源供應 祕端VDD。這樣，積體電路就發生了故障。換句話說， 艮第十七種具體實施例，即使電源供應電壓VDD準位降 又有約1.5V的信號電壓輸入輸入/輸出端1/()，也不 2 流向電源供應電壓端VDD，也就避免積體電路 (IC )發生故障（故障保險功能）。 政造根據第十七種具體實施例靜電放電保護電 與p井ρπ及装2 與井起形成，p井剛、p井州 靼η创番换雜、撼批井一起形成，n型重摻雜擴散層08、ND9 Γ 侧及其他n型重摻雜擴散層-起形 其他P型重摻雜擴散起开H型/摻雜擴散層州及 銘層以及其他^L ㈣―sn與石夕化 …化钻層心匕化二 七種1體Ϊ施體實施例的情形’在第十六種與第十 NM0S的通道。’P井也形細通道金氧半導體電晶體 裝置如!出端1/0與内部電路間裝設次要保護 置-起使用二”f放電保護電路實體作為主要保護裝 罝 B疋更好的。第Μ圖是根據第十七種具體實
1286835 —---------- 五、發明說明（32) 要：濩裝置的等效電路圖。4要保護裝置有-觸 發裝置24。舉例說明，次要保護裝置包括_ 二道金雷氧Λ導/電™^ :Ϊ D)間。n通道金氧半導體電晶麵1的汲極連接 在電阻R1與内部電路23之間，閘極與源極連至接地點 GND。η通道金氧半導體電晶體關2的汲極連接在電阻u盥 内部電路23之間，@閘極連至接地點GND，源極連至電源： 供應電壓端VDD。然而，次要保護裝置的結構並不限於以 上的例子。 、 上述的各實施例中，所使用井和擴散層的導電型離可 ，是相對的。在這個例子中，輸入/輸出端1/〇與接地點 GND的連接可以交換。 雖然，上述具體實施例中的、型半導體材料基板i上都 有P型半導體材料磊晶層2形成，但是p型半導體材料磊晶 層2並不是必要的，可以直接將p井pwi、^2與1^井nwi或豆 他等等配置在p型半導體材料基板1的表面上。雖然上述具; 體實施例中都用金屬拉線來連接觸發裝置，但此發明並^ 限制一定要如此，可以用其他導電材料例如氮化鈦（TiN )來取代金屬材料作拉線。前面所描述的輸入/輸出端 I/O可能是一個可以加強外來的輸入訊號的輸入電路焊 墊，輸出電路端或電源端是用來連接電源供應電壓端與内 部電路’以及提供電源供應電壓給内部電路。 以下疋解釋一個此發明範圍沒有提到的相對例子。圖 2143-4709-PF(N).ptd 第35頁 1286835 五、發明說明（33) 26所不是這樣的一個相對例子。第2 6A圖是根據此相對例 子j裝置結構的剖面圖，而第26B圖是它的等效電路圖。 在=相對例子中，跟第i A圖中的舊技術靜電放電保護電路 ，，金氧半導體電晶體的源極與汲極的位置互換了。也 疋說|考第2 6 a圖，在根據此相對例子的靜電放電保 護電路中’構成金氧半導體 的η型重摻雜 ^")1〇2與11型重摻雜擴散層nD103的位置互換，還有一隔ς ·配置在η型重摻雜擴散層，⑽與口型重摻雜 ^ ^ a 01之間。輸入/輸出端I/O不僅連接Π型重摻雜 私與1)型重捧雜擴散層PD101也連接n型重摻雜擴 散層 ND 1 02。 ' 這構造，如第丨人圖中的舊技術的情形，Ρ型重摻 1井_101、P井1^1〇1與11型重摻雜擴散層 構成一矽控制整流器（SCR )。既然介於正極與負極 間的：離Ls:變短了，則它的靜電放電效能應該有改善。 :而匕的操作有個問題，當一相對於接地點GND正 體波送入輸入，輸出端1/〇，金氧半導體電晶 pwioi ) 7卩^(11型ί摻雜擴散層0102 )與通道（P井 τ · 日χ生了崩潰。因此，產生了 一個觸發電流 III1 ^ _ 致它的°電位上：W1#01因為它本身具有的寄生電阻Rpw而導 沒有雷、、6。…、、而，如第26B圖所示，N井NW101因為 胳。W = /;,L k它的寄生電阻Rnw，所以它的電位不會下 示¥金氧半導體電晶體NM0S的驅動能力特別強，否則
1286835 五、發明說明（34) ft型重摻雜擴散層PDliU、N井NW101、P井PW101與η型重 動二，政層ND1 〇3構成的矽控制整流器（SCR )不會被啟 半導二=矽控制整流器（SCR)啟動之前，金氧 電日日體N Μ 0 S就已經毀壞。 於太=然本發明已以較佳實施例揭露如上H託非 於本發明，任何熟習此技藝 …、其並非限定 範圍内，當可不脱離本發明之精袖4 田J作些許之更動與潤 〜研评和 圍當視後附之申过直制r m 飾 因此本發明之伴嗜# 欠n7 i平清專利範圍所界定者為準 〜心饰複範 2143-4709-PF(N).ptd 第37頁
I 1286835 圖式簡單說明 第1 A圖是一種習知技術靜電放電保護電路結構的剖面 圖； 第1B圖是第1A圖的等效電路圖； 第2 A圖是另一種習知技術靜電放電保護電路結構的剖 面圖； 第2B圖是第2A圖的等效電路圖； 第3 A圖是另一種習知技術靜電放電保護電路結構的剖 面圖； 第3B圖是第3A圖的等效電路圖； 第4圖是根據此發明的第一種具體實施例靜電放電保 護電路結構的剖面圖， 第5 A圖是根據此發明的第一種具體實施例靜電放電保 護電路的等效電路圖； 第5B圖是第5A圖的平面圖； 第6 A-6C圖是根據此發明的第一種具體實施例靜電放 電保護電路製造步驟的剖面圖； 第7A-7B圖是根據此發明的第一種具體實施例靜電放 電保護電路製造步驟的剖面圖，接續第6A-6C圖； 第8 A圖是根據此發明的第二種具體實施例靜電放電保 護電路結構的剖面圖； 第8B圖是第8A圖的等效電路圖； 第9 A圖是根據此發明的第三種具體實施例靜電放電保 護電路結構的剖面圖， 第9B圖是第9A圖的等效電路圖；
2143-4709-PF(N).ptd 第38頁 1286835 圖式簡單說明 第1 Ο A圖是根據此發明的第四種具體實施例靜電放電 保護電路結構的剖面圖； 第10B圖是第10A圖的等效電路圖； 第1 1 A圖是根據此發明的第五種具體實施例靜電放電 保護電路結構的剖面圖； 第11B圖是第11A圖的等效電路圖； 第1 2A圖是根據此發明的第六種具體實施例靜電放電 保護電路結構的剖面圖； 第12B圖是第12A圖的等效電路圖； 第1 3圖是根據此發明的第十一種具體實施例靜電放電 保護電路結構的剖面圖； 第1 4 A圖是根據此發明的第十一種具體實施例靜電放 電保護電路的等效電路圖； 第14B圖是第14A圖的平面ffl ; 第1 5圖是根據此發明的第十二種具體實施例靜電放電 保護電路結構的剖面圖， 第1 6 Α圖是根據此發明的第十二種具體實施例靜電放 電保護電路的等效電路圖； 第16B圖是第16A圖的平面圖； 第1 7圖是根據此發明的第十三種具體實施例靜電放電 保護電路的等效電路圖； 第1 8圖是根據此發明的第十四種具體實施例靜電放電 保護電路的等效電路圖； 第1 9圖是根據此發明的第十五種具體實施例靜電放電
2143-4709-PF(N).ptd 第39頁 1286835_ 圖式簡單說明 保護電路結構的剖面圖， 第2 0圖是根據此發明的第十六種具體實施例靜電放電 保護電路結構的剖面圖； 第2 1 A圖是根據此發明的第十六種具體實施例靜電放 電保護電路的等效電路圖； 第21B圖是第21A圖的平面圖； 第22圖是根據此發明的第十七種具體實施例靜電放電 保護電路結構的剖面圖； 第23圖是根據此發明的第十七種具體實施例靜電放電 保護電路的等效電路圖； 第24圖是根據此發明的第十七種具體實施例靜電放電 保護電路的平面圖； 第25圖是用來說明根據此發明第十七種具體實施例第 二保護裝置的應用的等效電路圖； 第26A圖是與此發明相對的一種靜電放電保護電路結 構的剖面圖； 第26B圖是第26A圖的等效電路圖。 符號說明 C1〜電容； D1、D2、D3、D4、D5、D5a、D6、D6a、D6d、D7、 D7a、D7d、D8、D8a、D8d、D9、D1 0 a、D1 Ob〜二極體； GND、GNDa〜接地端； I/O、I/0a、I/0d〜輸入/輸出端； I s c r〜電流，·
2143-4709-PF(N).ptd 第40頁 1286835 圖式簡單說明 11 r i g〜觸發電流；
Ml、M2、M3〜金屬線； N〜焊墊； ND101 、ND102 、ND103 、ND104 、ND1 、ND2 、ND3 、 ND4、ND5、ND6、ND7、ND8、ND9、ND10〜n型重掺雜擴散 層； NMOS〜金氧半導體電晶體； NW101、NW1、NW2、NW3、NW4、NW5〜N 井; NMOS、NM1、NM2〜金氧半導體電晶體； PD 101 ' PD102、PD1 ' PD2、PD3 'PD4 ' PD5、PD6、 PD7、PD8〜p型重摻雜擴散層； PW、PW101、PW1 ' PW2、PW3、PW10〜P 井; R1、R2〜電阻；
Rnw、Rnwl、Rnw2、Rnw3、Rnw4、Rnw5、Rpw〜寄生電 阻； S、SI、S2、S3、S4、S5、S6、S7、S8、S9、Sll〜矽 化物層； SCR〜矽控整流器； STI 、STI1 、STI3 、STI4 、STI5 、STI6 、STI7 、 STI8、STI9、STI1 0〜淺溝槽絕緣結構；
Trl、Tr2〜電晶體； VDD、VDDa、VDDd〜電源供應電壓端； 1 0 1〜半導體材料基板； 102〜p型半導體材料磊晶層；
2143-4709-PF(N).ptd 第41頁 1286835 圖式簡單說明 104〜導電層； 2〜蠢晶層， 3〜閘極介電層； 4〜閘極電極； 5〜側壁； 9a、9b、9c〜反向器； 10 、10a 、1 0d 、23〜内部電路； 11、lla、lld、12、12a、12d〜保護電路 24〜觸發裝置。 _
2143-4709-PF(N).ptd 第42頁
Claims (1)
- Ϊ286835牙重φ 、替 一、t導體積體電路的靜電放電保護電路， —導電型丰墓艚某拓； 黛一道 …，丨只肢包吩μ月了❾々人％诉謾電路，包括·· 2 t電型半導體基板； ，一^電型井，形成於該第一導電型半導體基板； 9 -中1 ， 第二導電型第一擴散層，形成於該第二導電型井 第一導電型第一擴散層，形成於該第·二導電型井 鬥，並連接一焊墊； 内； 一第二導電型第二擴散層，形成於該第一導電型半導 體基板上，位於該第二導電型井之外部，並連接一參考電 壓端；以及 / —觸發裝置，具有兩終端，一終端經拉線連接到該第 二導電型第一擴散層，另一終端連接到參考電壓端，當施 加於兩終端間之電壓高於一預設值，即產生一電流流過。 2 ·如申請專利範圍第1項所述之半導體積體電路的靜 電放電保護電路，其中該觸發裝置，係一金氧半導體 (MOS)電晶體，該金氧半導體電晶體之汲極係一第二導電 型第三擴散層，位於該第一導電型半導體基板上，且經由 拉線連接於該第二導電型第一擴散層，該金氧半導體電晶 體之源極係一第二導電型第二擴散層，形成於該第一導電 型半導體基板上。 3 ·如申請專利範圍第2項所述之半導體積體電路的靜 電放電保護電路，其中該第二導電型第二擴散層位於該第 二導電型井與該第二導電型第三擴散層之間。 4 ·如申請專利範圍第1項所述之半導體積體電路的靜2143-4709-PF(N).ptd 第43頁 1286835 六、申請專利範圍 電放電保護電路，其中士 體，該金氧半導！# ^曰辦 /衣置，係一金氧半導體電晶 厣，办认二日日_之〆及極係一第二導電型第二於# 層位於該第一導電型半導臀其-电i弟一擴放 該第二導f $ $ 一 # 4 > 土 ，且經由拉線連接於 -道Φ 亥源極就是在半導體基板上第 一導電型的第四擴散層且連接到參考電壓端。 弟 雷丄如：請專利範圍第4項所述之半導體積體電路的靜 ’電保3蒦電路，其中該金氧半導體電晶體包括： 、酋：隔離層二覆蓋於該第一導電型半導體基板上的該第 :::Ϊ的第三擴散層與該第二導電型的第四擴散層之間 一閘極電極層，配置在該隔離層上； 閘極= = 於該第二導電型的第三擴散層與該 閘極;！:連接於該第二導電型的第四擴散層與該 電放6電：：ϊ ί利範圍第4項所述之半導體積體電路的靜 一 ’、4電路’其中該金氧半導體電晶體包括： 一閘2電極層，配置在該隔離層上閘極電極層； 一 ^备兀件，連接該第二導電型的第三擴散層； :述阻元件，連接該第二導電型的第四擴散層；以及 、查拉# #遲電路連接該閘極電極層以及位於該電容元件 览一‘電型的第三擴散層反側和該電容元件連接該 弟二導電型=第三擴散層反側之間區域之一結點。 申咕專利範圍第2項所述之半導體積體電路的靜 第44頁 2143-47〇9-PF(N).ptd 1286835電放電保護電路，更包括·· 该第二導電型的第_擴 一極體’該二極體正極連接 三擴散層。 s而負極連接該第二導電型的第 8 ·如申請專利範圍第 電放電保護電路，盆中# ^所述之半導體積體電路的靜 疊且配置在該第一導電複數個該P — N二極體彼此串 以外的部分。 + ^體基板上之該第二導電型井 雷於Φ 4 i申明專利範圍第1項所述之半導體積體電路的靜 於一带保濩電路，其中，該第二導電型的第一擴散層連接 於一電源供應電壓端。 ^ ·如申請專利範圍第1項所述之半導體積體電路的靜 電t電保護電路，其中，該觸發裝置是一二極體，配置在 該第一導電型半導體基板上之該第二導電型井以外的部 分’該二極體之正極經由拉線連接於該第二導電型的第一 擴散層，而負極連接於一參考電壓端。 11 ·如申請專利範圍第1 0項所述之半導體積體電路的 靜電放電保護電路，其中更包括複數個該P-N二極體彼此 串疊且配置於該第一導電型半導體基板上之該第二導電型 井以外的部分。 1 2 ·如申請專利範圍第1項所述之半導體積體電路的靜 電放電保護電路，其中，該第一導電型的第一擴散層與該 第二導電型井位於該第一導電塑的第一擴散層與該第二導 電型的第二擴散層間之一端表面的距離小於第二導電型井 之深度。1286835 申請專利範圍 ___^ 1 3.如申請專利範圍第1項所述之半導體積體 電放電保護電路，更包含一第一導電型井，形 的靜 電型半導體基板上與第二導電型井相鄰。y成在第一導 1 4·如申請專利範圍第1項所述之半導 電放電保護電路，$包含一二極體，該的靜 茶考1壓#，負極連接第一導電型的第一擴散層。、接- 電放電保V電\專？1圍第1項所述之半導體積；電路的， 电1干邊電路，其中該焊墊，該焊墊即 ％静 入'“外由部輪出端或-電源供應電塵端。於一外部輪 雷放雷保嗜:月專利範圍第1項所述之半導體穑駚Φ , 於該第二導電型井=-弟-導電型的第二擴散層，2 且連接到參考電堡端。卜#之該第—導電型半導體基板上， 11 2143-4709-PF(N).ptd 第46頁
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001078195 | 2001-03-19 | ||
| JP2001335348 | 2001-10-31 | ||
| JP2002063771A JP3983067B2 (ja) | 2001-03-19 | 2002-03-08 | 半導体集積回路の静電保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI286835B true TWI286835B (en) | 2007-09-11 |
Family
ID=27346280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091105091A TWI286835B (en) | 2001-03-19 | 2002-03-18 | ESD protection circuit for a semiconductor integrated circuit |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6545321B2 (zh) |
| JP (1) | JP3983067B2 (zh) |
| KR (1) | KR100501275B1 (zh) |
| TW (1) | TWI286835B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI425622B (zh) * | 2010-07-08 | 2014-02-01 | Analog Devices Inc | 用於電子電路保護之設備和方法 |
| US8817432B2 (en) | 2009-04-09 | 2014-08-26 | Ememory Technology Inc. | Power switch embedded in ESD PAD |
| TWI652821B (zh) | 2016-08-31 | 2019-03-01 | 創意電子股份有限公司 | 有界閘極之矽控整流器 |
| TWI713191B (zh) * | 2018-01-24 | 2020-12-11 | 日商東芝記憶體股份有限公司 | 半導體裝置 |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7589944B2 (en) * | 2001-03-16 | 2009-09-15 | Sofics Bvba | Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies |
| US7332748B2 (en) | 2002-12-04 | 2008-02-19 | Nec Electronics Corporation | Electro-static discharge protection device |
| US6838707B2 (en) * | 2002-05-06 | 2005-01-04 | Industrial Technology Research Institute | Bi-directional silicon controlled rectifier for electrostatic discharge protection |
| JP4127007B2 (ja) * | 2002-09-30 | 2008-07-30 | ミツミ電機株式会社 | 半導体装置 |
| US7638847B1 (en) * | 2002-11-14 | 2009-12-29 | Altera Corporation | ESD protection structure |
| US7193251B1 (en) * | 2003-01-09 | 2007-03-20 | National Semiconductor Corporation | ESD protection cluster and method of providing multi-port ESD protection |
| JP2005045016A (ja) * | 2003-07-22 | 2005-02-17 | Nec Electronics Corp | 半導体集積回路 |
| DE10340603B4 (de) * | 2003-09-01 | 2009-06-10 | Infineon Technologies Ag | Schaltungsanordnung und Spannungsregeleinrichtung mit Schaltungsanordnung |
| US6949806B2 (en) * | 2003-10-16 | 2005-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection structure for deep sub-micron gate oxide |
| US6937457B2 (en) * | 2003-10-27 | 2005-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decoupling capacitor |
| KR100605580B1 (ko) * | 2003-12-29 | 2006-07-28 | 주식회사 하이닉스반도체 | 정전기 보호회로 |
| JP3825785B2 (ja) * | 2004-03-25 | 2006-09-27 | 株式会社東芝 | 半導体装置 |
| US7420250B2 (en) * | 2004-08-30 | 2008-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection device having light doped regions |
| JP2006080160A (ja) * | 2004-09-07 | 2006-03-23 | Toshiba Corp | 静電保護回路 |
| JP4312696B2 (ja) | 2004-10-18 | 2009-08-12 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積装置 |
| JP4763324B2 (ja) * | 2005-03-30 | 2011-08-31 | Ｏｋｉセミコンダクタ株式会社 | 静電保護回路及び該静電保護回路を含む半導体装置 |
| JP2006303110A (ja) | 2005-04-19 | 2006-11-02 | Nec Electronics Corp | 半導体装置 |
| JP4746346B2 (ja) * | 2005-04-28 | 2011-08-10 | 株式会社東芝 | 半導体装置 |
| JP4945999B2 (ja) * | 2005-10-24 | 2012-06-06 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| JP4209433B2 (ja) | 2006-06-12 | 2009-01-14 | Ｎｅｃエレクトロニクス株式会社 | 静電破壊保護装置 |
| KR100770539B1 (ko) * | 2006-08-11 | 2007-10-25 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| TWI368980B (en) * | 2006-10-13 | 2012-07-21 | Macronix Int Co Ltd | Electrostatic discharge device for pad and method and structure thereof |
| JP4303761B2 (ja) * | 2007-03-07 | 2009-07-29 | Ｎｅｃエレクトロニクス株式会社 | 半導体回路及びその動作方法 |
| CN100448007C (zh) * | 2007-04-19 | 2008-12-31 | 浙江大学 | 一种网格状静电放电防护器件 |
| CN100477221C (zh) * | 2007-04-19 | 2009-04-08 | 浙江大学 | 利用纵向多晶硅增加静电泄放通道的静电放电防护器件 |
| US7834400B2 (en) * | 2007-05-11 | 2010-11-16 | System General Corp. | Semiconductor structure for protecting an internal integrated circuit and method for manufacturing the same |
| US20090026492A1 (en) * | 2007-07-25 | 2009-01-29 | Chatty Kiran V | Lateral junction breakdown triggered silicon controlled rectifier based electrostatic discharge protection device |
| JP5232444B2 (ja) * | 2007-11-12 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US8106474B2 (en) * | 2008-04-18 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5448584B2 (ja) * | 2008-06-25 | 2014-03-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8174047B2 (en) * | 2008-07-10 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5341501B2 (ja) * | 2008-12-24 | 2013-11-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Ｒｆ信号切替回路 |
| JP5372578B2 (ja) | 2009-04-09 | 2013-12-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN102456747B (zh) * | 2010-10-19 | 2013-12-18 | 上海华虹Nec电子有限公司 | 静电保护二极管 |
| TWI469306B (zh) | 2011-04-29 | 2015-01-11 | Faraday Tech Corp | 靜電放電保護電路 |
| TWI467728B (zh) * | 2011-08-24 | 2015-01-01 | Himax Tech Ltd | 靜電放電保護元件及其電路 |
| US9124086B2 (en) * | 2012-07-25 | 2015-09-01 | Taiwan Semiconductor Manufacturing Company Limited | Failsafe ESD protection |
| JP5548284B2 (ja) * | 2013-02-11 | 2014-07-16 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US9058886B2 (en) | 2013-03-22 | 2015-06-16 | Kabushiki Kaisha Toshiba | Power supply circuit and protection circuit |
| CN104392989B (zh) * | 2014-11-06 | 2017-06-09 | 北京大学 | 一种基于可控硅的静电放电保护电路 |
| US20170092637A1 (en) * | 2015-09-30 | 2017-03-30 | Infineon Technologies Ag | Semiconductor ESD Protection Device and Method |
| US20190198493A1 (en) * | 2017-12-21 | 2019-06-27 | Nxp B.V. | Device and method for electrostatic discharge (esd) protection |
| US10692852B2 (en) * | 2018-10-26 | 2020-06-23 | Globalfoundries Inc. | Silicon-controlled rectifiers with wells laterally isolated by trench isolation regions |
| CN112786570A (zh) | 2019-11-01 | 2021-05-11 | 立积电子股份有限公司 | 具有静电放电保护机制的集成电路 |
| TWI739629B (zh) * | 2019-11-01 | 2021-09-11 | 立積電子股份有限公司 | 具有靜電放電保護機制的積體電路 |
| CN112864149B (zh) * | 2021-01-08 | 2022-08-02 | 电子科技大学 | 一种用于esd保护的低压scr器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3375659B2 (ja) * | 1991-03-28 | 2003-02-10 | テキサス インスツルメンツ インコーポレイテツド | 静電放電保護回路の形成方法 |
| US6016002A (en) | 1996-12-20 | 2000-01-18 | Texas Instruments Incorporated | Stacked silicon-controlled rectifier having a low voltage trigger and adjustable holding voltage for ESD protection |
-
2002
- 2002-03-08 JP JP2002063771A patent/JP3983067B2/ja not_active Expired - Fee Related
- 2002-03-15 US US10/099,708 patent/US6545321B2/en not_active Expired - Lifetime
- 2002-03-18 KR KR10-2002-0014562A patent/KR100501275B1/ko not_active IP Right Cessation
- 2002-03-18 TW TW091105091A patent/TWI286835B/zh not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8817432B2 (en) | 2009-04-09 | 2014-08-26 | Ememory Technology Inc. | Power switch embedded in ESD PAD |
| TWI425622B (zh) * | 2010-07-08 | 2014-02-01 | Analog Devices Inc | 用於電子電路保護之設備和方法 |
| TWI652821B (zh) | 2016-08-31 | 2019-03-01 | 創意電子股份有限公司 | 有界閘極之矽控整流器 |
| TWI713191B (zh) * | 2018-01-24 | 2020-12-11 | 日商東芝記憶體股份有限公司 | 半導體裝置 |
| US11018128B2 (en) | 2018-01-24 | 2021-05-25 | Toshiba Memory Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020130366A1 (en) | 2002-09-19 |
| KR100501275B1 (ko) | 2005-07-18 |
| KR20020074411A (ko) | 2002-09-30 |
| JP3983067B2 (ja) | 2007-09-26 |
| US6545321B2 (en) | 2003-04-08 |
| JP2003203985A (ja) | 2003-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI286835B (en) | ESD protection circuit for a semiconductor integrated circuit | |
| KR100433691B1 (ko) | Ｅｓｄ보호장치 및 그것의 제조방법 | |
| TWI287289B (en) | Embedded silicon-controlled rectifier (SCR) for HVPMOS ESD protection | |
| KR100638456B1 (ko) | 이에스디 보호회로 및 그 제조방법 | |
| US7875902B2 (en) | Electro-static discharge protection device | |
| US6858902B1 (en) | Efficient ESD protection with application for low capacitance I/O pads | |
| TWI327775B (en) | Semiconductor device | |
| US7141484B2 (en) | Electrostatic discharge protection circuit of non-gated diode and fabrication method thereof | |
| US7064358B2 (en) | Triggered back-to-back diodes for ESD protection in triple-well CMOS process | |
| US11121210B2 (en) | Integrated circuit with triple guard wall pocket isolation | |
| TW200818652A (en) | Circuit configurations to reduce snapback of a transient voltage suppressor | |
| JP2006523965A (ja) | シリコンオンインシュレータ技術を対象とする静電放電（ｅｓｄ）保護用低電圧シリコン制御整流器（ｓｃｒ） | |
| TWI557876B (zh) | Semiconductor device | |
| JP3573674B2 (ja) | 半導体集積回路の入出力保護装置とその保護方法 | |
| US7629210B2 (en) | Method for fabricating an ESD protection apparatus for discharging electric charge in a depth direction | |
| TW457585B (en) | Silicon on insulator thick oxide structure and process of manufacture | |
| JP3633880B2 (ja) | Ｅｓｄ保護装置及びその製造方法 | |
| TWI243524B (en) | A semiconductor device equipped with a protection circuit to protect the internal circuit | |
| JPH1084098A (ja) | 三重井戸技術を用いた高密度ｄｒａｍのｅｓｄ保護 | |
| TWI665805B (zh) | 靜電放電保護裝置及其應用 | |
| US10998308B2 (en) | Area-efficient bi-directional ESD structure | |
| JPH06350031A (ja) | 集積化構造保護回路 | |
| TW569418B (en) | Low-capacitance electrostatic discharge protection apparatus and its manufacturing method | |
| TW503567B (en) | Method of forming a substrate-triggered scr device in cmos technology | |
| KR20060039892A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |