CN100477221C - 利用纵向多晶硅增加静电泄放通道的静电放电防护器件 - Google Patents

利用纵向多晶硅增加静电泄放通道的静电放电防护器件 Download PDF

Info

Publication number
CN100477221C
CN100477221C CNB2007100681370A CN200710068137A CN100477221C CN 100477221 C CN100477221 C CN 100477221C CN B2007100681370 A CNB2007100681370 A CN B2007100681370A CN 200710068137 A CN200710068137 A CN 200710068137A CN 100477221 C CN100477221 C CN 100477221C
Authority
CN
China
Prior art keywords
trap
polysilicon
injection
injection region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100681370A
Other languages
English (en)
Other versions
CN101047181A (zh
Inventor
崔强
韩雁
董树荣
刘俊杰
霍明旭
黄大海
常欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CNB2007100681370A priority Critical patent/CN100477221C/zh
Publication of CN101047181A publication Critical patent/CN101047181A/zh
Application granted granted Critical
Publication of CN100477221C publication Critical patent/CN100477221C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及一种静电放电防护器件。现有的可控硅SCR防静电的效果不是非常理想。本发明在传统的可控硅SCR基础上，在阱间N+注入区的两侧设置有衬底保护浅壕沟隔离STI。阱区上方对应N+注入区与P+注入区之间、N+注入区与衬底保护浅壕沟隔离STI之间、P+注入与衬底保护浅壕沟隔离STI之间的位置设置有纵向多晶硅，纵向多晶硅与阱区之间设置有SiO2氧化层。纵向多晶硅包括P+注入多晶硅区、N+注入多晶硅区和本征多晶硅区。本发明在不增加布局面积的情况下，静电电流的泄放电流的通道增加了，静电防护的性能提高了。同时可以通过改变本征多晶硅的长度调整该防护电路的触发电压值。

Description

利用纵向多晶硅增加静电泄放通道的静电放电防护器件
技术领域
本发明属于集成电路技术领域，特别涉及一种利用多晶硅版图层次构造纵向静电电流泄放通道的静电放电防护器件。
背景技术
静电放电是在一个集成电路浮接的情况下，大量的电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗时100ns。此外，在集成电路放电时会产生数百甚至数千伏特的高压，这会打穿集成电路中的输入级的栅氧化层。随着集成电路中的MOS管的尺寸越来越小，栅氧化层的厚度也越来越薄。在这种趋势下，使用高性能的静电防护电路来泄放静电放电的电荷以保护栅极氧化层不受损害是十分必需的。
静电放电现象的模式主要有四种：人体放电模式(HBM)、机械放电模式(MM)、器件充电模式(CDM)以及电场感应模式(FIM)。对一般集成电路产品来说，一般要经过人体放电模式，机械放电模式以及器件充电模式的测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。
为了达成保护芯片抵御静电袭击的目的，目前已有多种静电防护器件被提出，比如二极管，栅极接地的MOS管，其中公认效果比较好的防护器件是可控硅SCR(silicon controlled rectifier)。该防护器件的具体结构如图1和图2所示，P型衬底11上为阱区，阱区包括N阱12和P阱19。N阱12内顶部设有N+注入区14和P+注入区15，其中N+注入区14设置在远离P阱19的一端，P+注入区15设置在靠近P阱19的一端。P阱19内顶部也设有N+注入区17和P+注入区18，其中P+注入区18设置在远离N阱12的一端，N+注入区17设置在靠近N阱12的一端。阱间N+注入区16设置在N阱12和P阱19连接处上方，并跨接在N阱12和P阱19之间。所有注入区之间是用衬底保护浅沟槽隔离STI 13进行隔离。N阱12的N+注入区14和P+注入区15接电学阳极Anode，P阱19的N+注入区17和P+注入区18接电学阴极Cathode。在集成电路的正常操作下，静电放电保护器件是处于关闭的状态，不会影响集成电路输入输出接合垫上的电位。而在外部的静电灌入集成电路而产生瞬间的高电压的时候，这个器件会开启导通，迅速地排放掉静电电流。但是该可控硅SCR在恶劣的静电环境下防静电的效果不是非常理想，同时该可控硅SCR触发点电压值不能够灵活地调整。
发明内容
本发明的目的就是针对现有技术的不足，提供一种可以灵活调整触发点电压值，并且同时可以有效提高防护静电能力的静电放电防护器件。
本发明的静电放电防护电路包括P型衬底，P型衬底上为阱区，阱区包括N阱和P阱。N阱和P阱内顶部均设有两个注入区，分别是N+注入区和P+注入区。其中N阱的N+注入区设置在远离P阱的一端，P+注入区设置在靠近P阱的一端；P阱的P+注入区设置在远离N阱的一端，N+注入区设置在靠近N阱的一端。阱间N+注入区设置在N阱和P阱连接处内顶部，并跨接在N阱和P阱之间。阱间N+注入区的两侧以及N阱和P阱的外端平行设置有衬底保护浅沟槽隔离STI。阱区上方对应N+注入区与P+注入区之间、N+注入区与衬底保护浅沟槽隔离STI之间、P+注入与衬底保护浅沟槽隔离STI之间的位置设置有纵向多晶硅，纵向多晶硅与阱区之间设置有SiO2氧化层。
所述的纵向多晶硅包括P+注入多晶硅区、N+注入多晶硅区和本征多晶硅区。P+注入多晶硅区与N+注入多晶硅区间隔设置，中间为本征多晶硅区。N阱内对应N+注入多晶硅区的边沿以及与之相邻的本征多晶硅区侧壁的边沿的位置设置有多晶硅保护浅沟槽隔离STI；P阱内对应P+注入多晶硅区的边沿以及与之相邻的本征多晶硅区的边沿的位置设置有多晶硅保护浅沟槽隔离STI。
所述的阱间N+注入区为镂空网格状，镂空部分内为阱区，对应镂空部分内阱区的上方设置有多晶硅孤岛，多晶硅孤岛与阱区之间设置有SiO2氧化层。
本发明中的P型衬底、N阱和P阱采用现有的可控硅SCR对应的结构和工艺，SiO2氧化层和多晶硅层采用现有通用的淀积等工艺即可实现。
本发明在传统SCR的结构基础上利用了多晶硅版图层次构造静电电流泄放通路。因此，在不增加布局面积的情况下，静电电流的泄放电流的通道增加了，静电防护的性能提高了。同时我们可以通过改变本征多晶硅的长度(P+多晶硅注入区和N+多晶硅注入区的间隔距离)来调整P-I-N结构的触发电压值，进而灵活调整该防护电路的触发电压值。
附图说明
图1为现有的可控硅SCR静电放电防护器件的剖面结构图；
图2为图1的俯视结构图；
图3为本发明一实施例的剖面结构图；
图4为图3的平面结构图；
图5为本发明另一实施例的剖面结构图；
图6为图5的平面结构图。
具体实施方式
结合说明书附图和一实施例对本发明做进一步说明。
如图3和图4所示，本发明的静电放电防护器件包括P型衬底30，P型衬底上为阱区。阱区包括N阱31和P阱39。N阱31和P阱39上均设有两个注入区，分别是N+注入区36和P+注入区37。其中N阱的N+注入区设置在远离P阱的一端，P+注入区设置在靠近P阱的一端；P阱的P+注入区设置在远离N阱的一端，N+注入区设置在靠近N阱的一端。阱间N+注入区38设置在N阱31和P阱39连接处内顶部，并跨接在N阱31和P阱39之间。阱间N+注入区38的两侧以及N阱31和P阱39的外端平行设置有衬底保护浅沟槽隔离STI  32。N阱中的N+注入区和P+注入区之间、N+注入和衬底保护浅沟槽隔离STI 32之间、P+注入和衬底保护浅沟槽隔离STI 32之间的阱区的上方设置SiO2氧化层33，SiO2氧化层33上面设置纵向多晶硅34。纵向多晶硅34设置了三个区域：P+注入多晶硅区34a、N+注入多晶硅区34c和本征多晶硅区34b，P+注入多晶硅区34a与N+注入多晶硅区34c间隔设置，中间为本征多晶硅区34b。阱区内，对应纵向多晶硅34边沿位置设置了多晶硅保护浅沟槽隔离STI 35。在N阱31内的多晶硅保护浅沟槽隔离STI 35的一个纵向侧壁和N+注入多晶硅区34c以及相邻的两个本征多晶硅区域34b的侧壁对应，另三个侧壁周围与N阱31内的N+注入区和P+注入区相邻接触。在P阱39内的多晶硅保护浅沟槽隔离STI的一个纵向侧壁和P+注入多晶硅区以及相邻的两个本征多晶硅区的侧壁对应，另三个侧壁周围与P阱39内的N+注入区和P+注入区相邻接触。阱区内，阱间N+注入区38与纵向多晶硅之间用衬底保护浅沟槽隔离STI 32隔离。
这样相当于一个传统的SCR结构和很多个并联的P-I-N结构的多晶硅并联。当电学阳极输入正常信号电平时，该防护器件不会导通干扰芯片内部电路的正常工作。而在危险的静电信号到来的时候，本征多晶硅正向贯通从而泄放静电电流，从而使输入缓冲器能够抵御外界的静电冲击。
结合说明书附图和另一实施例对本发明做进一步说明。
如图5和图6所示，本发明的静电放电防护器件包括P型衬底50，P型衬底上为阱区，阱区包括N阱51和P阱59。N阱51和P阱59上均设有两个注入区，分别是N+注入区56和P+注入区57。其中N阱的N+注入区设置在远离P阱的一端，P+注入区设置在靠近P阱的一端；P阱的P+注入区设置在远离N阱的一端，N+注入区设置在靠近N阱的一端。阱间N+注入区58设置在N阱51和P阱59连接处内顶部，并跨接在N阱和P阱之间。阱间N+注入区58的两侧以及N阱和P阱的外端平行设置有衬底保护浅沟槽隔离STI 52。N阱中的N+注入区和P+注入区之间、N+注入区56和衬底保护浅沟槽隔离STI 52之间、P+注入区57和衬底保护浅沟槽隔离STI 52之间的N阱内的上方设置SiO2氧化层53，SiO2氧化层53上面设置纵向多晶硅。纵向多晶硅设置了三个区域：P+注入多晶硅区54a、N+注入多晶硅区54c和本征多晶硅区54b，P+注入多晶硅区与N+注入多晶硅区间隔设置，中间为本征多晶硅区。阱区内，对应纵向多晶硅的侧边设置了多晶硅保护浅沟槽隔离STI 55。在N阱51内的多晶硅保护浅沟槽隔离STI 55的一个纵向侧壁和N+注入多晶硅区54c以及相邻的两个本征多晶硅区域54b的侧壁对应，另三个侧壁周围和N阱区域51上的对应的N+注入区56和P+注入区57相邻接触；在P阱59上面的多晶硅保护浅沟槽隔离STI 55的一个纵向侧壁和P+注入多晶硅区54a以及相邻的两个本征多晶硅区域54b的侧壁对应，另三个侧壁周围和P阱区域59上的对应的N+注入区56和P+注入区57相邻接触。镂空状的阱间N+注入区上面有分立的多晶硅孤岛60，多晶硅孤岛60的下面设置了SiO2氧化层53，SiO2氧化层53跨接在N阱51和P阱59交接处。阱间N+注入区58为镂空网格状，镂空部分内为阱区，对应镂空部分内阱区的上方设置有多晶硅孤岛60，多晶硅孤岛60与阱区之间设置有SiO2氧化层53。阱间N+注入区58与纵向多晶硅之间用衬底保护浅沟槽隔离STI 52隔离。
工作中，这样相当于一个传统的SCR结构和很多个并联的P-I-N结构的多晶硅并联。同时这里的多晶硅孤岛60的作用是增大了跨接在N阱51和P阱59之间的阱间N+注入区58的有效接触面积，从而使静电电路泄放通道更顺畅。当电学阳极输入正常信号电平时，该防护器件不会导通干扰芯片内部电路的正常工作。而在危险的静电信号到来的时候，本征多晶硅正向贯通从而泄放静电电流，从而使输入缓冲器能够抵御外界的静电冲击。

Claims (2)

1、利用纵向多晶硅增加静电泄放通道的静电放电防护器件，包括P型衬底，P型衬底上为阱区，阱区包括N阱和P阱，N阱和P阱内顶部均设有两个注入区，分别是N+注入区和P+注入区；其中N阱的N+注入区设置在远离P阱的一端，P+注入区设置在靠近P阱的一端；P阱的P+注入区设置在远离N阱的一端，N+注入区设置在靠近N阱的一端；阱间N+注入区设置在N阱和P阱连接处内顶部，并跨接在N阱和P阱之间，其特征在于阱间N+注入区的两侧以及N阱和P阱的外端平行设置有衬底保护浅沟槽隔离STI；阱区上方对应N+注入区与P+注入区之间、N+注入区与衬底保护浅沟槽隔离STI之间、P+注入与衬底保护浅沟槽隔离STI之间的位置设置有纵向多晶硅，纵向多晶硅与阱区之间设置有SiO2氧化层；
所述的纵向多晶硅包括P+注入多晶硅区、N+注入多晶硅区和本征多晶硅区，P+注入多晶硅区与N+注入多晶硅区间隔设置，中间为本征多晶硅区；
N阱内对应N+注入多晶硅区的边沿以及与之相邻的本征多晶硅区的边沿的位置设置有多晶硅保护浅沟槽隔离STI，在N阱内的多晶硅保护浅壕沟隔离STI的一个纵向侧壁和N+注入多晶硅区以及相邻的两个本征多晶硅区域的侧壁对应，另三个侧壁周围与N阱内的N+注入区或P+注入区相邻接触；
P阱内对应P+注入多晶硅区的边沿以及与之相邻的本征多晶硅区的边沿的位置设置有多晶硅保护浅沟槽隔离STI，在P阱内的多晶硅保护浅壕沟隔离STI的一个纵向侧壁和P+注入多晶硅区以及相邻的两个本征多晶硅区域的侧壁对应，另三个侧壁周围与P阱内的N+注入区或P+注入区相邻接触。
2、如权利要求1所述的利用纵向多晶硅增加静电泄放通道的静电放电防护器件，其特征在于所述的阱间N+注入区为镂空网格状，镂空部分内为阱区，对应镂空部分内阱区的上方设置有多晶硅孤岛，多晶硅孤岛与阱区之间设置有SiO2氧化层。
CNB2007100681370A 2007-04-19 2007-04-19 利用纵向多晶硅增加静电泄放通道的静电放电防护器件 Expired - Fee Related CN100477221C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007100681370A CN100477221C (zh) 2007-04-19 2007-04-19 利用纵向多晶硅增加静电泄放通道的静电放电防护器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007100681370A CN100477221C (zh) 2007-04-19 2007-04-19 利用纵向多晶硅增加静电泄放通道的静电放电防护器件

Publications (2)

Publication Number Publication Date
CN101047181A CN101047181A (zh) 2007-10-03
CN100477221C true CN100477221C (zh) 2009-04-08

Family

ID=38771582

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100681370A Expired - Fee Related CN100477221C (zh) 2007-04-19 2007-04-19 利用纵向多晶硅增加静电泄放通道的静电放电防护器件

Country Status (1)

Country Link
CN (1) CN100477221C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270658B (zh) * 2011-07-27 2012-09-05 浙江大学 一种低触发电压低寄生电容的可控硅结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020130366A1 (en) * 2001-03-19 2002-09-19 Yasuyuki Morishita ESD protection circuit for a semiconductor integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020130366A1 (en) * 2001-03-19 2002-09-19 Yasuyuki Morishita ESD protection circuit for a semiconductor integrated circuit

Also Published As

Publication number Publication date
CN101047181A (zh) 2007-10-03

Similar Documents

Publication Publication Date Title
CN100470803C (zh) 一种增大静电电流有效流通面积的esd防护电路
CN101281909B (zh) Nmos管嵌入式双向可控硅静电防护器件
US7786504B2 (en) Bidirectional PNPN silicon-controlled rectifier
CN100590875C (zh) 多晶硅级连二极管
CN103681867B (zh) 具有场电极的晶体管器件
CN102034858A (zh) 一种用于射频集成电路静电放电防护的双向可控硅
CN102142440B (zh) 一种可控硅器件
CN100470804C (zh) 一种利用多晶硅构建esd泄放通道的防护电路
CN101834181B (zh) 一种nmos管辅助触发的可控硅电路
CN106328644A (zh) 一种半导体器件和电子装置
CN109742071A (zh) 一种soi功率开关的esd保护器件
CN100448007C (zh) 一种网格状静电放电防护器件
CN201041806Y (zh) 一种增大静电电流有效流通面积的esd防护器件
CN103165600A (zh) 一种esd保护电路
CN100530652C (zh) 一种用于静电放电保护的可控硅
CN102244105A (zh) 具有高维持电压低触发电压esd特性的晶闸管
CN102034814B (zh) 一种静电放电防护器件
CN100477221C (zh) 利用纵向多晶硅增加静电泄放通道的静电放电防护器件
CN101236967A (zh) 一种反相器内嵌的可控硅
CN101047180A (zh) 一种分散静电泄放电流的静电放电防护器件
CN102270658B (zh) 一种低触发电压低寄生电容的可控硅结构
CN107910325B (zh) 一种外部pmos触发scr-ldmos结构的esd防护器件
CN103094272B (zh) 用于静电保护的沟槽型绝缘栅场效应管结构
CN109786374A (zh) 一种soi功率开关的esd保护器件
CN101814498A (zh) 一种内嵌nmos辅助触发可控硅结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20120419