TWI267923B - Method for making semiconductor device - Google Patents
Method for making semiconductor device Download PDFInfo
- Publication number
- TWI267923B TWI267923B TW090111681A TW90111681A TWI267923B TW I267923 B TWI267923 B TW I267923B TW 090111681 A TW090111681 A TW 090111681A TW 90111681 A TW90111681 A TW 90111681A TW I267923 B TWI267923 B TW I267923B
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide film
- semiconductor substrate
- film
- gate
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000009792 diffusion process Methods 0.000 claims abstract description 57
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 230000005669 field effect Effects 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 238000007254 oxidation reaction Methods 0.000 claims description 23
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 13
- 229910001922 gold oxide Inorganic materials 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 5
- 229910052797 bismuth Inorganic materials 0.000 claims description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 241000251468 Actinopterygii Species 0.000 claims description 2
- 238000010586 diagram Methods 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 219
- 239000010410 layer Substances 0.000 description 65
- 230000015572 biosynthetic process Effects 0.000 description 17
- 239000002019 doping agent Substances 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- -1 argon ion Chemical class 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910001507 metal halide Inorganic materials 0.000 description 2
- 150000005309 metal halides Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- 241000283973 Oryctolagus cuniculus Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 206010036790 Productive cough Diseases 0.000 description 1
- 229910019847 RhSi Inorganic materials 0.000 description 1
- 241000239226 Scorpiones Species 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000000839 emulsion Substances 0.000 description 1
- 238000003682 fluorination reaction Methods 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 235000012054 meals Nutrition 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011104 metalized film Substances 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 210000000496 pancreas Anatomy 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 210000003802 sputum Anatomy 0.000 description 1
- 208000024794 sputum Diseases 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
1267923 九、發明說明: 【發明所屬之技術領域】 本發明是關於一種半導體裝置及其製造方法’的’其 在用於大型積體電路(Large-Scale-Integration,LSI)的同 一晶片(chip)内,形成具有2種以上薄膜厚度之後氧化膜的 金屬絕緣半導體場效電晶體 (Metal-Insulator-Semiconductor-Field-Effect-Transistor , MISFET) 〇 【先前技術】 在單晶片系統(System On a Chip)或大型積體電路系 統中,g在單一晶片之中混合形成有各種的金氧半場效電 晶體(Metal_Oxide-Semiconductor-Field_Effect_
Transistor ’ MOSFET)。輸入輪出電路或混載dram電路
必須比此載類比(analog)電路需要較高之電源電壓(例如是 3-3V 2’5V 1.8V)。另一方面’在數位(邮制)電路或混 °7645pifl.doc 6 1267923 形成2種或3種以上之閘絕緣膜膜厚的方式。然而,在閘 絕緣膜具有多個膜厚之情形下,會產生以下之問題。即, 高電壓系之金氧半場效電晶體的最適當之後氧化膜使用於 南電壓系之源極/沒極擴散(s〇urce/drain extension)的條件 之h形下’會產生汲極耐壓或熱載子(h〇t carrier)耐性、閘 感應 /及極漏電流(Gate Induced Drain Leakage Current, GIDL)或PN隨穿(tunneiing)電流等問題。 關於利用低電源電壓驅動的電路,同一的汲極設計也 會發生以下的問題。即,一方面在閘負荷驅動用金氧半場 夕文電日日體之中’需要達到最小的鏡射(mirror)容量或接合容 ,,的限制容量,另一方面在導線負荷驅動用金氧半場效 電晶體之中則是希望形成較⑨的擴散以增加鏡射容量,並 =到所需之汲極電流。因此,在此兩者之間的最適當的後 氧化膜之源極/汲極擴散條件係有差異的。 【發明内容】 如上所述,習知之半導體裝置係難以在單一的條件下 形成一個積體電路。 本發明之目的係提供—種半導體裝置及其製造方法以 =述問題,此半導體裝置係在-個積體電路中具有對 作特性或用途的最適當的金屬絕緣半導體場效電 日日體結構。 利用1觀點係提供—種半導難置,係為具有 區板、在此半導體基板上形成相互隔離的源極 π…品、在此源極區及汲極區之間的半導體基板上選 07645pifl.doc 7 1267923 2==3:::膜及閘電極、以及形成覆蓋於此閘電 少一邱 伤、閘絕緣膜、及源極區或汲極區之至 晶體白^導膜所形成之多個金屬絕緣半導體場效電 電曰、置,此裝置之特徵為金屬絕緣半導體場效 ^脰认_至少具有2種以上之膜厚。 自間種,體裝置,此裝置係具有具 至少一3八 )部份至前述源極區或前述汲極區之 導體妒、之間覆盍形成不同膜厚之絕緣膜的金屬絕緣半 佳金===應不同電麵或不同用途的最 右古于^千¥體%效電晶體結構。具體的說,例如是具 比Ϊ,人輸出電路、混載DRAM電路、混載類 乂厚膜厚的絕緣膜之金屬絕緣半導體場效電晶 且女H有低電壓用途之數位電路或混載sram電路等 2,、乂:膜厚的纟g緣膜之金屬絕緣半導體場效電晶體的結 ㈣電壓系的金屬絕緣半導體場效電晶體得到所需 體且右彳之同日^ ’高電㈣的金屬絕緣半導體場效電晶 題了&良的熱載子耐性並抑·感應汲極漏電流之問 如/交t絕緣膜係為氧化、氮化或氧化氮化之絕緣膜。 制-上巴緣膜之側面部分可覆蓋有緻密的絕緣膜,以抑 絕緣應。更佳為湘化學氣相沈積法形成覆蓋於 與气相= M防止閘電極與源極區或汲極區之短路的化 千虱相沈積絕緣膜,此绍绪 之後擴散崎謂。e賴财輸、氮化或氧化氮化 07645pifl.doc 8 1267923 濕二===!!方法包括使用稀氣酸或氣化録的 較佳二t 機:系反應氣體的乾餘刻法。 用氬離子1離子鼠化之速率㈣)之離子係使 氮離子則會減緩氧U率。,以增加氧化速率。又使用 法,供1半導_之製造方 及閑電極的f程、步成至選擇性形成多個間絕緣膜 側面且於自於前述問絕緣膜之暴露的 ^叫且於自刖述閘電極之至少一部 面至前述半導體基板表面之至少一部份二 :述形成之多個絕_之至少—個進行㈣ί ^明之再一觀點係為提供—種半導體裝置造方 括在半導體基板上選擇性形成多個閘絕緣膜 ===:,少覆蓋於前述閘絕 面至至少一部份及前述閑絕緣膜之側 表面之至少一部份的多個第-絕緣膜 ‘i程之多個絕緣膜之至少一個進雜刻去 ^之衣私μ及形成至少覆蓋於去除前述第一 露的侧面且於自前述間電極之至少-部 ==閘、、、巴緣膜之側面至前述半導體基板表面之至少一 口 η刀的至少一個第二絕緣膜之製程。 ^月之更-觀點係為提供—種半導 法,此方法包括於半導體基板中形成由半導體基板 07645pifl.doc 9 1267923 ::::士:二:70件隔離絕緣膜且於前述多個元件隔離絕 ί件^成區ii成多觀件形成區域的製程、在前述多個 選擇性形成多個閘絕緣膜及閘電極的製 転、在則述讀形成區域之至少― 速率、、統速率及氧倾化速率之至少—個的離子== 成至少覆蓋於前述閘絕緣膜之暴露的側面且於 丰導體a軛声2至〃 ·份及前述閘絕緣膜之側面至前述 膜筒:膜二之至少一部份的多個具有不同膜厚之氧化 胲、虱化膜及氧化氮化膜之製程。 為:本上述和其他目的、特徵和優點能更明顯 重文、+較佳實施例,並配合所附圖式,作詳細說 明如下。 【實施方式】 第1圖所不為本發明之第一較佳實施例之半導體裝置 的全體結構的縱截面圖。請參照第1圖所示,1係為P型 勺夕土板在此石夕基板!上具有利用p型摻質擴散而得之 井(wdl)la與利用n型摻質擴散而得之井^所交互形成之 ,件形成區域。在此多個井la、lb之間形成彼此未重疊的 :或在此未重$的部分中形成由⑪基板1之表面至所定 洙度的元件隔離絕緣膜2。 在矽基板1上除元件隔離絕緣膜2以外之區域内,交 互形成2種的金氧半場效電晶體3a及3b。 〆 例如’在相鄰的元件隔離絕緣膜2之間,隔著閘絕緣 07645pifl.doc 10 1267923 成金氧%==成二=:==二藉, 絕緣t 叫等的後氧化膜知,設有側壁 覆苗於由門::?膜知不止位於閘電極5a之側壁,而且 Γ 側部到位於間電極5a之側部的矽基 板1表面上且形成例如為05nm〜5_薄的膜厚。 在未設有㈣極5aA㈣絕_ 7a _基板 至所定深度之區域内形成夾閘電極5垂直下面之區域的高 濃度擴散層(或稱高濃度絲/汲極曲)8a、8e。此高濃度擴 散層8a、8c係由側壁絕緣膜7a垂直下面的區域附近 至元件隔離絕緣膜2。又,在此高濃度擴散層8a、8c所夾 之區,之中,由側壁絕賴7 a垂直下面的石夕基板i表面至 所定殊度械低濃度擴散層(或稱m雜/汲極曲)如、 9c。低濃度擴散層9a、9c之區域的形成深度比高濃度擴散 層8a、8c之深度淺。 在未形成閘電極5a及側壁絕緣膜7a的矽基板丨表 面,形成與尚濃度擴散層8a、8c相接觸的金屬矽化物膜 10a。此金屬矽化物膜10a係由側壁絕緣膜%之邊緣延伸 至元件隔離絕緣膜2。 在閘電極5a之上面形成有膜厚為1〇nm〜6〇nm左右的 金屬矽化物膜11a。 金氧半場效電晶體3b基本上與金氧半場效電晶體% 之結構相同。僅閘絕緣膜4b之膜厚與後氧化膜汕之膜厚 07645pifl.doc 11 1267923 ^膜^緣膜415之膜厚例如是3nm〜1Gnm左右,比閘 是:4a,成更厚。又,後氧化膜你之膜厚= 接;,:=比後氧化臈如之膜厚形成更厚。 導體 t 之 冰又:成多個溝渠’再於此溝渠中填入絕緣膜以 絕緣膜2。由此,定義出元件形成區域21&、^。 件形成區域仏中進行例如是糊離子植入 並擴政所植入之p型摻質,以形成p型井1&。另一方, 在疋件形成區域21b中使用與元件形成區域2U相同^法 之方式進行磷等的離子植入並擴散所植入in型摻所,以 形成η型井ib 〇 夕貝 接著,在矽基板1表面之元件形成區域21a、2ib内, 依序選擇性形成閘絕緣膜4a、4b及閘電極5a、5b。另 閘絕緣膜4a、4b也可以在其他條件下形成。其 膜4a之厚度薄於閘絕緣膜4b。 /、 n、 ,著’請參照第2B圖所示,分別於元件形成區域仏、 沁表面上形成後氧化膜6a、6b。後氧化臈如之形成係由 閘電極5a之頂面開始沿著側面、閘絕緣膜知之暴霖部分、 :件形成區域21a内的矽基板1表面至元件隔“; 為止形成薄的後氧化膜6a。後氧化膜6b也具有與後氧化 膜6a相同的構造。又在後氧化膜6a之氧化製程;^,在閘 電極5a之侧面及與閘絕緣膜4a接觸之部分且鱼後氧化膜 07645pifl.doc 12 1267923 6a接觸之部分(以下,簡稱為閘 5a氧化後所產生之氧化膜。由此,會使係為問電極 度擴散層8a、8c、低濃度擴散層处鱼之鬲液 =广可抑制在閘電極5a之角落二電發極生= 木中現象。又契閘電極5a之閘側壁底部 極5b形成相同形狀之閘側壁底部化。 丨」在閘電 ,者,請茶照第2C圖所示,在裝置 光阻層以後,使職影(ph_thQg 於元件形成區域21a之光阻層22 形成區域21b上之光阻層22。接著,以m= 刻罩幕(mask)例如是使用稀氣酸進行濕式_ = 膜厚變成〇.5nm〜5nm左右 : (half etehmg)。由此’後氧化膜6a在等方向上 t i 並藉由光阻層22之罩幕的仅讀、、 ,胰尽艾潯, 厚也同時變薄。 …又’以避免後氧化膜6b之膜 接著請參照第2D圖所干,认丄 训上的光阻層a之後,對;^ :去除位於元件形成區域 磷等的離子植入且進行換質^成區域加進行例如是 擴散層9a、9e。在此卿》2 _ n•型的低濃度摻質 之功能。賊,在具有罩幕 散,而使摻質低濃度擴散層自f整合的摻質之擴 垂直下面潛人而形成於閘電極極化之側壁之 區域2lb上進行與元件$ ,下方。又’在元件形成 離子植入且進行摻質擴冑 ^13相同之例如是领等的 ^成P-型的低濃度摻質擴散層 07645pifl.doc 13 1267923 9b、9d 〇 氣相參照第2E圖所示,在裝置全面上利用化學 去Μ = ⑽2的堆積絕緣膜,再·非等向性餘刻 ==相沈積絕緣膜,以在間電極5心之側壁上 向性糾之沈積側壁絕賴&、7b。又,在此非等 離絕緣膜之延伸至元件隔 _ . 氧化腰6a璉擇性地去除,以殘留由閘絕緣 侧辟電極5a至所定距離之部分。由此,會暴露出由 2、’G、· 、7a之邊緣至元件隔離絕緣膜2之區域的形成於 夕基板1表面之_摻f低濃度擴散層9a、9e。又在元件 =成區域21b中也進行同樣的非等向性㈣。因此,會暴 心出由側壁、%緣膜7b之邊緣至元件隔離絕緣膜2之區域的 形成於f基板」表面之内的摻f低濃度擴散層9b、9d。 接著,δ青茶照第2F圖所示,在元件形成區域21a中更 進-步地進㈣f擴散以形成n+型的高濃度擴散層如、 '在此#貝之擴散下,閘電極%與側壁絕緣膜%具有 罩幕之功旎。因此,在閘電極5a及侧壁絕緣膜%之下產 生自身整合的#質之擴散,而使摻質高濃度擴散層如、8c 由側壁絕賴7a之垂直下㈣人㈣成於㈣絕緣膜7a 之下方。 此南濃度擴散層8a、8c與低濃度擴散層9a、9c之差 異在於不需介由後氧化膜6a而直接於暴露之矽基板丨表面 植入摻質並進行擴散所形成,且形成之位置深於低濃度擴 散層9a、9c。 07645pifl.doc 14 1267923 身敕=,低濃度擴散層9a、9c係在閘電極5a之下進行自 有所形成的,相對於高濃度擴散層8a、8c則是在加含 的。、=絕緣膜%之閘電極5a之下進行自身整合所形成 極5a此,相對於低濃度擴散層%之方面係沿著閘電 5a ^之下方形成,高濃度擴散層8a、8c則未沿著閘電極 下方形成。當此高濃度擴散層8a與低濃度擴散層% 極〆區—時L高濃度擴散層與低濃度擴散層9e即為汲 1 ^姚又,高濃度擴散層8b、8d及低濃度擴散層9b、9d 構係與高濃度擴散層8a、8e及低濃度擴散層%, 序目同。 接著,為降低接線阻抗,在摻質低濃度擴散層9a〜 之表面形成金屬石夕化物膜1〇a、1〇b,且於閘電極%、51 ^表面形成金屬魏物膜lla、llb。金屬梦化物膜咖、 、1U、llb 例如是由 TiSi2、C〇Si2、PtSi、Pd2Si、IrSi 、及RhSi等所开,成。又,在形成金屬石夕化物膜山、a 之=,先去除位於閘電極5a、5b之表面至所定深度的後孝 化膜6a、6b以形成淺的溝渠。由此在元件形成區域21 之石夕基板1之暴露部分上形成金屬⑪化物膜且於段 电極5a之暴露部分上形成金屬矽化物膜Ua。 金屬矽化物膜l〇a係形成與高濃度擴散層如、訃相名 觸,由此,以形成高架式源極•汲極(elevated吣此⑶·办咖 、、’σ構即可‘ k彳于到具有如第1圖中所示金氧半場效電占 體3a、3b的半導體裝置。 由上述本發明之較佳實施例中,在閘電極之側壁至石 07645pifl.doc 15 1267923 ϊ:丄形成有不同膜厚之後氧化膜6a,。由此, 晶體。上不同膜厚之後氧化膜的金氧半場致電 曰〜 可針對具不同使_途之各種金氧半場^ 1㈣易地實現。具體的說,例如是在電 =Γ的金氧半場效電晶…具有:厚 效電晶體^可在且電右晶體使用中需要低電源電壓的金氧半場 了具有膜厚較厚的後氧化膜6b。
作為之=半電晶體之-方覆蓋有例如是光阻 同之氧化膜6/&使用濕姓刻。由此’可形成膜厚不 以二 ,在此雖使用濕蝕刻為例,秋# T 形成於間m 基板表面之部分的臈厚不同。 形=二;側壁之部分的膜厚在進行·刻之情 * Γ二=二氧化膜63舆後氧化棋“ 有微量的變化,以侈斛祀+土邛刀所形成之部分的膜厚僅具 文錢卿紅錢半場效電晶體具有效果。 第二較佳實施例 本較佳實施例係為第一較估电彳 2實施例中’係為使用半_二::膜f第: 之膜厚的情形。在本較佳實施 ^乳化版6a、6b 電晶體μ覆蓋有細層22的選擇性 07645pifl.doc 16 1267923 態下’在敍刻之過程中完全去除後氧化膜6a,並於之後再 形成後氧化膜。因此,與第一較佳實施例之第2A圖至第 2C圖的製程係為相通的。為避免重複說明,在第圖所 示之‘私以後的程序(pr〇cess)改以第3A圖及第3B圖表 示:又,在以下之較佳實施例中,與第一較佳實施例共同 之兀件係利用相同之符號表示,並省略其詳細之說明。 /〆丽述的後氧化膜6a之膜厚例如是〇 5nm〜5nm左右。 後氧化膜6b之膜厚例如是3nm〜15nm左右,比後氧化膜 6a之膜厚形成更厚。 與第一較佳實施例相同,請參照第2C圖所示,在裝 置全面上堆積形成植層22之後,使職影技術去除形成 於几件形成區域21a之光阻層22,以選擇性殘留位於元件 2區域21b上之光阻層22。接著,以此光阻層22為钱 刻罩奉例如是制稀氟酸進行濕式侧23,以完全去除後 氧化膜6a。 ,著’請參照第3A _示,去除位於元件形成區土 H v之光阻層22。接著,請參照第3B圖所示,在金! + =電晶體3a上再度選擇性形錢氧 ⑽成係使用列於形成後氧化膜6a、6b的條件 ^匕由魏化膜21之膜厚可形成薄於後氧化膜你之膜厚 又,由此之後的製程係與第一| 至第2F圖相同。、弟以土貫施例所示之第 實現:Γ;二與第—較佳實施綱^ 只現在早—之絲板1上形財具有膜厚的後氧化膜d 07645pifl.doc 17 1267923 ,半場效電晶體。又,在金氧半場效電晶體之一方上例如 是形成有光阻層,以此為罩幕之下,完全去险今轰 電晶體之其他方的後氧化膜,於此金氧半場效電晶體上再 度形成後氧化膜。在此,可實現具林同後氧化膜的金氧 半場效電晶體。 又在本較佳實施例中’雖以去除光阻層22之後再度形 成後氧化膜21之情形為例’然、也可以在殘留有光阻層22 之情形下再度職後氧倾21。在輯形下,以光阻層22 為罩幕形成魏化膜U ’可更容㈣讀後氧化膜^呈 有相異膜厚的後氧化膜2卜然而,此後氧化膜21之形成 方法也可形成比後氧化膜6b之轉更厚的後氧化膜21。 ,此情形下,最好形成比閘絕_ 4a的膜厚薄的閘絕緣膜 4h 〇 第 罕父佳貫施例 本較佳實施例係為第-較佳實施例與第二較佳 之變形例。在第-較佳實施順第二較佳實施例中,、係為 使用餘刻法以改變金氧半場效電晶體3a、3b之膜 形。在本較佳實施财,則在形成後氧化膜之前 形成後氧化狀區域巾增加魏速率,錢行離子植入。 與第一較佳實施例之第2A圖的製程係為相 在第2A圖所示之製程以後的程序改以第4A圖 及弟4B圖表示。 不 口 請參㈣2Α圖所示,纟元件形成區域2u及在元件 07645pifl.doc 18 1267923 形成區域21b中各自形成膜厚相 於其上形成閘電極5a、5b。 %、巴緣膜4a、4b’再 接者’请麥照第4 A ISI所;^ 層31之後,去除形成於全氧 =置全面上塗佈光阻 Μ之情形下形成薄的後氧化膜。接著^^且有;^ 罩幕對金氧半%效電晶M3b進行離 ^,'、、 離子係為可增域化速率之料,例如h+2、°^之 接者,請爹照第4Β圖所示,在剝除光阻層31之後於 至乳半場效電日日日體3a、3b上形錢氧傾 在 形成此後氧化膜33a、33b的時候,如第4a圖所示之製^ ^在金乳半場效電㈣3b巾植人有可增加氧化速率的離 。因此,金氧半場效電晶體3b之絲板i表面及問電極 5b的側面會比金氧半場效電㈣%具有較快之氧化速 率。由此結果’可得到後氧化膜33b之膜厚厚於後氧化膜 33a之膜厚。 前述的後氧化膜33a之膜厚例如是〇5nm〜5nm左 右。後氧化膜33b之膜厚例如是3nm〜15nm左右,比後 氧化膜33a之膜厚形成更厚。 由上所述,本較佳實施例改以離子植入即可實現與第 一較佳實施例使用敍刻所得之結構相同。 第四較佳實施例 本較佳實施例係為第三較佳實施例之變形例。在第三 19 07645pifl.doc 1267923 =:::腔ί為使用可增加氧化速率的離子植入,以 以使用可減缓η = 2乳化膜。在本較佳實施例中,則改 的後以實現具有不同膜厚 之製程與本較佳實施例也ί :的目同,在第2Α圖中所示 枝久^=實施例之中,於第2Α圖所示之製程之後, :圖所示,與第4Α圖相反,光阻層41選擇性 氧半場效電晶體3b。接著以此光阻層31為 罩2進㈣子獻42。此獻之離子係材減緩氧化速率 之離子’例如是N+等。 #接著,請參照第5B圖所示,在剝除光阻層3ι之後於 金氧半%效電晶體3a、3b上形成後氧化膜43a、43b。在 形成此後氧化膜43a、43b的時候,如第5A圖所示之製程 中在金氧半場效電晶體3b中植入有可減緩氧化速率的離 子。因此,金氧半場效電晶體3a之矽基板丨表面及閘電極 5a的側面會比金氧半場效電晶體3a具有較慢之氧化速 率。由此結果,可得到後氧化膜43b之膜厚厚於後氧化膜 43a之膜厚。 前述的後氧化膜43a之膜厚例如是0.5nm〜5nm左 右。後氧化膜43b之膜厚例如是3nm〜15nm左右,比後 氧化膜43a之膜厚形成更厚。 由上所述,本較佳實施 例改以離子植入即可實現與第一較佳實施例使用蝕刻所得 之結構相同。 又,在上述較佳實施例中的後氧化膜之蝕刻方式雖以 20 07645pifl.doc 1267923 可以::5進仃濕蝕刻為例’然並不以此為限。例如,也 系氣體進行^氟化銨進行祕刻。又也可以改用有機 物膜兔如在擴散層上及問電極上所形成的膜雖以金屬石夕化 在閘:極:然也可以改為自行對準石夕化物(salicide)膜。又 然在ί需要==_可以改為金屬膜等的疊層結構。 而要降低接線阻抗之情形下,不_成上述之膜。 體進行^方ί進订說明,因此使用2個金氧丰場效電晶 半場效電晶體之後氧:二ί 22 nt後盍於1個金氧半場效電晶體上的光阻層 後〜i ^半場效1晶體之後氧倾之膜厚,最 =王制除光阻層22。由此,依階段變更進行 ^形下了形成3個不同膜厚的後氧化膜。在第Μ圖牛 圖、弟4A圖、第4B圖、第5A圖及第5β圖所示之 ,也可顧她之方法形成3解同膜 膜、。當然,可藉由對應變更各階段的罩幕,以達到形:4 個以上之多個相異的膜厚之後氧化膜的技術。 又’後氧化膜例如是氧化由多晶頻 5;、兄切基板1以㈣由叫所形成之氧化膜U f 並不以此材料或組合為限。例如是可置換為机、聊等 07645pifl.doc 21 1267923 21膜 '或Sl〇xNJ的氮化氧化膜。在使用欲 =閘電極的情形下,當然也可考慮:工以外之基 =後氧化膜之側壁上形成以化學氣相沈積法:二即,可 為s1〇2等的側壁絕緣膜之 構斤形成之例如 然,此側壁絕緣膜並不限於以化構的任何膜。當 si〇2,也可以為使用其他方法所形=目3法所形成之 側壁絕緣膜為具有緻密的膜結構的絕緣膜t也重要的是, 後氧化膜。又,未形成有側壁絕緣膜之“也=作為 極周圍覆蓋層間絕緣膜也可為具敏密的膜^的Ϊ於閑 ^ ’也可1场成與±述較佳實施 式,在此不予贅述。 電型 ”又在第2C圖與第2D圖中係表示使用濕飿 缚化後,化膜6a之情形,#使用乾制之際,可利用此钱 =非等向性’可使在間電極5a之側面所形成之部分薄於 f基板表面所形成之部分。即,使用具有非等向性之敍刻 日守’ §進仃钱刻之角度並非垂直於基板表面之際,閘電極 5a之側面部分可較早進行钱刻。又當進行飯刻之角度垂直 於基板表面之際,位於基板表面的後氧化膜6a則會薄於位 於閘電極5a之側面的後氧化膜6a。 低濃度擴散層9a、9c之深度會因後氧化膜6a之基板 表面膜厚變薄而變深,然閘電極側壁底部5f附近之電場集 中係依據基板1表面之後氧化膜如之膜厚與閘電極5&之 側面的後氧化膜6a之膜後兩者所決定。即,後氧化膜6a 所夾之閘電極5a與擴散層之間的距離變短時會提高電場 22 07645pifl.doc 1267923 二lUi因此,必須依據電場集中抑制度或擴散層之深 度9 =數進行蝕刻之非等向性的設定。 方而同也’藉由控制在第4A圖與第4β ®中的離子植入 形^閘^m基板表面之植人歧,可控繼氧化膜3 3 b 之側面的部分多於形成於基板表面之部 ^严^,可控制在第5α圖與第5β ®中之後氧化膜伽 極5a之側面的部分少於形成於基板表面之部分。 膜的八~ ΐ然以使用閘絕緣膜4a為由si〇2所形成之絕緣 打電晶體進行說明,然本發明也可適用於任 場^晶=式所形成之絕緣膜而形成的金屬絕緣半導體 絕綾=外鬥在上述較佳實施例中,雖以後氧化膜覆蓋於間 Γ ㈣極上後再形成擴散層之情形為例進行說明, =不以此為限。在至少覆蓋於間電極之下,也可 甲甩極之上方覆蓋有後氧化膜之結構: 的元件絕緣膜附近表面上覆蓋有後氧化膜之結構中 以上所述係為本發明中,於J個積體電路中,得 =對應不同動作特性或用途之金屬絕緣半導體場效電晶 體結構的半導體裝置。 曰曰 限定發rf以較佳實施例揭露如上’然其並非用以 χ任何热習此技蟄者,在不脫離本發明之精神 t乾圍内’當可作些許之更動與潤飾,因此本發明之^ 範圍當視後附之巾請專利範圍所衫者為準。狀保凌 【圖式簡單說明】 07645pifl.doc 23 1267923 第1圖所示為本發明之第一較佳實施例之半導體裝置 的全體結構的縱截面圖。 第2A圖至第2F圖所示為本發明之第一較佳實施例之 半導體裝置之製造方法的製程截面圖。 第3A圖至第3B圖所示為本發明之第二較佳實施例之 半導體裝置之製造方法的製程截面圖。 第4A圖至第4B圖所示為本發明之第三較佳實施例之 半導體裝置之製造方法的製程截面圖。 第5A圖至第5B圖所示為本發明之第四較佳實施例之 半導體裝置之製造方法的製程截面圖。 【主要元件符號說明】 1 :矽基板 la , ib :井 2:元件隔離絕緣膜 3a,3b :金氧半場效電晶體 4a,4b :閘絕緣膜 5a,5b :閘電極 5g,5f :閘侧壁底部 6a,6b,21,33a,33b,43a,43b :後氧化膜 7a,7b :侧壁絕緣膜 8a,8b,8c,8d :高濃度擴散層 9a,9b,9c,9d :低濃度擴散層 10a,10b,11a,lib ··金屬矽化物膜 21a,21b :元件形成區域 24 07645pifl.doc 1267923 23 :蝕刻 22,31,41 :光阻層 32,42 :離子植入 25 07645pifl.doc
Claims (1)
1267923 十、申請專利範圍: 1·一種半導體元件的製造方法,該半導體元件包括複 數個第一與第二MISFET,該製造半導體元件的方法包括 以下步驟: 提供該些第一與該些第二MISFET的複數個閘絕緣層 與複數個閘電極的堆疊層於一半導體基板上; 以一後氧化膜(post oxide layer)覆蓋於該半導體基板 上以及該些第一與該些第二MISFET的該些閘電極的側表 面上與該些間絕緣層的侧表面上; 減少該後氧化膜的厚度,其利用一钱刻步驟#刻對應 該第一 MISFET中之位於該半導體基板上的該後氧化膜; 以及 在該钱刻步驟後,利用該些第一與第二MISFET中之 該閘電極為罩幕,以離子植入法,經由位於該半導體基板 上的該後氧化膜,形成一低濃度源極區與一低濃度汲極區 於該半導體基板的表面區域。 2·如申請專利範圍第1項所述之半導體元件的製造方 法,該蝕刻步驟僅施加在該第一 MISFET的該後氧化膜, 而該第二MISFET的該後氧化膜被一光阻層覆蓋。 3.如申請專利範圍第1項所述之半導體元件的製造方 法,更包括以一 CVD法,形成一側壁絕緣層,該側壁絕 緣層覆蓋該後氧化膜的周邊。 4·如申請專利範圍第1項所述之半導體元件的製造方 法,其中在该半導體基板上提供該些閘極絕緣層與該些閘 26 1267923 電極的堆疊層的步驟更包括: ,該半導體基板上提供該糾極絕緣層; 在該些閘極絕緣層上,堆叠閉 極絕緣層與該些閘電極層進行圖案化; 將該些閉 中去^位在該些開電極附近的該些閘電極層,於該圖案化 5.如申請專利範圍第3項所述 括糊則壁,為罩幕,植入離子至該= :、曲# 辰度源極11和高濃度錄區,i中兮 聯高濃度汲極區分別與該低濃度源極區和; =辰度汲__,並且與_低濃度源極區與該 度汲極區逛深的該半導體基板的部分。 w 數個6第:2導體元件的製造方法’該半導體元件包括複 驟4二MISFET,該製造半導體元件的方法包括 ,提供該些第一與該些第二MI騰的複數個閘絕緣声 與被數個閘電極的堆疊層於一半導體基板上; 曰 將允許改變氧化率的離子,植入該些第一鱼★亥此Μ 一 MISFET要被形成的區域的其中之一; 二罘一 以一後氧化膜(post oxide layer)覆蓋於該半導體基 上以及該些第-與該些第二MISFET的該些閑電極的ς: 面上與該些閘絕緣層的侧表面上;以及 & 在該些第一與第二MISFET的該些閘電桎被該後氧化 膜覆蓋後,利用該些第一與第二MISFET中之該竑閘^極 27 1267923 為罩幕,以離子植入法,經由該後氧化膜,形成一低濃度 源極區與一低濃度汲極區於該半導體基板的表面區域中, 其中藉由允許改變氧化率的離子植入,該後氧化膜為 一半導體氧化物層,且對應該第一 MISFET與該第二 MISFET的該後氧化膜具有不同的厚度。 、乂 7·如申請專利範圍第6項所述之半導體元件的製造方 法,更包括以一 CVD法,形成一側壁絕緣層,該侧壁絕 緣層覆蓋該後氧化膜的周邊。 8·如申請專利範圍第6項所述之半導體元件的製造方 法,其中該離子植入的執行,是將該些離子的行進方向傾 斜於該半導體基板,使得在該第一和該第二MISFET上的 該後氧化膜中,形成於該些閘電極側表面的部分與形成於 該版導體基板上的部分,分別具有不同的厚度。 9·如申請專利範圍第6項所述之半導體元件的製造方 法,其中該離子植入的執行,是將該些離子的行進方向傾 斜於5亥半導體基板,使得可以讓該第一與該第二MISFET 其中之一、在該閘電極側表面上的該後氧化膜具有一均勻 厚度。 10·—種半導體元件的製造方法,該半導體元件包括複 數個第一與第二MISFET,該製造半導體元件的方法包括 以下步驟·· 提供該些第一與該些第二MISFET的複數個閘絕緣層 與複數個閘電極的堆疊層於一半導體基板上; 在該半導體基板上以及該些第一與該些第二misfet 28 1267923 的該些閘電極的側表面上與該些閘絕緣層的侧表面上,提 供後氧化膜(post oxide layer); 暴露出該第一 MISFET的該後氧化膜,以一光阻選擇性 地覆盍於該第二MISFET的該後氧化膜上; 以該光阻覆蓋後,去除在該第一 MISFET上的該後氧化 膜; 去除該第一 MISFET上的該後氧化膜後,以比該第二 MISFET的該後氧化膜厚度薄的後氧化膜,覆蓋於在該第一 MISFET上之該半導體基板上以及該閘極侧表面與該閘絕 緣層侧表面上;以及 在以該後氧化膜覆蓋該第一 MISFET後’利用離子植入,使用該第一與該第二 的該些閘電極為罩幕,透過該半導體基板上的該後氧化 膜,在該半導體基板的表面區域中形成一低濃度源極區與 一低濃度汲極區。 11·如申请專利範圍第10項所述之半導體元件的製造 方法,更包括以一 CVD法,形成一侧壁絕緣層,該侧壁 絕緣層覆蓋該後氧化膜的周邊。 12·—種半導體元件的製造方法,該半導體元件包括—複 數個第一與第二MISFET,該製造半導體元件的方法包括 以下步驟: 、提供该些第-與該些第二MISFET的複數個閘絕緣層 與複數個閘電極的堆疊層於一半導體基板上; 將允井改變氮氧化率的離子,植入該些第一與該些第 一 MISFET要被形成的區域的其中之一; 29 1267923 以一後氧化膜(post oxide layer)覆蓋於該半導體基板 上以及該些第一與該些第二MISFET的該些閘電極的侧表 面上與該些閘絕緣層的側表面上;以及 在該些第一與第二MISFET的該些閘電極被該後氧化 膜覆蓋後,利用該些第一與第二MISFET中之該些閘電極 為罩幕,以離子植入法,經由該後氧化膜,形成一低濃度 源極區與一低濃度汲極區於該半導體基板的表面區域中, 其中藉由允許改變氮氧化率的離子植入,該後氧化膜 為一半導體氮氧化物層,且對應該第一 MISFET與該第二 MISFET的該後氧化膜具有不同的厚度。 13·如申清專利範圍第12項所述之半導體元件的製^ 方法,更包括以一 CVD法,形成一侧壁絕緣層,該側^ 絕緣層覆蓋該後氧化膜的周邊。 14. 如申明專利範圍第12項所述之半導體元件的製; 方法,其巾轉子植人的執行,是將該些離子的行進方τ 傾斜於該半導體基板,使得在該第一和該第二以^列^丁 的該後氧化财,形成於婦閘電_表_部分與形; 於該版導體基板上的部分,分別具有不同的厚度。/、 15. 如申請專利範圍第12項所述之半導體ς件的製; 方法,其巾該離子植人的執行,是將該錄子的行進方; 傾斜於该半導體基板,使得可以讓該第_與 之一、在該閘電極側表面上的該 30 1267923 七、指定代表圖: (一) 本案指定代表圖為:第(1)圖。 (二) 本代表圖之元件符號簡單說明: 100 : la , lb :井 2:元件隔離絕緣膜 3a,3b :金氧半場效電晶體 4a,4b :閘絕緣膜 5a,5b :閘電極 5g,5f :閘側壁底部 6a,6b :後氧化膜 7a,7b :侧壁絕緣膜 8a,8b,8c,8d :高濃度擴散層 9a,9b,9c,9d :低濃度擴散層 10a,10b,11a,lib :金屬矽化物膜 八、本案若有化學式時,請揭示最能顯示發明特徵的化學 式: 無 5 07645pifl.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000200257A JP2002026139A (ja) | 2000-06-30 | 2000-06-30 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI267923B true TWI267923B (en) | 2006-12-01 |
Family
ID=18698151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090111681A TWI267923B (en) | 2000-06-30 | 2001-05-16 | Method for making semiconductor device |
Country Status (4)
Country | Link |
---|---|
US (2) | US20020000633A1 (zh) |
JP (1) | JP2002026139A (zh) |
KR (1) | KR100423248B1 (zh) |
TW (1) | TWI267923B (zh) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4560809B2 (ja) * | 2000-07-28 | 2010-10-13 | エルピーダメモリ株式会社 | 半導体集積回路装置の製造方法 |
JP2002110972A (ja) | 2000-09-28 | 2002-04-12 | Nec Corp | 半導体装置およびその製造方法 |
US6692153B2 (en) * | 2001-03-07 | 2004-02-17 | Ntn Corporation | Wheel support bearing assembly |
JP4190791B2 (ja) * | 2002-04-12 | 2008-12-03 | エルピーダメモリ株式会社 | 半導体集積回路装置の製造方法 |
US20030218218A1 (en) * | 2002-05-21 | 2003-11-27 | Samir Chaudhry | SRAM cell with reduced standby leakage current and method for forming the same |
JP2003347420A (ja) * | 2002-05-23 | 2003-12-05 | Nec Electronics Corp | 半導体装置及びその製造方法 |
KR100504200B1 (ko) * | 2003-02-27 | 2005-07-28 | 매그나칩 반도체 유한회사 | 복합 반도체 소자의 제조 방법 |
KR100496888B1 (ko) * | 2003-03-06 | 2005-06-23 | 삼성전자주식회사 | 삼중 게이트 절연막을 갖는 반도체 소자 및 그 제조방법 |
US6946709B2 (en) | 2003-12-02 | 2005-09-20 | International Business Machines Corporation | Complementary transistors having different source and drain extension spacing controlled by different spacer sizes |
KR100593733B1 (ko) * | 2003-12-18 | 2006-06-28 | 삼성전자주식회사 | 비대칭 매몰절연막을 채택하는 디램셀 및 그것을 제조하는방법 |
KR100882930B1 (ko) * | 2004-12-17 | 2009-02-10 | 삼성전자주식회사 | 소오스 및 드레인 영역들을 갖는 씨모스 반도체 소자들 및 그 제조방법들 |
JP4541902B2 (ja) | 2005-01-06 | 2010-09-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US7326609B2 (en) * | 2005-05-06 | 2008-02-05 | Chartered Semiconductor Manufacturing, Ltd. | Semiconductor device and fabrication method |
US7858458B2 (en) | 2005-06-14 | 2010-12-28 | Micron Technology, Inc. | CMOS fabrication |
US20070018253A1 (en) * | 2005-07-21 | 2007-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell and manufacturing methods |
CN100461372C (zh) * | 2005-11-21 | 2009-02-11 | 联华电子股份有限公司 | 高压金属氧化物半导体元件 |
US7618868B2 (en) * | 2006-05-03 | 2009-11-17 | Samsung Electronics Co., Ltd. | Method of manufacturing field effect transistors using sacrificial blocking layers |
US20080272437A1 (en) * | 2007-05-01 | 2008-11-06 | Doris Bruce B | Threshold Adjustment for High-K Gate Dielectric CMOS |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
US8072035B2 (en) | 2007-06-11 | 2011-12-06 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
KR100950473B1 (ko) * | 2007-12-28 | 2010-03-31 | 주식회사 하이닉스반도체 | 균일한 두께의 게이트스페이서막을 갖는 반도체소자의제조방법 |
JP5315784B2 (ja) * | 2008-05-14 | 2013-10-16 | 日本電気株式会社 | 半導体装置 |
JP5238627B2 (ja) * | 2009-06-26 | 2013-07-17 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP5435720B2 (ja) * | 2009-12-21 | 2014-03-05 | パナソニック株式会社 | 半導体装置 |
JP5605182B2 (ja) * | 2010-11-17 | 2014-10-15 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
JP2013098216A (ja) * | 2011-10-28 | 2013-05-20 | Elpida Memory Inc | 半導体装置、メモリカード、データ処理システムおよび半導体装置の製造方法 |
US9893060B2 (en) * | 2015-12-17 | 2018-02-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN108172545A (zh) | 2016-12-08 | 2018-06-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
US10510839B2 (en) * | 2017-11-29 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method for manufacturing the same |
CN110707151B (zh) * | 2019-11-13 | 2023-04-07 | 江苏丽隽功率半导体有限公司 | 一种静电感应晶闸管及其制作方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
JP3532625B2 (ja) * | 1994-10-06 | 2004-05-31 | 東芝マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
JPH08306797A (ja) * | 1995-05-11 | 1996-11-22 | Ricoh Co Ltd | 半導体装置の製造方法 |
US5936286A (en) | 1996-06-20 | 1999-08-10 | United Microelectronics Corp. | Differential poly-edge oxidation for stable SRAM cells |
JPH10112531A (ja) * | 1996-08-13 | 1998-04-28 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPH10154802A (ja) * | 1996-11-22 | 1998-06-09 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
JPH1154746A (ja) * | 1997-07-31 | 1999-02-26 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
US5963803A (en) | 1998-02-02 | 1999-10-05 | Advanced Micro Devices, Inc. | Method of making N-channel and P-channel IGFETs with different gate thicknesses and spacer widths |
JP2000077618A (ja) * | 1998-06-15 | 2000-03-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2001015748A (ja) | 1999-07-01 | 2001-01-19 | Toshiba Corp | 半導体装置及びその製造方法 |
KR20010063712A (ko) * | 1999-12-24 | 2001-07-09 | 박종섭 | 반도체 소자의 트랜지스터 제조 방법 |
-
2000
- 2000-06-30 JP JP2000200257A patent/JP2002026139A/ja active Pending
-
2001
- 2001-05-16 TW TW090111681A patent/TWI267923B/zh not_active IP Right Cessation
- 2001-06-19 KR KR10-2001-0034620A patent/KR100423248B1/ko not_active IP Right Cessation
- 2001-06-28 US US09/892,660 patent/US20020000633A1/en not_active Abandoned
-
2002
- 2002-07-19 US US10/197,913 patent/US6673705B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020000633A1 (en) | 2002-01-03 |
JP2002026139A (ja) | 2002-01-25 |
US6673705B2 (en) | 2004-01-06 |
KR100423248B1 (ko) | 2004-03-18 |
US20020179944A1 (en) | 2002-12-05 |
KR20020002224A (ko) | 2002-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI267923B (en) | Method for making semiconductor device | |
JPH0294477A (ja) | 半導体装置及びその製造方法 | |
JPH0878533A (ja) | 半導体装置及びその製造方法 | |
JPS6273772A (ja) | 半導体デバイスの製作方法 | |
JP2003347420A (ja) | 半導体装置及びその製造方法 | |
CN103247672B (zh) | 半导体器件及其制造方法 | |
JP2000040797A (ja) | 半導体素子を有する半導体構造体とその形成方法 | |
JP2655157B2 (ja) | 積層mos構造の製造方法 | |
KR100366923B1 (ko) | 에스오아이 기판 및 이의 제조방법 | |
TWI245410B (en) | Semiconductor device | |
TW200908226A (en) | Method for fabricating line type recess channel MOS transistor device | |
JP3770250B2 (ja) | 半導体装置の製造方法 | |
TWI269431B (en) | Integrated semiconductor circuit device and method for manufacturing the same | |
JP2002026309A (ja) | 電界効果型トランジスタの製造方法 | |
JP3855638B2 (ja) | 半導体装置の製造方法 | |
KR100806136B1 (ko) | 금속 게이트전극을 구비한 반도체소자의 제조 방법 | |
JPS5828734B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
TW200843087A (en) | Semiconductor device and method for manufacturing the same | |
JPS59124142A (ja) | 半導体装置の製造方法 | |
TW468250B (en) | An advanced low-leakage architecture for sub-0.18 μm salicided CMOS device | |
JP2003100868A (ja) | 半導体装置およびその製造方法 | |
JPH06244415A (ja) | 半導体装置およびその製造方法 | |
JPS63200528A (ja) | 半導体装置の製造方法 | |
TWI220273B (en) | Method of fabricating source/drain region | |
TW591758B (en) | Method of improving the top plate electrode stress inducing voids for 1T SRAM process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |