TW594484B - Data processing system and data processor - Google Patents

Description

594484 A7 B7 五、發明説明（1 ) 〔技術領域〕 (請先閑讀背面之注意事項再填寫本頁} 本發明是屬於一種在由複數個資料處理器與複數個系 統匯流排所構成的系統中，連接資料處理器間的匯流排之 資料傳送方式及資料傳送系統的技術領域。例如，有關適 用於一資料處理器可共享其他資料處理器的內藏電路之技 術，一資料處理器可對其他資料處理器的外部匯流排進行 存取之技術。又，本發明是有關初期將資料處理器的動作 程式儲存於記憶體的啓動控制之技術。 〔技術背景〕 隨著系統的複雜化，搭載於該系統上的資料處理器及 零件的數量有日益增加的趨勢。例如，就行動電話的系統 而言，以往供以控制通訊的基頻（Base band)資料處理器 是在於進行軟體（應用，鍵控制等）及硬體（R F電路， 經濟部智慧財產局員工消費合作社印製 L C D，記憶體等的零件）之控制。但，隨者機能的多樣 化，所有的處理將難以完全由基頻資料處理器來進行。在 以往的P C系的系統中，雖能以提高資料處理器的動作頻 率來解決此問題，但就最近的電池驅動型的攜帶型終端機 而言，由於必須延長其電池壽命，因此將無法單純地藉由 頻率的高速化來提升性能。 雖亦有使頻率可變動的手法，但實際在運用於系統上 時極爲複雜，因此難以實用化。並且，可進行高速動作的 資料處理器，晶片面積會有變大的傾向，不易降低待機時 的電流値。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -4- 594484 A7 _ B7 _ 五、發明説明（2 ) (請先閲讀背面之注意事項再填寫本頁) 爲了解決此問題，可採用藉由子處理器或其他處理器 來處理以往資料處理器中無法完全處理的應用程式之手段 。藉此，當需要特別的處理時，只要合適於該處理的資料 處理器動作即可，因此系統構築會變得容易，連帶的也會 使系統全體形成低消耗電力化。 在1個系統上搭載有資料處理器及子處理器等之類的 複數個資料處理器時，其資料處理器彼此的連接，大多會 使用共有匯流排。但，對於無法共有匯流排的資料處理器 ，或者在共有匯流排時，因記憶體存取性能不足，而導致 無法發揮性能時，必須在一側的資料處理器內藏其他的介 面，將此介面連接到另一側的資料處理器的匯流排，而來 進行資料的傳送。就此介面而言，例如有τ I的D S P ( TMS320C5“）所支援的主埠介面等，實際上是利用內藏於 資料處理器的R A Μ及中斷機能來進行資料處理器間的資 料傳送。但，爲了使用該傳送後的資料，必須執行軟體。 經濟部智慧財產局員工消費合作社印製 不只系統，連資料處理器本身也要高機能化。因應於 此，在系統上搭載複數個資料處理器時，藉由有效使用搭 載於彼此資料處理器的機能，不必由複數個資料處理器來 支援重複同樣的機能。例如有針對S D R A Μ (同步 D R A Μ )等之記憶體介面或u S Β (萬用串列匯流排） ，記憶卡，串列介面等。在以不靠上述匯流排的介面來彼 此連接資料處理器時，當在使用各個資料處理器所支援的 機能時，必須利用軟體來處理被傳送的資料。例如，某資 料處理器想要利用其他資料處理器的記憶體介面來對該記 本紙張尺度賴巾酬家縣（CNS ) Α4規格（210X297公釐) '—' -5- 594484 A7 B7 五、發明説明（3) (請先閲讀背面之注意事項再填寫本頁) 憶體進行存取時，必須在將資料（藉上述介面來進行存耳又 )予以傳送至上述其他資料處理器後一度中斷，啓動該其 他資料處理器的程式執行，而使執行該程式的上述資料處 理器可對記憶體進行存取，存取後再度由上述其他資料處 理器來對上述一方的資料處理器產生中斷，經由上述介面 來把資料傳送給該一方的資料處理器。 除了系統複雜化的問題以外，另外還有安裝面積縮減 的問題。特別是在攜帶型資訊終端機中基於消耗電力及成 本的考量，爲了縮減安裝面積，而必須減少系統的零件敫 量。但，隨著系統的多機能化，因應而生的零件數量也會 跟著增加。尤其是上述內藏複數個資料處理器時，此問題 更嚴重。 經濟部智慧財產局員工消費合作社印製 如之前以往的技術所述，在系統上搭載複數個資料處 理器，而該資料處理器無法彼此以共有匯流排來連接時， 必須內藏彼此連接資料處理器的介面。例如，τ I的 D S P之類的主埠介面是利用內藏於資料處理器的R A Μ 及中斷機能來進行訊息交換（handshake)，而實現資料傳 送。就此方法而言，由於在資料傳送時必須執行中斷處理 程式，因此執行中的程式會被中斷，而導致性能會有劣化 之虞。特別是只想要使用該資料處理器所支援的外部介面 時會有問題。 因應於此，本發明者將針對初期使資料處理器的動作 程式儲存於記憶體中的技術進行檢討。例如，在晶片上安 裝有儲存c P U的動作程式之可電氣性複寫的快閃記憶體 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） -6- 594484 A7 -_____ B7 _ 五、發明説明（4 ) 的微處理器中，初期對上述快閃記憶體的程式寫入，一般 是在其製造階段中利用利用E P R〇Μ之類的寫入裝置來 進行。但，如此的寫入動作有時須伴隨查證處理及再寫入 ，因而造成處理複雜化，且須花費更多時間，進而使得資 料處理器的製造成本提高。 本發明之目的是在複雜·多機能化的資料處理系統中 ，實現一種有別於記憶體介面之供以資料處理器進行資料 傳送的資料傳送介面。又，本發明是以能夠由連接於該介 面的其他資料處理器或裝置來有效利用該資料處理器的內 部機能或該資料處理器的外接電路爲目的。藉此來謀求系 統性能的提升及低成本化，實現低消耗電力化。 本發明之另一目的是在於提供一種容易將資料處理器 所應執行的程式予以初期寫入非揮發性記憶體之資料處理 系統及資料處理器。 本發明之上述及其他的目的與新穎的特徵可明確由以 下所述內容及圖面得知。 〔發明之揭示〕 本案中所揭示之代表性發明的槪要簡單說明如下。 〔1〕本發明之第1觀點是容許其他的資料處理器進 行資料處理器的內部匯流排存取。 此觀點的發明是在一資料處理器（1 〇 1 )設置一供 以能夠和其他資料處理器（1 0 0 )連接的介面機構（ 1 1 9 )，且於該介面機構中設置可將其他的資料處理器 ϋ氏浪尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐) "~~' I--------— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 •7- 594484 A7 ___ B7 五、發明説明（5 ) (請先閲讀背面之注意事項再填寫本頁) 當作匯流排主控器來連接於一資料處理器內的內部匯流排 (1 0 8 )之機能，而使能夠從外部經上述介面機構來由 該其他的資料處理器直接操作記憶於內部匯流排的周邊機 能。藉此，資料處理器可在不中斷執行中的程式下使用其 他資料處理器的周邊機能。換言之，一資料處理器可共享 其他資料處理器的周邊資源。例如，當第1資料處理器使 用第2資料處理器的記憶體介面來對特定的記憶體進行存 取時，第1資料處理器可經由第2資料處理器的介面機構 來對該第2資料處理器的周邊記憶體及其他的周邊電路進 行存取，然後加以利用。亦即，一資料處理器可共享其他 資料處理器的周邊資源。換言之，第1資料處理器可直接 使用內藏於第2資料處理器的其他介面機能，進而能夠謀 求系統的高性能化。 以下，針對以上觀點的發明加以詳細說明。 上述第1觀點的資料處理系統，是屬於一種包含第1 資料處理器（1 0 0 )及第2資料處理器（1 0 1 )之資 料處理系統。 經濟部智慧財產局員工消費合作社印製 上述第2處理器內藏一介面機構（1 1 9 )，該介面 機構可使上述第1資料處理器獲得上述第2資料處理器的 內部匯流排的匯流排權； 上述介面機構可藉由獲得上述內部匯流排的匯流排權 之第1資料處理器來存取連接於上述內部匯流排的輸出入 電路。 上述輸出入電路是例如由：可連接於S D R A Μ的 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -8 - 594484 經濟部智慧財產局員工消費合作社印製 Μ Β7五、發明説明（6 ) S D R A Μ介面電路，可連接於液晶顯示器的L C D介面 電路，可連接於記憶卡的記憶卡介面電路，串列介面電路 ，揮發性記憶體，及可電氣性複寫的非揮發性記憶體，以 及泛用輸出入埠電路中所選出之單數或複數個的電路。 上述介面機構包含一緩衝R A Μ ( 1 〇 7 )，該緩衝 R A Μ可排他性回應來自第2資料處理器內部的存取及來 自上述第1資料處理器的存取，而進行動作。 〔2〕本發明之第2觀點是容許其他的資料處理器經 由一資料處理器來對該資料處理器固有的外部匯流排進行 存取者。 此觀點的本發明，爲了達成第2資料處理器的低消耗 電力化，而設置一於第2資料處理器（1 0 1 )的待機時 (電源〇F F或待機狀態），使和第1資料處理器（ 1 0 0 )的介面能夠在第2資料處理器內部與該第2資料 處理器的外接裝置（1 〇 4 )間形成介面之機構（1 1 4 )。藉此，在該第2資料處理器的待機中，第1資料處理 器可不假借外接電路來控制連接於第2資料處理器的裝置 。換言之，即使第2資料處理器爲待機狀態，第1資料處 理器照樣可使該第2資料處理器內部形成旁路來控制連接 於該第2資料處理器的外接電路。藉此，將可減少構成資 料處理系統的零件數量，進而能夠達成低成本化。 以下，針對以上觀點的發明加以詳細說明。 上述第2觀點的資料處理系統，是屬於一種包含：第 1資料處理器（1 〇 〇 )，連接於上述第丨資料處理器的 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公董） (請先閱讀背面之注意事項再填寫本頁) -Q - 594484 A7 B7 五、發明説明（7 ) 第1匯流排（1 0 3 )，連接於上述第1匯流排的第2資 料處理器（1 0 1 )，及連接於上述第2資料處理器的第 2匯流排（1 〇 5 )之資料處理系統。 上述第2處理器包含： 一第1外部介面電路（1 1 9 ):該第1外部介面電 路是一方連接於上述第1匯流排，他方連接於內部匯流排 ;及 一第2外部介面電路（1 1 3 );該第2外部介面電 路是一方連接於上述第2匯流排，他方連接於內部匯流排 ;及 一切換電路（114):該切換電路是在第2資料處 理器的待機狀態中，由上述第1外部介面電路的一方取代 上述第2外部介面電路的一方來連接於上述第2匯流排。 上述第2資料處理器的待機狀態爲：停止供應時脈訊 號給上述第2資料處理器中所含的時脈同步電路之狀態。 又，其中更包含一電源控制電路（1 1 6 b )，該電 源控制電路是在上述第2資料處理器中可分離上述切換電 路的動作電源及其他電路的動作電源，回應上述第2資料 處理器的待機狀態，來使動作電源停止供應給上述其他電 路的全部或一部份。藉此，上述第2資料處理器在待機狀 態中電力消耗會被低減。 上述第2外部介面電路例如包含一 L C D介面電路， 該L C D介面電路可連接於液晶顯示器控制器。此刻，液 晶顯示器控制器會被連接於上述第2匯流排。藉此，上述 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） —-----^----衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -10- 594484 經濟部智慧財產局員工消費合作社印製 A7 __ B7五、發明説明（8 ) 第1資料處理器可經由上述切換電路來控制上述液晶顯示 器控制器。 〔3〕本發明之第3觀點是可經由一處理器來進行供 以將復位動作解除後該資料處理器所應執行的動作程式予 以初期寫入晶片上的非揮發性記憶體或局部匯流排上的非 揮發性記憶體中之動作控制者。 此觀點的本發明之資料處理系統，是屬於一種包含第 1資料處理器（1 0 0 )及第2資料處理器（1 0 1 )之 資料處理系統。 上述第2處理器包含： 一揮發性記憶體（1 0 7 );該揮發性記憶體可在復 位動作解除後的第1動作模式中，藉由上述第1資料處理 .器來進行寫入；及 -CPU (109):該c P U是以根據上述第1動 作模式的寫入後之指令取出的對象作爲上述揮發性記憶體 ;及 一可電氣性複寫的非揮發性記憶體（5 0 2 );該非 揮發性記憶體是在復位動作解除後的第2動作模式中形成 C P U的指令取出對象。 又，上述第1資料處理器是在第2資料處理器指定第 1動作模式，在上述揮發性記憶體中儲存針對上述非揮發 性記憶體的寫入控制用程式，而許可上述C P U指令取出 〇 如此一來，第2資料處理器可執行寫入揮發性記憶體 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -11 - 594484 A7 _ B7 五、發明説明（9 ) 的寫入控制程式，藉此而能夠初期地將第1資料處理器的 動作程式予以寫入上述晶片上的非揮發性記憶體中。在執 行此動作程式時，只要在復位動作解除後指定第2模式即 可。 可電氣性寫入的非揮發性記憶體並未只限於第1資料 處理器晶片上的記憶體。亦可爲連接於第1資料處理器之 可電氣性複寫的非揮發性記憶體（5 0 1 )。 若利用第3觀點的發明，則可經由一處理器來進行供 以將復位動作解除後該資料處理器所應執行的動作程式予 以初期寫入晶片上的非揮發性記憶體或局部匯流排上的非 揮發性記憶體中之動作控制。換言之，可不必在資料處理 器的製造過程中進行將程式寫入晶片上的程式記憶體等之 .處理。 〔4〕本發明之第4觀點是著眼於上述第1〜3觀點 之資料處理系統的資料處理器。 該資料處理器是包含： c P U ( 1 〇 9 );及 連接於上述C P U的內部匯流排；及 連接於上述內部匯流排的周邊電路（1 1 6 ):及 一方連接於第1外部端子，另一方連接於上述內部匯 流排的第1外部介面電路（1 1 9 );及 一方連接於第2外部端子，另一方連接於上述內部匯 流排的第2外部介面電路（1 1 3 )。 又，上述第1外部介面電路會回應來自外部的存取要 本紙張尺度適用中國國家標準（CNS ) A4規格（210><297公釐） —--------— (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 -12- 594484 A7 B7 五、發明説明（10) 求，而獲得內部匯流排的匯流排權，使連接於內部匯流排 的上述周邊電路的存取可能。 (請先閲讀背面之注意事項再填寫本頁) 藉此，資料處理器可使連接於內部匯流排的晶片上的 周邊電路等利用於其他的資料處理器。 其中可更包含一切換電路（4 1 4)，該切換電路是 在C P U的待機狀態中取代上述第2外部介面電路的一方 ，將上述第1外部端子連接於上述第2外部端子。 亦即，爲容許其他資料處理器經由一資料處理器來對 該資料處理器固有的匯流排進行存取者。例如，在資料處 理器的局部匯流排連接有L C D控制器時，在該資料處理 器的待機狀態中可經由系統匯流排來使其他的資料處理器 經由局部匯流排上的L C D控制器來對L C D實現時間顯 示控制機能。 經濟部智慧財產局員工消費合作社印製 如上述第3觀點，在所謂初期性寫入資料處理器的啓 動程式的觀點中，更包含：在復位動作解除後的第1動作 模式中可經由上述第1外部介面電路來從外部寫入之揮發 性記憶體，及程式記憶體（例如可電氣性複寫的非揮發性 記憶體）。 又，上述CPU可在上述第1動作模式的寫入後從上 述非揮發性記憶體取出指令而執行，又，c P U可在復位 動作解除後的第2動作模式中從上述程式記憶體取出指令 而執行。只要以上述第2模式來將針對上述程式記憶體的 寫入控制程式予以寫入非揮發性記憶體，亦即只要以第2 模式來執行寫入控制程式，便能夠在非揮發性記憶體中初 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 594484 A7 __ B7 _ 五、發明説明（11) 期寫入資料處理器的啓動程式。 (請先閱讀背面之注意事項再填寫本頁) 又，可將上述C P U，上述內部匯流排，上述第1外 部介面電路，上述第2外部介面電路，上述切換電路，上 述揮發性記憶體，及上述程式記憶體形成於1個的半導體 基板上，而以單晶片來構成資料處理器。又，亦可將上述 CPU,上述內部匯流排，上述第1外部介面電路，上述 第2外部介面電路，上述切換電路，及上述揮發性記憶體 形成於第1半導體基板上，將上述程式記憶體（501) 形成於第2半導體基板上，以及將上述第1半導體基板與 第2半導體基板封入1個封裝中，而構成多晶片模組。 〔5〕本發明之第5觀點是更由其他的觀點來掌握適 用於上述第1觀點之資料處理系統的資料處理器。 該資料處理器是包含： 連接於第1匯流排的第1端子；及 連接於第2匯流排的第2端子；及 選擇性取第1狀態或第2狀態的第1內部電路；及 第2內部電路；及 經濟部智慧財產局員工消費合作社印製 從上述第1端子開始經由上述第1內部電路與上述第 2內部電路來連接於上述第2端子的第1訊號路徑；及 從上述第1端子開始經由上述第2內部電路來連接於 上述第2端子的第2訊號路徑。 上述第2內部電路是按照上述第1內部電路的狀態來 選擇上述第1訊號路徑與上述第2訊號路徑的其中之一訊 號路徑。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14 - 594484 A7 B7 五、發明説明（12) (請先閱讀背面之注意事項再填寫本頁) 上述第1狀態爲上述第1內部電路可執行指令的動作 狀態，上述第2狀態爲被抑止指令的執行之待機狀態，上 述第2內部電路是在動作狀態中選擇上述第1路徑，在待 機狀態中選擇第2路徑。 其中具有一電源控制電路，該電源控制電路是用以控 制對上述第1內部電路供給第1電源，及對上述第2內部 電路供給第2電源。此刻，上述電源控制電路在上述第2 內部電路中選擇上述第2訊號路徑時，會停止供應第1電 源給第1內部電路的全部或一部份。亦即，在待機狀態中 ，在進行動作時的不必要電路中，不會浪費供給動作電源 0 上述第1內部電路，第2內部電路，及電源控制電路 可形成於1個半導體基板上。又，亦可將上述第Γ內部電 路及上述電源控制電路形成於第1半導體基板上，將上述 第2內部電路形成於第2半導體基板上，以及將上述第1 半導體基板與第2半導體基板封入1個封裝中，而使資料 處理器構成多晶片模組。 經濟部智慧財產局員工消費合作社印製 當具有一用以供應同步動作用的時脈訊號給上述第1 內部電路的時脈控制電路（1 1 6 a )時，上述時脈控制 電路在上述第2內部電路中選擇上述第2訊號路徑時，最 好是停止供應時脈訊號給上述第1內部電路。其原因乃爲 了在待機狀態中，在進行動作時的不必要電路中不會浪費 電力消耗。 此外，用以控制對上述第1內部電路供給第1電源， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -15- 經濟部智慧財產局員工消費合作社印製 594484 A7 B7 __ 五、發明説明（13) 及對上述第2內部電路供給第2電源之電源控制電路，在 停止供應時脈訊號給上述第1內部電路時，最好是停止供 應電源給第1內部電路的全部或一部份。 上述第1內部電路，第2內部電路，時脈控制電路， 及電源控制電路可形成於1個半導體基板上。又，亦可將 上述第1內部電路，時脈控制電路及電源控制電路形成於 第1半導體基板上，將上述第2內部電路形成於第2半導 體基板上，以及將上述第1半導體基板與第2半導體基板 封入1個封裝中，而使資料處理器構成多晶片模組。 〔6〕本發明之第6觀點是更由其他的觀點來掌握上 述第1觀點的資訊處理系統。 該資訊處理系統是具有：第1匯流排，及第2匯流排 ，及連接於上述第1匯流排及第2匯流排的資料處理器。 上述資料處理器具有第1動作態樣與第2動作態樣， 在上述第1動作態樣中，上述資料處理器會處理由上述第 1匯流排所供給的資訊，可將預定的資訊供應給上述第2 匯流排。在上述第2動作態樣中，上述資料處理器會原封 不動地將由上述第1匯流排所供給的資訊予以供應給上述 第2匯流排。 又，就其他觀點的資訊處理系統而言，例如，行動電 話系統是具有：第1〜第3半導體積體電路，及連接上述 第1半導體積體電路與第2半導體積體電路的第1匯流排 ，及連接上述第2半導體積體電路與第3半導體積體電路 的第2匯流排。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公餐) ' -16 ~ I ----Ί—--訂------ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 594484 A7 ____ B7 五、發明説明（14) 上述第2半導體積體電路具有第1動作態樣與第2動 作態樣。 上述第1動作態樣爲：上述第2半導體積體電路會根 據由上述第1半導體積體電路所供給的資訊來進行預定的 處理，並將處理結果供應給上述第3半導體積體電路之動 作態樣' 上述第2動作態樣爲：上述第2半導體積體電路會原 封不動地將由上述第1半導體積體電路所供給的資訊予以 供應給上述第3半導體積體電路之動作態樣。 在上述行動電話系統中，上述第1半導體積體電路可 供給一控制訊號，該控制訊號是用以控制上述第2半導體 積體電路應該是遷移至上述第1動作狀態還是第2動作狀 態。如此的控制訊號可當作指令來賦予。 在上述行動電話系統中，上述第1半導體積體電路爲 基礎頻帶處理用，上述第3半導體積體電路爲顯示控制用 。上述預定的處理是供以至少處理畫像之訊號處理。 在上述第2匯流排可連接記憶裝置。在上述記憶裝置 中可儲存一用以規定在上述第2半導體積體電路進行的處 理之處理程式。 〔實施發明之最佳形態〕 第1圖是表示本發明之資料處理系統的一例。 本系統是由連接於第1外部匯流排1 〇 3的第1資料 處理器1 0 0，及連接於第2外部匯流排1 〇 5的第2資 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） I-.III----0^---Ί,-I1T-------# (請先閲讀背面之注意事項再填寫本頁) -17- 594484 A7 B7 五、發明説明（15) (請先閱讀背面之注意事項再填寫本頁) 料處理器1 0 1所構成。並且，在第1外部匯流排1 0 3 連接有R A Μ，R〇Μ，快閃記憶體（F L A S Η )等之 複數個的外部裝置1 〇 2。而且，在第2外部匯流排 1 0 5連接有R A Μ，R〇Μ，F L A S Η ,液晶顯示器 (L C D )控制器等之外部裝置1 0 4。又，第2資料處 理器1 Ο 1是經由作爲第1外部匯流排1 0 3上的裝置之 一的第1外部介面電路1 1 9來連接於第1外部匯流排 10 3° 第2資料處理器1 〇 1具有內部高速匯流排1 0 8與 內部低速匯流排1 1 5。並且，在上述內部高速匯流排 1 0 8連接有C P U 1 0 9，快閃記憶體1 1 〇，數位訊 號處理器（D S Ρ ) 1 1 1，作爲內部高速匯流排1〇8 與內部低速匯流排1 1 5之間的匯流排橋接電路之橋接電 路1 1 2，第1外部介面電路1 1 9，第2外部介面電路 1 1 3，及R Α Μ 1 〇 7。而且，在上述內部低速匯流排 1 1 5連接有串列介面電路（S C I )，U S Β (萬用串 列匯流排），計時器，記憶卡介面電路（M C I F )， 經濟部智慧財產局員工消費合作社印製 I〇埠之類的泛用輸出入埠（I〇Ρ )，時鐘脈衝發生器 (C P G )，快閃記憶體等之周邊電路1 1 6。在第1圖 中，時鐘脈衝發生器（C P G )的圖號爲1 1 6 a，泛用 輸出入埠（I〇P )的圖號爲1 1 6 b。 資料處理系統並無特別加以限定，例如可爲動電話系 統。此刻，第1資料處理器1 〇 〇是在於進行基本頻帶處 理。第2資料處理器1 〇 1是針對液晶顯示控制器之類的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -18- 594484 A7 B7 _ 五、發明説明（16) (請先閲讀背面之注意事項再填寫本頁) 外部裝置1 0 4進行畫像顯示控制用的控制及壓縮展開等 之訊號處理。經由液晶顯示控制器來進行時刻顯示等的控 制並無特別加以限制，可由第1資料處理器1 0 0經第2 資料處理器1 0 1來進行。 上述第1外部介面電路1 1 9可使上述第1資料處理 器1 0 0獲得第2資料處理器Γ 0 1的內部匯流排權，例 如內部高速匯流排1 0 8的匯流排權，進而能夠藉由獲得 內部高速匯流排1 0 8的匯流排權之第1資料處理器 1 0 0來對連接於上述內部高速匯流排1 0 8的輸出入電 路進行存取。所謂輸出入電路是指D S P 1 1 1的暫存器 等。總而言之，第1資料處理器1 0 0可作爲內部高速匯 流排1 0 8的匯流排主控器來執行動作。如此作爲匯流排 主控器的動作控制是由內部匯流排控制器1 0 6來進行。 經濟部智慧財產局員工消費合作社印製 又，上述第1外部介面電路1 1 9是以上述R A Μ作 爲上述C P U 1 0 9與第1資料處理器1 0 0的共有記憶 體或共有緩衝器來進行動作控制。亦即，排他性地回應由 CPU 1 0 9對RAM1 0 7的存取要求及由第1資料處 理器1 0 0對RAM1 0 7的存取要求，而來使 R Α Μ 1 0 7動作。藉由對此R Α Μ 1 〇 7的共有緩衝機 能，將可實現第1資料處理器1 〇 〇與第2資料處理器 1 0 1之間的資料傳送。在此資料的傳送中，例如亦可採 用使用中斷訊號1 1 7之訊息交換（handshake )控制。具 體而言，若由第1資料處理器1 0 0來將資料儲存於 R Α Μ 1 0 7，則會被賦予C P U 1 〇 9的中斷訊號 本紙張尺度適用中國國家標準（CNS ) Α4規格（210x297公釐） " '

Λ Q 594484 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明（17) 1 1 7，在對應於此中斷的中斷處理中，CPU1 09會 取入R Α Μ 1 0 7的資料。相反的情況時，外部介面電路 1 1 9會對第1資料處理器1 〇 〇發行中斷要求。 上述第2外部介面電路1 1 3具有供以實現與連接於 外部匯流排1 0 5的外部裝置間的介面之介面規格。例如 ，假設外部裝置1 0 4爲連接有F L A S Η，液晶顯示器 (L C D )控制器時，第2外部介面電路1 1 3爲具有作 爲快閃記憶體介面電路及L C D介面電路的介面機能者。 在第1圖的構成中，上述領域1 1 8中設有切換電路 1 1 4，該切換電路1 1 4是在第2資料處理器1 〇 1的 待機狀態中，取代與上述第2外部介面電路1 1 3的外部 匯流排1 0 5連接的連接端，而將與上述第1外部介面電 路的外部匯流排1 0 3連接的連接端予以連接於上述外部 匯流排1 0 5。亦即，上述切換電路1 1 4是在第2資料 處理器1 0 1的待機時，取代第2外部介面電路1 1 3， 而將第1外部匯流排1 0 3連接於第2外部匯流排1 〇 5 。藉此，第1資料處理器1 0 0可經由切換電路1 1 4來 對第2外部匯流排1 0 5上的裝置進行存取。例如，第1 資料處理器1 0 0可經由切換電路1 1 4來控制外部匯流 排1 0 5上的外部裝置1 0 4之液晶顯示控制器。在此， 第1圖中的領域1 1 8的電路，即使在第2資料處理器 1 ◦ 1的待機時也會動作。 上述第2資料處理器1 0 1的待機狀態爲：停止對該 第2資料處理器1 0 1中所含的C P U 1 〇 9， 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） I—---^--------Ί.--訂------^ (請先閱讀背面之注意事項再填寫本頁) -20 - 594484 A7 B7 五、發明説明（18) (請先閱讀背面之注意事項再填寫本頁) D s P 1 1 1，串列介面電路，計時器等的時脈同步電路 供給時脈訊號之狀態。例如，C P U 1 0 9會在時鐘脈衝 發生器1 1 6 a的待機狀態暫存器中設定待機狀態允許位 兀，藉此時鐘脈衝發生器1 1 6 a會停止時脈訊號C L K 的輸出動作或振盪動作，而來抑止時脈訊號的供給。 經濟部智慧財產局員工消費合作社印製 在第1圖中，1 2 0所示的電路爲電源電路。在上述 第2資料處理器1 0 1中，上述切換電路1 1 4的動作電 源v d d 1可與其他電路的動作電源v d d 2分離。例如 ，動作電源v d d 1的外部電源端子及電源配線與動作電 源v d d 2的外部電源端子及電源配線會被物理性分離。 電源電路120會將動作電源vdd1, vdd2供應給 所對應的電源端子。上述泛用輸出入埠1 1 6 b是作爲電 源電路1 2 0之電源控制電路用。泛用輸出入埠Γ1 6 b 在往上述第2資料處理器1 0 1的待機狀態之遷移過程中 ，會使動作電源v d d 2停止供應給上述其他的電路全體 或一部份。在第2資料處理器1 0 1動作可能時，上述切 換電路1 1 4會經常被供給v d d 1。爲了脫離待機狀態 而執行中斷時，在中斷控制電路中會被供應動作電源。電 源控制電路1 1 6 b會在往待機狀態的遷移過程中，將電 源電路1 2 0的電源控制暫存器設定於電源供給停止指示 狀態。藉此，動作電源v d d 2的供給會被停止。對電源 控制暫存器之電源供給指示狀態的復位動作，只要在從待 機狀態往動作狀態的復原處理過程中進行即可。 第2圖是表示第1圖之第2資料處理器101的領域 本紙張尺度適用中.國國家標準（CNS ) A4規格（210 X 297公釐） 594484 經濟部智慧財產局員工消費合作社印製 A7 ___ B7 _五、發明説明（19) 1 1 8的詳細圖。在此例中，第1外部介面電路1 1 9會 作爲內部低速匯流排1 1 5的匯流排主控器來連接於訊號 線2 0 0。如第2圖的訊號線2 0 0所示，第1外部介面 電路1 1 9爲形成匯流排主控器的內部匯流排並非被限定 於高速匯流排1 0 8，亦可爲低速匯流排。 在資料處理器1中，將構成於領域1 1 8的電路稱爲 第2電路，以及將構成於其他領域的C P U 1 0 9等的電 路稱爲第1電路。在領域1 1 8中具有：第1外部端子 2 1 0，連接第1外部端子與第1電路之第1匯流排 2 1 1，連接第1電路與第2電路之第2匯流排2 1 2， 連接第1外部端子與第2內部電路之第3匯流排2 1 3， 第2外部端子2 1 5，連接第2外部端子與第2電路之第 .4匯流排2 1 6，選擇連接上述第2匯流排2 1 2或第3 匯流排2 1 3於第4匯流排之選擇器2 1 7，匯流排驅動 器2 1 8，及弟5匯流排2 1 9。選擇器2 1 7是在往待 機狀態的遷移過程中選擇將第1匯流排2 1 1連接於第4 匯流排2 1 6之連接形態。若著眼於C P U 1 0 9的狀態 ，則待機狀態爲第1電路被抑止指令執行的狀態（第1狀 態），動作狀態爲第1電路可執行指令的狀態（第2狀態 )。第2資料處理器1 0 1可在待機狀態中直接將第1外 部匯流排1 0 3連接於第2外部匯流排1 〇 5。就此例而 言，其構成雖是在第2資料處理器1 〇 1的待機狀態中無 條件將第1外部匯流排1 0 3的資料傳達給第2外部福流 排1 0 5，但亦可經由輸出入緩衝器（未圖示）來連接第 本紙張尺度適用中國國家標準（CNS ) A4規格(210X297公餐) ~- -22- I-----^----衣----Ί.--訂------^ (請先閲讀背面之注意事項再填寫本頁) 594484 Α7 Β7 五、發明説明（20) (請先閱讀背面之注意事項再填寫本頁) 1外部匯流排1 0 3與第2外部匯流排1 〇 5。如此一來 ，將可控制由第1外部匯流排1 0 3至第2外部匯流排 1 0 5的輸出入。 在第1及第2圖中，第2資料處理器101爲構成於 半導體基板上之所謂單晶片的資料處理器。 第3圖是表示以多晶片模組來構成第2資料處理器 3 0 0時的例子。第2資料處理器3 0 0是由：內藏第1 外部介面電路1 1 9及切換電路1 1 4的機能之晶片 3 0 1，及內藏除此以外的機能之晶片3 0 2所構成。晶 片3 0 2是以往內部高速匯流排1 0 8的連接部3 0 3作 爲與第1外部介面電路1 1 9間的介面部，連接於此連接 部3 0 3的晶片3 0 1可形成內部高速匯流排1 0 8的匯 流排主控器。在第2資料處理器3 0 0的待機狀態中，只 要使晶片3 0 1動作，便可將第1外部匯流排1 0 3連接 至第2外部匯流排1 0 5。 經濟部智慧財產局員工消費合作社印製 第4圖是表示具備第2資料處理器1 0 1之第1外部 介面電路1 1 9的具體例。第1外部介面電路1 1 9是由 外部匯流排存取控制部4 0 1，匯流排變換調停部4 0 2 ，內部匯流排存取控制部4 0 3，R A Μ存取控制部 4 0 4，及復位/中斷控制部4 0 5所構成。 來自第1外部匯流排1 0 3的存取資訊會被輸入外部 匯流排存取控制部4 0 1，輸入資訊會被同步化，然後傳 送至匯流排變換調停部4 0 2。匯流排變換調停部4 0 2 會判定到底是對R Α Μ 1 0 7進行存取，還是對內部高速 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -23- 594484 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（21) 匯流排1 0 8進行存取，若爲對內部高速匯流排1 0 8進 行存取，則會對內部匯流排存取控制部4 0 3提出存取要 求，根據內部匯流排1 0 8的匯流排存取規格來啓動匯流 排存取動作。總而言之，會根據內部匯流排1 〇 8的匯流 排存取規格來將位址訊號，匯流排存取控制訊號，及資料 供應給匯流排1 0 8，且由匯流排1 0 8來接受資料。若 爲對R Α Μ 1 〇 7進行存取，則會對R A Μ存取控制部 4〇4提出存取要求，然後根據R Α Μ 1 〇 7的存取規格 來啓動存取動作。總而言之，會根據記憶體存取規格來將 位址訊號，記憶體控制訊號，及資料供應給R Α Μ 1 〇 7 ，且由RAMI Ο 7來接受資料。 對C P U 1 〇 9進行的中斷/復位，及來自 C P U 1 〇 9的中斷，是在復位/中斷控制部4 0' 5中被 處理，外部匯流排存取控制部4 0 1會對第1外部匯流排 I ◦ 3上的裝置發行所對應之要求。並且，來自第1外部 匯流排1 0 3上的裝置之要求，或來自R A Μ存取控制部 4 0 4的動作要求會作爲外部匯流排存取控制部4 0 1所 對應的中斷要求來賦予復位/中斷控制部4 0 5。 第5圖是表示具備第2資料處理器101之第1外部 介面電路1 1 9的其他具體例。該圖是表示供以實現與匯 流排1 0 3間的介面，與匯流排1 1 5間的介面，及與 R Α Μ 1 〇 7間的介面之具體例。第1外部介面電路 II 9具有：控制電路410，變址暫存器IDX，位址 旗標F G。控制電路4 1 0具有：位址暫存器A D R，資 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） II-------费----Ί,-I1T------# (請先閱讀背面之注意事項再填寫本頁) -24- 594484 A7 B7 五、發明説明（22) (請先閱讀背面之注意事項再填寫本頁) 料暫存器DAT,指令暫存器CMD，存取控制暫存器 A C S，狀態暫存器S T S等之控制電路內藏暫存器。若 位址旗標F G的邏輯値被設定爲“ 1 “，則會指定選擇變 址暫存器I D X，若邏輯値被設定爲“ 〇 “，則會指定選 擇控制電路內藏暫存器。當邏輯値被設定爲“ 0 “時，到 經濟部智慧財產局員工消費合作社印製 底是要選擇控制電路內藏暫存器內的哪個暫存器，是以變 址暫存器I D X的値來決定。變址暫存器I D X及位址旗 標F G是經由第1外部匯流排1 〇 3來進行存取。匯流排 1 〇 3是由資料匯流排1 〇 3 D，位址匯流排1 0 3 A及 控制匯流排1 0 3 C所形成。根據變址暫存器I D X的値 來選擇控制電路內藏暫存器，位址資訊，資料資訊，匯流 排存取控制資訊，及指令資訊會經由資料匯流排1 〇 3 D 來下載於所對應的暫存器，對R Α Μ 1 0 7的存取，及對 匯流排1 1 5的存取會根據所被下載的指令資訊而啓動。 在此刻的存取中，上述暫存器的設定値會被使用，存取時 間點是由存取控制資訊來決定。經由外部匯流排1 〇 3來 寫入R Α Μ 1 0 7的資料可由C P U 1 〇 9經內部匯流排 1 0 8來進行存取。匯流排1 0 8是由：資料匯流排 1 0 8 D，位址匯流排1 0 8 Α及控制匯流排1 0 8 C所 形成。匯流排1 1 5是由：資料匯流排1 1 5 D，位址匯 流排1 1 5 A及控制匯流排1 1 5 C所形成。 第6圖是有關本發明之資料處理系統的資料器的啓動 程式的初期寫入例。在第6圖的例子中，在C P U 1 0 9 的內部匯流排1 1 5中配置有記憶體5 0 2，且在第2外 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -25- 594484 A7 B7 _ 五、發明説明（23) (請先閱讀背面之注意事項再填寫本頁) 部匯流排1 0 5中配置有記憶體5 0 1。在此例中，雖無 特別加以限制，但上述記憶體5 0 1，5 0 2是作爲使用 者程式儲存領域來加以利用。此情況，在第2資料處理器 1 0 1復位後馬上執行的啓動程式通常會被儲存於上述記 憶體5 0 1或5 0 2。在第6圖中，雖是將內部記憶體 5 0 2連接於內部低速匯流排Γ1 5，但亦可連接於內部 高速匯流排1 0 8。第2資料處理器的內部記憶體5 0 2 爲快閃記憶體等之類可電氣性複寫的非揮發性記憶體，與 C P U 1 〇 9等同樣的，亦可形成於半導體基板上，或者 分別形成於不同的半導體基板上，且封入1個封裝內。當 形成於不同的半導體基板上，而封入1個封裝內時，並非 是連接於第2資料處理器1 0 1的內部匯流排1 0 8， 1 1 5，而是在封裝內部連接於第2外部匯流排Γ 0 5。 在此，是將可電氣性複寫的非揮發性記憶體5 0 1 , 5 0 2作爲程式記憶體來加以利用。 對上述可電氣性複寫的非揮發性記憶體5 0 1 , 經濟部智慧財產局員工消費合作社印製 5 0 2之程式的初期性寫入是在資料處理器1 0 1等之半 導體積體電路的製造過程中利用E P R〇Μ之類的寫入裝 置來進行。在第6圖例中是假設資料處理器1 0 1在被安 裝於資料處理系統上的初期階段中，啓動程式未被初期寫 入非揮發性記憶體5 0 1，5 0 2的狀態。第6圖的資料 處理系統是可由此狀態來初期寫入啓動程式。總而言之， 是使能夠由R Α Μ 1 〇 7來進行第2資料處理器1 0 1的 啓動之構成內藏於第2資料處理器1 0 1中。亦即，從第 本紙張尺度適用V國國家標準（CNS ) Α4規格（210Χ297公釐） -26- 594484 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明（24) 1資料處理器1 〇 〇經由第1外部匯流排1 〇 3來將第2 資料處理器1 〇 1的啓動程式寫入R Α Μ 1 〇 7，且在寫 入後使R Α Μ 1 〇 7的程式執行於第2資料處理器1 0 1 。因應於此，必須切換成藉由R Α Μ 1 0 7的程式執行或 者藉由記憶體5 0 1或5 0 2的程式執行來啓動第2資料 處理器1 0 1。此切換是在復位訊號（R E S ) 5 0 4之 復位動作的指示時，利用啓動模式訊號（Β Τ ) 5 0 3的 位準來進行。例如，在復位訊號5 0 4爲低位準的期間， 當啓動模式訊號5 0 3爲高位準時，會由R Α Μ 1 〇 7的 程式執行來啓動，當啓動模式訊號5 0 3爲低位準時，會 從記憶體5 0 1，5 0 2的程式執行來啓動。 其次，詳述啓動程式之初期性寫入的構成。在上述第 2資料處理器10 1中，上述RAM1 07可在復'位訊號 5 0 4之復位動作解除後的第1動作模式中藉由上述第1 資料處理器1 0 0來寫入。上述第1動作模式是例如在復 位訊號5 0 4形成低位準的復位期間，啓動模式訊號 5〇3會被形成高位準，復位訊號5 0 4不會被形成高位 準，復位動作會被解除之動作狀態。此刻，C P U 1 〇 9 會被抑止指令取入。換言之，對C P U 1 0 9之開始媒介 的供給會被抑止。此刻對R A Μ之存取，如上述，只要第 1資料處理器1 0 0對第1外部介面電路1 0 6進行即可 。若藉由第1資料處理器1 0 0來對RAM1 〇 7進行的 寫入動作終了，則會根據由第1資料處理器1 0 0賦予第 1外部介面電路1 1 9的指令，或者回應啓動模式訊號 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） I-------衣----Ί.--訂-------AW. (請先閱讀背面之注意事項再填寫本頁) -27- 594484 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（25) 5 0 3之由高位準至低位準的變化來供應用以指定 R Α Μ 1 〇 7的開頭位址的開始媒介。藉此， CPU 1 〇 9會執行儲存於RAM1 〇 7的程式。在此， 由於是著眼於所謂使用者程式之初期寫入的操作，因此被 儲存於R Α Μ 1 〇 7的上述程式，至少爲使用者程式的寫 入控制程式。並且，使用者程式本身只要事先與上述程式 一起傳送至RAM1 〇 7即可。或者是藉由執行傳送至 R Α Μ 1 〇 7的寫入控制程式來從串列介面電路1 1 6等 取入使用者程式，而於初期寫入記憶體5 0 2。 在復位動作解除後的第2動作模式中，CPU109 之指令取出的對象爲記憶體5 0 1或5 0 2。上述第2動 作模式是在例如復位訊號5 0 4被形成低位準的復位期間 ，啓動模式訊號5 0 3會被形成低位準，復位訊號5 0 4 不會被形成高位準，而來解除復位動作之動作狀態。藉此 ，C P U 1 0 9會執行經由上述第1動作模式來初期儲存 於上述記憶體5 0 1或5 0 2的使用者程式。 其次，說明由上述第1資料處理器1 0 0來將啓動程 式（上述寫入控制用程式）儲存至RAM1 〇 7的動作。 首先，在啓動第2資料處理器1 0 1之前，第1資料 處理器1 0 0會將從連接於第1資料處理器1 0 0的記憶 體5 0 5或記憶卡5 0 6等的外部記憶體或者圖示省略的 串列介面等所輸入的啓動程式予以寫入第2資料處理器 10 1 的 RAM107。 傳送至RAM 1 0 7的啓動程式雖可爲包含應用程式 ------；---------Ί—--訂----1--^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -28- 594484 A7 B7 五、發明説明（26) 一 者，但只要包含以下所述的處理，便可形成較短的啓動程 式。例如，在R Α Μ 1 〇 7上的程式中儲存有由第1資料 處理器1 0 0經第1外部介面電路1 1 9來進行程式的傳 送，而寫入記憶體5 0 1或5 0 2之程式。或者儲存有利 用第2資料處理器的周邊裝置1 1 6的串列埠，U R Β， 或記憶卡等來將程式傳送寫入記憶體5 0 1，5 0 2之程 式。 當第2資料處理器1 〇 1的記憶體5 0 1，5 0 2爲 快閃gB憶體時，在系統組裝的後過程中，原本必須要有使 快閃記憶體初期化的組織，但因爲能以由R Α Μ 1 〇 7啓 動的模式來進行快閃記憶體的初期化，所以可降低資料處 理器1 0 1的量產成本。 第7圖是表不第6圖之資料處理系統的啓動動作的時 間圖。 第1資料處理器1 0 0會供給啓動模式訊號5 0 3及 復位訊號5 0 4，控制第2資料處理器1 0 1的啓動。 第1資料處理器會使啓動模式訊號5 0 3形成高位準 來解除復位（將復位訊號由低位準遷移至高位準），藉此 以由R Α Μ 1 〇 7啓動的模式來啓動第2資料處理器，經 由第1外部匯流排1 0 3來將啓動程式傳送至 R Α Μ 1 〇 7。第2資料處理器的C P U 1 〇 9會檢測出 啓動模式訊號爲高位準，經由第1外部介面電路1 1 9來 從RAM1 〇 7取出啓動程式。由於CPU 1 0 9在啓動 程式的傳送中會被抑止指令取入，因此啓動程式的供給不 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I-----：----衣-- (請先閱讀背面之注意事項再填寫本頁) 、11 L·. 經濟部智慧財產局員工消費合作社印製 -29- 594484 Α7 Β7 五、發明説明（27) (請先閲讀背面之注意事項再填寫本頁) 會被進行，形成待機狀態。配合啓動程式的傳送終了，第 1資料處理器1 0 0會將傳送終了指令傳送至第1外部介 面電路1 1 9，第1外部介面電路1 1 9會指示 C P U 1 〇 9取出啓動程式，藉此第2資料處理器1 0 1 會以RAM107的程式來啓動。CPU109會執行 R Α Μ 1 〇 7內的啓動程式，經由內部高速匯流排1 0 8 來將啓動程式予以寫入記憶體5 0 1，5 0 2。在往記憶 體5 0 1，5 0 2之啓動程式的寫入終了後的階段，再度 使第2資料處理器1 0 1復位（使復位訊號（R E S ) 5 0 4由高位準遷移至低位準），其次在使啓動模式訊號 (Β Τ ) 5 0 3形成低位準的狀態下解除復位，啓動第2 資料處理器1 0 1。藉此，C P U 1 ◦ 9會由記憶體 5 0 1，5 0 2來取入啓動程式，且予以執行，藉此第2 資料處理器的資料處理動作會被啓動。 經濟部智慧財產局員工消費合作社印製 第7圖的例子是表示經由第1外部匯流排1 0 3來從 連接於第1資料處理器1 Ο σ的記憶體5 0 5或記憶卡 5 0 6供應啓動程式給記憶體5 0 1，5 0 2之動作時間 圖。 第8圖是表示第6圖之資料處理系統的啓動動作的其 他時間圖。該圖所示的時間點是假設經由第2資料處理器 1 0 1的串列埠或U S Β 1 1 6等來供應儲存於記憶體 5 0 1，5 0 2的啓動程式時。其他處則與第7圖相同。 第9圖是表示在記憶體5 0 1或5 0 2中儲存有啓動 程式的狀態中，追加/更新一被執行於啓動程式的更新或 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） 594484 A7 ____B7_ 五、發明説明（28) 被執行於第2資料處理器1 〇 1的應用程式時的時間圖。 (請先閱讀背面之注意事項再填寫本頁) 第1資料處理器1 0 0會使啓動模式訊號5 0 3形成 低位準，然後解除復位，藉此第2資料處理器1 0 1會由 記憶體5 0 1，5 0 2來取出啓動程式，開始啓動。在記 憶體5 0 1，5 0 2中事先儲存有供以追加/更新一被執 行於啓動程式的更新或被執行於處理器2的應用程式之傳 送程式，啓動傳送程式會根據來自第1資料處理器1 〇 〇 的啓動指示等而被啓動。例如，在經由連接於第1資料處 理器1 0 0的天線來藉無線通訊接收追加的應用程式時， 第1資料處理器1 0 〇會經由外部匯流排1 〇 3來將所接 受的追加應用程式傳送至R Α Μ 1 0 7。第2資料處理器 1 0 1會經由第1外部介面電路1 1 9來將儲存於 .R Α Μ 1 〇 7的追加應用程式予以取入內部匯流排1 〇 8 ，傳送至記憶體5 0 1或5 0 2，而來執行寫入。 經濟部智慧財產局員工消費合作社印製 第1 0圖是表示構成第3圖之資料處理器3 0 0的多 晶片模組的剖面圖。在高密度安裝基板高密度安裝基板 5 1 0的一面多數配列有以玻璃環氧樹脂基板所成的印刷 配線基板的安裝面之凸塊電極5 1 1，在另一面多數配列 有連接於上述凸塊電極511的微凸塊電極512及墊片 電極5 1 3。並且，在微凸塊電極5 1 2的一部份，上述 半導體晶片3 0 2的接合墊會以面朝下（facce down)接合 方式來安裝。而且，在上述半導體晶片3 0 2的上面層疊 有其他的半導體晶片3 0 1，此半導體晶片3 0 1的接合 墊是以接合線5 1 5來連接於所對應之上述墊片電極 i紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^ -31 - 594484 A7 B7 五、發明説明（29) 5 1 3。接合線5 1 5及半導體晶片3 0 1，3 0 2的全 體是以樹脂5 1 6來形成模組化。 (請先閲讀背面之注意事項再填寫本頁) 以上雖具體說明本發明者所硏發出來的發明，但本發 明並非只限於此，只要不脫離其主旨範圍，亦可實施其他 種種的變更。 例如，內藏有資料處理器的周邊電路及其他的電路模 組並非只限於根據第1圖等所述的電路，亦可適宜地予以 變更。又，資料處理器的內部匯流排亦可不分爲高速與低 速匯流排。又，針對第1電路部與第2電路部的動作電源 系統，即使不從外部電源端子分開，還是可以藉開關電路 來控制電源供給的停止。又，當資料處理器爲多晶片模組 的構成時，所搭載之半導體積體電路的種類並非只限於上 述例，亦可爲合計搭載3片：快閃記憶體5 0 2之類的半 導體晶片，及其他C Ρ ϋ 1 0 9等之處理器晶片，以及半 導體晶片3 0 1之類的介面晶片等。又，快閃記憶體亦可 複數片搭載於多晶片模組。 經濟部智慧財產局員工消費合作社印製 〔產業上的利用可能性〕 本發明可廣泛適用於行動電話系統，甚至顯示控制系 統，印表系統，及其他攜帶型資訊終端機等時，利用複數 個的資料處理器來企圖分散處理負擔之資料處理系統，及 利用於如此的資料處理系統之資料處理器。 〔圖面之簡單說明〕 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " -32- 594484 A7 B7 五、發明説明（30) (請先閲讀背面之注意事項再填寫本頁) 第1圖是表示本發明之資料處理系統的一例方塊圖。 第2圖是表示第1圖的第2資料處理器之旁通用的領 域詳細方塊圖。 第3圖是表示以多晶片模組來構成資料處理器的情況 時之例的方塊圖。 第4圖是表示具備第2資料處理器之第1外部介面電 路的具體例方塊圖。 第5圖是表示具備第2資料處理器之第1外部介面電 路的其他具體例方塊圖。 第6圖是有關本發明之資料處理系統的資料器的啓動 程式的初期寫入說明圖。 第7圖是表示第6圖之資料處理系統的啓動動作的時 間圖。 第8圖是表示第6圖之資料處理系統的啓動動作的其 他時間圖。 經濟部智慧財產局員工消費合作社印製 第9圖是表示在程式記憶體中儲存有啓動程式的狀態 中，追加/更新一被執行於啓動程式的更新或被執行於第 2資料處理器的應用程式時的時間圖。 第1 0圖是表示構成第3圖之資料處理器的多晶片模 組的剖面圖。 〔符號之說明〕 1 0 0 :第1資料處理器 1 0 1 ··第2資料處理器 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -33- 594484 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（31) 1 0 2 :外部裝置 1 0 3 :第1外部匯流排 1〇3 A :位址匯流排 1 0 3 C :控制匯流排 1 0 3 D :資料匯流排 1 0 4 :外部裝置 1 0 5 :第2外部匯流排 1 〇 7 ·· R A Μ 1 Ο 8 :內部高速匯流排 1 0 8 A :位址匯流排 1 0 8 C :控制匯流排 1 0 8 D :資料匯流排 1 0 9 : c P U 1 1 0 :快閃記憶體 1 1 1 :數位訊號處理器（D S P ) 112:橋接電路 113:第2外部介面電路 114:切換電路 115:內部低速匯流排 1 1 5 A :位址匯流排 1 1 5 C :控制匯流排 1 1 5 D :資料匯流排 1 1 6 :周邊電路 1 1 6 a :時鐘脈衝發生器（C G P ) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -34- 594484 A7 B7 五、發明説明（32) 1 1 6 b ··泛用輸出入埠（I〇P ) 1 1 8 :領域 (請先閱讀背面之注意事項再填寫本頁) 1 1 9 :第1外部介面電路 1 2 0 ’·電源電路 2 1 0 :第1外部端子 211:第1匯流排 2 1 2 :第2匯流排 2 1 3 :第3匯流排 2 1 5 :第2外部端子 2 1 6 :第4匯流排 2 1 7 :選擇器 218:匯流排驅動器 2 1 9 :第5匯流排 3 0 0 :第2資料處理器 3 10，3 0 2 ·•晶片 3〇3 :連接部 4 0 1 :外部匯流排存取控制部 經濟部智慧財產局員工消費合作社印製 4 0 2 :匯流排變換調停部 4 0 3 :內部匯流排存取控制部 4 0 4 : R A Μ存取控制部 4 0 5 :復位/中斷控制部 410:控制電路 5 0 1, 5 0 2 :記憶體 5 0 3 :啓動模式訊號（Β Τ ) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -35- 594484 A7 B7 五、發明説明（33) 5 0 4 :復位 5〇5 :記憶 5〇6 :記憶 5 1 0 :高密 5 1 1 :凸塊 5 1 2 :微凸 C L K :時脈 y d d 1 , v I D X :變址 F G :位址旗 A D R :位址 D A T :資料 C M D :指令 A C S :存取 S T S :狀態 M C I F :記 訊號（R E S ) 體 卡 度安裝基板 電極 塊電極 訊號 d d 2 :動作電源 暫存器 標 暫存器 暫存器 暫存器 控制暫存器 暫存器 憶卡介面電路 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -36-

Claims (1)

1. Α8 Β8 C8 D8 Q4484 修正本 、申請專利範圍 1 第901 32574號專利申請案 中文申請專利範圍修正本 民國92年10月24日修正 1、 一種資料處理系統，是屬於一種包含第1資料處 理器及第2資料處理器之資料處理系統，其特徵爲： 上述第2處理器內藏一介面機構，該介面機構可使上 述第1資料處理器獲得上述第2資料處理器的內部匯流排 的匯流排權； 上述介面機構可藉由獲得上述內部匯流排的匯流排權 之第1資料處理器來存取連接於上述內部匯流排的輸出入 電路。 2、 如申請專利範圍第1項之資料處理系統，其中上 述輸出入電路是由：可連接於SDRAM的SDRAM介 面電路，可連接於液晶顯示器的L C D介面電路，可連接 於記憶卡的記憶卡介面電路，串列介面電路，揮發性記憶 體，及可電氣性複寫的非揮發性記憶體，以及泛用輸出入 埠電路中所選出之單數或複數個的電路。 3 '如申請專利範圍第2項之資料處理系統，其中上 述介面機構包含一緩衝R A Μ，該緩衝R A Μ可排他性回 應來自第2資料處理器內部的存取及來自上述第1資料處 理器的存取，而進行動作。 4、一種資料處理系統，是屬於一種包含：第1資料 處理器，連接於上述第1資料處理器的第1匯流排，連接 於上述第1匯流排的第2資料處理器，及連接於上述第2 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） ^-- (請先閱讀背面之注意事項再填寫本頁) 、11 絲 經齊郎智慧时產笱員工消費合作杜印製 594484 A8 B8 C8 D8 六、申請專利範圍 2 資料處理器的第2匯流排之資料處理系統，其特徵爲： 上述第2處理器包含： 一第1外部介面電路；該第1外部介面電路是一方連 接於上述第1匯流排，他方連接於內部匯流排；及 一第2外部介面電路；該第2外部介面電路是一方連 接於上述第2匯流排，他方連接於內部匯流排；及 一切換電路；該切換電路是在第2資料處理器的待機 狀態中，由上述第1外部介面電路的一方取代上述第2外 部介面電路的一方來連接於上述第2匯流排。 5、 如申請專利範圍第4項之資料處理系統，其中上 述第2資料處理器的待機狀態爲：停止供應時脈訊號給上 述第2資料處理器中所含的時脈同步電路之狀態。 6、 如申請專利範圍第5項之資料處理系統，其中更 包含一電源控制電路，該電源控制電路是在上述第2 ‘資料 處理器中可分離上述切換電路的動作電源及其他電路的動 作電源，回應上述第2資料處理器的待機狀態，來使動作 電源停止供應給上述其他電路的全部或一部份。 7、 如申請專利範圍第6項之資料處理系統，其中上 述第2外部介面電路包含一 L CD介面電路，該L CD介 面電路可連接於液晶顯示器控制器； 液晶顯示器控制器會被連接於上述第2匯流排； 上述第1資料處理器可經由上述切換電路來控制上述 液晶顯示器控制器。 8、 一種資料處理系統，是屬於一種包含第1資料處 ^紙張尺度適用巾國d家標準（CNS ) A4· ( 210X297公嫠) -- (請先閱讀背面之注意事項再填寫本頁) •裝· 、1T 絲 594484 A8 B8 C8 D8 六、申請專利範圍 3 理器及第2資料處理器之資料處理系統，其特徵爲： 上述第2處理器包含： 一揮發性記憶體；該揮發性記憶體可在復位動作解除 (請先閱讀背面之注意事項再填寫本頁) 後的第1動作模式中，藉由上述第1資料處理器來進行寫 入；及 一 C p U ;該C P U是以根據上述第1動作模式的寫 入後之指令取出的對象作爲上述揮發性記憶體；及 一可電氣性複寫的非揮發性記憶體；該非揮發性記憶 體是在復位動作解除後的第2動作模式中形成C P U的指 令取出對象； 又’上述第1資.料處理器是在第2資料處理器指定第 1動作模式，在上述揮發性記憶體中儲存針對上述非揮發 性記憶體的寫入控制用程式，而許可上述C P U指令取出 〇 9、一種資料處理系統，是屬於一種包含第1資料處 理器，第2資料處理器及可電氣性複寫的非揮發性記憶體 之資料處理系統，其特徵爲： 上述第2處理器包含： 一揮發性記憶體；該揮發性記憶體可在復位動作解除 後的第1動作模式中，藉由上述第1資料處理器來進行寫 入；及 一 C P U ;該C P U是以根據上述第1動作模式的寫 入後之指令取出的對象作爲上述揮發性記憶體； 又，上述非揮發性記憶體是在復位動作解除後的第2 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 594484 A8 B8 C8 D8 六、申請專利範圍 4 動作模式中形成上述C P U的指令取出對象； 又’上述第1資料處理器是在第2資料處理器指定第 1動作模式，在上述揮發性記憶體中儲存針對上述非揮發 (請先閲讀背面之注意事項再填寫本頁) 性記憶體的寫入控制用程式，而許可上述c P U指令取出 〇 1 0、一種資料處理器，其特徵是包含： CPU 連接於上述C P U的內部匯流排；及 連接於上述·內部匯流排的周邊電路；及 . 一方連接於第1外部端子，另一方連接於上述內部匯 流排的第1外部介面電路；及 一方連接於第2外部端子，另一方連接於上述內部匯 流排的第2外部介面電路； 又，上述第1外部介面電路會回應來自外部的存.取要 求，而獲得內部匯流排的匯流排權，使連接於內部匯流排 的上述周邊電路的存取可能。 眭齊郎智慧財產笱員工消費合泎社印製 1 1、如申請專利範圍第1 0項之資料處理器，其中 更包含一切換電路，該切換電路是在c p U的待機狀態中 取代上述第2外部介面電路的一方，將上述第1外部端子 連接於上述第2外部端子。 1 2、如申請專利範圍第1 1項之資料處理器，其中 更包含：在復位動作解除後的第1動作模式中可經由上述 第1外部介面電路來從外部寫入之揮發性記憶體，及程式 記憶體； 本紙張又度適用中國國家標準（CNS ) A4規格（210X297公釐） 594484 A8 B8 C8 ___ D8 六、申請專利範圍 5 又’上述C P U可在上述第1動作模式的寫入後從上 述非揮發性記憶體取出指令而執行，又，C P U可在復位 動作解除後的第2動作模式中從上述程式記憶體取出指令 而執行。 1 3、如申請專利範圍第1 2項之資料處理器，其中 上述程式記憶體爲可電氣性複寫的非揮發性記憶體。 1 4、如申請專利範圍第1 3項之資料處理器，其中 上述C P U，上述內部匯流排，上述第1外部介面電路， 上述第2外部介面電路，上述切換電路，上述揮發性記憶 體，及上述程式記憶體爲形成於1個的半導體基板上。 1 5、如申請專利範圍第1· 3項之資料處理器，其中 上述C P U，上述內部匯流排，上述第1外部介面電路， 上述第2外部介面電路，上述切換電路，及上述揮發性記 憶體是形成於第1半導體基板上，上述程式記憶體是.形成 於第2半導體基板上，上述第1半導體基板與第2半導體 基板是被封入1個封裝中而形成者。 1 6、一種資料處理器，其特徵是包含： 連接於第1匯流排的第1端子；及 .連接於第2匯流排的第2端子；及 選擇性取第1狀態或第2狀態的第1內部電路；及 第2內部電路；及 從上述第1端子開始經由上述第1內部電路與上述第 2內部電路來連接於上述第2端子的第1訊號路徑；及 從上述第1端子開始經由上述第2內部電路來連接於 本&張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠) ' 一 〜 (請先聞讀背面之注意事項再填寫本頁) •裝· 訂 絲· 594484 A8 B8 C8 D8 六、申請專利範圍 6 上述第2端子的第2訊號路徑； (請先閲讀背面之注意事項再填寫本頁) 又，上述第2內部電路是按照上述第1內部電路的狀 態來選擇上述第1訊號路徑與上述第2訊號路徑的其中之 一訊號路徑。 1 7、如申請專利範圍第1 6項之資料處理器，其中 上述第1狀態爲上述第1內部電路可執行指令的動作狀態 ，上述第2狀態爲被抑止指令的執行之待機狀態，上述第 2內部電路是在動作狀態中選擇上述第1路徑，在待機狀 態中選擇第2路徑。 . 1 8、如申請專利範圍第1 6項之資料處理器，其中 具有一電源控制電路.，該電源控制電路是用以控制對上述 第1內部電路供給第1電源，及對上述第2內部電路供給 第2電源； 又，上述電源控制電路在上述第2內部電路中選擇上 述第2訊號路徑時，會停止供應第1電源給第1內部電路 的全部或一部份。 变fer .s?-:T».nr 氣1 才 Ifo、匚芎 $ -土卩邕 1 9、如申請專利範圍第1 8項之資料處理器，其中 上述第1內部電路，第2內部電路，及電源控制電路是形 成於1個半導體基板上。 2 〇、如申請專利範圍第1 8項之資料處理器，其中 上述第1內部電路及上述電源控制電路是形成於第1半導 體基板上，上述第2內部電路是形成於第2半導體基板上 ，上述第1半導體基板與第2半導體基板是被封入1個封 裝中而形成者。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公瘦1 "" 594484 A8 B8 C8 _______ 08 六、申請專利範圍 7 2 1 、如申請專利範圍第1 6項之資料處理器，其中 (請先閱讀背面之注意事項再填寫本頁) 具有一時脈控制電路，該時脈控制電路是用以供應同步動 作用的時脈訊號給上述第1內部電路； 上述時脈控制電路在上述第2內部電路中選擇上述第 2訊號路徑時，會停止供應時脈訊號給上述第1內部電路 〇 2 2、如申請專利範圍第2 1項之資料處理器，其中 具有一電源控制電路，該電源控制電路是用以控制對上述 第1內部電路供給第1電源，及對上述第2內部電路供給 第2電源； 又，上述電源控·制電路在停止供應時脈訊號給上述第 1內部電路時，會停止供應電源給第1內部電路的全部或 一咅β份。 2 3、如申請專利範圍第2 2項之資料處理器，其中 上述第1內部電路，第2內部電路，時脈控制電路，及電 源控制電路是形成於1個半導體基板上。 2 4、如申請專利範圍第2 2項之資料處理器，其中 上述第1內部電路，時脈控制電路及電源控制電路是形成 於第1半導體基板上，上述第2內部電路是形成於第2半 導體基板上，上述第1半導體基板與第2半導體基板是被 封入1個封裝中而形成者。 2 5、一種資料處理器，其特徵是具有： 連接於第1匯流排的第1端子；及 連接於第2匯流排的第2端子；及 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）~* - / - " 594484 A8 B8 C8 D8 六、申請專利範圍 ^ 第1內部電路；及 第2內部電路；及 (請先閲讀背面之注意事項再填寫本頁) 連接上述第1端子與上述第1內部電路的第1訊號配 線；及 連接上述第1內部電路與上述第2內部電路的第2訊 號配線；及 連接上述第1端子與上述第2內部電路的第3訊號配 線；及 連接上述第2內部電路與上述第2端子的第4訊號配 線；及 又，上述第2內.部電路具有一選擇機構，該選擇機構 是用以選擇上述第2訊號配線與第3訊號配線的其中之一 訊號配線來連接於第4訊號配線。 2 6、一種資訊處理系統，其特徵是具有：第1 .匯流 排，及第2匯流排，及連接於上述第1匯流排及第2匯流 排的資料處理器； 上述資料處理器具有第1動作態樣與第2動作態樣； 在上述第1動作態樣中，上述資料處理器會處理由上 述第1匯流排所供給的資訊，可將預定的資訊供應給上述 第2匯流排； 在上述第2動作態樣中，上述資料處理器會原封不動 地將由上述第1匯流排所供給的資訊予以供應給上述第2 匯流排。 2 7、一種行動電話系統，其特徵是具有：第1〜第 本紙張尺度逋用中國國家標準（CNS ) A4規格（210父297公着） 594484 A8 B8 C8 D8 六、申請專利範圍 9 ' (請先閲讀背面之注意事項再填寫本頁) 3半導體積體電路，及連接上述第1半導體積體電路與第 2半導體積體電路的第1匯流排，及連接上述第2半導體 積體電路與第3半導體積體電路的第2匯流排； 上述弟2半導體積體電路具有第1動作態樣與第2動 作態樣； 上述第1動作態樣爲：上述第2半導體積體電路會根 據由上述第1半導體積體電路所供給的資訊來進行預定的· 處理，並將處理結果供應給上述第3半導體積體電路之動 作態樣； 上述第2動作態樣爲：上述第2半導體積體電路會原 封不動地將由上述第.1半導體積體電路所供給的資訊予以 供應給上述第3半導體積體電路之動作態樣。 2 8、如申請專利範圍第2 7項之行動電話系統，其 中上述第1半導體積體電路會供給一控制訊號，該控制訊 號是用以控制上述第2半導體積體電路應該是遷移至上述 第1動作狀態還是第2動作狀態。 2 9、如申請專利範圍第2 8項之行動電話系統，其 中上述第1半導體積體電路爲基礎頻帶處理用，上述第3 半導體積體電路爲顯示控制用。 3 〇、如申請專利範圍第2 9項之行動電話系統，其 中上述預定的處理是供以至少處理畫像之訊號處理。 3 1 、如申請專利範圍第3 0項之行動電話系統，其 中在上述第2匯流排連接有記憶裝置，上述記憶裝置是供 以儲存處理程式，該處理程式是用以規定在上述第2半導 本紙張尺度適用中國國家標準（CNS ) Α4規格（21〇χ297公釐） 594484 A8 B8 C8 D8 六、申請專利範圍 10 體積體電路進行的處理。 32、 一種半導體積體電路，其特徵爲：在半導體基 板上具有第1端子，第2端子及邏輯電路； (請先閱讀背面之注意事項再填寫本頁) 在第1動作模式中，第1端子是在於輸出由邏輯電路 所輸出的訊號； 在第2動作模式中，第1端子是在於輸出由第2端子 所輸出的訊號。 33、 一種半導體積體電路，其特徵爲：在半導體基 板上具有第1端子，第2端子及緩衝電路； · 在第1動作模式中，由第2端子所輸入的資訊會經由 緩衝電路而供應至邏輯電路； ， 在第2動作模式中，由第2端子所輸入的資訊會經由 第1端子而輸出。 3 4、如申請專利範圍第3 2項之半導體積體電路，. 其中在上述第1動作模式中，邏輯電路的輸出訊號會經由 第1端子而輸出。 3 5、如申請專利範圍第3 4項之半導體積體電路， 其中更具有切換電路； ii齊郎 肖旁^乍ri.f 延 上述切換電路會進行連接控制，亦即在第1動作模式 中會連接上述邏輯電路與上述第1端子，在上述第2動作 模式中會連接上述第2端子與上述第1端子。 3 6、如申請專利範圍第3 5項之半導體積體電路， 其中上述邏輯電路在第1動作模式中會停止時脈供給。 3 7、如申請專利範圍第3 6項之半導體積體電路， -10 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210χ297公釐） 594484 A8 B8 C8 _____D8 々、申請專利範圍 11 其中上述邏輯電路在第1動作模式中會停止電源供給。 (請先閲讀背面之注意事項再填寫本頁) 3 8、如申請專利範圍第3 7項之半導體積體電路， 其中由上述第1端子所輸出的訊號爲顯示於連接在外部的 顯示裝置之資訊。 3 9、如申請專利範圍第3 3項之半導體積體電路， 其中在上述第1動作模式中，邏輯電路的輸出訊號會經由 第1端子而輸出。 4 0、如申請專利範圍第3 9項之半導體積體電路， 其中更具有切換電路； 上述切換電路會進行連接控制，亦即在第1動作模式 中會連接上述邏輯電.路與上述第1端子，在上述第2動作 模式中會連接上述第2端子與上述第1端子。 4 1、如申請專利範圍第4 0項之半導體積體電路， 其中上述邏輯電路在第1動作模式中會停止時脈供給。. 4 2、如申請專利範圍第4 1項之半導體積體電路， 其中上述邏輯電路在第1動作模式中會停止電源供給。 4 3、如申請專利範圍第4 2項之半導體積體電路， 其中由上述第1端子所輸出的訊號爲顯示於連接在外部的 顯示裝置之資訊。 4 4、一種行動電話系統，其特徵是具有：第1處理 部，第2處理部及顯示裝置； 上述第1處理部是在第1動作模式中對上述顯示裝置 進行資訊的顯示控制； 上述第2處理部是在第2動作模式中對上述顯示裝置 本紙¥尺度適用中國國家操準（CNS ) A4規格(210X29*7公釐) " " 594484 A8 B8 C8 D8 六、申請專利範圍 進行資訊的顯示控制；且 具有：根據上述第1動作模式與上述第2動作模式的 其中之一來對上述顯示裝置進行切換之切換部。 4 5、如申請專利範圍第4 4項之行動電話系統，其 中上述第1處理部會進行基礎頻帶處理，上述第2處理部 會進行應用處理。 4 6、如申請專利範圍第4 5項之行動電話系統，其 中上述行動電話系統可連接非揮發性記憶卡； 上述第2處理部會對上述非揮發性記憶卡進行存取控 制。 4 7、如申請專利範圍第4 6項之行動電話系統，，其 中上述第2處理部會在上述第1動作模式中停止動作。 4 8、如申請專利範圍第4 7項之行動電話系統，其 中上述第2處理部會在上述第1動作模式中停止電源供 給。 4 9、如申請專利範圍第4 7項之行動電話系統，其 中上述第2處理部會在上述第1動作模式中停止時脈供 5 0、如申請專利範圍第4 4項之行動電話系統，其 中上述第1處理部與上述第2處理部是構成於不同的半導 體基板上。 5 1 、如申請專利範圍第5 〇項之行動電話系統，其 中具有控制上述顯示裝置的顯示控制部； 上述威不控制部是構成於上述第1處理部與上述第2 (請先閱讀背面之注意事項再填寫本頁) -裝· 一" 絲 本紙張尺度適用中國國家榇準（CNS ) A视格（210X297公釐） -i Hi m ϋ 594484 A8 Βδ C8 _ D8 六、申請專利範圍 13 處理部的各個不同的半導體基板上。 (請先閲讀背面之注意事項再填寫本頁) 5 2、一種行動電s舌系統，其特徵是具有：第1處理 部，第2處理部，顯示控制部及揮發性記憶體； 可連接非揮發性記憶體； 在第1動作模式中，上述第1處理部會控制上述顯示 控制部； 在第2動作模式中，上述第2處理部會控制上述顯示 控制部； 上述第1處理部會被連接至上述揮發性記憶體，·進行 存取控制； 上述第2處理部可對上述非揮發性記憶體進行存取控 制。. ' 5 3、如申請專利範圍第5 2項之行動電話系統，其 中上述第2處理部具有對上述非揮發性記憶體的介面部。 5 4、如申請專利範圍第5 3項之行動電話系統，其 中上述第1處理部與上述第2處理部是構成於不同的半導 體基板上。 5 5、如申請專利範圍第5 4項之行動電話系統，其 中上述第1處理部會進行基礎頻帶處理，上述第2處理部 會進行應用處理。 5 6、如申請專利範圍第5 5項之行動電話系統，其 中上述第2處理部的應用處理爲儲存於上述非揮發性記憶 體的程式之處理。 5 7、如申請專利範圍第5 6項之行動電話系統，其 本紙張尺度適用中國國家標準（CNS )八4祕（210X297公釐） Γ7ΤΙ ' 594484 A8 B8 C8 D8 六、申請專利範圍 14 中在上述第1動作模式中，上述第2處理部可停止電源供 給。 5 8、如申請專利範圍第5 3項之行動電話系統，其 中上述第1處理部可經由上述第2處理部之上述非揮發性 記憶;體的介面部來對上述非揮發性記憶體進行存取。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14 - W-- (請先閲讀背面之注意事項再填寫本頁)